CN108335709B - 操作用于改变恢复区段的非易失性存储器装置的方法 - Google Patents

操作用于改变恢复区段的非易失性存储器装置的方法 Download PDF

Info

Publication number
CN108335709B
CN108335709B CN201810046976.0A CN201810046976A CN108335709B CN 108335709 B CN108335709 B CN 108335709B CN 201810046976 A CN201810046976 A CN 201810046976A CN 108335709 B CN108335709 B CN 108335709B
Authority
CN
China
Prior art keywords
cycle
period
voltage
line
cycles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810046976.0A
Other languages
English (en)
Other versions
CN108335709A (zh
Inventor
金斗铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108335709A publication Critical patent/CN108335709A/zh
Application granted granted Critical
Publication of CN108335709B publication Critical patent/CN108335709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

提供一种操作包括连接至多条线的存储器单元阵列的非易失性存储器装置的方法。所述方法可以包括：通过将第一电压施加一段时间来对所述多条线中的第一线执行第一循环，第一循环包括具有第一操作时间段的第一恢复区段，其中，按照第一斜率对第一电压放电；在第一循环之后，通过将第二电压施加一段时间来对第一线执行第二循环，第二循环包括具有第二操作时间段的第二恢复区段，第二操作时间段不同于第一操作时间段，其中，按照比第一斜率小的第二斜率对第二电压放电。

Description

操作用于改变恢复区段的非易失性存储器装置的方法
本申请要求于2017年1月20日在韩国知识产权局提交的第10-2017-0009931号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及非易失性存储器装置，更具体地，涉及用于改变恢复区段的非易失性存储器装置及其操作方法。
背景技术
诸如闪存系统的非易失性存储器装置广泛地用于诸如通用串行总线(USB)驱动器、数码相机、移动电话、智能电话、平板个人电脑(PC)、存储卡和固态驱动器(SSD)的电子装置中。对于包括非易失性存储器装置的存储器系统而言扩展其容量并提高诸如写入和擦除操作的存储器操作的速度是重要的。
在存储器系统的存储器操作中，通常，可以在执行诸如写入、擦除和读取操作的操作之前对各线执行设置操作。此外，可以在执行诸如写入、读取和擦除操作的操作之后对各线执行恢复操作作为初始化操作。然而，设置操作或恢复操作不仅增加了全部存储器操作所需的总时间还增加了功耗。
发明内容
本公开提供一种减少执行存储器操作的时间并降低功耗的非易失性存储器装置及其操作方法。
根据发明构思的一方面，提供一种操作非易失性存储器装置的方法，其中，非易失性存储器装置针对包括连接至多条线的存储器单元的存储器单元阵列执行包括多个循环的存储器操作。所述方法包括：通过将第一电压施加一段时间来对所述多条线中的第一线执行所述多个循环中的第一循环，第一循环包括具有第一操作时间段的第一恢复区段，其中，按照第一斜率对第一电压放电；并且在第一循环之后，通过将第二电压施加一段时间来对第一线执行所述多个循环中的第二循环，第二循环包括具有第二操作时间段的第二恢复区段，第二操作时间段不同于第一操作时间段，其中，按照比第一斜率小的第二斜率对第二电压放电。第一线可以包括字线、位线、串选择线、地选择线和共源线中的至少一条。
根据发明构思的另一方面，提供一种操作包括具有连接至多条线的多个存储器单元的存储器单元阵列的非易失性存储器装置的方法，其中，非易失性存储器装置针对存储器单元阵列执行包括多个循环的存储器操作。所述方法包括：将计数值与所述多个循环中的每个循环进行关联；基于第一循环的计数值来设置第一循环的第一恢复区段的第一操作时间段；并且对所述多条线中的第一线执行第一循环，第一循环包括被设置第一操作时间段的第一恢复区段。第一线可以包括字线、位线、串选择线、地选择线和共源线中的至少一条。
根据发明构思的又一方面，提供一种操作包括连接至多条线的存储器单元阵列的非易失性存储器装置的方法。所述方法包括：执行多个循环；并且对于每个循环，向所述多条线中的第一线施加电压一段时间，并在恢复时间段期间将施加到第一线的电压放电至第一电平。基于所述多个循环的循环的计数值来调整恢复时间段。所述多个循环中的每个循环是非易失性存储器装置的编程操作中的编程循环或非易失性存储器装置的擦除操作中的擦除循环。第一线可以包括字线、位线、串选择线、地选择线和共源线中的至少一条。
附图说明
通过下面结合附图的详细描述，将更加清楚地理解各示例实施例，在附图中：
图1示出了根据发明构思的示例性实施例的存储器装置的框图；
图2示出了示出图1的存储器单元阵列的示例性实施例的框图；
图3示出了示出图2的存储器块中的第一块的示例性实施例的透视图；
图4示出了根据发明构思的示例性实施例的图1的恢复控制器的框图；
图5示出了示出根据示例性实施例的图1的页缓冲器结构的图；
图6示出了示出包括在存储器操作中的区段的示例的图；
图7示出了根据发明构思的示例性实施例的对字线执行的编程操作的时序图；
图8A示出了划分成区间的循环以及在每个区间中的位线状态，图8B示出了根据发明构思的示例性实施例的在每个区间中对位线执行编程操作的时序图，图8C示出了每个恢复区段中的SHLD电压的曲线图；
图9示出了根据发明构思的另一示例性实施例的在每个区间中对位线执行编程操作的时序图；
图10示出了根据发明构思的另一示例性实施例的在每个区间中对位线执行编程操作的时序图；
图11示出了示出根据发明构思的示例性实施例的操作存储器装置的方法的流程图；
图12示出了示出根据发明构思的示例性实施例的设置恢复区段的操作时间的方法的流程图；
图13示出了示出根据发明构思的示例性实施例的具有存储器装置的通用闪存(UFS)的框图。
具体实施方式
将理解的是，尽管在这里可以使用术语第一、第二、第三等来描述各种元件，但是这些元件不应被这些术语限制。除非另有明确指示，否则这些术语通常用于将一个元件与另一个元件区分开。因此，在不脱离本公开的教导的情况下，下面在说明书的一个部分中讨论的第一元件在说明书的不同部分中可以被命名为第二元件。此外，诸如“第一”和“第二”的术语可以在权利要求中使用以命名权利要求的元件，即使所述的特定术语没有被用来描述关于说明书中的元件。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任意和全部组合。当诸如“……中的至少一个”的表述位于一系列元件之前时，修饰整个列的元件而不是修饰该列的个别元件。
以功能块、单元和/或模块为单位在附图中示出并描述了实施例。这些块、单元和/或模块可以通过诸如逻辑电路、分立组件、微处理器、硬布线电路、存储器元件、布线连接等的电子(或光学)电路来物理地实现，所述这些块、单元和/或模块可以使用半导体制造技术和/或其他制造技术以单个集成电路(例如，作为单个半导体芯片)一起形成，或者可以形成为分离的集成电路和/或分立组件(例如，在印刷电路板上连线在一起的多个半导体芯片)。这些块、单元和/或模块可以由处理器(例如，微处理器、控制器、CPU、GPU)或使用软件(例如，微代码)编程的处理器来实现，以执行在这里讨论的各种功能。每个块、单元和/或模块可以由专用硬件实现，或者实现为执行一些功能的专用硬件和执行其他功能的处理器的组合。此外，实施例的每个块、单元和/或模块可以通过物理上分离的电路来实现，并且不需要形成为单个集成电路。
图1示出根据发明构思的示例性实施例的存储器装置的框图。
参照图1，存储器装置100可以包括存储器单元阵列110、控制逻辑单元120、行解码器130、页缓冲器140和共源线驱动器150。虽然这里没有描述，但是存储器装置100还可以包括数据输入/输出(I/O)电路或I/O接口。
存储器单元阵列110可以包括连接至串选择线SSL、字线WL、地选择线GSL、共源线CSL和位线BL的多个存储器单元。详细地，存储器单元阵列110可以经由串选择线SSL、字线WL和地选择线GSL连接至行解码器130，并可以经由位线BL连接至页缓冲器140。存储器单元阵列110也可以经由共源线CSL连接至共源线驱动器150。
包括在存储器单元阵列110中的存储器单元可以是，例如，闪存单元。在下文中，发明构思的示例性实施例中的多个存储器单元将被描述为NAND闪存单元。然而，实施例不限于此，在另一个示例性实施例中，存储器单元可以包括诸如电阻式RAM(RRAM)、相变RAM(PRAM)或者磁性RAM(MRAM)的电阻式存储器单元。
存储器单元阵列110可以包括多个块，每个块可以具有平面结构或三维结构。存储器单元阵列110可以包括包含单级单元的单级单元块、包含多级单元的多级单元块和包含三级单元的三级单元块中的至少一个。例如，包括在存储器单元阵列110中的一些块可以是单级单元块，其他块可以是多级单元块或三级单元块。
控制逻辑单元120控制存储器装置100的整体操作，例如，可以控制存储器装置100以执行与从存储器控制器(未示出)提供的命令CMD对应的存储器操作。例如，控制逻辑单元120可以响应于从存储器控制器(未示出)提供的控制信号CTRL产生在存储器装置100中使用的各种内部控制信号。在示例性实施例中，控制逻辑电路120可以调整在诸如编程、读取或擦除操作的存储器操作期间提供至字线和位线的电压电平。
存储器操作之中的编程操作或擦除操作中的每个可以包括多个循环。例如，编程操作可以通过递增步进脉冲编程(ISPP)方法执行，擦除操作可以通过递增步进脉冲擦除(ISPE)方法执行。编程操作或擦除操作中包括的多个循环中的每个可以包括多个区段(section)。例如，当从存储器控制器(未示出)请求编程(或擦除)操作时，控制逻辑单元120可以控制存储器装置100中的各功能块以执行包括设置区段、编程(或擦除)区段和恢复区段的存储器操作。如下进一步描述的，编程操作中的循环可以称为编程循环，擦除操作中的循环可以称为擦除循环。
控制逻辑单元120可以包括恢复控制器122。例如，恢复控制器122可以控制在对字线WL、位线BL、串选择线SSL、地选择线GSL和/或共源线CSL执行的存储器操作之中的针对每条线的恢复操作。例如，恢复操作可以包括使施加到每条线的偏置电压初始化。例如，被初始化的偏置电压可以是地电压，0V。
在示例性实施例中，当执行诸如编程操作或擦除操作的存储器操作时，恢复控制器122可以控制每条线的恢复区段的操作时间(即，操作时间段)。此外，恢复控制器122可以控制线的电压电平的波形或各种控制信号中的每个的电压电平的波形来执行恢复操作，并控制线的变化斜率或各种控制信号中的每个的变化斜率。变化斜率可以指，例如，电压电平关于恢复区段的操作时间而上升或下降的程度。
在示例性实施例中，在编程(或擦除)操作之中包括的多个循环的第一循环中，恢复控制器122可以控制使得连接至存储器单元阵列的一条或更多条线的恢复区段可以具有第一操作时间。此外，在编程(或擦除)操作之中包括的多个循环的第二循环中，恢复控制器122可以将所述一条或更多条线的恢复区段控制为具有与第一操作时间不同的第二操作时间。例如，当在第一循环之后执行第二循环时，恢复控制器122可以将第二操作时间控制为比第一操作时间长。连接至存储器单元阵列的一条或更多条线可以是，例如，字线、串选择线、地选择线和共源线中的至少一条。
在示例性实施例中，在编程(或擦除)操作之中包括的多个循环的第一循环中，恢复控制器122可以控制使得连接至存储器单元阵列的一条或更多条线的恢复区段可以具有第三操作时间。在编程(或擦除)操作之中包括的多个循环的第二循环中，恢复控制器122可以将所述一条或更多条线的恢复区段控制为具有与第三操作时间不同的第四操作时间。在示例性实施例中，第一循环的循环计数和第二循环的循环计数可以分别包括在第一区间和第二区间中。循环计数可以是，例如，存储器操作中包括的多个循环之中的当前通过ISPP或ISPE方法正在存储器单元中执行的循环的计数值。连接至存储器单元阵列的一条或更多条线可以是，例如，位线、串选择线、地选择线和共源线中的至少一条。
行解码器130可以响应于从存储器控制器(未示出)提供的地址ADDR而选择存储器单元阵列110中的至少一个存储器块。行解码器130可以响应于地址ADDR而选择被选择的存储器块的至少一条字线。行解码器130可以将用于执行存储器操作的电压传输至存储器块的被选择的字线。例如，当执行编程操作时，行解码器130可以将编程电压和验证电压传输至被选择的字线并将通过电压传输至未选择的字线。此外，行解码器130可以响应于地址ADDR而选择串选择线SSL之中的一些串选择线。
行解码器130可以包括基于恢复控制器122的控制对至少一条字线WL执行恢复操作的放电电路132。放电电路132也可以基于恢复控制器122的控制对串选择线SSL和地选择线GSL中的至少一个执行恢复操作。在示例实施例中，行解码器130可以基于恢复控制器122的控制对至少一条字线WL执行恢复操作。行解码器130也可以基于恢复控制器122的控制对串选择线SSL和地选择线GSL中的至少一个执行恢复操作。
在示例性实施例中，可以基于恢复控制器122的控制来调整施加到放电电路132的电流的量。因此，可以在逐个循环的基础上控制施加到放电电路132的电流的量，并可以控制每个循环的恢复区段的操作时间。
页缓冲器140可以经由位线BL连接至存储器单元阵列110。页缓冲器140可以作为写入驱动器或读出放大器来操作。详细地，在编程操作中，页缓冲器140可以作为写入驱动器来操作并根据将要存储在存储器单元阵列110中的数据DATA来将电压施加到位线BL。在读取操作中，页缓冲器140可以作为读出放大器来操作并感测存储在存储器单元阵列110中的数据DATA。页缓冲器140可以基于恢复控制器122的控制对至少一条位线BL执行恢复操作。
共源线驱动器150可以经由共源线CSL连接至存储器单元阵列110。共源线驱动器150可以基于控制逻辑单元120的控制将共源电压施加到共源线CSL。共源线驱动器150可以基于恢复控制器122的控制对至少一条共源线CSL执行恢复操作。
根据发明构思的示例性实施例，非易失性存储器装置及其操作方法可以控制诸如编程操作或擦除操作的存储器操作的每个循环的恢复操作，从而减少存储器操作需要的时间。此外，对诸如编程操作或擦除操作的存储器操作的每个循环有效地执行了恢复操作以降低功耗。
图2示出了示出图1的存储器单元阵列的示例性实施例的框图。
参照图2，存储器单元阵列110可以包括多个存储器块BLK1至BLKn。存储器块BLK1至BLKn中的每个可以具有三维结构(或垂直结构)。在示例性实施例中，存储器块BLK1至BLKn中的每个可以包括在与三个维度对应的多个方向(x、y、z)上延伸的结构。例如，存储器块BLK1至BLKn中的每个可以包括在z方向上延伸的多个NAND单元串。换言之，存储器块BLK1至BLKn中的每个可以包括在竖直方向上布置的NAND单元串，使得一个存储器单元位于另一个存储器单元上方。NAND单元串中包括的至少一个存储器单元可以包括电荷俘获层。
再参照图1，可以通过行解码器130来选择存储器块BLK1至BLKn。例如，行解码器130可以在存储器块BLK1至BLKn之中选择与块地址对应的块。可以在存储器块中执行诸如编程、读取或擦除的存储器操作。
图3示出了示出图2的存储器块之中第一块的示例性实施例的透视图。
参照图3，第一块BLK1可以形成在关于基底SUB垂直的方向上。在图3中，第一块BLK1描述为包括地选择线GSL和串选择线SSL、八条字线WL1至WL8和三条位线BL1至BL3，但是实施例不限于此。第一块BLK1可以具有比图3中描述的更多或更少条线。每个NAND单元串可以包括连接至多条线(例如，地选择线GSL、串选择线SSL、字线WL1至WL8、位线BL1至BL3中的一条以及共源线CSL)的多个单元晶体管。
基底SUB可以具有第一导电类型(例如，p型)，在基底SUB上沿第一方向(例如，Y方向)延伸并包括掺杂有第二导电类型(例如，n型)的杂质的共源线CSL。在第一方向上延伸的多个绝缘膜IL沿第三方向(例如，Z方向)顺序地设置在基底SUB的在两条相邻共源线CSL之间的区域上。此外，多个绝缘膜IL可以在第三方向上分隔开某一距离。例如，绝缘膜IL可以包括诸如氧化硅的绝缘材料。
多个柱P可以设置为顺序地排列在第一方向上并在基底SUB的位于两个相邻共源线CSL之间的区域上沿第三方向穿过绝缘膜IL。例如，柱P可以穿过绝缘膜IL以接触基底SUB。具体地，每个柱P的表层S可以包括具有第一型的硅材料并可以作为沟道区域来操作。每个柱P的内层I可以包括诸如氧化硅的绝缘材料或空气间隙。
在两个相邻的共源线CSL之间的区域中，可以沿绝缘膜IL、柱P和基底SUB的暴露的表面设置电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(或'隧穿绝缘层')、电荷俘获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧氮氧(ONO)结构。此外，诸如地选择线GSL和串选择线SSL以及字线WL1至WL8的栅电极GE可以在两个相邻共源线CSL之间的区域中形成在电荷存储层CS的暴露的表面上。
漏极和漏极接触件中的每个可以形成在每个柱P上。例如，漏极或漏极接触件DR可以包括掺杂有具有第二导电类型的杂质的硅材料。漏极接触件DR上设置有在第二方向(例如，X方向)上延伸并在第一方向上彼此分隔开预定距离的位线BL1至BL3。
图4示出根据发明构思的示例性实施例的图1的恢复控制器的框图。
参照图4，恢复控制器122可以包括循环计数器122_1、操作时间确定单元122_2和恢复执行单元122_3。恢复控制器122可以基于从存储器控制器接收的命令来控制编程(或擦除)操作中的恢复区段的操作时间。
循环计数器122_1可以对包括多个循环的存储器操作的循环数量进行计数并输出其循环计数LP_CNT。例如，循环计数器122_1可以在执行了编程操作中包括的一个循环之后逐个增加循环计数。
操作时间确定单元122_2可以响应于从循环计数器122_1输出的循环计数LP_CNT来确定恢复区段的操作时间OP_T，然后输出操作时间OP_T。在下文中，恢复区段的操作时间OP_T可以被称为时间段。在示例性实施例中，随着接收的循环计数LP_CNT增加，操作时间确定单元122_2可以使操作时间OP_T增加到比基于在接收的循环计数LP_CNT之前的循环计数而确定的操作时间长，然后将操作时间OP_T输出至恢复执行单元122_3。操作时间OP_T可以是，例如，字线的恢复区段的操作时间。
在示例性实施例中，操作时间确定单元122_2可以：当接收的循环计数LP_CNT处于第一区间中时将恢复区段的操作时间设置为第一操作时间段，当循环计数LP_CNT处于第二区间中时将操作时间设置为第二操作时间段，或者当循环计数LP_CNT处于第三区间中时将操作时间设置为第三操作时间段。操作时间OP_T可以是，例如，位线的恢复区段的操作时间。在示例性实施例中，第一操作时间段和第三操作时间段中的每个可以比第二操作时间段短。
在示例性实施例中，可以基于处于第一状态下的位线的数量与处于第二状态下的位线的数量之比而分别对第一区间至第三区间进行分类。例如，第一状态下的位线可以是已经被施加驱动电压的位线，第二状态下的位线可以是已经被施加禁止电压的位线。例如，当在与循环计数LP_CNT对应的循环中处于第一状态下的位线的数量等于或小于第一阈值时，可以将循环计数LP_CNT分类到第一区间中。例如，当在与对应的循环计数LP_CNT相应的循环中处于第一状态下的位线的数量大于第一阈值并且等于或小于比第一阈值大的第二阈值时，可以将循环计数LP_CNT分类到第二区间中。例如，当在与对应的循环计数LP_CNT相应的循环中处于第一状态下的位线的数量等于或小于比第二阈值大的第三阈值时，可以将循环计数LP_CNT分类到第三区间中。恢复执行单元122_3可以基于从操作时间确定单元122_2输出的操作时间OP_T对连接到存储器单元阵列的每条线执行恢复控制操作。进一步参照图1，恢复执行单元122_3可以将恢复操作控制信号RCV_CTL提供至行解码器130、页缓冲器140和/或共源线驱动器150以控制每条线的恢复操作。
例如，恢复执行单元122_3可以将恢复操作控制信号RCV_CTL提供至行解码器130以控制字线WL、串选择线SSL或地选择线GSL的恢复操作。例如，恢复执行单元122_3可以将恢复操作控制信号RCV_CTL提供至页缓冲器140以控制位线BL的恢复操作。例如，恢复执行单元122_3可以将恢复操作控制信号RCV_CTL提供至共源线驱动器150以控制共源线CSL的恢复操作。
图5示出了示出根据示例性实施例的图1的页缓冲器的结构的图。
参照图5，页缓冲器140可以经由位线BL1连接至包括在第一块(图3的BLK1)中的单元串。页缓冲器140可以包括连接至位线BL1的感测节点S0。页缓冲器140可以包括分别连接至感测节点S0的感测锁存器141、数据锁存器142和143、缓存锁存器144以及预充电电路145。
在编程操作中，第一选择晶体管HNT的栅极电压BLSLT可以是导通电压。例如，第一选择晶体管HNT的栅极电压BLSLT可以设置为供电电压VDD的电平或供电电压VDD和阈值电压Vth的总和(VDD+Vth)。第一选择晶体管HNT可以保持导通状态直到位线BL1的恢复操作完成。
在编程操作中，可以经由位线BL1和接地节点之间的放电晶体管N2来执行恢复操作。在示例性实施例中，在编程操作中，可以通过控制放电晶体管N2的栅极电压SHLD来执行根据循环的恢复操作。例如，在恢复区段中，可以通过控制并调整放电晶体管N2的栅极电压SHLD的斜率来使位线BL1放电。
在另一示例性实施例中，在编程操作中，可以经由感测节点S0和接地节点之间的地连接晶体管NS5执行恢复操作。例如，在编程操作中，可以通过控制地连接晶体管NS5的栅极电压SOGND来执行根据循环的恢复操作。在示例性实施例中，地连接晶体管NS5的尺寸(例如，宽度/长度)可以比放电晶体管N2的尺寸大。
图6示出了示出存储器操作中包括的区段的示例的图。
参照图6，根据命令CMD的存储器操作可包括设置区段SET UP、操作区段OPERATION和恢复区段RECOVERY。当命令CMD是编程命令时，操作区段OPERATION可以是编程区段。当命令CMD是擦除命令时，操作区段OPERATION可以是擦除区段。
设置区段SET UP可以指，例如，连接至存储器单元阵列的一条或更多条线被充电到目标电压的区段。编程区段OPERATION可以指，例如，维持在设置区段SET UP中被充电的目标电压的区段。恢复区段RECOVERY可以指，例如，在操作区段OPERATION中维持的目标电压被放电的区段。
图7示出了根据发明构思的示例性实施例的对字线执行编程操作的时序图。虽然在图7中描述了编程操作，但发明构思也可以以相同的方式应用于擦除操作。图7中为方便起见示出了三个循环，但循环的数量不限于此。
参照图7，可以通过顺序地执行多个循环Loop1至Loop3来执行编程操作。循环Loop1至Loop3中的每个可以分别被划分成第一编程区段PGM1至第三编程区段PGM3以及编程验证区段VFY。例如，多个循环Loop1至Loop3可以是第一编程循环至第三编程循环。第一编程循环可以包括第一编程区段PGM1和编程验证区段VFY，第二编程循环可以包括第二编程区段PGM2和编程验证区段VFY，第三编程循环可以包括第三编程区段PGM3和编程验证区段VFY。
在第一编程区段PGM1至第三编程区段PGM3中，可以将与各循环对应的编程脉冲Vpgm1至Vpgm3施加到至少一条被选择的字线。例如，编程脉冲Vpgm1至Vpgm3的高电压电平可以随着循环过程的进行而增大。
第一编程区段PGM1至第三编程区段PGM3可以包括第一恢复区段wlrcv_1至第三恢复区段wlrcv_3。在第一恢复区段wlrcv_1至第三恢复区段wlrcv_3中的每个中，可以执行使施加到字线的电压放电的操作。具体地，第一编程区段PGM1可以包括具有第一操作时间段t1的第一恢复区段wlrcv_1，第二编程区段PGM2可以包括具有第二操作时间段t2的第二恢复区段wlrcv_2，第三编程区段PGM3可以包括具有第三操作时间段t3的第三恢复区段wlrcv_3。
在示例性实施例中，第一操作时间段t1至第三操作时间段t3可以彼此不同。例如，第二操作时间段t2可以比第一操作时间段t1长，第三操作时间段t3可以比第二操作时间段t2长。在示例性实施例中，与分别在第一恢复区段wlrcv_1至第三恢复区段wlrcv_3中被放电的字线的电压有关的第一斜率s1至第三斜率s3可以彼此不同。例如，第二斜率s2可以比第一斜率s1小，第三斜率s3可以比第二斜率s2小。
在示例实施例中，恢复控制器122可以基于多个循环之中被关联的循环的计数值(例如，可以从图4的循环计数器122_1读取该计数值)来选择第一斜率s1至第三斜率s3中的一个。
在示例实施例中，可以通过图1的行解码器130的放电电路132在第一恢复区段wlrcv_1至第三恢复区段wlrcv_3期间对编程脉冲Vpgm1至Vpgm3中的每个放电。可以通过基于执行编程操作的循环的计数值来调整放电电路132的驱动器的驱动强度来使用不同的斜率对编程脉冲Vpgm1至Vpgm3中的每个放电。作为示例，第一编程脉冲Vpgm1的驱动器的驱动强度可以比第二编程脉冲Vpgm2的驱动器的驱动强度大，第二编程脉冲Vpgm2的驱动器的驱动强度可以比第三编程脉冲Vpgm3的驱动器的驱动强度大。例如，驱动强度可以由晶体管的电流流动能力决定。详细地，具有宽度/长度100um/0.1um的晶体管的驱动强度比具有宽度/长度50um/0.1um的晶体管的驱动强度大。
在循环Loop1至Loop3中的每个的编程验证区段VFY中，可以执行读取操作以验证第一编程区段PGM1至第三编程区段PGM3的每个中的编程操作是否成功。在编程验证区段VFY中，可以将验证电压Vvfy施加到被选择的字线。在另一实施例中，在编程验证区段VFY中，可以在多个步骤中施加不同的验证电压。
在示例实施例中，第一循环Loop1可以包括第一组循环Loop11至Loop1x，第二循环Loop2可以包括第二组循环Loop21至Loop2y，第三循环可以包括第三组循环Loop31至Loop3z。在此，x、y和z中的每个可以是大于2的自然数。
在示例实施例中，在第一编程区段PGM1至第三编程区段PGM3中，可以将与各循环对应的第一共源极电压Vcom1至第三共源极电压Vcom3(未示出)施加到至少一个被选择的单元串。例如，第一共源极电压Vcom1至第三共源极电压Vcom3的电压电平可以随着循环过程的进行而增大。例如，第一共源极电压Vcom1可以是0V，第二共源极电压Vcom2可以是0.2V，第三共源极电压Vcom3可以是0.4V。然而，示例性实施例不限于此。在示例实施例中，共源极电压中的每个的电压电平可以是可变的。
在示例实施例中，第一编程区段PGM1至第三编程区段PGM3可以包括第四恢复区段wlrcv_4至第六恢复区段wlrcv_6(未示出)。在第四恢复区段wlrcv_4至第六恢复区段wlrcv_6中的每个中，可以执行对施加到共源线的电压放电的操作。具体地，第一编程区段PGM1可以包括具有第四操作时间段t4的第四恢复区段wlrcv_4，第二编程区段PGM2可以包括具有第五操作时间段t5的第五恢复区段wlrcv_5，第三编程区段PGM3可以包括具有第六操作时间段t6的第六恢复区段wlrcv_6。
在示例实施例中，第四操作时间段t4至第六操作时间段t6可以彼此不同。例如，第五操作时间段t5可以比第四操作时间段t4长，第六操作时间段t6可以比第五操作时间段t5长。在示例实施例中，与分别在第四恢复区段wlrcv_4至第六恢复区段wlrcv_6中被放电的共源线的电压有关的第四斜率t4至第六斜率t6(未示出)可以彼此不同。例如，第五斜率s5可以比第四斜率s4小，第六斜率s6可以比第五斜率s5小。
在示例实施例中，可以通过图1的共源线驱动器150在第四恢复区段wlrcv_4至第六恢复区段wlrcv_6期间对第一共源极电压Vcom1至第三共源极电压Vcom3放电。可以通过基于执行擦除操作的循环的计数值来调整共源线驱动器150的驱动器的驱动强度来使用不同的斜率对第一共源极电压Vcom1至第三共源极电压Vcom3中的每个放电。作为示例，第一共源极电压Vcom1的驱动器的驱动强度可以比第二共源极电压Vcom2的驱动器的驱动强度大，第二共源极电压Vcom2的驱动器的驱动强度可以比第三共源极电压Vcom3的驱动器的驱动强度大。
在示例实施例中，在第一编程区段PGM1至第三编程区段PGM3中，可以将与各循环对应的第一串选择线电压VSSL1至第三串选择线电压VSSL3施加到至少一个被选择的单元串。作为示例，第一串选择线电压VSSL1至第三串选择线电压VSSL3中的每个的电压电平可以维持在预定的电压。作为另一示例，例如，第一串选择线VSSL1至第三串选择线VSSL3中的每个的电压电平可以随着循环过程的进行而增大。
在示例实施例中，第一编程区段PGM1至第三编程区段PGM3可以包括第七恢复区段wlrcv_7至第九恢复区段wlrcv_9(未示出)。在第七恢复区段wlrcv_7至第九恢复区段wlrcv_9中的每个中，可以执行对施加到串选择线SSL的电压放电的操作。具体地，第一编程区段PGM1可以包括具有第七操作时间段t7的第七恢复区段wlrcv_7，第二编程区段PGM2可以包括具有第八操作时间段t8的第八恢复区段wlrcv_8，第三编程区段PGM3可以包括具有第九操作时间段t9的第九恢复区段wlrcv_9。
在示例实施例中，第七操作时间段t7至第九操作时间段t9可以彼此不同。例如，第八操作时间段t8可以比第七操作时间段t7长，第九操作时间段t9可以比第八操作时间段t8长。在示例实施例中，与分别在第七恢复区段wlrcv_7至第九恢复区段wlrcv_9中被放电的串选择线的电压有关的第七斜率t7至第九斜率t9(未示出)可以彼此不同。例如，第八斜率s8可以比第七斜率s7小，第九斜率s9可以比第八斜率s8小。
在示例实施例中，可以通过图1的行解码器130的放电电路132在第七恢复区段wlrcv_7至第九恢复区段wlrcv_9期间对第一串选择线电压VSSL1至第三串选择线电压VSSL3中的每个放电。可以通过基于执行编程操作的循环的计数值来调整放电电路132的驱动器的驱动强度来使用不同的斜率对第一串选择线电压VSSL1至第三串选择线电压VSSL3中的每个放电。作为示例，第一串选择线电压VSSL1的驱动器的驱动强度可以比第二串选择线电压VSSL2的驱动器的驱动强度大，第二串选择线电压VSSL2的驱动器的驱动强度可以比第三串选择线电压VSSL3的驱动器的驱动强度大。
在示例实施例中，在第一编程区段PGM1至第三编程区段PGM3中，可以将与各循环对应的第一地选择线电压VGSL1至第三地选择线电压VGSL3(未示出)施加到至少一个被选择的单元串。除了第一地选择线电压VGSL1至第三地选择线电压VGSL3的电压电平之外，第一地选择线电压VGSL1至第三地选择线电压VGSL3的操作与第一串选择线电压VSSL1至第三串选择线VSSL3相似，因此，将省略对其的详细描述。
图8A至图8C示出了示出如何控制位线的恢复操作的图。图8A示出了被划分为区间的循环以及每个区间中的位线状态，图8B示出了根据发明构思的示例性实施例的在每个区间中对位线执行编程操作的时序图，图8C示出了每个恢复区段中的SHLD电压的曲线图。
参照图8A，例如，可以将用于执行诸如编程或擦除操作的存储器操作的第一循环LOOP1至第k循环LOOPk划分为第一区间RANGE_1至第三区间RANGE_3。具体地，第一循环LOOP1至第n-1循环LOOPn-1可以包括在第一区间RANGE_1中。第n循环LOOPn至第m-1循环LOOPm-1可以包括在第二区间RANGE_2中。第m循环LOOPm至第k循环LOOPk可以包括在第三区间RANGE_3中。
在示例性实施例中，可以基于位线BL1至BLq的电压状态来确定第一区间RANGE_1至第三区间RANGE_3。具体地，可以基于位线BL1至BLq之中处于第一状态ST_1下的位线的数量与处于第二状态ST_2下的位线的数量的比来确定第一区间RANGE_1至第三区间RANGE_3。例如，第一状态ST_1下的位线可以是已经被施加驱动电压的位线，第二状态ST_2下的位线可以是已经被施加禁止电压的位线。作为示例，驱动电压可以是地电压(0V)，禁止电压可以是供电电压(VCC、VDD或内部供电电压VIN)。
随着诸如编程(或擦除)操作的存储器操作的循环过程的进行，可以不对验证过的存储器单元执行编程(或擦除)操作。在此情况下，随着循环过程的进行，已经被施加禁止电压的位线的数量可以增加。因此，在最初的循环中，已经被施加驱动电压的位线的数量可以比已经被施加禁止电压的位线的数量多。随着循环过程的进行，所述数量可以彼此相近，之后已经被施加驱动电压的位线的数量可以比已经被施加禁止电压的位线的数量少。
例如，随着编程操作的进行，第二区间RANGE_2中的第一状态ST_1下的位线的数量和第二状态ST_2下的位线的数量之间的差可以比第一区间RANGE_1中的第一状态ST_1下的位线的数量和第二状态ST_2下的位线的数量之间的差小。此外，随着编程操作的进行，第三区间RANGE_3中的第一状态ST_1下的位线的数量和第二状态ST_2下的位线的数量之间的差可以比第二区间RANGE_2中的第一状态ST_1下的位线的数量和第二状态ST_2下的位线的数量之间的差大。
例如，随着编程操作从第一区间RANGE_1进行到第二区间RANGE_2，第一状态ST_1下的位线的数量和第二状态ST_2下的位线的数量可以变得较为相似，之后编程操作从第二区间RANGE_2进行到第三区间RANGE_3，第一状态ST_1下的位线的数量和第二状态ST_2下的位线的数量可以再次不同。
随着第一状态ST_1下的位线的数量和第二状态ST_2下的位线的数量之间的差变大，位线之间的寄生电容可以减小。由于位线之间的寄生电容从第一区间RANGE_1到第二区间RANGE_2之间逐渐增加，因此在第二区间RANGE_2中的对施加的电压放电的恢复区段可以比在第一区间RANGE_1中的恢复区段长。由于位线之间的寄生电容从第二区间RANGE_2到三区间RANGE_3逐渐减小，因此在第三区间RANGE_3中的对施加的电压放电的恢复区间可以比在第二区段RANGE_2中的恢复区段短。在图8A中，第一循环LOOP1到第k循环LOOPk被描述为包括在第一区间RANGE_1至第三区间RANGE_3中的一个中，但是区间的数量不限于此。
参照图8B，图8B示出第一区间RANGE_1到第三区间RANGE_3的每个循环中包括的编程区段。具体地，第一区间RANGE_1中包括的每个循环可以包括第一区间编程区段PGM_RANGE_1，第二区间RANGE_2中包括的每个循环可以包括第二区间编程区段PGM_RANGE_2，第三区间RANGE_3中包括的每个循环可以包括第三区间编程区段PGM_RANGE_3。
进一步参照图5，在第一区间编程区段PGM_RANGE_1到第三区间编程区段PGM_RANGE_3中，第一选择晶体管HNT的栅极电压BLSLT可以是导通电压Von。例如，第一选择晶体管HNT的导通电压Von可以是供电电压VDD或者供电电压VDD和阈值电压Vth的总和(VDD+Vth)。在编程区段期间，可以将第一选择晶体管HNT的栅极电压BLSLT保持为所提供的导通电压Von。
在第一区间编程区段PGM_RANGE_1到第三区间编程区段PGM_RANGE_3的每个中，将未选择的位线设置为禁止电压Vinh，并且在使禁止电压Vinh保持预定时间段之后，可以使禁止电压Vinh放电。例如，在未选择的位线中保持禁止电压Vinh的预定时间段可以是向被选择的字线施加编程脉冲(例如，图7的Vgpm1)的时间段。
具体地，在第一区间编程区段PGM_RANGE_1中，可以在具有第一操作时间段t'1的第一恢复区段blrcv_1期间对未选择的位线执行恢复操作。在第二区间编程区段PGM_RANGE_2中，可以在具有第二操作时间段t'2的第二恢复区段blrcv_2期间对未选择的位线执行恢复操作。在第三区间编程区段PGM_RANGE_3中，可以在具有第三操作时间段t'3的第三恢复区段blrcv_3期间对未选择的位线执行恢复操作。
在示例性实施例中，可以通过控制(或者调整)放电晶体管N2(例如开关)的强度来确定未选择的位线的恢复区段的操作时间。例如，可通过施加到放电晶体管N2的栅极电压SHLD来调整放电晶体管N2的强度。例如，当放电晶体管N2被导通以执行恢复操作时，第一恢复区段blrcv_1至第三恢复区段blrcv_3可以开始。当栅极电压SHLD变为与放电晶体管N2的阈值电压Vth相等或者比放电晶体管N2的阈值电压Vth高的电平时，放电晶体管N2可以基本导通。
在放电晶体管N2导通之后，栅极电压SHLD的电平可以在第一恢复区段blrcv_1至第三恢复区段blrcv_3中以恒定斜率增大。具体地，第一恢复区段blrcv_1中的栅极电压SHLD可以按照第一斜率s'1使电压电平增大，第二恢复区段blrcv_2中的栅极电压SHLD可以按照第二斜率s'2使电压电平增大，第三恢复区段blrcv_3中的栅极电压SHLD可以按照第三斜率s'3使电压电平增大。
第一斜率s'1至第三斜率s'3可以分别是控制第一恢复区段blrcv_1的第一操作时间段t'1至第三恢复区段blrcv_3的第三操作时间段t'3的基础。在示例性实施例中，第二斜率s'2可以比第一斜率s'1小。此外，第二斜率s'2可以比第三斜率s'3小。第一斜率s'1可以，例如，与第三斜率s'3相等，但实施例不限于此。
在示例实施例中，在第二恢复区段blrcv_2中经由放电晶体管N2对未选择的位线放电的时间段可以比在第一恢复区段blrcv_1和/或第三恢复区段blrcv_3中经由放电晶体管N2对未选择的位线放电的时间段长。例如，第二操作时间段t'2可以比第一操作时间段t'1长。此外，第二操作时间段t'2可以比第三操作时间段t'3长。
参照图8C，描述的是提供至放电晶体管N2的栅极的栅极电压SHLD的具体的波形图。例如，“a”波形图可以描述图8B的第一恢复区段blrcv_1或第三恢复区段blrcv_3中的栅极电压SHLD的波形，例如，“b”波形图可以描述图8B的第二恢复区段blrcv_2中的栅极电压SHLD的波形。
首先，参照“a”波形图，栅极电压SHLD可以按照第一斜率s'1增大。栅极电压SHLD可以经过第一操作时间段t'1增大到达到目标电压V_target。参照“b”波形图，栅极电压SHLD可以按照第二斜率s'2增大。栅极电压SHLD可以经过第二操作时间段t'2增大到达到目标电压V_target。
在示例性实施例中，第二斜率s'2可以比第一斜率s'1小。因此，当栅极电压SHLD具有第二斜率s'2时经由放电晶体管N2所放电的电荷的量可以比当栅极电压SHLD具有第一斜率s'1时经由放电晶体管N2所放电的电荷的量少。就这点而言，可以对放电晶体管N2的栅极电压SHLD进行控制以控制用于未选择的位线的恢复操作的时间段。图8C中描述的波形图中的每个是发明构思的示例性实施例，波形图可以根据示例实施例以各种形式变化。
在示例实施例中，可以通过调整放电晶体管N2的强度来确定用于未选择的位线的恢复区段的操作时间。例如，放电晶体管N2可以包括具有不同尺寸(例如，宽度)的多个晶体管。因此，控制逻辑单元120可以基于第一区间RANGE_1至第三区间RANGE_3的每个循环来在放电晶体管N2的多个晶体管之中选择具有特定宽度的晶体管。
图9示出根据发明构思的另一示例性实施例的在每个区间中对位线执行编程操作的时序图。
除了在图9中，放电晶体管N2的栅极电压SHLD可以保持在与阈值电压相等或者比阈值电压大的电压电平，而不是在第一恢复区段blrcv_1至第三恢复区段blrcv_3的每个中以预定斜率增大之外，图9的时序图与图8B的时序图相同。在此情况下，可以基于使栅极电压SHLD保持在与阈值电压相等或者大于阈值电压的时间段来控制第一恢复区段blrcv_1至第三恢复区段blrcv_3各自的操作时间段t'1至t'3。
在示例性实施例中，在第二区间编程区段PGM_RANGE_2中使栅极电压SHLD保持在与阈值电压相等或大于阈值电压的时间段可以比在第一区间编程区段PGM_RANGE_1中使栅极电压SHLD保持在与阈值电压相等或大于阈值电压的时间段长。此外，在第二区间编程区段PGM_RANGE_2中使栅极电压SHLD保持在与阈值电压相等或大于阈值电压的时间段可以比在第三区间编程区段PGM_RANGE_3中使栅极电压SHLD保持在与阈值电压相等或大于阈值电压的时间段长。
图10示出根据发明构思的另一示例性实施例的在每个区间中对位线执行编程操作的时序图。
除了在图10中，可以在第一恢复区段blrcv_1至第三恢复区段blrcv_3的每个中经由感测节点S0与接地节点之间的地连接晶体管NS5来执行恢复操作之外，图10的时序图与图8B的时序图相同。在示例性实施例中，可以通过控制地连接晶体管NS5的栅极电压SOGND来执行第一恢复区段blrcv_1至第三恢复区段blrcv_3的每个中的恢复操作。例如，地连接晶体管NS5的尺寸(例如，宽度/长度)可以比放电晶体管N2的尺寸大。
具体地，在第一区间编程区段PGM_RANGE_1到第三区间编程区段PGM_RANGE_3中，第一选择晶体管HNT的栅极电压BLSLT可以设置为导通电压Von。此外，在第一区间编程区段PGM_RANGE_1到第三区间编程区段PGM_RANGE_3中，第二选择晶体管N1的栅极电压BLSHF可以设置为导通电压Von'。栅极电压BLSLT和BLSHF可以在编程区段中保持为各自所设置的导通电压Von和Von'。栅极电压BLSLT和BLSHF的导通电压Von和Von'可以彼此不同，但实施例不限于此。
在示例性实施例中，在第一恢复区段blrcv_1至第三恢复区段blrcv_3的每个中，可以通过控制地连接晶体管NS5的栅极电压SOGND来确定操作时间段。例如，当地连接晶体管NS5被导通以执行恢复操作时，第一恢复区段blrcv_1至第三恢复区段blrcv_3中的每个可以开始。当栅极电压SOGND等于或大于地连接晶体管NS5的阈值电压Vth时，地连接晶体管NS5可以基本导通。
在地连接晶体管NS5导通之后，栅极电压SOGND的电平可以在第一恢复区段blrcv_1至第三恢复区段blrcv_3中按照恒定斜率增大。具体地，栅极电压SOGND可以在第一恢复区段blrcv_1中按照第一斜率m1增大电压电平，栅极电压SOGND可以在第二恢复区段blrcv_2中按照第二斜率m2增大电压电平，栅极电压SOGND可以在第三恢复区段blrcv_3中按照第三斜率m3增大电压电平。
第一斜率m1至第三斜率m3可以分别作为控制第一恢复区段blrcv_1至第三恢复区段blrvc_3的操作时间段t'1至t'3的基础。在示例性实施例中，第二斜率m2可以比第一斜率m1小。此外，第二斜率m2可以比第三斜率m3小。例如，第一斜率m1可以与第三斜率m3相同，但实施例不限于此。
图11示出了示出根据发明构思的示例性实施例的操作存储器装置的方法的流程图。参照图11，可以经由多个循环来执行存储器单元阵列的存储器操作。例如，存储器操作可以是编程操作或擦除操作。例如，每个循环可以是将编程电压或擦除电压施加到个别的行、页或块。
存储器装置可以将计数值与多个循环中的每个进行关联(S100)。在示例性实施例中，可以在恢复控制器(图4的122)中包括的循环计数器(图4的122_1)中执行循环计数的关联。
在将计数值与每个循环关联之后，可以基于计数值来设置恢复区段的操作时间段(S200)。在示例性实施例中，可以在恢复控制器(图4的122)中包括的操作时间确定单元(图4的122_2)中执行操作时间段的设置。关于字线的恢复区段，例如，随着接收的循环计数增加，操作时间确定单元(图4的122_2)可以将操作时间段确定为比基于之前的循环计数确定的操作时间段长。
在设置恢复区段的操作时间段之后，可以基于该操作时间段对连接至存储器单元阵列的一条或更多条线执行循环(S300)。例如，连接至存储器单元阵列的线可以包括字线、位线、串选择线、地选择线和共源线中的至少一条。在示例性实施例中，恢复控制器(图4的122)中包括的恢复执行单元(图4的122_3)可以基于设置的操作时间段来控制对线执行的循环的恢复区段。
图12示出了示出根据发明构思的示例性实施例的设置恢复区段的操作时间段的方法的流程图。图12的流程图可以是图11中描述的基于循环计数来设置恢复区段的操作时间段(S200)的示例性实施例。
参照图12，可以确定第一区间中是否包括确认的循环计数(S210)。作为确定的结果，当循环计数包括在第一区间(例如，第一区间是第一组循环的一部分)中时，可以将恢复区段的操作时间段设置为第一操作时间段(S220)。
当循环计数未包括在第一区间中时，可以确定循环计数是否包括在第二区间中(S230)。作为确定的结果，当循环计数包括在第二区间(例如，第二区间是第二组循环的一部分)中时，可以将恢复区段的操作时间段设置为第二操作时间段(S240)。
当循环计数未包括在第二区间中时，可以将恢复区段的操作时间段设置为第三操作时间段(S250)。在此情况下，例如，循环计数可以包括在第三区间(例如，第三区间是第三组循环的一部分)中。在示例性实施例中，可以根据位线的电压状态来确定第一区间至第三区间。具体地，可以基于第一状态下的位线的数量与第二状态下的位线的数量的比来确定第一区间至第三区间。例如，第一状态下的位线可以是已经被施加驱动电压(例如，0V)的位线，第二状态下的位线可以是已经被施加禁止电压(例如，VDD)的位线。
图13示出了示出根据发明构思的示例性实施例的具有存储器装置的通用闪存(UFS)的框图。
参照图13，UFS系统1000可以包括UFS主机1100、嵌入式UFS装置1200和可拆卸UFS卡1300。UFS主机1100可以是移动装置的应用处理器。UFS主机1100、嵌入式UFS装置1200和可拆卸UFS卡1300中的每个可以经由UFS协议与外部装置通信。嵌入式UFS装置1200和可拆卸UFS卡1300中的至少一个可以包括图1的恢复控制器122并可以执行图1至图12的操作存储器装置的方法。
可以通过各种类型的封装件来安装根据发明构思的示例性实施例的存储器卡、非易失性存储器装置以及卡控制器。例如，可以使用下列的诸如层叠封装件(POP)、球栅阵列(BGA)、芯片级封装件(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装件(PDIP)、华夫封装件中裸片(die in wafflepack)、晶圆形式裸片(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装件(CERDIP)、塑料公制四方扁平封装件(MQFP)、薄型四方扁平封装件(TQFP)、小外形封装件(SOIC)、收缩小外形封装件(SSOP)、薄型小外形封装件(TSOP)、系统级封装件(SIP)、多芯片封装件(MCP)以及晶圆级制造封装件(WFP)的各种类型的封装件来安装根据发明构思的示例性实施例的非易失性存储器装置和/或存储器控制器。
虽然已经参照本公开的实施例具体地示出并描述了本公开，但是将理解的是在不超出权利要求的精神和范围的情况下可以对其作出形式上和细节上的各种变化。

Claims (20)

1.一种操作包括连接至多条线的存储器单元阵列的非易失性存储器装置的方法，所述方法包括：
通过将第一电压施加一段时间来对所述多条线中的第一线执行第一循环，第一循环包括具有第一操作时间段的第一恢复区段，其中，按照第一斜率对第一电压放电；
在第一循环之后，通过将第二电压施加一段时间来对第一线执行第二循环，第二循环包括具有第二操作时间段的第二恢复区段，第二操作时间段的长度不同于第一操作时间段的长度，其中，按照比第一斜率小的第二斜率对第二电压放电。
2.如权利要求1所述的方法，其中，执行第二循环的步骤包括：
读取第二循环的计数值或第二电压的电压电平；
基于读取的结果来确定第二操作时间段。
3.如权利要求2所述的方法，其中，当第一线包括连接至存储器单元阵列的位线时，通过可调节地施加位于位线与地面之间的开关的栅极电压来在第二操作时间段期间对位线放电。
4.如权利要求3所述的方法，其中，可调节地施加栅极电压的步骤包括选择开关的栅极电压的斜率。
5.如权利要求2所述的方法，其中，当第一线包括连接至存储器单元阵列的位线时，基于连接至存储器单元阵列的位线之中的处于第一状态下的位线的数量与处于不同于第一状态的第二状态下的位线的数量的比来确定第一操作时间段和第二操作时间段中的每个。
6.如权利要求5所述的方法，其中，处于第一状态下的每条位线是已经被施加驱动电压的位线，
其中，处于第二状态下的每条位线是已经被施加禁止电压的位线。
7.如权利要求1所述的方法，其中，当第一线包括连接至存储器单元阵列的字线时，第二操作时间段比第一操作时间段长。
8.如权利要求1所述的方法，其中，在第一恢复区段中，使用第一驱动强度将被施加到第一线的第一电压放电至第一电平，
其中，在第二恢复区段中，使用与第一驱动强度不同的第二驱动强度将被施加到第一线的第二电压放电至第一电平。
9.如权利要求1所述的方法，其中，当第一线包括连接至存储器单元阵列的共源线、串选择线和地选择线中的至少一条时，在循环的数量增加时使第一线的电压电平增大。
10.如权利要求1所述的方法，其中，操作非易失性存储器装置的步骤包括非易失性存储器装置的编程操作或擦除操作。
11.一种操作包括具有连接至多条线的多个存储器单元的存储器单元阵列的非易失性存储器装置的方法，其中，非易失性存储器装置针对存储器单元阵列执行包括多个循环的存储器操作，所述方法包括：
将计数值与所述多个循环中的每个循环进行关联；
基于第一循环的计数值来设置第一循环的第一恢复区段的第一操作时间段；
对所述多条线中的第一线执行第一循环，第一循环包括设置了第一操作时间段的第一恢复区段；
在第一循环之后，对第一线执行第二循环，第二循环包括设置了第二操作时间段的第二恢复区段，第二操作时间段的长度不同于第一操作时间段的长度。
12.如权利要求11所述的方法，其中，在设置第一操作时间段的步骤中，将第一恢复区段的第一操作时间段设置为比在第一循环之后发生的第二循环的第二恢复区段的第二操作时间段短。
13.如权利要求12所述的方法，其中，第一循环是第一多个循环中的一个循环，所述第一多个循环中的每个循环具有针对各自的恢复区段的第一操作时间段，
其中，第二循环是第二多个循环中的一个循环，所述第二多个循环中的每个循环具有针对各自的恢复区段的第二操作时间段，并且所述方法还包括：
第三多个循环，包括第三循环，第三循环具有针对其恢复区段的第三操作时间段，
其中，所述第二多个循环发生在所述第一多个循环之后和所述第三多个循环之前，
其中，第一操作时间段是与第二操作时间段不同的时间量。
14.如权利要求13所述的方法，其中，第一操作时间段和第三操作时间段中的每个比第二操作时间段短。
15.如权利要求13所述的方法，其中，第一操作时间段比第二操作时间段短，第二操作时间段比第三操作时间段短。
16.一种操作包括连接至多条线的存储器单元阵列的非易失性存储器装置的方法，所述方法包括：
执行多个循环；
对于每个循环，向所述多条线中的第一线施加电压一段时间，并在恢复时间段期间将施加到第一线的电压放电至第一电平，
其中，基于所述多个循环的循环的计数值来调整恢复时间段，
其中，所述多个循环中的每个循环是非易失性存储器装置的编程操作中的编程循环或非易失性存储器装置的擦除操作中的擦除循环，
其中，对所述多条线中的第一线执行第一循环，
其中，在第一循环之后，对第一线执行第二循环，第二循环的第二恢复时间段的长度不同于第一循环的第一恢复时间段的长度。
17.如权利要求16所述的方法，其中，基于所述多个循环的循环的计数值来调整施加到第一线的电压的电压电平。
18.如权利要求16所述的方法，所述方法包括：
在第一循环中，将第一电压施加到第一线并将第一电压放电至第一电平；
在第一循环完成之后执行的第二循环中，将比第一电压大的第二电压施加到第一线并将第二电压放电至第一电平，
其中，第一循环中的第一恢复时间段比第二循环中的第二恢复时间段短。
19.如权利要求18所述的方法，所述方法还包括：
在第一恢复时间段和第二恢复时间段期间，通过非易失性存储器装置的电路将第一电压和第二电压分别放电至第一电平，该步骤包括使用所述电路的第一驱动强度将第一电压放电至第一电平，并使用比所述电路的第一驱动强度小的第二驱动强度将第二电压放电至第一电平。
20.如权利要求16所述的方法，其中，当第一线包括连接至存储器单元阵列的字线时，所述多个循环的第一组循环的每个循环的第一恢复时间段比所述多个循环的第二组循环的每个循环的第二恢复时间段短，第二组循环的每个循环的第二恢复时间段比所述多个循环的第三组循环的每个循环的第三恢复时间段短，
其中，当第一线包括连接至存储器单元阵列的位线时，所述多个循环的第一组循环的每个循环的第一恢复时间段和所述多个循环的第三组循环的每个循环的第三恢复时间段中的每者比所述多个循环的第二组循环的每个循环的第二恢复时间段短，
其中，在第一组循环完成之后执行第二组循环，在第二组循环完成之后执行第三组循环。
CN201810046976.0A 2017-01-20 2018-01-18 操作用于改变恢复区段的非易失性存储器装置的方法 Active CN108335709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0009931 2017-01-20
KR1020170009931A KR20180086047A (ko) 2017-01-20 2017-01-20 리커버리 구간을 가변하는 불휘발성 메모리 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
CN108335709A CN108335709A (zh) 2018-07-27
CN108335709B true CN108335709B (zh) 2023-07-18

Family

ID=62907100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810046976.0A Active CN108335709B (zh) 2017-01-20 2018-01-18 操作用于改变恢复区段的非易失性存储器装置的方法

Country Status (3)

Country Link
US (1) US10332602B2 (zh)
KR (1) KR20180086047A (zh)
CN (1) CN108335709B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210020697A (ko) * 2019-08-16 2021-02-24 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20220032288A (ko) * 2020-09-07 2022-03-15 삼성전자주식회사 비휘발성 메모리 장치
US20230410923A1 (en) * 2022-06-21 2023-12-21 Sandisk Technologies Llc Hybrid precharge select scheme to save program icc

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376869B1 (en) * 1998-11-19 2002-04-23 Fujitsu Limited Semiconductor device
CN104299649A (zh) * 2013-07-16 2015-01-21 飞思卡尔半导体公司 非易失性存储器(nvm)系统的自适应擦除恢复

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634172B1 (ko) 2004-05-04 2006-10-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US7151695B2 (en) 2004-11-18 2006-12-19 Freescale Semiconductor, Inc. Integrated circuit having a non-volatile memory with discharge rate control and method therefor
KR100618902B1 (ko) * 2005-06-17 2006-09-01 삼성전자주식회사 프로그램 검증 판독 중 열 스캔을 통해 프로그램 시간을단축시킬 수 있는 플래시 메모리 장치의 프로그램 방법
US7663925B2 (en) 2006-05-15 2010-02-16 Micron Technology Inc. Method and apparatus for programming flash memory
KR101348173B1 (ko) 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
KR101308014B1 (ko) * 2007-07-10 2013-09-12 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법
KR101575851B1 (ko) 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101015644B1 (ko) 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이를 프로그램하는 방법
KR101115242B1 (ko) 2010-04-13 2012-02-15 주식회사 하이닉스반도체 반도체 메모리 장치의 프로그램 방법
JP2011258289A (ja) * 2010-06-10 2011-12-22 Toshiba Corp メモリセルの閾値検出方法
KR101716713B1 (ko) 2011-05-23 2017-03-15 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR102081757B1 (ko) 2013-06-26 2020-02-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9633742B2 (en) 2014-07-10 2017-04-25 Sandisk Technologies Llc Segmentation of blocks for faster bit line settling/recovery in non-volatile memory devices
KR102355580B1 (ko) 2015-03-02 2022-01-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376869B1 (en) * 1998-11-19 2002-04-23 Fujitsu Limited Semiconductor device
CN104299649A (zh) * 2013-07-16 2015-01-21 飞思卡尔半导体公司 非易失性存储器(nvm)系统的自适应擦除恢复

Also Published As

Publication number Publication date
US20180211709A1 (en) 2018-07-26
KR20180086047A (ko) 2018-07-30
CN108335709A (zh) 2018-07-27
US10332602B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
US10090045B2 (en) Programming method of non volatile memory device according to program speed of memory cells
US8432741B2 (en) Nonvolatile memory device and nonvolatile memory system employing same
KR101487524B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US8520436B2 (en) Programming memory devices
CN108257632B (zh) 非易失性存储设备和其编程方法
US10573378B2 (en) Methods of programming memory devices
KR101463584B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
US10297299B2 (en) Semiconductor device and operating method thereof
US10026492B2 (en) Multi-die programming with die-jumping induced periodic delays
US9864544B2 (en) Methods of operating memory systems for sub-block erase operation
US10360978B2 (en) Semiconductor memory device for performing coding program and operating method thereof
US20190189216A1 (en) Memory device and operating method thereof
CN108335709B (zh) 操作用于改变恢复区段的非易失性存储器装置的方法
US11742034B2 (en) Memory device including dynamic programming voltage
KR20100090968A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101504342B1 (ko) 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법
CN109524045B (zh) 非易失性存储器器件及其操作方法
US20220180931A1 (en) Semiconductor memory device and method of operating the same
CN117079682A (zh) 被配置为减少验证时间的存储器装置及其操作方法
CN115223632A (zh) 半导体存储器设备和操作该半导体存储器设备的方法
CN114724606A (zh) 半导体存储器设备和操作该半导体存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant