CN104299649A

CN104299649A - 非易失性存储器(nvm)系统的自适应擦除恢复

Info

Publication number: CN104299649A
Application number: CN201410319221.5A
Authority: CN
Inventors: 何晨; 王艳卓; 穆甫臣
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2013-07-16
Filing date: 2014-07-07
Publication date: 2015-01-21
Anticipated expiration: 2034-07-07
Also published as: US20150023106A1; US9030883B2; CN104299649B

Abstract

公开了NVM系统(100)内的非易失性存储器NVM单元(210)的自适应擦除恢复的方法和系统。所述自适应擦除恢复实施例基于要擦除的一个或多个NVM块尺寸和操作温度，自适应地调整所述擦除恢复放电速率(112)和/或放电时间(114)。在一个示例实施例中，通过调整所述放电电路(150)内的开启的放电晶体管(502/532)的数量调整所述擦除恢复放电速率(112)，从而调整了擦除恢复的放电电流。使用查找表(116)存储与要恢复的NVM块尺寸和/或操作温度关联的擦除恢复放电速率和/或放电时间。通过自适应地控制擦除恢复放电速率和/或时间，所公开的实施例改进了宽范围NVM块尺寸的总体擦除性能，同时避免了可能对所述NVM系统内高电压电路的损坏。

Description

非易失性存储器(NVM)系统的自适应擦除恢复

技术领域

本技术领域涉及非易失性存储器(NVM)系统，并且，更具体地，涉及NVM系统内的NVM单元的擦除和擦除恢复操作。

背景技术

非易失性存储器(NVM)系统被用于各种各样的电子系统和装置。在NVM系统的擦除操作期间，向在所选择的一个或多个块中的全部NVM比特单元施加擦除脉冲，其中比特单元的体(例如,阱或衬底)被偏置到高的正电压(例如，8.5伏特)，并且比特单元的栅极被偏置到高的负电压(例如，-8.5伏特)。每一个擦除脉冲完成之后，执行擦除恢复操作以将比特单元的体和栅极放电至目标电压电平(例如，分别是3.3伏特和接地)，以允许随后的NVM操作(例如读取和验证操作)稳定进行。

对于擦除恢复，被擦除的一个或多个NVM块的尺寸在NVM位单元的栅节点和体之间形成了等效电容器，从而影响了放电节点至目标电压的速度。NVM系统的操作温度通过影响NVM系统内偏置泵电路的强度和装置泄露，也影响擦除恢复速率。如果擦除恢复发生的过快，两个正在放电的高电压节点之间的耦合可以潜在地引起一个高电压节点的过冲,从而对NVM电路中的晶体管器件造成损坏。如果擦除恢复发生的过慢，高于预期的电压可能被留在NVM单元的体或栅节点上，从而在随后的NVM操作中引起高电压电平位移器电路的热切换，该操作可以损坏NVM电路中的装置。然而，如果给整个擦除恢复过程分配大量时间以适应过慢的擦除恢复速率，导致的时间延迟可能对NVM系统的擦除性能产生不利的影响。

附图说明

应注意附图仅示出了示例实施例，并且因此不被认为限定了本发明的范围。为了简便以及清晰示出了附图中的元素，其不一定按比例绘制。

图1是包括了自适应擦除恢复的非易失性存储器(NVM)系统的示例实施例的方框图。

图2是用于连接到非易失性存储器(NVM)单元的示例实施例的电路图。

图3是NVM系统内的NVM单元的擦除恢复的自适应控制的示例实施例的信号图。

图4是NVM系统内的NVM单元的擦除恢复的自适应控制的示例实施例的流程图。

图5是自适应擦除恢复放电电路的示例实施例的电路图。

图6是放电速率过慢或放电时间太短的一个实施例的时序图。

图7是由于正电压放电速率过快导致的负电压过冲的一个实施例的时序图。

图8是由于负电压放电速率过快导致的正电压过冲的一个实施例的时序图。

具体实施方式

公开了NVM系统内的非易失性存储器(NVM)单元的自适应擦除恢复的方法和系统。此处描述的自适应擦除恢复实施例基于被擦除的一个或多个NVM块尺寸和/或NVM系统的操作温度，自适应地调整擦除恢复放电速率和/或擦除恢复放电时间。在一个示例实施例中，通过调整放电电路内启用的放电晶体管的数量调整擦除恢复放电速率，从而调整擦除恢复的放电电流。使用查找表来存储与被恢复的NVM块尺寸和操作温度的相关联的擦除恢复放电速率和/或放电时间。通过自适应地控制擦除恢复放电速率和/或放电时间，所公开的实施例解决了由于过快擦除恢复速率造成的过冲问题并且还改进了宽范围NVM块尺寸的总体擦除性能，同时避免了可能对所述NVM系统内高电压电路的损坏。根据需要，可以实现不同的特征和变化，并且还可以使用相关的或修改的系统和方法。

图1是非易失性存储器(NVM)系统100的示例实施例的方框图，其中该系统带有在NVM系统内的NVM单元的自适应擦除恢复。对于所描述的实施例，NVM系统100包括NVM单元阵列102、行译码器104、列译码器和读出放大器(amps)106、NVM控制器108、电荷泵电路109、温度传感器114和擦除恢复查找表116。还应注意，NVM单元通常被集合在NVM块中，并且NVM块经常是擦除操作的最小单元。NVM擦除操作通常是批量操作，其中所选的块的所有NVM单元将接收擦除脉冲并且同时进行擦除恢复。而且，通常可以平行地选择和擦除多个NVM块。电荷泵电路109包括擦除恢复放电电路150，并且NVM控制器108包括擦除恢复速率控制块112和擦除恢复时间控制块114。正如此处更加详细描述的，使用擦除恢复放电电路150、擦除恢复速率控制块112和擦除恢复时间控制块114向NVM系统100提供自适应擦除恢复。根据需要，NVM系统100内的块可以集成到一个或多个集成电路内，并且还可以使用外部电路。

为了在操作期间访问NVM单元，NVM控制器108向行译码器104提供行地址103并且向列译码器和读出放大器106提供列地址105。行译码器108通过将栅极偏压(V_G)120施加至所选行内的NVM单元，基于行地址103驱动NVM单元阵列102内的行。列译码器和读出放大器106通过施加漏极偏压(V_D)126至所选列内的NVM单元,基于列地址105驱动NVM单元阵列102内的所选列。对于读取操作，通过连接128向列译码器和读出放大器106提供来自NVM单元阵列102的数据，并且这些读取数据可以作为通过连接130的数据输出以进一步使用和/或处理。对于程序操作，可以通过连接128向NVM单元阵列102提供由列译码器和读出放大器106通过连接130接收的数据。还可以执行其它NVM操作，例如读取验证操作、程序验证操作、擦除操作、擦除恢复操作和/或其它所需的NVM操作。在NVM操作期间，除了栅极偏压(V_G)120和漏极偏压(V_D)126，体偏压(V_B)122和源极偏压(V_S)124还施加至NVM单元阵列102。

应注意，电荷泵电路109被配置为生成不同的偏压，其中该偏压在NVM操作期间施加至NVM单元阵列102内的NVM单元。例如，对于所描述的实施例，电荷泵电路109生成体偏压(V_B)122和源极偏压(V_S)124。电荷泵电路109还生成行偏压119，其中行译码器104使用该偏压将栅极偏压(V_G)120施加至NVM单元阵列102。电荷泵电路109还生成了列偏压125，其中列译码器和读出放大器106使用该偏压将漏极偏压(V_D)126施加至NVM单元阵列102。电荷泵电路109从NVM控制器108接收控制信号(CTRL)111，其中该控制器控制由电荷泵电路109生成的偏压。而且，正如此处所描述的，电荷泵电路109还接收速率控制(RATE CTRL)信号154和擦除恢复启动信号152，其中该信号控制擦除恢复放电电路150的速率和允许的放电时间。

基于NVM系统执行的NVM操作调整或控制由电荷泵电路109生成的偏压。如上所示，NVM操作可以包括读取操作、读取验证操作、程序操作、程序验证操作、擦除操作、擦除恢复操作和/或其它所需的NVM操作。根据需要，电荷泵电路109可以根据执行的NVM操作为每一个偏压生成多个不同的电压电平。而且，根据需要，电荷泵电路109可以实现为单一电路块或实现为分布在NVM系统100的不同位置的电路块。

如此处所描述的，为了在NVM系统100的擦除恢复操作期间避免电压过冲并达到所需的目标电压，自适应地控制擦除恢复放电速率和/或擦除恢复放电时间。使用擦除恢复速率控制块112控制擦除恢复放电电路150，使得在NVM系统100的擦除恢复操作期间实现所选的放电速率。使用擦除恢复时间控制块114确定和控制擦除恢复操作的放电时间，使得擦除恢复操作具有所选的持续时间。由于NVM系统的操作温度和要恢复的块尺寸(例如，在块中的单元的数量)可以影响放电速率，擦除恢复查找表116被配置为存储根据操作温度和要恢复的NVM单元的数量表示要用于擦除恢复的放电速率的数据。擦除恢复查找表116还可以被配置为存储根据操作温度和要恢复的NVM单元的数量表示要用于擦除恢复的放电时间的数据。通过擦除恢复速率控制块112和擦除恢复时间控制块114选择和使用这些放电速率和/或放电时间以自适应地调整擦除恢复放电电路150，以实现所选的擦除恢复操作的放电速率和放电时间。应注意，擦除恢复放电时间是指完成擦除恢复的最大允许时间，并且当偏压放电至目标电压电平时，擦除恢复成功完成。一旦偏压达到目标放电电平，它们会将停留在那些电平。

当将要在NVM单元阵列102内的NVM单元上执行擦除恢复操作时，NVM控制器108访问擦除恢复操作查找表116，并且基于要恢复的NVM单元的数量和NVM系统100的操作温度选择放电速率/时间。可以从温度传感器114或从另一个指示与NVM系统关联的操作温度的所需源中获得操作温度。擦除恢复速率控制块112利用所选的放电速率提供速率控制信号154，以调整由擦除恢复放电电路150提供的放电速率。擦除恢复时间控制块114利用所选的放电时间以调整擦除恢复操作最大允许的放电时间。如果需要，可以通过在生产之前的设计仿真确定查找表内存储的数据，并且随后基于生产之后的特性做进一步调整。还可以使用其它技术生成查找表内存储的放电速率/时间。而且，查找表可以实现为NVM系统内的可编程电路，可以在生产包括NVM系统的集成电路之后编程该电路。查找表还可以实现为在生产集成电路期间形成的只读存储器。而且，可以基于硅特征调整查找表并且在生成测试期间在NVM单元的专用块中存储查找表。可以实现其它变化。

图2是NVM单元阵列102内的NVM单元210的一个示例实施例200的连接图。在操作期间，NVM单元210将其体(B)206连接到体偏压(V_B),并且将其源极(S)208连接到源极偏压(V_S)。NVM单元210通过比特线连接222使其漏极(D)204耦合于列译码器106以接收漏极偏压(V_D)。NVM单元210通过行连接220使其栅极(G)202耦合于行译码器118以接收栅极偏压(V_G)。根据NVM单元210将要执行的操作，基于电荷泵电路109生成的偏压将不同的体、源极、漏极和栅极偏压(V_B、V_S、V_D、V_G)施加至NVM单元210。应注意，对于浮动栅NVM单元，介电层、浮动栅和隧道介电层通常将位于栅(G)节点202之下(例如，NVM单元210的栅电极)和在其上制作浮动栅NVM单元的半导体衬底内的沟道区域之上。应注意，如果需要，还可以使用其它类型的NVM单元，例如，分离栅NVM单元、多电平NVM单元和/或其它类型的NVM单元。

在NVM系统的擦除脉冲期间，设置栅极偏压(V_G)为大的负电压(例如，-8.5伏特)，并且设置体偏压(V_B)为大的正电压(例如，8.5伏特)。允许漏极偏压(V_D)和源极偏压(V_S)浮动。在擦除脉冲操作完成之后，可以将擦除恢复操作应用至被擦除的NVM单元。在这些擦除恢复操作期间，栅极偏压(V_G)以放电速率从大的负电压放电至较小幅值的目标电压，并且体偏压(V_B)以放电速率从大的正电压放电至较小幅值的目标电压。栅极偏压(V_G)、体偏压(V_B)的放电速率和放电所允许的时间段影响擦除恢复操作是否在所需的参数内操作。根据需要，放电速率也可以是相同的，或它们可以是不同的。

图3是NVM系统100内的NVM单元的擦除恢复的自适应控制的示例实施例300的信号图。x-轴302代表时间，而y-轴304代表电压。正电压(V_POS)301和体偏压(V_B)相关联，而负电压(V_NEG)321和栅极偏压(V_G)相关联。首先参看正电压301，电压(V_POS1)310代表了擦除恢复操作的初始启动电压(例如，8.5伏特)。电压(V_POS2)312代表了擦除恢复操作结束的目标电压(例如，3.3伏特)。时间(t_START)330代表了初始大的正电压电平的放电的开始。电压放电斜坡314、316和318代表了正电压(V_POS)的三个不同的电压放电速率。接下来参看负电压321，电压(V_NEG1)320代表擦除恢复操作的初始启动电压(例如，-8.5伏特)。电压(V_NEG2)322代表了擦除恢复操作结束的目标电压(例如，接地)。时间(t_START)330代表了初始大的负电压电平的放电的开始。电压放电斜坡324、326和328代表了负电压(V_NEG)的三个不同的电压放电速率。第一结束时间(t_END1)332和第一放电斜坡314和324相关联。第二结束时间(t_END2)334和第二放电斜坡316和326相关联。第三结束时间(t_END3)336和第三放电斜坡318和328相关联。结束时间332、334和336分别允许电压电平达到它们的目标电压电平312和322。应注意，如果需要，负和正电压可能在不同的时间和/或以不同的速率放电至目标电压，但是为了简便，实施例300所示的是负和正电压在相同的时间并以相似的速率恢复到目标电压。

对于此处所描述的实施例，基于NVM系统100的操作条件自适应地选择放电速率。此外，还可以基于NVM系统100的操作条件自被适应地选择放电时间。由于在擦除恢复期间要恢复的所选的一个或多个块中的NVM单元的数量影响在擦除恢复期间的NVM单元的放电速率，可以使用在要恢复的所选的一个或多个块中的NVM单元的数量来选择和调整放电速率。而且，由于温度影响在擦除恢复期间NVM单元的放电速率，可以使用与NVM系统的操作温度关联的温度测量来选择和调整放电速率。而且，由于对放电速率的调整将影响达到目标电压电平所需的放电时间，还可以基于所选的放电速率、要恢复的NVM单元的数量和/或操作温度调整擦除恢复操作的放电时间。

下面的表1提供了擦除恢复查找表的代表性示例实施例，其中该查找表包括与在擦除恢复操作期间的操作温度和要恢复的NVM单元的数量关联的放电速率和放电时间。

表1-示例擦除恢复查找表

单元数量	温度	放电速率	放电时间
				尺寸1	<温度1	速率1	时间1
尺寸1	温度1到温度2	速率2	时间2
				尺寸1	>温度2	速率3	时间3
...	...	...	...
				尺寸(N)	<温度1	速率4	时间4
尺寸(N)	温度1到温度2	速率5	时间5
				尺寸(N)	>温度2	速率6	时间6

应注意，根据需要，可以组织和索引擦除恢复查找表，而同时仍提供与操作温度和要恢复的NVM单元的数量关联的放电速率和/或放电时间。还应注意，根据需要，还可以使用范围，例如温度范围或单元尺寸范围。此外，根据需要，可以在擦除操作期间擦除的所选的块中的所有NVM单元上执行擦除恢复操作或在NVM单元的子集上执行擦除恢复操作。例如，如果在NVM单元的多个块上执行擦除操作，可以一次在一个或多个这些块上执行擦除恢复，因此减少了在特定擦除恢复操作中恢复的NVM单元的数量。而且，查找表可以被配置为包括NVM单元的数量和放电速率，而不包括操作温度和放电时间。还可以实现其它变化。

图4是NVM系统100内的NVM单元的擦除恢复的自适应控制的示例实施例400的流程图。在块402中，确定在擦除恢复操作期间要恢复的NVM单元的数量。在块404中，确定操作温度。在块406中，基于要恢复的NVM单元的数量和操作温度从擦除恢复查找表中选择放电速率和放电时间。在块408中，基于所选的放电速率调整擦除恢复放电电路。在块410中，基于所选的放电时间在一个时间段内执行擦除恢复操作。应注意，根据需要，当仍然为NVM系统内的NVM单元提供自适应擦除恢复时，可以实现附加和/或不同的步骤。例如，如果基于要恢复的NVM单元的数量只选择了放电速率，那么可以移除块404，而且将仅仅执行块406以选择放电速率。根据需要，可以实现其它变化。

图5是擦除恢复放电电路150的示例实施例的电路图。对于所描述的实施例，开关电路570接收擦除恢复启动信号152，并且恢复速率控制电路522接收放电速率控制信号154。恢复速率控制电路522向负电压放电偏置电路502提供负电压速率控制信号512(例如，4比特)，其中该偏置电路502向开关电路570提供负偏压(V_{NEG_INT})。恢复速率控制电路522还向正电压放电偏置电路532提供正电压速率控制信号542(例如，4比特)，其中该偏置电路532向开关电路570提供正偏压(V_{POS_INT})。正如此处所描述的，负偏压(V_NEG)572在擦除操作期间连接到体节点，而正偏压(V_POS)574在擦除操作期间连接到栅节点。

电流偏置电路550向负电压放电偏置电路502提供电流偏置信号562并向正电压放电偏置电路532提供电流偏置信号566。电流偏置电路包括电流源554(例如，8微安)，其可由任何所需的方法生成，和晶体管552、556和558。电流源554耦合于晶体管552和接地580之间。晶体管552使其源极和漏极耦合于电源电压节点(V_CC)560和电流源554之间，并且晶体管552使其栅极耦合于其漏极。晶体管556使其栅极耦合于晶体管552的栅极，使其源耦合于电源电压节点560，并且使其漏极耦合于晶体管558的漏极。晶体管552和556的栅极耦合于一起，并且向晶体管504、506、508和510的栅极提供电流偏置信号562。晶体管558使其源极耦合于接地580，并且其栅极向晶体管534、536、538和540的栅极提供电流偏置信号566。应注意，晶体管552和556可以是PMOS晶体管，并且晶体管558可以是NMOS晶体管。如果需要，可以实现变化。

负电压放电偏置电路502包括四组并联的开关514、516、518及520和晶体管504、506、508及510，其中这些开关和晶体管耦合于电压电源(V_CC)节点560和节点564之间。随后，节点564向开关电路570提供负偏压(V_{NEG_INT})。具体来说，开关520耦合于电源节点560和节点521之间，并且晶体管510耦合于节点521和节点564之间。开关518耦合于电源节点560和节点519之间，并且晶体管508耦合于节点519和节点564之间。开关516耦合于电源节点560和节点517之间，并且晶体管506耦合于节点517和节点564之间。开关514耦合于电源节点560和节点515之间，并且晶体管504耦合于节点515和节点564之间。正如所描述的，相对于主晶体管装置552加权晶体管504、506、508和510。对于所描述的实施例，假定晶体管556相对于主晶体管装置552有单位权重(例如，x1)。晶体管504可以提供最小的权中(例如，x40),并且晶体管510能提供最大的权中(例如，x100)。晶体管506可以提供第一中间权重(例如，x60)，并且晶体管508可以提供第二中间权重(例如，x80)。同样，正如所描述的，开关514、516、518和520中的每一个开关接收负电压速率控制信号512的1个比特，其中该控制信号512是多比特控制信号。对于所描述的4比特实施例，将最低有效比特(N₀)施加至开关514。将下一比特(N₁)施加至开关516。将下一比特(N₂)施加至开关518。并将最高有效比特(N₃)施加至开关520。如此，负电压速率控制信号(N₃：N₀)512控制开关514、516、518和520，并因此确定从电源电压节点560到节点564之间的电路路径内包括或移除晶体管504、506、508和510中的哪些晶体管。应注意，晶体管504、506、508和510的源极/漏极耦合于节点564和开关514、516、518和520之间。如果需要，可以实现变化。

同样，正电压放电偏置电路532包括四组并联的开关544、546、548和551和晶体管534、536、538和540，其中这些开关和晶体管耦合于接地节点580和电压节点568之间。随后，节点568向开关电路570提供正偏压(V_{POS_INT})。具体来说，开关551耦合于接地580和节点541之间，并且晶体管540耦合于节点541和节点568之间。开关548耦合于接地580和节点539之间，并且晶体管538耦合于节点539和节点568之间。开关546耦合于接地580和节点537之间，并且晶体管536耦合于节点537和节点568之间。开关544耦合于接地580和节点535之间，并且晶体管534耦合于节点535和节点568之间。正如所描述的，相对于主(master)晶体管装置558加权晶体管534、536、538和540。对于所描述的实施例，假定晶体管558相对于主晶体管装置552有单位权重(例如，x1)。晶体管534可以提供最小的权重(例如，x40),并且晶体管540可以提供最大的权重(例如，x100)。晶体管536可以提供第一中间权重(例如，x60)，并且晶体管538可以提供第二中间权重(例如，x80)。同样正如所描述的，开关544、546、548和551中的每一个开关接收正电压速率控制信号542的1个比特，其中该控制信号542是多比特控制信号。对于所描述的4比特实施例，将最低有效比特(P₀)施加至开关544。将下一比特(P₁)施加至开关546。将下一比特(P₂)施加至开关548。并将最高有效比特(P₃)施加至开关551。如此，正电压速率控制信号(P₃：P₀)542控制开关544、546、548和551，并因此确定从接地节点580到节点568之间的电路路径包括或移除晶体管534、536、538和540中的哪些晶体管。应注意，晶体管534、536、538和540的源极/漏极耦合于节点568和开关514、516、518和520之间。如果需要，可以实现变化。

应注意，根据需要，可以使用不同数量的控制比特，并且可以使用不同数量的相关联的开关/晶体管对。还应注意，晶体管504、506、508和510可以实现为PMOS晶体管。开关514、516、518和520可以实现为PMOS晶体管。晶体管534、536、538和540可以实现为NMOS晶体管。并且开关544、546、548和551还可以实现为NMOS晶体管。如果需要，可以实现变化。

下面的表2提供了参照图5的示例实施例可以使用的示例放电速率，其中图5使用了4比特控制信号控制放电速率。正如上面所描述的，4比特的控制信号512和542从四个不同的驱动晶体管中选择哪些晶体管包括在放电偏置电路的操作内。顶行指示了要恢复的NVM单元数量的块尺寸，其范围从16千字节(KB)到8兆字节(MB)。左边行指示了NVM单元的操作温度，其包括热、中等、冷的温度范围。也可以使用其它尺寸、温度、温度范围和控制信号。而且，应注意，为了避免过冲，对于较大的NVM单元块尺寸通常需要较慢的擦除恢复速率。因此，对于较大的阵列尺寸使用较小数量的启动放电晶体管及由此产生的较小的放电电流。相反，对于较小的阵列尺寸使用较大数量的启动放电晶体管及由此产生的较大的放电电流。

表2-示例放电速率

参照表2，假定配置负电压放电偏置电路502的负控制信号(N₃：N₀)512与正电压放电偏置电路532的正控制信号(P₃：P₀)542匹配。然而，如果需要，不同的放电速率和关联的控制信号可以用于负控制信号(N₃：N₀)512和正控制信号(P₃：P₀)542。而且，应注意，对于NMOS开关晶体管的情况，提供假定逻辑“1”包括驱动晶体管以及逻辑“0”移除驱动晶体管的控制信号。如果使用PMOS开关晶体管，那么可以在施加至PMOS开关晶体管之前反向控制信号。

下面的表3提供了可以用于图5的示例实施例的示例放电时间。正如此处所描述的，放电时间由施加至开关电路570的启动信号152控制。顶行指示了要恢复的NVM单元数量的块尺寸，其范围是从16千字节(KB)到8兆字节(MB)。左边行指示了NVM单元的操作温度，其中操作温度包括热、中等、冷的温度范围。可以使用其它尺寸、温度、温度范围和放电时间。

表3-示例放电时间

对于表3的示例实施例，基于要恢复的NVM单元数量和操作温度提供从10微秒(μs)到μs的放电时间。正如在表3中所看到的，对于较大的NVM单元块尺寸分配较长的放电时间，而对于较小的NVM单元块尺寸分配较短的放电时间。

现在考虑图6-图8。这些图提供了电压过冲误差和放电时间错误的例子，其中可以通过使用本发明所描述的自适应擦除恢复实施例避免这些错误。

图6是放电速率过慢或最大允许的放电时间过短的一个实施例600的时序图。正如所描述的，期望分别将正电压310和负电压320放电至目标电压电平312和322。一旦放电603和放电605在启动时间(t_START)330开始擦除恢复，如太短的结束时间(t_SHORT)602所表示的，如果结束时间过短，那么，结束电压电平606和608将不会达到目标电压电平312和322。另一方面，如果放电速率过慢，正如曲线图610和612对于结束时间(t_END)604所示的，结束电压电平606和608将仍然不会达到目标电压电平312和322。对于擦除恢复操作，这些非目标电压电平结果不是所期望的，并且它们可能对NVM系统造成潜在的损坏。

图7是由于正电压(V_POS)放电速率过快导致的负电压(V_NEG)过冲的一个实施例700的时序图。正如所描述的，在启动时间(t_START)330放电正电压310和负电压320以启动擦除恢复。正如线702所表示的，如果正电压(V_POS)的放电速率过快，那么负电压(V_NEG)将会在如线706所表示的上升到目标电压电平之前发生如线704所表示的过冲(例如，下降到它的初始电平之下)。对于擦除恢复操作，这种电压过冲结果不是所期望的，并且可能对NVM系统造成潜在的损坏。

图8是由于负电压(V_NEG)放电速率过快导致的正电压(V_POS)过冲的一个实施例800的时序图。正如所描述的，在启动时间(t_START)330放电正电压310和负电压320以启动擦除恢复。正如线802所表示的，如果负电压(V_NEG)的放电速率过快，那么正电压(V_POS)将会在如线806所表示的下降到目标电压电平之前发生如线804所表示的过冲(例如，上升到它的初始电平之上)。对于擦除恢复操作，这种电压过冲结果不是所期望的，并且可能对NVM系统造成潜在的损坏。

有利的是，所公开的实施例所提供的擦除恢复的自适应控制避免了非目标电压电平和电压过冲问题。正如此处所描述的，基于要恢复的NVM单元的数量和/或NVM系统的操作温度调整擦除恢复放电电路，使得施加放电速率和/或放电时间以在擦除恢复期间获取所需的目标电压。

正如此处所描述的，根据需要可以实现各种各样的实施例，并且可以实现不同的特征及变化。

一个公开的实施例是非易失性存储器(NVM)单元的自适应擦除恢复的一种方法，包括：向NVM系统内的非易失性存储器(NVM)单元施加一个或多个擦除脉冲，基于要恢复的NVM单元的数量选择擦除恢复操作的放电速率，基于所选择的放电速率调整放电电路，以及使用所调整的放电电路对要恢复的NVM单元执行擦除恢复操作。

在另外的实施例中，所述执行步骤还可以包括使用所调整的放电电路放电要恢复的NVM单元的栅节点和体节点。而且，可以将所述栅节点从第一电压电平放电至具有较小幅值的第二电压电平，以及将所述体节点从第三电压电平放电至具有较小幅值的第四电压电平。此外，可以使用单一放电速率放电所述栅节点和所述体节点。而且，当要擦除一个NVM块时，可以向所述NVM块中的所有NVM单元应用执行步骤。此外，所述调整步骤可以包括向所述放电电路施加多比特控制信号以调整所述放电速率。

对于其它实施例，所述方法还可以包括基于要恢复的NVM单元的数量选择最大允许的放电时间，以及可以基于所选择的放电时间在一个时间段内执行所述擦除恢复操作。而且，所述选择步骤可以包括还基于与所述NVM系统关联的操作温度选择所述放电速率和所述放电时间。而且，所述选择步骤可以包括访问存储与要恢复的NVM单元的数量和操作温度关联的放电速率和放电时间的查找表。此外，所述选择步骤还可以包括随着要恢复的NVM单元的数量的增加选择较小的放电速率和较长的放电时间。

另一个公开的实施例是非易失性存储器(NVM)系统，其中该系统包括NVM系统内的多个非易失性存储器(NVM)单元，耦合到所述NVM单元的放电电路，配置为存储与要恢复的NVM单元的数量关联的放电速率的擦除恢复查找表，以及控制器电路。所述控制器电路还被配置为向所述NVM单元施加一个或多个擦除脉冲，基于要恢复的NVM单元的数量从所述擦除恢复查找表中选择放电速率，基于所选择的放电速率调整所述放电电路，以及使用所调整的放电电路对于要恢复的NVM单元执行擦除恢复操作。

在另外的实施例中，所述放电电路可以被配置为放电要恢复的NVM单元的栅节点和体节点。而且，所述擦除恢复操作可以配置为将所述栅节点从第一电压电平放电至具有较小幅值的第二电压电平以及将所述体节点从第三电压电平放电至具有较小幅值的第四电压电平。此外，所述控制器电路可以配置为选择单一放电速率以放电所述栅节点和所述体节点。

对于其它实施例，所述擦除恢复查找表还可以被配置为存储与要恢复的NVM单元的数量关联的放电时间，以及所述控制器电路还可以被配置为基于要恢复的NVM单元的数量从所述擦除恢复查找表中选择放电时间以及基于所选择的放电时间一个时间段内执行所述擦除恢复操作。而且，所述擦除恢复查找表内的所述放电速率和放电时间还可以与操作温度相关联，以及所述控制器电路还可以被配置为还基于与所述NVM系统关联的操作温度选择所述放电速率和所述放电时间。而且，所述查找表可以存储在所述NVM系统内的NVM单元的专用块内。

对于另外的实施例，所述控制器电路可以被配置为向所述放电电路施加一个或多个多比特控制信号以调整所述放电速率。而且，第一多比特控制信号可以配置为确定在所述放电电路内使用多个第一放电晶体管中的哪些晶体管来控制正电压放电，以及第二多比特控制信号可以配置为确定在所述放电电路内使用多个第二放电晶体管中的哪些晶体管来控制负电压放电。而且，所述第一组多个放电晶体管可以相对于彼此加权，以及所述第二组多个放电晶体管可以相对于彼此加权。

应注意，根据需要，可以使用硬件、软件或硬件和软件的组合实现本发明所描述的功能块。此外，根据需要，还可以使用运行软件和/或固件的一个或多个处理器或微控制器实现所公开的实施例。还应理解，此处所描述的一个或多个任务、功能或方法可以例如实现为软件或固件和/或其它程序指令，其中该程序指令实现在一个或多个非临时性有形计算机可读介质中，由控制器、微控制器、处理器、微处理器或其它适当的处理电路执行。

除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的项素的。因此，这些术语不一定以在表示这些项素时间或其它优先次序。

参照该说明书，所描述的系统和方法的进一步修改和可替代实施例对于本领域技术人员将是显而易见的。因此，应认识到这些示例设置将不限制所描述的系统和方法。应了解，此处所示出的和所描述的系统和方法的形式将被认为是示例实施例。在实现中可以进行各种变化。因此，虽然此处参照具体实施例描述了本发明，但在不脱离本发明范围的情况下，可以进行各种修改以及变化。因此，说明书以及附图被认为是说明性而不是限定性的，并且所有这些修改被认为列入本发明范围内。而且关于具体实施例此处所描述的任何好处、优点或解决问题的方案都不旨在被解释为任何或所有权利要求的关键的、必需的、或本质特征或元素。

Claims

1.一种非易失性存储器NVM单元的自适应擦除恢复的方法，包括：

向NVM系统内的非易失性存储器NVM单元施加一个或多个擦除脉冲；

基于要恢复的NVM单元的数量选择擦除恢复操作的放电速率；

基于所选择的放电速率调整放电电路；以及

使用所调整的放电电路对所要恢复的NVM单元执行擦除恢复操作。

2.根据权利要求1所述的方法，其中所述执行步骤包括使用所调整的放电电路放电所要恢复的NVM单元的栅节点和体节点。

3.根据权利要求2所述的方法，其中将所述栅节点从第一电压电平放电至具有较小幅值的第二电压电平，并且其中将所述体节点从第三电压电平放电至具有较小幅值的第四电压电平。

4.根据权利要求2所述的方法，其中使用单一放电速率放电所述栅节点和所述体节点。

5.根据权利要求1所述的方法，还包括基于要恢复的NVM单元的数量选择最大允许的放电时间，并且其中基于所选择的放电时间在一定时间段内执行所述擦除恢复操作。

6.根据权利要求5所述的方法，其中所述选择步骤还包括还基于与所述NVM系统关联的操作温度选择所述放电速率和所述放电时间。

7.根据权利要求5述的方法，其中所述选择步骤还包括访问存储与要恢复的NVM单元的数量和操作温度关联的放电速率和放电时间的查找表。

8.根据权利要求5所述的方法，其中所述选择步骤包括随着要恢复的NVM单元的数量的增加选择较小的放电速率和较长的放电时间。

9.根据权利要求1所述的方法，其中要擦除一个NVM块，并且其中向所述要擦除的NVM块中的全部NVM单元应用执行步骤。

10.根据权利要求1所述的方法，其中所述调整步骤包括向所述放电电路施加多比特控制信号以调整所述放电速率。

11.一种非易失性存储器NVM系统，包括：

NVM系统内的多个非易失性存储器NVM单元；

放电电路，耦合于所述NVM单元；

擦除恢复查找表，配置为存储与要恢复的NVM单元的数量关联的放电速率；以及

控制器电路，配置为向所述NVM单元施加一个或多个擦除脉冲，基于要恢复的NVM单元的数量从所述擦除恢复查找表中选择放电速率，基于所选择的放电速率调整所述放电电路，以及使用所调整的放电电路对所要恢复的NVM单元执行擦除恢复操作。

12.根据权利要求11所述的NVM系统，其中所述放电电路被配置为放电要恢复的NVM单元的栅节点和体节点。

13.根据权利要求12所述的NVM系统，其中所述擦除恢复操作被配置为将所述栅节点从第一电压电平放电至具有较小幅值的第二电压电平，以及将所述体节点从第三电压电平放电至具有较小幅值的第四电压电平。

14.根据权利要求12所述的NVM系统，其中控制器电路被配置为选择单一放电速率放电所述栅节点和所述体节点。

15.根据权利要求11所述的NVM系统，其中所述擦除恢复查找表还被配置为存储与要恢复的NVM单元的数量关联的放电时间，并且其中所述控制器电路还被配置为基于要恢复的NVM单元的数量从所述擦除恢复查找表中选择放电时间以及基于所选择的放电时间在一定时间段内执行所述擦除恢复操作。

16.根据权利要求15所述的NVM系统，其中所述擦除恢复查找表内的所述放电速率和所述放电时间还与操作温度关联，并且其中所述控制器电路还被配置为还基于与所述NVM系统关联的操作温度选择所述放电速率和所述放电时间。

17.根据权利要求11所述的NVM系统，其中所述查找表存储在所述NVM系统内的NVM单元的专用块内。

18.根据权利要求11所述的NVM系统，其中所述控制器电路被配置为向所述放电电路施加一个或多个多比特控制信号以调整所述放电速率。

19.根据权利要求18所述的NVM系统，其中第一多比特控制信号被配置为确定在所述放电电路内使用多个第一放电晶体管中的哪些晶体管控制正电压放电，以及第二多比特控制信号被配置为确定在所述放电电路内使用多个第二放电晶体管中的哪些晶体管控制负电压放电。

20.根据权利要求19所述的NVM系统，其中所述多个第一放电晶体管相对于彼此加权，并且其中所述多个第二放电晶体管相对于彼此加权。