TWI602058B - 具備實體銷毀功能之快閃記憶體裝置 - Google Patents

具備實體銷毀功能之快閃記憶體裝置 Download PDF

Info

Publication number
TWI602058B
TWI602058B TW105129097A TW105129097A TWI602058B TW I602058 B TWI602058 B TW I602058B TW 105129097 A TW105129097 A TW 105129097A TW 105129097 A TW105129097 A TW 105129097A TW I602058 B TWI602058 B TW I602058B
Authority
TW
Taiwan
Prior art keywords
voltage
controller
flash memory
buck
memory device
Prior art date
Application number
TW105129097A
Other languages
English (en)
Other versions
TW201812593A (zh
Inventor
高志傑
Original Assignee
宜鼎國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宜鼎國際股份有限公司 filed Critical 宜鼎國際股份有限公司
Priority to TW105129097A priority Critical patent/TWI602058B/zh
Priority to US15/349,751 priority patent/US9704586B1/en
Application granted granted Critical
Publication of TWI602058B publication Critical patent/TWI602058B/zh
Publication of TW201812593A publication Critical patent/TW201812593A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

具備實體銷毀功能之快閃記憶體裝置
本發明有關於一種快閃記憶體裝置，尤指一種具備實體銷毀功能之快閃記憶體裝置。
快閃記憶體裝置(SSD、SD卡、CF卡、隨身碟)常被用以一保密性的資料儲存用途上，例如：金融資料、軍事資料的儲存用途。當發生特殊緊急或異常的情況時，能夠藉由一電腦主機輸入一高於快閃記憶體裝置的運作電壓之外部高壓(例如：24V)至快閃記憶體裝置，以便對於快閃記憶體裝置執行一實體銷毀的程序。則，快閃記憶體裝置內部的控制器及快閃記憶體之實體元件將會被該外部高壓所銷毀，致使以避免快閃記憶體裝置所儲存的保密性資料被他人竊取之疑慮。
採用外部高壓來執行實體銷毀的程序，在電腦主機之主機板上必須客制化設計一能夠產生外部高壓之電路。此客制化的主機板將會對於資料保密需求的使用者而言增加不少硬體的建置成本。
有鑑於此，本發明將提出一創新的實體銷毀機制，快閃記憶體裝置透過內部建置的一電壓控制電路來提供一高壓，並藉由電壓控制電路所提供的高壓執行一實體銷毀的程序，則，快閃記憶體裝置即可對於內部的控制器及快閃記憶體之半導體實體元件進行銷毀的動作。
本發明之一目的，在於提出一種具備實體銷毀功能之快閃記憶體裝置，其內部建置一電壓控制電路，此電壓控制電路能夠提供一正常運作的低電壓以及一用以燒毀半導體實體元件的高電壓，當快閃記憶體裝置執行一實體銷毀程序時，電壓控制電路輸出高電壓至控制器及快閃記憶 體，則，控制器及快閃記憶體之半導體實體元件即可以被此高電壓所燒毀。
為達成上述目的，本發明提供一種快閃記憶體裝置，包括：一控制器；複數個快閃記憶體；及一電壓控制電路，包括：一升壓器，接收一系統電壓以產生一第一高壓；一降壓器，連接升壓器、控制器及快閃記憶體，接收第一高壓，產生一輸出電壓，提供輸出電壓至控制器及快閃記憶體；及一電壓控制器，連接降壓器，感測降壓器所產生的輸出電壓，產生有一回授訊號，當電壓控制器接收一正常運作之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一低準位的輸出電壓；或者，當電壓控制器接收一實體銷毀之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一高準位的輸出電壓，其中低準位的輸出電壓為一提供快閃記憶體裝置正常運作的低電壓，而高準位的輸出電壓為一用以銷毀控制器及/或快閃記憶體之半導體實體元件的高電壓。
本發明一實施例中，其中電壓控制器包括一分壓電路及一開關器，分壓電路連接降壓器及開關器且感測降壓器之輸出電壓，當開關器接收正常運作之控制訊號時，開關器操作在一截止狀態，分壓電路所產生的回授訊號將會控制降壓器產生低準位的輸出電壓，當開關器接收實體銷毀之控制訊號時，開關器操作在一導通狀態，分壓電路所產生的回授訊號將會控制降壓器產生高準位的輸出電壓。
本發明一實施例中，其中分壓電路包括有一第一電阻、一第二電阻及一第三電阻，第一電阻之一端、第二電阻之一端及第三電阻之一端共連接於一第一節點，第一電阻之另一端連接至降壓器之一輸出端，第二電阻之另一端接地，第三電阻之另一端經由開關器接地，在第一節點之上設定有一參考電壓，藉由正常運作之控制訊號或實體銷毀之控制訊號控制開關器之截止或導通以在第一節點之上反應出對應的迴授訊號。
本發明一實施例中，其中快閃記憶體裝置連接至一電腦主機，電腦主機經由一輸入輸出埠以輸出正常運作之控制訊號或實體銷毀之控制訊號至快閃記憶體裝置之電壓控制電路。
本發明一實施例中，其中輸入輸出埠為一通用型之輸入輸出 埠。
本發明一實施例中，其中快閃記憶體裝置連接至一電腦主機，電腦主機包括有一開關單元，當開關單元切換在一關閉狀態時，電腦主機將發出正常運作之控制訊號至快閃記憶體裝置，當開關單元切換在一開啟狀態時，電腦主機將發出實體銷毀之控制訊號至快閃記憶體裝置之電壓控制電路。
本發明一實施例中，其中快閃記憶體裝置連接至一電腦主機，控制器包括一輸入輸出埠，電腦主機經由一傳輸介面發佈一實體銷毀命令至控制器，當控制器接收實體銷毀命令時，控制器產生實體銷毀之控制訊號且經由輸入輸出埠傳送實體銷毀之控制訊號至電壓控制器。
本發明一實施例中，其中控制器與電壓控制器間設置有一栓鎖電路，栓鎖電路用以保持實體銷毀之控制訊號。
本發明一實施例中，其中栓鎖電路為一正反器。
本發明又提供一種快閃記憶體裝置，包括：一控制器；複數個快閃記憶體；及一電壓控制電路，包括：一升壓器，接收一系統電壓以產生一第一高壓；一降壓器，連接升壓器、控制器及快閃記憶體，接收第一高壓，產生一輸出電壓，提供輸出電壓至控制器及快閃記憶體；及一電壓控制器，連接降壓器，感測降壓器所產生的輸出電壓，產生有一回授訊號，當電壓控制器接收一實體銷毀之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一高準位的輸出電壓，高準位的輸出電壓為一用以銷毀控制器及/或快閃記憶體之半導體實體元件的高電壓。
10‧‧‧電腦主機
101‧‧‧傳輸介面
102‧‧‧正常操作命令
104‧‧‧實體銷毀命令
103‧‧‧輸入輸出埠
105‧‧‧開關單元
30‧‧‧快閃記憶體裝置
31‧‧‧控制器
311‧‧‧輸入輸出埠
32‧‧‧栓鎖電路
33‧‧‧快閃記憶體
35‧‧‧電壓控制電路
36‧‧‧升壓器
37‧‧‧降壓器
38‧‧‧電壓控制器
380‧‧‧分壓電路
381‧‧‧第一電阻
383‧‧‧第二電阻
385‧‧‧第三電阻
387‧‧‧開關器
第1圖：本發明快閃記憶體裝置一實施例之結構示意圖。
第2圖：本發明快閃記憶體裝置又一實施例之結構示意圖。
第3圖：本發明電壓控制器之詳細結構示意圖。
請參閱第1圖，為本發明快閃記憶體裝置一實施例的結構示意圖。如圖所示，快閃記憶體裝置30電性連接一電腦主機10，其經由一傳 輸介面101與電腦主機10進行資料的傳輸。傳輸介面101為一符合於USB、PCIe、SATA3或其他標準規格之資料傳輸介面。在本發明中，電腦主機10能夠對於快閃記憶體裝置30執行一正常運作程序或一半導體實體元件的銷毀程序。
其中，快閃記憶體裝置30包括一控制器31、複數個快閃記憶體33及一電壓控制電路35。電壓控制電路35包括一升壓器36、一降壓器37及一電壓控制器38，降壓器37分別連接控制器31、快閃記憶體33、升壓器36及電壓控制器38。電腦主機10能夠提供一系統電壓VS(例如：3V或5V)至快閃記憶體裝置30。升壓器36接收系統電壓VS後，對於系統電壓VS進行升壓而產生有一第一高壓V1(例如：12V)。降壓器37接收第一高壓V1，以在其輸出端產生有一輸出電壓VOUT。在本發明中，降壓器37為一可調式之降壓器，電壓控制器38可以感測降壓器37之輸出電壓VOUT且產生有一迴授訊號FB，利用回授訊號FB調控降壓器37的輸出電壓VOUT。在本發明一實施例中，迴授訊號FB亦可為一電流訊號。
本發明一實施例中，電腦主機10包括一輸入輸出埠103，例如：通用型輸入輸出埠(General Purpose Input/Output，GPIO)。該輸入輸出埠103連接至快閃記憶體裝置30的電壓控制器38。電腦主機10經由輸入輸出埠103傳送一正常運作之控制訊號C1或一實體銷毀之控制訊號C2至電壓控制電路38。正常運作之控制訊號C1為一低準位(Low)的邏輯訊號，而實體銷毀之控制訊號C2為一高準位(Hi)的邏輯訊號。當電壓控制器38接收正常運作之控制訊號C1時，利用回授訊號FB控制降壓器37產生一低準位的輸出電壓VOUT，例如：1.8V或3.3V，此低準位的輸出電壓VOUT為一提供快閃記憶體裝置30正常運作的低電壓。或者，當電壓控制器38接收實體銷毀之控制訊號C2時，利用回授訊號FB控制降壓器37產生一高準位的輸出電壓VOUT，例如：11V或其他數值之高電壓，此高準位的輸出電壓VOUT為一能夠用以銷毀控制器31及/或快閃記憶體33之實體元件的高電壓。在本實施例中，控制訊號C1、C2亦可經由一APP程式、一操作介面或一具有遙控介面之外部電子裝置的操作而產生。
再者，本發明又一實施例中，電腦主機10尚包括有一開關單元105。該開關單元105連接至快閃記憶體裝置30的電壓控制器38。當開關單元105切換在一關閉狀態時，電腦主機10產生正常運作之控制訊號C1且傳送正常運作之控制訊號C1至電壓控制器38；或者，當開關單元105切換在一開啟狀態時，電腦主機10產生實體銷毀之控制訊號C2且傳送實體銷毀之控制訊號C2至電壓控制器38。
或者，如第2圖所示，本發明又一實施例中，快閃記憶體裝置30之控制器31包括有一輸入輸出埠311，例如：GPIO。此輸入輸出埠311連接至電壓控制器38。當電腦主機10欲對於快閃記憶體裝置30執行一正常運作程序時，利用傳輸介面101傳送一正常操作命令102至控制器31。控制器31接收正常操作命令102時，將產生正常運作之控制訊號C1，並經由輸入輸出埠311傳送正常運作之控制訊號C1至電壓控制器38，電壓控制器38將根據正常運作之控制訊號C1的指示以利用回授訊號FB控制降壓器37產生一低準位的輸出電壓VOUT。或者，當電腦主機10欲對於快閃記憶體裝置30執行一實體銷毀程序時，利用傳輸介面101傳送一實體銷毀命令104至控制器31。控制器31接收實體銷毀命令104時，將產生實體銷毀之控制訊號C2，並經由輸入輸出埠311傳送實體銷毀之控制訊號C2至電壓控制器38，電壓控制器38將根據實體銷毀之控制訊號C2的指示以利用回授訊號FB控制降壓器37產生一高準位的輸出電壓VOUT。
繼續參閱第2圖，當電腦主機10對於快閃記憶體裝置30下達實體銷毀命令104時，控制器31亦可能立刻被銷毀而失能，無法持續提供實體銷毀之控制訊號C2至電壓控制器38，造成輸出電壓VOUT無法始終保持在一高壓狀態，進而導致部份的快閃記憶體33之實體元件亦可能尚未被銷毀。於是，本實施例的快閃記憶體裝置30進一步在控制器31及電壓控制器38之間設置有一栓鎖電路32。栓鎖電路32用以保持輸入輸出埠311所傳送出的訊號，例如：控制訊號C1、C2。則，當控制器38已銷毀時，栓鎖電路32仍可以持續輸出實體銷毀之控制訊號C2至電壓控制器38，以令所有的快閃記憶體33之實體元件皆可被此高準位的輸出電壓VOUT所銷毀。再者，本發 明一實施例中，栓鎖電路32可以為一正反器，例如：D型正反器、SR正反器、JK正反器。
請參閱第3圖，為本發明電壓控制器之詳細結構示意圖。如圖所示，電壓控制器38包括一分壓電路380及一開關器387。分壓電路380為複數個電阻所組成，其連接至降壓器37及開關器387且感測降壓器37之輸出電壓VOUT。分壓電路38中的分壓電阻值將會根據開關器387之導通或截止進行改變，而因此產生回授訊號FB。
當開關器387接收正常運作之控制訊號C1時，開關器387操作在一截止狀態，分壓電路380所產生的回授訊號FB將會控制降壓器37產生低準位的輸出電壓VOUT。當開關器387接收實體銷毀之控制訊號C2時，開關器387操作在一導通狀態，分壓電路380所產生的回授訊號FB將會控制降壓器37產生高準位的輸出電壓VOUT。
進一步地，分壓電路380包括有一第一電阻381、一第二電阻383及一第三電阻385。第一電阻381、第二電阻383及第三電阻385分別為一固定電阻或一可變電阻。第一電阻381之一端、第二電阻383之一端及第三電阻385之一端共連接於一第一節點382，第一電阻381之另一端連接至降壓器37之一輸出端，第二電阻383之另一端接地，第三電阻385之另一端經由開關器387接地。第一節點382之上設定有一參考電壓Vref，此參考電壓Vref為一定值，例如：0.6V。藉由控制訊號C1或C2控制開關器387之導通或截止，以在第一節點382之上反應出對應的迴授訊號FB。
本實施例分壓電路380係制定有一第一公式(1)及一第二公式(2)。當開關器387截止時，快閃記憶體裝置30運作在正常運作程序，降壓器37的輸出電壓VOUT將由第一公式(1)所決定。
當開關器387導通時，快閃記憶體裝置30運作在半導體實體元件的銷毀程序，降壓器37的輸出電壓VOUT將由第二公式(2)所決定。
再者，上述的分壓電路380之結構僅為本發明一實施例而已。本發明技術實際應用時，分壓電路380中的電阻數量、電阻阻值及電阻間的串並聯係可以根據於欲取得的輸出電壓VOUT之數值而進行對應配置及設計。
綜合上述，本發明快閃記憶體裝置30透過內部建置的一電壓控制電路35來提供一正常運作的低電壓以及一用以燒毀半導體實體元件的高電壓。當快閃記憶體裝置30執行一實體銷毀程序時，電壓控制電路35將輸出高電壓至控制器31及快閃記憶體33，則，控制器31及快閃記憶體33之半導體實體元件即可以被此高電壓所燒毀。
以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧電腦主機
101‧‧‧傳輸介面
103‧‧‧輸入輸出埠
105‧‧‧開關單元
30‧‧‧快閃記憶體裝置
31‧‧‧控制器
33‧‧‧快閃記憶體
35‧‧‧電壓控制電路
36‧‧‧升壓器
37‧‧‧降壓器
38‧‧‧電壓控制器

Claims (9)

  1. 一種快閃記憶體裝置，包括：一控制器；複數個快閃記憶體；及一電壓控制電路，包括：一升壓器，接收一系統電壓以產生一第一高壓；一降壓器，連接升壓器、控制器及快閃記憶體，接收第一高壓，產生一輸出電壓，提供輸出電壓至控制器及快閃記憶體；及一電壓控制器，連接降壓器，感測降壓器所產生的輸出電壓，產生有一回授訊號，當電壓控制器接收一正常運作之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一低準位的輸出電壓；或者，當電壓控制器接收一實體銷毀之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一高準位的輸出電壓，其中低準位的輸出電壓為一提供快閃記憶體裝置正常運作的低電壓，而高準位的輸出電壓為一用以銷毀控制器及/或快閃記憶體之半導體實體元件的高電壓，其中該電壓控制器包括一分壓電路及一開關器，該分壓電路連接該降壓器及該開關器且感測該降壓器之該輸出電壓，當該開關器接收該正常運作之控制訊號時，該開關器操作在一截止狀態，該分壓電路所產生的該回授訊號將會控制該降壓器產生該低準位的輸出電壓，當該開關器接收該實體銷毀之控制訊號時，該開關器操作在一導通狀態，該分壓電路所產生的該回授訊號將會控制該降壓器產生該高準位的輸出電壓。
  2. 如申請專利範圍第1項所述之快閃記憶體裝置，其中該分壓電路包括有一第一電阻、一第二電阻及一第三電阻，該第一電阻之一端、該第二電阻之一端及該第三電阻之一端共連接於一第一節點，該第一電阻之另一端連接至該降壓器之一輸出端，該第二電阻之另一端接地，該第三電阻之另一端經由該開關器接地，在該第一節點之上設定有一參 考電壓，藉由該正常運作之控制訊號或該實體銷毀之控制訊號控制該開關器之截止或導通以在該第一節點之上反應出對應的該迴授訊號。
  3. 如申請專利範圍第1項所述之快閃記憶體裝置，其中該快閃記憶體裝置連接至一電腦主機，該電腦主機經由一輸入輸出埠以輸出該正常運作之控制訊號或該實體銷毀之控制訊號至該快閃記憶體裝置之該電壓控制電路。
  4. 如申請專利範圍第3項所述之快閃記憶體裝置，其中該輸入輸出埠為一通用型之輸入輸出埠。
  5. 如申請專利範圍第1項所述之快閃記憶體裝置，其中該快閃記憶體裝置連接至一電腦主機，該電腦主機包括有一開關單元，當該開關單元切換在一關閉狀態時，該電腦主機將發出該正常運作之控制訊號至該快閃記憶體裝置，當該開關單元切換在一開啟狀態時，該電腦主機將發出該實體銷毀之控制訊號至該快閃記憶體裝置之該電壓控制電路。
  6. 一種快閃記憶體裝置，包括：一控制器；複數個快閃記憶體；及一電壓控制電路，包括：一升壓器，接收一系統電壓以產生一第一高壓；一降壓器，連接升壓器、控制器及快閃記憶體，接收第一高壓，產生一輸出電壓，提供輸出電壓至控制器及快閃記憶體；及一電壓控制器，連接降壓器，感測降壓器所產生的輸出電壓，產生有一回授訊號，當電壓控制器接收一正常運作之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一低準位的輸出電壓；或者，當電壓控制器接收一實體銷毀之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一高準位的輸出電壓，其中低準位的輸出電壓為一提供快閃記憶體裝置正常運作的低電壓，而高準位的輸出電壓為一用以銷毀控制器及/或快閃記憶體之半導體實體元 件的高電壓，其中該快閃記憶體裝置連接至一電腦主機，該控制器包括一輸入輸出埠，該電腦主機經由一傳輸介面發佈一實體銷毀命令至該控制器，當該控制器接收該實體銷毀命令時，該控制器產生該實體銷毀之控制訊號且經由該輸入輸出埠傳送該實體銷毀之控制訊號至該電壓控制器。
  7. 如申請專利範圍第6項所述之快閃記憶體裝置，其中該控制器與該電壓控制器間設置有一栓鎖電路，該栓鎖電路用以保持該實體銷毀之控制訊號。
  8. 如申請專利範圍第7項所述之快閃記憶體裝置，其中該栓鎖電路為一正反器。
  9. 一種快閃記憶體裝置，包括：一控制器；複數個快閃記憶體；及一電壓控制電路，包括：一升壓器，接收一系統電壓以產生一第一高壓；一降壓器，連接升壓器、控制器及快閃記憶體，接收第一高壓，產生一輸出電壓，提供輸出電壓至控制器及快閃記憶體；及一電壓控制器，連接降壓器，感測降壓器所產生的輸出電壓，產生有一回授訊號，當電壓控制器由一外部電子裝置接收一實體銷毀之控制訊號時，電壓控制器利用回授訊號控制降壓器產生一高準位的輸出電壓，高準位的輸出電壓為一用以銷毀控制器及/或快閃記憶體之半導體實體元件的高電壓，其中該電壓控制器包括一分壓電路及一開關器，該分壓電路連接該降壓器及該開關器且感測該降壓器之該輸出電壓，當該開關器接收該正常運作之控制訊號時，該開關器操作在一截止狀態，該分壓電路所產生的該回授訊號將會控制該降壓器產生一低準位的輸出電壓，當該開關器接收該實體銷毀之控制訊號時，該開關器操作在一導通狀態，該分壓 電路所產生的該回授訊號將會控制該降壓器產生該高準位的輸出電壓。
TW105129097A 2016-09-08 2016-09-08 具備實體銷毀功能之快閃記憶體裝置 TWI602058B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105129097A TWI602058B (zh) 2016-09-08 2016-09-08 具備實體銷毀功能之快閃記憶體裝置
US15/349,751 US9704586B1 (en) 2016-09-08 2016-11-11 Flash memory device having physical destroy means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105129097A TWI602058B (zh) 2016-09-08 2016-09-08 具備實體銷毀功能之快閃記憶體裝置

Publications (2)

Publication Number Publication Date
TWI602058B true TWI602058B (zh) 2017-10-11
TW201812593A TW201812593A (zh) 2018-04-01

Family

ID=59257680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129097A TWI602058B (zh) 2016-09-08 2016-09-08 具備實體銷毀功能之快閃記憶體裝置

Country Status (2)

Country Link
US (1) US9704586B1 (zh)
TW (1) TWI602058B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829053B (zh) * 2021-12-22 2024-01-11 彭昭雄 銷毀通訊設備內記憶體用的銷毀裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10528769B2 (en) * 2017-07-23 2020-01-07 Albert C. Abnett Method and apparatus for destroying nonvolatile computer memory
CN110262983B (zh) * 2019-05-24 2021-12-17 宜鼎国际股份有限公司 具有自我销毁功能的数据储存装置
TWI708257B (zh) 2019-05-24 2020-10-21 宜鼎國際股份有限公司 具有自我銷毀功能的資料儲存裝置
TWI735208B (zh) * 2020-04-20 2021-08-01 宜鼎國際股份有限公司 資料防護系統及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201002037A (en) * 2008-06-20 2010-01-01 Chi Mei Comm Systems Inc System and method for deleting data stored in the mobile phone automatically
CN201707677U (zh) * 2010-04-21 2011-01-12 湖南源科高新技术有限公司 基于双重销毁技术的高保密固态硬盘产品
CN104681076A (zh) * 2013-11-28 2015-06-03 中国航天科工集团第三研究院第八三五七研究所 带快速数据自销毁功能的固态硬盘
US9317422B1 (en) * 2011-10-03 2016-04-19 Foremay, Inc. Secure erase of data in electronic device
TWM522417U (zh) * 2016-01-18 2016-05-21 Univ Southern Taiwan Sci & Tec 具安全防護功能之隨身碟

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729353B1 (ko) * 2005-11-22 2007-06-15 삼성전자주식회사 통합된 레귤레이터/펌프 구조를 갖는 플래시 메모리 장치
KR100830575B1 (ko) * 2006-09-26 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
KR100943115B1 (ko) * 2007-07-25 2010-02-18 주식회사 하이닉스반도체 전압 변환 회로 및 이를 구비한 플래시 메모리 소자
KR101354608B1 (ko) * 2007-09-21 2014-01-22 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201002037A (en) * 2008-06-20 2010-01-01 Chi Mei Comm Systems Inc System and method for deleting data stored in the mobile phone automatically
CN201707677U (zh) * 2010-04-21 2011-01-12 湖南源科高新技术有限公司 基于双重销毁技术的高保密固态硬盘产品
US9317422B1 (en) * 2011-10-03 2016-04-19 Foremay, Inc. Secure erase of data in electronic device
CN104681076A (zh) * 2013-11-28 2015-06-03 中国航天科工集团第三研究院第八三五七研究所 带快速数据自销毁功能的固态硬盘
TWM522417U (zh) * 2016-01-18 2016-05-21 Univ Southern Taiwan Sci & Tec 具安全防護功能之隨身碟

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829053B (zh) * 2021-12-22 2024-01-11 彭昭雄 銷毀通訊設備內記憶體用的銷毀裝置

Also Published As

Publication number Publication date
TW201812593A (zh) 2018-04-01
US9704586B1 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
TWI602058B (zh) 具備實體銷毀功能之快閃記憶體裝置
US10719402B2 (en) Power-loss protection
TWI492044B (zh) 通用序列匯流排裝置的偵測系統及其方法
US8159259B1 (en) Self-modifying FPGA for anti-tamper applications
BR112016025936B1 (pt) Método implementado por um dispositivo de computação hospedeiro, dispositivo de computação hospedeiro e dispositivo acessório
US9904338B2 (en) Control chip, control method and connection device utilizing the same
US10387646B2 (en) Input/output parameter selection
US20180210851A1 (en) Apparatus, method, and electronic device for implementing solid-state drive data interaction
US10235185B2 (en) Computer and controlling method thereof
CN105388982A (zh) 多处理器上电复位电路
TW201903757A (zh) 資料儲存裝置
CN106991341B (zh) 具备实体销毁功能的闪存装置
US10552646B2 (en) System and method for preventing thin/zero client from unauthorized physical access
KR100659515B1 (ko) Ｕｓｂ 동작모드의 자동스위칭 방법, 및 이를 이용한단일포트 ｕｓｂ 장치
CN106133837B (zh) 用于在储存装置中调整跳闸点的系统和方法
TWI576707B (zh) 可攜式電子裝置及其中使用者資料的存取方法
TW202015305A (zh) 電子裝置及其電源供應模組
US20190339759A1 (en) Connectors, power supply control devices, and host interface devices including connector and power supply control device
TW201423590A (zh) 電腦系統及其操作方法
US10732686B2 (en) Serial port pin voltages
TW202023185A (zh) 功率調整器及功率調整方法
JP2020102167A (ja) 情報処理装置および情報処理装置の制御方法
US10895599B2 (en) Semiconductor apparatus
WO2021196094A1 (zh) 电压攻击检测电路和芯片
WO2015149532A1 (zh) 硬盘装置及计算机系统