CN106133837B - 用于在储存装置中调整跳闸点的系统和方法 - Google Patents

用于在储存装置中调整跳闸点的系统和方法 Download PDF

Info

Publication number
CN106133837B
CN106133837B CN201480071969.6A CN201480071969A CN106133837B CN 106133837 B CN106133837 B CN 106133837B CN 201480071969 A CN201480071969 A CN 201480071969A CN 106133837 B CN106133837 B CN 106133837B
Authority
CN
China
Prior art keywords
voltage
trip
power failure
host system
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480071969.6A
Other languages
English (en)
Other versions
CN106133837A (zh
Inventor
K.B.德尔帕帕
G.S.卢卡斯
R.W.埃利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN106133837A publication Critical patent/CN106133837A/zh
Application granted granted Critical
Publication of CN106133837B publication Critical patent/CN106133837B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

这里所述的实施例包括用于在储存装置中调整跳闸点的方法和装置。方法包括：获得一个或多个配置参数；以及基于该一个或多个配置参数，确定跳闸电压。该方法还包括将该跳闸电压与输入电压比较。该方法还包括根据该输入电压小于该跳闸电压的决定来触发电源故障条件。

Description

用于在储存装置中调整跳闸点的系统和方法
技术领域
公开的实施例一般地涉及存储器系统，并且具体地涉及调整储存装置中的跳闸点。
背景技术
半导体存储器装置，包括闪速存储器，通常利用存储器单元来将数据储存为电的值，诸如电荷或电压。闪速存储器单元，例如包括具有被用于储存数据值的电荷表示的浮置栅极的单个晶体管。闪速存储器是可以被电擦除和重新编程的非易失性数据储存装置。更一般地，非易失性存储器(例如，闪速存储器，以及使用任何的多种技术实现的其它类型的非易失性存储器)即使在没有电源时保留储存的信息，与易失性存储器相反，易失性存储器需要电源来维持储存的信息。
发明内容
在所附权利要求的范围中的系统、方法和装置的各种实现方式的每一个具有几个方面，没有其单个仅仅对这里所述的属性负责。在不限制所附权利要求的范围的情况下，在考虑本公开之后，并且特别是在考虑名称为“具体实施方式”的章节之后，人们将理解各种实现方式的方面如何被用于基于数据储存装置的一个或多个配置参数(例如，输入或电源电压)来调整用于触发电源故障过程的跳闸点。
附图说明
为了可以更加详细地理解本公开，可以具有参考各种实现方式的特征的更加特定的描述，一些实现方式在附图中说明。但是，附图仅示出了本公开的更加相关的特征并且从而不被认为是限制性的，因为说明书可能认可其他有效的特征。
图1是示出根据一些实施例的数据储存系统的实现方式的框图。
图2A是示出根据一些实施例的监测控制器的实现方式的框图。
图2B是示出根据一些实施例的储存控制器的实现方式的框图。
图2C是示出根据一些实施例的非易失性存储器(NVM)控制器的实现方式的框图。
图3是示出根据一些实施例的数据储存装置的一部分的框图。
图4A是示出根据一些实施例的电压监控电路的一部分的实现方式的框图。
图4B是示出根据一些实施例的电压监控电路的一部分的实现方式的框图。
图5是示出根据一些实施例的数据硬化模块的实现方式的框图。
图6A-6C示出了在根据一些实施例的数据储存装置中调整跳闸点的方法的流程图表示。
根据惯例，在附图中示出的各种特征可能未按比例绘制。相应地，为了清晰，各种特征的大小可以任意地扩大或减小。此外，一些附图可能没有绘制给定系统、方法或装置的所有组件。最后，贯穿说明书和附图，相似的附图标记可以被用于表示相似的特征。
具体实施方式
这里所述的各种实现方式包括用于基于储存装置的一个或多个配置参数调整触发电源故障过程的跳闸点的系统、方法和/或装置。例如，根据一些实施例，在被配置为与允许主机系统提供多个电源电压的一个到储存装置的接口标准(例如，DDR3)兼容的储存装置中，储存装置被配置为根据由主机系统提供的(一个或多个)电源电压调整触发电源故障过程的跳闸点。
更具体地，一些实施例包括，在储存装置中调整跳闸点的方法。在一些实施例中，方法在与主机系统可操作地耦接的储存装置中进行。方法包括：获得一个或多个配置参数；以及基于所述一个或多个配置参数，确定跳闸电压。方法还包括，将该跳闸电压与输入电压比较。方法还包括，根据该输入电压小于该跳闸电压(或在一些情形中，大于跳闸电压)的决定来触发电源故障条件。
一些实施例包括储存装置，该储存装置包括：主机接口，被配置为将储存装置与主机系统耦接；具有一个或多个处理器和存储器的监测控制器；用于检测电源故障条件的电源故障模块；以及用于管理一个或多个非易失性存储器装置的多个控制器。储存装置被配置为进行这里所述的任何方法的操作。
一些实施例包括储存装置，该储存装置包括：主机接口，被配置为将储存装置与主机系统耦接；以及用于进行这里所述的任何方法的操作的构件。
一些实施例包括，非瞬时性计算机可读储存介质，储存用于由储存装置的一个或多个处理器执行的一个或多个程序，一个或多个程序包括用于进行这里所述的任何方法的操作的指令。
在这里描述许多细节以便于提供对在附图中示出的示例实现方式的透彻理解。但是，可以不需要许多特定细节而实施一些实施例，并且权利要求的范围仅由在权利要求中特别记述的那些特征和方面限制。此外，没有以详尽的细节描述已知的方法、组件和电路，以便不必要地混淆这里所述的实现方式的更加相关的方面。
图1是示出根据一些实施例的数据储存系统100的实现方式的框图。尽管示出了一些示例特征，但是为了简洁性的原因各种其它特征没有被示出，并且从而不与这里所公开的示例实现方式的更加相关的方面混淆。为此，作为非限制性示例，数据储存系统100包括储存装置120，该储存装置120包括主机接口122、监测控制器124、电源故障模块126、电源控制127、储存控制器128(有时称为存储器控制器)、一个或多个非易失性存储器(NVM)控制器130(例如，NVM控制器130-1到NVM控制器130-m)以及非易失性存储器(NVM)(例如，一个或多个NVM装置140、142——诸如一个或多个闪速存储器装置)，并且与计算机系统110结合使用。
计算机系统110通过数据连接101与储存装置120耦接。但是，在一些实施例中，计算机系统110包括作为组件和/或子系统的储存装置120。计算机系统110可以是任何合适的计算装置——诸如个人计算机、工作站、计算机服务器或者任何其它计算装置。计算机系统110有时被称为主机或主机系统。在一些实施例中，计算机系统110包括一个或多个处理器、一个或多个类型的存储器，可选地包括显示器和/或其它用户接口组件，诸如键盘、触摸屏、鼠标、触控板、数码相机和/或任何数量的补充装置以添加功能。此外，在一些实施例中，计算机系统110在控制线111上将一个或多个主机命令(例如，读取命令和/或写入命令)发送到储存装置120。在一些实施例中，计算机系统110是服务器系统——诸如数据中心中的服务器系统——并且不具有显示器以及其它用户接口组件。
在一些实施例中，储存装置120包括单个NVM装置，而在其它实现方式中，储存装置120包括多个NVM装置。在一些实施例中，NVM装置140、142包括NAND型闪速存储器或NOR型闪速存储器。此外，在一些实施例中，NVM控制器130是固态驱动器(SSD)控制器。但是，根据多种实现方式的方面，可以包括一个或多个其它类型的储存介质。在一些实施例中，储存装置120是或者包括双列直插式存储器模块(DIMM)装置。在一些实施例中，储存装置120与DIMM存储器槽兼容。例如，储存装置120与240-针DIMM存储器槽兼容并且与根据DDR3接口规格的信令兼容。
在一些实施例中，储存装置120包括NVM装置140、142(例如，NVM装置140-1到140-n和NVM装置142-1到142-k)以及NVM控制器130(例如，NVM控制器130-1到130-m)。在一些实施例中，NVM控制器130的每个NVM控制器包括一个或多个处理单元(有时称为CPU或处理器)，该处理单元被配置为执行一个或多个程序(例如，在NVM控制器130中)中的指令。在一些实施例中，一个或多个处理器由NVM控制器130的功能中的、以及在一些情况中超过NVM控制器130的功能的一个或多个组件共享。NVM装置140、142通过连接与NVM控制器130耦接，该连接通常除了数据以外还传送命令，并且可选地，除了将被储存在NVM装置140、142中的数据值以及从NVM装置140、142读取的数据值以外，还传送元数据、误差校正信息和/或其它信息。例如，NVM装置140、142可以被配置为用于适用于诸如云计算的应用的企业储存、或用于缓存储存在(或将被储存在)诸如硬盘驱动器的二级储存中的数据。此外和/或可替换地，闪速存储器(例如，NVM装置140、142)还可以被配置为相对小规模的应用，诸如个人闪速驱动器或用于个人、膝上型和平板计算机的硬盘替换。尽管闪速存储器装置和闪速控制器被用作这里的示例，但在一些实施例中，储存装置120包括其它(一个或多个)非易失性存储器装置和相应的(一个或多个)非易失性储存控制器。
在一些实施例中，储存装置120还包括主机接口122、监测控制器124、电源故障模块126、电源控制127和储存控制器128。储存装置120可以包括为了简洁而没有示出各种附加的特征以便于不混淆这里公开的示例实现方式的更加相关的特征，并且特征的不同的布置是可能的。主机接口122通过数据连接101提供到计算机系统110的接口。
监测控制器124与主机接口122、电源故障模块126、电源控制127、储存控制器128和NVM控制器130(未示出连接)耦接，以便于协调这些组件的操作，包括监测和控制功能——诸如通电、断电、数据硬化、充电(一个或多个)能量储存装置、数据记录和储存装置120上的管理功能的其它方面。监测控制器124经由序列存在检测(SPD)总线154与主机接口122耦接并且从主机接口122接收电源电压线VSPD 156。VSPD 156是标准化的电压(例如，通常3.3V)。序列存在检测(SPD)指自动地访问关于计算机存储器模块(例如，储存装置120)的信息的标准化的方式。在一些实施例中，如果存储器模块具有故障，该故障可以经由SPD总线154与主机系统(例如，计算机系统110)通信。
电源故障模块126与主机接口122、监测控制器124和电源控制127耦接。电源故障模块126被配置为监控由主机系统(例如，计算机系统110)提供到储存装置120的一个或多个输入电压(例如，Vdd 152，并且可选地，VSPD 156)。响应于检测关于输入电压的电源故障条件(例如，电压不足或者电压过度的事件)，电源故障模块126被配置为将PFAIL信号提供到监测控制器124，并且在一些情形中，放电能量储存装置以向储存控制器128和NVM控制器130提供电源。对于电源故障模块126的更加详细的描述，见图3-5的描述。响应于从电源故障模块126接收指示电源故障条件的PFAIL信号，监测控制器124进行电源故障过程的一个或多个操作，包括但不限于，经由控制线162在储存装置120(例如，储存控制器128和NVM控制器130)上向多个控制器发送电源故障条件的信号。
电源控制127与监测控制器124、电源故障模块126、储存控制器128和NVM控制器130(未示出连接)耦接以便于为这些组件提供电源。在一些实施例中，电源控制127包括经由控制线162由监测控制器124控制的一个或多个电压调节器。此外，在一些实现方式中，电源控制127被配置为响应于经由控制线162来自监测控制器124的命令，从指定的NVM控制器130移除电源。
储存控制器128与主机接口122、监测控制器124、电源控制127和NVM控制器130耦接。在一些实施例中，在写入操作期间，储存控制器128经由数据总线158从计算机系统110通过主机接口122接收数据，并且在读取操作期间，储存控制器128经由数据总线158通过主机接口122将数据发送到计算机系统110。此外，主机接口122提供在储存控制器128和计算机系统110之间的通信所需的附加的数据、信号、电压和/或其它信息。在一些实施例中，储存控制器128和主机接口122使用用于通信的限定的接口标准——诸如双数据率型三同步动态随机存取存储器(DDR3)。在一些实施例中，储存控制器128和NVM控制器130使用用于通信的限定的接口标准——诸如串行高级技术附件(SATA)。在一些其它实现方式中，由储存控制器128使用以与NVM控制器130通信的装置接口是SAS(串行附接的SCSI)，或其它储存接口。在一些实施例中，储存控制器128将来自主机系统(例如，计算机系统1120)的DDR接口命令映射到用于多个控制器(例如，储存控制器128和NVM控制器130)的SATA或SAS接口命令。
图2A是示出根据一些实施例的监测控制器124的实现方式的框图。监测控制器124包括，用于执行储存在存储器206中的模块、程序和/或指令的一个或多个处理器202(有时称为CPU或处理单元)，并且从而进行处理操作；序列存在检测(SPD)模块205(例如，非易失性存储器)，储存与储存装置120(例如，序列号，存储器类型，支持的通信协议等)有关的信息；存储器206；可选地用于将数字值转换到模拟信号(例如，集成的或者部分集成的DAC/ADC的一部分)的数字到模拟转换器(DAC)204；以及一个或多个通信总线208，用于互联这些组件。通信总线208，可选地包括互联和控制在系统组件之间的通信的电路(有时称为芯片组)。监测控制器124通过通信总线208与主机接口122、电源故障模块126、电源控制127、储存控制器128和NVM控制器130(例如，NVM控制器130-1到130-m)耦接。
存储器206包括高速随机存取存储器——诸如DRAM、SRAM、DDR RAM，或者其它随机存取固态存储器装置，并且可以包括非易失性存储器——诸如一个或多个磁盘储存装置、光盘储存装置、闪速存储器装置、或者其它非易失性固态储存装置。存储器206，可选地包括位于远离(一个或多个)处理器202的一个或多个储存装置。存储器206，或者可替换地存储器206中的(一个或多个)非易失性存储器装置，包括非瞬时性计算机可读储存介质。在一些实施例中，存储器206或存储器206的计算机可读储存介质，储存以下程序、模块和数据结构或其子集或超集：
获得模块210，用于获得一个或多个配置参数，包括：
可选地，接收模块212，用于从计算机系统110接收一个或多个配置参数；以及
采样模块214，用于采样Vdd 152(未示出连接)以确定由计算机系统110供应的一个或多个配置参数(例如，默认的输入电压(Vdd))；
决定模块216，用于基于一个或多个配置参数确定跳闸(trip)电压(有时称为“跳闸点”)，可选地包括：
选择模块218，用于基于一个或多个配置参数从跳闸电压表220选择跳闸电压，其中跳闸电压表220包括多个预定的跳闸电压；
可选地，修改模块222，用于基于一个或多个配置参数修改一个或多个时间参数224，并且用于响应于来自计算机系统110的请求修改跳闸电压表220中的一个或多个跳闸电压；
电源故障模块226，用于响应于检测电源故障条件(或者其的触发)进行电源故障过程的一个或多个操作，包括：
锁存模块228，用于锁存、解锁存或者迫使(force)电源故障条件(例如，通过控制锁存机制412，图4A)；
电源开关模块230，用于控制Vswitched 160(图1和5)；
放电模块232，用于放电能量储存装置510(例如，一个或多个保持电容器)(见图5)；
信号模块234，用于将电源故障条件的信号发送到在储存装置120上的多个控制器(例如，储存控制器128和NVM控制器130，图1)；
电源移除模块236，用于从在储存装置120上的多个控制器移除电源(例如，通过控制电源控制127，图1)；以及
重置模块238，用于重置在储存装置120上的多个控制器的一个或多个(例如，储存控制器128和NVM控制器130，图1)；
控制模块240，用于协调储存装置120的操作，包括监测、控制和电源故障功能；以及
非易失性存储器242，用于储存与储存装置120的操作有关的信息，可选地包括：
事件日志244，用于储存事件的时间和出现(例如，电源故障条件的出现)。
上述识别的元件的每一个可以储存在之前提到的存储器装置的一个或多个中，并且对应于用于进行上述功能的一组指令。上述识别的模块或程序(即，指令集)不需要实现为单独的软件程序、程式或模块，并且从而这些模块的各种子集可以组合或者在各种实施例中另外地重新布置。在一些实施例中，存储器206可以储存以上识别的模块和数据结构的子集。此外，存储器206可以储存以上未描述的附加的模块和数据结构。在一些实施例中，储存在存储器206中的程序、模块和数据结构，或者存储器206的计算机可读储存介质，提供用于实现参考图6A-6C在下面所述的任何方法的指令。
尽管图2A示出了监测控制器124，但是图2A相比于这里所述的实施例的结构性示意更倾向于作为可能出现在监测控制器124中的各种特征的功能性描述。实践中，并且如由本领域普通技术人员认识到的，单独示出的项目可以被组合并且一些项目可以被分开。
图2B是示出根据一些实施例的储存控制器128的实现方式的框图。储存控制器128，通常包括，一个或多个处理器252(有时称为CPU或处理单元)，用于执行储存在存储器256中的模块、程序和/或指令并且从而进行处理操作；存储器256；以及用于互联这些组件的一个或多个通信总线258。通信总线258，可选地包括互联和控制在系统组件之间的通信的电路(有时称为芯片集)。储存控制器128通过通信总线258与主机接口122、监测控制器124、电源控制127和NVM控制器130(例如，NVM控制器130-1到130-m)耦接。
存储器256包括高速随机存取存储器——诸如DRAM、SRAM、DDR RAM或其它随机存取固态存储器装置，并且可以包括非易失性存储器——诸如一个或多个磁盘储存装置、光盘储存装置、闪速存储器装置或其它非易失性固态储存装置。存储器256，可选地包括位于远离(一个或多个)处理器252的一个或多个储存装置。存储器256，或者可替换的存储器256中的(一个或多个)非易失性存储器装置，包括非瞬时性计算机可读储存介质。在一些实施例中，存储器256或存储器256的计算机可读储存介质，储存以下程序、模块和数据结构，或其子集或超集：
接口模块260，用于与其它组件通信，该其它组件诸如主机接口122、监测控制器124、电源控制127和NVM控制器130；
重置模块262，用于重置储存控制器128；以及
电源故障模块264，用于响应于来自监测控制器124的电源故障条件的信号进行电源故障操作。
在一些实施例中，电源故障模块264，可选地包括用于将保持在易失性存储器268中的数据转移到非易失性存储器的转移模块266。
以上识别的元件的每一个可以储存在之前提到的存储器装置的一个或多个中，并且对应于用于进行上述功能的一组指令。以上识别的模块或程序(即，指令集)不需要实现为单独的软件程序、程式或模块，并且从而这些模块的各种子集可以组合或者在各种实施例中另行重新布置。在一些实施例中，存储器256可以储存以上识别的模块和数据结构的子集。此外，存储器256可以储存以上未描述的附加的模块和数据结构。
尽管图2B示出了储存控制器128，但是图2B相比于这里所述的实施例的结构性示意更倾向于作为可能出现在储存控制器128中的各种特征的功能性描述。实践中，并且如由本领域普通技术人员认识到的，单独示出的项目可以被组合并且一些项目可以被分开。
图2C是示出根据一些实施例的代表性NVM控制器130-1的实现方式的框图。NVM控制器130-1通常包括，一个或多个处理器272(有时称为CPU或处理单元)，其用于执行储存在存储器276中的模块、程序和/或指令的并且从而进行处理操作；存储器276；和用于互联这些组件的一个或多个通信总线278。通信总线278可选地包括互联和控制在系统组件之间的通信的电路(有时称为芯片集)。NVM控制器130-1通过通信总线278与监测控制器124、电源控制127、储存控制器128和NVM装置140(例如，NVM装置140-1到140-n)耦接。
存储器276包括高速随机存取存储器——诸如DRAM、SRAM、DDR RAM或其它随机存取固态存储器装置，并且可以包括非易失性存储器——诸如一个或多个磁盘储存装置、光盘储存装置、闪速存储器装置或其它非易失性固态储存装置。存储器276，可选地包括位于远离(一个或多个)处理器272的一个或多个储存装置。存储器276，或者可替换的存储器276中的(一个或多个)非易失性存储器装置，包括非瞬时性计算机可读储存介质。在一些实施例中，存储器276或者存储器276的计算机可读储存介质，储存以下程序、模块和数据结构，或其子集或超集：
接口模块280，用于与其它组件通信，该其它组件诸如监测控制器124、电源控制127、储存控制器128和NVM装置140；
重置模块282，用于重置NVM控制器130-1；以及
电源故障模块284，用于响应于来自监测控制器124的电源故障条件的信号进行电源故障操作。
在一些实施例中，电源故障模块284，可选地包括用于将保持在易失性存储器288中的数据转移到非易失性存储器的转移模块286。
以上识别的元件的每一个可以储存在之前提到的存储器装置的一个或多个中，并且对应于用于进行上述功能的一组指令。以上识别的模块或程序(即，指令集)不需要实现为单独的软件程序、程式或模块，并且从而这些模块的各种子集可以组合或者在各种实施例中另行重新布置。在一些实施例中，存储器276可以储存以上识别的模块和数据结构的子集。此外，存储器276可以储存以上未描述的附加的模块和数据结构。
尽管图2C示出了NVM控制器130-1，但是图2C相比于这里所述的实施例的结构性示意更倾向于作为可能出现在NVM控制器130-1中的各种特征的功能性描述。实践中，并且如由本领域普通技术人员认识到的，单独示出的项目可以被组合并且一些项目可以被分开。此外，尽管图2C示出了代表性NVM控制器130-1，图2C的说明类似地应用于储存装置120中的其它NVM控制器(例如，NVM控制器130-2到130-m)，如图1中所示。
图3是示出根据一些实施例的储存装置120的一部分的实现方式的框图。尽管示出了一些示例特征，但是为了简洁性的原因，各种其它特征没有被示出，并且从而不与这里所公开的示例实现方式的更加相关的方面混淆。为此，作为非限制性示例，监测控制器124包括一个或多个处理器202和DAC 204，并且电源故障模块126包括电压监控电路302和数据硬化模块308。在一些实施例中，DAC 204是一个或多个处理器202的组件。在一些实施例中，Vdd152是由主机系统(例如，计算机系统110，图1)供应的电压并且具有1.5V或更小的目标值(例如，1.25V、1.35V或1.5V)。例如，对于双数据率型三(DDR3)接口规格，输入(或电源)电压为1.25V、1.35V或1.5V。在一些实施例中，VSPD 156是由主机系统供应的用于序列存在检测(SPD)功能的电压并且具有3.3V的目标值。
在一些实施例中，电压监控电路302被配置为检测关于由主机系统(例如，计算机系统110，图1)供应的输入电压(例如，Vdd 152或VSPD 156)的电源故障条件(例如，电压不足或者电压过度的事件)并且将电源故障条件的信号发送到监测控制器124。在一些实施例中，电压监控电路302包括，Vdd监控电路304，被配置为检测关于Vdd 152的电压不足或者电压过度的事件；以及VSPD监控电路306，被配置为检测关于VSPD 156的电压不足或者电压过度的事件。对于Vdd监控电路304的更加详细的描述，见图4A的描述。对于VSPD监控电路306的更加详细的描述，见图4B的描述。
在一些实施例中，数据硬化模块308被配置为互联能量储存装置以向储存控制器128和NVM控制器130提供电源。对于数据硬化模块308的更加详细的描述，见图5的描述。对于数据硬化模块308的进一步描述，见名称为“电源排序以及数据硬化电路架构(PowerSequencing and Data Hardening Circuitry Architecture)”的美国临时专利申请号61/887，910，其通过引用结合于此。
图4A是示出根据一些实施例的电压监控电路302(Vdd监控电路304)的一部分的实现方式的框图。尽管示出了一些示例特征，但是为了简洁性的原因，各种其它特征没有被示出，并且从而不与这里所公开的示例实现方式的更加相关的方面混淆。为此，作为非限制性示例，Vdd监控电路304包括参考信号调节模块402、输入信号调节模块404、比较器406和晶体管408。
在一些实施例中，如图3中所示，参考信号是来自监测控制器124的DAC输出312。例如，监测控制器124或其组件(例如，获得模块210，图2A)获得包括由主机系统供应到储存装置120的用于Vdd(例如，1.25V、1.35V或1.5V)的默认的值的指示的一个或多个配置参数。在该示例中，监测控制器124或其组件(例如，决定模块216，图2A)通过基于用于Vdd(例如，包含在一个或多个配置参数中)的默认的值的指示从跳闸电压表220选择多个预定的跳闸电压的一个而确定用于Vdd的跳闸电压。DAC 204将用于跳闸电压的数字值转换为模拟值，并且监测控制器124提供DAC输出312到Vdd监控电路304。
再次参考图4A，在一些实施例中，参考信号调节模块402被配置为在与该参考信号的比较操作之前调节DAC输出312(有时称为“参考信号”、“跳闸电压”或“跳闸点”)。在一些实施例中，调节包括对DAC输出312的缓冲、滤波、缩放和电平移动的一个或多个以产生参考比较信号418。在一些实施例中，调节模块402使用已知的电路组件(例如，单位增益放大器、低通RC滤波器、分压器等)实现，其确切配置取决于施加到DAC输出312的特定的调节。例如，该调节调整跳闸电压使得DAC值的整个范围映射到跳闸电压的实际范围。在一些实施例中，Vref 414是由比较器406供应并且由参考信号调节模块402使用以电平移动DAC输出312的电源电压独立的参考电压。例如，DAC输出312开始为低值(例如，1V)并且由参考信号调节模块402升高到适当的跳闸电压(例如，1.125V、1.215V或1.35V)。
在一些实施例中，输入信号调节模块404被配置为在与该输入信号的比较操作之前，调节由主机系统供应的Vdd 152(有时称为“输入信号”、“输入电压”或“电源电压”)。在一些实施例中，调节包括对Vdd 152缓冲、滤波和缩放的一个或多个以产生对应于Vdd 152的比较输入信号416。在一些实施例中，输入信号调节模块404使用已知的电路组件(例如，单位增益放大器、低通RC滤波器、分压器等)实现，其确切配置取决于施加到Vdd 152的特定的调节。
在一些实施例中，比较器406被配置为在调节的参考信号(例如，参考信号调节模块402的输出)和调节的输入信号(例如，输入信号调节模块404的输出)之间进行比较操作。如果调节的输入信号小于(或者可替换地，大于)调节的参考信号，则比较器406被配置为将PFAIL信号314输出到监测控制器124(例如，逻辑高)。例如，在图4A中，PFAIL信号314指示关于Vdd 152的电源故障条件的出现(例如，电压不足或者电压过度的事件)。此外，比较器406被配置为提供用于之后的比较(例如，3到10mV的反馈)的比较操作的结果的滞后410。在一些实施例中，比较器406还被配置为将Vref 414提供到储存装置120的一个或多个其它组件(例如，监测控制器124和VSPD监控电路306)。
在一些实施例中，锁存机制412被配置为锁存、解锁存或者迫使(例如，模拟)电源故障条件。在一些实施例中，当比较器406指示关于Vdd 152的电源故障条件的出现时，PFAIL信号314(例如，逻辑高)被提供到锁存机制412。PFAIL信号314使能将输入信号(例如，调整的电平以及缩放的对应于Vdd 152的比较输入信号416)短路到地的晶体管408(闭合状态)，其锁存电源故障条件。
除了具有用于锁存电源故障条件的机制以外，在一些实施例中，监测控制器124或其组件(例如，锁存模块228，图2A)被配置为通过提供禁用晶体管408(开路状态)的PFAIL控制信号316(例如，逻辑低)解锁存电源故障条件，其通过允许比较输入信号416到达比较器406而不被短路到地来解锁存电源故障条件。在一些实施例中，监测控制器124或其组件(例如，锁存模块228，图2A)还被配置为通过提供使能晶体管408(闭合状态)——该晶体管408将比较输入信号416短路到地——的PFAIL控制信号316(例如，逻辑高)而迫使电源故障条件发生，其迫使比较器406产生PFAIL信号314。此外，在一些实现方式中，当监测控制器124既不解锁存电源故障条件也不迫使电源故障条件时，PFAIL控制信号316由监测控制器124三态化(tristated)(例如，置于高阻抗状态)，其禁用晶体管408除非赋值(assert)PFAIL314(例如，逻辑高)。对于关于迫使或模拟电源故障条件的进一步信息，见于2013年11月13日提交的、名称为“模拟的电源故障和数据硬化电路架构(Simulated Power Failure andData Hardening Circuitry Architecture)”美国临时专利申请号61/903，895以及于2013年12月xx日提交的、美国申请号xxx的代理人案号058572-01-5124-US，两者的全部内容通过引用结合于此。
图4B是示出根据一些实施例的电压监控电路302(VSPD监控电路306)的一部分的实现方式的框图。尽管示出了一些示例特征，但是为了简洁性的原因，各种其它特征没有被示出，并且从而不与这里所公开的示例实现方式的更加相关的方面混淆。为此，作为非限制性示例，VSPD监控电路306包括参考信号调节模块422、输入信号调节模块424和比较器426。在一些实施例中，参考信号是来自Vdd监控电路304的比较器406的Vref 414，如图4A中所示。例如，Vref 414是电源电压独立的参考电压(例如，预定的电压——诸如1.23V)。在一些实施例中，输入信号是由主机系统供应的VSPD 156(例如，具有3.3V的目标电压)。
在一些实施例中，参考信号调节模块422被配置为在与该参考信号的比较操作之前调节Vref414(有时称为“参考信号”、“跳闸电压”或“跳闸点”)。在一些实施例中，调节包括用多个已知的电路组件(例如，单位增益放大器、低通RC滤波器等)对Vref 414缓冲和滤波的一个或多个以产生调节的Vref比较信号430。在一些实施例中，输入信号调节模块424被配置为在与该输入信号的比较操作之前调节由主机系统供应的VSPD 156(有时称为“输入信号”、“输入电压”或“电源电压”)。在一些实施例中，调节包括用多个已知的电路组件(例如，单位增益放大器、低通RC滤波器、分压器，等)对VSPD 156缓冲、滤波和缩放的一个或多个以产生调节的VSPD比较信号432。例如，如果Vref 414为1.23V并且用于VSPD 156的目标电压为3.3V，输入信号调节模块424包括低通RC滤波器以及还包括分压器，该低通RC滤波器滤出VSPD 156中的任何波纹或毛刺，并且该分压器缩小VSPD 156(例如，近似73％或2.7的因子)。
在一些实施例中，比较器426被配置为进行调节的参考信号430(例如，参考信号调节模块422的输出)和调节的输入信号432(例如，输入信号调节模块424的输出)之间的比较操作。如果调节的输入信号432小于(或者可替换地，大于)调节的参考信号430，比较器426被配置为将PFAIL信号314输出到监测控制器124(例如，逻辑高)。例如，在图4B中，PFAIL信号314指示关于VSPD 156的电源故障条件的出现(例如，电压不足或者电压过度的事件)。此外，比较器426被配置为提供用于之后的比较的比较操作的结果的滞后428。
图5是示出根据一些实施例的数据硬化模块308的实现方式的框图。尽管示出了一些示例特征，但是为了简洁性的原因，各种其它特征没有被示出，并且从而不与这里所公开的示例实现方式的更加相关的方面混淆。为此，作为非限制性示例，数据硬化模块308包括晶体管502和504、升压电路506、能量储存装置510、保持器电路512和逻辑块514。
在一些实施例中，Vholdup 508是升高的电压，高于Vdd 152，并且具有5.7V的目标值。在一些实施例中，Vholdup 508被用于充电能量储存装置510(例如，一个或多个保持电容器)。此外，在一些实施例中，仅晶体管502、504中的一个在任一时间被使能。在一些实施例中，紧接在电源故障条件被检测之前，数据硬化电路308的能量储存装置510按在储存装置120中每NVM控制器130储存至少近似30到70mJ的能量。
在一些实施例中，监测控制器124或其组件(例如，处理器202)监控并且管理数据硬化模块308的功能。例如，响应于从电压监控电路302接收指示电源故障条件的PFAIL信号314，监测控制器124或其组件(例如，处理器202)被配置为进行电源故障过程的一个或多个操作，包括控制晶体管502和504使得Vswitched 160是来自能量储存装置510的电压，并且能量储存装置510被用于(有时被称为“放电”)向储存装置120提供电源。
在一些实施例中，在储存装置120的常规操作期间，Vdd 152被用于向储存装置120供应电源。但是，在电源故障过程期间，能量储存装置510被用于向储存装置120提供电源。在一些实施例中，监测控制器124或其组件(例如，处理器202)经由控制线318控制晶体管502和504以控制Vswitched 160为来自Vdd 152的电压(例如，在常规操作期间)或者来自能量储存装置510的电压(例如，在电源故障过程期间)。例如，在储存装置120的常规操作期间，晶体管502被导通(例如，完成Vdd 152和Vswitched 160之间的连接)并且晶体管504被关断(例如，禁用能量储存装置510和Vswitched 160之间的连接)，使得Vdd 152被用于向储存装置120供应电源。但是，在电源故障过程期间，晶体管502被关断(例如，禁用Vdd 152和Vswitched 160之间的连接)并且晶体管504被导通(例如，使能能量储存装置510和Vswitched 160之间的连接)使得能量储存装置510被用于向储存装置120提供电源。尽管在图5中示出了单个能量储存装置510，但是任何能量储存装置——包括一个或多个电容器，一个或多个电感器或者储存能量的一个或多个其它无源元件——可以被用于储存在电源故障过程期间将要使用的能量。
在一些实施例中，能量储存装置510使用Vholdup 508——高于Vdd 152的电压充电。在一些实施例中，Vdd 152使用升压电路506升高到Vholdup 508(例如，1.35V或1.5V被升高到5.7V)。在一些实施例中，升压电路506由监测控制器124控制并且使能(例如，经由处理器202)。
此外，在一些实施例中，Vswitched 160被用作到保持器电路512的输入，其中Vswitched160与VSPD 156一起向处理器202提供电源。在电源故障过程期间，Vswitched 160经由保持器电路512被提供到处理器202以便于向处理器202提供电源。在一些实施例中，VSPD 156向保持器电路512提供电源。在一些实施例中，逻辑块514(例如，OR或XOR)确定保持器电路512或VSPD 156的哪一个向监测控制器124(例如，处理器202)提供电源。
此外，在一些实施例中，在通电序列期间，VSPD 156在Vdd 152被提供到储存装置120之前被提供到储存装置120。这允许储存装置120中的装置(例如，监测控制器124，以及依次地，处理器202)在主电源Vdd 152被提供到储存装置120之前操作。在一些实施例中，监测控制器124或其组件(例如，处理器202)包括被用于监控并且控制储存装置120中的其它功能的一个或多个连接162。
图6A-6C示出了在根据一些实施例的数据储存装置中调整跳闸点(例如，触发电源故障过程的跳闸电压)的方法600的流程图表示。至少在一些实施例中，方法600由储存装置(例如，储存装置120，图1)或者储存装置的一个或多个组件(例如，监测控制器124、电源故障模块126、储存控制器128和/或NVM控制器130，图1)进行，其中储存装置与主机系统(例如，计算机系统110，图1)可操作地耦接。在一些实施例中，方法600由储存在非瞬时性计算机可读储存介质中的并且由装置的一个或多个处理器执行的指令来管理，该一个或多个处理器诸如监测控制器124的一个或多个处理器202、储存控制器128的一个或多个处理器252和/或NVM控制器130的一个或多个处理器272，如图2A-2C中所示。
储存装置(例如，储存装置120，图1)获得(602)一个或多个配置参数。在一些实施例中，监测控制器124或其组件(例如，获得模块210，图2A)被配置为获得与储存装置120相关联的一个或多个配置参数。
在一些实施例中，一个或多个配置参数包括(604)储存装置的默认的输入电压和配置信息的指示。例如，一个或多个配置参数包括，由主机系统(例如，计算机系统110，图1)供应到储存装置120的默认的输入电压(例如，Vdd)的指示或储存装置120的电压等级(例如，1.25V、1.35V或1.5V)和与储存装置120的当前配置相关联的信息。
在一些实施例中，从主机系统获得(606)识别默认的输入电压的信息。在一些实施例中，监测控制器124或其组件(例如，接收模块212，图2A)被配置为从主机系统(例如，计算机系统110，图1)接收默认的输入(或电源)电压(例如，Vdd)的指示。例如，接收模块212经由SPD总线154从主机系统接收默认的输入电压的指示。
在一些实施例中，储存装置采样(608)输入电压以确定默认的输入电压。在一些实施例中，监测控制器124或其组件(例如，采样模块214，图2A)被配置为采样输入电压(例如，Vdd)以确定默认的输入电压。例如，采样模块214在当通电和/或储存装置120的重新开始时采样Vdd以确定默认的输入电压。在另一示例中，采样模块214通过平均Vdd的多个采样测量而确定默认的输入电压。
在一些实施例中，储存装置基于一个或多个配置参数修改(610)与将储存装置与主机系统可操作性地耦接的通信总线相关联的一个或多个时间参数。在一些实施例中，监测控制器124或其组件(例如，修改模块222，图2A)被配置为基于一个或多个配置参数修改储存在非易失性存储器242中的一个或多个时间参数224。例如，修改模块222基于提供到储存装置120的默认的输入电压(例如，Vdd)或储存装置120的电压等级(例如，1.25V、1.35V或1.5V)来修改与通信总线(例如，DDR3)相关联的倾斜和时间参数，该通信总线将储存装置120与主机系统(例如，计算机系统110，图1)可操作地耦接。
储存装置基于一个或多个配置参数确定(612)跳闸电压。在一些实施例中，监测控制器124或其组件(例如，决定模块216，图2A)被配置为基于一个或多个配置参数来确定跳闸电压。例如，决定模块216基于提供到储存装置120的默认的输入电压(例如，Vdd)或储存装置120的电压等级(例如，1.25V、1.35V或1.5V)确定跳闸电压。在一些实施例中，跳闸电压取决于电压的目标值而变化。例如，如果输入电压的目标值为1.5V，跳闸电压可以是1.5V减去百分之5(即，1.425V)或者减去百分之10(即，1.35V)。
在一些实施例中，确定跳闸电压包括基于一个或多个配置参数选择(614)多个储存的预定的跳闸电压的一个。在一些实施例中，监测控制器或其组件(例如，选择模块218，图2A)被配置为基于一个或多个配置参数从储存在跳闸电压表220中的多个预定的跳闸电压选择跳闸电压。在一些实施例中，跳闸电压表220包括用于由主机系统供应的多个潜在的默认的输入电压或者储存装置120的电压等级(例如，1.25V、1.35V或1.5V)的每一个的预定的跳闸电压。例如，如果一个或多个配置参数指示默认的输入电压(例如，Vdd)为1.5V，选择模块218从对应于1.5V的默认的输入电压的跳闸电压表220选择跳闸电压。
在一些实施例中，在比较之前，储存装置通过缓冲跳闸电压调节(616)跳闸电压，并且在缓冲之后，电平移动并且缩放跳闸电压。在一些实施例中，在确定跳闸电压之后，对应于确定的跳闸电压的模拟参考信号(例如，DAC输出312，图3和4A)由监测控制器124或其组件(例如，DAC 204，图2A和3)产生并且被输入到电源故障模块126或其组件(例如，Vdd监控电路304，图4A)。在将参考信号(例如，DAC输出312，图3和4A)与输入信号(例如，Vdd 152)比较之前，参考信号调节模块402被配置为调节参考信号。在一些实施例中，调节包括缓冲、滤波、缩放和电平移动的一个或多个以调整跳闸电压使得DAC值的完整范围映射到电压跳闸点的实际范围。例如(在附图中未示出电路细节)，首先，单位增益操作放大器缓冲参考信号(例如，DAC输出312)以稳定阻抗；其次，滤波器将噪声从参考信号滤出；第三，缩放参考信号；以及第四，利用电源电压独立的电压源(例如，Vref 414)电平移动参考信号。
在一些实施例中，在比较之前，储存装置通过缩放输入电压和滤波输入电压调节(618)输入电压(例如，Vdd 152或VSPD 156)。在将参考信号(例如，DAC输出312或Vref 414)与输入信号(例如，Vdd 152或VSPD 156)比较之前，电源故障模块126或其组件通过缩放和滤波输入信号而调节输入信号。例如，在图4A中，Vdd 152(例如，输入信号)由输入信号调节模块404调节。在该示例中，Vdd 152由分压器电路缩放并且用低通(例如，RC)滤波器(附图中未示出电路细节)从Vdd 152滤出噪声。在另一示例中，在图4B中，VSPD 156(例如，输入信号)由输入信号调节模块424调节。在该示例中，VSPD 156被缩小到Vref 414的值并且用低通(例如，RC)滤波器从VSPD 156滤出噪声。
储存装置将跳闸电压与输入电压比较(620)。例如，在图4A中，比较器306在调节的参考信号(例如，参考信号调节模块402的输出)和调节的输入信号(例如，输入信号调节模块404的输出)之间进行比较操作。
储存装置根据输入电压小于跳闸电压的决定触发(622)电源故障条件。例如，在图4A中，如果调节的输入信号小于调节的参考信号，则比较器406被配置为将PFAIL信号314输出到监测控制器124(例如，逻辑高)。在该示例中，在图4A中，PFAIL信号314指示关于Vdd 152的电源故障条件的出现(例如，电压不足事件)。例如，响应于从比较器406接收指示关于Vdd152的电源故障条件的PFAIL信号314，监测控制器124或其组件(例如，处理器202)被配置为进行电源故障过程的一个或多个操作，包括经由控制线162将电源故障条件的信号发送到在储存装置120上的多个控制器(例如，储存控制器128和NVM控制器130，图1)，控制晶体管502、504使得Vswitched 160为来自能量储存装置510的电压。
在另一示例中，响应于检测关于Vdd 152的电源故障条件(例如，电压不足或者电压过度的事件)，Vdd监控电路304或其组件(例如，比较器406)将输出PFAIL信号314赋值到储存装置120中的多个控制器(例如，储存控制器128和NVM控制器130，图1)。继续该示例，Vdd监控电路304还控制晶体管502、504使得Vswitched 160为来自能量储存装置510的电压。在该示例中，Vdd监控电路304直接地赋值PFAIL信号以便于减少经由能量储存装置510向控制器提供电源的PFAIL转变的延迟。
在一些实施例中，跳闸电压是第一跳闸电压并且输入电压是由主机系统提供的电源电压，储存装置将第二跳闸电压与由主机系统提供的序列存在检测(SPD)电压比较(624)，并且根据SPD电压小于第二跳闸电压的决定，储存装置触发电源故障条件。在一些实施例中，第二跳闸电压不确定，因为VSPD是标准化的值(例如，3.3V)。例如，在图4B中，比较器426在调节的参考信号(例如，参考信号调节模块422的输出)和调节的输入信号(例如，输入信号调节模块424的输出)之间进行比较操作。在该示例中，在图4B中，如果调节的输入信号小于调节的参考信号，则比较器426被配置为将PFAIL信号314输出到监测控制器124(例如，逻辑高)。在该示例中，在图4B中，PFAIL信号314指示关于VSPD 156的电源故障条件的出现。例如，可选地，在一些情形中，响应于从比较器426接收指示关于VSPD 156的电源故障条件的PFAIL信号314，监测控制器124或其组件(例如，处理器202)被配置为进行电源故障过程的一个或多个操作，包括将电源故障条件的信号经由控制线162发送到在储存装置120上的多个控制器(例如，储存控制器128和NVM控制器130，图1)，以及使得向监测控制器124(例如，Vswitched 160经由保持器电路512，如图5中所示)提供备用电源。
在另一示例中，响应于检测关于VSPD 156的电源故障条件(例如，电压不足或者电压过度的事件)，VSPD监控电路306或其组件(例如，比较器426)将输出PFAIL信号314赋值到储存装置120中的多个控制器(例如，储存控制器128和NVM控制器130，图1)。继续该示例，VSPD监控电路306还控制晶体管502、504使得Vswitched160为来自能量储存装置510的电压。在该示例中，VSPD监控电路306直接地赋值PFAIL信号以便于减少经由能量储存装置510向控制器提供电源的PFAIL转变的延迟。
在一些实施例中，比较第二跳闸电压和由主机系统提供的SPD电压包括将电源电压独立的电压与从SPD电压得到的电压比较(626)。例如，Vref 414是由比较器406提供的电源电压独立的电压，如图4A中所示。例如，在图4B中，比较器426将Vref 414与VSPD 156的缩放的版本比较。在该示例中，如果Vref 414是1.23V并且用于VSPD 156的目标电压是3.3V，则输入信号调节模块424被配置为缩小VSPD 156(例如，例如，近似73％或2.7的因子)。
在一些实施例中，储存装置使用跳闸电压与输入电压的比较的反馈提供(628)相对于之后的比较的滞后。例如，在图4A中，比较器406被配置为提供用于之后的比较(例如，3到10mV的反馈)的DAC输出312和Vdd 152的比较操作的结果的滞后410。在另一示例中，在图4B中，比较器426被配置为提供用于之后的比较的Vref 414和VSPD 156的比较操作的结果的滞后428。
在一些实施例中，储存装置锁存(630)电源故障条件。例如，在图4A中，当比较器406指示关于Vdd 152的电源故障条件的出现时，PFAIL信号314(例如，逻辑高)被提供到锁存机制412。在该示例中，PFAIL信号314使能将输入信号(例如，Vdd 152)短路到地的晶体管408(闭合状态)，并且转而锁存电源故障条件。
在一些实施例中，在锁存电源故障条件以及电源故障过程的完成之后，储存装置清除(632)锁存的电源故障条件。在一些实施例中，监测控制器124或其组件(例如，锁存模块228，图2A)被配置为在电源故障过程完成时，通过提供禁用晶体管408(开路状态)——该晶体管408从Vdd 152到地将电路断开——的PFAIL控制信号316(例如，逻辑低)而解锁存电源条件，并且转而解锁存电源故障条件。在一些实施例中，一旦多个控制器(例如，储存控制器128和NVM控制器130，图1)已经将保持在易失性存储器中的数据转移到非易失性存储器，电源故障过程完成。
在一些实施例中，储存装置根据由储存装置中的控制器执行的一个或多个程式确定的条件触发(634)电源故障条件。在一些实施例中，监测控制器124或其组件(例如，锁存模块228，图2A)被配置为通过提供使能晶体管408(闭合状态)——该晶体管408将输入信号(例如，Vdd 152)短路到地的——的PFAIL控制信号316(例如，逻辑高)而迫使电源故障条件，并且转而迫使电源故障条件发生。例如，迫使的或者模拟的电源故障条件被用于测试电源故障过程的一个或多个操作。
在一些实施例中，储存装置响应于来自主机系统的命令，修改(636)多个储存的预定的跳闸电压的一个。在一些实施例中，监测控制器124或其组件(例如，修改模块222，图2A)被配置为响应于来自主机系统(例如，计算机系统110)的请求或命令，修改储存在跳闸电压表220中的一个或多个跳闸电压。在一些实施例中，监测控制器124被配置为经由SPD总线154从主机系统(例如，计算机系统110)接收命令(或请求)。在一些实施例中，储存装置120包括耦接在主机接口122和储存控制器128之间的数据控制器，该数据控制器被配置为控制数据到一个或多个NVM装置的输入和输出。例如，数据控制器被配置为从主机系统(例如，计算机系统110)接收命令(或请求)并且将命令通信到监测控制器124(例如，经由信号量寄存器或I2C)。
应理解的是，尽管术语“第一”、“第二”等在这里可以被用于描述各种元件，但是这些元件不应由这些术语限制。这些术语仅被用于将一个元件与另一个区分。例如，第一NVM控制器可以被称为第二NVM控制器，并且类似地，第二NVM控制器可以被称为第一NVM控制器，而不改变说明书的含义，只要“第一NVM控制器”的所有出现被一致地重新命名并且“第二NVM控制器”的所有出现被一致地重新命名。第一NVM控制器和第二NVM控制器两者是NVM控制器，但是它们不是同一个NVM控制器。
这里使用的术语是仅是为了描述特定的实施例，而不是为了限制权利要求。如在对实施例的描述和所附权利要求中所使用的，单数形式“一”、“一个”和“该”意欲也包括复数形式，除非上下文另有清楚的指示。还可以理解的是，这里所使用的术语“和/或”是指并且包含一个或多个相关联的列出的项目的任意和所有可能组合。还可以理解的是，当在本说明书中使用时，术语“包括”和/或“包含”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
如这里所使用的，根据上下文，术语“如果”可以解释为意思是“当所述的先决条件为真时”或“在所述的先决条件为真时”或“响应于确定所述的先决条件为真”或“根据所述的先决条件为真的确定”或“响应于检测到所述的先决条件为真”。类似地，根据上下文，短语“如果确定[所述的先决条件为真]”或“如果[所述的先决条件为真]”或“当[所述的先决条件为真]时”可以解释为意思是“当确定所述的先决条件为真时”或“响应于确定所述的先决条件为真”或“根据所述的先决条件为真的确定”或“在检测到所述的先决条件为真时”或“响应于检测到所述的先决条件为真”。
为了解释的目的，已经参考了特定实施例描述了前述说明。但是，以上示意性的讨论不意欲是穷举性的或者将权利要求限制到公开的精确形式。鉴于以上教导许多修改和变化是可能的。实施例被选中并且描述以便于最好地解释操作的原理和实际应用，从而使能本领域其它技术人员。

Claims (20)

1.一种在与主机系统可操作地耦接的存储器装置中触发电源故障条件的方法，包括：
在所述存储器装置中：
获得一个或多个配置参数，所述一个或多个配置参数包括默认的输入电压的指示；
基于所述一个或多个配置参数以及预定的跳闸电压的表，确定第一跳闸电压；
将所述第一跳闸电压与输入电压比较；以及
根据所述输入电压小于所述第一跳闸电压的决定，触发所述电源故障条件。
2.如权利要求1所述的方法，其中所述输入电压是由所述主机系统提供的电源电压，所述方法还包括：
将第二跳闸电压与由所述主机系统提供的序列存在检测SPD电压比较，其中所述序列存在检测电压区别于由所述主机系统提供的电源电压；以及
根据所述序列存在检测电压小于所述第二跳闸电压的决定，触发所述电源故障条件。
3.如权利要求2所述的方法，其中比较所述第二跳闸电压与由所述主机系统提供的序列存在检测电压包括：
将电源电压独立的电压与从所述序列存在检测电压得到的电压比较。
4.如权利要求1所述的方法，其中所述一个或多个配置参数包括所述存储器装置的配置信息。
5.如权利要求4所述的方法，其中识别所述默认的输入电压的信息从所述主机系统获得。
6.如权利要求4所述的方法，还包括：
采样所述输入电压以确定所述默认的输入电压。
7.如权利要求1所述的方法，还包括：
基于所述一个或多个配置参数，修改与通信总线相关联的一个或多个时间参数，所述通信总线可操作地耦接所述存储器装置和所述主机系统。
8.如权利要求1所述的方法，其中确定所述第一跳闸电压包括：
基于所述一个或多个配置参数从作为所述第一跳闸电压的预定的跳闸电压的表中选择多个预定的跳闸电压的一个。
9.如权利要求1所述的方法，还包括：
响应于来自所述主机系统的修改命令，修改所述预定的跳闸电压的表中的预定的跳闸电压。
10.如权利要求1所述的方法，还包括：
在比较之前，调节所述第一跳闸电压包括：
缓冲所述第一跳闸电压；以及
在所述缓冲之后，电平移动并且缩放所述第一跳闸电压。
11.如权利要求1所述的方法，还包括：
在比较之前，调节所述输入电压包括：
缩放所述输入电压；以及
滤波所述输入电压。
12.如权利要求1所述的方法，还包括：
使用所述第一跳闸电压与所述输入电压的比较的反馈来提供关于之后的比较的滞后。
13.如权利要求1所述的方法，还包括：
锁存所述电源故障条件。
14.如权利要求13所述的方法，还包括：
在锁存所述电源故障条件以及电源故障过程的完成之后，清除所述锁存的电源故障条件。
15.如权利要求1所述的方法，还包括：
根据由所述存储器装置中的控制器执行的一个或多个程式确定的条件来触发所述电源故障条件。
16.一种存储器装置，包括：
用于将所述存储器装置与主机系统可操作地耦接的接口；
具有一个或多个处理器和存储器的监测控制器；
用于检测电源故障条件的电源故障模块；以及
用于管理一个或多个非易失性存储器装置的多个控制器，
所述存储器装置被配置为：
获得一个或多个配置参数，所述一个或多个配置参数包括默认的输入电压的指示；
基于所述一个或多个配置参数和预定的跳闸电压的表，确定第一跳闸电压；
将所述第一跳闸电压与输入电压比较；以及
根据所述输入电压小于所述第一跳闸电压的决定，触发所述电源故障条件。
17.如权利要求16所述的存储器装置，还被配置为根据权利要求2-15的任一个所述的方法操作。
18.一种存储器装置，包括：
用于将所述存储器装置与主机系统可操作地耦接的构件；
用于获得一个或多个配置参数的构件，所述一个或多个配置参数包括默认的输入电压的指示；
用于访问预定的跳闸电压的表的构件；
用于基于所述一个或多个配置参数和所述预定的跳闸电压的表确定第一跳闸电压的构件；
用于将所述第一跳闸电压与输入电压比较的构件；以及
用于根据所述输入电压小于所述第一跳闸电压的决定触发电源故障条件的构件。
19.如权利要求18所述的存储器装置，其中所述输入电压是由所述主机系统提供的电源电压，所述存储器装置还包括：
用于将第二跳闸电压与由所述主机系统提供的序列存在检测SPD电压比较的构件，其中所述序列存在检测电压区别于由所述主机系统提供的电源电压；以及
用于根据所述序列存在检测电压小于所述第二跳闸电压的决定触发所述电源故障条件的构件。
20.如权利要求19所述的存储器装置，其中用于将所述第二跳闸电压与由所述主机系统提供的序列存在检测电压比较的构件包括用于将电源电压独立的电压与从所述序列存在检测电压得到的电压比较的构件。
CN201480071969.6A 2013-11-07 2014-11-04 用于在储存装置中调整跳闸点的系统和方法 Expired - Fee Related CN106133837B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361901266P 2013-11-07 2013-11-07
US61/901,266 2013-11-07
US14/135,433 US9263156B2 (en) 2013-11-07 2013-12-19 System and method for adjusting trip points within a storage device
US14/135,433 2013-12-19
PCT/US2014/063949 WO2015069667A1 (en) 2013-11-07 2014-11-04 System and method for adjusting power failure check trip point within a storage device

Publications (2)

Publication Number Publication Date
CN106133837A CN106133837A (zh) 2016-11-16
CN106133837B true CN106133837B (zh) 2020-01-14

Family

ID=53007987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480071969.6A Expired - Fee Related CN106133837B (zh) 2013-11-07 2014-11-04 用于在储存装置中调整跳闸点的系统和方法

Country Status (5)

Country Link
US (1) US9263156B2 (zh)
CN (1) CN106133837B (zh)
DE (1) DE112014005090B4 (zh)
TW (1) TWI632556B (zh)
WO (1) WO2015069667A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257643B (zh) * 2016-12-28 2021-02-09 上海宝存信息科技有限公司 数据储存装置以及其备用电力来源的储电能力监控方法
PL3702694T3 (pl) * 2019-02-28 2023-10-30 Gerdes Holding Gmbh & Co. Kg Elektroniczny podgrzewacz przepływowy i sposób jego sterowania
US11763913B2 (en) * 2021-07-12 2023-09-19 EMC IP Holding Company LLC Automated testing of functionality of multiple NVRAM cards

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration

Family Cites Families (378)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR41014E (fr) * 1928-02-03 1932-10-20 Naamlooze Vennootschap Vigoros Dalles et pavements avec surface d'usure spéciale
US4173737A (en) 1978-05-04 1979-11-06 Zenith Radio Corporation Limited position, non-volatile memory tuning system
US4888750A (en) 1986-03-07 1989-12-19 Kryder Mark H Method and system for erase before write magneto-optic recording
US4916652A (en) 1987-09-30 1990-04-10 International Business Machines Corporation Dynamic multiple instruction stream multiple data multiple pipeline apparatus for floating-point single instruction stream single data architectures
US5129089A (en) 1987-12-18 1992-07-07 Digital Equipment Corporation Distributed interlock apparatus and distributed interlock management method
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5381528A (en) 1992-10-15 1995-01-10 Maxtor Corporation Demand allocation of read/write buffer partitions favoring sequential read cache
US5416915A (en) 1992-12-11 1995-05-16 International Business Machines Corporation Method and system for minimizing seek affinity and enhancing write sensitivity in a DASD array
US5537555A (en) 1993-03-22 1996-07-16 Compaq Computer Corporation Fully pipelined and highly concurrent memory controller
US5519847A (en) 1993-06-30 1996-05-21 Intel Corporation Method of pipelining sequential writes in a flash memory
US5708849A (en) 1994-01-26 1998-01-13 Intel Corporation Implementing scatter/gather operations in a direct memory access device on a personal computer
US5696917A (en) 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
GB9419246D0 (en) 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5666114A (en) 1994-11-22 1997-09-09 International Business Machines Corporation Method and means for managing linear mapped address spaces storing compressed data at the storage subsystem control unit or device level
US5530705A (en) 1995-02-08 1996-06-25 International Business Machines Corporation Soft error recovery system and method
US5636342A (en) 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5606532A (en) 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
JP3807745B2 (ja) 1995-06-14 2006-08-09 株式会社ルネサステクノロジ 半導体メモリ、メモリデバイス及びメモリカード
US5890193A (en) 1995-07-28 1999-03-30 Micron Technology, Inc. Architecture for state machine for controlling internal operations of flash memory
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5815434A (en) 1995-09-29 1998-09-29 Intel Corporation Multiple writes per a single erase for a nonvolatile memory
US6044472A (en) 1996-06-21 2000-03-28 Archos Device and method for supplying power to an external data medium reader unit connected to a computer, and external reader unit including this device
TW334532B (en) 1996-07-05 1998-06-21 Matsushita Electric Ind Co Ltd The inspection system of semiconductor IC and the method of generation
US6134148A (en) 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US5943692A (en) 1997-04-30 1999-08-24 International Business Machines Corporation Mobile client computer system with flash memory management utilizing a virtual address map and variable length data
US6006345A (en) 1997-05-09 1999-12-21 International Business Machines Corporation Pattern generator for memory burn-in and test
US6000006A (en) 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
JPH11126497A (ja) 1997-10-22 1999-05-11 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置
US6018304A (en) 1997-12-18 2000-01-25 Texas Instruments Incorporated Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability
US6070074A (en) 1998-04-24 2000-05-30 Trw Inc. Method for enhancing the performance of a regenerative satellite communications system
US6138261A (en) 1998-04-29 2000-10-24 Trw Inc. Concatenated coding system for satellite communications
US6182264B1 (en) 1998-05-22 2001-01-30 Vlsi Technology, Inc. Smart dynamic selection of error correction methods for DECT based data services
US7111293B1 (en) 1998-06-03 2006-09-19 Ants Software, Inc. Method for increased concurrency in a computer system
US6192092B1 (en) 1998-06-15 2001-02-20 Intel Corp. Method and apparatus for clock skew compensation
US6505305B1 (en) 1998-07-16 2003-01-07 Compaq Information Technologies Group, L.P. Fail-over of multiple memory blocks in multiple memory modules in computer system
US6314501B1 (en) 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
US6295592B1 (en) 1998-07-31 2001-09-25 Micron Technology, Inc. Method of processing memory requests in a pipelined memory controller
US6233625B1 (en) 1998-11-18 2001-05-15 Compaq Computer Corporation System and method for applying initialization power to SCSI devices
US6288860B1 (en) 1999-01-04 2001-09-11 Maxtor Corporation Servo area numbering strategy for computer disk drives
US6438661B1 (en) 1999-03-03 2002-08-20 International Business Machines Corporation Method, system, and program for managing meta data in a storage system and rebuilding lost meta data in cache
US6449625B1 (en) 1999-04-20 2002-09-10 Lucent Technologies Inc. Use of a two-way stack approach to optimize flash memory management for embedded database systems
US6564271B2 (en) 1999-06-09 2003-05-13 Qlogic Corporation Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter
US7318117B2 (en) 2004-02-26 2008-01-08 Super Talent Electronics, Inc. Managing flash memory including recycling obsolete sectors
US20050114587A1 (en) 2003-11-22 2005-05-26 Super Talent Electronics Inc. ExpressCard with On-Card Flash Memory with Shared Flash-Control Bus but Separate Ready Lines
US7333364B2 (en) 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
US20080282128A1 (en) 1999-08-04 2008-11-13 Super Talent Electronics, Inc. Method of Error Correction Code on Solid State Disk to Gain Data Security and Higher Performance
US6412042B1 (en) 1999-11-17 2002-06-25 Maxtor Corporation System and method for improved disk drive performance and reliability
US6484224B1 (en) 1999-11-29 2002-11-19 Cisco Technology Inc. Multi-interface symmetric multiprocessor
DE19961138C2 (de) 1999-12-17 2001-11-22 Siemens Ag Multiport-RAM-Speichervorrichtung
US8037234B2 (en) 2003-12-02 2011-10-11 Super Talent Electronics, Inc. Command queuing smart storage transfer manager for striping data to raw-NAND flash modules
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US6339338B1 (en) 2000-01-18 2002-01-15 Formfactor, Inc. Apparatus for reducing power supply noise in an integrated circuit
US20020152305A1 (en) 2000-03-03 2002-10-17 Jackson Gregory J. Systems and methods for resource utilization analysis in information management environments
US6516437B1 (en) 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates
US6629047B1 (en) * 2000-03-30 2003-09-30 Intel Corporation Method and apparatus for flash voltage detection and lockout
US6615307B1 (en) 2000-05-10 2003-09-02 Micron Technology, Inc. Flash with consistent latency for read operations
US20030188045A1 (en) 2000-04-13 2003-10-02 Jacobson Michael B. System and method for distributing storage controller tasks
US6678788B1 (en) 2000-05-26 2004-01-13 Emc Corporation Data type and topological data categorization and ordering for a mass storage system
US6934755B1 (en) 2000-06-02 2005-08-23 Sun Microsystems, Inc. System and method for migrating processes on a network
US6442076B1 (en) 2000-06-30 2002-08-27 Micron Technology, Inc. Flash memory with multiple status reading capability
US6980985B1 (en) 2000-08-30 2005-12-27 At&T Corp. Distributed evalulation of directory queries using a topology cache
US6865650B1 (en) 2000-09-29 2005-03-08 Emc Corporation System and method for hierarchical data storage
US7028165B2 (en) 2000-12-06 2006-04-11 Intel Corporation Processor stalling
US6738870B2 (en) 2000-12-22 2004-05-18 International Business Machines Corporation High speed remote storage controller
KR100381955B1 (ko) 2001-01-03 2003-04-26 삼성전자주식회사 기입 드라이버를 이용한 셀 전류 측정 스킴을 갖는 플래시메모리 장치
US20020174295A1 (en) 2001-01-29 2002-11-21 Ulrich Thomas R. Enhanced file system failure tolerance
WO2002082435A1 (fr) 2001-03-30 2002-10-17 Fujitsu Limited Dispositif de stockage
US7017107B2 (en) 2001-04-30 2006-03-21 Sun Microsystems, Inc. Storage array employing scrubbing operations at the disk-controller level
US6938253B2 (en) 2001-05-02 2005-08-30 Portalplayer, Inc. Multiprocessor communication system and method
US6757768B1 (en) 2001-05-17 2004-06-29 Cisco Technology, Inc. Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node
US7068603B2 (en) 2001-07-06 2006-06-27 Juniper Networks, Inc. Cross-bar switch
US6836815B1 (en) 2001-07-11 2004-12-28 Pasternak Solutions Llc Layered crossbar for interconnection of multiple processors and shared memories
JP4569055B2 (ja) 2001-08-06 2010-10-27 ソニー株式会社 信号処理装置及び信号処理方法
TW539946B (en) 2001-08-07 2003-07-01 Solid State System Company Ltd Window-based flash memory storage system, and the management method and the access method thereof
JP4437519B2 (ja) 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
US7028213B2 (en) 2001-09-28 2006-04-11 Hewlett-Packard Development Company, L.P. Error indication in a raid memory system
US7032123B2 (en) 2001-10-19 2006-04-18 Sun Microsystems, Inc. Error recovery
JP3663377B2 (ja) 2001-10-23 2005-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶装置、読み出しデータの処理装置および読み出しデータの処理方法
US7380085B2 (en) 2001-11-14 2008-05-27 Intel Corporation Memory adapted to provide dedicated and or shared memory to multiple processors and method therefor
US6798696B2 (en) 2001-12-04 2004-09-28 Renesas Technology Corp. Method of controlling the operation of non-volatile semiconductor memory chips
US6871291B2 (en) * 2002-01-22 2005-03-22 Wistron Corporation Method for recording power failure time of a computer system
US6871257B2 (en) 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
US6836808B2 (en) 2002-02-25 2004-12-28 International Business Machines Corporation Pipelined packet processing
US7533214B2 (en) 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
KR100476888B1 (ko) 2002-04-04 2005-03-17 삼성전자주식회사 온도보상기능을 가진 멀티비트 플래쉬메모리
JP4079684B2 (ja) 2002-05-08 2008-04-23 株式会社日立製作所 ヒープメモリ管理方法およびそれを用いた計算機システム
US6966006B2 (en) 2002-05-09 2005-11-15 International Business Machines Corporation Adaptive startup policy for accelerating multi-disk array spin-up
US6895464B2 (en) 2002-06-03 2005-05-17 Honeywell International Inc. Flash memory management system and method utilizing multiple block list windows
US6885530B2 (en) 2002-06-11 2005-04-26 Stmicroelectronics, Inc. Power limiting time delay circuit
US6978343B1 (en) 2002-08-05 2005-12-20 Netlogic Microsystems, Inc. Error-correcting content addressable memory
US7051155B2 (en) 2002-08-05 2006-05-23 Sun Microsystems, Inc. Method and system for striping data to accommodate integrity metadata
US8050085B2 (en) 2002-08-29 2011-11-01 Renesas Electronics Corporation Semiconductor processing device and IC card
US7120856B2 (en) 2002-09-25 2006-10-10 Leanics Corporation LDPC code and encoder/decoder regarding same
JP2004178782A (ja) 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
ATE504446T1 (de) 2002-12-02 2011-04-15 Silverbrook Res Pty Ltd Totdüsenausgleich
US20040114265A1 (en) 2002-12-16 2004-06-17 Xerox Corporation User-selectable automatic secure data file erasure of job after job completion
US20040153902A1 (en) 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
US7296216B2 (en) 2003-01-23 2007-11-13 Broadcom Corporation Stopping and/or reducing oscillations in low density parity check (LDPC) decoding
US7043505B1 (en) 2003-01-28 2006-05-09 Unisys Corporation Method variation for collecting stability data from proprietary systems
JP2004240555A (ja) 2003-02-04 2004-08-26 Fujitsu Ltd バッテリ運用制御装置、バッテリ運用制御方法およびバッテリ運用制御プログラム
US7478096B2 (en) 2003-02-26 2009-01-13 Burnside Acquisition, Llc History preservation in a computer storage system
US7162678B2 (en) 2003-03-14 2007-01-09 Quantum Corporation Extended error correction codes
US7527466B2 (en) 2003-04-03 2009-05-05 Simmons Robert J Building-erection structural member transporter
KR100543447B1 (ko) 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
JP4170988B2 (ja) 2003-05-09 2008-10-22 富士通株式会社 実行環境の危険予測／回避方法，システム，プログラムおよびその記録媒体
US7877647B2 (en) 2003-05-23 2011-01-25 Hewlett-Packard Development Company, L.P. Correcting a target address in parallel with determining whether the target address was received in error
EP1627284B1 (en) 2003-05-23 2018-10-24 IP Reservoir, LLC Intelligent data storage and processing using fpga devices
US7685254B2 (en) 2003-06-10 2010-03-23 Pandya Ashish A Runtime adaptable search processor
US7076598B2 (en) 2003-09-09 2006-07-11 Solid State System Co., Ltd. Pipeline accessing method to a large block memory
US7054968B2 (en) 2003-09-16 2006-05-30 Denali Software, Inc. Method and apparatus for multi-port memory controller
US7100002B2 (en) 2003-09-16 2006-08-29 Denali Software, Inc. Port independent data transaction interface for multi-port devices
US7523157B2 (en) 2003-09-25 2009-04-21 International Business Machines Corporation Managing a plurality of processors as devices
US7173852B2 (en) 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
TW200516821A (en) 2003-11-14 2005-05-16 Hon Hai Prec Ind Co Ltd System and method for starting up devices orderly
US7401174B2 (en) 2003-12-16 2008-07-15 Matsushita Electric Industrial Co., Ltd. File system defragmentation and data processing method and apparatus for an information recording medium
US7376887B2 (en) 2003-12-22 2008-05-20 International Business Machines Corporation Method for fast ECC memory testing by software including ECC check byte
US20050251617A1 (en) 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US7328377B1 (en) 2004-01-27 2008-02-05 Altera Corporation Error correction for programmable logic integrated circuits
JP4477365B2 (ja) 2004-01-29 2010-06-09 株式会社日立製作所 複数インタフェースを有する記憶装置、および、その記憶装置の制御方法
US7350044B2 (en) 2004-01-30 2008-03-25 Micron Technology, Inc. Data move method and apparatus
US7389465B2 (en) 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
US20080147964A1 (en) 2004-02-26 2008-06-19 Chow David Q Using various flash memory cells to build usb data flash cards with multiple partitions and autorun function
US7035159B2 (en) 2004-04-01 2006-04-25 Micron Technology, Inc. Techniques for storing accurate operating current values
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
EP1870814B1 (en) 2006-06-19 2014-08-13 Texas Instruments France Method and apparatus for secure demand paging for processor devices
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
JP2005332471A (ja) 2004-05-19 2005-12-02 Hitachi Ltd ディスクアレイ装置
US20050273560A1 (en) 2004-06-03 2005-12-08 Hulbert Jared E Method and apparatus to avoid incoherency between a cache memory and flash memory
US7334179B2 (en) 2004-06-04 2008-02-19 Broadcom Corporation Method and system for detecting and correcting errors while accessing memory devices in microprocessor systems
US7159069B2 (en) 2004-06-23 2007-01-02 Atmel Corporation Simultaneous external read operation during internal programming in a flash memory device
US7126873B2 (en) 2004-06-29 2006-10-24 Super Talent Electronics, Inc. Method and system for expanding flash storage device capacity
US7529898B2 (en) 2004-07-09 2009-05-05 International Business Machines Corporation Method for backing up and restoring data
US8190808B2 (en) 2004-08-17 2012-05-29 Rambus Inc. Memory device having staggered memory operations
JP2008511929A (ja) 2004-08-30 2008-04-17 シリコン ストレージ テクノロジー、 インク． 携帯電話の不揮発性メモリを管理するシステムおよび方法
FR2875358B1 (fr) 2004-09-15 2006-12-15 Eads Telecom Soc Par Actions S Insertion d'un flux secondaire d'informations binaires dans un flux principal de symboles d'une modulation numerique
US7760880B2 (en) 2004-10-13 2010-07-20 Viasat, Inc. Decoder architecture system and method
JP4956922B2 (ja) 2004-10-27 2012-06-20 ソニー株式会社 記憶装置
US20060136681A1 (en) 2004-12-21 2006-06-22 Sanjeev Jain Method and apparatus to support multiple memory banks with a memory block
CN100583651C (zh) 2004-12-22 2010-01-20 Lg电子株式会社 用于使用信道代码解码的装置和方法
US20060156177A1 (en) 2004-12-29 2006-07-13 Sailesh Kottapalli Method and apparatus for recovering from soft errors in register files
US7657696B2 (en) 2005-02-25 2010-02-02 Lsi Corporation Method to detect NAND-flash parameters by hardware automatically
US7707232B2 (en) 2005-05-13 2010-04-27 Microsoft Corporation Implementation for collecting unmanaged memory
US7765454B2 (en) 2005-05-24 2010-07-27 Sgi International, Inc. Fault tolerant memory system
US7283395B2 (en) 2005-06-24 2007-10-16 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating the memory device
EP1897223A1 (en) 2005-06-27 2008-03-12 Thomson Licensing S.A. Stopping criteria in iterative decoders
US20070061597A1 (en) 2005-09-14 2007-03-15 Micky Holtzman Secure yet flexible system architecture for secure devices with flash mass storage memory
KR100705220B1 (ko) 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법
US20080256415A1 (en) 2005-09-27 2008-10-16 Nxp B.V. Error Detection/Correction Circuit as Well as Corresponding Method
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
KR100715147B1 (ko) 2005-10-06 2007-05-10 삼성전자주식회사 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치
US20070083697A1 (en) 2005-10-07 2007-04-12 Microsoft Corporation Flash memory management
US8223553B2 (en) 2005-10-12 2012-07-17 Macronix International Co., Ltd. Systems and methods for programming a memory device
US7743363B2 (en) 2005-10-13 2010-06-22 Microsoft Corporation Extensible meta-data
US7954037B2 (en) 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
US8006161B2 (en) 2005-10-26 2011-08-23 Samsung Electronics Co., Ltd Apparatus and method for receiving signal in a communication system using a low density parity check code
KR100966043B1 (ko) 2005-10-31 2010-06-25 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
WO2007058617A1 (en) 2005-11-17 2007-05-24 Chee Keng Chang A controller for non-volatile memories, and methods of operating the memory controller
US7500062B2 (en) 2005-11-17 2009-03-03 International Business Machines Corporation Fast path memory read request processing in a multi-level memory architecture
US8813052B2 (en) 2005-12-07 2014-08-19 Microsoft Corporation Cache metadata for implementing bounded transactional memory
US7562283B2 (en) 2005-12-27 2009-07-14 D.S.P. Group Ltd. Systems and methods for error correction using binary coded hexidecimal or hamming decoding
US7546515B2 (en) 2005-12-27 2009-06-09 Sandisk Corporation Method of storing downloadable firmware on bulk media
US7349264B2 (en) 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories
US7716180B2 (en) 2005-12-29 2010-05-11 Amazon Technologies, Inc. Distributed storage system with web services client interface
WO2007080586A2 (en) 2006-01-10 2007-07-19 Saifun Semiconductors Ltd. Rd algorithm improvement for nrom technology
US8020060B2 (en) 2006-01-18 2011-09-13 Sandisk Il Ltd Method of arranging data in a multi-level cell memory device
KR100725410B1 (ko) 2006-01-20 2007-06-07 삼성전자주식회사 전원 상태에 따라 비휘발성 메모리의 블록 회수를 수행하는장치 및 그 방법
US20070234143A1 (en) 2006-01-25 2007-10-04 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices
JP4859471B2 (ja) 2006-02-02 2012-01-25 株式会社日立製作所 ストレージシステム及びストレージコントローラ
US7546478B2 (en) 2006-02-10 2009-06-09 International Business Machines Corporation Apparatus and method to provide power to a plurality of data storage devices disposed in a data storage system
US7870326B2 (en) 2006-07-28 2011-01-11 Samsung Electronics Co., Ltd. Multiprocessor system and method thereof
JP4863749B2 (ja) 2006-03-29 2012-01-25 株式会社日立製作所 フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム
US7681106B2 (en) 2006-03-29 2010-03-16 Freescale Semiconductor, Inc. Error correction device and methods thereof
US20070245061A1 (en) 2006-04-13 2007-10-18 Intel Corporation Multiplexing a parallel bus interface and a flash memory interface
US7685494B1 (en) 2006-05-08 2010-03-23 Marvell International, Ltd. Error correction coding for varying signal-to-noise ratio channels
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7707481B2 (en) 2006-05-16 2010-04-27 Pitney Bowes Inc. System and method for efficient uncorrectable error detection in flash memory
US20070300130A1 (en) 2006-05-17 2007-12-27 Sandisk Corporation Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US7701764B2 (en) 2006-05-17 2010-04-20 Micron Technology, Inc. Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
US7606084B2 (en) 2006-06-19 2009-10-20 Sandisk Corporation Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
JP4842719B2 (ja) 2006-06-28 2011-12-21 株式会社日立製作所 ストレージシステム及びそのデータ保護方法
WO2008003094A2 (en) 2006-06-29 2008-01-03 Digital Fountain, Inc. Efficient representation of symbol-based transformations with application to encoding and decoding of forward error correction codes
US7774684B2 (en) 2006-06-30 2010-08-10 Intel Corporation Reliability, availability, and serviceability in a memory device
US7403438B2 (en) 2006-07-12 2008-07-22 Infineon Technologies Flash Gmbh & Co. Kg Memory array architecture and method for high-speed distribution measurements
JP2008047273A (ja) 2006-07-20 2008-02-28 Toshiba Corp 半導体記憶装置およびその制御方法
US7831895B2 (en) 2006-07-25 2010-11-09 Communications Coding Corporation Universal error control coding system for digital communication and data storage systems
TW200813724A (en) 2006-07-28 2008-03-16 Samsung Electronics Co Ltd Multipath accessible semiconductor memory device with host interface between processors
US20080052446A1 (en) 2006-08-28 2008-02-28 Sandisk Il Ltd. Logical super block mapping for NAND flash memory
US7450425B2 (en) 2006-08-30 2008-11-11 Micron Technology, Inc. Non-volatile memory cell read failure reduction
US7566987B2 (en) 2006-09-14 2009-07-28 Lutron Electronics Co., Inc. Method of powering up a plurality of loads in sequence
KR100843133B1 (ko) 2006-09-20 2008-07-02 삼성전자주식회사 플래시 메모리에서 매핑 정보 재구성을 위한 장치 및 방법
TW200816651A (en) 2006-09-25 2008-04-01 Sunplus Technology Co Ltd Decoding method and system of real-time wireless channel estimation
US7886204B2 (en) 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US8171380B2 (en) 2006-10-10 2012-05-01 Marvell World Trade Ltd. Adaptive systems and methods for storing and retrieving data to and from memory cells
JP2008117195A (ja) 2006-11-06 2008-05-22 Hitachi Ltd 半導体記憶装置
TWI307100B (en) 2006-11-07 2009-03-01 Macronix Int Co Ltd Memory and method for reading error checking thereof
US7508703B2 (en) 2006-11-13 2009-03-24 Sandisk Corporation Non-volatile memory with boost structures
CN101681282A (zh) 2006-12-06 2010-03-24 弗森多系统公司（dba弗森-艾奥） 用于共享的、前端、分布式raid的装置、系统和方法
US8074011B2 (en) 2006-12-06 2011-12-06 Fusion-Io, Inc. Apparatus, system, and method for storage space recovery after reaching a read count limit
KR100808664B1 (ko) 2006-12-08 2008-03-07 한국전자통신연구원 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
KR100881669B1 (ko) 2006-12-18 2009-02-06 삼성전자주식회사 비휘발성 데이터 저장장치의 정적 데이터 영역 검출 방법,마모도 평준화 방법 및 데이터 유닛 병합 방법과 그 장치
WO2008075292A2 (en) 2006-12-18 2008-06-26 Nxp B.V. Power-on temperature sensor/spd detect
US7620781B2 (en) 2006-12-19 2009-11-17 Intel Corporation Efficient Bloom filter
KR100842680B1 (ko) 2007-01-08 2008-07-01 삼성전자주식회사 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
US7603490B2 (en) 2007-01-10 2009-10-13 International Business Machines Corporation Barrier and interrupt mechanism for high latency and out of order DMA device
KR100855587B1 (ko) 2007-01-17 2008-09-01 삼성전자주식회사 메일박스 영역을 가지는 멀티 패스 액세스블 반도체 메모리장치 및 그에 따른 메일박스 액세스 제어방법
US7596643B2 (en) 2007-02-07 2009-09-29 Siliconsystems, Inc. Storage subsystem with configurable buffer
US7913022B1 (en) 2007-02-14 2011-03-22 Xilinx, Inc. Port interface modules (PIMs) in a multi-port memory controller (MPMC)
KR100918707B1 (ko) 2007-03-12 2009-09-23 삼성전자주식회사 플래시 메모리를 기반으로 한 메모리 시스템
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
JP4897524B2 (ja) 2007-03-15 2012-03-14 株式会社日立製作所 ストレージシステム及びストレージシステムのライト性能低下防止方法
KR100907218B1 (ko) 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
WO2008121553A1 (en) 2007-03-29 2008-10-09 Sandisk Corporation Non-volatile storage with decoding of data using reliability metrics based on multiple reads
WO2008121577A1 (en) 2007-03-31 2008-10-09 Sandisk Corporation Soft bit data transmission for error correction control in non-volatile memory
US8032724B1 (en) 2007-04-04 2011-10-04 Marvell International Ltd. Demand-driven opportunistic garbage collection in memory components
US7996642B1 (en) 2007-04-25 2011-08-09 Marvell International Ltd. Digital locked loop on channel tagged memory requests for memory optimization
US8151171B2 (en) 2007-05-07 2012-04-03 Broadcom Corporation Operational parameter adaptable LDPC (low density parity check) decoder
US8073648B2 (en) 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US7930547B2 (en) 2007-06-15 2011-04-19 Alcatel-Lucent Usa Inc. High accuracy bloom filter using partitioned hashing
KR100891005B1 (ko) 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
JP2009020986A (ja) 2007-07-15 2009-01-29 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ装置及びディスク・ドライブ装置において不揮発性半導体メモリ領域上のデータを管理するテーブルを保存する方法
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
US8024525B2 (en) 2007-07-25 2011-09-20 Digi-Data Corporation Storage control unit with memory cache protection via recorded log
US8724789B2 (en) 2007-08-06 2014-05-13 Yellow Pages Systems and methods to connect people for real time communications via directory assistance
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
US8095851B2 (en) 2007-09-06 2012-01-10 Siliconsystems, Inc. Storage subsystem capable of adjusting ECC settings based on monitored conditions
JP4404125B2 (ja) 2007-09-12 2010-01-27 株式会社デンソー 電子制御装置及び信号監視回路
US8139412B2 (en) 2007-10-31 2012-03-20 Agere Systems Inc. Systematic error correction for multi-level flash memory
US7894264B2 (en) 2007-11-07 2011-02-22 Micron Technology, Inc. Controlling a memory device responsive to degradation
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
US8429492B2 (en) 2007-11-30 2013-04-23 Marvell World Trade Ltd. Error correcting code predication system and method
WO2009072102A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
US8386806B2 (en) * 2007-12-17 2013-02-26 Intel Corporation Integrated power management logic
US8245101B2 (en) 2007-12-27 2012-08-14 Sandisk Enterprise Ip Llc Patrol function used in flash storage controller to detect data errors
CN101632068B (zh) 2007-12-28 2015-01-14 株式会社东芝 半导体存储装置
US20090172335A1 (en) 2007-12-31 2009-07-02 Anand Krishnamurthi Kulkarni Flash devices with raid
US8159874B2 (en) 2008-01-22 2012-04-17 Micron Technology, Inc. Cell operation monitoring
US8271515B2 (en) 2008-01-29 2012-09-18 Cadence Design Systems, Inc. System and method for providing copyback data integrity in a non-volatile memory system
JP4617405B2 (ja) 2008-02-05 2011-01-26 富士通株式会社 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム
JP4672743B2 (ja) 2008-03-01 2011-04-20 株式会社東芝 誤り訂正装置および誤り訂正方法
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
JP2009266349A (ja) 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
US8185706B2 (en) 2008-04-30 2012-05-22 Apple Inc. Copyback optimization for memory system
US8316244B1 (en) * 2008-05-13 2012-11-20 Netapp, Inc. Power failure system and method for storing request information
KR101518199B1 (ko) 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
KR101412974B1 (ko) 2008-05-28 2014-06-30 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101412690B1 (ko) 2008-05-28 2014-06-27 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
JP5072723B2 (ja) 2008-06-11 2012-11-14 株式会社東芝 不揮発性半導体記憶装置
US8959280B2 (en) 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
US8627169B2 (en) 2008-06-20 2014-01-07 Cadence Design Systems, Inc. Method and apparatus for dynamically configurable multi level error correction
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US8037380B2 (en) 2008-07-08 2011-10-11 International Business Machines Corporation Verifying data integrity of a non-volatile memory system during data caching process
US8325554B2 (en) 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
KR101436506B1 (ko) 2008-07-23 2014-09-02 삼성전자주식회사 메모리 장치 및 메모리 데이터 프로그래밍 방법
US8130552B2 (en) 2008-09-11 2012-03-06 Sandisk Technologies Inc. Multi-pass programming for memory with reduced data storage requirement
US8429514B1 (en) 2008-09-24 2013-04-23 Network Appliance, Inc. Dynamic load balancing of distributed parity in a RAID array
KR101484556B1 (ko) 2008-10-28 2015-01-20 삼성전자주식회사 독출 보상 회로
US8023334B2 (en) 2008-10-31 2011-09-20 Micron Technology, Inc. Program window adjust for memory cell signal line delay
US9063874B2 (en) 2008-11-10 2015-06-23 SanDisk Technologies, Inc. Apparatus, system, and method for wear management
KR101516577B1 (ko) 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR20100058166A (ko) 2008-11-24 2010-06-03 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101555022B1 (ko) 2008-12-02 2015-09-23 삼성전자주식회사 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 맵핑정보 복원 방법
US8209466B2 (en) 2008-12-16 2012-06-26 Intel Corporation Methods and systems to allocate addresses in a high-endurance/low-endurance hybrid flash memory
US9128699B2 (en) 2008-12-22 2015-09-08 Intel Corporation Method and system for queuing transfers of multiple non-contiguous address ranges with a single command
KR101535225B1 (ko) 2009-01-06 2015-07-09 삼성전자주식회사 디코딩 방법 및 그 방법을 이용하는 메모리 시스템 장치
KR100996009B1 (ko) 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8645749B2 (en) 2009-02-04 2014-02-04 Micron Technology, Inc. Systems and methods for storing and recovering controller data in non-volatile memory devices
KR20100090439A (ko) 2009-02-06 2010-08-16 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치
KR20100093885A (ko) 2009-02-17 2010-08-26 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8042011B2 (en) 2009-04-28 2011-10-18 Synopsys, Inc. Runtime programmable BIST for testing a multi-port memory device
US20100281207A1 (en) 2009-04-30 2010-11-04 Miller Steven C Flash-based data archive storage system
KR101575248B1 (ko) 2009-04-30 2015-12-07 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함하는 메모리 시스템
US8885434B2 (en) 2009-06-17 2014-11-11 Stmicroelectronics International N.V. Retention of data during stand-by mode
US8627117B2 (en) 2009-06-26 2014-01-07 Seagate Technology Llc Device with power control feature involving backup power reservoir circuit
US8479032B2 (en) 2009-06-26 2013-07-02 Seagate Technology Llc Systems, methods and devices for regulation or isolation of backup power in memory devices
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US8880835B2 (en) 2009-07-07 2014-11-04 International Business Machines Corporation Adjusting location of tiered storage residence based on usage patterns
US7941696B2 (en) 2009-08-11 2011-05-10 Texas Memory Systems, Inc. Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8464106B2 (en) 2009-08-24 2013-06-11 Ocz Technology Group, Inc. Computer system with backup function and method therefor
US8254170B2 (en) 2009-08-25 2012-08-28 Sandisk Il Ltd. Preloading data into a flash storage device
US8077515B2 (en) 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
US8289801B2 (en) 2009-09-09 2012-10-16 Fusion-Io, Inc. Apparatus, system, and method for power reduction management in a storage device
US8478725B2 (en) 2009-09-14 2013-07-02 Vmware, Inc. Method and system for performing live migration of persistent data of a virtual machine
US8171257B2 (en) 2009-09-25 2012-05-01 International Business Machines Corporation Determining an end of valid log in a log of write records using a next pointer and a far ahead pointer
JP5197544B2 (ja) 2009-10-05 2013-05-15 株式会社東芝 メモリシステム
US8312349B2 (en) 2009-10-27 2012-11-13 Micron Technology, Inc. Error detection/correction based memory management
US8423866B2 (en) 2009-10-28 2013-04-16 SanDisk Technologies, Inc. Non-volatile memory and method with post-write read and adaptive re-write to manage errors
CN101699406B (zh) 2009-11-12 2011-12-14 威盛电子股份有限公司 数据储存系统与方法
US8335123B2 (en) 2009-11-20 2012-12-18 Sandisk Technologies Inc. Power management of memory systems
US8090988B2 (en) * 2009-11-24 2012-01-03 Virtium Technology, Inc. Saving information to flash memory during power failure
US8130553B2 (en) 2009-12-02 2012-03-06 Seagate Technology Llc Systems and methods for low wear operation of solid state memory
US8250380B2 (en) 2009-12-17 2012-08-21 Hitachi Global Storage Technologies Netherlands B.V. Implementing secure erase for solid state drives
TWI399645B (zh) 2010-01-15 2013-06-21 Silicon Motion Inc 管理記憶體讀出資料之方法以及記憶裝置
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8213255B2 (en) 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
GB201003017D0 (en) * 2010-02-23 2010-04-07 Icera Inc Method and system for controlling a supply voltage
US8355280B2 (en) 2010-03-09 2013-01-15 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and operating method thereof
US8458417B2 (en) 2010-03-10 2013-06-04 Seagate Technology Llc Garbage collection in a storage device
US8365041B2 (en) 2010-03-17 2013-01-29 Sandisk Enterprise Ip Llc MLC self-raid flash data protection scheme
US8164967B2 (en) 2010-03-24 2012-04-24 Apple Inc. Systems and methods for refreshing non-volatile memory
US9183134B2 (en) 2010-04-22 2015-11-10 Seagate Technology Llc Data segregation in a storage device
JP2011233114A (ja) 2010-04-30 2011-11-17 Toshiba Corp メモリシステム
EP2386958A1 (en) 2010-05-13 2011-11-16 Assa Abloy AB Method for incremental anti-tear garbage collection
US20110283119A1 (en) 2010-05-13 2011-11-17 GCCA Inc. System and Method for Providing Energy Efficient Cloud Computing
CN102906957B (zh) 2010-06-01 2016-01-27 皇家飞利浦电子股份有限公司 用于向各个电负载顺序地施加电力的系统和方法
JP5596143B2 (ja) 2010-06-29 2014-09-24 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US8737141B2 (en) 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US8737136B2 (en) 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US20120023144A1 (en) 2010-07-21 2012-01-26 Seagate Technology Llc Managing Wear in Flash Memory
US8503238B1 (en) 2010-07-21 2013-08-06 Sk Hynix Memory Solutions Inc. Error recovery for flash memory
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
CN102385902A (zh) 2010-09-01 2012-03-21 建兴电子科技股份有限公司 固态储存装置及其数据控制方法
JP2012058860A (ja) 2010-09-06 2012-03-22 Toshiba Corp メモリシステム
US8417878B2 (en) 2010-09-20 2013-04-09 Seagate Technology Llc Selection of units for garbage collection in flash memory
US8738846B2 (en) 2010-10-15 2014-05-27 Arkologic Limited File system-aware solid-state storage management system
US20120275466A1 (en) 2010-10-21 2012-11-01 Texas Instruments Incorporated System and method for classifying packets
CN103329103B (zh) 2010-10-27 2017-04-05 希捷科技有限公司 使用用于基于闪存的数据存储的自适应ecc技术的方法和设备
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
KR101774496B1 (ko) 2010-12-08 2017-09-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 장치들, 및 이의 동작 방법
KR20120064462A (ko) 2010-12-09 2012-06-19 삼성전자주식회사 메모리 컨트롤러, 이의 오류정정 방법, 및 이를 포함하는 메모리 시스템
US8615681B2 (en) 2010-12-14 2013-12-24 Western Digital Technologies, Inc. System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss
US9038066B2 (en) 2010-12-22 2015-05-19 Vmware, Inc. In-place snapshots of a virtual disk configured with sparse extent
TWI446345B (zh) 2010-12-31 2014-07-21 Silicon Motion Inc 用來進行區塊管理之方法以及記憶裝置及控制器
JP2012151676A (ja) 2011-01-19 2012-08-09 Jvc Kenwood Corp 復号装置および復号方法
US8966319B2 (en) 2011-02-22 2015-02-24 Apple Inc. Obtaining debug information from a flash memory device
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
US8874515B2 (en) 2011-04-11 2014-10-28 Sandisk Enterprise Ip Llc Low level object version tracking using non-volatile memory write generations
US8909888B2 (en) 2011-04-29 2014-12-09 Seagate Technology Llc Secure erasure of data from a non-volatile memory
US8713380B2 (en) 2011-05-03 2014-04-29 SanDisk Technologies, Inc. Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
US8745318B2 (en) 2011-06-28 2014-06-03 Seagate Technology Llc Parameter tracking for memory devices
US8898373B1 (en) 2011-06-29 2014-11-25 Western Digital Technologies, Inc. System and method for improving wear-leveling performance in solid-state memory
US9378138B2 (en) 2011-06-29 2016-06-28 International Business Machines Corporation Conservative garbage collection and access protection
US8645773B2 (en) 2011-06-30 2014-02-04 Seagate Technology Llc Estimating temporal degradation of non-volatile solid-state memory
US20130024735A1 (en) 2011-07-19 2013-01-24 Ocz Technology Group Inc. Solid-state memory-based storage method and device with low error rate
US8566667B2 (en) 2011-07-29 2013-10-22 Stec, Inc. Low density parity check code decoding system and method
US20130047045A1 (en) 2011-08-19 2013-02-21 Stec, Inc. Error indicator from ecc decoder
US9047210B2 (en) 2011-09-15 2015-06-02 Sandisk Technologies Inc. Data storage device and method to correct bit values using multiple read voltages
CN103946814B (zh) 2011-09-30 2017-06-06 英特尔公司 计算机系统中的非易失性随机存取存储器的自主初始化
US8516019B2 (en) 2011-10-03 2013-08-20 Oracle America, Inc. Time-based object aging for generational garbage collectors
US8825721B2 (en) 2011-10-03 2014-09-02 Oracle International Corporation Time-based object aging for generational garbage collectors
KR101522848B1 (ko) 2011-10-05 2015-05-26 엘에스아이 코포레이션 비휘발성 스토리지에 대한 셀프-저널링 및 계층적 일치성
US8711619B2 (en) 2011-10-18 2014-04-29 Seagate Technology Llc Categorizing bit errors of solid-state, non-volatile memory
US10359949B2 (en) 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
US8683297B2 (en) 2011-11-02 2014-03-25 Sandisk Technologies Inc. Systems and methods of generating a replacement default read threshold
CN103917964A (zh) 2011-11-02 2014-07-09 国立大学法人东京大学 存储控制器和数据存储装置
US8456919B1 (en) 2011-11-10 2013-06-04 Sandisk Technologies Inc. Method and apparatus to provide data including hard bit data and soft bit data to a rank modulation decoder
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US8830746B2 (en) 2011-12-28 2014-09-09 Apple Inc. Optimized threshold search in analog memory cells using separator pages of the same type as read pages
JP2013142947A (ja) 2012-01-10 2013-07-22 Sony Corp 記憶制御装置、記憶装置および記憶制御装置の制御方法
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
WO2013112332A1 (en) 2012-01-24 2013-08-01 Apple Inc. Enhanced programming and erasure schemes for analog memory cells
US8964482B2 (en) 2012-01-30 2015-02-24 Freescale Semiconductor, Inc. Dynamic healing of non-volatile memory cells
US8817569B2 (en) 2012-03-19 2014-08-26 Sandisk Technologies Inc. Immunity against temporary and short power drops in non-volatile memory
US20130290611A1 (en) 2012-03-23 2013-10-31 Violin Memory Inc. Power management in a flash memory
US8923066B1 (en) 2012-04-09 2014-12-30 Sk Hynix Memory Solutions Inc. Storage of read thresholds for NAND flash storage using linear approximation
US8645886B2 (en) * 2012-04-16 2014-02-04 Freescale Semiconductor, Inc. Integrated circuit power management verification method
US8990477B2 (en) 2012-04-19 2015-03-24 Sandisk Technologies Inc. System and method for limiting fragmentation
US20130343131A1 (en) 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US8634267B2 (en) 2012-05-14 2014-01-21 Sandisk Technologies Inc. Flash memory chip power management for data reliability and methods thereof
KR20140028481A (ko) 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
US9329986B2 (en) 2012-09-10 2016-05-03 Sandisk Technologies Inc. Peak current management in multi-die non-volatile memory devices
US8938656B2 (en) 2012-09-14 2015-01-20 Sandisk Technologies Inc. Data storage device with intermediate ECC stage
US9128690B2 (en) 2012-09-24 2015-09-08 Texas Instruments Incorporated Bus pin reduction and power management
US9104328B2 (en) 2012-10-31 2015-08-11 Hitachi, Ltd. Storage apparatus and method for controlling storage apparatus
US8634248B1 (en) 2012-11-09 2014-01-21 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US8930778B2 (en) 2012-11-15 2015-01-06 Seagate Technology Llc Read disturb effect determination
US8949544B2 (en) 2012-11-19 2015-02-03 Advanced Micro Devices, Inc. Bypassing a cache when handling memory requests
US8869008B2 (en) 2013-01-17 2014-10-21 Apple Inc. Adaptation of analog memory cell read thresholds using partial ECC syndromes
KR20140100330A (ko) 2013-02-06 2014-08-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US9383795B2 (en) 2013-03-10 2016-07-05 Seagate Technololgy Llc Storage device power failure infrastructure
US9042181B2 (en) 2013-03-15 2015-05-26 SanDisk Technologies, Inc. Periodic erase operation for a non-volatile medium
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration

Also Published As

Publication number Publication date
CN106133837A (zh) 2016-11-16
TWI632556B (zh) 2018-08-11
DE112014005090B4 (de) 2020-12-17
DE112014005090T5 (de) 2016-08-11
TW201532066A (zh) 2015-08-16
US9263156B2 (en) 2016-02-16
WO2015069667A1 (en) 2015-05-14
US20150127999A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US9250676B2 (en) Power failure architecture and verification
US10127952B2 (en) Power control module using protection circuit for regulating backup voltage to power load during power fault
US9129665B2 (en) Dynamic brownout adjustment in a storage device
US9235245B2 (en) Startup performance and power isolation
US8479032B2 (en) Systems, methods and devices for regulation or isolation of backup power in memory devices
US20150279463A1 (en) Adjustable non-volatile memory regions of dram-based memory module
US9984762B1 (en) Cascaded E-fuse switch circuits to control data backup in a storage device
US9280429B2 (en) Power fail latching based on monitoring multiple power supply voltages in a storage device
KR20110015273A (ko) 보조 전원 장치를 포함하는 사용자 장치
US11003237B2 (en) Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device
TW201541459A (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN106133837B (zh) 用于在储存装置中调整跳闸点的系统和方法
TWI601142B (zh) 電壓斜線上升檢測之技術
US11830568B2 (en) Power management component for memory sub-system power cycling
US20150248334A1 (en) Firmware Reversion Trigger and Control
US9244785B2 (en) Simulated power failure and data hardening
JP2020154431A (ja) 電子機器及び電子機器の情報記録方法
US10438668B2 (en) Power supply management device and memory system
WO2015054073A1 (en) Method of protecting data in a storage device, storage device and storage device system
US10817188B2 (en) Data storing method and system initializing method after sudden power-off event
TW201624298A (zh) 儲存裝置及計算機系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200114

Termination date: 20211104

CF01 Termination of patent right due to non-payment of annual fee