KR20100090439A - 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20100090439A
KR20100090439A KR1020090009708A KR20090009708A KR20100090439A KR 20100090439 A KR20100090439 A KR 20100090439A KR 1020090009708 A KR1020090009708 A KR 1020090009708A KR 20090009708 A KR20090009708 A KR 20090009708A KR 20100090439 A KR20100090439 A KR 20100090439A
Authority
KR
South Korea
Prior art keywords
value
interference
read
threshold
cell
Prior art date
Application number
KR1020090009708A
Other languages
English (en)
Inventor
이상규
정승재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090009708A priority Critical patent/KR20100090439A/ko
Priority to US12/647,655 priority patent/US8154919B2/en
Publication of KR20100090439A publication Critical patent/KR20100090439A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치에 관한 것으로서, 본 발명이 불휘발성 메모리 장치는 독출전압과 셀의 문턱전압과의 마진인 독출마진의 임계치를 산출하기 위한 독출마진 임계치 산출부, 셀의 문턱전압에 영향을 주는 간섭(interference)치를 산출하기 위한 간섭치 산출부, 상기 임계치와 상기 간섭치를 비교하여 그 결과값을 출력하는 비교부, 상기 비교부에서 출력된 결과값에 따라, 제1독출전압으로 셀에 저장된 데이터를 읽어들인 제1데이터와 제2독출전압으로 셀에 저장된 데이터를 읽어들인 제2데이터 중에서 하나를 선택하여 출력하는 데이터 선택부를 포함한다.
간섭, interference, 독출전압, 임계치, 문턱전압.

Description

불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치 {Reading method of nonvolatile memory device, and nonvolatile memory device implementing the same}
본 발명은 불휘발성 메모리 장치에 관한 것으로서, 특히 불휘발성 메모리 장치에서 독출동작시에 간섭(interference) 현상에 따른 오류를 감소시킬 수 있는 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
이러한 불휘발성 메모리 장치의 프로그램 방법에 있어서, 인접한 셀의 문턱 전압 변화에 따라 다양한 형태의 간섭(interference)현상이 발생하고 있다. 특히 하나의 셀에 2비트이상의 데이터를 저장시킬 수 있는 멀티 레벨 셀 프로그램 방법에서는 각 상태별 문턱전압의 마진이 좁아지므로, 이러한 간섭현상에 의한 오작동 문제가 발생할 수 있다. 따라서 인접셀의 프로그램 동작에 의한 간섭현상을 최소화할 필요가 있다.
멀티 레벨 셀 프로그램방법은 하나의 셀에 2비트 이상의 정보를 저장시키기 위한 프로그램 방법이다. 싱글 레벨 셀 프로그램 방법에서는 프로그램 동작에 의하여 문턱전압이 구별되는 서로 다른 두 개의 상태를 만든다. 그러나 멀티 레벨 셀 프로그램 방법에서는 이와 같은 프로그램 동작을 반복 수행하여 2 비트 이상의 정보를 저장시키게 된다.
도 1은 불휘발성 메모리 장치의 간섭(interference) 현상을 설명하기 위한 도면이다. 도 1에서 점선은 간섭현상이 발생하지 않은 경우의 문턱전압 분포를 나타내고, 실선은 간섭현상이 발생한 경우의 문턱전압 분포를 나타낸다. A는 간섭현상이 발생하여 문턱전압이 겹쳐진 부분을 표시한 것이다.
이처럼 하나의 셀에 다수의 데이터를 저장함으로써, 각 데이터를 구분하는 문턱전압(Threshold voltage, Vt)의 갯수가 늘어나고, 이에 따라 문턱전압 간의 간격이 좁아진다. 따라서, 도 1에서 보는 바와 같이 각 문턱전압이 겹쳐지는 간섭현상이 발생할 수 있고, 이는 독출 동작시에 데이터를 정확히 읽을 수 없게 되는 오류를 초래하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 멀티 레벨 셀과 같이 하나의 셀에 여러 개의 데이터가 저장되는 경우, 간섭현상으로 인한 독출동작의 오류를 개선할 수 있는 방법 및 불휘발성 메모리 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명이 불휘발성 메모리 장치는 독출전압과 셀의 문턱전압과의 마진인 독출마진의 임계치를 산출하기 위한 독출마진 임계치 산출부, 셀의 문턱전압에 영향을 주는 간섭(interference)치를 산출하기 위한 간섭치 산출부, 상기 임계치와 상기 간섭치를 비교하여 그 결과값을 출력하는 비교부, 상기 비교부에서 출력된 결과값에 따라, 제1독출전압으로 셀에 저장된 데이터를 읽어들인 제1데이터와 제2독출전압으로 셀에 저장된 데이터를 읽어들인 제2데이터 중에서 하나를 선택하여 출력하는 데이터 선택부를 포함한다.
상기 제1독출전압은 일반적인 독출전압이고, 상기 제2독출전압은 상기 제1독출전압에 셀의 문턱전압에 영향을 주는 간섭치를 보상한 것일 수 있다. 이때, 상기 제2독출전압은 상기 제1독출전압에 상기 간섭치의 최대값을 더하는 것이 바람직하다.
상기 데이터 선택부는 상기 비교부에서 상기 간섭치가 상기 임계치 미만일 때의 결과값을 출력하면 상기 제1데이터를 선택하여 출력하고, 상기 간섭치가 상기 임계치 이상일 때의 결과값을 출력하면 상기 제2데이터를 선택하여 출력할 수 있다.
상기 간섭치 산출부는, 특정 셀에 대한 프로그램시 영향을 받는 간섭 계수를 저장하기 위한 계수 저장부, 프로그램시 셀의 문턱전압의 이동치를 저장하기 위한 문턱전압 이동치 저장부, 상기 간섭 계수와 상기 이동치를 이용하여 디지털 값의 간섭치를 계산하기 위한 계산부, 상기 디지털 값의 간섭치를 아날로그 데이터로 변환하기 위한 DAC(Digital to Analog Convertor)를 포함한다.
상기 간섭치 산출부는 감지된 온도에 따른 보상비율을 상기 DAC를 통해 나온 아날로그 데이터에 적용하여 출력하기 위한 온도보상 처리부를 더 포함할 수 있다.
상기 간섭치 산출부는 온도를 감지하기 위한 온도감지부를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법은 셀의 문턱전압에 영향을 주는 간섭(interference)치를 산출하는 단계, 독출전압과 셀의 문턱전압과의 마진인 독출마진의 임계치를 산출하는 단계, 제1독출전압으로 셀에 저장된 데이터를 읽는 단계, 상기 제1독출전압에 셀의 문턱전압에 영향을 주는 간섭치를 보상한 독출전압인 제2독출전압으로 셀에 저장된 데이터를 읽는 단계, 상기 간섭치와 상기 임계치를 비교하여, 상기 간섭치가 상기 임계치 미만이면 제1데이터를 출력하고, 상기 간섭치가 상기 임계치 이상이면 제2데이터를 출력하는 단계를 포함한다.
상기 제2독출전압은 상기 제1독출전압에 상기 간섭치의 최대값을 더한 것일 수 있다.
상기 간섭치를 산출하는 단계는, 특정 셀에 대한 프로그램시 영향을 받는 간섭 계수를 저장하는 단계, 프로그램시 셀의 문턱전압의 이동치를 저장하는 단계, 상기 간섭 계수와 상기 이동치를 이용하여 간섭치를 계산하는 단계를 포함할 수 있다.
이때, 상기 간섭치를 계산하는 단계는, 상기 간섭 계수와 상기 이동치를 이용하여 디지털 값의 간섭치를 계산하는 단계와, 상기 디지털 값의 간섭치를 아날로그 데이터로 변환하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서 감지된 온도에 따른 보상비율을 상기 계산된 간섭치에 적용하여 출력하는 단계를 더 포함할 수 있다.
본 발명에 의하면 불휘발성 메모리 장치에서 간섭현상에 의해 발생하는 독출 오류를 개선함으로써, 제품의 특성 및 제조수율을 향상시킬 수 있는 효과가 있다.
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가 지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는 불휘발성 메모리 장치의 셀 어레이를 도시한 도면이다.
도 2를 참조하면, 메모리 셀 어레이는 데이타를 저장하는 메모리 셀들(MCn -1, MCn, MCn +1)과, 메모리 셀들을 선택하는 워드 라인들(WLn -1, WLn, WLn +1)과, 메모리 셀의 데이타를 입출력할 수 있는 비트 라인들(BLo, BLe)을 포함하며, 복수개의 워드 라인들 및 복수개의 비트 라인들이 메트릭스 형태로 배열된 구조이다. 또한, 비트라인들은 이븐(even) 비트라인(BLe)과 오드(Odd) 비트라인(BLo)이 교대로 메모리 셀 스트링에 연결되어 있다.
도 3은 불휘발성 메모리 장치에서 프로그램이 진행되는 순서를 도시한 도면이다.
도 3을 참조하면, 먼저 워드라인(WLn-1)의 오드 비트라인에서 LSB(Least Significant Bit) 프로그램 동작이 실시되고, 이븐 비트라인에서 LSB 프로그램 동작이 실시된다. 그리고, 바로 위 워드라인(WLn)의 오드 비트라인과 이븐 비트라인에서 LSB 프로그램이 실시된다. 이어서, 다시 워드라인(WLn-1)의 오드 비트라인과 이븐 비트라인에서 MSB(Most Significant Bit) 프로그램이 실시된다. 이런 식으로, 도3에 표시된 번호순서대로 LSB 및 MSB 프로그램이 실시된다.
이때, "2,8"로 표시된 셀의 경우 프로그램 동작이 완료된 뒤 프로그램 동작이 수행되는 셀들에 의하여 간섭(interference) 현상을 받게 된다. 즉, A는 Y방향의 인접셀의 프로그램 동작에 의한 커플링 비를 나타내고, B는 X 방향의 인접셀의 프로그램 동작에 의한 커플링 비를 나타내며, C는 대각방향의 인접셀의 프로그램 동작에 의한 커플링 비를 나타낸다.
도 4는 불휘발성 메모리 장치에서 멀티 레벨 셀 프로그램 방식을 설명하기 위한 도면이다.
도 4를 참조하면, 먼저 LSB 프로그램 동작에 의하여 메모리 셀의 문턱전압이 (1,1)에서 (1,0) 상태로 이동된다. 그리고, MSB 프로그램 동작에 의하여 (1,1) 상태의 메모리 셀 중 일부가 (0,1) 상태로 이동되고, (1,0) 상태의 메모리 셀 중 일부가 (0,0) 상태로 이동된다.
지금까지 멀티 레벨 셀의 프로그램시에 발생하는 간섭 현상에 대해 설명하였고, 이제 간섭현상에 따른 독출 오류를 개선하기 위한 구체적인 내용에 대하여 설명하고자 한다.
도 5는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 블록도이다. 불휘발성 메모리 장치는 간섭치 산출부(100), 독출마진 임계치 산출부(200), 비교부(300), 데이터 선택부(400)를 포함한다.
간섭치 산출부(100)는 셀의 문턱전압에 영향을 주는 간섭치(ΔVtin)를 산출하는 역할을 한다.
독출마진 임계치 산출부(200)는 독출전압과 셀의 문턱전압과의 마진인 독출마진의 임계치(ΔVtth)를 산출하는 역할을 한다. 도 8에 독출마진 임계치(ΔVtth)가 도시되어 있다.
비교부(300)는 임계치(ΔVtth)와 간섭치(ΔVtin)를 비교하여 그 결과값을 출력한다.
데이터 선택부(400)는 비교부(300)에서 출력된 결과값에 따라, 제1독출전압으로 셀에 저장된 데이터를 읽어들인 제1데이터와 제2독출전압으로 셀에 저장된 데이터를 읽어들인 제2데이터 중에서 하나를 선택하여 출력한다. 이때, 제1독출전압은 일반적인 독출전압이고, 제2독출전압은 제1독출전압에 간섭치(ΔVtin)를 보상한 독출전압인 것이 바람직하다. 예를 들어, 제2독출전압은 제1독출전압에 간섭치(ΔVtin)의 최대값을 더한 값일 수 있다.
도 8에서 제1상태의 이상적인 문턱 전압분포(10a)와, 제2상태의 이상적인 문턱 전압분포(10b)가 도시되어 있으며, 제1상태의 실제 문턱 전압분포(20a)와, 제2상태의 실제 문턱 전압분포(20b)가 도시되어 있다. 제1상태의 실제 문턱 전압분포(20a)와 제2상태의 실제 문턱 전압분포(20b) 사이에 간섭현상에 의해 서로 겹쳐진 부분(A)이 나타난다. 이때, 제1독출전압(Vr1)은 일반적인 독출전압이며, 제2독출전압(Vr2)은 제1독출전압(Vr1)에 간섭치(ΔVtin)의 최대값을 더한 값이다. 이처럼 본 발명에서는 하나의 셀에 대하여 제1독출전압(Vr1)으로 한번 읽고, 제2독출전압(Vr2)으로 한번 읽어서 총 2번 데이터를 읽어들인다.
본 발명에서 데이터 선택부(400)는 비교부(300)에서 간섭치(ΔVtin)가 임계 치(ΔVtth) 미만일 때의 결과값을 출력하면 제1데이터를 선택하여 출력하고, 간섭치(ΔVtin)가 임계치(ΔVtth) 이상일 때의 결과값을 출력하면 제2데이터를 선택하여 출력한다.
도 6은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에서 간섭치 산출부의 내부구성을 보여주는 블록도이다. 간섭치 산출부(100)는 계수 저장부(110), 문턱전압 이동치 저장부(120), 계산부(130), DAC(Digital to Analog Converter)(140), 온도보상 처리부(150)를 포함한다.
계수 저장부(110)는 특정 셀에 대한 프로그램시 영향을 받는 간섭 계수를 저장하는 역할을 한다. 예를 들어, 도 3에서 "2,8"로 표시된 셀이 주변 셀로부터 받는 A 성분 간섭, B 성분 간섭, C 성분 간섭이 존재하고, 이를 계수화한 간섭 계수가 계수 저장부(110)에 저장된다.
문턱전압 이동치 저장부(120)는 프로그램시 셀의 문턱전압의 이동치를 저장하는 역할을 한다. 예를 들어, 문턱전압 이동치 저장부(120)는 도 4에서 LSB 프로그램시에 "11" 상태에서 "10" 상태로 이동한 값, MSB 프로그램 시에 "11"상태에서 "01" 상태로 이동한 값, MSB 프로그램 시에 "10"상태에서 "00"상태로 이동한 값 등이 저장된다.
계산부(130)는 간섭 계수와 이동치를 이용하여 디지털 값의 간섭치를 계산하는 역할을 한다.
본 발명에서 수식을 이용하여 간섭치를 계산하는 예를 설명하면 다음과 같다. 예를 들어, 도 3에서 "2"번으로 표시된 셀의 경우, "4", "6" 번 셀이 프로그램 될 때 A성분의 간섭을 받고, "3"번 셀이 프로그램 될 때 B성분의 간섭을 받고, "5", "7"번 셀이 프로그램될 때 C성분의 간섭을 받는다. 이때, "2"번 셀에 대한 간섭치는,
간섭치(2)=A*Vt(1110)+A*MAX(Vt(1101), Vt(1000))+2*B*Vt(1110)+2*C*Vt(1110)+2*C*MAX(Vt(1101), VT(1000))
으로 나타낼 수 있다. 여기서 A는 A성분의 간섭계수, B는 B성분의 간섭계수, C는 C성분의 간섭계수이고, Vt(1110)는 "11"상태에서 "10"상태로 이동시의 문턱전압 이동치, Vt(1101)은 "11"상태에서 "01"상태로 이동시의 문턱전압 이동치, Vt(1000)은 "10"상태에서 "00"상태로 이동시의 문턱전압 이동치이고, MAX(x,y)는 최대값을 의미한다.
다른 예로서, 도 3에서 "8"번으로 표시된 셀의 경우, "12"번 셀이 프로그램될 때 A성분의 간섭을 받고, "9"번 셀이 프로그램될 때 B성분의 간섭을 받고, "13"번 셀이 프로그램될 때 C성분의 간섭을 받는다. 이때 "8"번 셀에 대한 간섭치는,
간섭치(8)=A*MAX(Vt(1101), Vt(1000))+2*B*MAX(Vt(1101), Vt(1000))+2*C*MAX(Vt(1101), Vt(1000))
으로 나타낼 수 있다. 여기서 A는 A성분의 간섭계수, B는 B성분의 간섭계수, C는 C성분의 간섭계수이고, Vt(1101)은 "11"상태에서 "01"상태로 이동시의 문턱전압 이동치, Vt(1000)은 "10"상태에서 "00"상태로 이동시의 문턱전압 이동치이고, MAX(x,y)는 최대값을 의미한다.
DAC(140)는 디지털 값의 간섭치를 아날로그 데이터로 변환하는 역할을 한다.
온도보상 처리부(150)는 감지된 온도에 따른 보상비율을 DAC(140)를 통해 나온 아날로그 데이터에 적용하여 출력하는 역할을 한다.
온도 감지부(160)는 온도를 감지하는 역할을 한다. 본 발명에서 온도 감지부(160)는 간섭치 산출부(100)에 포함될 수도 있고, 아니면 외부의 다른 구성요소로 구현될 수도 있다.
도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 개념도이다.
계산부(130)는 계수 저장부(110)에 저장된 간섭 계수와 문턱전압 이동치 저장부(120)에 저장된 문턱전압 이동치를 이용하여 디지털 값의 간섭치를 계산한다. 이 디지털 값의 간섭치는 DAC(140)를 거쳐서 아날로그 데이터로 변환되고, 온도보상 처리부(150)를 통해 온도에 따른 보정값이 적용되어 출력된다.
비교부(300)는 임계치(ΔVtth)와 간섭치(ΔVtin)를 비교하여 그 결과값을 출력한다.
데이터 선택부(400)에는 제1독출전압으로 읽은 데이터인 제1데이터와 제2독출전압으로 읽은 데이터인 제2데이터가 입력되고, 비교부(300)에서 출력된 결과값에 따라 제1데이터와 제2데이터 중에서 하나의 데이터를 선택하여 출력한다.
도 9는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 설 명하기 위한 흐름도이다.
셀의 문턱전압에 영향을 주는 간섭치(ΔVtin)를 산출한다(S901). 본 발명의 일 실시예에서 S901 단계는 특정 셀에 대한 프로그램시 영향을 받는 간섭 계수를 저장하는 단계, 프로그램시 셀의 문턱전압의 이동치를 저장하는 단계, 간섭 계수와 이동치를 이용하여 간섭치(ΔVtin)를 계산하는 단계를 포함하여 이루어진다.
이때, 간섭치(ΔVtin)를 계산하는 단계는, 간섭 계수와 이동치를 이용하여 디지털 값의 간섭치를 계산하는 단계와, 디지털 값의 간섭치를 아날로그 데이터로 변환하는 단계를 포함할 수 있다. 또한, 본 발명의 일 실시예에서 감지된 온도에 따른 보상비율을 계산된 간섭치(ΔVtin)에 적용하여 출력할 수 있다.
독출전압과 셀의 문턱전압과의 마진인 독출마진의 임계치(ΔVtth)를 산출한다(S903).
제1독출전압으로 셀에 저장된 데이터를 읽는다(S905). 본 발명에서 제1독출전압으로 읽은 데이터를 제1데이터라 한다.
제1독출전압에 셀의 문턱전압에 영향을 주는 간섭치(ΔVtin)를 보상한 독출전압인 제2독출전압으로 셀에 저장된 데이터를 읽는다(S907). 본 발명에서 제2독출전압으로 읽은 데이터를 제2데이터라 한다. 본 발명의 일 실시예에서 제2독출전압은 제1독출전압에 간섭치(ΔVtin)의 최대값을 더한 것일 수 있다.
간섭치(ΔVtin)와 임계치(ΔVtth)를 비교한다(S909).
간섭치(ΔVtin)가 임계치(ΔVtth) 미만이면 제1데이터를 출력한다(S911).
반대로, 간섭치(ΔVtin)가 임계치(ΔVtth) 이상이면 제2데이터를 출력한 다(S913).
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
도 1은 불휘발성 메모리 장치의 간섭(interference) 현상을 설명하기 위한 도면이다.
도 2는 불휘발성 메모리 장치의 셀 어레이를 도시한 도면이다.
도 3은 불휘발성 메모리 장치에서 프로그램이 진행되는 순서를 도시한 도면이다.
도 4는 불휘발성 메모리 장치에서 멀티 레벨 셀 프로그램 방식을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 블록도이다.
도 6은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에서 간섭치 산출부의 내부구성을 보여주는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 개념도이다.
도 8은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에서 독출 전압과 독출 마진을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 설명하기 위한 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 간섭치 산출부 200 독출마진 임계치 산출부
300 비교부 400 데이터 선택부
110 계수 저장부 120 문턱전압 이동치 저장부
130 계산부 140 DAC
150 온도보상 처리부 160 온도감지부

Claims (12)

  1. 독출전압과 셀의 문턱전압과의 마진인 독출마진의 임계치를 산출하기 위한 독출마진 임계치 산출부;
    셀의 문턱전압에 영향을 주는 간섭(interference)치를 산출하기 위한 간섭치 산출부;
    상기 임계치와 상기 간섭치를 비교하여 그 결과값을 출력하는 비교부;
    상기 비교부에서 출력된 결과값에 따라, 제1독출전압으로 셀에 저장된 데이터를 읽어들인 제1데이터와 제2독출전압으로 셀에 저장된 데이터를 읽어들인 제2데이터 중에서 하나를 선택하여 출력하는 데이터 선택부
    를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 제1독출전압은 일반적인 독출전압이고, 상기 제2독출전압은 상기 제1독출전압에 간섭치를 보상한 독출전압인 불휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 제2독출전압은 상기 제1독출전압에 상기 간섭치의 최대값을 더한 것인 불휘발성 메모리 장치.
  4. 제2항에 있어서,
    상기 데이터 선택부는 상기 비교부에서 상기 간섭치가 상기 임계치 미만일 때의 결과값을 출력하면 상기 제1데이터를 선택하여 출력하고, 상기 간섭치가 상기 임계치 이상일 때의 결과값을 출력하면 상기 제2데이터를 선택하여 출력하는 불휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 간섭치 산출부는,
    특정 셀에 대한 프로그램시 영향을 받는 간섭 계수를 저장하기 위한 계수 저장부;
    프로그램시 셀의 문턱전압의 이동치를 저장하기 위한 문턱전압 이동치 저장부;
    상기 간섭 계수와 상기 이동치를 이용하여 디지털 값의 간섭치를 계산하기 위한 계산부;
    상기 디지털 값의 간섭치를 아날로그 데이터로 변환하기 위한 DAC(Digital to Analog Converter)
    를 포함하는 불휘발성 메모리 장치.
  6. 제5항에 있어서,
    상기 간섭치 산출부는 감지된 온도에 따른 보상비율을 상기 DAC를 통해 나온 아날로그 데이터에 적용하여 출력하기 위한 온도보상 처리부를 더 포함하는 불휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 간섭치 산출부는 온도를 감지하기 위한 온도감지부를 더 포함하는 불휘발성 메모리 장치.
  8. 셀의 문턱전압에 영향을 주는 간섭(interference)치를 산출하는 단계;
    독출전압과 셀의 문턱전압과의 마진인 독출마진의 임계치를 산출하는 단계;
    제1독출전압으로 셀에 저장된 데이터를 읽는 단계;
    상기 제1독출전압에 셀의 문턱전압에 영향을 주는 간섭치를 보상한 독출전압인 제2독출전압으로 셀에 저장된 데이터를 읽는 단계;
    상기 간섭치와 상기 임계치를 비교하여, 상기 간섭치가 상기 임계치 미만이면 제1데이터를 출력하고, 상기 간섭치가 상기 임계치 이상이면 제2데이터를 출력하는 단계
    를 포함하는 불휘발성 메모리 장치의 독출 방법.
  9. 제8항에 있어서,
    상기 제2독출전압은 상기 제1독출전압에 상기 간섭치의 최대값을 더한 것인 불휘발성 메모리 장치의 독출 방법.
  10. 제8항에 있어서,
    상기 간섭치를 산출하는 단계는,
    특정 셀에 대한 프로그램시 영향을 받는 간섭 계수를 저장하는 단계;
    프로그램시 셀의 문턱전압의 이동치를 저장하는 단계;
    상기 간섭 계수와 상기 이동치를 이용하여 간섭치를 계산하는 단계
    를 포함하는 불휘발성 메모리 장치의 독출 방법.
  11. 제10항에 있어서,
    상기 간섭치를 계산하는 단계는,
    상기 간섭 계수와 상기 이동치를 이용하여 디지털 값의 간섭치를 계산하는 단계와,
    상기 디지털 값의 간섭치를 아날로그 데이터로 변환하는 단계
    를 포함하는 불휘발성 메모리 장치의 독출 방법.
  12. 제10항에 있어서,
    감지된 온도에 따른 보상비율을 상기 계산된 간섭치에 적용하여 출력하는 단계를 더 포함하는 불휘발성 메모리 장치의 독출 방법.
KR1020090009708A 2009-02-06 2009-02-06 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치 KR20100090439A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090009708A KR20100090439A (ko) 2009-02-06 2009-02-06 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치
US12/647,655 US8154919B2 (en) 2009-02-06 2009-12-28 Method of reading nonvolatile memory device and nonvolatile memory device for implementing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090009708A KR20100090439A (ko) 2009-02-06 2009-02-06 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100090439A true KR20100090439A (ko) 2010-08-16

Family

ID=42540284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090009708A KR20100090439A (ko) 2009-02-06 2009-02-06 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8154919B2 (ko)
KR (1) KR20100090439A (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US8533384B2 (en) 2007-12-27 2013-09-10 Sandisk Enterprise Ip Llc Flash memory controller garbage collection operations performed independently in multiple flash memory groups
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
US8611151B1 (en) 2008-11-06 2013-12-17 Marvell International Ltd. Flash memory read performance
US8947929B1 (en) 2008-11-06 2015-02-03 Marvell International Ltd. Flash-based soft information generation
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) * 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
US8365041B2 (en) 2010-03-17 2013-01-29 Sandisk Enterprise Ip Llc MLC self-raid flash data protection scheme
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
KR101756111B1 (ko) 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US9048876B2 (en) 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
KR20130077401A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITRM20070273A1 (it) * 2007-05-16 2008-11-17 Micron Technology Inc Lettura di celle di memoria non volatile a livello mutiplo.

Also Published As

Publication number Publication date
US20100202196A1 (en) 2010-08-12
US8154919B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
KR20100090439A (ko) 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치
JP5555840B2 (ja) 拡張マルチレベルメモリ
US6643169B2 (en) Variable level memory
EP2748821B1 (en) Threshold voltage compensation in a memory
KR101310991B1 (ko) 상변화 메모리를 위한 판독 분포 관리
KR101662621B1 (ko) 플래시 메모리 디바이스 프로그래밍 방법 및 시스템
KR101082650B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
US20100296350A1 (en) Method of setting read voltage minimizing read data errors
US8499229B2 (en) Method and apparatus for reading data from flash memory
JP5562329B2 (ja) フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置
KR20110061650A (ko) 소프트 데이터 값 생성 방법 및 소프트 데이터 값 생성 시스템
KR20110038097A (ko) 플래시 메모리 디바이스 판독 방법 및 시스템
TW201537575A (zh) 非揮發性記憶體及寫入方法
JP3114630B2 (ja) 不揮発性半導体メモリおよび書込み読出し方法
WO2013006354A2 (en) Programming methods and memories
US8812777B2 (en) Nonvolatile memory device
JP6117779B2 (ja) メモリセルプログラミング装置およびメモリセルプログラミング方法
CN106205680B (zh) 电阻可变存储装置、读取电路单元及其操作方法
JP7129857B2 (ja) 積和演算装置、積和演算方法、及びシステム
US8730723B2 (en) Structures and methods of high efficient bit conversion for multi-level cell non-volatile memories
US20090147574A1 (en) Flash Memory Device for Determining Most Significant Bit Program
JP4601344B2 (ja) 不揮発性半導体記憶装置及びデータ読み書き方法
US20080279025A1 (en) Electronic Circuit with Memory for Which a Threshold Level is Selected
US20110007577A1 (en) Accessing method and a memory using thereof
JP2023153736A (ja) メモリシステム及びメモリシステムの操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application