DE112014005090B4 - System und Verfahren zum Einstellen von Auslösepunkten für eine Netzausfallüberprüfung innerhalb eines Speichergeräts - Google Patents

System und Verfahren zum Einstellen von Auslösepunkten für eine Netzausfallüberprüfung innerhalb eines Speichergeräts Download PDF

Info

Publication number
DE112014005090B4
DE112014005090B4 DE112014005090.3T DE112014005090T DE112014005090B4 DE 112014005090 B4 DE112014005090 B4 DE 112014005090B4 DE 112014005090 T DE112014005090 T DE 112014005090T DE 112014005090 B4 DE112014005090 B4 DE 112014005090B4
Authority
DE
Germany
Prior art keywords
voltage
storage device
power failure
trip
configuration parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014005090.3T
Other languages
English (en)
Other versions
DE112014005090T5 (de
Inventor
Kenneth B. Delpapa
Gregg S. Lucas
Robert W. Ellis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of DE112014005090T5 publication Critical patent/DE112014005090T5/de
Application granted granted Critical
Publication of DE112014005090B4 publication Critical patent/DE112014005090B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004Voltage

Abstract

Verfahren zum Auslösen eines Netzausfallzustandes in einem Speichergerät (120), das funktional mit einem Hostsystem (110) gekoppelt ist, umfassend:innerhalb des Speichergeräts (110):Erstellen von einem oder mehreren Konfigurationsparametern, wobei die einen oder mehreren Konfigurationsparameter eine Vorgabe-Eingangsspannung (Vdd) beinhalten (602, 604);basierend auf dem einem oder den mehreren Konfigurationsparametern und einer Auslösespannungstabelle (220) die eine Vielzahl von vordefinierten Auslösespannungen umfasst, eine erste Auslösespannung bestimmen (612);Vergleichen der ersten Auslösespannung mit einer Eingangsspannung (Vdd) (620); undentsprechend einer Bestimmung, dass die Eingangsspannung (Vdd) niedriger ist als die erste Auslösespannung, Auslösen des Netzausfallzustandes (622), wobei die Eingangsspannung (Vdd) eine vom Hostsystem (110) bereitgestellte Versorgungsspannung ist, wobei das Verfahren weiterhin umfasst:Vergleichen einer zweiten Auslösespannung mit einer vom Hostsystem (110) bereitgestellten Serial Presence-Detect (SPD - serielle Anwesenheitsdetektierungs-)Spannung, wobei die SPD Spannungentsprechend einer Feststellung, dass die SPD-Spannung niedriger ist als die zweite Auslösespannung, Auslösen des Netzausfallzustandes (624).

Description

  • TECHNISCHES GEBIET
  • Die offengelegten Ausführungsformen beziehen sich allgemein auf Speichersysteme und insbesondere auf das Einstellen von Auslösepunkten in einem Speichergerät.
  • HINTERGRUND
  • Halbleiterspeichergeräte, einschließlich Flash-Speicher, bedienen sich typischerweise Speicherzellen zum Speichern von Daten als einen elektrischen Wert, wie z. B. eine elektrische Ladung oder Spannung. Eine Flash-Speicherzelle umfasst z. B. einen einzigen Transistor mit einem Floating Gate, das zum Speichern einer Ladung dient, die einen Datenwert darstellt. Der Flash-Speicher ist ein nichtflüchtiges Datenspeichergerät, das elektrisch gelöscht und neu programmiert werden kann. Allgemeiner behält ein nichtflüchtiger Speicher (z. B. ein Flash-Speicher sowie andere Arten von nichtflüchtigen Speichern, die unter Verwendung einer Vielzahl von Technologien implementiert werden) gespeicherte Informationen auch in stromlosem Zustand, anders als flüchtige Speicher, die elektrische Energie benötigen, um die gespeicherte Information zu behalten.
  • ZUSAMMENFASSUNG
  • Verschiedene Implementierungen von Systemen, Verfahren und Geräten im Rahmen der beigefügten Ansprüche weisen jeweils unterschiedliche Aspekte auf, wobei keinem von ihnen allein die in diesem Schriftstück beschriebenen Attribute zuzuschreiben sind. Ohne den Geltungsbereich der angehängten Ansprüche einzuschränken, wird man nach Berücksichtigung dieser Offenlegung und insbesondere nach Berücksichtigung des Abschnitts „Detailbeschreibung“ verstehen, wie die Aspekte von verschiedenen Implementierungen dazu verwendet werden, Auslösepunkte zum Auslösen eines Netzausfallprozesses basierend auf einem oder mehreren Konfigurationsparametern (z. B. Eingangs- oder Versorgungsspannung) eines Datenspeichergeräts einzustellen. US 2013/0265838 A1 offenbart ein Verfahren zum Auslösen eines Netzausfallzustandes in einem Speichergerät, das funktional mit einem Hostsystem gekoppelt ist, umfassend: innerhalb des Speichergeräts: Erstellen von einem oder mehreren Konfigureationsparametersn, wobei die einen oder mehreren Konfigurationsparameter eine Vorgabe-Eingangsspannung beinhalten; basierend auf dem einen oder den mehreren Konfigurationsparametern und einer Auslösespannungstabelle, die eine Vielzahl von vordefinierten Auslösespannungen umfasst, eine erste Auslösespannung bestimmen; Vergleichen der ersten Auslösespannung mit einer Eingangsspannung; und entsprechend einer Bestimmung, dass die Eingangsspannung niedriger ist als die Auslösespannung, Auslösen des Netzausfallzustandes. US 5329491 A offenbart eine nichtflüchtige Speicherkarte mit einem Energieversorgungseingang zum Empfangen einer Vorrichtungsenergieversorgungsspannung für die Speicherkarte und eine Mehrzahl von Speichern, die in einem Array angeordnet sind.
  • Figurenliste
  • Um diese Offenlegung detaillierter verständlich zu machen, kann eine spezifischere Beschreibung unter Bezugnahme auf die Funktionen von verschiedenen Implementierungen hergestellt werden, von denen einige in den angehängten Zeichnungen veranschaulicht sind. Die angehängten Zeichnungen veranschaulichen jedoch nur die relevanteren Funktionen dieser Offenlegung und sind daher nicht als einschränkend zu betrachten, da die Beschreibung andere effektive Funktionen zulassen kann.
    • 1 ist ein Blockdiagramm, das eine Implementierung eines Datenspeichersystems nach einigen Ausführungsformen veranschaulicht.
    • 2A ist ein Blockdiagramm, das eine Implementierung einer Überwachungssteuerung nach einigen Ausführungsformen veranschaulicht.
    • 2B ist ein Blockdiagramm, das eine Implementierung einer Speichersteuerung nach einigen Ausführungsformen veranschaulicht.
    • 2C ist ein Blockdiagramm, das eine Implementierung einer Steuerung für einen nicht-flüchtigen Speicher (NVM) nach einigen Ausführungsformen veranschaulicht.
    • 3 ist ein Blockdiagramm, das einen Teil eines Datenspeichergeräts nach einigen Ausführungsformen veranschaulicht.
    • 4A ist ein Blockdiagramm, das eine Implementierung eines Teils einer Spannungsüberwachungsschaltung nach einigen Ausführungsformen veranschaulicht.
    • 4B ist ein Blockdiagramm, das eine Implementierung eines Teils einer Spannungsüberwachungsschaltung nach einigen Ausführungsformen veranschaulicht.
    • 5 ist ein Blockdiagramm, das eine Implementierung eines Datenhärtungsmoduls nach einigen Ausführungsformen veranschaulicht.
    • 6A-6C veranschaulichen ein Ablaufdiagramm, das ein Verfahren zum Einstellen von Auslösepunkten in einem Datenspeichergerät nach einigen Ausführungsformen darstellt.
  • DETAILBESCHREIBUNG
  • Die verschiedenen in diesem Schriftstück beschriebenen Implementierungen umfassen Systeme, Verfahren und/oder Geräte zum Einstellen von Auslösepunkten, die einen Netzausfallprozess auslösen, basierend auf einem oder mehreren Konfigurationsparametern eines Speichergeräts. So ist z. B. nach einigen Ausführungsformen in einem Speichergerät, das als kompatibel mit einer Schnittstellennorm (z. B. DDR3) konfiguriert ist, wobei ein Host-System eine aus einer Vielzahl von Versorgungsspannungen an das Speichergerät liefert, das Speichergerät dazu konfiguriert, Auslösepunkte einzustellen, die einen Netzausfallprozess entsprechend der(n) im Host-System vorgesehenen Versorgungsspannung(en) auslösen.
  • Spezifischer umfassen einige Ausführungsformen ein Verfahren zum Einstellen von Auslösepunkten in einem Speichergerät. In einigen Ausführungsformen findet das Verfahren innerhalb eines Speichersystems statt, das funktional mit einem Host-System gekoppelt ist. Das Verfahren umfasst: Erstellen von einem oder mehreren Konfigurationsparameter(n), und Bestimmen einer Auslösespannung, basierend auf dem einen oder den mehreren Konfigurationsparameter(n). Das Verfahren umfasst auch das Vergleichen der Auslösespannung mit einer Eingangsspannung. Das Verfahren umfasst ferner das Auslösen eines Netzausfallzustandes entsprechend einer Feststellung, dass die Eingangsspannung kleiner ist als die Auslösespannung (oder unter bestimmten Umständen höher als die Auslösespannung).
  • Einige Ausführungsformen umfassen ein Speichergerät, umfassend eine Host-Schnittstelle, die dazu konfiguriert ist, das Speichergerät an das Host-System zu koppeln; eine Überwachungssteuerung mit einem oder mehreren Prozessor(en) und Speicher; ein Netzausfallmodul zum Erkennen eines Netzausfallzustandes; und eine Vielzahl von Steuerungen zur Verwaltung von einem oder mehreren nicht-flüchtigen Speichergeräten. Das Speichergerät ist dazu konfiguriert, die Operationen eines der hier beschriebenen Verfahren auszuführen.
  • Einige Ausführungsformen beinhalten ein Speichergerät, umfassend eine Host-Schnittstelle, die dazu konfiguriert ist, das Speichergerät an ein Host-System zu koppeln; und Mittel zur Durchführung der Operationen eines der hier beschriebenen Verfahren.
  • Einige Ausführungsformen umfassen ein nicht-flüchtiges computerlesbares Speichermedium, das Speichern von einem oder mehreren Programmen zur Ausführung durch einen oder mehrere Prozessoren eines Speichergeräts, wobei das eine oder die mehreren Programme Anweisungen zur Durchführung der Operationen eines der hier beschriebenen Verfahren umfassen.
  • 1 ist ein Blockdiagramm, das eine Implementierung eines Datenspeichersystems 100 nach einigen Ausführungsformen veranschaulicht. Während einige beispielhafte Funktionen veranschaulicht sind, wurden verschiedene andere Funktionen aus Platzgründen, und um die klare Darstellung von relevanteren Aspekten der hier beschriebenen beispielhaften Implementierungen nicht unnötig zu beeinträchtigen, nicht veranschaulicht. Hierzu und im Sinne eines nicht einschränkenden Beispiels umfasst ein Datenspeichersystem 100 ein Speichergerät 120, das eine Host-Schnittstelle 122, eine Überwachungssteuerung 124, ein Netzausfallmodul 126, eine Leistungsregelung 127, eine Speichersteuerung 128 (manchmal als Speicher-Controller bezeichnet), eine oder mehrere Steuerungen für nicht-flüchtige Speicher (NVM) 130 (z. B. NVM-Steuerung 130-1 bis NVM-Steuerung 130-m), und nichtflüchtige Speicher (NVM) (z. B. ein oder mehrere NVM-Gerät(e) 140, 142 wie z. B. ein oder mehrere Flash-Speichergeräte) umfasst und in Verbindung mit dem Computersystem 110 eingesetzt wird.
  • Das Computersystem 110 ist mit dem Speichergerät 120 durch Datenverbindungen 101 gekoppelt. Allerdings umfasst in einigen Ausführungsformen das Computersystem 110 ein Speichergerät 120 als Komponente und/oder Teilsystem. Das Computersystem 110 kann jedes geeignete Computergerät, wie z. B. ein Personalcomputer, eine Workstation, ein Computerserver oder ein anderes Computergerät sein. Das Computersystem 110 wird manchmal auch als Host oder Host-System bezeichnet. In einigen Ausführungsformen umfasst das Computersystem 110 einen oder mehrere Prozessoren, einen oder mehrere Speichertypen, optional ein Display und/oder andere Benutzer-Schnittstellenkomponenten wie z. B. eine Tastatur, einen Touchscreen, eine Maus, ein Trackpad, eine Digitalkamera und/oder eine Anzahl ergänzender Geräte für zusätzliche Funktionalität. Weiterhin sendet in einigen Ausführungsformen das Computersystem 110 einen oder mehrere Host-Befehle (z. B. Lesebefehle und/oder Schreibbefehle) auf die Steuerleitung 111 zum Speichergerät 120. In einigen Ausführungsformen ist das Computersystem 110 als Serversystem ausgelegt, wie z. B. als Serversystem in einem Rechenzentrum, und verfügt nicht über ein Display und weitere Benutzer-Schnittstellenkomponenten.
  • In einigen Ausführungsformen umfasst das Speichersystem 120 ein einziges NVM-Gerät, während das Speichergerät 120 in anderen Implementierungen eine Vielzahl von NVM-Geräten umfasst. In einigen Ausführungsformen umfassen die NVM-Geräte 140, 142 einen Flashspeicher vom Typ NAND oder einen Flashspeicher vom Typ NOR. Weiterhin handelt es sich in einigen Ausführungsformen bei der NVM-Steuerung 130 um eine Solid-State Drive (SSD)-Steuerung. Es können jedoch einer oder mehrere Typen von Speichermedien entsprechend den Aspekten einer Vielzahl von Implementierungen enthalten sein. In einigen Ausführungsformen handelt es sich beim Speichergerät 120 um ein bzw. umfasst dieses ein DIMM-(Dual In-line Memory-) Gerät. In einigen Ausführungsformen ist das Speichergerät 120 mit einem DIMM-Speichersteckplatz kompatibel. So ist z. B. das Speichergerät 120 kompatibel mit einem 240-Pin-DIMM-Speichersteckplatz mit Signalgabe entsprechend einer DDR3-Schnittstellenspezifikation.
  • In einigen Ausführungsformen umfasst das Speichergerät 120 NVM-Geräte 140, 142 (z. B. NVM-Geräte 140-1 bis 140-n und NVM-Geräte 142-1 bis 142-k) und NVM-Steuerungen 130 (z. B. NVM-Steuerungen 130-1 bis 130-m). In einigen Ausführungsformen umfasst jede NVM-Steuerung der NVM-Steuerungen 130 einen oder mehrere Prozessoreinheiten (manchmal als CPUs oder Prozessoren bezeichnet), die dazu konfiguriert sind, Anweisungen in einem oder mehreren Programmen auszuführen (z. B. in NVM-Steuerungen 130). In einigen Ausführungsformen werden der eine oder die mehreren Prozessoren gemeinsam von einer oder mehreren darin befindlichen Komponenten genutzt, und in einigen Fällen über die Funktion von NVM-Steuerungen 130 hinaus. NVM-Geräte 140, 142 sind mit NVM-Steuerungen 130 durch Verbindungen gekoppelt, die typischerweise Befehle zusätzlich zu Daten übermitteln und optional Metadaten, Fehlerkorrekturangaben und/oder weitere Informationen zusätzlich zu Datenwerten, die in NVM-Geräten 140, 142 gespeichert werden sollen, und Datenwerten, die von NVM-Geräten 140, 142 ausgelesen werden sollen, übermitteln. So können z. B. NVM-Geräte 140, 142 für Unternehmensspeicher konfiguriert werden, die geeignet sind für Anwendungen wie Cloud Computing, oder zum Cachen von Daten, die in sekundären Speichern, wie z. B. auf Festplattenlaufwerken, gespeichert sind (oder gespeichert werden sollen). Zusätzlich und/oder alternativ kann auch ein Flashspeicher (z. B. NVM-Geräte 140, 142) für Anwendungen in relativ kleinerem Maßstab konfiguriert werden, wie z. B. private Flash-Laufwerke oder Festplattenersatz für PC, Laptops oder Tablets. Während Flashspeicherlaufwerke und Flash-Steuerungen hier als Beispiele genannt werden, umfasst in einigen Ausführungsformen das Speichergerät 120 weitere nicht-flüchtige Speichergerät(e) und entsprechende nicht-flüchtige Speichersteuerung(en).
  • In einigen Ausführungsformen umfasst das Speichergerät 120 ebenfalls eine Host-Schnittstelle 122, eine Überwachungssteuerung 124, ein Netzausfallmodul 126, eine Leistungsregelung 127 und eine Speichersteuerung 128. Das Speichergerät 120 kann verschiedene zusätzliche Funktionen umfassen, die aus Platzgründen, und um die klare Darstellung von relevanteren Funktionen der hier offengelegten beispielhaften Implementierungen nicht zu beeinträchtigen, nicht veranschaulicht sind, und es kann eine andere Anordnung der Funktionen möglich sein. Die Host-Schnittstelle 122 bietet dem Computersystem 110 eine Schnittstelle durch Datenverbindungen 101.
  • Die Überwachungssteuerung 124 ist mit der Host-Schnittstelle 122, dem Netzausfallmodul 126, der Leistungsregelung 127, der Speichersteuerung 128 und den NVM-Steuerungen 130 (Verbindung nicht dargestellt) gekoppelt, um den Betrieb dieser Komponenten zu koordinieren, einschließlich Überwachungs- und Steuerungsfunktionen, wie z. B. Hochlauf, Herunterfahren, Datenhärten, Laden von Energiespeichergerät(en), Datenlogging und weiteren Aspekten der Verwaltung von Funktionen am Speichergerät 120. Die Überwachungssteuerung 124 ist mit der Host-Schnittstelle 122 über einen Serial Presence Detect- (SPD-)Bus 154 gekoppelt und die Versorgungsspannungsleitung VSPD 156 wird über die Host-Schnittstelle 122 zugeführt. VSPD 156 ist eine standardisierte Spannung (z. B. typischerweise 3,3 V). Serial Presence Detect (SPD) bezeichnet eine standardisierte Form des automatischen Zugriffs auf Informationen über ein Computerspeichermodul (z. B. Speichergerät 120). In einigen Ausführungsformen kann, sofern das Speichermodul einen Fehler aufweist, der Fehler mit einem Hostsystem (z. B. Computersystem 110) über den SPD-Bus 154 kommuniziert werden.
  • Das Netzausfallmodul 126 ist mit der Host-Schnittstelle 122, der Überwachungssteuerung 124 und der Leistungsregelung 127 gekoppelt. Das Netzausfallmodul 126 ist dazu konfiguriert, einen oder mehrere Eingangsspannungen (z. B. Vdd 152 und optional VSPD 156) zu überwachen, mit denen das Speichergerät 120 über ein Hostsystem (z. B. Computersystem 110) versorgt wird. Als Reaktion auf die Erkennung eines Netzausfallzustandes (z. B. eines Unter- oder Überspannungsereignisses) in Bezug auf eine Eingangsspannung ist das Netzausfallmodul 126 dazu konfiguriert, der Überwachungssteuerung 124 ein PFAIL-Signal zu senden und unter bestimmten Umständen ein Energiespeichergerät zu entladen, das die Speichersteuerung 128 und die NVM-Steuerungen 130 mit Energie versorgen soll. Eine detailliertere Beschreibung des Netzausfallmoduls 126 ist der Beschreibung der 3-5 zu entnehmen. Als Reaktion auf den Empfang des PFAIL-Signals, das einen Netzausfallzustand vom Netzausfallmodul 126 angibt, führt die Überwachungssteuerung 124 eine oder mehrere Operationen eines Netzausfallprozesses aus, einschließlich - jedoch nicht beschränkt auf - Melden des Netzausfallzustandes an eine Vielzahl von Steuerungen am Speichergerät 120 (z. B. Speichersteuerung 128 und NVM-Steuerungen 130) über Steuerleitungen 162.
  • Die Leistungsregelung 127 ist mit der Überwachungssteuerung 124, dem Netzausfallmodul 126, der Speichersteuerung 128 und den NVM-Steuerungen 130 (Verbindung nicht abgebildet) gekoppelt, um diese Komponenten mit Energie zu versorgen. In einigen Ausführungsformen umfasst die Leistungsregelung 127 eine oder mehrere Spannungsregler, die von der Überwachungssteuerung 124 über eine Steuerleitung 162 gesteuert werden. Weiterhin ist in einigen Implementierungen die Leistungsregelung 127 dazu konfiguriert, die Energieversorgung einer spezifizierten NVM-Steuerung 130 als Reaktion auf einen Befehl von der Überwachungssteuerung 124 über eine Steuerleitung 162 abzuschalten.
  • Die Speichersteuerung 128 ist mit der Host-Schnittstelle 122, der Überwachungssteuerung 124, der Leistungsregelung 127 und den NVM-Steuerungen 130 gekoppelt. In einigen Ausführungsformen empfängt während eines Schreibvorgangs die Speichersteuerung 128 Daten über den Datenbus 158 vom Computersystem 110 durch die Host-Schnittstelle 122, und während eines Lesevorgangs sendet die Speichersteuerung 128 Daten an das Computersystem 110 durch die Host-Schnittstelle 122 über den Datenbus 158. Weiterhin liefert die Host-Schnittstelle 122 zusätzliche Daten, Signale, Spannungen und/oder weitere Informationen, die zur Kommunikation zwischen der Speichersteuerung 128 und dem Computersystem 110 erforderlich sind. In einigen Ausführungsformen bedienen sich die Speichersteuerung 128 und die Host-Schnittstelle 122 eines definierten Schnittstellenstandards zur Kommunikation, wie z. B. eines SDRAM (synchronen dynamischen Direktzugriffsspeichers) vom Typ 3 mit doppelter Datenrate (DDR3). In einigen Ausführungsformen bedienen sich die Speichersteuerung 128 und die NVM-Steuerungen 130 eines definierten Schnittstellenstandards zur Kommunikation, wie z. B. Serial Advance Technology Attachment (SATA). In einigen weiteren Ausführungsformen bedient sich die Speichersteuerung 128 für die Kommunikation mit NVM-Steuerungen 130 der Geräteschnittstelle SAS (Serial Attached SCSI), oder einer anderen Speicherschnittstelle. In einigen Ausführungsformen bildet die Speichersteuerung 128 DDR-Schnittstellenbefehle vom Hostsystem (z. B. Computersystem 1120) auf SATA- oder SAS-Schnittstellenbefehle für die Mehrheit der Steuerungen ab (z. B. Speichersteuerung 128 und NVM-Steuerungen 130).
  • 2A ist ein Blockdiagramm, das eine Implementierung der Überwachungssteuerung 124 nach einigen Ausführungsformen veranschaulicht. Die Überwachungssteuerung 124 umfasst einen oder mehrere Prozessoren 202 (manchmal als CPU oder Prozessoreinheiten bezeichnet) zur Ausführung von Modulen, Programmen und/oder Anweisungen, die im Speicher 206 gespeichert sind, und somit zur Durchführung von Verarbeitungsoperationen, Serial Presence Detect- (SPD-) Modul 205 (z. B. nichtflüchtiger Speicher) zum Speichern von zum Speichergerät 120 gehörenden Informationen (z. B. einer Seriennummer, eines Speichertyps, eines unterstützten Kommunikationsprotokolls usw.), Speicher 206, optional einen Digital-Analog-Wandler (DAC) 204 zum Umwandeln von digitalen Werten in analoge Signale (z. B. einen Teil eines integrierten oder teilweise integrierten DAC/ADC), und einen oder mehrere Kommunikationsbusse 208 zur Verbindung dieser Komponenten miteinander. Die Kommunikationsbusse 208 umfassen optional Schaltungen (manchmal als Chipsatz bezeichnet), die die Systemkomponenten miteinander verbinden und die Kommunikation zwischen ihnen steuern. Die Überwachungssteuerung 124 ist mit der Host-Schnittstelle 122, dem Netzausfallmodul 126, der Leistungsregelung 127, der Speichersteuerung 128 und den NVM-Steuerungen 130 (z. B. NVM-Steuerungen 130-1 bis 130-m) durch Kommunikationsbusse 208 verbunden.
  • Speicher 206 umfasst Hochgeschwindigkeits-Direktzugriffsspeicher wie DRAM, SRAM, DDR RAM oder andere Festkörperspeicher mit direktem Zugriff, und können nicht-flüchtige Speicher umfassen, wie z. B. ein oder mehrere Magnetplatten-Speichergeräte, optische Plattenspeichergeräte, Flashspeichergeräte oder andere nicht-flüchtige Festkörperspeichergeräte. Speicher 206 umfasst optional ein oder mehrere Speichergerät(e), das (die) entfernt vom (von den) Prozessor(en) 202 angeordnet ist(sind). Speicher 206, oder alternativ das (die) nicht-flüchtige(n) Speichergerät(e) im Speicher 206, umfasst ein nicht-flüchtiges computerlesbares Speichermedium. In einigen Ausführungsformen speichert der Speicher 206, oder das computerlesbare Speichermedium von Speicher 206, die folgenden Programme, Module und Datenstrukturen, oder (eine) Teilgruppe(n) davon:
    • • Erstellungsmodul 210 zum Erstellen von einem oder mehreren Konfigurationsparametern, einschließlich:
    • ○ optional ein Empfangsmodul 212 zum Empfang von einem oder mehreren Konfigurationsparametern vom Computersystem 110; und
    • ○ Abtastmodul 214 zum Abtasten von Vdd 152 (Verbindung nicht abgebildet), zur Bestimmung von einem oder mehreren Konfigurationsparametern (z. B. eine Vorgabe-Eingangsspannung (Vdd), die vom Computersystem 110 geliefert wird);
    • • Bestimmungsmodul 216 zur Bestimmung einer Auslösespannung (manchmal als „Auslösepunkt“ bezeichnet), basierend auf dem einen oder den mehreren Konfigurationsparametern, optional umfassend:
    • ○ Auswahlmodul 218 zur Auswahl einer Auslösespannung aus der Auslösespannungstabelle 220, basierend auf dem einen oder den mehreren Konfigurationsparametern, wobei die Auslösespannungstabelle 220 eine Vielzahl von vordefinierten Auslösespannungen umfasst;
    • • optional ein Änderungsmodul 222 zum Ändern von einem oder mehreren Zeitgabeparametern 224, basierend auf dem einen oder den mehreren Konfigurationsparametern, und zum Ändern von einem oder mehreren Auslösespannungen in einer Auslösespannungstabelle 220 als Reaktion auf eine Anforderung vom Computersystem 110;
    • • Netzausfallmodul 226 durch Durchführung von einer oder mehreren Operationen eines Netzausfallprozesses in Reaktion auf die Erkennung (oder Auslösung) eines Netzausfallzustandes, einschließlich:
    • ○ Verriegelungsmodul 228 zum Verriegeln, Entriegeln oder Setzen des Netzausfallzustandes (z. B. durch Ansteuern des Verriegelungsmechanismus 412, 4A);
    • ○ Netzschaltermodul 230 zur Steuerung von Vgeschaltet 160 (1 und 5);
    • ○ Entlademodul 232 zum Entladen eines Energiespeichergeräts 510 (z. B. von einem oder mehreren Hold-up-Kondensatoren) (siehe 5);
    • ○ Signalmodul 234 zum Melden eines Netzausfallzustandes an eine Vielzahl von Steuerungen auf dem Speichergerät 120 (z. B. Speichersteuerung 128 und NVM-Steuerungen 130, 1);
    • ○ Stromabschaltungsmodul 236 zum Ausschalten der Netzspannung der Vielzahl von Steuerungen am Speichergerät 120 (z. B. durch Ansteuern der Leistungsregelung 127, 1); und
    • ○ Resetmodul 238 zum Zurücksetzen von einer oder mehreren aus der Vielzahl von Steuerungen am Speichergerät 120 (z. B. Speichersteuerung 128 und NVM-Steuerungen 130, 1);
    • • Steuerungsmodul 240 zum Koordinieren der Operationen des Speichergeräts 120, einschließlich der Überwachungs-, Steuerungs- und Netzausfallfunktionen, und
    • • nicht-flüchtiger Speicher 242 zum Speichern von Informationen über die Operationen des Speichergeräts 120, optional umfassend:
    • ○ Ereignisprotokoll 244 zum Speichern von Zeit und Auftreten von Ereignissen (z. B. Auftreten eines Netzausfallzustandes).
  • 2B ist ein Blockdiagramm, das eine Implementierung einer Speichersteuerung 128 nach einigen Ausführungsformen veranschaulicht. Die Speichersteuerung 128 umfasst typischerweise einen oder mehrere Prozessoren 252 (manchmal als CPU oder Prozessoreinheiten bezeichnet) zum Ausführen von Modulen, Programmen und/oder Anweisungen, die im Speicher 256 hinterlegt sind und somit Verarbeitungsoperationen durchführen, den Speicher 256, sowie einen oder mehrere Kommunikationsbusse 258 für die Verbindung dieser Komponenten miteinander. Die Kommunikationsbusse 258 umfassen optional Schaltungen (manchmal als Chipsatz bezeichnet), die die Systemkomponenten miteinander verbinden und die Kommunikation zwischen ihnen steuern. Die Speichersteuerung 128 ist mit der Host-Schnittstelle 122, der Überwachungssteuerung 124, der Leistungsregelung 127 und den NVM-Steuerungen 130 (z. B. NVM-Steuerungen 130-1 bis 130-m) durch Kommunikationsbusse 258 verbunden.
  • Speicher 256 umfasst Hochgeschwindigkeits-Direktzugriffsspeicher wie DRAM, SRAM, DDR RAM oder andere Festkörperspeicher mit direktem Zugriff, und können nicht-flüchtige Speicher umfassen, wie z. B. ein oder mehrere Magnetplatten-Speichergeräte, optische Plattenspeichergeräte, Flashspeichergeräte oder andere nicht-flüchtige Festkörperspeichergeräte. Speicher 256 umfasst optional ein oder mehrere Speichergerät(e), das (die) entfernt vom (von den) Prozessor(en) 252 angeordnet ist(sind). Speicher 256, oder alternativ das (die) nicht-flüchtige(n) Speichergerät(e) im Speicher 256, umfasst ein nicht-flüchtiges computerlesbares Speichermedium. In einigen Ausführungsformen speichert der Speicher 256, oder das computerlesbare Speichermedium von Speicher 256, die folgenden Programme, Module und Datenstrukturen, oder (eine) Teilgruppe(n) davon:
    • • Schnittstellenmodul 260 zur Kommunikation mit anderen Komponenten, wie der Host-Schnittstelle 122, der Überwachungssteuerung 124, der Leistungsregelung 127 und den NVM-Steuerungen 130;
    • • Resetmodul 262 zum Zurücksetzen der Speichersteuerung 128; und
    • • Netzausfallmodul 264 zur Durchführung einer Netzausfalloperation als Reaktion auf ein Signal eines Netzausfallzustandes von der Überwachungssteuerung 124.
  • In einigen Ausführungsformen umfasst das Netzausfallmodul 264 optional ein Übertragungsmodul 266 zur Übertragung der im flüchtigen Speicher 268 befindlichen Daten in den nichtflüchtigen Speicher.
  • 2C ist ein Blockdiagramm, das eine Implementierung einer repräsentativen NWM-Steuerung 130-1 nach einigen Ausführungsformen veranschaulicht. Die NVM-Steuerung 130-1 umfasst typischerweise einen oder mehrere Prozessoren 272 (manchmal als CPU oder Prozessoreinheiten bezeichnet) zum Ausführen von Modulen, Programmen und/oder Anweisungen, die im Speicher 276 hinterlegt sind und somit Verarbeitungsoperationen durchführen, den Speicher 276, sowie einen oder mehrere Kommunikationsbusse 278 für die Verbindung dieser Komponenten miteinander. Die Kommunikationsbusse 278 umfassen optional Schaltungen (manchmal als Chipsatz bezeichnet), die die Kommunikation zwischen den Systemkomponenten miteinander verbinden und steuern. Die NVM-Steuerung 130-1 ist mit der Überwachungssteuerung 124, der Leistungsregelung 127, der Speichersteuerung 128 und den NVM-Geräten 140 (z. B. NVM-Geräte 140-1 bis 140-n) durch Kommunikationsbusse 278 verbunden.
  • Speicher 276 umfasst Hochgeschwindigkeits-Direktzugriffsspeicher wie DRAM, SRAM, DDR RAM oder andere Festkörperspeicher mit direktem Zugriff, und können nicht-flüchtige Speicher umfassen, wie z. B. ein oder mehrere Magnetplatten-Speichergeräte, optische Plattenspeichergeräte, Flashspeichergeräte oder andere nicht-flüchtige Festkörperspeichergeräte. Speicher 276 umfasst optional ein oder mehrere Speichergerät(e), das (die) entfernt vom (von den) Prozessor(en) 272 angeordnet ist(sind). Speicher 276, oder alternativ das (die) nicht-flüchtige(n) Speichergerät(e) im Speicher 276, umfasst ein nicht-flüchtiges computerlesbares Speichermedium. In einigen Ausführungsformen speichert der Speicher 276, oder das computerlesbare Speichermedium von Speicher 276, die folgenden Programme, Module und Datenstrukturen, oder (eine) Teilgruppe(n) davon:
    • • Schnittstellenmodul 280 zur Kommunikation mit anderen Komponenten, wie der Überwachungssteuerung 124, der Leistungsregelung 127, der Speichersteuerung 128 und NVM-Geräten 140;
    • • Resetmodul 282 zum Zurücksetzen der NVM-Steuerung 130-1; und
    • • Netzausfallmodul 284 zur Durchführung einer Netzausfalloperation als Reaktion auf ein Signal eines Netzausfallzustandes von der Überwachungssteuerung 124.
  • In einigen Ausführungsformen umfasst das Netzausfallmodul 284 optional ein Übertragungsmodul 286 zur Übertragung der im flüchtigen Speicher 288 befindlichen Daten in den nichtflüchtigen Speicher.
  • Obwohl 2C die NVM-Steuerung 130-1 darstellt, ist 2C eher als Funktionsbeschreibung der verschiedenen Funktionen gedacht, die in der NVM-Steuerung 130-1 vorhanden sein können, denn als Strukturschema der hier beschriebenen Ausführungsformen. In der Praxis, und wie von Fachleuten anerkannt werden wird, könnten die getrennt dargestellten Elemente kombiniert und einzelne Elemente getrennt werden. Weiterhin gilt, obwohl 2C die repräsentative NVM-Steuerung 130-1 darstellt, die Beschreibung von 2C analog für andere NVM-Steuerungen (z. B. NVM-Steuerungen 130-2 bis 130-m) im Speichergerät 120, wie in 1 dargestellt.
  • 3 ist ein Blockdiagramm, das eine Implementierung eines Teils eines Speichergeräts 120 nach einigen Ausführungsformen veranschaulicht. Während einige beispielhafte Funktionen veranschaulicht sind, wurden verschiedene andere Funktionen aus Platzgründen, und um die klare Darstellung von relevanteren Aspekten der hier beschriebenen beispielhaften Implementierungen nicht unnötig zu beeinträchtigen, nicht veranschaulicht. Hierzu umfasst im Sinne eines nicht einschränkenden Beispiels die Überwachungssteuerung 124 einen oder mehrere Prozessoren 202 und DAC 204, und das Netzausfallmodul 126 umfasst die Spannungsüberwachungsschaltung 302 und das Datenhärtungsmodul 308. In einigen Ausführungsformen ist DAC 204 eine Komponente von einem oder mehreren Prozessoren 202. In einigen Ausführungsformen ist Vdd 152 eine vom Hostsystem gelieferte Spannung (z. B. Computersystem 110, 1) mit einem Sollwert von 1,5 V oder weniger (z. B. 1,25 V, 1,35 V oder 1,5 V). So beträgt z. B. bei Spezifizierung einer Schnittstelle mit doppelter Datenrate, Typ 3 (DDR3), die Eingangs-(oder Versorgungs-) Spannung 1,25 V, 1,35 V oder 1,5 V. In einigen Ausführungsformen ist VSPD 156 eine vom Hostsystem für eine Serial Presence Detect- (SPD-) Funktionalität gelieferte Spannung mit einem Sollwert von 3,3 V.
  • In einigen Ausführungsformen ist die Spannungsüberwachungsschaltung 302 dazu konfiguriert, einen Netzausfallzustand (z. B. ein Unter- oder Überspannungsereignis) in Bezug auf eine Eingangsspannung (z. B. Vdd 152 oder VSPD 156), die von einem Hostsystem (z. B. Computersystem 110, 1) geliefert wird, zu erkennen und den Netzausfallzustand an die Überwachungssteuerung 124 zu melden. In einigen Ausführungsformen umfasst die Spannungsüberwachungsschaltung 302 die Vdd Überwachungsschaltung 304, die dazu konfiguriert ist, ein Unter- oder Überspannungsereignis in Bezug auf Vdd 152 zu erkennen, und die VSPD Überwachungsschaltung 306, die dazu konfiguriert ist, ein Unter- oder Überspannungsereignis in Bezug auf VSPD 156 zu erkennen. Eine detailliertere Beschreibung der Vdd Überwachungsschaltung 304 ist der Beschreibung von 4A zu entnehmen. Eine detailliertere Beschreibung der VSPD Überwachungsschaltung 306 ist der Beschreibung von 4B zu entnehmen.
  • In einigen Ausführungsformen ist das Datenhärtungsmodul 308 dazu konfiguriert, ein Energiespeichergerät bereitzustellen, um die Leistung für die Speichersteuerung 128 und die NVM-Steuerungen 130 zu liefern. Eine detailliertere Beschreibung des Datenhärtungsmoduls 308 ist der Beschreibung der 5 zu entnehmen. Eine weitere Beschreibung des Datenhärtungsmoduls 308 ist der Vorläufigen U.S.-Patentanmeldung Nr. 61/887,910 mit den Titel „Power Sequencing and Data Hardening Circuitry Architecture,“ die durch Querverweis Bestandteil dieses Schriftstücks ist, zu entnehmen.
  • 4A ist ein Blockdiagramm, das eine Implementierung eines Teils der Spannungsüberwachungsschaltung 302 (Vdd Überwachungsschaltung 304) nach einigen Ausführungsformen veranschaulicht. Während einige beispielhafte Funktionen veranschaulicht sind, wurden verschiedene andere Funktionen aus Platzgründen, und um die klare Darstellung von relevanteren Aspekten der hier beschriebenen beispielhaften Implementierungen nicht unnötig zu beeinträchtigen, nicht veranschaulicht. Hierzu umfasst im Sinne eines nicht einschränkenden Beispiels die Vdd Überwachungsschaltung 304 Referenzsignalaufbereitungsmodul 402, Eingangssignalaufbereitungsmodul 404, Comparator 406 und Transistor 408.
  • In einigen Ausführungsformen, wie in 3 dargestellt, ist das Referenzsignal der DAC-Ausgang 312 aus der Überwachungssteuerung 124. So enthält z. B. die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. das Erstellungsmodul 210, 2A) einen oder mehrere Konfigurationsparameter einschl. einer Angabe für den Vorgabewert für Vdd (z. B. 1,25 V, 1,35 V oder 1,5 V), der dem Speichergerät 120 vom Hostsystem zur Verfügung gestellt wurde. In diesem Beispiel bestimmt die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Bestimmungsmodul 216, 2A) eine Auslösespannung für Vdd durch Auswahl einer von mehreren vordefinierten Auslösespannungen aus der Auslösespannungstabelle 220, basierend auf der Angabe des Vorgabewerts für Vdd (z. B. in dem einen oder den mehreren Konfigurationsparametern enthalten). DAC 204 wandelt den digitalen Wert für die Auslösespannung in einen analogen Wert um und die Überwachungssteuerung 124 liefert den DAC-Ausgang 312 an die Vdd Überwachungsschaltung 304.
  • Unter erneuter Bezugnahme auf 4A ist in einigen Ausführungsformen das Referenzsignalaufbereitungsmodul 402 dazu konfiguriert, den DAC-Ausgang 312 (manchmal als „Referenzsignal“, „Auslösespannung“ oder „Auslösepunkt“ bezeichnet) vor einer Vergleichsoperation mit diesem Referenzsignal aufzubereiten. In einigen Ausführungsformen umfasst das Aufbereiten einen oder mehrere der folgenden Vorgänge: Puffern, Filtern, Skalieren und Verschieben des Pegels des DAC-Ausgangs 312, um ein Referenzvergleichssignal 418 herzustellen. In einigen Ausführungsformen wird das Aufbereitungsmodul 402 mit Hilfe bekannter Schaltungskomponenten implementiert (z. B. Verstärker mit Verstärkungsfaktor 1, Tiefpass-RC-Filter, Spannungsteiler usw.), deren genaue Konfiguration von der speziellen Aufbereitung abhängig ist, die der DAC-Ausgang 312 zuvor erfahren hat. So wird z. B. durch Aufbereitung die Auslösespannung so eingestellt, dass der vollständige DAC-Wertebereich auf den praktischen Bereich von Auslösespannungen abgebildet wird. In einigen Ausführungsformen ist Vref 414 eine von der Spannungsversorgung unabhängige Referenzspannung, die vom Comparator 406 geliefert und vom Signalaufbereitungsmodul 402 zur Pegelverschiebung des DAC-Ausgangs 312 verwendet wird. So beginnt z. B. der DAC-Ausgang 312 auf einem niedrigen Wert (z. B. 1 V) und wird durch das Referenzsignalaufbereitungsmodul 402 auf die richtige Auslösespannung (z. B. 1,125 V, 1,215 V oder 1,35 V) erhöht.
  • In einigen Ausführungsformen ist das Eingangssignalaufbereitungsmodul 404 dazu konfiguriert, Vdd 152 aufzubereiten (manchmal als „Eingangssignal,“ „Eingangsspannung“ oder „Versorgungsspannung“) bezeichnet, das vom Hostsystem vor einer Vergleichsoperation mit diesem Eingangssignal geliefert wird. In einigen Ausführungsformen umfasst die Aufbereitung einen oder mehrere der folgenden Vorgänge: Puffern, Filtern und Skalieren von Vdd 152, um ein Vergleichs-Eingangssignal 416 zu erzeugen, das Vdd 152 entspricht. In einigen Ausführungsformen wird das EingangssignalAufbereitungsmodul 404 mit Hilfe bekannter Schaltungskomponenten implementiert (z. B. Verstärker mit Verstärkungsfaktor 1, Tiefpass-RC-Filter, Spannungsteiler usw.), deren genaue Konfiguration von der speziellen Aufbereitung abhängig ist, die Vdd 152 zuvor erfahren hat.
  • In einigen Ausführungsformen ist der Comparator 406 dazu konfiguriert, eine Vergleichsoperation zwischen dem aufbereiteten Referenzsignal (z. B. dem Ausgang des Referenzsignalaufbereitungsmoduls 402) und dem aufbereiteten Eingangssignal (z. B. dem Ausgang des Eingangssignalaufbereitungsmoduls 404) durchzuführen. Wenn das aufbereitete Eingangssignal kleiner (oder alternativ größer) als das aufbereitete Referenzsignal ist, wird der Comparator 406 dazu konfiguriert, das PFAIL-Signal 314 an die Überwachungssteuerung 124 (z. B. logisch „high“) auszugeben. So zeigt z. B. in 4A das PFAIL-Signal 314 das Auftreten eines Netzausfallzustandes (z. B. ein Unter- oder Überspannungsereignis) bezogen auf Vdd 152 an. Darüber hinaus ist der Comparator 406 dazu konfiguriert, eine Hysterese 410 des Ergebnisses der Vergleichsoperation für nachfolgende Vergleiche bereitzustellen (z. B. 3 bis 10 mV Feedback). In einigen Ausführungsformen ist der Comparator 406 ebenfalls dazu konfiguriert, Vref 414 an eine oder mehrere weitere Komponenten des Speichergeräts 120 (z. B. Überwachungssteuerung 124 und VSPD Überwachungsschaltung 306) bereitzustellen.
  • In einigen Ausführungsformen ist der Verriegelungsmechanismus 412 dazu konfiguriert, den Netzausfallzustand zu verriegeln, zu entriegeln oder zu zwangsweise herbeizuführen (z. B. zu simulieren). In einigen Ausführungsformen wird, wenn der Comparator 406 das Auftreten eines Netzausfallzustandes in Bezug auf Vdd 152 angibt, das PFAIL-Signal 314 (z. B. logisch „high“) an den Verriegelungsmechanismus 412 bereitgestellt. Das PFAIL-Signal 314 aktiviert den Transistor 408 („geschlossener“ Zustand), der das Eingangssignal nach GND kurzschließt (z. B. ein skaliertes Vergleichseingangssignal 416 mit angepasstem Pegel, das Vdd 152 entspricht), wodurch der Netzausfallzustand verriegelt wird.
  • In einigen Ausführungsformen bietet die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. das Verriegelungsmodul 228, 2A) nicht nur einen Mechanismus zum Verriegeln des Netzausfallzustandes, sondern ist auch dazu konfiguriert, den Netzausfallzustand durch Bereitstellung eines PFAIL-Steuersignals 316 zu entriegeln (z. B. logisch „low“), das den Transistor 408 deaktiviert („geöffneter“ Zustand), wodurch der Netzausfallzustand entriegelt wird - indem das Vergleichseingangssignal 416 den Comparator 406 erreicht, ohne nach GND kurzgeschlossen zu werden. In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. das Verriegelungsmodul 228, 2A) auch dazu konfiguriert, den Eintritt des Netzausfallzustandes zwangsweise herbeizuführen durch Bereitstellung eines PFAIL-Steuersignals 316 (z. B. logisch „high“), das den Transistor 408 aktiviert („geschlossener Zustand“), wodurch das Vergleichs-Eingangssignal 416 nach GND kurzgeschlossen wird, wodurch der Comparator 406 zwangsweise zur Generierung des PFAIL-Signals 314 veranlasst wird. Weiterhin kann in einigen Implementierungen das PFAIL-Steuersignal 316 durch die Überwachungssteuerung 124 in drei Zustände gebracht werden (z. B. in einen Zustand hoher Impedanz geschaltet werden), wenn die Überwachungssteuerung 124 weder den Netzausfallzustand entriegelt noch einen Netzausfallzustand herbeiführt, wodurch der Transistor 408 deaktiviert wird, sofern nicht PFAIL 314 aktiviert wird (z. B. logisch „high“). Weitere Informationen zum Herstellen oder Simulieren des Netzausfallzustandes sind der Vorläufigen U.S.-Patentanmeldung Nr. 61/903,895 , eingereicht am 13. November 2013 mit dem Titel „Simulated Power Failure and Data Hardening Circuitry Architecture,“ und der U.S.-Anmeldung Nr. xxx, eingereicht am xx. Dezember 2013, Aktenzeichen des Anwalts Nr. 058572-01-5124-US, zu entnehmen, die beide durch Querverweis in vollem Umfang Bestandteil dieses Schriftstücks sind.
  • 4B ist ein Blockdiagramm, das eine Implementierung eines Teils der Spannungsüberwachungsschaltung 302 (VSPD Überwachungsschaltung 306) nach einigen Ausführungsformen veranschaulicht. Während einige beispielhafte Funktionen veranschaulicht sind, wurden verschiedene andere Funktionen aus Platzgründen, und um die klare Darstellung von relevanteren Aspekten der hier beschriebenen beispielhaften Implementierungen nicht unnötig zu beeinträchtigen, nicht veranschaulicht. Hierzu umfasst im Sinne eines nicht einschränkenden Beispiels die VSPD Überwachungsschaltung 306 Referenzsignalaufbereitungsmodul 422, Eingangssignalaufbereitungsmodul 424 und den Comparator 426. In einigen Ausführungsformen ist das Bezugssignal Vref 414 vom Comparator 406 der Vdd Überwachungsschaltung 304, wie in 4A dargestellt. So ist z. B. Vref 414 eine von der Versorgungsspannung unabhängige Referenzspannung (z. B. eine vorgegebene Spannung z. B. von 1,23 V). In einigen Ausführungsformen ist das vom Hostsystem gelieferte Eingangssignal VSPD 156 (z. B. mit einer Sollspannung von 3,3V).
  • In einigen Ausführungsformen ist das Referenzsignalaufbereitungsmodul 422 dazu konfiguriert, Vref 414 (manchmal als „Referenzsignal“, „Auslösespannung“ oder „Auslösepunkt“ bezeichnet) vor einer Vergleichsoperation mit diesem Referenzsignal aufzubereiten. In einigen Ausführungsformen umfasst das Aufbereiten einen oder mehrere Puffer- und Filteroperationen Vref 414 mit einer Vielzahl von bekannten Schaltungskomponenten (z. B. Verstärker mit Verstärkungsfaktor 1, Tiefpass-RC-Filter, usw.), um ein aufbereitetes Vref Vergleichssignal 430 zu generieren. In einigen Ausführungsformen ist das Eingangssignalaufbereitungsmodul 424 dazu konfiguriert, VSPD 156 aufzubereiten (manchmal als „Eingangssignal,“ „Eingangsspannung“ oder „Versorgungsspannung“) bezeichnet, das vom Hostsystem vor einer Vergleichsoperation mit diesem Eingangssignal geliefert wird. In einigen Ausführungsformen umfasst das Aufbereiten einen oder mehrere Puffer-, Filter- und Skalierungsoperationen VSPD 156 mit einer Vielzahl von bekannten Schaltungskomponenten (z. B. Verstärker mit Verstärkungsfaktor 1, Tiefpass-RC-Filter, Spannungsteiler usw.), um ein aufbereitetes VSPD Vergleichssignal 432 zu generieren. Wenn z. B. Vref 414 1,23 V beträgt und die Sollspannung für VSPD 156 3,3 V beträgt, bezieht das Eingangssignalaufbereitungsmodul 424 einen Tiefpass-RC-Filter ein, um Restwelligkeit oder Störimpulse in VSPD 156 herauszufiltern, sowie einen Spannungsteiler, um VSPD 156 herunterzuskalieren (z. B. um ca. 73% oder einen Faktor von 2,7).
  • In einigen Ausführungsformen ist der Comparator 426 dazu konfiguriert, eine Vergleichsoperation zwischen dem aufbereiteten Referenzsignal 430 (z. B. dem Ausgang des Referenzsignalaufbereitungsmoduls 422) und dem aufbereiteten Eingangssignal 432 (z. B. dem Ausgang des Eingangssignalaufbereitungsmoduls 424) durchzuführen. Wenn das aufbereitete Eingangssignal 432 kleiner (oder alternativ größer) als das aufbereitete Referenzsignal 430 ist, wird der Comparator 426 dazu konfiguriert, das PFAIL-Signal 314 an die Überwachungssteuerung 124 (z. B. logisch „high“) auszugeben. So zeigt z. B. in 4B das PFAIL-Signal 314 das Auftreten eines Netzausfallzustandes (z. B. ein Unter- oder Überspannungsereignis) bezogen auf VSPD 156 an. Darüber hinaus ist der Comparator 426 dazu konfiguriert, eine Hysteresis 428 des Ergebnisses der Vergleichsoperation für nachfolgende Vergleiche bereitzustellen.
  • 5 ist ein Blockdiagramm, das eine Implementierung des Datenhärtungsmoduls 308 nach einigen Ausführungsformen veranschaulicht. Während einige beispielhafte Funktionen veranschaulicht sind, wurden verschiedene andere Funktionen aus Platzgründen, und um die klare Darstellung von relevanteren Aspekten der hier beschriebenen beispielhaften Implementierungen nicht unnötig zu beeinträchtigen, nicht veranschaulicht. Hierzu - und als nicht einschränkendes Beispiel - umfasst das Datenhärtungsmodul 308 die Transistoren 502 und 504, den Verstärkungsschaltkreis 506, das Energiespeichergerät 510, die Halteschaltung 512 und den logischen Block 514.
  • In einigen Ausführungsformen ist VHold-up 508 eine verstärkte Spannung, höher als Vdd 152, mit einem Sollwert von 5,7 V. In einigen Ausführungsformen dient VHold-up 508 zum Laden eines Energiespeichergeräts 510 (z. B. einen oder mehrere Hold-up-Kondensatoren). Weiterhin ist in einigen Ausführungsformen nur einer der Transistoren 502, 504 zur gleichen Zeit aktiviert. In einigen Ausführungsformen speichert das Energiespeichergerät 510 der Datenhärtungsschaltung 308 unmittelbar vor Erfassung eines Netzausfallzustandes mindestens etwa 30 bis 70 mJ Energie je NVM-Steuerung 130 im Speichergerät 120.
  • In einigen Ausführungsformen überwacht und verwaltet die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. der Prozessor 202) die Funktionalität des Datenhärtungsmoduls 308. So ist z. B. die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. der Prozessor 202) dazu konfiguriert, als Reaktion auf den Empfang des PFAIL-Signals 314 von der Spannungsüberwachungsschaltung 302, das den Netzausfallzustand angibt, eine oder mehrere Operationen eines Netzausfallprozesses auszuführen, einschließlich der Ansteuerung der Transistoren 502 und 504, so dass Vgeschaltet 160 die Spannung vom Energiespeichergerät 510 darstellt, und das Energiespeichergerät 510 dazu verwendet wird (manchmal als „entladen“ bezeichnet), das Speichergerät 120 mit Energie zu versorgen.
  • In manchen Ausführungsformen wird Vdd 152 während des normalen Betriebs des Speichergeräts 120 dazu verwendet, das Speichergerät 120 mit Energie zu versorgen. Während des Netzausfallprozesses dient das Energiespeichergerät 510 jedoch dazu, das Speichergerät 120 mit Energie zu versorgen. In einigen Ausführungsformen steuert die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. der Prozessor 202) die Transistoren 502 und 504 über Steuerleitungen 318 an, Vgeschaltet 160 als Spannung von Vdd 152 zu steuern (z. B. während des normalen Betriebs), oder als Spannung vom Energiespeichergerät 510 (z. B. während des Netzausfallprozesses). So wird z. B. während des Normalbetriebs des Speichergeräts 120 der Transistor 502 eingeschaltet (z. B. zur vollständigen Herstellung der Verbindung zwischen Vdd 152 und Vgeschaltet 160), und der Transistor 504 wird ausgeschaltet (z. B. um die Verbindung zwischen dem Energiespeichergerät 510 und Vgeschaltet 160) zu deaktivieren, so dass Vdd 152 dazu dient, das Speichergerät 120 mit Energie zu versorgen. So wird z. B. während des Netzausfallprozesses der Transistor 502 ausgeschaltet (z. B. zur Deaktivierung der Verbindung zwischen Vdd 152 und Vgeschaltet 160), und der Transistor 504 wird eingeschaltet (z. B. um die Verbindung zwischen dem Energiespeichergerät 510 und Vgeschaltet 160) zu aktivieren, so dass das Energiespeichergerät 510 dazu dient, das Energiespeichergerät 120 mit Energie zu versorgen. Obwohl 5 nur ein einziges Energiespeichergerät 510 zeigt, kann jedes Energiespeichergerät - einschließlich eines oder mehrerer Kondensatoren, einer oder mehrerer Drosselspulen oder einer oder mehrerer passiver Elemente, die Energie speichern, dazu verwendet werden, die Energie zu speichern, die während des Netzausfallprozesses verwendet wird.
  • In einigen Ausführungsformen wird das Energiespeichergerät 510 mittels VHold-up 508 geladen, einer Spannung, die höher ist als Vdd 152. In einigen Ausführungsformen wird Vdd 152 auf VHold-up 508 mittels einer Verstärkerschaltung 506 verstärkt (z. B. wird 1,35 V oder 1,5 V auf 5,7 V verstärkt). In einigen Ausführungsformen wird die Verstärkungsschaltung 506 durch die Überwachungssteuerung 124 gesteuert und aktiviert (z. B. über den Prozessor 202).
  • Weiterhin wird in einigen Ausführungsformen Vgeschaltet 160 als Eingang für die Halteschaltung 512 verwendet, die gemeinsam mit VSPD 156 den Prozessor 202 mit Strom versorgt. Während des Netzausfallprozesses wird Vgeschaltet 160 über die Halteschaltung 512 für den Prozessor 202 bereitgestellt, um den Prozessor 202 mit Energie zu versorgen. In einigen Ausführungsformen versorgt VSPD 156 die Halteschaltung 512 mit Energie. In einigen Ausführungsformen bestimmt der logische Block 514 (z. B. OR oder XOR), ob die Halteschaltung 512 oder VSPD 156 die Überwachungssteuerung 124 (z. B. den Prozessor 202) mit Energie versorgt.
  • Weiterhin wird in einigen Ausführungsformen bei einer Hochlaufsequenz VSPD 156 dem Speichergerät 120 zur Verfügung gestellt, bevor Vdd 152 dem Speichergerät 120 zur Verfügung gestellt wird. Damit können die Geräte im Speichergerät 120 (z. B. Überwachungssteuerung 124 und umgekehrt Prozessor 202) arbeiten, bevor das Speichergerät 120 mit der Hauptstromversorgung Vdd 152 versorgt wird. In einigen Ausführungsformen umfasst die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. der Prozessor 202) einen oder mehrere Anschlüsse 162, die zur Überwachung und Steuerung von anderen Funktionen innerhalb des Speichergeräts 120 dienen.
  • 6A-6C veranschaulichen ein Ablaufdiagramm, das ein Verfahren 600 zum Einstellen von Auslösepunkten (z. B. eine Auslösespannung, die einen Netzausfallprozess auslöst) in einem Datenspeichergerät nach einigen Ausführungsformen darstellt. In mindestens einigen Ausführungsformen wird das Verfahren 600 durch ein Speichergerät ausgeführt (z. B. Speichergerät 120, 1), oder durch eine oder mehrere Komponenten des Speichergeräts (z. B. Überwachungssteuerung 124, Netzausfallmodul 126, Speichersteuerung 128 und/oder NVM-Steuerungen 130, 1), wobei das Speichergerät funktional mit einem Hostsystem (z. B. Computersystem 110, 1), gekoppelt ist. In einigen Ausführungsformen wird das Verfahren 600 durch Anweisungen gelenkt, die in einem nicht-flüchtigen computerlesbaren Speichermedium gespeichert sind und von einem oder mehreren Prozessoren eines Geräts ausgeführt werden, wie z. B. der eine oder die mehreren Prozessoren 202 der Überwachungssteuerung 124, der eine oder die mehreren Prozessoren 252 der Speichersteuerung 128, und/oder der eine oder die mehreren Prozessoren 272 der NVM-Steuerungen 130, wie in 2A-2C dargestellt.
  • Ein Speichergerät (z. B. Speichergerät 120, 1) erstellt (602) einen oder mehrere Konfigurationsparameter. In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Erstellungsmodul 210, 2A) dazu konfiguriert, einen oder mehrere Konfigurationsparameter in Verbindung mit Speichergerät 120 zu erhalten.
  • In einigen Ausführungsformen umfassen der eine oder die mehreren Konfigurationsparameter (604) eine Angabe einer Vorgabe-Eingangsspannung und Konfigurationsinformation des Speichergeräts. So umfassen der eine bzw. die mehreren Konfigurationsparameter eine Angabe der Vorgabe-Eingangsspannung (z. B. Vdd), die vom Hostsystem (z. B. Computersystem 110, 1) an das Speichergerät 120 oder die Spannungsklasse des Speichergeräts 120 (z. B. 1,25 V, 1,35 V oder 1,5 V) bereitgestellt wird, und Informationen in Verbindung mit der aktuellen Konfiguration des Speichergeräts 120.
  • In einigen Ausführungsformen, Information zur Identifizierung, dass die Vorgabe-Eingangsspannung vom Host-System erhalten (606) wird. In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Empfangsmodul 212, 2A) dazu konfiguriert, eine Angabe der Vorgabe-Eingangs- (oder Versorgungs-) Spannung (z. B. Vdd) vom Hostsystem (z. B. Computersystem 110, 1) zu empfangen. So empfängt z. B. das Empfangsmodul 212 eine Angabe der Vorgabe-Eingangsspannung über den SPD-Bus 154 vom Hostsystem.
  • In einigen Ausführungsformen tastet das Speichergerät (608) die Eingangsspannung ab, um die Vorgabe-Eingangsspannung zu bestimmen. In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. das Abtastmodul 214, 2A) dazu konfiguriert, die Eingangsspannung (z. B. Vdd) abzutasten, um die Vorgabe-Eingangsspannung zu bestimmen. Z. B. tastet das Abtastmodul 214 Vdd nach Hochlauf und/oder Neustart des Speichergeräts 120 ab, um die Vorgabe-Eingangsspannung zu bestimmen. In einem anderen Beispiel bestimmt das Abtastmodul 214 die Vorgabe-Eingangsspannung durch Bildung des Durchschnitts einer Vielzahl von Sample-Messungen von Vdd.
  • In einigen Ausführungsformen ändert das Speichergerät (610) einen oder mehrere Zeitgabe-Parameter in Verbindung mit einem Kommunikationsbus, der das Speichergerät basierend auf dem einen oder den mehreren Konfigurationsparameter(n) funktional mit dem Hostsystem koppelt. In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Änderungsmodul 222, 2A) dazu konfiguriert, einen oder mehrere der im nicht-flüchtigen Speicher 242 gespeicherten Zeitgabeparameter 224 basierend auf dem einen oder den mehreren Konfigurationsparametern zu ändern. So ändert z. B. das Änderungsmodul 222 die mit dem Kommunikationsbus (z. B. DDR3) verbundenen Versatz- und Zeitgabeparameter, die das Speichergerät 120 und das Hostsystem (z. B. Computersystem 110, 1) funktional koppeln, basierend auf der Vorgabe-Eingangsspannung (z. B. Vdd), die an das Speichergerät 120 oder die Spannungsklasse des Speichergeräts 120 (z. B. 1,25 V, 1,35 V oder 1,5 V) bereitgestellt werden.
  • Das Speichergerät bestimmt (612) eine Auslösespannung basierend auf dem einen oder den mehreren Konfigurationsparameter(n). In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Bestimmungsmodul 216, 2A) dazu konfiguriert, eine Auslösespannung basierend auf dem einen oder den mehreren Konfigurationsparametern zu bestimmen. So bestimmt z. B. das Bestimmungsmodul 216 die Auslösespannung basierend auf der Vorgabe-Eingangsspannung (z. B. Vdd), die an das Speichergerät 120 oder die Spannungsklasse des Speichergeräts 120 (z. B. 1,25 V, 1,35 V oder 1,5 V) bereitgestellt wird. In einigen Ausführungsformen verändert sich die Auslösespannung in Abhängigkeit vom Spannungs-Sollwert. Wenn z. B. der Sollwert der Eingangsspannung 1,5 V beträgt, kann die Auslösespannung 1,5 V minus 5 Prozent (d. h. 1,425 V) oder minus 10 Prozent (d. h. 1,35 V) betragen.
  • In einigen Ausführungsformen umfasst Bestimmen der Auslösespannung die Auswahl (614) einer aus einer Vielzahl von gespeicherten vordefinierten Ausgangsspannungen, basierend auf dem einen oder den mehreren Konfigurationsparameter(n). In einigen Ausführungsformen ist die Überwachungssteuerung oder eine von deren Komponenten (z. B. Auswahlmodul 218, 2A) dazu konfiguriert, eine Auslösespannung aus einer Vielzahl von vordefinierten Auslösespannungen, die in der Auslösespannungstabelle 220 gespeichert sind, basierend auf dem einen oder den mehreren Konfigurationsparametern zu ändern. In einigen Ausführungsformen umfasst die Auslösespannungstabelle 220 eine vordefinierte Auslösespannung für jede aus einer Vielzahl von potenziellen Vorgabe-Eingangsspannungen, die bereitgestellt werden von einem Hostsystem, oder Spannungsklassen des Speichergeräts 120 (z. B. 1,25 V, 1,35 V oder 1,5 V). Wenn z. B. der eine oder die mehreren Konfigurationsparameter angeben, dass die Vorgabe-Eingangsspannung (z. B. Vdd) 1,5 V beträgt, wählt das Auswahlmodul 218 eine Auslösespannung aus der Auslösespannungstabelle 220 aus, die einer Vorgabe-Eingangsspannung von 1,5 V entspricht.
  • In einigen Ausführungsformen bereitet (616) das Speichergerät die Auslösespannung vor dem Vergleich durch Puffern der Auslösespannung, und nach dem Vergleich durch Pegelverschiebung und Skalieren der Auslösespannung auf. In einigen Ausführungsformen wird nach Bestimmung der Auslösespannung ein analoges Referenzsignal (z. B. DAC-Ausgang 312, 3 und 4A) entsprechend der festgestellten Auslösespannung durch die Überwachungssteuerung 124 oder eine von deren Komponenten generiert (z. B. DAC 204, 2A und 3) und in das Netzausfallmodul 126 oder eine von dessen Komponenten eingegeben (z. B. Vdd Überwachungsschaltung 304, 4A). Vor dem Vergleich des Referenzsignals (z. B. DAC-Ausgang 312, 3 und 4A) mit einem Eingangssignal (z. B. Vdd 152) wird das Referenzsignalaufbereitungsmodul 402 dazu konfiguriert, das Referenzsignal aufzubereiten. In einigen Ausführungsformen umfasst die Aufbereitung einen oder mehrere der Operationen Puffern, Filtern, Skalieren und Pegelverschiebung zum Einstellen der Auslösespannung, so dass der volle DAC-Wertebereich auf den praktischen Bereich der Spannungsauslösepunkte abgebildet wird. So puffert z. B. (Einzelheiten zur Schaltung sind in den Figuren nicht angegeben) zunächst ein Operationsverstärker mit Verstärkungsfaktor 1 das Referenzsignal (z. B. DAC-Ausgang 312), um die Impedanz zu stabilisieren, zweitens filtert ein Filter Rauschen aus dem Referenzsignal heraus; drittens wird das Referenzsignal skaliert, und viertens wird der Spannungspegel des Referenzsignals durch Verwendung einer von der Spannungsversorgung unabhängigen Spannungsquelle (z. B. Vref 414) verschoben.
  • In einigen Ausführungsformen bereitet das Speichergerät (618) die Eingangsspannung (z. B. Vdd 152 oder VSPD 156) durch Skalieren der Eingangsspannung und Filtern der Eingangsspannung auf. Vor dem Vergleichen des Referenzsignals (z. B. DAC-Ausgang 312 oder Vref 414) mit dem Eingangssignal (z. B. Vdd 152 oder VSPD 156) bereitet das Netzausfallmodul 126 oder eine von dessen Komponenten das Eingangssignal durch Skalieren und Filtern des Eingangssignals auf. So wird z. B. in 4A, Vdd 152 (z. B. das Eingangssignal) durch das Eingangssignalaufbereitungsmodul 404 aufbereitet. In diesem Beispiel wird Vdd 152 durch die Spannungsteilerschaltung skaliert und Rauschen aus Vdd 152 mit einem Tiefpass- (z. B. RC-) Filter ausgefiltert (Einzelheiten zur Schaltung sind in den Figuren nicht angegeben). So wird in einem weiteren Beispiel, in 4B, VSPD 156 (z. B. das Eingangssignal) durch das Eingangssignalaufbereitungsmodul 424 aufbereitet. In diesem Beispiel wird VSPD 156 auf den Wert Vref 414 herunterskaliert und Rauschen wird aus VSPD 156 mit einem Tiefpass- (z. B. RC-) Filter ausgefiltert.
  • Das Speichergerät vergleicht (620) die Auslösespannung mit einer Eingangsspannung. So führt z. B. in 4A der Comparator 306 eine Vergleichsoperation zwischen dem aufbereiteten Referenzsignal (z. B. dem Ausgang des Referenzsignalaufbereitungsmoduls 402) und dem aufbereiteten Eingangssignal (z. B. dem Ausgang des Eingangssignalaufbereitungsmoduls 404) durch.
  • Das Speichergerät löst (622) den Netzausfallzustand entsprechend einer Feststellung aus, dass die Eingangsspannung kleiner ist als die Auslösespannung. Wenn z. B. in 4A das aufbereitete Eingangssignal kleiner als das aufbereitete Referenzsignal ist, wird der Comparator 406 dazu konfiguriert, das PFAIL-Signal 314 an die Überwachungssteuerung 124 (z. B. logisch „high“) auszugeben. In diesem Beispiel zeigt in 4A das PFAIL-Signal 314 das Auftreten eines Netzausfallzustandes (z. B. ein Unterspannungsereignis) bezogen auf Vdd 152 an. So ist z. B. als Reaktion auf den Empfang des PFAIL-Signals 314 vom Comparator 406, das den Netzausfallzustand bezogen auf Vdd 152 angibt, die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Prozessor 202) dazu konfiguriert, eine oder mehrere Operationen eines Netzausfallprozesses durchzuführen, einschließlich der Meldung des Netzausfallzustandes an eine Vielzahl von Steuerungen am Speichergerät 120 (z. B. Speichersteuerung 128 und NVM-Steuerungen 130, 1) über Steuerleitungen 162, wobei die Transistoren 502, 504 angesteuert werden, so dass Vgeschaltet 160 die Spannung vom Energiespeichergerät 510 darstellt.
  • In einem anderen Beispiel aktiviert als Reaktion auf die Erkennung eines Netzausfallzustandes (z. B. eines Unter- oder Überspannungsereignisses) bezogen auf Vdd 152 die Vdd Überwachungsschaltung 304 oder eine ihrer Komponenten (z. B. Comparator 406) das PFAIL-Signal 314 an die Vielzahl von Steuerungen im Speichergerät 120 (z. B. Speichersteuerung 128 und NVM-Steuerungen 130, 1). Um dieses Beispiel weiterzuführen, steuert die Vdd Überwachungsschaltung 304 ebenfalls die Transistoren 502, 504, so dass Vgeschaltet 160 die Spannung vom Energiespeichergerät 510 darstellt. In diesem Beispiel aktiviert die Vdd Überwachungsschaltung 304 direkt das PFAIL-Signal, um die Latenz des PFAIL-Übergangs zu reduzieren, der die Steuerungen über das Energiespeichergerät 510 mit Energie versorgt.
  • In einigen Ausführungsformen handelt es sich bei der Auslösespannung um eine erste Auslösespannung und bei der Eingangsspannung um eine vom Hostsystem bereitgestellte Versorgungsspannung, das Speichergerät vergleicht (624) eine zweite Auslösespannung mit einer Serial Presence Detect- (SPD-) Spannung, die vom Hostsystem bereitgestellt wird, und entsprechend einer Feststellung, dass die SPD-Spannung kleiner ist als die zweite Auslösespannung, löst das Speichergerät den Netzausfallzustand aus. In einigen Ausführungsformen wird die zweite Auslösespannung nicht bestimmt, da es sich bei VSPD um einen standardisierten Wert handelt (z. B. 3,3 V). So führt z. B. in 4B der Comparator 426 eine Vergleichsoperation zwischen dem aufbereiteten Referenzsignal (z. B. dem Ausgang des Referenzsignalaufbereitungsmoduls 422) und dem aufbereiteten Eingangssignal (z. B. dem Ausgang des Eingangssignalaufbereitungsmoduls 424) durch. Wenn in diesem Beispiel in 4B das aufbereitete Eingangssignal kleiner als das aufbereitete Referenzsignal ist, wird der Comparator 426 dazu konfiguriert, das PFAIL-Signal 314 an die Überwachungssteuerung 124 (z. B. logisch „high“) auszugeben. In diesem Beispiel zeigt in 4B das PFAIL-Signal 314 das Auftreten eines Netzausfallzustandes bezogen auf VSPD 156 an. So ist z. B. optional unter bestimmten Umständen als Reaktion auf den Empfang des PFAIL-Signals 314 vom Comparator 426, das den Netzausfallzustand bezogen auf VSPD 156 angibt, die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Prozessor 202) dazu konfiguriert, eine oder mehrere Operationen eines Netzausfallprozesses durchzuführen, einschließlich der Meldung des Netzausfallzustandes an eine Vielzahl von Steuerungen am Speichergerät 120 (z. B. Speichersteuerung 128 und NVM-Steuerungen 130, 1) über Steuerleitungen 162, und der Veranlassung der Versorgung der Überwachungssteuerung 124 mit Notstrom (z. B. Vgeschaltet 160 über die Halteschaltung 512, wie in 5 darstellt).
  • In einem anderen Beispiel aktiviert als Reaktion auf die Erkennung eines Netzausfallzustandes (z. B. eines Unter- oder Überspannungsereignisses) bezogen auf VSPD 156 die VSPD Überwachungsschaltung 306 oder eine ihrer Komponenten (z. B. Comparator 426) das PFAIL-Signal 314 an die Vielzahl von Steuerungen im Speichergerät 120 (z. B. Speichersteuerung 128 und NVM-Steuerungen 130, 1). Um dieses Beispiel weiterzuführen, steuert die VSPD Überwachungsschaltung 306 ebenfalls die Transistoren 502, 504 an, so dass Vgeschaltet 160 die Spannung vom Energiespeichergerät 510 darstellt. In diesem Beispiel aktiviert die VSPD Überwachungsschaltung 306 direkt das PFAIL-Signal, um die Latenz des PFAIL-Übergangs zu reduzieren, der die Steuerungen über das Energiespeichergerät 510 mit Energie versorgt.
  • In einigen Ausführungsformen umfasst das Vergleichen der zweiten Auslösespannung mit der vom Hostsystem bereitgestellten SPD-Spannung das Vergleichen (626) einer von der Spannungsquelle unabhängigen Spannung mit einer von der SPD-Spannung abgeleiteten Spannung. So ist z. B. Vref 414 eine vom Comparator 406 bereitgestellte, von der Spannungsquelle unabhängige Spannung, wie in 4A dargestellt. So vergleicht z. B. in 4B der Comparator 426 Vref 414 mit einer skalierten Version von VSPD 156. In diesem Beispiel ist, sofern Vref 414 1,23 V beträgt und die Sollspannung für VSPD 156 3,3 V beträgt, das Eingangssignalaufbereitungsmodul 424 dazu konfiguriert, VSPD 156 herunterzuskalieren (z. B. um ca. 73% oder einen Faktor von 2,7).
  • In einigen Ausführungsformen stellt das Speichergerät (628) eine Hysterese bezogen auf die folgenden Vergleiche mittels Rückmeldung über den Vergleich der Auslösespannung mit der Eingangsspannung zur Verfügung. So ist z. B. in 4A der Comparator 406 dazu konfiguriert, die Hysterese 410 des Ergebnisses der Vergleichsoperation des DAC-Ausgangs 312 und Vdd 152 für nachfolgende Vergleiche bereitzustellen (z. B. 3 bis 10 mV Feedback). In einem anderen Beispiel ist in 4B der Comparator 426 dazu konfiguriert, die Hysterese 428 des Ergebnisses der Vergleichsoperation von Vref 414 und VSPD 156 für nachfolgende Vergleiche bereitzustellen.
  • In einigen Ausführungsformen verriegelt das Speichergerät (630) den Netzausfallzustand. So wird z. B. in 4A, wenn der Comparator 406 das Auftreten eines Netzausfallzustandes in Bezug auf Vdd 152 angibt, das PFAIL-Signal 314 (z. B. logisch „high“) an den Verriegelungsmechanismus 412 bereitgestellt. In diesem Beispiel aktiviert das PFAIL-Signal 314 den Transistor 408 („geschlossener“ Zustand), der das Eingangssignal (z. B. Vdd 152) nach GND kurzschließt und wiederum den Netzausfallzustand entriegelt.
  • In einigen Ausführungsformen hebt das Speichergerät nach dem Verriegeln des Netzausfallzustandes und Durchführung eines Netzausfallprozesses den verriegelten Netzausfallzustand auf (632). In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Verriegelungsmodul 228, 2A) dazu konfiguriert, den Netzzustand nach Durchführung des Netzausfallprozesses zu entriegeln durch Bereitstellung eines PFAIL-Steuersignals 316 (z. B. logic „low“), das den Transistor 408 deaktiviert („geöffneter“ Zustand), wodurch der Kreis von Vdd 152 nach GND geöffnet und wiederum der Netzausfallzustand entriegelt wird. In einigen Ausführungsformen ist der Netzausfallprozess abgeschlossen, sobald die Vielzahl der Steuerungen (z. B. Speichersteuerung 128 und NVM-Steuerung 130, 1) die im flüchtigen Speicher befindlichen Daten in den nicht-flüchtigen Speicher übertragen haben.
  • In einigen Ausführungsformen löst das Speichergerät (634) den Netzausfallzustand gemaß einem durch Ausführung von einem oder mehreren Verfahren durch eine Steuerung innerhalb eines Speichergeräts bestimmten Zustand aus. In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. das Verriegelungsmodul 228, 2A) dazu konfiguriert, den Netzausfallzustand zwangsweise herbeizuführen durch Bereitstellung eines PFAIL-Steuersignals 316 (z. B. logisch „high“), das den Transistor 408 aktiviert („geschlossener Zustand“), wodurch das Eingangssignal (z. B. Vdd 152) nach GND kurzgeschlossen wird, wodurch wiederum der Eintritt des Netzausfallzustandes zwangsweise herbeigeführt wird. So dient z. B. der zwangsweise herbeigeführte oder simulierte Netzausfallzustand dazu, eine oder mehrere Operationen des Netzausfallzustandes zu testen.
  • In einigen Ausführungsformen verändert das Speichergerät (636) eine aus einer Vielzahl von gespeicherten vordefinierten Auslösespannungen als Reaktion auf einen Befehl vom Hostsystem. In einigen Ausführungsformen ist die Überwachungssteuerung 124 oder eine von deren Komponenten (z. B. Änderungsmodul 222, 2A) dazu konfiguriert, eine oder mehrere Auslösespannungen, die in der Auslösespannungstabelle 220 gespeichert sind, als Reaktion auf eine Anforderung oder einen Befehl vom Hostsystem (z. B. Computersystem 110) zu verändern. In einigen Ausführungsformen ist die Überwachungssteuerung 124 dazu konfiguriert, Befehle (oder Anforderungen) vom Hostsystem (z. B. Computersystem 110) über den SPD-Bus 154 zu empfangen. In einigen Ausführungsformen umfasst das Speichergerät 120 eine zwischen der Hostschnittstelle 122 und der Speichersteuerung 128 gekoppelte Datensteuerung, die dazu konfiguriert ist, die Ein- und Ausgabe von Daten an das eine oder die mehreren NVM-Geräte zu steuern. So ist z. B. die Datensteuerung dazu konfiguriert, Befehle (oder Anforderungen) vom Hostsystem (z. B. Computersystem 110) zu empfangen und den Befehl an die Überwachungssteuerung 124 (z. B. über ein Semaphoreregister oder I2C) zu übermitteln.

Claims (17)

  1. Verfahren zum Auslösen eines Netzausfallzustandes in einem Speichergerät (120), das funktional mit einem Hostsystem (110) gekoppelt ist, umfassend: innerhalb des Speichergeräts (110): Erstellen von einem oder mehreren Konfigurationsparametern, wobei die einen oder mehreren Konfigurationsparameter eine Vorgabe-Eingangsspannung (Vdd) beinhalten (602, 604); basierend auf dem einem oder den mehreren Konfigurationsparametern und einer Auslösespannungstabelle (220) die eine Vielzahl von vordefinierten Auslösespannungen umfasst, eine erste Auslösespannung bestimmen (612); Vergleichen der ersten Auslösespannung mit einer Eingangsspannung (Vdd) (620); und entsprechend einer Bestimmung, dass die Eingangsspannung (Vdd) niedriger ist als die erste Auslösespannung, Auslösen des Netzausfallzustandes (622), wobei die Eingangsspannung (Vdd) eine vom Hostsystem (110) bereitgestellte Versorgungsspannung ist, wobei das Verfahren weiterhin umfasst: Vergleichen einer zweiten Auslösespannung mit einer vom Hostsystem (110) bereitgestellten Serial Presence-Detect (SPD - serielle Anwesenheitsdetektierungs-)Spannung, wobei die SPD Spannung entsprechend einer Feststellung, dass die SPD-Spannung niedriger ist als die zweite Auslösespannung, Auslösen des Netzausfallzustandes (624).
  2. Verfahren nach Anspruch 1, wobei das Vergleichen der zweiten Auslösespannung mit der vom Hostsystem (110) bereitgestellten SPD-Spannung umfasst: Vergleichen einer von der Spannungsversorgung unabhängigen Spannung mit einer von der SPD-Spannung abgeleiteten Spannung (626).
  3. Verfahren nach einem der Ansprüche wobei der eine oder die mehreren Konfigurationsparameter eine Konfigurationsinformation des Speichergeräts (120) umfassen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Information, die die Vorgabe-Eingangsspannung (Vdd) identifiziert, vom Host-System (110) erhalten wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, das weiterhin umfasst: Abtasten der Eingangsspannung (Vdd), um die Vorgabe-Eingangsspannung (Vdd) zu bestimmen.
  6. Verfahren nach einem der Ansprüche 1 bis 5, das ferner umfasst: basierend auf einem oder mehreren Konfigurationsparametern, Verändern von einem oder mehreren Zeitgabeparametern in Verbindung mit einem Kommunikationsbus (208), der das Speichergerät (120) funktional mit dem Hostsystem (110) koppelt.
  7. Verfahren nach einem der Ansprüche 1-6, wobei das Bestimmen der Auslösespannung umfasst: Auswahl, als die erste Auslösespannung, einer aus einer Vielzahl von vordefinierten Ausgangsspannungen aus der Auslösespannungstabelle (220), basierend auf dem einen oder den mehreren Konfigurationsparameter(n).
  8. Verfahren nach einem der Ansprüche 1 bis 7, das ferner umfasst: Als Reaktion auf einen Modificationsbefehl vom Hostsystem (110), Ändern von einer vordefinierten Auslösespannung in der Auslösespannungstabelle (220).
  9. Verfahren nach einem der Ansprüche 1 bis 8, das ferner umfasst: Vor dem Vergleich, Aufbereiten der ersten Auslösespannung einschließlich: Puffern der ersten Auslösespannung und nach dem Puffern, Verschieben des Spannungspegels und Skalieren der ersten Auslösespannung (616).
  10. Verfahren nach einem der Ansprüche 1 bis 9, das ferner umfasst: Vor dem Vergleich, Aufbereiten der Eingangsspannung (Vdd) einschließlich: Skalieren der Eingangsspannung (Vdd), und Filtern der Eingangsspannung (Vdd) (618).
  11. Verfahren nach einem der Ansprüche 1 bis 10, das ferner umfasst: Bereitstellen einer Hysterese bezogen auf folgende Vergleiche mittels Rückmeldung über den Vergleich der ersten Auslösespannung mit der Eingangsspannung (Vdd) (628).
  12. Verfahren nach einem der Ansprüche 1 das ferner umfasst: Verriegeln des Netzausfallzustandes (630).
  13. Verfahren nach das weiterhin umfasst: nach dem Verriegeln des Netzausfallzustandes und der Durchführung eines Netzausfallprozesses, Aufheben des verriegelten Netzausfallzustands (632).
  14. Verfahren nach einem der Ansprüche 1 das ferner umfasst: Auslösen des Netzausfallzustandes gemaß einem durch Ausführung von einem oder mehreren Verfahren durch eine Steuerung innerhalb eines Speichergeräts (120) bestimmten Zustand.
  15. Speichergerät (120), umfassend: Schnittstelle (122) zur funktionalen Kopplung des Speichergeräts (120) mit einem Hostsystem (110); Überwachungssteuerung (124) mit einem oder mehreren Prozessoren (202) und Speichern (206); Netzausfallmodul (126) zur Erkennung eines Netzausfallzustandes; und eine Vielzahl von Steuerungen (128, 130) zur Verwaltung von einem oder mehreren nichtflüchtigen Speichergeräten (120), wobei das Speichergerät (120) konfiguriert ist zum: Erstellen von einem oder mehreren Konfigurationsparametern, wobei die einen oder mehreren Konfigurationsparameter eine Vorgabe-Eingangsspannung (Vdd) beinhalten; Bestimmen einer ersten Auslösespannung basierend auf einem oder mehreren Konfigurationsparametern und einer Auslösespannungstabelle (220) die eine Vielzahl von vordefinierten Auslösespannungen umfasst; Vergleichen der ersten Auslösespannung mit einer Eingangsspannung (Vdd); und Auslösen des Netzausfallzustandes entsprechend einer Feststellung, dass die Eingangsspannung (Vdd) niedriger ist als die erste Auslösespannung, wobei das Speichergerät (120) ferner konfiguriert ist, nach dem Verfahren von einem der Ansprüche 1-14 zu arbeiten.
  16. Speichergerät (120), umfassend: Schnittstelle (122) zur funktionalen Kopplung des Speichergeräts (120) mit einem Hostsystem (110); Mittel zum Erstellen von einem oder mehreren Konfigurationsparametern, wobei die einen oder mehreren Konfigurationsparameter eine Vorgabe-Eingangsspannung (Vdd) beinhalten; Mittel zum Bestimmen einer ersten Auslösespannung basierend auf dem einen oder den mehreren Konfigurationsparameter(n) und einer Auslösespannungstabelle (220) die eine Vielzahl von vordefinierten Auslösespannungen umfasst; Mittel zum Vergleichen der ersten Auslösespannung mit einer Eingangsspannung (Vdd); und Mittel zum Auslösen eines Netzausfallzustandes entsprechend einer Feststellung, dass die Eingangsspannung (Vdd) kleiner ist als die erste Auslösespannung, wobei das Speichergerät (120) ferner konfiguriert ist, nach dem Verfahren von einem der Ansprüche 1 bis 14 zu arbeiten.
  17. Nicht-flüchtiges computerlesbares Speichermedium, das ein oder mehrere Programme zur Ausführung durch einen oder mehrere Prozessoren (202) eines Speichergeräts (120) speichert, wobei das eine oder die mehreren Programme dazu eingerichtet sind, das Verfahrens nach einem der Ansprüche 1-14 durchzuführen, wenn sie auf dem einen oder den mehreren Prozessoren (202) ausgeführt werden.
DE112014005090.3T 2013-11-07 2014-11-04 System und Verfahren zum Einstellen von Auslösepunkten für eine Netzausfallüberprüfung innerhalb eines Speichergeräts Active DE112014005090B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361901266P 2013-11-07 2013-11-07
US61/901,266 2013-11-07
US14/135,433 2013-12-19
US14/135,433 US9263156B2 (en) 2013-11-07 2013-12-19 System and method for adjusting trip points within a storage device
PCT/US2014/063949 WO2015069667A1 (en) 2013-11-07 2014-11-04 System and method for adjusting power failure check trip point within a storage device

Publications (2)

Publication Number Publication Date
DE112014005090T5 DE112014005090T5 (de) 2016-08-11
DE112014005090B4 true DE112014005090B4 (de) 2020-12-17

Family

ID=53007987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014005090.3T Active DE112014005090B4 (de) 2013-11-07 2014-11-04 System und Verfahren zum Einstellen von Auslösepunkten für eine Netzausfallüberprüfung innerhalb eines Speichergeräts

Country Status (5)

Country Link
US (1) US9263156B2 (de)
CN (1) CN106133837B (de)
DE (1) DE112014005090B4 (de)
TW (1) TWI632556B (de)
WO (1) WO2015069667A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257643B (zh) * 2016-12-28 2021-02-09 上海宝存信息科技有限公司 数据储存装置以及其备用电力来源的储电能力监控方法
PL3702694T3 (pl) * 2019-02-28 2023-10-30 Gerdes Holding Gmbh & Co. Kg Elektroniczny podgrzewacz przepływowy i sposób jego sterowania
US11763913B2 (en) * 2021-07-12 2023-09-19 EMC IP Holding Company LLC Automated testing of functionality of multiple NVRAM cards

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
US20130265838A1 (en) * 2012-03-19 2013-10-10 Sandisk Technologies Inc. Immunity Against Temporary and Short Power Drops in Non-Volatile Memory: Pausing Techninques

Family Cites Families (377)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR41014E (fr) * 1928-02-03 1932-10-20 Naamlooze Vennootschap Vigoros Dalles et pavements avec surface d'usure spéciale
US4173737A (en) 1978-05-04 1979-11-06 Zenith Radio Corporation Limited position, non-volatile memory tuning system
US4888750A (en) 1986-03-07 1989-12-19 Kryder Mark H Method and system for erase before write magneto-optic recording
US4916652A (en) 1987-09-30 1990-04-10 International Business Machines Corporation Dynamic multiple instruction stream multiple data multiple pipeline apparatus for floating-point single instruction stream single data architectures
US5129089A (en) 1987-12-18 1992-07-07 Digital Equipment Corporation Distributed interlock apparatus and distributed interlock management method
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5381528A (en) 1992-10-15 1995-01-10 Maxtor Corporation Demand allocation of read/write buffer partitions favoring sequential read cache
US5416915A (en) 1992-12-11 1995-05-16 International Business Machines Corporation Method and system for minimizing seek affinity and enhancing write sensitivity in a DASD array
US5537555A (en) 1993-03-22 1996-07-16 Compaq Computer Corporation Fully pipelined and highly concurrent memory controller
US5519847A (en) 1993-06-30 1996-05-21 Intel Corporation Method of pipelining sequential writes in a flash memory
US5708849A (en) 1994-01-26 1998-01-13 Intel Corporation Implementing scatter/gather operations in a direct memory access device on a personal computer
US5696917A (en) 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
GB9419246D0 (en) 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5666114A (en) 1994-11-22 1997-09-09 International Business Machines Corporation Method and means for managing linear mapped address spaces storing compressed data at the storage subsystem control unit or device level
US5530705A (en) 1995-02-08 1996-06-25 International Business Machines Corporation Soft error recovery system and method
US5636342A (en) 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5606532A (en) 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
US6016560A (en) 1995-06-14 2000-01-18 Hitachi, Ltd. Semiconductor memory, memory device, and memory card
US5890193A (en) 1995-07-28 1999-03-30 Micron Technology, Inc. Architecture for state machine for controlling internal operations of flash memory
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5815434A (en) 1995-09-29 1998-09-29 Intel Corporation Multiple writes per a single erase for a nonvolatile memory
US6044472A (en) 1996-06-21 2000-03-28 Archos Device and method for supplying power to an external data medium reader unit connected to a computer, and external reader unit including this device
TW334532B (en) 1996-07-05 1998-06-21 Matsushita Electric Ind Co Ltd The inspection system of semiconductor IC and the method of generation
US6134148A (en) 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US5943692A (en) 1997-04-30 1999-08-24 International Business Machines Corporation Mobile client computer system with flash memory management utilizing a virtual address map and variable length data
US6006345A (en) 1997-05-09 1999-12-21 International Business Machines Corporation Pattern generator for memory burn-in and test
US6000006A (en) 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
JPH11126497A (ja) 1997-10-22 1999-05-11 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置
US6018304A (en) 1997-12-18 2000-01-25 Texas Instruments Incorporated Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability
US6070074A (en) 1998-04-24 2000-05-30 Trw Inc. Method for enhancing the performance of a regenerative satellite communications system
US6138261A (en) 1998-04-29 2000-10-24 Trw Inc. Concatenated coding system for satellite communications
US6182264B1 (en) 1998-05-22 2001-01-30 Vlsi Technology, Inc. Smart dynamic selection of error correction methods for DECT based data services
US7111293B1 (en) 1998-06-03 2006-09-19 Ants Software, Inc. Method for increased concurrency in a computer system
US6192092B1 (en) 1998-06-15 2001-02-20 Intel Corp. Method and apparatus for clock skew compensation
US6505305B1 (en) 1998-07-16 2003-01-07 Compaq Information Technologies Group, L.P. Fail-over of multiple memory blocks in multiple memory modules in computer system
US6314501B1 (en) 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
US6295592B1 (en) 1998-07-31 2001-09-25 Micron Technology, Inc. Method of processing memory requests in a pipelined memory controller
US6233625B1 (en) 1998-11-18 2001-05-15 Compaq Computer Corporation System and method for applying initialization power to SCSI devices
US6288860B1 (en) 1999-01-04 2001-09-11 Maxtor Corporation Servo area numbering strategy for computer disk drives
US6438661B1 (en) 1999-03-03 2002-08-20 International Business Machines Corporation Method, system, and program for managing meta data in a storage system and rebuilding lost meta data in cache
US6449625B1 (en) 1999-04-20 2002-09-10 Lucent Technologies Inc. Use of a two-way stack approach to optimize flash memory management for embedded database systems
US6564271B2 (en) 1999-06-09 2003-05-13 Qlogic Corporation Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter
US20050114587A1 (en) 2003-11-22 2005-05-26 Super Talent Electronics Inc. ExpressCard with On-Card Flash Memory with Shared Flash-Control Bus but Separate Ready Lines
US7318117B2 (en) 2004-02-26 2008-01-08 Super Talent Electronics, Inc. Managing flash memory including recycling obsolete sectors
US7333364B2 (en) 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
US20080282128A1 (en) 1999-08-04 2008-11-13 Super Talent Electronics, Inc. Method of Error Correction Code on Solid State Disk to Gain Data Security and Higher Performance
US6412042B1 (en) 1999-11-17 2002-06-25 Maxtor Corporation System and method for improved disk drive performance and reliability
US6484224B1 (en) 1999-11-29 2002-11-19 Cisco Technology Inc. Multi-interface symmetric multiprocessor
DE19961138C2 (de) 1999-12-17 2001-11-22 Siemens Ag Multiport-RAM-Speichervorrichtung
US8037234B2 (en) 2003-12-02 2011-10-11 Super Talent Electronics, Inc. Command queuing smart storage transfer manager for striping data to raw-NAND flash modules
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US6339338B1 (en) 2000-01-18 2002-01-15 Formfactor, Inc. Apparatus for reducing power supply noise in an integrated circuit
US20020152305A1 (en) 2000-03-03 2002-10-17 Jackson Gregory J. Systems and methods for resource utilization analysis in information management environments
US6516437B1 (en) 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates
US6615307B1 (en) 2000-05-10 2003-09-02 Micron Technology, Inc. Flash with consistent latency for read operations
US6629047B1 (en) * 2000-03-30 2003-09-30 Intel Corporation Method and apparatus for flash voltage detection and lockout
US20030188045A1 (en) 2000-04-13 2003-10-02 Jacobson Michael B. System and method for distributing storage controller tasks
US6678788B1 (en) 2000-05-26 2004-01-13 Emc Corporation Data type and topological data categorization and ordering for a mass storage system
US6934755B1 (en) 2000-06-02 2005-08-23 Sun Microsystems, Inc. System and method for migrating processes on a network
US6442076B1 (en) 2000-06-30 2002-08-27 Micron Technology, Inc. Flash memory with multiple status reading capability
US6980985B1 (en) 2000-08-30 2005-12-27 At&T Corp. Distributed evalulation of directory queries using a topology cache
US6865650B1 (en) 2000-09-29 2005-03-08 Emc Corporation System and method for hierarchical data storage
US7028165B2 (en) 2000-12-06 2006-04-11 Intel Corporation Processor stalling
US6738870B2 (en) 2000-12-22 2004-05-18 International Business Machines Corporation High speed remote storage controller
KR100381955B1 (ko) 2001-01-03 2003-04-26 삼성전자주식회사 기입 드라이버를 이용한 셀 전류 측정 스킴을 갖는 플래시메모리 장치
US6871295B2 (en) 2001-01-29 2005-03-22 Adaptec, Inc. Dynamic data recovery
WO2002082435A1 (fr) 2001-03-30 2002-10-17 Fujitsu Limited Dispositif de stockage
US7017107B2 (en) 2001-04-30 2006-03-21 Sun Microsystems, Inc. Storage array employing scrubbing operations at the disk-controller level
US6938253B2 (en) 2001-05-02 2005-08-30 Portalplayer, Inc. Multiprocessor communication system and method
US6757768B1 (en) 2001-05-17 2004-06-29 Cisco Technology, Inc. Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node
US7068603B2 (en) 2001-07-06 2006-06-27 Juniper Networks, Inc. Cross-bar switch
US6836815B1 (en) 2001-07-11 2004-12-28 Pasternak Solutions Llc Layered crossbar for interconnection of multiple processors and shared memories
JP4569055B2 (ja) 2001-08-06 2010-10-27 ソニー株式会社 信号処理装置及び信号処理方法
TW539946B (en) 2001-08-07 2003-07-01 Solid State System Company Ltd Window-based flash memory storage system, and the management method and the access method thereof
JP4437519B2 (ja) 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
US7028213B2 (en) 2001-09-28 2006-04-11 Hewlett-Packard Development Company, L.P. Error indication in a raid memory system
US7032123B2 (en) 2001-10-19 2006-04-18 Sun Microsystems, Inc. Error recovery
JP3663377B2 (ja) 2001-10-23 2005-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶装置、読み出しデータの処理装置および読み出しデータの処理方法
US7380085B2 (en) 2001-11-14 2008-05-27 Intel Corporation Memory adapted to provide dedicated and or shared memory to multiple processors and method therefor
US6798696B2 (en) 2001-12-04 2004-09-28 Renesas Technology Corp. Method of controlling the operation of non-volatile semiconductor memory chips
US6871291B2 (en) * 2002-01-22 2005-03-22 Wistron Corporation Method for recording power failure time of a computer system
US6871257B2 (en) 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
US6836808B2 (en) 2002-02-25 2004-12-28 International Business Machines Corporation Pipelined packet processing
US7533214B2 (en) 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
KR100476888B1 (ko) 2002-04-04 2005-03-17 삼성전자주식회사 온도보상기능을 가진 멀티비트 플래쉬메모리
JP4079684B2 (ja) 2002-05-08 2008-04-23 株式会社日立製作所 ヒープメモリ管理方法およびそれを用いた計算機システム
US6966006B2 (en) 2002-05-09 2005-11-15 International Business Machines Corporation Adaptive startup policy for accelerating multi-disk array spin-up
US6895464B2 (en) 2002-06-03 2005-05-17 Honeywell International Inc. Flash memory management system and method utilizing multiple block list windows
US6885530B2 (en) 2002-06-11 2005-04-26 Stmicroelectronics, Inc. Power limiting time delay circuit
US6978343B1 (en) 2002-08-05 2005-12-20 Netlogic Microsystems, Inc. Error-correcting content addressable memory
US7051155B2 (en) 2002-08-05 2006-05-23 Sun Microsystems, Inc. Method and system for striping data to accommodate integrity metadata
WO2004023385A1 (ja) 2002-08-29 2004-03-18 Renesas Technology Corp. 半導体処理装置及びicカード
US7120856B2 (en) 2002-09-25 2006-10-10 Leanics Corporation LDPC code and encoder/decoder regarding same
JP2004178782A (ja) 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
US7152942B2 (en) 2002-12-02 2006-12-26 Silverbrook Research Pty Ltd Fixative compensation
US20040114265A1 (en) 2002-12-16 2004-06-17 Xerox Corporation User-selectable automatic secure data file erasure of job after job completion
US20040153902A1 (en) 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
US7296216B2 (en) 2003-01-23 2007-11-13 Broadcom Corporation Stopping and/or reducing oscillations in low density parity check (LDPC) decoding
US7043505B1 (en) 2003-01-28 2006-05-09 Unisys Corporation Method variation for collecting stability data from proprietary systems
JP2004240555A (ja) 2003-02-04 2004-08-26 Fujitsu Ltd バッテリ運用制御装置、バッテリ運用制御方法およびバッテリ運用制御プログラム
US7478096B2 (en) 2003-02-26 2009-01-13 Burnside Acquisition, Llc History preservation in a computer storage system
US7162678B2 (en) 2003-03-14 2007-01-09 Quantum Corporation Extended error correction codes
KR100543447B1 (ko) 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
US7527466B2 (en) 2003-04-03 2009-05-05 Simmons Robert J Building-erection structural member transporter
JP4170988B2 (ja) 2003-05-09 2008-10-22 富士通株式会社 実行環境の危険予測/回避方法,システム,プログラムおよびその記録媒体
US7877647B2 (en) 2003-05-23 2011-01-25 Hewlett-Packard Development Company, L.P. Correcting a target address in parallel with determining whether the target address was received in error
JP2007524923A (ja) 2003-05-23 2007-08-30 ワシントン ユニヴァーシティー Fpgaデバイスを使用するインテリジェントデータ記憶および処理
US7685254B2 (en) 2003-06-10 2010-03-23 Pandya Ashish A Runtime adaptable search processor
US7076598B2 (en) 2003-09-09 2006-07-11 Solid State System Co., Ltd. Pipeline accessing method to a large block memory
US7054968B2 (en) 2003-09-16 2006-05-30 Denali Software, Inc. Method and apparatus for multi-port memory controller
US7100002B2 (en) 2003-09-16 2006-08-29 Denali Software, Inc. Port independent data transaction interface for multi-port devices
US7523157B2 (en) 2003-09-25 2009-04-21 International Business Machines Corporation Managing a plurality of processors as devices
US7173852B2 (en) 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
TW200516821A (en) 2003-11-14 2005-05-16 Hon Hai Prec Ind Co Ltd System and method for starting up devices orderly
US7401174B2 (en) 2003-12-16 2008-07-15 Matsushita Electric Industrial Co., Ltd. File system defragmentation and data processing method and apparatus for an information recording medium
US7376887B2 (en) 2003-12-22 2008-05-20 International Business Machines Corporation Method for fast ECC memory testing by software including ECC check byte
US20050251617A1 (en) 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US7328377B1 (en) 2004-01-27 2008-02-05 Altera Corporation Error correction for programmable logic integrated circuits
JP4477365B2 (ja) 2004-01-29 2010-06-09 株式会社日立製作所 複数インタフェースを有する記憶装置、および、その記憶装置の制御方法
US7389465B2 (en) 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
US7350044B2 (en) 2004-01-30 2008-03-25 Micron Technology, Inc. Data move method and apparatus
US20080147964A1 (en) 2004-02-26 2008-06-19 Chow David Q Using various flash memory cells to build usb data flash cards with multiple partitions and autorun function
US7035159B2 (en) 2004-04-01 2006-04-25 Micron Technology, Inc. Techniques for storing accurate operating current values
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
EP1870814B1 (de) 2006-06-19 2014-08-13 Texas Instruments France Verfahren und Vorrichtung für sicheren, nachfragebasierten Seitenabruf für Prozessorvorrichtungen
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
JP2005332471A (ja) 2004-05-19 2005-12-02 Hitachi Ltd ディスクアレイ装置
US20050273560A1 (en) 2004-06-03 2005-12-08 Hulbert Jared E Method and apparatus to avoid incoherency between a cache memory and flash memory
US7334179B2 (en) 2004-06-04 2008-02-19 Broadcom Corporation Method and system for detecting and correcting errors while accessing memory devices in microprocessor systems
US7159069B2 (en) 2004-06-23 2007-01-02 Atmel Corporation Simultaneous external read operation during internal programming in a flash memory device
US7126873B2 (en) 2004-06-29 2006-10-24 Super Talent Electronics, Inc. Method and system for expanding flash storage device capacity
US7529898B2 (en) 2004-07-09 2009-05-05 International Business Machines Corporation Method for backing up and restoring data
US8190808B2 (en) 2004-08-17 2012-05-29 Rambus Inc. Memory device having staggered memory operations
KR20070060101A (ko) 2004-08-30 2007-06-12 실리콘 스토리지 테크놀로지 인크 무선 단말기에서의 비휘발성 메모리 관리 시스템 및 방법
FR2875358B1 (fr) 2004-09-15 2006-12-15 Eads Telecom Soc Par Actions S Insertion d'un flux secondaire d'informations binaires dans un flux principal de symboles d'une modulation numerique
US7760880B2 (en) 2004-10-13 2010-07-20 Viasat, Inc. Decoder architecture system and method
JP4956922B2 (ja) 2004-10-27 2012-06-20 ソニー株式会社 記憶装置
US20060136681A1 (en) 2004-12-21 2006-06-22 Sanjeev Jain Method and apparatus to support multiple memory banks with a memory block
CN100583651C (zh) 2004-12-22 2010-01-20 Lg电子株式会社 用于使用信道代码解码的装置和方法
US20060156177A1 (en) 2004-12-29 2006-07-13 Sailesh Kottapalli Method and apparatus for recovering from soft errors in register files
US7657696B2 (en) 2005-02-25 2010-02-02 Lsi Corporation Method to detect NAND-flash parameters by hardware automatically
US7707232B2 (en) 2005-05-13 2010-04-27 Microsoft Corporation Implementation for collecting unmanaged memory
US7765454B2 (en) 2005-05-24 2010-07-27 Sgi International, Inc. Fault tolerant memory system
US7283395B2 (en) 2005-06-24 2007-10-16 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating the memory device
JP2008544721A (ja) 2005-06-27 2008-12-04 トムソン ライセンシング 反復デコーダの電力削減のための方法及び装置
US20070061597A1 (en) 2005-09-14 2007-03-15 Micky Holtzman Secure yet flexible system architecture for secure devices with flash mass storage memory
KR100705220B1 (ko) 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법
EP1934745A2 (de) 2005-09-27 2008-06-25 Nxp B.V. Fehlerdetektions-/korrekturschaltung und entsprechendes verfahren
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
KR100715147B1 (ko) 2005-10-06 2007-05-10 삼성전자주식회사 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치
US20070083697A1 (en) 2005-10-07 2007-04-12 Microsoft Corporation Flash memory management
US8223553B2 (en) 2005-10-12 2012-07-17 Macronix International Co., Ltd. Systems and methods for programming a memory device
US7743363B2 (en) 2005-10-13 2010-06-22 Microsoft Corporation Extensible meta-data
US7954037B2 (en) 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
US8006161B2 (en) 2005-10-26 2011-08-23 Samsung Electronics Co., Ltd Apparatus and method for receiving signal in a communication system using a low density parity check code
KR100966043B1 (ko) 2005-10-31 2010-06-25 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7500062B2 (en) 2005-11-17 2009-03-03 International Business Machines Corporation Fast path memory read request processing in a multi-level memory architecture
WO2007058617A1 (en) 2005-11-17 2007-05-24 Chee Keng Chang A controller for non-volatile memories, and methods of operating the memory controller
US8813052B2 (en) 2005-12-07 2014-08-19 Microsoft Corporation Cache metadata for implementing bounded transactional memory
US7546515B2 (en) 2005-12-27 2009-06-09 Sandisk Corporation Method of storing downloadable firmware on bulk media
US7562283B2 (en) 2005-12-27 2009-07-14 D.S.P. Group Ltd. Systems and methods for error correction using binary coded hexidecimal or hamming decoding
US7349264B2 (en) 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories
US7716180B2 (en) 2005-12-29 2010-05-11 Amazon Technologies, Inc. Distributed storage system with web services client interface
WO2007080586A2 (en) 2006-01-10 2007-07-19 Saifun Semiconductors Ltd. Rd algorithm improvement for nrom technology
US8020060B2 (en) 2006-01-18 2011-09-13 Sandisk Il Ltd Method of arranging data in a multi-level cell memory device
KR100725410B1 (ko) 2006-01-20 2007-06-07 삼성전자주식회사 전원 상태에 따라 비휘발성 메모리의 블록 회수를 수행하는장치 및 그 방법
US20070234143A1 (en) 2006-01-25 2007-10-04 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices
JP4859471B2 (ja) 2006-02-02 2012-01-25 株式会社日立製作所 ストレージシステム及びストレージコントローラ
US7546478B2 (en) 2006-02-10 2009-06-09 International Business Machines Corporation Apparatus and method to provide power to a plurality of data storage devices disposed in a data storage system
US7870326B2 (en) 2006-07-28 2011-01-11 Samsung Electronics Co., Ltd. Multiprocessor system and method thereof
US7681106B2 (en) 2006-03-29 2010-03-16 Freescale Semiconductor, Inc. Error correction device and methods thereof
JP4863749B2 (ja) 2006-03-29 2012-01-25 株式会社日立製作所 フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム
US20070245061A1 (en) 2006-04-13 2007-10-18 Intel Corporation Multiplexing a parallel bus interface and a flash memory interface
US7685494B1 (en) 2006-05-08 2010-03-23 Marvell International, Ltd. Error correction coding for varying signal-to-noise ratio channels
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7707481B2 (en) 2006-05-16 2010-04-27 Pitney Bowes Inc. System and method for efficient uncorrectable error detection in flash memory
US20070300130A1 (en) 2006-05-17 2007-12-27 Sandisk Corporation Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US7701764B2 (en) 2006-05-17 2010-04-20 Micron Technology, Inc. Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
US7606084B2 (en) 2006-06-19 2009-10-20 Sandisk Corporation Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
JP4842719B2 (ja) 2006-06-28 2011-12-21 株式会社日立製作所 ストレージシステム及びそのデータ保護方法
US8006160B2 (en) 2006-06-29 2011-08-23 Digital Fountain, Inc. Efficient encoding and decoding methods for representing schedules and processing forward error correction codes
US7774684B2 (en) 2006-06-30 2010-08-10 Intel Corporation Reliability, availability, and serviceability in a memory device
US7403438B2 (en) 2006-07-12 2008-07-22 Infineon Technologies Flash Gmbh & Co. Kg Memory array architecture and method for high-speed distribution measurements
JP2008047273A (ja) 2006-07-20 2008-02-28 Toshiba Corp 半導体記憶装置およびその制御方法
US7831895B2 (en) 2006-07-25 2010-11-09 Communications Coding Corporation Universal error control coding system for digital communication and data storage systems
TW200813724A (en) 2006-07-28 2008-03-16 Samsung Electronics Co Ltd Multipath accessible semiconductor memory device with host interface between processors
US20080052446A1 (en) 2006-08-28 2008-02-28 Sandisk Il Ltd. Logical super block mapping for NAND flash memory
US7450425B2 (en) 2006-08-30 2008-11-11 Micron Technology, Inc. Non-volatile memory cell read failure reduction
US7566987B2 (en) 2006-09-14 2009-07-28 Lutron Electronics Co., Inc. Method of powering up a plurality of loads in sequence
KR100843133B1 (ko) 2006-09-20 2008-07-02 삼성전자주식회사 플래시 메모리에서 매핑 정보 재구성을 위한 장치 및 방법
TW200816651A (en) 2006-09-25 2008-04-01 Sunplus Technology Co Ltd Decoding method and system of real-time wireless channel estimation
US7886204B2 (en) 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US8171380B2 (en) 2006-10-10 2012-05-01 Marvell World Trade Ltd. Adaptive systems and methods for storing and retrieving data to and from memory cells
JP2008117195A (ja) 2006-11-06 2008-05-22 Hitachi Ltd 半導体記憶装置
TWI307100B (en) 2006-11-07 2009-03-01 Macronix Int Co Ltd Memory and method for reading error checking thereof
US7508703B2 (en) 2006-11-13 2009-03-24 Sandisk Corporation Non-volatile memory with boost structures
US8074011B2 (en) 2006-12-06 2011-12-06 Fusion-Io, Inc. Apparatus, system, and method for storage space recovery after reaching a read count limit
US8019940B2 (en) 2006-12-06 2011-09-13 Fusion-Io, Inc. Apparatus, system, and method for a front-end, distributed raid
KR100808664B1 (ko) 2006-12-08 2008-03-07 한국전자통신연구원 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
WO2008075292A2 (en) 2006-12-18 2008-06-26 Nxp B.V. Power-on temperature sensor/spd detect
KR100881669B1 (ko) 2006-12-18 2009-02-06 삼성전자주식회사 비휘발성 데이터 저장장치의 정적 데이터 영역 검출 방법,마모도 평준화 방법 및 데이터 유닛 병합 방법과 그 장치
US7620781B2 (en) 2006-12-19 2009-11-17 Intel Corporation Efficient Bloom filter
KR100842680B1 (ko) 2007-01-08 2008-07-01 삼성전자주식회사 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
US7603490B2 (en) 2007-01-10 2009-10-13 International Business Machines Corporation Barrier and interrupt mechanism for high latency and out of order DMA device
KR100855587B1 (ko) 2007-01-17 2008-09-01 삼성전자주식회사 메일박스 영역을 가지는 멀티 패스 액세스블 반도체 메모리장치 및 그에 따른 메일박스 액세스 제어방법
US7596643B2 (en) 2007-02-07 2009-09-29 Siliconsystems, Inc. Storage subsystem with configurable buffer
US7913022B1 (en) 2007-02-14 2011-03-22 Xilinx, Inc. Port interface modules (PIMs) in a multi-port memory controller (MPMC)
KR100918707B1 (ko) 2007-03-12 2009-09-23 삼성전자주식회사 플래시 메모리를 기반으로 한 메모리 시스템
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
JP4897524B2 (ja) 2007-03-15 2012-03-14 株式会社日立製作所 ストレージシステム及びストレージシステムのライト性能低下防止方法
KR100907218B1 (ko) 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
WO2008121553A1 (en) 2007-03-29 2008-10-09 Sandisk Corporation Non-volatile storage with decoding of data using reliability metrics based on multiple reads
WO2008121577A1 (en) 2007-03-31 2008-10-09 Sandisk Corporation Soft bit data transmission for error correction control in non-volatile memory
US8032724B1 (en) 2007-04-04 2011-10-04 Marvell International Ltd. Demand-driven opportunistic garbage collection in memory components
US7996642B1 (en) 2007-04-25 2011-08-09 Marvell International Ltd. Digital locked loop on channel tagged memory requests for memory optimization
US8151171B2 (en) 2007-05-07 2012-04-03 Broadcom Corporation Operational parameter adaptable LDPC (low density parity check) decoder
US8073648B2 (en) 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US7930547B2 (en) 2007-06-15 2011-04-19 Alcatel-Lucent Usa Inc. High accuracy bloom filter using partitioned hashing
KR100891005B1 (ko) 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
JP2009020986A (ja) 2007-07-15 2009-01-29 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ装置及びディスク・ドライブ装置において不揮発性半導体メモリ領域上のデータを管理するテーブルを保存する方法
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
US8024525B2 (en) 2007-07-25 2011-09-20 Digi-Data Corporation Storage control unit with memory cache protection via recorded log
US8724789B2 (en) 2007-08-06 2014-05-13 Yellow Pages Systems and methods to connect people for real time communications via directory assistance
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
US8095851B2 (en) 2007-09-06 2012-01-10 Siliconsystems, Inc. Storage subsystem capable of adjusting ECC settings based on monitored conditions
JP4404125B2 (ja) 2007-09-12 2010-01-27 株式会社デンソー 電子制御装置及び信号監視回路
WO2009058140A1 (en) 2007-10-31 2009-05-07 Agere Systems Inc. Systematic error correction for multi-level flash memory
US7894264B2 (en) 2007-11-07 2011-02-22 Micron Technology, Inc. Controlling a memory device responsive to degradation
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
US8429492B2 (en) 2007-11-30 2013-04-23 Marvell World Trade Ltd. Error correcting code predication system and method
WO2009072102A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
US8386806B2 (en) * 2007-12-17 2013-02-26 Intel Corporation Integrated power management logic
US8533384B2 (en) 2007-12-27 2013-09-10 Sandisk Enterprise Ip Llc Flash memory controller garbage collection operations performed independently in multiple flash memory groups
WO2009084724A1 (en) 2007-12-28 2009-07-09 Kabushiki Kaisha Toshiba Semiconductor storage device
US20090172335A1 (en) 2007-12-31 2009-07-02 Anand Krishnamurthi Kulkarni Flash devices with raid
US8159874B2 (en) 2008-01-22 2012-04-17 Micron Technology, Inc. Cell operation monitoring
US8271515B2 (en) 2008-01-29 2012-09-18 Cadence Design Systems, Inc. System and method for providing copyback data integrity in a non-volatile memory system
JP4617405B2 (ja) 2008-02-05 2011-01-26 富士通株式会社 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム
JP4672743B2 (ja) 2008-03-01 2011-04-20 株式会社東芝 誤り訂正装置および誤り訂正方法
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
JP2009266349A (ja) 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
US8185706B2 (en) 2008-04-30 2012-05-22 Apple Inc. Copyback optimization for memory system
US8316244B1 (en) * 2008-05-13 2012-11-20 Netapp, Inc. Power failure system and method for storing request information
KR101518199B1 (ko) 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
KR101412690B1 (ko) 2008-05-28 2014-06-27 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101412974B1 (ko) 2008-05-28 2014-06-30 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
JP5072723B2 (ja) 2008-06-11 2012-11-14 株式会社東芝 不揮発性半導体記憶装置
US8959280B2 (en) 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
US8627169B2 (en) 2008-06-20 2014-01-07 Cadence Design Systems, Inc. Method and apparatus for dynamically configurable multi level error correction
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US8037380B2 (en) 2008-07-08 2011-10-11 International Business Machines Corporation Verifying data integrity of a non-volatile memory system during data caching process
US8325554B2 (en) 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
KR101436506B1 (ko) 2008-07-23 2014-09-02 삼성전자주식회사 메모리 장치 및 메모리 데이터 프로그래밍 방법
US8130552B2 (en) 2008-09-11 2012-03-06 Sandisk Technologies Inc. Multi-pass programming for memory with reduced data storage requirement
US8429514B1 (en) 2008-09-24 2013-04-23 Network Appliance, Inc. Dynamic load balancing of distributed parity in a RAID array
KR101484556B1 (ko) 2008-10-28 2015-01-20 삼성전자주식회사 독출 보상 회로
US8023334B2 (en) 2008-10-31 2011-09-20 Micron Technology, Inc. Program window adjust for memory cell signal line delay
US9063874B2 (en) 2008-11-10 2015-06-23 SanDisk Technologies, Inc. Apparatus, system, and method for wear management
KR101516577B1 (ko) 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR20100058166A (ko) 2008-11-24 2010-06-03 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101555022B1 (ko) 2008-12-02 2015-09-23 삼성전자주식회사 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 맵핑정보 복원 방법
US8209466B2 (en) 2008-12-16 2012-06-26 Intel Corporation Methods and systems to allocate addresses in a high-endurance/low-endurance hybrid flash memory
US9128699B2 (en) 2008-12-22 2015-09-08 Intel Corporation Method and system for queuing transfers of multiple non-contiguous address ranges with a single command
KR101535225B1 (ko) 2009-01-06 2015-07-09 삼성전자주식회사 디코딩 방법 및 그 방법을 이용하는 메모리 시스템 장치
KR100996009B1 (ko) 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8645749B2 (en) 2009-02-04 2014-02-04 Micron Technology, Inc. Systems and methods for storing and recovering controller data in non-volatile memory devices
KR20100090439A (ko) 2009-02-06 2010-08-16 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법 및 이를 구현하는 불휘발성 메모리 장치
KR20100093885A (ko) 2009-02-17 2010-08-26 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8042011B2 (en) 2009-04-28 2011-10-18 Synopsys, Inc. Runtime programmable BIST for testing a multi-port memory device
US20100281207A1 (en) 2009-04-30 2010-11-04 Miller Steven C Flash-based data archive storage system
KR101575248B1 (ko) 2009-04-30 2015-12-07 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함하는 메모리 시스템
US8885434B2 (en) 2009-06-17 2014-11-11 Stmicroelectronics International N.V. Retention of data during stand-by mode
US8479032B2 (en) 2009-06-26 2013-07-02 Seagate Technology Llc Systems, methods and devices for regulation or isolation of backup power in memory devices
US8627117B2 (en) 2009-06-26 2014-01-07 Seagate Technology Llc Device with power control feature involving backup power reservoir circuit
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US8880835B2 (en) 2009-07-07 2014-11-04 International Business Machines Corporation Adjusting location of tiered storage residence based on usage patterns
US7941696B2 (en) 2009-08-11 2011-05-10 Texas Memory Systems, Inc. Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8464106B2 (en) 2009-08-24 2013-06-11 Ocz Technology Group, Inc. Computer system with backup function and method therefor
EP2471068B1 (de) 2009-08-25 2015-11-11 SanDisk IL Ltd. Datenwiederherstellung bei einem flash-speicher
US8077515B2 (en) 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
KR101689420B1 (ko) 2009-09-09 2016-12-23 샌디스크 테크놀로지스 엘엘씨 저장 장치의 전력 감소 관리를 위한 장치, 시스템, 및 방법
US8386731B2 (en) 2009-09-14 2013-02-26 Vmware, Inc. Method and system for optimizing live migration of persistent data of virtual machine using disk I/O heuristics
US8171257B2 (en) 2009-09-25 2012-05-01 International Business Machines Corporation Determining an end of valid log in a log of write records using a next pointer and a far ahead pointer
JP5197544B2 (ja) 2009-10-05 2013-05-15 株式会社東芝 メモリシステム
US8312349B2 (en) 2009-10-27 2012-11-13 Micron Technology, Inc. Error detection/correction based memory management
US8423866B2 (en) 2009-10-28 2013-04-16 SanDisk Technologies, Inc. Non-volatile memory and method with post-write read and adaptive re-write to manage errors
CN101699406B (zh) 2009-11-12 2011-12-14 威盛电子股份有限公司 数据储存系统与方法
US8335123B2 (en) 2009-11-20 2012-12-18 Sandisk Technologies Inc. Power management of memory systems
US8090988B2 (en) * 2009-11-24 2012-01-03 Virtium Technology, Inc. Saving information to flash memory during power failure
US8130553B2 (en) 2009-12-02 2012-03-06 Seagate Technology Llc Systems and methods for low wear operation of solid state memory
US8250380B2 (en) 2009-12-17 2012-08-21 Hitachi Global Storage Technologies Netherlands B.V. Implementing secure erase for solid state drives
TWI399645B (zh) 2010-01-15 2013-06-21 Silicon Motion Inc 管理記憶體讀出資料之方法以及記憶裝置
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Samsung Electronics Co.,Ltd. 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8213255B2 (en) 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
GB201003017D0 (en) * 2010-02-23 2010-04-07 Icera Inc Method and system for controlling a supply voltage
US8355280B2 (en) 2010-03-09 2013-01-15 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and operating method thereof
US8458417B2 (en) 2010-03-10 2013-06-04 Seagate Technology Llc Garbage collection in a storage device
US8365041B2 (en) 2010-03-17 2013-01-29 Sandisk Enterprise Ip Llc MLC self-raid flash data protection scheme
US8164967B2 (en) 2010-03-24 2012-04-24 Apple Inc. Systems and methods for refreshing non-volatile memory
US9183134B2 (en) 2010-04-22 2015-11-10 Seagate Technology Llc Data segregation in a storage device
JP2011233114A (ja) 2010-04-30 2011-11-17 Toshiba Corp メモリシステム
EP2386958A1 (de) 2010-05-13 2011-11-16 Assa Abloy AB Verfahren für stufenweise abbruchresistente Speicherbereinigung
US20110283119A1 (en) 2010-05-13 2011-11-17 GCCA Inc. System and Method for Providing Energy Efficient Cloud Computing
TW201223064A (en) 2010-06-01 2012-06-01 Koninkl Philips Electronics Nv System and method for sequential application of power to electrical loads
JP5596143B2 (ja) 2010-06-29 2014-09-24 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US8737141B2 (en) 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US8737136B2 (en) 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US20120023144A1 (en) 2010-07-21 2012-01-26 Seagate Technology Llc Managing Wear in Flash Memory
US8503238B1 (en) 2010-07-21 2013-08-06 Sk Hynix Memory Solutions Inc. Error recovery for flash memory
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
CN102385902A (zh) 2010-09-01 2012-03-21 建兴电子科技股份有限公司 固态储存装置及其数据控制方法
JP2012058860A (ja) 2010-09-06 2012-03-22 Toshiba Corp メモリシステム
US8417878B2 (en) 2010-09-20 2013-04-09 Seagate Technology Llc Selection of units for garbage collection in flash memory
WO2012051600A2 (en) 2010-10-15 2012-04-19 Kyquang Son File system-aware solid-state storage management system
US20120275466A1 (en) 2010-10-21 2012-11-01 Texas Instruments Incorporated System and method for classifying packets
KR101606718B1 (ko) 2010-10-27 2016-03-28 엘에스아이 코포레이션 플래시 메모리 기반 데이터 저장을 위한 적응적 ecc 기술들
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
KR101774496B1 (ko) 2010-12-08 2017-09-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 장치들, 및 이의 동작 방법
KR20120064462A (ko) 2010-12-09 2012-06-19 삼성전자주식회사 메모리 컨트롤러, 이의 오류정정 방법, 및 이를 포함하는 메모리 시스템
US8615681B2 (en) 2010-12-14 2013-12-24 Western Digital Technologies, Inc. System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss
US9038066B2 (en) 2010-12-22 2015-05-19 Vmware, Inc. In-place snapshots of a virtual disk configured with sparse extent
TWI446345B (zh) 2010-12-31 2014-07-21 Silicon Motion Inc 用來進行區塊管理之方法以及記憶裝置及控制器
JP2012151676A (ja) 2011-01-19 2012-08-09 Jvc Kenwood Corp 復号装置および復号方法
US8966319B2 (en) 2011-02-22 2015-02-24 Apple Inc. Obtaining debug information from a flash memory device
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
US8874515B2 (en) 2011-04-11 2014-10-28 Sandisk Enterprise Ip Llc Low level object version tracking using non-volatile memory write generations
US8909888B2 (en) 2011-04-29 2014-12-09 Seagate Technology Llc Secure erasure of data from a non-volatile memory
US8713380B2 (en) 2011-05-03 2014-04-29 SanDisk Technologies, Inc. Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
US8745318B2 (en) 2011-06-28 2014-06-03 Seagate Technology Llc Parameter tracking for memory devices
US8898373B1 (en) 2011-06-29 2014-11-25 Western Digital Technologies, Inc. System and method for improving wear-leveling performance in solid-state memory
US9378138B2 (en) 2011-06-29 2016-06-28 International Business Machines Corporation Conservative garbage collection and access protection
US8645773B2 (en) 2011-06-30 2014-02-04 Seagate Technology Llc Estimating temporal degradation of non-volatile solid-state memory
US20130024735A1 (en) 2011-07-19 2013-01-24 Ocz Technology Group Inc. Solid-state memory-based storage method and device with low error rate
US8566667B2 (en) 2011-07-29 2013-10-22 Stec, Inc. Low density parity check code decoding system and method
US20130047045A1 (en) 2011-08-19 2013-02-21 Stec, Inc. Error indicator from ecc decoder
US9047210B2 (en) 2011-09-15 2015-06-02 Sandisk Technologies Inc. Data storage device and method to correct bit values using multiple read voltages
EP2761465B1 (de) 2011-09-30 2022-02-09 Intel Corporation Autonome initialisierung nichtflüchtiger ram-speicherzellen in einem rechnersystem
US8825721B2 (en) 2011-10-03 2014-09-02 Oracle International Corporation Time-based object aging for generational garbage collectors
US8516019B2 (en) 2011-10-03 2013-08-20 Oracle America, Inc. Time-based object aging for generational garbage collectors
KR101522848B1 (ko) 2011-10-05 2015-05-26 엘에스아이 코포레이션 비휘발성 스토리지에 대한 셀프-저널링 및 계층적 일치성
US8711619B2 (en) 2011-10-18 2014-04-29 Seagate Technology Llc Categorizing bit errors of solid-state, non-volatile memory
US10359949B2 (en) 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
CN103917964A (zh) 2011-11-02 2014-07-09 国立大学法人东京大学 存储控制器和数据存储装置
US8683297B2 (en) 2011-11-02 2014-03-25 Sandisk Technologies Inc. Systems and methods of generating a replacement default read threshold
US8456919B1 (en) 2011-11-10 2013-06-04 Sandisk Technologies Inc. Method and apparatus to provide data including hard bit data and soft bit data to a rank modulation decoder
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US8830746B2 (en) 2011-12-28 2014-09-09 Apple Inc. Optimized threshold search in analog memory cells using separator pages of the same type as read pages
JP2013142947A (ja) 2012-01-10 2013-07-22 Sony Corp 記憶制御装置、記憶装置および記憶制御装置の制御方法
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
WO2013112332A1 (en) 2012-01-24 2013-08-01 Apple Inc. Enhanced programming and erasure schemes for analog memory cells
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
US8964482B2 (en) 2012-01-30 2015-02-24 Freescale Semiconductor, Inc. Dynamic healing of non-volatile memory cells
US20130290611A1 (en) 2012-03-23 2013-10-31 Violin Memory Inc. Power management in a flash memory
US8923066B1 (en) 2012-04-09 2014-12-30 Sk Hynix Memory Solutions Inc. Storage of read thresholds for NAND flash storage using linear approximation
US8645886B2 (en) * 2012-04-16 2014-02-04 Freescale Semiconductor, Inc. Integrated circuit power management verification method
US8990477B2 (en) 2012-04-19 2015-03-24 Sandisk Technologies Inc. System and method for limiting fragmentation
US20130343131A1 (en) 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US8634267B2 (en) 2012-05-14 2014-01-21 Sandisk Technologies Inc. Flash memory chip power management for data reliability and methods thereof
KR20140028481A (ko) 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
US9329986B2 (en) 2012-09-10 2016-05-03 Sandisk Technologies Inc. Peak current management in multi-die non-volatile memory devices
US8938656B2 (en) 2012-09-14 2015-01-20 Sandisk Technologies Inc. Data storage device with intermediate ECC stage
US9128690B2 (en) 2012-09-24 2015-09-08 Texas Instruments Incorporated Bus pin reduction and power management
US9104328B2 (en) 2012-10-31 2015-08-11 Hitachi, Ltd. Storage apparatus and method for controlling storage apparatus
US8634248B1 (en) 2012-11-09 2014-01-21 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US8930778B2 (en) 2012-11-15 2015-01-06 Seagate Technology Llc Read disturb effect determination
US8949544B2 (en) 2012-11-19 2015-02-03 Advanced Micro Devices, Inc. Bypassing a cache when handling memory requests
US8869008B2 (en) 2013-01-17 2014-10-21 Apple Inc. Adaptation of analog memory cell read thresholds using partial ECC syndromes
KR20140100330A (ko) 2013-02-06 2014-08-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US9383795B2 (en) 2013-03-10 2016-07-05 Seagate Technololgy Llc Storage device power failure infrastructure
US9042181B2 (en) 2013-03-15 2015-05-26 SanDisk Technologies, Inc. Periodic erase operation for a non-volatile medium
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
US20130265838A1 (en) * 2012-03-19 2013-10-10 Sandisk Technologies Inc. Immunity Against Temporary and Short Power Drops in Non-Volatile Memory: Pausing Techninques

Also Published As

Publication number Publication date
CN106133837B (zh) 2020-01-14
US20150127999A1 (en) 2015-05-07
CN106133837A (zh) 2016-11-16
DE112014005090T5 (de) 2016-08-11
TW201532066A (zh) 2015-08-16
TWI632556B (zh) 2018-08-11
US9263156B2 (en) 2016-02-16
WO2015069667A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
DE102005037635B4 (de) Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers
DE112014005417T5 (de) Architektur für harten Stromausfall
DE102012017780A1 (de) Standby-Betrieb mit zusätzlichem Mikrocontroller
DE112016001481T5 (de) Unterspannungserkennung und leistungsdrosselung
DE112018000487T5 (de) Mechanismus zur Erweiterung der Spitzenleistungsfähigkeit einer mobilen Plattform
DE102011079910A1 (de) Verwalteter Hybridspeicher mit anpassungsfähiger Stromversorgung
DE102015211561A1 (de) Leistungsverfolgungsanschluss zum Verfolgen von Zuständen von Leistungsdomänen
DE112006003504T5 (de) Detektion von Cachespeicher-Disassoziierung
DE112014005090B4 (de) System und Verfahren zum Einstellen von Auslösepunkten für eine Netzausfallüberprüfung innerhalb eines Speichergeräts
DE202009003607U1 (de) Elektronenvorrichtung zur Senkung des Hauptplatinenstromverbrauchs
DE102017124188A1 (de) Verfahren und Vorrichtung zum Steuern eines Speichersystems zum Zwecke eines sicheren Herunterfahrens eines flüchtigen Speichers eines Hosts
DE102015113386A1 (de) Elektrisches Verteilungssystem für ein Flugzeug
DE102018123978A1 (de) Verfahren und vorrichtung zur speichercontrollererkennung von anbieterspezifischen nichtflüchtigen speichergeräten
DE112015003569T5 (de) Verfahren und System zum Verwenden von NAND-Seitenpuffern, um die Übertragungspuffernutzung eines Festkörperlaufwerks zu verbessern
EP3218812B1 (de) Verfahren und speicherverwaltungsvorrichtung zum übertragen von daten innerhalb eines computer-systems, speichersystem und computer-system
DE102021005946A1 (de) Verwaltung der digital gesteuerten ladungspumpen-operation in einem speicher-untersystem
DE102011017634B4 (de) Signalleitung zum Anzeigen eines Schreibfehlers in einem Speicher
DE102016206170A1 (de) Serielle draht-debug-brücke
DE102010044925B4 (de) Adaptiv vorgespannter Komparator
DE102020110584A1 (de) Nvram-speichermodul mit hard-schreibdrosselung
DE102018120482A1 (de) Nur-Lese-Betrieb eines nichtflüchtigen Speichermoduls
DE102014019263A1 (de) Aktives kabel-leistungsmanagment für universal serial bus
DE102011055278A1 (de) Power Management eines Basisgerätes und eines abnehmbaren Gerätes
DE102013108943B4 (de) Statische Blockanzeige aus einem zu einer Datenverarbeitungseinrichtung gehörenden Speicher während geringer Aktivität derselben
DE112014005394T5 (de) Aufsicht für Dimm-Vorrichtungscontroller

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: SANDISK TECHNOLOGIES LLC, PLANO, US

Free format text: FORMER OWNER: SANDISK ENTERPRISE IP LLC, MILPITAS, CALIF., US

R082 Change of representative

Representative=s name: MARKS & CLERK LLP, GB

Representative=s name: DEHNS GERMANY, DE

R082 Change of representative

Representative=s name: DEHNSGERMANY PARTNERSCHAFT VON PATENTANWAELTEN, DE

Representative=s name: DEHNS GERMANY, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: DEHNSGERMANY PARTNERSCHAFT VON PATENTANWAELTEN, DE