JP2008544721A - 反復デコーダの電力削減のための方法及び装置 - Google Patents

反復デコーダの電力削減のための方法及び装置 Download PDF

Info

Publication number
JP2008544721A
JP2008544721A JP2008519244A JP2008519244A JP2008544721A JP 2008544721 A JP2008544721 A JP 2008544721A JP 2008519244 A JP2008519244 A JP 2008519244A JP 2008519244 A JP2008519244 A JP 2008519244A JP 2008544721 A JP2008544721 A JP 2008544721A
Authority
JP
Japan
Prior art keywords
iteration
decoded codeword
iterations
confidence value
specified threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008519244A
Other languages
English (en)
Inventor
ウェン ガオ
ジョシュア ローレンス コスロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2008544721A publication Critical patent/JP2008544721A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2975Judging correct decoding, e.g. iteration stopping criteria
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1128Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Abstract

【課題】反復デコーダの電力消費を削減するための方法、装置及びコンピュータ・プログラム製品を提供する。
【解決手段】本装置は、メモリ装置及び反復終了装置を備えている。メモリ装置は、最大反復数となる前における反復デコーダの反復ごとに、現在の反復における復号済み符号語を保存するためのものである。反復終了装置は、現在の反復における復号済み符号語と、前の反復において既に保存された復号済み符号語とを比較し、現在の反復における復号済み符号語が、前の反復において既に保存された復号済み符号語と一致するときに信頼値を増加し、信頼値が、予め指定された閾値を超えたときに、反復デコーダのそれ以上の反復を終了させるためのものである。
【選択図】図4

Description

本発明は、概して、ビデオデコーダに関し、より詳細には、反復デコーダの電力削減のための方法及び装置に関する。
近年、通信システムにおける前方誤り訂正符号として、低密度パリティチェック(LDPC)符号及びターボ符号が採用されている。例えば、LDPC符号は次世代衛星通信システム用の、デジタルビデオ放送衛星2(DVB−S2)規格で使用され、ターボ符号は、広帯域符号分割多重アクセス(WCDMA)システムで使用されている。
LDPC及びターボ符号の復号アルゴリズムは、デコーダが、受信した符号語を復号するために、1組の動作を複数回反復する反復アルゴリズムである。簡単のため、固定の反復数を使用することができ、その場合、1つの符号語を復号するためのエネルギー量は、固定となる。しかし、通常の動作条件下においては、最大反復数のうちのほんの一部のみが、同一の復号性能を達成するために必要である。
したがって、適切な性能を維持しながら、システム電力消費を削減するため、最大反復数に達する前に、反復を終了させる方法及び装置を有することが望ましく、かつ、非常に有利である。
従来技術の上記及びその他の欠点と不都合は、反復デコーダの電力削減のための方法及び装置を対象とする本発明によって解決される。
本発明の一態様によれば、反復デコーダの電力消費を削減するための装置が提供される。本装置は、メモリ装置及び反復終了装置を備えている。メモリ装置は、最大反復数となる前における反復デコーダの反復ごとに、現在の反復における復号済み符号語を保存するためのものである。反復終了装置は、現在の反復における復号済み符号語と、前の反復において既に保存された復号済み符号語とを比較し、現在の反復における復号済み符号語が、前の反復において既に保存された復号済み符号語と一致するときに信頼値を増加し、信頼値が、予め指定された閾値を超えたときに、反復デコーダのそれ以上の反復を終了させるためのものである。
本発明の別の態様によれば、反復デコーダの電力消費を削減するための方法が提供される。本方法は、最大反復数となる前における反復デコーダの反復ごとに、現在の反復における復号済み符号語をバッファに保存するステップを含んでいる。本方法は、現在の反復における復号済み符号語と、前の反復において既に保存された復号済み符号語とを比較するステップも含んでいる。本方法は、更に、現在の反復における復号済み符号語が、前の反復において既に保存された復号済み符号語と一致するときに信頼値を増加するステップを含んでいる。更に、本方法は、信頼値が、予め指定された閾値を超えたときに、反復デコーダのそれ以上の反復を終了させるステップを含んでいる。
本発明の更に別の態様によれば、反復デコーダの電力消費を削減するためのコンピュータ使用可能プログラムコードを含むコンピュータ使用可能媒体を有するコンピュータ・プログラム製品が提供される。本コンピュータ・プログラム製品は、最大反復数となる前における反復デコーダの反復ごとに、現在の反復における復号済み符号語をバッファに保存させるコンピュータ使用可能プログラムコードを備えている。本コンピュータ・プログラム製品は、更に、現在の反復における復号済み符号語が、前の反復において既に保存された復号済み符号語と一致するときに信頼値を増加するコンピュータ使用可能プログラムコードを備えている。本コンピュータ・プログラム製品は、信頼値が、予め指定された閾値を超えたときに、反復デコーダのそれ以上の反復を終了させるコンピュータ使用可能プログラムコードも含んでいる。
本発明の上記及びその他の態様、特徴及び利点は、添付の図面と共に読まれる、以下の典型的な実施形態の詳細な説明から明らかになる。本発明は、添付の典型的な図面により良く理解できる。
本発明は、反復デコーダの電力削減のための方法及び装置を対象とする。有利には、本発明は、復号性能を維持しながら、最大許容反復数に達する前に、反復デコーダでの反復処理を終了させることによって電力削減を実現する。
この説明は本発明の原理を例示する。したがって、本明細書に明示的に記述又は表されていないけれども、本発明の原理を具体化し、本発明の精神及び範囲内に含まれる様々な構成を、当業者は考案できるものと理解すべきである。
本明細書で列挙されるすべての例及び条件付の言語は、当技術分野を促進するために本発明者によって与えられる本発明の原理及び概念を、読者が理解するための助けとする教育的目的を意図するものであり、具体的に列挙された例及び条件に限定されないものとして解釈すべきである。
更に、本発明の原理、態様及び実施形態、並びに、その特定の例を列挙する本明細書の総ての陳述は、本発明の構造的均等物及び機能的均等物の両方を包含するものである。更に、そのような均等物は、現在周知の均等物と、将来に開発される均等物、すなわち構造の如何に関わらず、同一の機能を実行する、任意の開発される要素の両方を含むものである。
したがって、例えば、本明細書で提示されるブロック図は、本発明の原理を具体化する例示的回路の概念図を表していることが、当業者には理解される。同様に、コンピュータ又はプロセッサが明示的に示されるか否かに関わらず、任意のフロー・チャート、流れ図、状態遷移図、疑似コード等は、実質的には、コンピュータ可読媒体内で表されており、コンピュータ又はプロセッサによって実行される様々な処理を表すことを理解すべきである。
図に示される様々な要素の機能は、適切なソフトウェアに従いソフトウェアを実行可能なハードウェアの使用と同様、専用のハードウェアの利用により提供することができる。機能がプロセッサにより提供されるときには、単一の専用プロセッサ、単一の共有プロセッサ、又は、一部が共有され得る複数の個々のプロセッサにより提供することができる。更に、“プロセッサ”又は“コントローラ”という用語の明示的な使用が、ソフトウェアを実行可能なハードウェアのみを示すものと解釈すべきではなく、限定はしないが、デジタル信号プロセッサ(“DSP”)ハードウェア、ソフトウェアを保存する読み出し専用メモリ(“ROM”)、ランダム・アクセス・メモリ(“RAM”)及び不揮発性ストレージを暗黙的に含むことができる。
他の従来型ハードウェア及び/又はカスタム・ハードウェアも含めることができる。同様に、図に示される任意のスイッチは概念的なものに過ぎない。プログラムロジックの動作、専用ロジック、プログラム制御と専用ロジックの相互作用を介して、あるいは、手動でその機能を実施することができ、特定の技法は、文脈からより具体的に理解されるように、実装者が選択可能である。
特許請求の範囲において、指定の機能を実行する手段として表現される任意の要素は、例えば、a)その機能を実行する回路素子の組合せ、又は、b)任意の形態のソフトウェア、したがって、ファームウェア、マイクロコード等と、機能を実行するため、そのソフトウェアを実行する適切な回路との組合せといった、その機能を実行する任意の方式を包含するものである。その様な特許請求の範囲で定義される発明は、様々な列挙される手段により提供される機能が、特許請求の範囲の要求する方法で結合及びまとめられるという事実がある。したがって、そのような機能を提供することのできる任意の手段は、本明細書に示されるものと等価であるとみなされる。
図1を参照すると、本発明を適用することのできる通信システムが、参照符号100によって概略的に示されている。通信システムは、低密度パリティチェック(LDPC)を使用する。Bose−Chaudhuri−Hocquenghem(BCH)符号、又は、限定はしないがリードソロモン(RS)符号を含む他の誤り制御符号を、非常に低いビット・エラー確率を達成するために通信システム100に追加することができる。例えば、デジタルビデオ放送衛星バージョン2(DVB−S2)規格は、図1に関して記載及び表される符号化方式を利用する。
通信システムはデータ・ソース105と、BCHエンコーダ110と、LDPCエンコーダ115と、変調器120と、通信チャネル125と、復調器130と、LDPCデコーダ135、BCHデコーダ140と、データ・シンク145を備えている。
データ・ソース105の出力は、信号通信で、BCHエンコーダ110の入力と接続されている。BCHエンコーダの出力は、信号通信で、LDPCエンコーダ115の入力と接続されている。LDPCエンコーダ115の出力は、信号通信で、変調器120の入力と接続されている。変調器の出力は、信号通信で、通信チャネル125の入力と接続されている。通信チャネル125の出力は、信号通信で、復調器130の入力と接続されている。復調器の出力は、信号通信で、LDPCデコーダ135の入力と接続されている。LDPCデコーダ135の出力は、信号通信で、BCHデコーダ140の入力と接続されている。BCHデコーダ140の出力は、信号通信で、データ・シンク145の入力と接続されている。
本発明は、図1の通信システム100と共に使用することのみに限定されず、したがって、本明細書で述べられる本発明の教示が与えられたとすると、当技術分野及び関連技術分野の技術者は、本発明の範囲を維持しながら、本発明を適用することのできる他の通信システム及び通信システム構成を考えるであろうということを理解すべきである。
更に、本発明は、本明細書に記載の符号に限定されず、したがって、本明細書で述べられる本発明の教示が与えられたとすると、当技術分野及び関連技術分野の技術者は、本発明の範囲を維持しながら、本発明を適用することのできる他の符号を考えるであろうということを理解すべきである。
図2を参照すると、固定の反復数を使用するLDPCデコーダが、参照符号200によって概略的に示されている。
LDPCデコーダ200は、反復コントローラ205と、チェック・ノード・プロセッサ210と、ビット・ノード・プロセッサ215と、ビット判定モジュール220を備えている。
反復コントローラ205の出力は、信号通信で、チェック・ノード・プロセッサ210の第1入力、ビット・ノード・プロセッサ215の第1入力、及び、ビット判定モジュール220の第1入力と接続されている。
チェック・ノード・プロセッサ210の出力は、信号通信で、ビット・ノード・プロセッサ215の第2入力と接続されている。ビット・ノード・プロセッサ215の出力は、信号通信で、ビット判定モジュールの第2入力と接続されている。ビット判定モジュール220の出力は、LDPCデコーダ200の出力として利用可能である。LDPCデコーダ200の出力は復号済み符号語を与える。
したがって、初期化後、復号のための各反復は、チェック・ノード処理、ビット・ノード処理、及び、ビット判定を含んでいる。反復コントローラ205は、他の要素に対する必要な総ての制御信号を生成し、反復数をカウントする。反復数が最大数に達したとき、反復コントローラ205は、復号処理を終了し、復号済み符号語が出力される。
上記の方式の利点は簡易なことである。デコーダ200は、受信した符号語ごとに同じ量の電力を消費する。しかし、通常、通信チャネルは動的であり、最大反復数は、タイミング制約、最大許容電力、及び、最悪チャネル条件によって設定される。通常のチャネル条件下において、受信する符号語を首尾よく復号するためにデコーダが必要とする反復は、通常、最大値未満である。
有利には、本発明は、復号処理の収束を判定し、それに応じて反復処理を終了する方法及び装置を提供する。これを実施するために、図3に示す様に、反復終了モジュール及び復号済み符号語バッファが、図2のデコーダに追加される。
図3を参照すると、適応反復終了を用いるLDPCデコーダが、参照符号300によって概略的に示されている。
LDPCデコーダ300は、反復コントローラ305と、チェック・ノード・プロセッサ310と、ビット・ノード・プロセッサ315と、ビット判定モジュール320と、反復終了モジュール325と、復号済み符号語バッファ330を備えている。
反復コントローラ305の出力は、信号通信で、チェック・ノード・プロセッサ310の第1入力、ビット・ノード・プロセッサ315の第1入力、及び、ビット判定モジュール320の第1入力と接続されている。
チェック・ノード・プロセッサ310の出力は、信号通信で、ビット・ノード・プロセッサ315の第2入力と接続されている。ビット・ノード・プロセッサ315の出力は、信号通信で、ビット判定モジュールの第2入力と接続されている。ビット判定モジュール320の出力は、LDPCデコーダ300の出力として利用可能である。LDPC300の出力は、復号済み符号語を与える。
次に、本発明の一実施形態による反復デコーダに対する適応反復終了方法に関する説明を行う。本方法の概略をまず説明し、続いて、図4を用いて詳細を説明する。
以下の記号表示を図4で使用する。kは反復インデックスを表し、Kmin及びKmaxは最小反復数及び最大反復数を表し、Stop_iterationは反復処理を停止するために反復コントローラに送られる制御信号であり、mは、現在の復号済み符号語が、前のm回の反復での復号済み符号語と同一であることを表す信頼度カウンタである。
反復終了の処理は以下の通りである。反復数kがKmin−1に達したとき、復号済み符号語が符号語バッファに書き込まれる。k<Kmaxである限り、k番目の反復の復号済み符号語CW(k)が、バッファに保存されている前の復号済み符号語、すなわちCW(k−1)と比較される。2つの符号語が同一である場合、信頼カウンタmが増加され、そうでない場合、カウンタが0にリセットされる。mが事前設定値Mに達したとき、制御信号Stop_iterationが1に設定され、反復プロセスを停止するために反復コントローラに通知される。m<Mである間は、復号済み符号語CW(k)が、符号語バッファに書き込まれる。
パラメータKmin、Kmax及びMは、調節可能であることに留意すべきである。デコーダの電力消費を削減するために、通常のチャネル条件下で必要な反復数に、Kminを設定することができる。したがって、不必要な比較及び読み出し/書き込み動作が回避される。Kmaxは、タイミング制約、ピーク電力消費、及び、最悪チャネル条件によって決定される。現在の復号済み出力が、前の反復での復号済み出力と同一である限り、通常、復号アルゴリズムは収束し、正しい符号語が得られるので、通常、Mは1に設定する。
図4を参照すると、反復デコーダに対する適応反復終了方法が、参照符号400によって概略的に示されている。上述した様に、図4において、kは反復インデックスを表し、Kmin及びKmaxは最小反復数及び最大反復数を表し、Stop_iterationは、反復処理を停止するために反復コントローラに送られる制御信号であり、mは、現在の復号済み符号語が、前のm回の反復での復号済み符号語と同一であることを表す信頼度カウンタである。
初期化ブロック405は、変数k、m、及び、Stop_iterationを0に等しく設定し、制御を機能ブロック410に渡す。機能ブロック410は、変数kに1を加え、制御を判定ブロック415に渡す。判定ブロック415は、kがKmin−1に等しいか否かを判定する。Kmin−1がkと等しくない場合、制御は機能ブロック410に戻される。そうではなく、Kmin−1がkと等しい場合、制御は機能ブロック420に渡される。
機能ブロック420は、復号済み符号語CW(k)を読み出し、制御を機能ブロック425に渡す。機能ブロック425は、復号済み符号語CW(k)を符号語バッファに書き込み、制御を機能ブロック430に渡す。機能ブロック430は、変数kに1を加え、制御を判定ブロック435に渡す。判定ブロック435は、k<Kmaxであるか否かを判定し、k≧Kmaxである場合、制御は機能ブロック440に渡される。そうではなく、k<Kmaxである場合、制御は機能ブロック445に渡される。
機能ブロック440は、変数Stop_iterationを1に等しく設定し、復号済み符号語CW(k)を出力する。
機能ブロック445は、符号語バッファから符号語CW(k)を読み出し、制御を機能ブロック450に渡す。機能ブロック450は、符号語バッファから符号語CW(k−1)を読み出し、制御を判定ブロック455に渡す。判定ブロック455は、CW(k−1)がCW(k)に等しいか否かを判定する。CW(k−1)がCW(k)に等しくない場合、制御は機能ブロック460に渡される。そうではなく、CW(k−1)がCW(k)に等しい場合、制御は機能ブロック465に渡される。機能ブロック465は、変数mに1を加え、制御を判定ブロック470に渡す。判定ブロック470は、m<Mであるか否かを判定する。m≧Mである場合、制御は機能ブロック440に渡される。そうではなく、m<Mである場合、制御は機能ブロック425に戻される。
図1に示す様な、BCHデコーダやRSデコーダ等の外部デコーダと、LDPCデコーダとの連結を使用するシステムでは、さらなる電力削減を達成することができる。
したがって、本発明の他の実施形態による反復デコーダに対する他の適応反復終了方法に関する説明を次に述べる。本方法の概略をまず説明し、続いて、図5を用いて詳細を説明する。
実際には、外部デコーダは、反復LDPC復号後の残留誤りを訂正するために使用される。外部デコーダはしばしば、数十のビット誤りを訂正することができる。更に、外部符号の復号動作が消費する電力は、通常、1回の反復復号動作よりも少ない。LDPCデコーダからの現在の復号済み符号語と、LDPCデコーダの前の反復での復号済み符号語とのビット差を、符号語内の誤りビット数の表示として利用できる。したがって、ビット差が一定の数未満である場合、反復処理を停止することができ、外部デコーダにLDPC復号済み符号語中の残りのビット誤りを訂正させることができる。修正後の手法を図5に示す。ここで、n=diff(CW(k),CW(k−1))は、CW(k)とCW(k−1)の間での、異なるビットの数を計算し、変数nに保存することを表し、Nは、BCHデコーダの誤り訂正能力に関する事前設定値である。n=0は復号アルゴリズムが収束したことを示すので、LDPC反復処理が終了したときにn=0である場合、追加の電力削減を達成できることに留意すべきである。反復復号アルゴリズムの特性により、復号アルゴリズムが収束するとき、復号済み符号語は通常は正しく、したがって、システム電力消費を更に削減するために、外部デコーダを迂回することができる。
一方、nがある数Nmaxより大きいときは、ビット誤り数が、外部デコーダの誤り訂正能力を超えていることを示している。この場合も、システム電力消費を削減するために、外部デコーダを迂回することができる。数N及びNmaxは、反復復号アルゴリズムの収束特性、及び、外部デコーダの誤り訂正能力により決定する必要がある。
図5を参照すると、反復デコーダに対する他の適応反復終了方法が、参照符号500によって概略的に示されている。
初期化ブロック505は、変数k、m、及びStop_iterationを0に等しく設定し、制御を機能ブロック510に渡す。機能ブロック510は、変数kに1を加え、制御を判定ブロック515に渡す。判定ブロック515は、kがKmin−1に等しいか否かを判定する。Kmin−1がkに等しくない場合、制御は機能ブロック510に戻される。そうではなく、Kmin−1がkに等しい場合、制御が機能ブロック520に渡される。
機能ブロック520は、復号済み符号語CW(k)を読み出し、制御を機能ブロック525に渡す。機能ブロック525は、復号済み符号語CW(k)を符号語バッファに書き込み、制御を機能ブロック530に渡す。機能ブロック530は、変数kに1を加え、制御を判定ブロック535に渡す。判定ブロック535は、k<Kmaxか否かを判定する。k≧Kmaxである場合、制御は機能ブロック540に渡される。そうではなく、k<Kmaxである場合、制御は機能ブロック545に渡される。
機能ブロック540は、変数Stop_iterationを1に等しく設定し、復号済み符号語CW(k)を出力する。
機能ブロック545は、符号語バッファから符号語CW(k)を読み出し、制御を機能ブロック550に渡す。機能ブロック550は、符号語バッファから符号語CW(k−1)を読み出し、制御を機能ブロック552に渡す。機能ブロック552は、CW(k)とCW(k−1)の間で異なっているビットの数を計算し、異なるビット数を変数nに保存し(すなわち、n=diff(CW(k),CW(k−1)))、制御を判定ブロック555に渡す。判定ブロック555は、n<Nであるか否かを判定する。ここで、Nは、BCHデコーダの誤り訂正能力に関する事前設定値である。n≧Nである場合、制御は機能ブロック560に渡される。そうではなく、n<Nである場合、制御は機能ブロック565に渡される。機能ブロック565は、変数mに1を加え、制御を判定ブロック570に渡す。判定ブロック570は、m<Mであるか否かを判定する。m≧Mである場合、制御は機能ブロック540に渡される。そうではなく、m<Mである場合、制御は機能ブロック525に戻される。
次に、本発明の更に他の実施形態による、反復デコーダに対する更に他の適応反復終了方法に関する説明を行う。本方法の概略をまず説明し、続いて、図6を用いて詳細を説明する。
反復復号プロセスを終了させる更に他の方法は、内部復号済み符号語中にビット誤りがあるか否かを判定するために、外部デコーダを使用するものである。例えば、RSデコーダやBCHデコーダ等の外部デコーダは、内部復号済み符号語のシンドロームを計算することができる。シンドロームが総て0である場合、外部デコーダは、符号語が正しいことを宣言し、反復プロセスを停止するために、内部デコーダに通知する。そうでない場合、内部デコーダは、最大反復数に達するまで反復処理を続行する。
図6を参照すると、反復デコーダに対する更に他の適応反復終了方法が、参照符号400によって概略的に示されている。上述した様に、図4において、kは反復インデックスを表し、Kmin及びKmaxは最小反復数及び最大反復数を表し、Stop_iterationは、反復プロセスを停止するために反復コントローラに送られる制御信号であり、mは、現在の復号済み符号語が、前のm回の反復での復号済み符号語と同一であることを表す信頼度カウンタである。
初期化ブロック605は、変数k及びStop_iterationを0に等しく設定し、制御を機能ブロック610に渡す。機能ブロック610は、変数kに1を加え、制御を判定ブロック635に渡す。判定ブロック435は、k<Kmaxであるか否かを判定する。k≧Kmaxである場合、制御は機能ブロック640に渡される。そうではなくk<Kmaxである場合、制御は機能ブロック645に渡される。
機能ブロック640は、変数Stop_iterationを1に等しく設定し、復号済み符号語CW(k)を出力する。
機能ブロック645は、符号語バッファから符号語CW(k)を読み出し、制御を機能ブロック675に渡す。外部デコーダに関する機能ブロック675は、内部復号済み符号語のシンドロームを計算し、制御を判定ブロック680に渡す。判定ブロック680は、内部復号済み符号語のシンドロームが0に等しいか否かを判定する。内部復号済み符号語のシンドロームが0に等しくない場合、制御は機能ブロック610に戻される。そうではなく、内部復号済み符号語のシンドロームが0に等しい場合、制御は機能ブロック640に戻される。
シンドローム計算のステップは、外部デコーダの一部であり、非常に効率的に実施することができ、消費する電力がわずかである。この手法の利点は、恐らくは何らかの単純なロジックを除いて、余分なモジュールが不要であることであることを理解すべきである。
本明細書の教示に基づいて、本発明の上記及びその他の特徴と利点を、当業者は容易に確認することができる。ハードウェア、ソフトウェア、ファームウェア、専用プロセッサ又はそれらの組合せといった、様々な形態で本発明の教示を実装可能であることを理解すべきである。
最も好ましくは、本発明の教示が、ハードウェアとソフトウェアの組合せとして実装される。更に、好ましくは、ソフトウェアは、プログラム記憶装置で明確に具体化されたアプリケーション・プログラムとして実装される。アプリケーション・プログラムは、任意の適切なアーキテクチャを有するマシンにアップロードすることができ、そのマシンで実行することができる。好ましくは、マシンは、1つ以上の中央演算処理装置(「CPU」)、ランダム・アクセス・メモリ(「RAM」)及び入出力(「I/O」)インターフェースといったハードウェアを有するコンピュータ・プラットフォーム上に実装される。コンピュータ・プラットフォームは、オペレーティング・システム及びマイクロ命令コードも含むことができる。本明細書に記載の様々な処理及び機能は、CPUで実行可能な、マイクロ命令コードの一部、アプリケーション・プログラムの一部、又は、それらの任意の組合せとすることができる。更に、追加のデータ記憶装置や印刷装置等の様々な他の周辺装置をコンピュータ・プラットフォームに接続することができる。
添付の図面で示される、構成システムの構成要素及び方法の一部は、好ましくは、ソフトウェアで実装され、システム構成要素又は処理機能ブロック間の実際の接続は、本発明がプログラムされる方式に応じて異なる可能性があることを理解すべきである。本明細書の教示が与えられたとすると、本発明の上記及び類似の実装や構成を当業者は考えることができる。
添付の図面を参照しながら本明細書で例示的実施形態を説明したが、本発明はそうした厳密な実施形態に限定されず、本発明の範囲又は精神から逸脱することなく、当業者は様々な変更及び修正を実施可能であることを理解すべきである。総てのその様な変更及び修正が、特許請求の範囲に記載の本発明の範囲内に含まれるものとする。
本発明の原理に基づく本発明の通信システムのブロック図である。 従来技術に基づく固定反復数を使用するLDPCデコーダのブロック図である。 本発明の原理に基づく適応反復終了を使用するLDPCデコーダのブロック図である。 本発明の原理に基づく反復デコーダに対する適応反復終了方法のフロー図である。 本発明の原理に基づく反復デコーダに対する他の適応反復終了方法のフロー図である。 本発明の原理に基づく反復デコーダに対する更に他の適応反復終了方法のフロー図である。
符号の説明
100 通信システム
105 データ・ソース
110 BCHエンコーダ
115 LDPCエンコーダ
120 変調器
125 通信チャネル
130 復調器
135 LDPCデコーダ
140 BCHデコーダ
145 データ・シンク
200、300 LDPCデコーダ
205、305 反復コントローラ
210、310 チェック・ノード・プロセッサ
215、315 ビット・ノード・プロセッサ
220、320 ビット判定モジュール
325 反復終了モジュール
330 復号済み符号語バッファ

Claims (18)

  1. 反復デコーダの電力消費を削減するための装置であって、
    最大反復数となる前における反復デコーダの反復ごとに、現在の反復における復号済み符号語を保存するメモリ装置と、
    現在の反復における復号済み符号語と、前の反復において既に保存された復号済み符号語とを比較し、現在の反復における復号済み符号語が、前の反復において既に保存された復号済み符号語と一致するときに信頼値を増加し、信頼値が、予め指定された閾値を超えたときに、反復デコーダのそれ以上の反復を終了させる反復終了装置と、
    を備えている装置。
  2. 予め指定された閾値が1に等しい、
    請求項1に記載の装置。
  3. 予め指定された閾値及び最大反復数の値が調節可能である、
    請求項1に記載の装置。
  4. minが通常のチャネル条件下で符号語を復号するのに必要な最小反復数に等しく、
    前記メモリ装置は、現在の反復数がKminに等しいときに、現在の反復における復号済み符号語を保存する、
    請求項1に記載の装置。
  5. 前記反復終了装置は、信頼値が予め指定された閾値を超えないとき、信頼値を0にリセットする、
    請求項1に記載の装置。
  6. 前記メモリ装置は、更に、信頼値を保存するためのものである、
    請求項1に記載の装置。
  7. 前記反復デコーダは、反復コントローラを備えており、
    前記反復終了装置は、停止反復制御信号を生成し、停止反復制御信号を反復コントローラに送信することによって、反復デコーダのそれ以上の反復を終了させる、
    請求項1に記載の装置。
  8. 反復デコーダの電力消費を削減するための方法であって、
    最大反復数となる前における反復デコーダの反復ごとに、現在の反復における復号済み符号語をバッファに保存するステップと、
    現在の反復における復号済み符号語と、前の反復において既に保存された復号済み符号語とを比較するステップと、
    現在の反復における復号済み符号語が、前の反復において既に保存された復号済み符号語と一致するときに信頼値を増加するステップと、
    信頼値が、予め指定された閾値を超えたときに、反復デコーダのそれ以上の反復を終了させるステップと、
    を含む方法。
  9. 予め指定された閾値が1に等しい、
    請求項8に記載の方法。
  10. 予め指定された閾値及び最大反復数の値が調節可能である、
    請求項8に記載の方法。
  11. minが通常のチャネル条件下で符号語を復号するのに必要な最小反復数に等しく、
    前記保存するステップは、現在の反復数がKminに等しいときに開始される、
    請求項8に記載の方法。
  12. 信頼値が、予め指定された閾値を超えないとき、信頼値を0にリセットするステップを、
    更に含む請求項8に記載の方法。
  13. 信頼値をバッファに保存するステップを、
    更に含む請求項8に記載の方法。
  14. 反復デコーダの電力消費を削減するための、コンピュータが使用可能なプログラムコードを含むコンピュータ使用可能媒体を有するコンピュータ・プログラム製品であって、
    最大反復数となる前における反復デコーダの反復ごとに、現在の反復における復号済み符号語をバッファに保存させるコンピュータ使用可能プログラムコードと、
    現在の反復における復号済み符号語が、前の反復において既に保存された復号済み符号語と一致するときに信頼値を増加するコンピュータ使用可能プログラムコードと、
    信頼値が、予め指定された閾値を超えたときに、反復デコーダのそれ以上の反復を終了させるコンピュータ使用可能プログラムコードと、
    を備えているコンピュータ・プログラム製品。
  15. 予め指定された閾値が1に等しい、
    請求項14に記載のコンピュータ・プログラム製品。
  16. 予め指定された閾値及び最大反復数の値が調節可能である、
    請求項14に記載のコンピュータ・プログラム製品。
  17. 信頼値が予め指定された閾値を超えないとき、信頼値を0にリセットするステップを、
    更に含んでいる請求項14に記載のコンピュータ・プログラム製品。
  18. 信頼値をバッファに保存させるコンピュータ使用可能プログラムコードを、
    更に備えている請求項14に記載のコンピュータ・プログラム製品。
JP2008519244A 2005-06-27 2005-06-27 反復デコーダの電力削減のための方法及び装置 Pending JP2008544721A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2005/023007 WO2007001305A1 (en) 2005-06-27 2005-06-27 Stopping criteria in iterative decoders

Publications (1)

Publication Number Publication Date
JP2008544721A true JP2008544721A (ja) 2008-12-04

Family

ID=35539661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519244A Pending JP2008544721A (ja) 2005-06-27 2005-06-27 反復デコーダの電力削減のための方法及び装置

Country Status (5)

Country Link
US (1) US8171367B2 (ja)
EP (1) EP1897223A1 (ja)
JP (1) JP2008544721A (ja)
MY (1) MY152495A (ja)
WO (1) WO2007001305A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504848A (ja) * 2012-12-07 2016-02-12 マイクロン テクノロジー, インク. 階層化反復誤り訂正のための停止基準

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101192898B1 (ko) * 2005-06-27 2012-10-18 톰슨 라이센싱 반복 디코더의 전력 감소를 위한 방법 및 장치
KR101021526B1 (ko) 2007-10-30 2011-03-16 삼성전자주식회사 이동통신 시스템의 반복 복호 장치 및 방법
US8533384B2 (en) 2007-12-27 2013-09-10 Sandisk Enterprise Ip Llc Flash memory controller garbage collection operations performed independently in multiple flash memory groups
US8392786B2 (en) * 2008-05-07 2013-03-05 Broadcom Corporation LDPC coding systems for 60 GHz millimeter wave based physical layer extension
US8370711B2 (en) 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
EP2181504A4 (en) * 2008-08-15 2010-07-28 Lsi Corp DECODING LIST OF CODED WORDS CLOSE IN A ROM MEMORY
US8369470B2 (en) * 2008-11-25 2013-02-05 Agere Systems, LLC Methods and apparatus for adapting one or more equalization parameters by reducing group delay spread
US8347155B2 (en) * 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
CN102077173B (zh) 2009-04-21 2015-06-24 艾格瑞系统有限责任公司 利用写入验证减轻代码的误码平层
US8291298B2 (en) * 2009-04-29 2012-10-16 Yim Tu Investments Ltd., Llc Analog iterative decoder with early-termination
US8442163B2 (en) * 2009-08-24 2013-05-14 Eric Morgan Dowling List-viterbi hard iterative decoder for multilevel codes
US8341486B2 (en) 2010-03-31 2012-12-25 Silicon Laboratories Inc. Reducing power consumption in an iterative decoder
US8555131B2 (en) 2010-03-31 2013-10-08 Silicon Laboratories Inc. Techniques to control power consumption in an iterative decoder by control of node configurations
US8433970B2 (en) 2010-03-31 2013-04-30 Silicon Laboratories Inc. Techniques to control power consumption in an iterative decoder by control of node configurations
US8237869B2 (en) 2010-03-31 2012-08-07 Silicon Laboratories Inc. Multi-standard digital demodulator for TV signals broadcast over cable, satellite and terrestrial networks
US8464142B2 (en) 2010-04-23 2013-06-11 Lsi Corporation Error-correction decoder employing extrinsic message averaging
US8499226B2 (en) 2010-06-29 2013-07-30 Lsi Corporation Multi-mode layered decoding
US8458555B2 (en) * 2010-06-30 2013-06-04 Lsi Corporation Breaking trapping sets using targeted bit adjustment
US8504900B2 (en) 2010-07-02 2013-08-06 Lsi Corporation On-line discovery and filtering of trapping sets
US8756479B2 (en) 2011-01-14 2014-06-17 Marvell World Trade Ltd. LDPC multi-decoder architectures
US8837611B2 (en) 2011-02-09 2014-09-16 Silicon Laboratories Inc. Memory-aided synchronization in a receiver
KR101919990B1 (ko) * 2011-03-10 2018-11-19 삼성전자주식회사 데이터 처리 시스템 및 그것의 에러 정정 코드 처리 방법
ITBO20110385A1 (it) * 2011-06-30 2012-12-31 Consiglio Nazionale Ricerche Metodo di decodifica di un messaggio codificato con un codice dg-ldpc
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US8768990B2 (en) 2011-11-11 2014-07-01 Lsi Corporation Reconfigurable cyclic shifter arrangement
US8644370B2 (en) 2012-01-25 2014-02-04 Silicon Laboratories Providing slope values for a demapper
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US8959274B2 (en) 2012-09-06 2015-02-17 Silicon Laboratories Inc. Providing a serial download path to devices
RU2012146685A (ru) 2012-11-01 2014-05-10 ЭлЭсАй Корпорейшн База данных наборов-ловушек для декодера на основе разреженного контроля четности
US9619317B1 (en) 2012-12-18 2017-04-11 Western Digital Technologies, Inc. Decoder having early decoding termination detection
US9122625B1 (en) 2012-12-18 2015-09-01 Western Digital Technologies, Inc. Error correcting code encoder supporting multiple code rates and throughput speeds for data storage systems
US8966339B1 (en) 2012-12-18 2015-02-24 Western Digital Technologies, Inc. Decoder supporting multiple code rates and code lengths for data storage systems
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9136877B1 (en) * 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
US10153786B1 (en) * 2015-02-06 2018-12-11 Marvell International Ltd. Iterative decoder with dynamically-variable performance
US9692450B2 (en) 2015-05-11 2017-06-27 Maxio Technology (Hangzhou) Ltd. Systems and methods for early exit of layered LDPC decoder
US10498362B2 (en) 2016-12-19 2019-12-03 Kabushiki Kaisha Toshiba Low power error correcting code (ECC) system
CN112152636B (zh) * 2020-09-08 2023-09-29 Oppo广东移动通信有限公司 译码方法及装置、设备、存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032123A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp ターボ符号の誤り訂正復号方法および装置
JP2004527142A (ja) * 2000-11-14 2004-09-02 インターデイジタル テクノロジー コーポレーション 循環冗長符号シグネチャ比較を行うターボ復号器
JP2005045735A (ja) * 2003-07-25 2005-02-17 Sony Corp 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
US6665357B1 (en) 1999-01-22 2003-12-16 Sharp Laboratories Of America, Inc. Soft-output turbo code decoder and optimized decoding method
US7128270B2 (en) * 1999-09-17 2006-10-31 Silverbrook Research Pty Ltd Scanning device for coded data
US6879648B2 (en) 2000-01-31 2005-04-12 Texas Instruments Incorporated Turbo decoder stopping based on mean and variance of extrinsics
US6526531B1 (en) 2000-03-22 2003-02-25 Agere Systems Inc. Threshold detection for early termination of iterative decoding
US6865708B2 (en) 2000-08-23 2005-03-08 Wang Xiao-An Hybrid early-termination methods and output selection procedure for iterative turbo decoders
US6671852B1 (en) 2000-09-06 2003-12-30 Motorola, Inc. Syndrome assisted iterative decoder for turbo codes
US6518892B2 (en) 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding
FR2822316B1 (fr) 2001-03-19 2003-05-02 Mitsubishi Electric Inf Tech Procede d'optimisation, sous contrainte de ressoureces, de la taille de blocs de donnees codees
US20030023920A1 (en) 2001-07-26 2003-01-30 Gibong Jeong Method and apparatus for reducing the average number of iterations in iterative decoding
KR20030016720A (ko) 2001-08-21 2003-03-03 한국전자통신연구원 신호대 잡음비 추정에 의한 엘디피씨 복호화 장치의 최대반복 복호수 적응 설정 장치 및 그 방법과, 이 장치를포함하는 엘디피씨 복호화 장치 및 그 방법
US7093180B2 (en) 2002-06-28 2006-08-15 Interdigital Technology Corporation Fast H-ARQ acknowledgement generation method using a stopping rule for turbo decoding
US20050283707A1 (en) * 2004-06-22 2005-12-22 Eran Sharon LDPC decoder for decoding a low-density parity check (LDPC) codewords

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004527142A (ja) * 2000-11-14 2004-09-02 インターデイジタル テクノロジー コーポレーション 循環冗長符号シグネチャ比較を行うターボ復号器
JP2003032123A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp ターボ符号の誤り訂正復号方法および装置
JP2005045735A (ja) * 2003-07-25 2005-02-17 Sony Corp 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. MATACHE ET AL.: "Stopping Rules for Turbo Decoders", TMO PROGRESS REPORT, vol. N42-142, JPN5008009871, 15 August 2000 (2000-08-15), pages 1 - 22, XP002225478, ISSN: 0002093052 *
ROSE Y.SHAO ET.AL.: "Two Simple Stopping Criteria for Turbo Decoding", IEEE TRANSACTIONS ON COMMUNICATIONS, vol. 47, no. 8, JPN6010052717, August 1999 (1999-08-01), US, pages 1117 - 1120, XP011009477, ISSN: 0002093053 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504848A (ja) * 2012-12-07 2016-02-12 マイクロン テクノロジー, インク. 階層化反復誤り訂正のための停止基準
US10193577B2 (en) 2012-12-07 2019-01-29 Micron Technology, Inc. Stopping criteria for layered iterative error correction
US10998923B2 (en) 2012-12-07 2021-05-04 Micron Technology, Inc. Stopping criteria for layered iterative error correction
US11405058B2 (en) 2012-12-07 2022-08-02 Micron Technology, Inc. Stopping criteria for layered iterative error correction

Also Published As

Publication number Publication date
EP1897223A1 (en) 2008-03-12
US8171367B2 (en) 2012-05-01
WO2007001305A1 (en) 2007-01-04
MY152495A (en) 2014-10-15
US20090249160A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP2008544721A (ja) 反復デコーダの電力削減のための方法及び装置
JP5004249B2 (ja) 反復復号器において電力を低減するための方法および装置
US8347194B2 (en) Hierarchical decoding apparatus
US7853854B2 (en) Iterative decoding of a frame of data encoded using a block coding algorithm
US8448050B2 (en) Memory system and control method for the same
JP5122551B2 (ja) 対数尤度マッパのスケールファクタを最適化するブロードキャストレシーバ及び方法
US20160027521A1 (en) Method of flash channel calibration with multiple luts for adaptive multiple-read
JP4777876B2 (ja) ターボデコーダの反復の早期終了
CN106341136B (zh) Ldpc解码方法及其装置
JP2006121686A (ja) 低密度パリティ検査コードを効率的に復号する方法及び装置
TWI557747B (zh) 記憶體控制模組與方法以及錯誤更正碼編/解碼電路與方法
WO2019019550A1 (zh) 应用于快闪存储器中的自适应ldpc码纠错码系统和方法
JP2006325259A (ja) 循環冗長符号シグネチャ比較を行うターボ復号器
WO2018179246A1 (en) Check bit concatenated polar codes
WO2020124980A1 (zh) 应用于闪存控制器中的自适应polar码纠错码系统和方法
US20210175908A1 (en) Method and device for decoding staircase code, and storage medium
US9397699B2 (en) Compact decoding of punctured codes
KR20080026559A (ko) 반복 복호기에서의 중단 기준
US11750219B2 (en) Decoding method, decoder, and decoding apparatus
KR102197751B1 (ko) 블록 터보 부호의 저 복잡도 오류정정을 위한 신드롬 기반의 혼합 복호 장치 및 그 방법
US20170222659A1 (en) Power improvement for ldpc
TWI645683B (zh) 使用代數碼與ldpc碼的部分聯結編碼系統
US11539380B2 (en) Decoding device, decoding method, control circuit, and storage medium
RU2811072C1 (ru) Способ декодирования, декодер и устройство декодирования
US20190097655A1 (en) Low-density parity-check code decoder and decoding method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100824

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100730

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101029

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101102

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731