CN105388982A - 多处理器上电复位电路 - Google Patents

多处理器上电复位电路 Download PDF

Info

Publication number
CN105388982A
CN105388982A CN201510786439.6A CN201510786439A CN105388982A CN 105388982 A CN105388982 A CN 105388982A CN 201510786439 A CN201510786439 A CN 201510786439A CN 105388982 A CN105388982 A CN 105388982A
Authority
CN
China
Prior art keywords
reset
cpld
fpga
gpp
dsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510786439.6A
Other languages
English (en)
Other versions
CN105388982B (zh
Inventor
邵龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Original Assignee
CETC 10 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 10 Research Institute filed Critical CETC 10 Research Institute
Priority to CN201510786439.6A priority Critical patent/CN105388982B/zh
Publication of CN105388982A publication Critical patent/CN105388982A/zh
Application granted granted Critical
Publication of CN105388982B publication Critical patent/CN105388982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Microcomputers (AREA)

Abstract

本发明公开了一种多处理器上电复位电路，旨在提供一种既能保证多处理器运行的先后顺序，又能快速完成整个系统初始化的上电复位电路。本发明通过下述技术方案予以实现：以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设；CPLD的PROG管脚与电源监控复位芯片的复位输出信号管脚相连，CPLD任一输入管脚与FPGA的DONE管脚相连，CPLD任意七个输出管脚分别与主处理器和外设的复位管脚相连。上电后，电源监控复位芯片的复位输出信号复位CPLD；CPLD根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号复位外设；CPLD生成FPGA复位脉冲信号复位FPGA；CPLD检测到FPGA的DONE信号为高电平或者检测超时，生成DSP/GPP复位脉冲信号复位DSP/GPP。

Description

多处理器上电复位电路
技术领域
本发明涉及一种多处理器上电复位电路。
背景技术
现场可编程门阵列FPGA(FieldProgramGateArray)器件具有丰富IO(输入输出)管脚,可方便连接各种外部设备；具备任务并行执行性,以及有软核、能进行二次开发等特点。数字信号处理器DSP(DigitalSignalProcessor)具有高效数据处理能力和方便灵活的调试开发环境等特点。通用处理器GPP(GeneralPurposeProcessor)能够有效支持这些非数字信号处理类的控制密集型应用。融合以上三者的特点,构建FPGA+DSP+GPP架构的多处理器数字系统在通信、雷达、声纳、遥感以及图像处理等信号信息处理领域得到了越来越广泛的应用。其中FPGA进行硬件扩展以实现系统控制和数据接口功能,DSP通过灵活的软件编程来适应处理问题的变化和算法的发展，GPP用于协议解析控制和信息融合。数字系统上电复位电路设计是系统设计中十分关键的环节，处理不当会产生亚稳压现象，影响系统的稳定性。现有上电复位电路为电源监控复位芯片复位CPLD，CPLD根据不同器件复位电平及脉冲持续时间的要求生成对应的复位脉冲信号。该电路会存在DSP/GPP执行系统初始化时，FPGA还未加载成功，导致配置FPGA寄存器失败，从而导致系统初始化失败。现有技术为了解决DSP/GPP执行FPGA寄存器系统初始化配置时，FPGA仍未加载成功的问题，基本上都是在DSP/GPP初始化时设置一个较长FPGA加载等待时间，以保证DSP/GPP在配置FPGA寄存器时，FPGA已经加载成功。该电路虽然可以解决DSP/GPP初始化配置FPGA寄存器时，FPGA还未加载成功的问题，但是由于在设置FPGA加载等待时间时需要考虑较大的冗余，因此，将会增加额外的系统启动时间。
发明内容
本发明针对DSP/GPP执行FPGA寄存器系统初始化配置时，FPGA仍未加载成功的问题，提供一种既能保证系统初始化的可靠性，又能减少上电启动时间的多处理器上电复位电路。
本发明的上述目的可以通过以下措施来达到：一种多处理器上电复位电路，包括：主处理器、外设、复杂可编程逻辑器件CPLD和电源监控复位芯片，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和通用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY，其特征在于：以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设，CPLD的PROG管脚与电源监控复位芯片的复位输出信号管脚相连，CPLD任一输入管脚与FPGA的DONE管脚相连，CPLD任意七个输出管脚分别与主处理器和外设的复位管脚相连。上电后，电源监控复位芯片的复位输出信号复位CPLD；CPLD外设复位实现逻辑根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号复位外设；CPLD可编程门阵列复位实现逻辑根据FPGA复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号复位FPGA；CPLD检测FPGA的DONE信号是否为高电平以判断FPGA是否加载成功；如果CPLD检测到FPGA的DONE信号为高电平或者检测超时，CPLD处理器复位实现逻辑根据DSP/GPP复位电平及脉冲持续时间的要求生成DSP/GPP复位脉冲信号复位DSP/GPP。
本发明相比于现有技术具有如下有益效果：
本发明采用先电源监控复位芯片给CPLD复位，再CPLD给外设复位，然后CPLD给FPGA复位，检测FPGA加载成功或者等待FPGA加载超时后，最后CPLD给DSP/GPP复位的分级串行复位方法，确保在不增加额外延时的条件下，DSP/GPP执行FPGA寄存器系统初始化配置时，FPGA已经加载成功，既保证了系统初始化的可靠性，又减少了上电启动时间；如果FPGA加载失败，超时机制也能保证DSP/GPP不会一直得不到复位脉冲信号，避免整个系统瘫痪。
附图说明
下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。
图1为本发明的多处理器上电复位电路硬件电路示意图；
图2为本发明的多处理器上电复位电路的复位流程示意图；
具体实施方式
参阅图1。多处理器上电复位电路包括电源监控复位芯片、CPLD、主处理器及外设，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和通用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY。多处理器上电复位电路以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设。CPLD的PROG管脚连接至电源监控复位芯片的复位输出信号管脚；CPLD的外设复位输出信号管脚分别连接至主处理器外设FLASH/DDR/PHY的RESET管脚；CPLD的FPGA复位输出信号管脚连接至FPGA的PROG管脚，CPLD任一输入管脚连接至FPGA的DONE管脚，用以检测FPGA是否加载成功；CPLD的DSP/GPP复位输出信号管脚连接至DSP/GPP的POR管脚。
参阅图2。多处理器上电复位电路上电工作流程如下：
多处理器上电复位电路上电后，电源监控复位芯片产生复位脉冲信号复位CPLD。CPLD外设复位实现逻辑根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号输出外设DDR/FLASH/PHY的RESET管脚复位外设；外设复位脉冲结束后，CPLD根据FPGA对复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号输出到FPGA的PROG管脚复位FPGA；CPLD在FPGA复位脉冲信号结束后将对FPGA的DONE信号管脚进行检测，如果检测到DONE信号管脚输出为高电平则表明FPGA加载成功。如果FPGA加载成功，CPLD将根据DSP/GPP对复位电平及脉冲持续时间的要求立即生成DSP/GPP复位脉冲信号输出到DSP/GPP的POR管脚复位DSP/GPP；如果达到超时门限还未检测到FPGA加载成功，CPLD则根据DSP/GPP对复位电平及脉冲持续时间的要求立即生成DSP/GPP复位脉冲信号输出到DSP/GPP的POR管脚复位DSP/GPP。DSP/GPP加载成功后运行FPGA初始化程序，完成对FPGA相关寄存器的初始化。

Claims (6)

1.一种多处理器上电复位电路，包括：主处理器、外设、复杂可编程逻辑器件CPLD和电源监控复位芯片，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和通用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY，其特征在于：以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设，CPLD的PROG管脚连接至电源监控复位芯片的复位输出信号管脚，CPLD任一输入管脚连接至FPGA的DONE管脚，CPLD任意七个输出管脚分别连接至主处理器和外设的复位管脚；上电后，电源监控复位芯片的复位输出信号复位CPLD，复位结束后，CPLD将运行复位逻辑；CPLD复位逻辑首先根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号复位外设，然后根据FPGA复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号复位FPGA；接着检测FPGA的DONE信号是否为高电平以判断FPGA是否加载成功，在检测到FPGA的DONE信号为高电平或者检测超时，则根据DSP/GPP复位电平及脉冲持续时间的要求生成DSP/GPP复位脉冲信号复位DSP/GPP。
2.根据权利要求1所述的多处理器上电复位电路，其特征在于，CPLD按生成的先后顺序依次生成3类复位脉冲信号：外设复位脉冲信号、FPGA复位脉冲信号和DSP/GPP复位脉冲信号。
3.根据权利要求2所述的多处理器上电复位电路，其特征在于，DSP/GPP复位脉冲信号是在CPLD检测到FPGA加载成功后或者CPLD检测FPGA加载成功信号超时后生成的。
4.根据权利要求1所述的多处理器上电复位电路，其特征在于，FPGA加载成功的反馈信号触发CPLD产生DSP/GPP复位脉冲信号复位DSP/GPP；在检测到FPGA加载成功的反馈信号置位超时，CPLD产生DSP/GPP复位脉冲信号复位DSP/GPP。
5.根据权利要求1所述的多处理器上电复位电路，其特征在于，DSP/GPP复位脉冲信号是在CPLD检测到FPGA加载成功后或者CPLD检测FPGA加载成功信号超时后生成的。
6.根据权利要求1所述的多处理器上电复位电路，其特征在于，CPLD检测到FPGA的DONE信号设置了超时机制，当达到超时门限还没检测到FPGA的DONE信号为高电平，则CPLD也会产生DSP/GPP复位脉冲信号。
CN201510786439.6A 2015-11-16 2015-11-16 多处理器上电复位电路 Active CN105388982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510786439.6A CN105388982B (zh) 2015-11-16 2015-11-16 多处理器上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510786439.6A CN105388982B (zh) 2015-11-16 2015-11-16 多处理器上电复位电路

Publications (2)

Publication Number Publication Date
CN105388982A true CN105388982A (zh) 2016-03-09
CN105388982B CN105388982B (zh) 2019-01-08

Family

ID=55421345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510786439.6A Active CN105388982B (zh) 2015-11-16 2015-11-16 多处理器上电复位电路

Country Status (1)

Country Link
CN (1) CN105388982B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547044A (zh) * 2018-10-28 2019-03-29 西南电子技术研究所（中国电子科技集团公司第十研究所） 非corba波形组件加载电路
CN110362008A (zh) * 2019-07-12 2019-10-22 北京精密机电控制设备研究所 一种高电压供电设备电源上电时序控制电路
CN110737234A (zh) * 2019-10-21 2020-01-31 江苏云涌电子科技股份有限公司 一种内网安全监测装置
CN112543018A (zh) * 2020-12-11 2021-03-23 深圳开立生物医疗科技股份有限公司 一种超声设备的芯片复位方法、装置及超声系统
CN112711560A (zh) * 2021-02-10 2021-04-27 西南电子技术研究所（中国电子科技集团公司第十研究所） ZYNQ芯片单点连接RapidIO总线的重构方法
CN115314451A (zh) * 2022-08-23 2022-11-08 中国电子科技集团公司第十研究所 国产srio交换芯片电流倒灌导致下电不充分处理方法
WO2024179469A1 (zh) * 2023-03-01 2024-09-06 华为技术有限公司 一种电子设备以及相关复位恢复方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162410B1 (en) * 2000-10-26 2007-01-09 Cypress Semiconductor Corporation In-circuit emulator with gatekeeper for watchdog timer
CN101963808A (zh) * 2010-10-21 2011-02-02 广州数控设备有限公司 一种支持多种现场总协议的系统及其实现方法
CN201860344U (zh) * 2010-10-21 2011-06-08 广州数控设备有限公司 一种支持多种现场总线协议的系统
CN102253864A (zh) * 2011-06-14 2011-11-23 中国科学院长春光学精密机械与物理研究所 Fpga芯片加电启动容错装置
EP2463780A1 (en) * 2010-12-09 2012-06-13 Apple Inc. Debug registers for halting processor cores after reset or power off
CN203070202U (zh) * 2012-11-17 2013-07-17 西安西瑞保护控制设备有限责任公司 一种多处理器间的复位管理电路
CN103870292A (zh) * 2012-12-13 2014-06-18 中国航空工业集团公司洛阳电光设备研究所 Fpga自动加载逻辑的装置及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162410B1 (en) * 2000-10-26 2007-01-09 Cypress Semiconductor Corporation In-circuit emulator with gatekeeper for watchdog timer
CN101963808A (zh) * 2010-10-21 2011-02-02 广州数控设备有限公司 一种支持多种现场总协议的系统及其实现方法
CN201860344U (zh) * 2010-10-21 2011-06-08 广州数控设备有限公司 一种支持多种现场总线协议的系统
EP2463780A1 (en) * 2010-12-09 2012-06-13 Apple Inc. Debug registers for halting processor cores after reset or power off
CN102253864A (zh) * 2011-06-14 2011-11-23 中国科学院长春光学精密机械与物理研究所 Fpga芯片加电启动容错装置
CN203070202U (zh) * 2012-11-17 2013-07-17 西安西瑞保护控制设备有限责任公司 一种多处理器间的复位管理电路
CN103870292A (zh) * 2012-12-13 2014-06-18 中国航空工业集团公司洛阳电光设备研究所 Fpga自动加载逻辑的装置及方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547044A (zh) * 2018-10-28 2019-03-29 西南电子技术研究所（中国电子科技集团公司第十研究所） 非corba波形组件加载电路
CN110362008A (zh) * 2019-07-12 2019-10-22 北京精密机电控制设备研究所 一种高电压供电设备电源上电时序控制电路
CN110362008B (zh) * 2019-07-12 2020-10-23 北京精密机电控制设备研究所 一种高电压供电设备电源上电时序控制电路
CN110737234A (zh) * 2019-10-21 2020-01-31 江苏云涌电子科技股份有限公司 一种内网安全监测装置
CN110737234B (zh) * 2019-10-21 2021-04-13 江苏云涌电子科技股份有限公司 一种内网安全监测装置
CN112543018A (zh) * 2020-12-11 2021-03-23 深圳开立生物医疗科技股份有限公司 一种超声设备的芯片复位方法、装置及超声系统
CN112711560A (zh) * 2021-02-10 2021-04-27 西南电子技术研究所（中国电子科技集团公司第十研究所） ZYNQ芯片单点连接RapidIO总线的重构方法
CN112711560B (zh) * 2021-02-10 2023-05-26 西南电子技术研究所（中国电子科技集团公司第十研究所） ZYNQ芯片单点连接RapidIO总线的重构方法
CN115314451A (zh) * 2022-08-23 2022-11-08 中国电子科技集团公司第十研究所 国产srio交换芯片电流倒灌导致下电不充分处理方法
WO2024179469A1 (zh) * 2023-03-01 2024-09-06 华为技术有限公司 一种电子设备以及相关复位恢复方法

Also Published As

Publication number Publication date
CN105388982B (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
CN105388982A (zh) 多处理器上电复位电路
US8972754B2 (en) Computer device and frequency adjusting method for central processing unit
US10921870B2 (en) System and method for hybrid power supply
US11467892B2 (en) Inter-processor communication
US8954629B2 (en) Adapter and debugging method using the same
CN103870429A (zh) 基于嵌入式gpu的高速信号处理板
CN107885517B (zh) 嵌入式系统处理器程序加载电路
US20210342280A1 (en) PCIe LINK MANAGEMENT WITHOUT SIDEBAND SIGNALS
CN106489109A (zh) 一种单片机系统和用于单片机系统的复位方法
US11175715B2 (en) Method of supplying electric power to a computer system
US9665526B2 (en) Implementing IO expansion cards
US8560867B2 (en) Server system and method for processing power off
US10712795B2 (en) Power supply unit fan recovery process
US7549009B2 (en) High-speed PCI interface system and a reset method thereof
TW201624192A (zh) 電腦系統、可適性休眠控制模組及其控制方法
CN108197063B (zh) Fpga的spi接口主动串行配置方法及装置
US20240281050A1 (en) Avs system, method and apparatus, and device and storage medium
CN105868042B (zh) 一种看门狗电路
Bhatt et al. Design of a controller for a universal input/output port
CN113849355A (zh) I2c速率自适应调整方法、系统、终端及存储介质
JP2003162349A (ja) ドッキングシステムとのバス連結のための本体システム及びバス連結制御方法
US11119875B2 (en) Communication port recovery
CN107168897B (zh) 一种实现i2c重复读写控制的装置
CN104572423A (zh) 调试系统及其调试装置和方法
US11442518B2 (en) Extended system, server host and operation method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant