CN101075631A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101075631A
CN101075631A CNA2007100848082A CN200710084808A CN101075631A CN 101075631 A CN101075631 A CN 101075631A CN A2007100848082 A CNA2007100848082 A CN A2007100848082A CN 200710084808 A CN200710084808 A CN 200710084808A CN 101075631 A CN101075631 A CN 101075631A
Authority
CN
China
Prior art keywords
mentioned
line
bit line
free layer
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100848082A
Other languages
English (en)
Other versions
CN101075631B (zh
Inventor
竹村理一郎
河原尊之
伊藤显知
高桥宏昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101075631A publication Critical patent/CN101075631A/zh
Application granted granted Critical
Publication of CN101075631B publication Critical patent/CN101075631B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种半导体器件，在使用了自旋注入磁化反转技术的MRAM中，用小型的存储单元实现充分的改写动作，并且抑制读出干扰的同时使读出电流变大。在隧道磁阻元件的自由层位于位线侧的情况下使用PMOS晶体管，在隧道磁阻元件的固定层位于位线侧的情况下使用NMOS晶体管，用源极接地来进行反平行化改写。通过在反平行改写方向进行读出动作，提高读出写入动作裕度。

Description

半导体器件
技术领域
本发明涉及半导体器件，尤其涉及利用磁致电阻变化进行存储的存储器，尤其涉及利用电流方向改写信息的磁致电阻变化型存储器。
背景技术
在非易失性存储器中，利用了磁致电阻(简称磁阻)变化的MRAM(Magnetoresistive Random Access Memory)，有作为可高速动作的RAM的可能性。以往的MRAM的单元结构，由1个隧道磁阻元件TMR和读出用的选择晶体管MCT、写入字线WWL和位线BL、以及源极线SL构成。如图29所示，在隧道磁阻元件TMR中，有至少2个磁性层，一个由自旋方向被固定的固定层PL构成，另一个由自旋方向相对于固定层取平行状态、反平行状态这2种状态的自由层FL构成。信息以该自由层的自旋方向存储，隧道磁阻元件的电阻在反平行状态下处于高电阻状态，在平行状态下处于低电阻状态。在进行读出动作时，读取隧道磁阻元件TMR的电阻的大小。而在进行改写动作时，在写入字线WWL和位线BL中流过电流，由此时在隧道磁阻元件TMR中激发的合成磁场，控制自由层的自旋方向。但是，在该写入方式下，存在以下问题：由于隧道磁阻元件TMR小型化，并且改写所需的磁场的大小增大，因此在写入字线WWL和位线BL中流过的电流也增大。对此，在非专利文献1中公开过利用了自旋注入磁化反转技术的MRAM(Spin RAM)，该自旋注入磁化反转技术，通过对隧道磁阻元件TMR垂直地流过电流来改变自由层的自旋方向。这种改写方式，如图30所示，利用与固定层、隧道膜、自由层垂直的方向的电流，能够控制自由层的自旋方向。因此，改写所需的电流与隧道磁阻元件TMR的大小成正比例，因此，能够实现小型化并且降低改写电流，在可扩缩性(scalability)方面是优良的。
[专利文献1]日本特开2005-116923号公报
[非专利文献1]2005 International Electron Device MeetingTrechnical Digest Papers，pp.473-476，SpRAM
发明内容
但是，在自旋注入型MRAM中，目前的改写所需的电流密度应为1×106～107A/cm2，当用50nm×100nm的元件考虑所需电流时，需要50μA的电流，是与能以最小加工尺寸的MOS晶体管驱动的电流相等的水平。因此，在使用了最小加工尺寸的晶体管的情况下，在进行改写动作时，根据数据，在MOS晶体管的源极漏极间施加的电压的方向不同，因而，根据电压施加的方向，MOS晶体管的衬底电位上升，阈值电压上升，所以不能确保改写电流。另外，如图31所示，在自旋注入磁化反转中，实现反平行状态的电流比进行平行化的电流大。因此，必须增大存储单元面积，以使能够确保改写电流。
因此，本发明的目的在于提供一种存储单元结构，在利用了磁阻元件，对改写采用了自旋注入磁化反转技术的MRAM中，能够用小型的存储单元晶体管提供最大的改写电流，以低电流实现改写，同时使读出动作下的读出电流变大，谋求改写动作、读出动作的稳定化。
用于解决上述问题的主要方案如下。
第1，在利用了自旋注入磁化反转技术的MRAM中，隧道磁阻膜的自由层，连接在与固定层相比靠近NMOS存储单元晶体管的漏极侧的位置，固定层，配置在与自由层相比靠近公共布线侧的位置。
第2，在存储单元晶体管为PMOS的情况下，隧道磁阻膜的自由层，与固定层相比，连接在PMOS晶体管的漏极或源极侧，自由层，与固定层相比，配置在公共布线侧。
第3，为了易于产生自旋注入磁化反转，在隧道磁阻元件的周边配置因与字线平行地从外部施加的电流而发热的阻抗体。
第4，在进行读出动作时，以使自由层的自旋方向成为反平行状态的方向施加电压。
本发明具有能够实现稳定的读出动作的效果。
附图说明
图1是本发明的实施例1所示的存储单元布局图。
图2是第1实施例的存储单元和读出放大器块的剖视图。
图3是第1实施例的存储单元的剖视图。
图4是第1实施例的存储单元的电路图例。
图5是第1实施例的动作波形图例。
图6是第1实施例的存储单元的另一电路图例。
图7是读出放大器部的位线选择电路图例。
图8是读出放大器电路例。
图9是写入放大器电路例。
图10是第1实施例的读出动作波形图例。
图11是第1实施例的写入动作波形图例。
图12是第1实施例的变形例的存储单元布局图。
图13是第1实施例的变形例的存储单元和读出放大器块的剖视图。
图14是第1实施例的变形例的存储单元的剖视图。
图15是第1实施例的另一变形例的存储单元布局例。
图16是第1实施例的另一变形例的存储单元和读出放大器块的剖视图。
图17是第1实施例的另一变形例的存储单元的剖视图。
图18是第1实施例的另一变形例的存储单元布局例。
图19是第1实施例的另一变形例的存储单元和读出放大器块的剖视图。
图20是第1实施例的另一变形例的存储单元的剖视图。
图21是与图18对应的存储单元阵列的电路图例。
图22是与图18对应的读出放大器部的位线选择电路图例。
图23是第2实施例的存储单元布局例。
图24是第2实施例的存储单元和读出放大器块的剖视图。
图25是第2实施例的存储单元的剖视图。
图26是第2实施例的写入动作波形图例。
图27是第2实施例的变形例的存储单元的剖视图。
图28是第2实施例的变形例的动作波形图例。
图29是隧道磁阻元件的结构。
图30是说明隧道磁阻元件的自旋注入磁化反转的图。
图31表示隧道磁阻元件的改写特性。
具体实施方式
以下，使用附图详细说明本发明的实施例。构成实施例的各功能块的电路元件，没有特别的限制，利用公知的CMOS(互补型MOS晶体管)等集成电路技术，在如单晶硅那样的半导体衬底上形成。MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)的电路标号中，不带箭头的表示N型MOSFET(NMOS)，与带箭头的P型MOSFET(PMOS)相区别。以下，将MOSFET简称为MOS。但是，本申请的发明不限于包含在金属栅极和半导体层之间设置的氧化膜绝缘膜的场效应晶体管，也能应用于使用了MISFET(Metal Insulator Semiconductor Field EffectTransistor：金属绝缘体半导体场效应晶体管)等一般的FET的电路。在附图中没有特别明示MOS晶体管的衬底电位的连接，但只要是MOS晶体管可正常动作的范围，就不特别限定其连接方法。并且，在没有特别说明的情况下，取信号的低电平为“0”，高电平为“1”。
[实施例1]
说明本发明的第1实施例。本实施例的存储单元，由N型MOS晶体管和隧道磁阻元件TMR构成。该结构的特征在于，在存储单元晶体管MNT为NMOS晶体管的情况下，隧道磁阻元件TMR的自由层FL和固定层PL的配置为：在晶体管侧配置自由层FL，在公共布线、此处是位线BL侧配置固定层PL。在这种结构中，能够通过电流驱动力大的源极接地进行需要比平行化动作大的电流的反平行化写入动作。进而，在进行读出动作时，在与反平行化改写方向相同的方向施加电压，防止误改写，同时增大了读出电流。图1是示出了本发明的实施例1的存储单元阵列的布局图。在取字线或位线的布线间距为2F的情况下，存储单元的面积为8F2。另外，图2示出了图1的A-A’间的剖视图和外围电路的剖视图。图3示出了B-B’间的剖视图、C-C’间的剖视图。存储单元MC，由1个PMOS晶体管和隧道磁阻元件TMR构成。字线WL连接在晶体管的栅极GN。栅极材料，是N型多晶硅，例如，在该N型多晶硅的上部层叠硅化物或钨(W)，以降低电阻。P型半导体区域PWEL中形成的P型半导体区域，与相邻的读出放大器块内的NMOS公共地构成，由此，不必设置P型半导体区域PWEL的分离区域，因此，能够减小存储单元晶体管MNT的面积。此外，也可以使形成存储单元晶体管MNT的P型半导体区域PWEL与读出放大器块内的NMOS分离。在这种情况下，具有能在读出放大器块SAB和存储单元区域独立地控制衬底电压的优点。P型半导体区域PWEL，形成于在衬底P-Sub上形成的N型半导体区域DWEL内。在NMOS晶体管的扩散层LN的一侧，配置源极线触点SLC。源极线触点，与相邻的存储单元MC共用而减小了面积。在源极线触点上，在与字线垂直的方向对源极线布线。在未配置源极线触点的扩散层LN，配置有连接于隧道磁阻TMR的下部电极触点BEC。下部电极触点BEC连接在配置隧道磁阻的下部电极BE。在下部电极BE上，由多个磁性体膜和隧道膜构成的隧道磁阻TMR不在下部电极触点BEC的正上方，而是错开配置的。构成隧道磁阻TMR的各层是纳米级的厚度，因此保持平行性至关重要，通过从在制造工艺中难以制作成平坦的触点的正上方错开地形成，制造变得容易。隧道磁阻TMR包含至少一层的隧道膜TB和配置在其两侧的固定层PL与自由层FL。在磁性体的固定层PL，内部的电子的自旋方向被固定为一定方向。而在磁性体的自由层FL，内部的电子的自旋方向处于相对于固定层平行/反平行状态这两种状态中的任一个状态。在本结构中，在隧道膜TB和下部电极之间配置自由层FL，在布线于隧道磁阻TMR的上层的位线BL和隧道膜TB之间，配置固定层PL。位线与字线垂直、并与源极线平行地布线。隧道磁阻TMR呈位线布线方向比字线布线方向长的长方形或椭圆形。通过做成纵横比不同的形状，能实现在相对于固定层PL平行和反平行状态以外的方向难以进行自由层的磁化的电磁异向性，具有自由层FL的自旋方向的保持特性优良的优点。
图4用电路图示出了本存储单元阵列的布局图。如上所述，源极线SL、位线BL，相对于字线WL垂直地布线。在该图中，存储单元MC配置在字线和位线的一半交点，但也可以是配置在所有交点的结构。位线BL0、BL1、BL2、BL3、以及源极线SL0、SL1、SL2、SL3连接在读出放大器块。读出放大器块，包含读取存储单元的电阻状态的读出放大器和改写存储单元的自旋状态的写入放大器。
在图5中示出改写时的位线BL和源极线SL以及字线的动作时序图。图5(a)是改写动作，当存储单元为NMOS晶体管时，非选择状态为低电压状态，与由外部或芯片内部发送的地址对应的字线WL从低电位状态(VSS)转变为高电位状态(VWH)。在改写为需要比平行化改写大的电流的反平行状态的情况(→AP)下，将位线驱动为位线驱动电平VBL，将源极线SL驱动为低电位(VSS)。由此，在存储单元晶体管MNT中，NMOS晶体管的源极线是比漏极低的电位，因此为源极接地状态，能够实现大的电流驱动力。另一方面，在磁阻元件TMR中，电流从固定层PL侧流向自由层FL侧。电子的流动与电流的流动方向相反，因此，从自由层FL侧流向固定层PL侧。当电子在该方向流动时，自由层FL的自旋方向与固定层PL的方向相反。反之，在改写为平行状态的情况(→P)下，将源极线SL驱动为位线驱动电平VBL，将位线BL驱动为低电位(VSS)。由此，在磁阻元件TMR中，电流从自由层FL侧向固定层PL侧流动，电子流从固定层PL流向自由层FL。在该电流流动的情况下，自由层FL的自旋方向，与固定层PL的方向相同。
接着，说明读出动作。在进行读出动作时，对磁阻元件TMR施加不使元件发生改写动作程度的电压、即比位线驱动电平(VBL)小的读出电压(VR)，根据此时流过的电流来读取单元状态。此时，为了确保更大的电流，在与先前的改写动作中的向反平行状态的改写动作相同的方向施加电压。即，在位线侧配置固定层PL的单元结构的情况下，与源极线SL相比，将位线BL设定为高电位。与向平行状态的改写所需的电流相比，向反平行状态的改写电流大，因此，通过在反平行改写方向读出，能够增大读出电流，可进行高速读出动作，并且能够增大读出写入间的裕度。
图6是图4的读出放大器块的电路图例。在该图中，存储单元MC配置在字线和位线的一半交点，但也可以配置在所有的交点。这种情况的布局图将在后面叙述。读出放大器块SAB，配置位线/源极线选择电路BLSEL、放大位线的微小信号的SA、用于向存储单元写入数据的写入放大器WA。图6是对1个读出放大器/写入放大器连接了4对位线/源极线对的例子，但并不限于此。也可以对1对位线/源极线对连接读出放大器/写入放大器。在这种情况下，面积变大，但由于对所有的位线连接读出放大器，因此有利于一次向外部输出大量数据。另一方面，当对4对、或8对、16对等多个位线/源极线对配置1个读出放大器/写入放大器时，能够使读出放大器/写入放大器电路数减少，因此具有能减小面积的优点。
图7是根据位线选择信号SEL0、SEL1、SEL2、SEL3，从4对位线/源极线对中选择一对位线/源极线对的位线/源极线选择电路例。在该电路中，还包括均衡(equalize)MOS和预充电电路，其中，上述均衡MOS用于根据均衡信号EQ0、EQ1、EQ2、EQ3和预充电信号PCA0、PCA1、PCA2、PCA3将位线和源极线在非选择时设定为预定的电压VS，上述预充电电路根据读出放大器预充电信号PCSA在读出时设定为预定的读出电压VR。该电路并不限于图7所示的电路。只要具有相同的功能，其它的电路结构也可以。
图8是读出放大器电路例。读出使能信号RET是控制开关的信号，上述开关用于将从阵列选择的位线BLSA的读出电流传送到读出放大器。读出放大器激活信号SAE，是用于激活交叉耦合电路的信号，上述交叉耦合电路用于放大对读出电流进行电压变换后的信号。在配置于交叉耦合的源极的2个NMOS晶体管的一个栅极，输入反映了存储单元的读出电流的电压。在另一个栅极，输入反映了表示反平行状态和平行状态的电流的平均电流的基准电流的电压。交叉耦合部，为了向外部输出数据而暂时保持数据，并且为了写入动作而保持来自外部的数据。
图9示出了用于向存储单元写入数据的写入放大器电路例。该电路，根据保存在读出放大器的交叉耦合部的数据和写入激活信号YSWE，将位线和源极线驱动为预定的电压、低电位VSS或位线驱动电平VBL。
接着，说明使用了这些电路时的读出动作。图10示出了读出动作的时序图。在进行读出动作时，输入读出指令后进行转变，使得对阵列内的位线BL和源极线进行均衡的MOS的栅极信号均衡信号EQ0、EQ1、EQ2、EQ3中的与读出地址对应的均衡信号结束均衡。在图中，从“H”状态转变为“L”状态。与此同时，与读出位线对应的位线选择信号SEL0、SEL1、SEL2、SEL3中的任意一个转变为选择状态(“H”)。由此，被选择的位线BL，被预充电成读出电压VR。然后，读出放大器预充电信号SAPC变为非激活状态(“L”)。然后，与输入地址对应的字线被选择。此时，位线BL，在存储单元的磁阻元件TMR的自旋状态为反平行状态(AP)的情况下，由于电阻值大，因此读出电流变小，相对读出电平VR的变化量小，维持在VR附近，在平行状态(P)的情况下，由于电阻值小，因此读出电流变大，相对读出电平VR的变化量大，转变到源极线电平VS附近。与字线几乎同时地激活读出使能信号RET，向读出放大器的输入GT从“H”状态转变到低电压侧。此时，作为基准侧的输入GB，由空单元(dummycell)等输入低电阻状态和高电阻状态的平均的电流。因此，在存储单元为平行状态(P)(低电阻)的情况下，读出放大器的输入GT为比基准侧的输入GB低的电位，在反平行状态(AP)(高电阻)的情况下，读出放大器输入GT为比基准侧的输入GB高的电位。然后，在读出使能信号成为非选择状态之前，读出放大器激活信号SAET被激活。由此，读出放大器输入GT/GB的微小信号在读出放大器输出SAOT/B中被放大到预定的电压振幅VBL，转移至列选择动作。在列选择动作中，通过激活列选择信号YS，向公共I/O线输出数据，最终数据被输出到外部。当读出动作结束后进入预充电动作时，使位线和源极线短路的均衡信号被激活，与此同时，字线选择信号SEL变为非选择状态。在此前后，字线转变为非激活状态。然后，根据读出放大器预充电信号SAPC，读出放大器内位线SABL被预充电到预定的电位。
接着，使用图11说明写入动作。直到列选择动作为止，与上述读出动作相同。但是，在不需要进行读出动作的情况下，只进行读出放大器的激活动作即可。在图11中，分别示出了从平行状态向反平行状态进行改写的动作(P→AP)和从反平行状态向平行状态进行改写的动作(AP→P)的动作波形图。从输入列选择信号YS，在读出放大器中锁存的数据反相后开始说明。根据反相输入，在反平行化写入读出放大器中，读出放大器输出节点SAOT保持“H”状态，读出放大器输出节点SAOB保持“L”状态。相反，在平行化写入读出放大器中，读出放大器输出节点SAOT保持“L”状态，读出放大器输出节点SAOB保持“H”状态。然后，列写入信号YSWE被输入。由此，在写入电路中，在反平行化写入时，将源极线驱动为低电位(VSS)，将位线BL驱动为位线驱动电平(VBL)。由此，由于存储单元晶体管MNT是NMOS，因此源极线侧为低电位(VSS)，能够实现源极接地动作，成为电流驱动力大的动作。此时，在磁阻元件中，电流从固定层PL流向自由层FL。电子的流动与电流的流动方向相反，因此，从自由层FL流向固定层PL，执行反平行写入。即，单元晶体管的驱动力大的动作与反平行写入动作对应。其结果，能够减小写入动作所需的电压。并且，能够使存储单元晶体管MNT小型化，能够实现面积减少。相反，在平行化写入中，将位线驱动为低电位(VSS)，将源极线驱动为位线驱动电平(VBL)。此时，在磁阻元件中，电流从自由层FL流向固定层PL，电子的流动与电流的流动方向相反，因此从固定层PL流向自由层FL，执行平行写入。
说明该结构的优点。通过在隧道磁阻元件TMR的位线例配置固定层的情况下，对存储单元晶体管MNT使用NMOS，由此能够以存储单元晶体管MNT的电流驱动力大的源极接地动作实现需要大电流的反平行化改写动作。由此，能够缩小存储单元面积，能够减小改写时的必要电压。并且，在进行读出动作时，通过在与反平行化改写时相同的方向施加电压来读出，能够增大读出电流，具有高速动作和能够增大读出和改写电流裕度的优点。
接着，说明第1实施例的变形例。本实施例是磁阻元件TMR的层结构与图1、2、3不同，在晶体管侧配置固定层PL，在公共布线(位线)侧有自由层FL的情况。在这种情况下，为了能够用存储单元晶体管的源极接地状态实现反平行化改写动作，而用PMOS构成存储单元晶体管是其特点。图12是布局图，图13示出了图12的A-A’间的剖视图和外围电路的剖视图。图14示出了图12的B-B’间的剖视图、C-C’间的剖视图。与上述实施例相比，具有如下不同点：以P型多晶硅为基础构成栅极电极GP，用P型半导体区域构成扩散层LP，在N型半导体区域NWEL中形成单元晶体管，隧道磁阻元件TMR的结构上下反相。另外，形成存储单元晶体管的N型半导体区域NWEL，既可以与相邻的读出放大器块SAB的N型半导体区域NWEL共用，也可以与之分离。通过共用，能够减小N型半导体区域NWEL的分离区域，能够实现小面积化。另外，通过分离，虽然面积增大，但具有能够在读出放大器块SAB和存储单元区域独立地控制衬底电压的优点。除此之外，与上述图1～3相同。另外，电路结构和动作波形图，与图4～11相同。不过，由于将存储单元晶体管作为PMOS，并且使自由层FL、固定层PL的上下位置关系相反，因此，需要随之改变施加的电压的极性。
下面，说明本结构的优点。在作为存储单元晶体管采用PMOS时，通过将隧道磁阻元件TMR的结构，取为在存储单元晶体管侧配置固定层PL、在公共布线(位线)侧配置自由层FL的结构，能够用存储单元晶体管的电流驱动力大的源极接地动作，实现需要大电流的反平行化改写动作。由此，能够减小存储单元面积，能够降低改写时需要的电压。并且，在进行读出动作时，通过在与反平行化改写时相同的方向施加电压进行读出，能够增大读出电流，具有高速动作和能够增大读出和改写电流裕度的优点。
图15～17表示第1实施例的其他变形例。本结构为，在字线和位线的所有交点均配置有存储单元，在将字线或者位线的布线间距取为2F时存储单元面积为6F2，能够进一步实现小型化。图15是布局图，图16示出了图15的A-A’间的剖视图和外围电路的剖视图。图17示出了图15的B-B’间的剖视图、C-C’间的剖视图。
如图15所示，在本布局中，对位线BL和源极线成镜像对称地进行布线，在其交点配置有源极线触点SLC。扩散层LN，以与位线BL相同的图案形成。在未配置源极线触点SLC的扩散层LN的区域配置下部电极触点BEC，在下部电极触点的上层形成下部电极BE。在下部电极BE上形成隧道磁阻元件TMR。隧道磁阻元件，形成为位线延伸方向比字线延伸方向长的椭圆形或长方形。在隧道磁阻元件TMR的上层配置位线BL。与第1实施例相同，在用PMOS构成了存储单元晶体管时，为了较大地确保反平行化电流，作为隧道磁阻元件TMR的结构，优选在隧道膜TB和位线BL之间配置自由层FL的结构。相反，当在隧道膜TB和位线之间配置固定层PL时，为了确保反平行化电流，优选将NMOS用于存储单元晶体管的结构。
下面，说明本结构的优点。在将PMOS用于存储单元晶体管时，通过将隧道磁阻元件TMR的结构，取为在存储单元晶体管侧配置固定层PL、在公共布线(位线)侧配置自由层FL、或在公共布线侧配置固定层的结构时，通过将NMOS用于存储单元晶体管，能够用存储单元晶体管的电流驱动力大的源极接地动作，实现需要大电流的反平行化改写动作。由此，能够减小存储单元面积，能够降低改写时需要的电压。并且，能够使存储单元面积降低至6F2。进而，在进行读出动作时，通过在与反平行化改写时相同的方向施加电压进行读出，能够增大读出电流，具有高速动作和能够增大读出和改写电流裕度的优点。
图18～21表示第1实施例的其他变形例。本结构的特征在于，在相邻的存储单元调换位线BL和源极线进行连接，从而简化了布线结构。存储单元面积与第1实施例相同，以8F2构成。图18是布局图，图19示出了图18的A-A’间的剖视图和外围电路的剖视图。图20示出了图18的B-B’间的剖视图、C-C’间的剖视图。图21示出了图18的电路图。图18是由NMOS晶体管构成了存储单元晶体管的例子。通过在2个存储单元中共享源极线触点SLC，减小了面积。在晶体管的扩散层中、未配置源极线触点SLC侧，配置下部电极触点BEC。在下部电极触点上，配置下部电极BE。在下部电极BE上，形成隧道磁阻元件TMR。在图18中，自由层FL相对于隧道膜配置在晶体管侧，固定层PL相对于隧道膜TB配置在位线侧。在隧道磁阻元件TMR上，配置上部电极TE。上部电极TE，与相同位线上相邻的存储单元公共地连接，并且，与相邻位线的源极线触点SLC连接，形成T字型的形状。由此，通过连接与特定的位线BL和与之相邻的位线BL相连接的存储单元的源极线SL，能够减少布线条数，能够容易地得到布线图案。
使用图22说明对应于本存储阵列结构的位线/源极线选择电路BLSEL。在本电路例中，将4条位/源极公共线中的1条连接于读出放大器内位线SABL，将成对的位/源极公共线连接于读出放大器内源极线SLSA。从存储阵列引出的位/源极公共线对SL0BL1和SL1BL0以及SL2BL3和SL3BL2，在一个成为源极线时另一个承担位线的作用。例如，当位/源极公共线对SL0BL1成为源极线时，SL1BL0为位线，分别连接到读出放大器内源极线SLSA、读出放大器内位线SABL。此时，作为对应的阵列预充电信号驱动PCA0，作为位线选择信号驱动SEL0，作为均衡信号驱动EQ0。相反，当将位/源极公共线对SL0BL1为位线时，SL1BL0为源极线，分别连接到读出放大器内源极线SLSA、读出放大器内位线SABL。作为对应的阵列预充电信号驱动PCA1，作为位线选择信号驱动SEL1，作为均衡信号驱动EQ1。对于位/源极公共线对SL2BL3和SL3BL2也一样。除此之外的读出动作/写入动作，与上述实施例1相同。
下面，说明本结构的优点。与上述实施例1和实施例1的变形例相同，能够用源极接地动作实现改写需要大电流的反平行化改写动作，因此，能够减小存储单元面积。另外，通过在与反平行写入动作相同的方向进行读出动作，能够提高读出裕度。并且，具有能够通过在相邻的单元共享位线和源极线来简化布线结构的优点。
[实施例2]
使用图23～25说明第2实施例。在本结构中，在构成存储单元的隧道磁阻元件TMR的下部，配置有用于激励磁场的写入位线WBL，该磁场用于在写入时减小写入电流。由此，与通常的自旋注入磁化反转时的电流相比，具有如下优点：能够减小流过隧道磁阻元件TMR的电流，能够使存储单元晶体管小型化，并且，能够降低写入时的驱动电压。图23是第2实施例的存储单元阵列的布局例。存储单元面积以最小尺寸为8F2。在本实施例中，在字线延伸方向相对于下部电极触点错开配置隧道磁阻元件TMR，在形成该隧道磁阻元件TMR的下部电极的下层，在与位线平行且与字线垂直的方向，配置写入位线。使用由该写入位线激励的磁场，减小流过写入时所需要的隧道磁阻元件的电流。以下，对结构进行详细的说明。图23是由NMOS构成了存储单元晶体管的例子。通过扩散层LN，源极线触点SLC被相邻的存储单元共用，从而减小了面积。在存储单元晶体管的未配置源极线触点的扩散层LN，配置下部电极触点BEC。在图23～25中，隧道磁阻元件TMR，在位线侧配置固定层PL，在NMOS晶体管侧配置自由层FL。由此，能够用晶体管的电流驱动力大的源极接地动作，实现需要大电流的反平行化改写动作，能够减小存储单元面积。并且，能够降低写入动作时所需要的电压，能够实现低功耗化。下部电极BE，相对于下部电极触点BEC成在字线延伸方向延伸的形状。隧道磁阻元件TMR，不是形成在下部电极触点BEC的正上方，而是形成于在字线延伸方向伸出的区域。在隧道磁阻元件TMR的下部，在与相邻的存储单元的源极线触点之间，配置写入位线WBL。为了通过写入位线WBL将更强的磁场施加到隧道磁阻元件TMR，写入位线和下部电极之间的距离优选为短距离。写入位线WBL，不管是在与字线WL平行的方向延伸，还是在与位线BL平行的方向延伸，都能够对隧道磁阻元件TMR施加用于辅助(assist)改写的磁场。但是，由于平行于位线BL延伸，因而不需要避开触点，能够实现面积的减小和布局的易化。在隧道磁阻的上部，配置位线BL。在源极线SLC触点上，与位线平行地布线源极线。在此，在图24～25中，源极线被配置在位线的上层，但也可以在靠近晶体管的层进行布线。在这种情况下，不需要在如图25那样的源极线触点和下部电极触点BEC之间的狭窄区域对写入位线进行布线，因而具有易于布线的优点。
接着，使用图26说明写入动作。在进行写入动作时，与上述实施例相同，驱动平行布线的源极线SL，在进行平行化写入动作时，将源极线SL驱动为位线驱动电平VBL，将位线BL驱动为低电位(VSS)。此时，同时在写入位线WBL流过电流。流过写入位线WBL的电流的方向，由于只要对隧道磁阻元件TMR施加任意的磁场即可，因此可以是任意的方向。相反，在进行反平行化写入动作时，将位线BL驱动为位线驱动电平VBL，将源极线SL驱动为低电位(VSS)。此时，同时在写入位线WBL流过电流。流过写入位线WBL的电流的方向，由于只要对隧道磁阻元件TMR施加任意的磁场即可，因此可以是任意的方向。由此，由于从外部施加磁场，因此，能够减小直接流过隧道磁阻元件TMR的电流，能够减小存储单元晶体管的必要驱动电流。与写入动作结束同时地，停止驱动位线BL和源极线SL，并且，停止向写入位线WBL流入电流。在进行读出动作时，不向写入位线流入电流，由此增大改写时需要的电流，因此，能够防止由读出时的电流引起误改写。
下面，说明本结构的优点。与上述实施例1相同，能够用源极接地动作实现改写需要大电流的反平行化写入动作，因此能够减小存储单元面积。另外，通过在写入时施加相邻的写入位线激励的磁场，能够减小在改写时流过隧道磁阻元件TMR的电流，能够实现面积的减小和动作电压的降低。另外，通过在与反平行写入动作相同的方向进行读出动作，能够提高读出裕度，并且，当不对写入位线施加电流时，改写需要的电流增大，因此，能够进一步提高读出裕度。
图27表示第2实施例的其他变形例。本结构的特征在于，在隧道磁阻元件TMR周围配置了加热器HEATER。在改写隧道磁阻元件TMR的自由层FL的自旋时，该加热器HEATER对隧道磁阻元件TMR进行发热，由此减小改写需要的电流。
并且，在本实施例中，由纵向型MOS构成了存储单元晶体管。由此，能够使存储单元面积降低至4F2。
使用图27说明存储单元结构的详细情况。存储单元MC，相对于基板P-sub在垂直的方向由n+-p-n+的半导体结构成，在p型半导体p的周围配置成为字线WL的栅极电极GA，构成了纵向型NMOS晶体管。半导体结中基板P-sub侧的n+区域，连接在P型半导体PWEL中的n型扩散层LN。该扩散层LN成为源极线SL。源极线SL，相对于栅极GA在垂直的方向进行布线。与源极线SL相反侧的n+区域，连接在隧道磁阻元件TMR的下部电极。在下部电极上，配置隧道磁阻元件TMR。在此，在图27中，隧道磁阻元件TMR，从基板侧由自由层FL、隧道层TB以及固定层PL构成。并且，围绕隧道磁阻周围地配置在写入动作时发热的加热器HEATER。该加热器线HEATER，与字线WL(栅极GA)平行地布线。在隧道磁阻元件TMR上，布线位线BL。位线BL，被布线在与加热器线HEATER和字线WL(栅极GA)垂直的方向、且与源极线SL平行的方向。
接着，使用图28说明改写动作。在进行改写动作时，与上述实施例相同，驱动平行布线的源极线SL，在进行平行化写入动作时，将源极线SL驱动为位线驱动电平VBL，将位线BL驱动为低电位(VSS)。此时，同时在加热器线HEATER流过电流，对隧道磁阻元件进行加热。由此，能够减小改变隧道磁阻元件的自由层FL的自旋方向所需要的流过隧道磁阻本身的电流。另外，在进行反平行化写入动作时，将位线BL驱动为位线驱动电平VBL，将源极线SL驱动为低电位(VSS)。此时，同时在加热器线HEATER流过电流，对隧道磁阻元件进行加热。由此，能够减小改变隧道磁阻元件的自由层FL的自旋方向所需要的直接流过隧道磁阻元件TMR的电流，能够减小存储单元晶体管的必要驱动电流。与写入动作结束同时地，停止驱动位线BL和源极线SL，并且，停止向加热器线HEATER流入电流。通过停止流入电流，热进行扩散、被冷却。在进行读出动作时，通过不向加热器线流入电流，由此增大改写时需要的电流，因此，即便增大读出电流，也能够防止错误地进行改写，能够使读出动作高速化。
下面，说明本结构的优点。与上述实施例1和实施例1的变形例相同，能够用源极接地动作实现改写需要大电流的反平行化写入动作，由此，能够减小存储单元面积。另外，利用由相邻的加热器线产生的写入时的发热效应，能够减小改写时流过隧道磁阻元件TMR的电流，能够实现面积的减小和动作电压的降低。另外，通过在与反平行写入动作相同的方向进行读出动作，能够提高读出裕度，并且，当不产生由加热器线引起的发热时，改写所需要的电流增大，因此能够进一步提高读出裕度。
在实施例1中，也能够通过由纵向型MOS构成存储单元晶体管来减小存储单元面积。另外，在本实施例中，即使实施例1那样采用通常的MOS，通过具有加热器，也能够利用写入时由相邻的加热器线产生的发热效应，减小改写时流过隧道磁阻元件TMR的电流，还能够实现面积的减小和动作电压的降低。另外，当不产生由加热器线引起的发热时改写所需要的电流增大，因此能够进一步提高读出裕度。
下面，说明以上的实施例中的电压关系。读出电压VR优选为磁阻元件的电阻变化率成为最大的0.5V左右。另外，位线驱动电压VBL优选为1.2V左右，字线选择电平VWH，为了充分增大读出电流和写入电流，优选为比外围电路电压高的1.8V或2.0V。外围电路电压VCL优选为1.2V左右。
另外，适用本发明的加工节点，优选为将隧道磁阻元件TMR的元件尺寸取为50nm×100nm以下，因此，优选为最小加工尺寸(字线或者位线的布线间距中窄的间距的一半)适用于50nm以下的加工。
电路结构和存储单元剖面结构不限于在此所举出的例子，只要能实现相同的功能或者相同的结构，也可以是不同的结构。

Claims (20)

1.一种半导体器件，其特征在于，包括：
多条字线；
多条位线，在与上述字线交叉的方向布线；以及
多个存储单元，配置在上述字线和上述位线的预定的交点；
上述多个存储单元的每一个，具有层叠有固定层、隧道膜以及自由层的隧道磁阻元件和连接在上述隧道磁阻元件的P型MISFET，
上述固定层，与上述隧道膜相邻地配置，电子自旋的方向被固定在预定的方向，
上述自由层，与上述隧道膜的相邻于固定层的面的相对面相邻，电子自旋的方向取为相对于上述固定层平行、反平行的任意一个，
上述P型MISFET的栅极连接于上述字线，
上述P型MISFET的漏极连接于上述隧道磁阻元件的上述固定层侧。
2.根据权利要求1所述的半导体器件，其特征在于，
还包括源极线，连接上述P型MISFET的源极，与上述位线平行地布线，
上述自由层，在与上述隧道膜相对的面，与上述位线相连接。
3.根据权利要求2所述的半导体器件，其特征在于，
在进行读出动作时，在被施加到上述位线的第1电位和被施加到上述源极线的第2电位中，上述第1电位低于上述第2电位。
4.根据权利要求1所述的半导体器件，其特征在于，
上述自由层的自旋状态，利用自旋注入磁化反转进行变更。
5.根据权利要求2所述的半导体器件，其特征在于，
上述隧道磁阻元件，形成在上述位线的下层、上述源极线的上层。
6.一种半导体器件，其特征在于，包括：
多条字线；
多条位线，在与上述字线交叉的方向布线；以及
多个存储单元，配置在上述字线和上述位线的预定的交点；
上述多个存储单元的每一个，具有层叠有固定层、隧道膜以及自由层的隧道磁阻元件和N型MISFET，
上述固定层，与上述隧道膜相邻地配置，电子自旋的方向被固定在预定的方向，
上述自由层，与上述隧道膜的相邻于固定层的面的相对面相邻，电子自旋的方向取为相对于上述固定层平行、反平行的任意一个，
上述N型MISFET的栅极连接于上述字线，
上述N型MISFET的漏极连接于上述隧道磁阻元件的上述自由层侧。
7.根据权利要求6所述的半导体器件，其特征在于，
还包括源极线，连接上述N型MISFET的源极，与上述位线平行地布线，
上述固定层，在与上述隧道膜相对的面，与上述位线相连接。
8.根据权利要求6所述的半导体器件，其特征在于，
上述自由层的自旋状态，利用自旋注入磁化反转进行变更。
9.根据权利要求7所述的半导体器件，其特征在于，
上述隧道磁阻元件，形成在上述位线的下层、上述源极线的上层。
10.一种半导体器件，其特征在于，包括：
多条字线；
多条位线，在与上述字线交叉的方向布线；
源极线，在与上述字线交叉的方向布线；以及
多个存储单元，配置在上述字线和上述位线的预定的交点；
上述多个存储单元的每一个，具有夹着隧道膜地具有自由层和固定层的隧道磁阻元件，和栅极连接在上述字线、源极连接在上述源极线、漏极与上述隧道磁阻元件的上述自由层侧或上述固定层的任意一个相连接的MISFET；
上述隧道磁阻元件的上述固定层和上述自由层的任意一个与上述位线相连接；
在进行读出动作时，从上述固定层向上述自由层流过电流。
11.根据权利要求10所述的半导体器件，其特征在于，
上述隧道磁阻元件，形成在上述位线的下层、上述源极线的上层。
12.根据权利要求10所述的半导体器件，其特征在于，
上述自由层的自旋状态，利用自旋注入磁化反转进行变更。
13.根据权利要求12所述的半导体器件，其特征在于，
进行了与上述位线平行的写入磁场励磁线的布线；
在进行写入动作时，在上述写入励磁线中在预定方向流过电流。
14.根据权利要求13所述的半导体器件，其特征在于，
上述隧道磁阻元件，形成在上述位线和上述源极线的下层。
15.一种半导体器件，其特征在于，包括：
多条字线；
第一位线，在与上述字线交叉的方向布线；
第二位线，在与上述字线交叉的方向布线；
第一存储单元，配置在上述字线和上述第一位线的预定的交点；以及
第二存储单元，配置在上述字线和上述第二位线的预定的交点；
上述第一存储单元，具有夹着隧道膜地具有自由层和固定层的第一隧道磁阻元件，和漏极与上述隧道磁阻元件的上述自由层侧或上述固定层侧的任意一个相连接、栅极连接在上述字线、源极连接在上述第二位线的第一MISFET；
上述第二存储单元，具有夹着隧道膜地具有自由层和固定层的第二隧道磁阻元件，和漏极与上述隧道磁阻元件的上述自由层侧或上述固定层侧的任意一个相连接、栅极连接在上述字线，源极连接在上述第一位线连接的第二MISFET；
上述第一隧道磁阻元件的上述固定层和上述自由层的任意一个与上述第一位线相连接；
上述第二隧道磁阻元件的上述固定层和上述自由层的任意一个与上述第二位线相连接。
16.根据权利要求15所述的半导体器件，其特征在于，
上述自由层的自旋状态，利用自旋注入磁化反转进行变更。
17.根据权利要求15所述的半导体器件，其特征在于，
在进行读出动作时，从上述固定层向上述自由层流过电流。
18.根据权利要求15所述的半导体器件，其特征在于，
上述磁阻元件，形成在上述第一位线和第二位线的下层、上述字线的上层。
19.一种半导体器件，其特征在于，包括：
多条字线；
位线，在与上述字线交叉的方向布线；
源极线，在与上述字线交叉的方向布线，由配置在P型半导体区域的N型半导体形成；
写入辅助线，与上述字线平行地布线；以及
存储单元，配置在上述字线和上述位线的预定的交点；
上述存储单元，具有连接在上述位线的磁阻元件、和配置在上述磁阻元件和上述源极线之间的MISFET；
上述写入辅助线，被配置在上述磁阻元件周围；
上述MISFET，由形成在相对于上述位线、上述字线以及上述源极线垂直的方向的n-p-n结构成，
上述字线被配置在上述P型半导体周围。
20.根据权利要求19所述的半导体器件，其特征在于，
上述写入辅助线，在进行写入动作时被施加电流，进行发热。
CN2007100848082A 2006-05-18 2007-02-27 半导体器件 Expired - Fee Related CN101075631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP138428/2006 2006-05-18
JP2006138428A JP5076361B2 (ja) 2006-05-18 2006-05-18 半導体装置

Publications (2)

Publication Number Publication Date
CN101075631A true CN101075631A (zh) 2007-11-21
CN101075631B CN101075631B (zh) 2010-05-26

Family

ID=38821766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100848082A Expired - Fee Related CN101075631B (zh) 2006-05-18 2007-02-27 半导体器件

Country Status (5)

Country Link
US (2) US7593253B2 (zh)
JP (1) JP5076361B2 (zh)
KR (1) KR101291925B1 (zh)
CN (1) CN101075631B (zh)
TW (1) TWI445000B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925961A (zh) * 2007-12-19 2010-12-22 高通股份有限公司 具有共享源极线的mram装置
CN102074649A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 存储器装置、磁性随机存取存储器的存储单元及制造方法
CN102568579A (zh) * 2010-12-09 2012-07-11 英飞凌科技股份有限公司 对地址不对称nvm单元具有增强的效率的非易失性存储器
CN103548086A (zh) * 2011-07-06 2014-01-29 松下电器产业株式会社 半导体存储装置
CN104051609A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁阻随机存取存储器器件及其制造方法
CN105448330A (zh) * 2014-09-24 2016-03-30 华邦电子股份有限公司 电阻式随机存取存储器装置以及其形成方法
CN113782077A (zh) * 2020-06-09 2021-12-10 上海磁宇信息科技有限公司 磁性随机存储器

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093175A (ja) * 1983-10-27 1985-05-24 Nippon Denso Co Ltd 燃料噴射時期調整装置の噴射時期検出装置
JP4843362B2 (ja) * 2006-04-27 2011-12-21 株式会社東芝 半導体記憶装置
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP2009076731A (ja) * 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法
US7672175B2 (en) * 2008-01-11 2010-03-02 Qualcomm Incorporated System and method of selectively applying negative voltage to wordlines during memory device read operation
JP2009176383A (ja) * 2008-01-28 2009-08-06 Toshiba Corp 磁気型不揮発性半導体記憶装置
JP2009218318A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 半導体記憶装置及びその製造方法
WO2009122519A1 (ja) * 2008-03-31 2009-10-08 株式会社 東芝 磁気ランダムアクセスメモリ
US8144509B2 (en) * 2008-06-27 2012-03-27 Qualcomm Incorporated Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
KR100968010B1 (ko) * 2008-08-29 2010-07-07 주식회사 하이닉스반도체 반도체 메모리 소자의 단위 메모리 셀 및 이를 포함하는 메모리 셀 어레이
US20100096611A1 (en) * 2008-10-16 2010-04-22 Seagate Technology Llc Vertically integrated memory structures
JP5412640B2 (ja) 2008-11-13 2014-02-12 ルネサスエレクトロニクス株式会社 磁気メモリ装置
US8027206B2 (en) 2009-01-30 2011-09-27 Qualcomm Incorporated Bit line voltage control in spin transfer torque magnetoresistive random access memory
JP2010177624A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体記憶装置
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
JP2010192718A (ja) 2009-02-19 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP4901899B2 (ja) 2009-03-30 2012-03-21 株式会社東芝 磁気抵抗効果メモリ
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US8018758B2 (en) * 2009-07-06 2011-09-13 Magic Technologies, Inc. Gate drive voltage boost schemes for memory array
US8208290B2 (en) 2009-08-26 2012-06-26 Qualcomm Incorporated System and method to manufacture magnetic random access memory
US8107285B2 (en) * 2010-01-08 2012-01-31 International Business Machines Corporation Read direction for spin-torque based memory device
JP5363644B2 (ja) * 2010-02-16 2013-12-11 株式会社日立製作所 半導体装置
US8837209B2 (en) * 2010-03-05 2014-09-16 Hitachi, Ltd. Magnetic memory cell and magnetic random access memory
US8432727B2 (en) 2010-04-29 2013-04-30 Qualcomm Incorporated Invalid write prevention for STT-MRAM array
JP2011258288A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体記憶装置
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) * 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP2012190515A (ja) * 2011-03-11 2012-10-04 Toshiba Corp 半導体記憶装置
JP5306487B2 (ja) * 2012-01-05 2013-10-02 株式会社東芝 磁気抵抗効果メモリ
KR101881750B1 (ko) 2012-02-29 2018-07-25 삼성전자주식회사 정보 저장 소자 및 그 제조 방법
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
KR101919040B1 (ko) 2012-08-13 2018-11-15 삼성전자주식회사 반도체 기억 소자
KR20140023806A (ko) 2012-08-17 2014-02-27 삼성전자주식회사 자기 저항 메모리 장치의 배치 구조
JP6094194B2 (ja) * 2012-12-12 2017-03-15 富士通株式会社 磁気抵抗メモリ素子および磁気抵抗メモリ
JP5480420B1 (ja) 2013-03-26 2014-04-23 株式会社東芝 磁気メモリ
KR102485297B1 (ko) 2015-12-11 2023-01-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10170182B2 (en) * 2016-03-16 2019-01-01 Imec Vzw Resistance change memory device configured for state evaluation based on reference cells
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US10186551B1 (en) * 2018-01-08 2019-01-22 Spin Transfer Technologies, Inc. Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP2002299584A (ja) 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
KR100829557B1 (ko) * 2002-06-22 2008-05-14 삼성전자주식회사 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ，及びその製造方法
JP3906212B2 (ja) 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4290494B2 (ja) * 2003-07-08 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
JP2005116923A (ja) * 2003-10-10 2005-04-28 Hitachi Ltd スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
US7082050B2 (en) * 2003-11-30 2006-07-25 Union Semiconductor Technology Corporation Method to equalize word current circuitry
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JPWO2006030516A1 (ja) * 2004-09-17 2008-05-08 富士通株式会社 磁気記憶装置及びその製造方法
JP4487705B2 (ja) * 2004-09-22 2010-06-23 ソニー株式会社 メモリの記録方法
JP4920881B2 (ja) * 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925961B (zh) * 2007-12-19 2014-02-12 高通股份有限公司 具有共享源极线的mram装置
CN101925961A (zh) * 2007-12-19 2010-12-22 高通股份有限公司 具有共享源极线的mram装置
CN102074649A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 存储器装置、磁性随机存取存储器的存储单元及制造方法
CN102568579B (zh) * 2010-12-09 2016-04-20 英飞凌科技股份有限公司 对地址不对称nvm单元具有增强的效率的非易失性存储器
CN102568579A (zh) * 2010-12-09 2012-07-11 英飞凌科技股份有限公司 对地址不对称nvm单元具有增强的效率的非易失性存储器
CN105810234B (zh) * 2010-12-09 2019-02-22 英飞凌科技股份有限公司 对地址不对称nvm单元具有增强的效率的非易失性存储器
CN105810234A (zh) * 2010-12-09 2016-07-27 英飞凌科技股份有限公司 对地址不对称nvm单元具有增强的效率的非易失性存储器
CN103548086B (zh) * 2011-07-06 2016-08-31 松下电器产业株式会社 半导体存储装置
CN103548086A (zh) * 2011-07-06 2014-01-29 松下电器产业株式会社 半导体存储装置
CN104051609A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁阻随机存取存储器器件及其制造方法
CN104051609B (zh) * 2013-03-14 2018-08-14 三星电子株式会社 磁阻随机存取存储器器件及其制造方法
CN105448330A (zh) * 2014-09-24 2016-03-30 华邦电子股份有限公司 电阻式随机存取存储器装置以及其形成方法
CN105448330B (zh) * 2014-09-24 2018-10-16 华邦电子股份有限公司 电阻式随机存取存储器装置以及其形成方法
CN113782077A (zh) * 2020-06-09 2021-12-10 上海磁宇信息科技有限公司 磁性随机存储器

Also Published As

Publication number Publication date
JP5076361B2 (ja) 2012-11-21
KR101291925B1 (ko) 2013-07-31
US7787290B2 (en) 2010-08-31
JP2007311514A (ja) 2007-11-29
TWI445000B (zh) 2014-07-11
US20090310400A1 (en) 2009-12-17
CN101075631B (zh) 2010-05-26
US20070285974A1 (en) 2007-12-13
US7593253B2 (en) 2009-09-22
TW200802365A (en) 2008-01-01
KR20070111959A (ko) 2007-11-22

Similar Documents

Publication Publication Date Title
CN101075631B (zh) 半导体器件
KR101312366B1 (ko) 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
US9508413B2 (en) Semiconductor storage device
TWI433147B (zh) Semiconductor device
RU2471260C2 (ru) Операция записи для магниторезистивного оперативного запоминающего устройства с переносом спинового момента с уменьшенным размером ячейки бита
US8432727B2 (en) Invalid write prevention for STT-MRAM array
US8331125B2 (en) Array architecture and operation for high density magnetic racetrack memory system
KR100855861B1 (ko) 비휘발성 반도체 메모리 장치
Siddiqi Dynamic RAM: technology advancements
US10784269B2 (en) Memory device including pass transistors in memory tiers
JP2006190933A (ja) 不揮発性強誘電体メモリ装置
JP2010092521A (ja) 半導体記憶装置
KR20240000423A (ko) 메모리 회로 및 그 동작 방법
KR100866749B1 (ko) 비휘발성 반도체 메모리 장치
CN100350497C (zh) 抑制了电流路径上的晶体管组的电阻的薄膜磁性体存储器
CN1292438C (zh) 具备磁隧道结的薄膜磁性体存储器
KR101488939B1 (ko) 자기 저항 메모리
JP4655936B2 (ja) 半導体記憶装置及び半導体記憶装置のデータ書き込み方法
JP2010055674A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20170227