CN105810234B - 对地址不对称nvm单元具有增强的效率的非易失性存储器 - Google Patents
对地址不对称nvm单元具有增强的效率的非易失性存储器 Download PDFInfo
- Publication number
- CN105810234B CN105810234B CN201610159520.6A CN201610159520A CN105810234B CN 105810234 B CN105810234 B CN 105810234B CN 201610159520 A CN201610159520 A CN 201610159520A CN 105810234 B CN105810234 B CN 105810234B
- Authority
- CN
- China
- Prior art keywords
- doped region
- line voltage
- substrate according
- mtj
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
本发明涉及对地址不对称NVM单元具有增强的效率的非易失性存储器。本申请描述了利用PMOS晶体管作为存取晶体管的MRAM单元的实施例。MRAM单元被配置为减轻施加不对称电流负荷以使MRAM单元的磁性隧道结在磁阻状态之间转变的效果。
Description
本申请是申请号为2011104083546、发明创造名称为“对地址不对称NVM单元具有增强的效率的非易失性存储器”的分案申请。
背景技术
非易失性存储器（NVM）单元在没有接收到恒定或者持久电源的情况下对存储的信息进行保持。对于不需要或者不向单元提供恒定功率的电子系统而言，NVM单元可以提供很大的功率节省。用于电子系统的初始化时间也可以经由NVM而减小。例如，在NVM中存储的指令准备执行并且不需要在初始化过程期间重新创建或者重新加载。
NVM单元通常以数字格式来存储信息。例如，NVM单元将信息存储为0或者1。因此，NVM单元通常在反映数字格式的第一状态和第二状态之间转换。所述状态可以包括电荷状态（例如，闪速存储器）或者磁性状态（例如，自旋力矩转移磁阻式随机存取存储器（STT-RAM））。
通常，STT-MRAM单元包括充当用于信息位的存储结构的磁性隧道结（MTJ）。使用向MTJ提供驱动电流的NMOS晶体管，MTJ在不同状态之间进行转换，其中所述驱动电流改变在MTJ部分内的电子的自旋，使得STT-MRAM单元可以在没有恒定或者持久电源的扩展时段内以至少两个不同的磁阻状态存在。例如，第一状态可以是0状态，并且第二状态是1状态，使得每个状态都可以被读取作为数字位。为将MTJ在两个状态之间转变而所需要的驱动电流量可以是不对称的。简言之，用来将MTJ从第二状态转变回为第一状态的驱动电流相比，更大的驱动电流可以用来将MTJ从第一状态转变为第二状态。
在NMOS晶体管MRAM单元中，较高的电流状态将MTJ和NMOS晶体管置于非最优操作条件。例如，较高的电流状态可以影响MTJ的可靠性，并且它使NMOS晶体管经历更高的体效应。因此，两个组件都同时在次最优状态或者条件下操作。较高的电流要求也指定了NMOS晶体管的尺寸并且限制了MRAM单元到更小几何形状的可缩放性。
发明内容
提供本发明内容以介绍用来实现自旋转移力矩磁阻式随机存取存储器（STT-MRAM）单元的装置和方法的简化概念。下面在具体实施方式中对装置和系统进行更加详细的描述。本发明内容不旨在标识所要求保护的主题的必要特征，也不旨在用于确定所要求保护的主题的范围。
STT-MRAM单元是NVM的类型，其使用磁性特性的材料以在不同的磁阻状态之间转换。STT-MRAM包括耦合到存取晶体管或者与存取晶体管进行电通信的磁性隧道结。MTJ包括磁性材料，其使得MTJ能够在两个不同的磁阻状态之间转换。存取晶体管提供驱动电流，其使得MTJ能够在两个状态之间转换。使用PMOS或者p型晶体管作为存取晶体管减小了用于在两个不同的磁阻状态之间转变的驱动电流不对称量。
附图说明
将参考附图来阐述具体实施方式。在附图中，参考标号最左边的（一个或多个）数字标识参考标号首次出现于其中的附图。在不同附图中的相同参考标号的使用指示类似或者相同的项目。
图1是表示根据一个实施例的MRAM单元的示意图和MRAM装置的说明。
图2是表示根据一个实施例的MRAM单元的示意图。
图3是表示根据在此描述的方法正向MRAM单元写入的示意图。
图4是表示合并到衬底中的MRAM单元的说明。
图5是在此描述的方法的流程图。
具体实施方式
概述
本公开涉及一种STT-MRAM单元，其合并了PMOS或者p型晶体管作为存取晶体管以控制提供给STT-MRAM单元的MTJ或者磁性存储组件的驱动电流。MTJ基于由PMOS晶体管提供的驱动电流来在两个磁阻状态之间转换。在一个示例中，MTJ需要比从第一状态转变为第二状态所需的电流量更高的电流电平以从第一状态转变为第二状态。
在较高的电流状态或者转变下，由于可能对MTJ造成损害的较高的电流电平，MTJ在次最优条件下操作。然而，在较高的电流条件下的PMOS晶体管最低限度地受体效应影响，其依赖于在晶体管源极和衬底之间的电压差。因此，在MTJ的较高的电流转变期间，PMOS晶体管以最优状态或者条件操作。
在较低的电流状态或者转变下，MTJ以更加最优的条件操作于可能对MTJ造成损害的较低电流电平。但是，在该示例下，与它在较高的电流状态下操作时相比，体效应对PMOS晶体管具有更大的影响。因此，PMOS晶体管在MTJ的较低电流转变期间以次最优状态或者条件进行操作。
简言之，通过未使得MRAM单元的组件（MTJ与PMOS晶体管）能够同时以次最优条件进行操作，使用PMOS晶体管代替NMOS晶体管作为MRAM单元中的存取晶体管允许MRAM单元以更加最优的方式运行。
示例STT-MRAM单元
图1是在封装中包装的代表性MRAM装置100的说明，所述封装可以被合并到可以向使用存储器的任何电子装置中合并的印刷电路板（未示出）中。MRAM单元102是MRAM装置100的个别单元的示意性表示。MRAM装置100可以包括数百万个MRAM单元102。在一个实施例中，MRAM单元102包括磁性隧道结104，其耦合到PMOS晶体管106或者与PMOS晶体管106进行电通信。在该实施例中，MTJ 104被连接到PMOS晶体管106的漏极或者源极区域。下面将更加详细地描述MTJ 104和PMOS晶体管106的功能。
图2是合并了位线200、字线202、以及源极线204的MRAM单元102的示意性表示。可以将各种电压施加到位线200、字线202、以及源极线204以便将驱动电流206a或者206b引导通过MTJ 104和PMOS晶体管106。如箭头所表示的，驱动电流206a或者206b可以在任一方向上流动通过MTJ 104和PMOS晶体管106以转换MTJ 104的磁阻状态。MTJ 104可以包括几个磁性材料层，其使得驱动电流206a或者206b能够改变至少一个层的电子自旋，使得MTJ 104可以以至少两个磁阻状态存在。
在一个实施例中，MTJ 104可以包括自由层208、隧道层210、以及固定层212。在该实施例中，在下面要描述的条件下，驱动电流206a隧穿通过MTJ 104并且改变自由层208中的电子自旋，使得MTJ 104的电阻可以被改变并且在没有持久电源的情况下被保持。类似地，具有与206a不同的值的第二驱动电流206b可以改变自由层的电子自旋以变化MTJ 104的电阻。以此方式，根据自由层208的磁化，MTJ 104可以具有两个不同的电阻。
在说明性实施例中，MTJ 104的两个状态可以是自由层208和固定层212的平行磁化状态以及自由层208和固定层212的反平行磁化216。平行状态214和反平行状态216具有可区分的磁阻特性，使得施加到MTJ 104的读取电流（未示出）将能够区分在两个状态之间的电阻差。以此方式，出于数字地存储信息位的目的，MTJ 104可以被读取为0或者1。
在平行状态214中，自由层208和固定层212的磁化是类似的或者平行的。在图2中所示的实施例中，在平行状态中的磁化由自由层208和固定层212中的指向相同方向的箭头示出。因此，在一个实施例中，平行状态可以表示用于信息位的数字1。
在反平行状态216中，自由层208和固定层212的磁化是不类似的、相反的或者反平行的。在图2中所示的实施例中，在反平行状态中的电子自旋由自由层208和固定层212中的指向相反方向的箭头示出。因此，在一个实施例中，反平行状态可以表示用于信息位的数字0。
基于本领域中已知的普通MTJ设计，为将MTJ 104从反平行（AP）状态216转变为平行状态（P）214所利用或者施加的驱动电流206a的幅度大于从P到AP的转变。在AP→P转变的高电流条件下，较高的电流久而久之可能导致MTJ 104的可靠性问题。较高的电流也可能负面地影响存取晶体管106的阈值电压，特别是当存取晶体管106是n型晶体管的时候。
例如，在AP→P转变期间，在使用较高的驱动电流时，MTJ 104处于次最优操作条件下，但是PMOS存取晶体管106处于用于最小化体效应或者阈值电压问题的最优操作条件下。相反，在P→AP转变期间，MTJ 104由于较低的驱动电流而处于最优操作条件下，但是PMOS晶体管处于用于管理体效应问题的次最优操作条件下。因此，在MTJ 104和存取晶体管106之间的次最优操作条件在转变条件之间被多样化。简言之，该实施例通过不允许用于MRAM单元组件（MTJ 104与晶体管106）的次最优操作条件同时发生而降低MRAM单元102的失效率。
转到图3A和3B，将讨论通过P→AP或者AP→P转变而实现的写入条件。如在图2中所讨论的，驱动电流206a或206b实现MTJ 104在两个磁阻状态或者写入条件之间的转变。例如，平行条件214可以表示写入“1”条件而反平行条件216可以表示写入“0”条件，这实现在MRAM单元102内的数字信息的存储。
在图3A中，由MRAM单元300说明的写入“0”实施例通过如下来实现：向位线200和字线202提供零或者较低电压信号304、306，同时向源极线204施加诸如VDD 308的较高电压，使得驱动电流206a改变自由层的磁化以将MTJ 104定向为反平行条件或者写入“0”状态。
在使用MRAM单元302的、图3B中所说明的写入“1”实施例中，通过如下来实现：向字线202和源极线204提供低或者零电压信号310、312，同时向位线200施加诸如VDD 314的较高电压，使得驱动电流206b改变自由层的磁化以将MTJ 104定向为平行条件或者写入“1”状态。
在上面的实施例中，相对的电压值在其他实施例中可以不同，但是提供了在磁阻状态之间转变MTJ 104的相同结果。例如，只要VDD信号314和308的绝对电压值大于相应的零电压信号304、306、或者310、312，则写入条件仍然可以实现而不用上面关于在MRAM单元300中的写入“0”条件或者在MRAM单元302中的写入“1”条件所讨论的精确电压值。
用于STT-MRAM单元的示例存取晶体管
图4A和图4B提供了向包括MTJ 104的衬底中实现的存取晶体管106的说明性实施例。在图4A中所说明的一个实施例中，MRAM单元400包括与MTJ 104耦合的PMOS晶体管106，其中所述MTJ 104由自由层208、阻挡层210、以及固定层212表示。金属层402将MTJ耦合到PMOS晶体管106。出于说明方便的目的，金属层402被示为单层金属，但是在其他实施例中，被用于将晶体管106连接到MTJ 104的金属层可以更多。
在MRAM单元400中，晶体管栅极408处于形成晶体管106的源极区域的p型掺杂区域410上方。n型掺杂区域406形成晶体管106的体区或者衬底或者阱，并且另一p型掺杂区域412形成晶体管106的漏极区域。晶体管106在该实施例中也被实现在p型衬底414中。位线200、字线202、以及源极线204在图4中示为被分别耦合到晶体管106的漏极区域、栅极区域、和源极区域。
在图4B中说明的另一实施例中，MRAM单元416被实现在n型衬底418中。在该实施例中，存取晶体管106仍然是PMOS晶体管106，其包括形成存取晶体管106的p型掺杂区域422、n型掺杂区域420、以及另一p型掺杂区域424。
上面的两个实施例是PMOS晶体管的示例，其可以被实现在衬底中并且被耦合到MTJ。然而，本领域的普通技术人员可以实现掺杂剂、材料或者衬底的多种设置以形成可以耦合到MTJ的PMOS晶体管。在图4A和图4B中的实施例仅仅是代表性示例。
用于STT-MRAM单元的示例方法
图5是用于将“0”或者“1”写入到包括PMOS晶体管106的MRAM单元102的方法500的表示。在502处，MRAM单元102经由PMOS晶体管106接收驱动电流206a以转变MRAM单元102的MTJ 104的磁阻状态。在一个实施例中，通过将比施加到与晶体管106连接的位线200和字线202的电压更高的电压施加到源极线204，将“0”写入到MTJ 104，如图3中的MRAM单元300所示。在该实施例中，通过如图2中所示的MTJ 104的平行配置214来表示写入“0”状态。
在504处，MRAM单元102经由PMOS 106接收另一驱动电流206b以转变MRAM单元102的MTJ 104的磁阻状态。在该实施例中，通过将比施加到与晶体管106连接的字线202和源极线204的电压更高的电压施加到位线200，将“1”写入到MTJ 104，如图3中的MRAM单元302中所示。在该实施例中，通过如图2中所示的MTJ 104的反平行配置216来表示写入“1”状态。
结论
虽然以对结构特征和/或方法动作特定的语言描述了实施例，但是权利要求不必受限于所描述的特定特征或者动作。相反，所述特定特征和动作被公开作为实现本公开中描述的主题的说明性形式。
Claims (11)
1.一种衬底，包括：
第一掺杂区域，包括p型掺杂剂的多子；
第二掺杂区域，在所述衬底中包括n型掺杂剂的多子；
金属字线，被配置为传导字线电压并设置在所述第二掺杂区域上方，所述金属字线与所述第二掺杂区域隔离；
第三掺杂区域，在所述衬底中包括p型掺杂剂的多子，所述第二掺杂区域被设置在所述第一掺杂区域和所述第三掺杂区域之间；以及
磁性隧道结，与所述第三掺杂区域电通信，其中所述第一掺杂区域、所述第二掺杂区域和所述第三掺杂区域形成PMOS晶体管的部分。
2.根据权利要求1所述的衬底，其中所述磁性隧道结包括：
第一磁性层，包括第一磁阻状态和第二磁阻状态；
第二磁性层，在所述第一磁性层下面并且包括固定的磁性状态；以及
隧道阻挡层，被布置在所述第一磁性层和所述第二磁性层之间。
3.根据权利要求2所述的衬底，其中所述磁性隧道结和所述第三掺杂区域与被配置为传导位线电压的金属位线进行电通信。
4.根据权利要求3所述的衬底，其中所述第二掺杂区域与所述金属字线进行电通信。
5.根据权利要求4所述的衬底，其中所述第一掺杂区域与被配置为传导源极线电压的金属源极线进行电通信。
6.根据权利要求5所述的衬底，其中所述位线电压、所述字线电压、以及所述源极线电压以组合提供，该组合使得驱动电流能够被提供到所述磁性隧道结以实现所述磁性隧道结的第一磁性状态。
7.根据权利要求6所述的衬底，其中所述源极线电压具有比所述位线电压的绝对值更大的并且比所述字线电压的绝对值更大的绝对值。
8.根据权利要求5所述的衬底，其中所述位线电压、所述字线电压、以及所述源极线电压以组合提供，该组合使得驱动电流能够被提供到所述磁性隧道结以实现所述磁性隧道结的第二磁性状态。
9.根据权利要求8所述的衬底，其中所述位线电压具有比所述源极线电压的绝对值更大的并且比所述字线电压的绝对值更大的绝对值。
10.根据权利要求1所述的衬底，进一步包括：体掺杂区域，包括p型掺杂剂的多子，使得p型掺杂剂的数目超过n型掺杂剂的数目。
11.根据权利要求1所述的衬底，进一步包括：体掺杂区域，包括n型掺杂剂的多子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/963820 | 2010-12-09 | ||
| US12/963,820 US8644055B2 (en) | 2010-12-09 | 2010-12-09 | Nonvolatile memory with enhanced efficiency to address asymetric NVM cells |
| CN201110408354.6A CN102568579B (zh) | 2010-12-09 | 2011-12-09 | 对地址不对称nvm单元具有增强的效率的非易失性存储器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110408354.6A Division CN102568579B (zh) | 2010-12-09 | 2011-12-09 | 对地址不对称nvm单元具有增强的效率的非易失性存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810234A CN105810234A (zh) | 2016-07-27 |
| CN105810234B true CN105810234B (zh) | 2019-02-22 |
Family
ID=46144927
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610159520.6A Active CN105810234B (zh) | 2010-12-09 | 2011-12-09 | 对地址不对称nvm单元具有增强的效率的非易失性存储器 |
| CN201110408354.6A Active CN102568579B (zh) | 2010-12-09 | 2011-12-09 | 对地址不对称nvm单元具有增强的效率的非易失性存储器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110408354.6A Active CN102568579B (zh) | 2010-12-09 | 2011-12-09 | 对地址不对称nvm单元具有增强的效率的非易失性存储器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8644055B2 (zh) |
| CN (2) | CN105810234B (zh) |
| DE (1) | DE102011120451A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099188B2 (en) * | 2013-03-09 | 2015-08-04 | Yimin Guo | Magnetoresistive element |
| WO2018063177A1 (en) * | 2016-09-28 | 2018-04-05 | Intel Corporation | Spin transfer torque memory device having a pmos transistor coupled to a spin transfer torque element |
| US10924112B2 (en) | 2019-04-11 | 2021-02-16 | Ememory Technology Inc. | Bandgap reference circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1242606A (zh) * | 1998-07-16 | 2000-01-26 | 国际商业机器公司 | 具有磁隧道结单元和远程二极管的磁随机存取存储器阵列 |
| CN1433022A (zh) * | 2002-01-08 | 2003-07-30 | 三星电子株式会社 | 高密度磁随机存取存储器及其操作方法 |
| CN101075631A (zh) * | 2006-05-18 | 2007-11-21 | 株式会社日立制作所 | 半导体器件 |
| CN101625890A (zh) * | 2008-07-10 | 2010-01-13 | 三星电子株式会社 | 操作磁随机存取存储器装置的方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314020B1 (en) | 2000-09-29 | 2001-11-06 | Motorola, Inc. | Analog functional module using magnetoresistive memory technology |
| US7020008B2 (en) * | 2001-12-26 | 2006-03-28 | Renesas Technology Corp. | Thin film magnetic memory device writing data with bidirectional current |
| JP2004207364A (ja) | 2002-12-24 | 2004-07-22 | Toshiba Corp | 半導体装置及びその半導体装置のデータ書き込み方法 |
| US7173846B2 (en) | 2003-02-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic RAM and array architecture using a two transistor, one MTJ cell |
| US6930914B2 (en) | 2003-04-29 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | Methods for isolating memory elements within an array |
| CN2710107Y (zh) * | 2004-04-22 | 2005-07-13 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取存储器电路 |
| JPWO2006030516A1 (ja) | 2004-09-17 | 2008-05-08 | 富士通株式会社 | 磁気記憶装置及びその製造方法 |
| JP4682585B2 (ja) | 2004-11-01 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
| CN101005257A (zh) * | 2006-01-17 | 2007-07-25 | 台达电子工业股份有限公司 | 风扇系统及其实时停止装置 |
| US7881098B2 (en) * | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
| US8482966B2 (en) | 2008-09-24 | 2013-07-09 | Qualcomm Incorporated | Magnetic element utilizing protective sidewall passivation |
| US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
| US7944730B2 (en) | 2008-10-31 | 2011-05-17 | Seagate Technology Llc | Write method with voltage line tuning |
| US8027206B2 (en) | 2009-01-30 | 2011-09-27 | Qualcomm Incorporated | Bit line voltage control in spin transfer torque magnetoresistive random access memory |
| CN101807891B (zh) * | 2010-01-20 | 2012-06-06 | 南通大学 | 一种基于弛豫铁电材料磁电传感器的前端放大器电路 |
| US8373438B2 (en) * | 2010-10-29 | 2013-02-12 | Alexander Mikhailovich Shukh | Nonvolatile logic circuit |
-
2010
- 2010-12-09 US US12/963,820 patent/US8644055B2/en active Active
-
2011
- 2011-12-07 DE DE102011120451A patent/DE102011120451A1/de active Pending
- 2011-12-09 CN CN201610159520.6A patent/CN105810234B/zh active Active
- 2011-12-09 CN CN201110408354.6A patent/CN102568579B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1242606A (zh) * | 1998-07-16 | 2000-01-26 | 国际商业机器公司 | 具有磁隧道结单元和远程二极管的磁随机存取存储器阵列 |
| CN1433022A (zh) * | 2002-01-08 | 2003-07-30 | 三星电子株式会社 | 高密度磁随机存取存储器及其操作方法 |
| CN101075631A (zh) * | 2006-05-18 | 2007-11-21 | 株式会社日立制作所 | 半导体器件 |
| CN101625890A (zh) * | 2008-07-10 | 2010-01-13 | 三星电子株式会社 | 操作磁随机存取存储器装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102568579B (zh) | 2016-04-20 |
| DE102011120451A1 (de) | 2012-06-14 |
| CN102568579A (zh) | 2012-07-11 |
| US8644055B2 (en) | 2014-02-04 |
| CN105810234A (zh) | 2016-07-27 |
| US20120147663A1 (en) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8440471B2 (en) | Low-cost non-volatile flash-RAM memory | |
| US9081669B2 (en) | Hybrid non-volatile memory device | |
| US9530478B2 (en) | Memory device using spin hall effect and methods of manufacturing and operating the memory device | |
| TW201735026A (zh) | 磁性記憶體 | |
| US8958239B2 (en) | Magnetic memory element, magnetic memory device, spin transistor, and integrated circuit | |
| US10593375B2 (en) | Semiconductor memory device with correcting resistances in series with memory array signal lines | |
| US6980464B2 (en) | Magnetic random access memory | |
| US10290338B2 (en) | Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits | |
| CN111613635B (zh) | 垂直自旋转移矩mram存储器单元 | |
| US11676661B2 (en) | Storage device | |
| CN105810234B (zh) | 对地址不对称nvm单元具有增强的效率的非易失性存储器 | |
| CN110544499B (zh) | 静态随机存取存储器结构 | |
| JP5754531B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 | |
| WO2005093835A1 (ja) | 磁気記憶装置 | |
| US10650876B2 (en) | Magnetic memory device and writing method that achieves different resistance states with unidirectional voltages | |
| JP2005011502A (ja) | 磁気トンネル接合での復元可能な抵抗変化を利用した磁気メモリの情報読み出し方法 | |
| US20150221356A1 (en) | Nonvolatile memory with enhanced efficiency to address asymetric nvm cells | |
| CN113744776A (zh) | 存储器电路及其数据写入和读取方法、存储器、电子设备 | |
| CN114664344A (zh) | 磁性随机存取存储器、存储阵列以及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |