JP2010092521A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2010092521A JP2010092521A JP2008259264A JP2008259264A JP2010092521A JP 2010092521 A JP2010092521 A JP 2010092521A JP 2008259264 A JP2008259264 A JP 2008259264A JP 2008259264 A JP2008259264 A JP 2008259264A JP 2010092521 A JP2010092521 A JP 2010092521A
- Authority
- JP
- Japan
- Prior art keywords
- current value
- time
- memory cell
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】固定層、トンネル障壁膜および自由層が積層されてなるトンネル磁気抵抗素子とMISトランジスタとからなるメモリセルにおいて、メモリセルの情報の書き込み動作は、所望する第1電流値および第1時間によって行い、メモリセルの情報の読み出し動作は、メモリセルの温度を検知する温度センサを含むパルス発生回路によってメモリセルの動作温度に応じて設定される第2電流値および第2時間によって行う。
【選択図】図1
Description
本実施の形態1による磁気抵抗素子を利用したメモリセルは、固定層、トンネル障壁膜および自由層が積層されてなるトンネル磁気抵抗素子と、MIS(Metal Insulator Semiconductor)トランジスタとから構成される。固定層は電子スピンの向きが所定の方向に固定された磁性体であり、自由層は電子スピンの向きが固定層の電子スピンの向きに対して平行状態または反平行状態のいずれかをとる磁性体である。メモリセルの情報の書き込み動作は、確実に自由層の電子スピンの向きを制御できる所望する第1電流値と第1時間とによって行う。これら第1電流値と第1時間とは、メモリセルの動作温度に依らず、一定に設定される。一方、メモリセルの情報の読み出し動作は、第2電流値と第2時間とによって行う。これら第2電流値と第2時間とは、メモリセルの動作温度範囲において保証された自由層の電子スピンの向きが反転する最高温度での電流値および時間よりも小さい値にそれぞれ設定され、メモリセルの温度を検知する温度センサを含むパルス発生回路(例えば後述する図8に記載したパルス発生回路)によってメモリセルの動作温度に応じて設定される。従って、書き込み動作および読み出し動作に対してそれぞれ適切な条件(電流値および時間)を設定することができるので、確実な情報の書き込みと、読み出しディスターブを回避した高速な情報の読み出しとを行うことができる。
本実施の形態2による磁気抵抗変化を利用したメモリセルの動作方法を説明する。
本実施の形態3によるメモリセルの構造を図17〜図19を用いて説明する。図17は、本実施の形態3によるメモリセルアレーのレイアウト図の一例であり、メモリセルの面積は、ワード線またはビット線の配線ピッチを2Fとした場合8F2である。図18は、図17のA−A′線の要部断面図および周辺回路の要部断面図であり、図19は図17のB−B′線の要部断面図およびC−C′線の要部断面図である。
ADConv 変換回路
Ai アドレス信号
AM1 アンプ
AMP センスアンプ
AW アシストワード線
B,B1,B2 電流値
BE 下部電極
BEC 下部電極コンタクト
BL,BLL,BLR ビット線
BO 出力
DCG 電圧
DCL,DCR ダミーメモリセル
DLY 遅延回路
DOj/DIj 信号端子
DWEL n型半導体領域
DWL,DWR ダミーワード線
FL 自由層
GA,GN,GP ゲート
HEATER 発熱素子
I/O 入出力線
K1,K2 電流値
LN 拡散層
LP 拡散層
LTA,LTP ラッチ出力
M1,Mn 選択MISトランジスタ
MB 非磁性体層
MC メモリセル
nMIS nチャネル型MISトランジスタ
NWEL n型半導体領域
O 出力
P1 書き込みパルス幅
P2 読み出しパルス幅
PC 駆動信号
PCL,PCR 左アレー及び右アレープリチャージ信号
PL 固定層
pMIS pチャネル型MISトランジスタ
PP1 信号
PSub p型半導体基板
PWEL p型半導体領域
R1 抵抗
Rap,Rp 抵抗範囲
RE,RE1 読み出し制御信号
SA 信号
SAL,SAR 出力
SC1,SCn,SCR1,SCL1 メモリセル
SD ソース・ドレイン
Sk 信号
SL,SLL,SLR ソース線
SLC ソース線コンタクト
t1,t2 駆動時間
T1,Tn,TMR トンネル磁気抵抗素子
TB トンネル障壁膜
Vd 高電位電圧
Vdd 高電位
VR 参照電圧
Vref 基準電圧発生回路
Vs 低電位電圧(接地電位)
Vss 低電位
VT1 信号
Y1 列選択信号
W1,Wn,WL,WL1,WR1 ワード線
WE 第1の書き込み制御信号力
WE1 第2の書き込み制御信号力
WEL,WER 左アレー及び右アレー書き込み制御信号
Claims (21)
- 複数のワード線と、
前記複数のワード線と直交する方向に配線される複数のビット線と、
前記複数のワード線と前記複数のビット線との所定の交点に配置され、固定層、トンネル障壁膜および自由層が積層されてなるトンネル磁気抵抗素子とMISトランジスタとを含む複数のメモリセルとを有し、
前記固定層は、電子スピンの向きが所定の方向に固定された磁性体であり、かつ前記トンネル障壁膜の一方の面に隣接して配置され、
前記自由層は、電子スピンの向きが前記固定層の電子スピンの向きに対して平行状態または反平行状態のいずれかをとる磁性体であり、かつ前記トンネル障壁膜の他の一方の面に隣接して配置され、
前記MISトランジスタのゲートは、前記ワード線に電気的に接続され、
前記MISトランジスタのドレインは、前記トンネル磁気抵抗素子を介して前記ビット線に電気的に接続され、
前記メモリセルの情報の書き込み動作は、所望する第1電流値および第1時間により行われ、前記メモリセルの情報の読み出し動作は、前記メモリセルの温度を検知する温度センサを含むパルス発生回路によって前記メモリセルの動作温度に応じて設定される第2電流値および第2時間により行われることを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置において、前記第1電流値および前記第1時間は、前記メモリセルの動作温度に依らず、一定であることを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記第1電流値および前記第1時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最低温度での電流値および時間と同じ値、またはそれよりも大きい値にそれぞれ設定され、前記第2電流値および前記第2時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最高温度での電流値および時間よりも小さい値にそれぞれ設定されていることを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記第1電流値および前記第1時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最低温度での電流値および時間と同じ値、またはそれよりも大きい値にそれぞれ設定され、前記第2電流値および前記第2時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最高温度での電流値および時間よりも小さい値にそれぞれ設定され、
前記第2電流値と前記第1電流値とが同じであり、前記第2時間が前記第1時間よりも短いことを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置において、前記第1電流値および前記第1時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最低温度での電流値および時間と同じ値、またはそれよりも大きい値にそれぞれ設定され、前記第2電流値および前記第2時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最高温度での電流値および時間よりも小さい値にそれぞれ設定され、
前記第2電流値が前記第1電流値よりも小さく、前記第2時間が前記第1時間よりも短いことを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置において、前記第1電流値および前記第1時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最低温度での電流値および時間と同じ値、またはそれよりも大きい値にそれぞれ設定され、前記第2電流値および前記第2時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最高温度での電流値および時間よりも小さい値にそれぞれ設定され、
前記第2電流値が前記第1電流値よりも小さく、前記第2時間と前記第1時間とが同じであることを特徴とする半導体記憶装置。 - 請求項1記載の半導体記憶装置において、前記第1電流値および前記第1時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最低温度での電流値および時間と同じ値、またはそれよりも大きい値にそれぞれ設定され、前記第2電流値および前記第2時間は、前記メモリセルの動作温度範囲において保証された前記自由層の電子スピンの向きが反転する最低温度での電流値および時間よりも小さい値にそれぞれ設定され、
前記第2電流値が前記第1電流値よりも小さく、前記第2時間と前記第1時間とが同じであることを特徴とする半導体記憶装置。 - 複数のワード線と、
前記複数のワード線と直交する方向に配線される複数のビット線と、
前記複数のワード線と前記複数のビット線との所定の交点に配置され、固定層、トンネル障壁膜および自由層が積層されてなるトンネル磁気抵抗素子とMISトランジスタとを含む複数のメモリセルとを有し、
前記固定層は、電子スピンの向きが所定の方向に固定された磁性体であり、かつ前記トンネル障壁膜の一方の面に隣接して配置され、
前記自由層は、電子スピンの向きが前記固定層の電子スピンの向きに対して平行状態または反平行状態のいずれかをとる磁性体であり、かつ前記トンネル障壁膜の他の一方の面に隣接して配置され、
前記MISトランジスタのゲートは、前記ワード線に電気的に接続され、
前記MISトランジスタのドレインは、前記トンネル磁気抵抗素子を介して前記ビット線電気的に接続され、
前記メモリセルの情報の書き込み動作は、前記自由層の電子スピンの向きを反転させることができる値に設定された第1電流値および第1時間により行われ、前記メモリセルの情報の読み出し動作は、前記第1電流値と同じ第2電流値および前記第1時間と同じ第2時間により行われ、前記読み出し動作後、前記読み出し動作により破壊された情報が再書き込みされ、
前記第1および第2電流値ならびに前記第1および第2時間は、前記メモリセルの温度を検知する温度センサを含むパルス発生回路によって前記メモリセルの動作温度に応じて設定されることを特徴とする半導体記憶装置。 - 請求項8記載の半導体記憶装置において、前記読み出し動作および前記書き込み動作によって、前記自由層の電子スピンの向きが反転することを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記メモリセルの温度を検知する前記温度センサに、前記メモリセルの一部を構成する前記トンネル磁気抵抗素子と同じ構造のトンネル磁気抵抗素子を用いることを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記自由層の電子スピンの向きおよび前記固定層の電子スピンの向きが、前記トンネル磁気抵抗素子に流れる電流の向きと平行であることを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記自由層は、電子スピンの向きが互いに反平行の2層の磁性体により構成されていることを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記自由層の近傍に、電流を流すことにより磁場を発生する配線を配置したことを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記自由層の近傍に、前記自由層を加熱する手段を配置したことを特徴とする半導体記憶装置。
- 請求項1記載の半導体記憶装置において、前記第1時間は10ns以上であることを特徴とする半導体記憶装置。
- 請求項8記載の半導体記憶装置において、前記メモリセルの温度を検知する前記温度センサに、前記メモリセルの一部を構成する前記トンネル磁気抵抗素子と同じ構造のトンネル磁気抵抗素子を用いることを特徴とする半導体記憶装置。
- 請求項8記載の半導体記憶装置において、前記自由層の電子スピンの向きおよび前記固定層の電子スピンの向きが、前記トンネル磁気抵抗素子に流れる電流の向きと平行であることを特徴とする半導体記憶装置。
- 請求項8記載の半導体記憶装置において、前記自由層は、電子スピンの向きが互いに反平行の2層の磁性体により構成されていることを特徴とする半導体記憶装置。
- 請求項8記載の半導体記憶装置において、前記自由層の近傍に、電流を流すことにより磁場を発生する配線を配置したことを特徴とする半導体記憶装置。
- 請求項8記載の半導体記憶装置において、前記自由層の近傍に、前記自由層を加熱する手段を配置したことを特徴とする半導体記憶装置。
- 請求項8記載の半導体記憶装置において、前記第1時間は10ns以上であることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259264A JP5227133B2 (ja) | 2008-10-06 | 2008-10-06 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259264A JP5227133B2 (ja) | 2008-10-06 | 2008-10-06 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010092521A true JP2010092521A (ja) | 2010-04-22 |
JP5227133B2 JP5227133B2 (ja) | 2013-07-03 |
Family
ID=42255093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008259264A Expired - Fee Related JP5227133B2 (ja) | 2008-10-06 | 2008-10-06 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5227133B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012123875A (ja) * | 2010-12-09 | 2012-06-28 | Hitachi Ltd | 半導体記憶装置 |
US9142277B2 (en) | 2012-10-09 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor memory device having discriminary read and write operations according to temperature |
US9257167B2 (en) | 2014-03-13 | 2016-02-09 | Katsuyuki Fujita | Resistance change memory |
JP2020074252A (ja) * | 2015-11-04 | 2020-05-14 | マイクロン テクノロジー,インク. | メモリおよびその動作を含む装置および方法 |
US11018190B2 (en) | 2015-11-04 | 2021-05-25 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
US11429536B2 (en) | 2020-01-15 | 2022-08-30 | Kioxia Corporation | Storage device which selects write scheme based on measured temperature and control method |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
WO2022264529A1 (ja) * | 2021-06-15 | 2022-12-22 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置、メモリセルアレイ、メモリセルアレイの製造方法、磁気ヘッド及び電子機器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257175A (ja) * | 2001-12-28 | 2003-09-12 | Nec Corp | トンネル磁気抵抗素子を利用した半導体記憶装置 |
JP2004273110A (ja) * | 2003-03-10 | 2004-09-30 | Sharp Corp | 温度補償rram回路 |
JP2004288311A (ja) * | 2003-03-24 | 2004-10-14 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
JP2005322352A (ja) * | 2004-05-11 | 2005-11-17 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2007134027A (ja) * | 2005-10-13 | 2007-05-31 | Renesas Technology Corp | 不揮発性記憶装置 |
-
2008
- 2008-10-06 JP JP2008259264A patent/JP5227133B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257175A (ja) * | 2001-12-28 | 2003-09-12 | Nec Corp | トンネル磁気抵抗素子を利用した半導体記憶装置 |
JP2004273110A (ja) * | 2003-03-10 | 2004-09-30 | Sharp Corp | 温度補償rram回路 |
JP2004288311A (ja) * | 2003-03-24 | 2004-10-14 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
JP2005322352A (ja) * | 2004-05-11 | 2005-11-17 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2007134027A (ja) * | 2005-10-13 | 2007-05-31 | Renesas Technology Corp | 不揮発性記憶装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012123875A (ja) * | 2010-12-09 | 2012-06-28 | Hitachi Ltd | 半導体記憶装置 |
US9142277B2 (en) | 2012-10-09 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor memory device having discriminary read and write operations according to temperature |
US9257167B2 (en) | 2014-03-13 | 2016-02-09 | Katsuyuki Fujita | Resistance change memory |
US9589621B2 (en) | 2014-03-13 | 2017-03-07 | Kabushiki Kaisha Toshiba | Resistance change memory |
JP2020074252A (ja) * | 2015-11-04 | 2020-05-14 | マイクロン テクノロジー,インク. | メモリおよびその動作を含む装置および方法 |
US11018190B2 (en) | 2015-11-04 | 2021-05-25 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
US11615844B2 (en) | 2015-11-04 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US11798620B2 (en) | 2016-08-08 | 2023-10-24 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US11429536B2 (en) | 2020-01-15 | 2022-08-30 | Kioxia Corporation | Storage device which selects write scheme based on measured temperature and control method |
WO2022264529A1 (ja) * | 2021-06-15 | 2022-12-22 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置、メモリセルアレイ、メモリセルアレイの製造方法、磁気ヘッド及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5227133B2 (ja) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI445000B (zh) | Semiconductor device | |
US6903963B2 (en) | Thin-film magnetic memory device executing data writing with data write magnetic fields in two directions | |
US8582353B2 (en) | Nonvolatile memory device | |
JP4935183B2 (ja) | 半導体装置 | |
JP5227133B2 (ja) | 半導体記憶装置 | |
US8189369B2 (en) | Semiconductor device | |
JP5277312B2 (ja) | 半導体記憶装置 | |
JP5518777B2 (ja) | 半導体記憶装置 | |
KR101068573B1 (ko) | 반도체 메모리 장치 | |
JP2006190432A (ja) | 不揮発性強誘電体メモリ装置 | |
JP2002260377A (ja) | 磁気メモリ装置 | |
US6903965B2 (en) | Thin film magnetic memory device permitting high precision data read | |
US7203088B2 (en) | Magnetoresistive random access memory and driving method thereof | |
JP2004206788A (ja) | 磁気記憶装置 | |
JP2012123875A (ja) | 半導体記憶装置 | |
JP2004103202A (ja) | 薄膜磁性体記憶装置 | |
JP5331998B2 (ja) | 不揮発性半導体記憶装置 | |
JP5870634B2 (ja) | 不揮発性メモリ | |
JP5005070B2 (ja) | 半導体装置 | |
JP4553927B2 (ja) | 半導体装置 | |
JP4675362B2 (ja) | 半導体装置 | |
KR101076814B1 (ko) | 자기저항 램 | |
JP2010040658A (ja) | 不揮発性半導体記憶装置 | |
JP2008147515A (ja) | 不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |