JP2004206788A - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP2004206788A JP2004206788A JP2002374254A JP2002374254A JP2004206788A JP 2004206788 A JP2004206788 A JP 2004206788A JP 2002374254 A JP2002374254 A JP 2002374254A JP 2002374254 A JP2002374254 A JP 2002374254A JP 2004206788 A JP2004206788 A JP 2004206788A
- Authority
- JP
- Japan
- Prior art keywords
- selection
- line
- row
- voltage
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】磁気記憶装置において、チップ面積を増大させることなく必要な配線層数を削減する。
【解決手段】各メモリセル行において、アクセストランジスタのソース領域同士は、行方向に延在して設けられたＮ+拡散ノードＮＳＬ０＜ｘ＞，ＮＳＬ１＜ｘ＞によって電気的に接続される。Ｎ+拡散ノードＮＳＬは、対応するメモリセル行の選択時にＬレベル（接地電圧Ｖｓｓ）に設定されるメインワード線／ＭＷＬ＜ｘ＞と接続される。メインワード線／ＭＷＬ＜ｘ＞がＬレベルに設定されるのに応答して、データ読出時には第ｘ行のワード線ＷＬ０＜ｘ＞，ＷＬ１＜ｘ＞がＨレベルに設定され、データ書込時には、第ｘ行のディジット線ＤＬ０＜ｘ＞，ＤＬ１＜ｘ＞がＨレベルに設定される。
【選択図】 図１０
【解決手段】各メモリセル行において、アクセストランジスタのソース領域同士は、行方向に延在して設けられたＮ+拡散ノードＮＳＬ０＜ｘ＞，ＮＳＬ１＜ｘ＞によって電気的に接続される。Ｎ+拡散ノードＮＳＬは、対応するメモリセル行の選択時にＬレベル（接地電圧Ｖｓｓ）に設定されるメインワード線／ＭＷＬ＜ｘ＞と接続される。メインワード線／ＭＷＬ＜ｘ＞がＬレベルに設定されるのに応答して、データ読出時には第ｘ行のワード線ＷＬ０＜ｘ＞，ＷＬ１＜ｘ＞がＨレベルに設定され、データ書込時には、第ｘ行のディジット線ＤＬ０＜ｘ＞，ＤＬ１＜ｘ＞がＨレベルに設定される。
【選択図】 図１０
Description
【０００１】
【発明の属する技術分野】
この発明は、磁気記憶装置に関し、より特定的には、磁気トンネル接合（ＭＴＪ）を有するメモリセル（以下、「ＭＴＪメモリセル」とも称する）を備えた磁気記憶装置に関する。
【０００２】
【従来の技術】
磁気ランダムアクセス記憶装置（ＭＲＡＭデバイス）は、トンネル磁気抵抗（ＴＭＲ）効果を有する素子（以下、「トンネル磁気抵抗素子」と称する）を記憶素子として備えている。トンネル磁気抵抗素子は、磁気トンネル接合構造を有し、磁化方向が固定された第１の磁性体薄膜と、外部からの印加磁界によって磁化方向が書換可能な第２の磁性体薄膜と、当該第１および第２の磁性体薄膜に挟まれたトンネル絶縁膜とで構成される。
【０００３】
トンネル磁気抵抗素子は、上記第１および第２の磁性体薄膜の磁気モーメントの向きが平行な状態および反平行な状態で、抵抗がそれぞれ最小値Ｒｍｉｎおよび最大値Ｒｍａｘとなる特徴を有する。したがって、トンネル磁気抵抗素子を有するＭＴＪメモリセルでは、トンネル磁気抵抗素子中の磁気モーメントの平行状態および反平行状態が、記憶データの論理レベル “０”および“１”とそれぞれ対応付けられる。ＭＴＪメモリセルの記憶データは、しきい値レベルを超える磁性体薄膜の磁化方向を反転可能なデータ書込磁界の印加によって、書換えられるまで不揮発的に保持される。
【０００４】
一般的にＭＲＡＭデバイスにおいては、ＭＴＪメモリセルの行に対応して設けられた書込選択線であるディジット線および読出選択線であるワード線と、ＭＴＪメモリセルの列に対応して設けられたデータ線であるビット線とによって、ランダムアクセスが実現される。すなわち、ＭＴＪメモリセルは、ビット線およびディジット線の交差部分に対応して配列されることになる。
【０００５】
データ書込時には、ディジット線およびビット線に対して、アドレスに応じてデータ書込電流を選択的に供給する。さらに、対応するディジット線およびビット線の両方にデータ書込電流が流れた場合にＭＴＪメモリセルに作用する磁場が、上記しきい値レベルを超えるように設計することにより、アドレス選択されたＭＴＪメモリセルに対して、デジタルデータを書込むことが可能となる。
【０００６】
データ読出時には、ワード線選択に応じて、選択されたＭＴＪメモリセルのトンネル磁気抵抗素子が対応するビット線とソース線との間に電気的に接続される。その状態で、ビット線およびソース線に電位差を与えることによって生じるＭＴＪメモリセルの通過電流を検知して、選択メモリセルの記憶データが読出される。
【０００７】
上述したＭＴＪメモリセルを備えたＭＲＡＭデバイスは、高速にランダムアクセス可能な不揮発性記憶素子として注目されているが、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）と比較して、上述のディジット線に相当する金属配線が余分に必要となってしまう。
【０００８】
ＭＲＡＭデバイスのチップ製造コストは、一般的には工程数に比例するため、必要な金属配線層の数が増加すると、チップ製造コストが上昇してしまう。また、ＭＲＡＭデバイスをロジックチップと混載する場合には、ロジック部分に必要な金属配線層の数よりもＭＴＪメモリセルに対して必要とされる金属配線の層の数が大きい場合には、ＭＲＡＭデバイスを混載メモリとして用いることによって製造コストが上昇してしまう。
【０００９】
したがって、ＭＲＡＭデバイスにおける配線層数を削減するために、上述のディジット線に相当するプログラミング線とワード線とを低オーム結合して、メモリセル列に対応して配置される金属配線を削減する技術が開示されている（たとえば、特許文献１参照）。
【００１０】
【特許文献１】
特開２００２−１７５６８８号公報（第４−５頁、図１）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１におけるディジット線とワード線との共有構成では、データ読出時にディジット線に電流が流れないように制御する必要があるため、ディジット線の一端のみでなく両端にトランジスタスイッチが必要となってしまう。また、データ書込時には、ディジット線への電流供給に伴ってワード線電位も同時に上昇してしまうので、非選択メモリセルにおけるリーク電流を減少させるために、アクセストランジスタのソース電位を上昇させることが必要となる。すなわち、ソース線の電圧制御回路を新たに設ける必要がある。これらの点から、上述した特許文献１の構成では、配線層の数の削減は図れるものの、新たな制御回路の設置により回路面積が増大してしまう。
【００１２】
一方、メモリデバイスが大容量化すると、信号伝搬遅延を低減するためにメモリセルアレイを複数のサブアレイに分割して、階層的なアドレス選択を実行する構成（以下「分割アレイ構成」とも称する）が採用される。
【００１３】
しかし、分割アレイ構成では、階層的なアドレス選択線が必要となるため、必要な金属配線層の数がさらに増加してしまいチップ製造コストが上昇する。一方、分割アレイ構成において、分割されたサブアレイごとにアドレスデコーダをローカル配置する構成とすることも可能であるが、この場合には、金属配線層数の増加は避けられるものの、当該アドレスデコーダの複数配置によってチップ面積が増大していまう。
【００１４】
この発明は、このような問題点を解決するためになされるものであって、この発明の目的は、分割アレイ構成等において、チップ面積を増大させることなく必要な配線層数を削減することが可能な磁気記憶装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明に従う磁気記憶装置は、行列状に配置された複数の磁性体メモリセルが配置され、かつ、行列状に整列される複数のサブアレイに分割されたメモリセルアレイと、複数の磁性体メモリセルの行および列の一方に対応して、一方を共有するサブアレイに対して共通に設けられた複数のグローバル選択線とを備える。複数のグローバル選択線の各々は、データ読出およびデータ書込の各々において、対応する一方の選択および非選択に応じた電圧に設定される。複数のサブアレイの各々は、複数の磁性体の列に対応して設けられた複数のビット線と、複数の磁性体メモリセルの行および列の一方に対応して設けられ、対応するサブアレイ内で一方を選択するための複数の選択線と、複数の選択線にそれぞれ対応して設けられ、各々が、対応するグローバル選択線の電圧に応じて、対応する選択線の電圧を駆動する複数の選択線ドライバとを含む。複数の磁性体メモリセルの各々は、対応するビット線と電気的に接続された磁気抵抗素子と、磁気抵抗素子とグローバル選択線のうちの１本との間に電気的に接続されるおよびアクセス素子とを有し、アクセス素子は、データ読出時には対応するサブアレイ内での行選択結果に応じてオンまたはオフし、データ書込時には行選択結果にかかわらずオフされる。
【００１６】
この発明の他の構成に従う磁気記憶装置は、行列状に配置された複数の磁性体メモリセルと、複数の磁性体メモリセルの列に対応して配置された複数のデータ線と、列に対応して設けられた複数のデータ線選択線と、複数の磁性体メモリセルの行に対応して設けられた複数の行選択線とを備え、複数の磁性体メモリセルの各々は、対応するビット線と電気的に接続された磁気抵抗素子と、磁気抵抗素子と複数のデータ線選択線のうちの１本と間に電気的に接続されるおよびアクセス素子とを有し、アクセス素子は、データ読出時には対応する行の選択結果に応じてオンまたはオフし、データ書込時には対応する行の選択結果にかかわらずオフされる。
【００１７】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳細に説明する。なお、図中同一符号は同一または相当部分を示すものとする。
【００１８】
［実施の形態１］
（分割アレイ構成）
まず、実施の形態１に従う構成の説明に先立って、配線層数の増加が特に問題となる分割アレイ構成を有するＭＲＡＭデバイスの全体構成および従来のアドレス選択構成について説明する。
【００１９】
図１は、分割アレイ構成を有するＭＲＡＭデバイス５の全体構成を示すブロック図である。
【００２０】
図１を参照して、ＭＲＡＭデバイス５は、複数のＭＴＪメモリセルが行列状に配置されたメモリセルアレイ１０と、行デコーダ３０と、列デコーダ３５とを備える。メモリセルアレイ１０は、行列状に整列される複数のサブアレイ２０に分割されている。図１において、メモリセルアレイ１０は、２個のサブアレイの行ＳＲ♯０，ＳＲ♯１と、４個のサブアレイの列ＳＣ♯０〜ＳＣ♯３とを構成する２×４個のサブアレイ２０に分割されている。各サブアレイ２０に対応して、対応するサブアレイ内での行選択および列選択を実行するための、行選択部４０および列選択部４５が設けられる。
【００２１】
以下においては、ＭＴＪメモリセルの行および列については、「メモリセル行」および「メモリセル列」とそれぞれ称するとともに、サブアレイの行および列については、「サブアレイ行」および「サブアレイ列」とそれぞれ称することとする。
【００２２】
行デコーダ３０は、メインワード線ＭＷＬによって、メモリセルアレイ１０における行選択を実行する。メインワード線ＭＷＬは、行選択に関連するグローバル選択線としてメモリセル行に対応して設けられ、同一のサブアレイ行に属するサブアレイ２０間で共有される。メインワード線ＭＷＬは、論理ローレベル（以下、「Ｌレベル」と表記する）にプリチャージされた状態から、データ読出時およびデータ書込時の各々に、選択行において論理ハイレベル（以下、「Ｈレベル」と表記する）へ活性化される。行選択部４０は、メインワード線ＭＷＬに基づいて、対応するサブアレイ２０内での行選択を実行する。
【００２３】
以下、本明細書においては、各メモリセル行ごとにメインワード線ＭＷＬが配置される構成、すなわち、各サブアレイにおいて、メインワード線ＭＷＬとワード線とが１：１に対応付けられる構成について説明するが、同様の構成を、各サブアレイにおいてメインワード線ＭＷＬとワード線とが１：ｎ（ｎ：２以上の整数）に対応付けられる構成に適用することも可能である。しかしながら、このような場合には、各サブアレイの行選択部４０において、上記１：ｎ選択を行なうための構成を設ける必要がある。
【００２４】
列デコーダ３５は、コラム選択線ＣＳＬによって、メモリセルアレイ１０における列選択を実行する。コラム選択線ＣＳＬは、メモリセル列に対応して設けられ、同一のサブアレイ列に属するサブアレイ２０間で共有される。コラム選択線ＣＳＬは、Ｌレベルにプリチャージされた状態から、データ読出時およびデータ書込時の各々に、選択列においてＨレベルへ活性化される。列選択部４５は、コラム選択線ＣＳＬに基づいて、対応するサブアレイ２０内での行選択を実行する。
【００２５】
なお、図１の構成例では、列選択については階層構造とはなっていないため、各サブアレイ内において、列選択のための配線をさらに設ける必要はない。これに対して、行選択は階層構成となっているため、以下に説明するように、行選択結果を反映する必要があるワード線およびディジット線は、各サブアレイ２０ごとに独立に設けられる。
【００２６】
図２は、図１に示されるサブアレイ２０の構成を示すブロック図である。
図２を参照して、サブアレイ２０は、行列状に配置された複数のＭＴＪメモリセルＭＣと、ディジット線ドライブ回路５０と、ワード線ドライブ回路５５と、ディジット線電流制御部６０と、ビット線電流制御回路（ＢＬ電流制御回路）７０ａ，７０ｂと、ビット線セレクタ（ＢＬセレクタ）８０と、読出アンプ９０とを有する。ディジット線ドライブ回路５０およびワード線ドライブ回路５５は、図１に示した行選択部４０に相当し、ビット線電流制御回路７０ａ，７０ｂおよびビット線セレクタ８０は、図１に示した列選択部４５に相当する。
【００２７】
図１の構成から理解されるように、同一のサブアレイ行に属する複数のサブアレイ２０は、メモリセル行を共有しているが、ワード線ＷＬおよびディジット線ＤＬとソース線ＳＬは、メモリセル行に対応して、各サブアレイ２０で独立に配置される。同様に、同一のサブアレイ列に属する複数のサブアレイ２０は、メモリセル列を共有しているが、ビット線ＢＬは、メモリセル列に対応して、各サブアレイ２０で独立に配置される。
【００２８】
図３は、ＭＴＪメモリセルＭＣの構成を示す回路図である。
図３を参照して、ＭＴＪメモリセルＭＣは、ビット線ＢＬと接続されたトンネル磁気抵抗素子ＴＭＲと、トンネル磁気抵抗素子ＴＭＲおよびソース線ＳＬの間に接続されたアクセストランジスタＡＴＲとを有する。アクセス素子として用いられるアクセストランジスタＡＴＲは、代表的にはＮ−ＭＯＳトランジスタで構成され、そのゲートは対応するワード線ＷＬと接続される。ソース線ＳＬは、接地電圧Ｖｓｓと結合される。既に説明したように、トンネル磁気抵抗素子ＴＭＲの抵抗は、書込まれた記憶データのレベルに応じて、ＲｍａｘまたはＲｍｉｎとなる。
【００２９】
後ほど詳細に説明するように、ＭＴＪメモリセルへのデータ書込は、対応するディジット線ＤＬおよびビット線ＢＬの両方にデータ書込電流を供給することによって実行される。また、データ読出時には、対応するワード線ＷＬの活性化によってアクセストランジスタＡＴＲをターンオンさせて、かつビット線ＢＬとソース線ＳＬとの間に電圧差を与えることで、ＭＴＪメモリセルＭＣの抵抗（すなわち記憶データ）を反映した通過電流を生じさせる。
【００３０】
再び図２を参照して、ディジット線ドライブ回路５０は、ディジット線ＤＬの一端側を、行デコーダ３０によって示される行選択結果に応じた電圧へ駆動する。ディジット線電流制御部６０は、ディジット線ＤＬの他端側をアドレス選択結果にかかわらず固定電圧（たとえば、接地電圧Ｖｓｓ）と接続している。ワード線ドライブ回路５５は、行デコーダ３０によって示される行選択結果に応じた電圧へ、ワード線ＷＬを駆動する。
【００３１】
ビット線電流制御回路７０ａおよび７０ｂは、データ書込時に、列デコーダ３５によって示される列選択結果と、書込データＷＤＡＴおよび／ＷＤＡＴ（ＷＤＡＴの反転レベルを示す）に応じて、ビット線ＢＬの両端の電圧を駆動する。ビット線セレクタ８０は、列デコーダ３５によって示される列選択結果に基づいて、データ読出時に選択列のビット線ＢＬを読出アンプ９０と接続する。読出アンプ９０は、選択列のビット線ＢＬの通過電流に応じて、選択メモリセルからの読出データＤＯＵＴを生成する。
【００３２】
行デコーダ３０からディジット線ドライブ回路５０およびワード線ドライブ回路５５への行選択結果の伝達は、図１に示したメインワード線ＭＷＬによって実行される。これに対して、列デコーダ３５からビット線電流制御回路７０ａ，７０ｂおよびビット線セレクタ８０への列選択の伝達は、コラム選択線ＣＳＬによって実行される。
【００３３】
次に、従来における各サブアレイでのアドレス選択構成について説明する。
図４は、各サブアレイにおける行選択構成を示すブロック図である。
【００３４】
図４には、代表的に示される１つのサブアレイ行に属するサブアレイ２０のうち、サブアレイ列ＳＣ♯０に属するサブアレイ２０−０と、サブアレイ列ＳＣ♯１に属するサブアレイ２０−１とにおける、第ｘ行（ｘ：自然数）に対応する行選択構成が代表的に示される。詳細は図示しないが、同一の行選択構成は、各サブアレイにおいて各メモリセル行に対応して配置されている。
【００３５】
メインワード線ＭＷＬは、各メモリセル行に対応して設けられ、同一のサブアレイ行に属する複数のサブアレイ２０間で共有されている。サブアレイ２０−０においては、第ｘ行に対応してディジット線ＤＬ０＜ｘ＞、ワード線ＷＬ０＜ｘ＞およびソース線ＳＬ０＜ｘ＞が配置されている。同様に、サブアレイ２０−１においては、第ｘ行に対応して、ディジット線ＤＬ１＜ｘ＞、ワード線ＷＬ１＜ｘ＞およびソース線ＳＬ１＜ｘ＞が配置されている。図示を省略しているが、ＭＴＪメモリセルＭＣと、ディジット線ＤＬ、ワード線ＷＬおよびソース線ＳＬとは、図２に示したように接続されている。
【００３６】
ディジット線ドライブ回路５０は、各メモリセル行に対応して設けられた、論理ゲート２００およびドライバトランジスタ２１０を有する。論理ゲート２００は、制御信号ＷＴＥおよび第ｘ行目のメインワード線ＭＷＬ＜ｘ＞の電圧レベルのＮＡＮＤ論理演算結果を出力する。制御信号ＷＴＥは、データ書込期間にＨレベルに活性化され、それ以外ではＬレベルに非活性化される。
【００３７】
以下、本明細書においては、各サブアレイ２０において並列にデータ読出およびデータ書込が実行されるものとして説明するので、各サブアレイ２０に対しては、共通の制御信号ＷＴＥ，ＲＤＥが供給される。なお、サブアレイ２０の選択を伴って、データ読出およびデータ書込を実行する構成とする場合には、制御信号ＷＴＥ，ＲＤＥをサブアレイ行およびサブアレイ列ごとに独立に設定する構成とすればよい。
【００３８】
既に説明したように、メインワード線ＭＷＬ＜ｘ＞は、Ｌレベル（たとえば接地電圧Ｖｓｓ）にプリチャージされた状態から、データ読出時およびデータ書込時の各々において第ｘ行の選択時にＨレベルに活性化される。
【００３９】
ドライバトランジスタ２１０は、電源電圧Ｖｃｃおよび対応するディジット線ＤＬ０＜ｘ＞の一端の間に接続されており、Ｐ−ＭＯＳトランジスタで構成される。ドライバトランジスタ２１０のゲートには論理ゲート２００の出力信号が入力される。サブアレイ２０−１においても同様の構成が設けられる。
【００４０】
各サブアレイにおいて、各ディジット線ＤＬの他端は、図２に示したディジット線電流制御部６０に対応する領域で、行選択結果にかかわらず接地電圧Ｖｓｓと接続されている。したがって、代表的に図示されるディジット線ＤＬ０＜ｘ＞およびＤＬ１＜ｘ＞についても、他端側は接地電圧Ｖｓｓと接続されている。
【００４１】
したがって、各サブアレイにおいて、選択行に対応するディジット線ＤＬでは対応するドライバトランジスタ２１０のターンオンに応答して、ディジット線ドライブ回路５０からディジット線電流制御部６０へ向かう一定方向のデータ書込電流Ｉｐが流れる。
【００４２】
ワード線ドライブ回路５５は、各メモリセル行に対応して設けられた、論理ゲート２２０とドライブインバータ２３０とを有する。論理ゲート２２０は、制御信号ＲＤＥとメインワード線ＭＷＬ＜ｘ＞とのＮＡＮＤ論理演算結果を出力する。ドライブインバータ２３０は、対応するワード線ＷＬ０＜ｘ＞を論理ゲート２２０の出力信号の反転レベルで駆動する。制御信号ＲＤＥは、データ読出期間にＨレベルに活性化され、それ以外ではＬレベルに非活性化される。
【００４３】
したがって、データ読出時には、各サブアレイにおいて、選択行のワード線ＷＬは、対応する論理ゲート２２０がＬレベルを出力するのに応答して、Ｈレベルへ活性化される。一方、データ読出期間以外での各ワード線ＷＬおよびデータ読出期間での非選択行のワード線ＷＬは、Ｌレベルに非活性化されている。
【００４４】
また、ソース線ＳＬ０＜ｘ＞，ＳＬ１＜ｘ＞と同様に、各ソース線ＳＬは、アクセストランジスタＡＴＲのソース電圧を固定するために、接地電圧Ｖｓｓと接続されている。
【００４５】
このようにして、複数のサブアレイ２０間で共有されるメインワード線ＭＷＬと、各サブアレイごとに設けられたワード線ＷＬおよびディジット線ＤＬによって、階層的な行選択が実行される。
【００４６】
図５は、各サブアレイにおける列選択構成を示すブロック図である。
図５には、代表的に示される１つのサブアレイ列に属するサブアレイ２０のうち、サブアレイ行ＳＲ♯０に属するサブアレイ２０−０♯と、サブアレイ行ＳＲ♯２に属するサブアレイ２０−１♯とにおける、第ｙ列（ｙ：自然数）に対応する列選択構成が代表的に示される。詳細は図示しないが、同一の列選択構成は、各サブアレイにおいて各メモリセル列に対応して配置されている。
【００４７】
まず、データ書込のための列選択構成を説明する。
ビット線電流制御回路７０ａは、各ビット線ＢＬの一端の電圧を制御するためのビット線制御ユニット２４０ａを含み、ビット線電流制御回路７０ｂは、各ビット線ＢＬの他端の電圧を制御するためのビット線制御ユニット２４０ｂを含む。図５においては、ビット線ＢＬ０＜ｙ＞およびＢＬ１＜ｙ＞とそれに対応するビット線制御ユニット２４０ａ，２４０ｂが示されている。
【００４８】
ビット線制御ユニット２４０ａは、制御信号ＷＴＥ、書込データＷＤＡＴおよび対応するコラム選択線ＣＳＬのレベルに応じて、対応するビット線ＢＬの一端側の電圧を制御する。これに対して、ビット線制御ユニット２４０ｂは、制御信号ＷＴＥ、書込データ／ＷＤＡＴおよび対応するコラム選択線ＣＳＬのレベルに応じて、対応するビット線ＢＬ一端側の電圧を制御する。
【００４９】
たとえば、ビット線ＢＬ０＜ｙ＞に対応するビット線制御ユニット２４０ａ，２４０ｂは、制御信号ＷＴＥの非活性時（Ｌレベル）には、ビット線ＢＬ０＜ｙ＞の一端および他端を、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓのいずれとも接続しない。これに対して、制御信号ＷＴＥの活性化時（Ｈレベル）には、書込データＷＤＡＴ，／ＷＤＡＴおよび対応するコラム選択線ＣＳＬ＜ｙ＞のレベルに応じて、ビット線ＢＬ０＜ｙ＞の一端および他端を、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓの一方ずつとそれぞれ接続する。
【００５０】
具体的には、コラム選択線ＣＳＬ＜ｙ＞がＬレベル、すなわち対応するメモリセル列が非選択であるときには、ビット線ＢＬ０＜ｙ＞の一端および他端の各々は、接地電圧Ｖｓｓと非接続とされる。これに対して、コラム選択線ＣＳＬ＜ｙ＞がＨレベル、すなわち対応するメモリセル列が選択されているときには、ビット線ＢＬ０＜ｙ＞の一端および他端は、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓの一方ずつと相補的に接続される。たとえば、書込データＷＤＡＴがＨレベル（／ＷＤＡＴ＝Ｌレベル）のときには、ビット線ＢＬ０＜ｙ＞の一端が電源電圧Ｖｃｃと接続され、他端は接地電圧Ｖｓｓと接続される。反対に、書込データＷＤＡＴがＬレベル（／ＷＤＡＴ＝Ｈレベル）のときには、ビット線ＢＬ０＜ｙ＞の一端が接地電圧Ｖｓｓと接続され、他端は電源電圧Ｖｃｃと接続される。
【００５１】
この結果、データ書込時に選択列のビット線ＢＬには、書込データＷＤＡＴのレベルに応じた方向のデータ書込電流±Ｉｗが供給される。すなわち、書込データＷＤＡＴがＨレベルのときにはビット線電流制御回路７０ａから７０ｂへ向かう方向にデータ書込電流＋Ｉｗが流され、書込データＷＤＡＴがＬレベルのときにはビット線電流制御回路７０ｂから７０ａへ向かう方向にデータ書込電流−Ｉｗが流される。一方、非選択列のビット線ＢＬには、電流は流れない。
【００５２】
次に、各サブアレイにおけるデータ読出構成を説明する。
各サブアレイごとに、読出アンプ９０と接続されたグローバルビット線ＧＢＬおよびリファレンスグローバルビット線ＲＧＢＬが設けられる。図５においては、サブアレイ２０−０♯および２０−１♯に対応するグローバルビット線ＧＢＬ０，ＧＢＬ１およびリファレンスグローバルビット線ＲＧＢＬ０，ＲＧＢＬ１が代表的に示されている。
【００５３】
各サブアレイにおいて、グローバルビット線ＧＢＬは、各メモリセル列に対応して設けられる列選択スイッチ８５を介して各ビット線ＢＬと接続されている。列選択スイッチ８５は、図２に示したビット線セレクタ８０を構成している。リファレンスグローバルビット線ＲＧＢＬは、トランジスタスイッチ２５０を介して電流源２６０と接続されている。
【００５４】
列選択スイッチ８５およびトランジスタスイッチ２５０は、同様に設計されたＮ−ＭＯＳトランジスタで構成される。列選択スイッチ８５のゲートは、対応するコラム選択線ＣＳＬと接続されている。すなわち、ビット線ＢＬ０＜ｙ＞およびＢＬ１＜ｙ＞に対応する列選択スイッチ８５の各々は、コラム選択線ＣＳＬ＜ｙ＞と接続される。これにより、各サブアレイにおいて、選択列のビット線ＢＬがグローバルビット線ＧＢＬと接続される。この結果、グローバルビット線ＧＢＬには、選択メモリセルの抵抗、すなわち記憶データに応じて、抵抗ＲｍａｘまたはＲｍｉｎに対応したメモリセル電流Ｉｃｅｌｌが流される。
【００５５】
一方、トランジスタスイッチ２５０のゲートは、電源電圧Ｖｃｃと接続されて、Ｈレベルに固定される。この結果、リファレンスグローバルビット線ＲＧＢＬには、電流源２６０によって基準電流Ｉｒｅｆが流される。基準電流Ｉｒｅｆは、ＭＴＪメモリセルの抵抗ＲｍａｘおよびＲｍｉｎに対応する２種類のメモリセル電流Ｉｃｅｌｌの中間レベルに予め設定される。これにより、読出アンプ９０は、グローバルビット線ＧＢＬおよびリファレンスグローバルビット線ＲＧＢＬの通過電流を比較することによって、選択メモリセルからの読出データＤＯＵＴを生成できる。読出アンプ９０は、データ読出時に活性化される制御信号ＲＤＥに応答して動作状態とされる。
【００５６】
図６は、分割アレイ構成をするＭＲＡＭデバイスにおけるデータ書込動作およびデータ読出動作を説明する動作波形図である。図６には、サブアレイ２０−０中の選択行および選択列に対応した動作波形が示される。
【００５７】
図６を参照して、データ書込期間Ｔ１においては、チップ活性化信号である制御信号ＡＣＴとともにデータ書込を指示する制御信号ＷＴＥがＨレベルへ活性化される。さらに、データ書込対象を示すためにロウアドレスＲＡおよびコラムアドレスＣＡが有効とされる。
【００５８】
第ｘ行・第ｙ列がロウアドレスＲＡおよびコラムアドレスＣＡによって選択されると、メインワード線ＭＷＬ＜ｘ＞がＨレベルに活性化され、それに対応してサブアレイ２０−０の内部において、ディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流される。
【００５９】
一方、コラムアドレスＣＡに応答して、選択列のコラム選択線ＣＳＬ＜ｙ＞がＨレベルに活性化される。これに対応して、選択列のビット線制御ユニット２４０ａ，２４０ｂ（図５）によって、選択列のビット線ＢＬ０＜ｙ＞において、書込データＷＤＡＴのレベルに応じたデータ書込電流±Ｉｗが流される。
【００６０】
これに対して、データ読出期間Ｔ２においては、チップ活性化信号である制御信号ＡＣＴとともにデータ読出を指示する制御信号ＲＤＥがＨレベルへ活性化される。さらに、データ読出対象を示すためにロウアドレスＲＡおよびコラムアドレスＣＡが有効とされる。
【００６１】
第ｘ行・第ｙ列がロウアドレスＲＡおよびコラムアドレスＣＡによって選択されると、メインワード線ＭＷＬ＜ｘ＞がＨレベルに活性化され、それに対応してサブアレイ２０−０の内部において、ワード線ＷＬ０＜ｘ＞がＨレベルへ活性化される。この結果、選択列のビット線ＢＬ０＜ｙ＞に選択メモリセルの記憶データに応じたメモリセル電流Ｉｃｅｌｌが生じる。メモリセル電流Ｉｃｅｌｌは、コラム選択線ＣＳＬ＜ｙ＞の活性化に応答してオンした列選択スイッチ８５によって読出アンプ９０へ伝達され、読出アンプ９０は、メモリセル電流Ｉｃｅｌｌに基づいて、読出データＤＯＵＴを生成する。
【００６２】
このようにして、分割アレイ構成を有するＭＲＡＭデバイス５においては、行選択に関する階層的なアドレス選択によって、データ読出およびデータ書込が実行される。
【００６３】
図７は、分割アレイ構成に従うＭＲＡＭデバイスにおけるＭＴＪメモリセル周辺の従来の構造を示す断面図である。
【００６４】
図７を参照して、ＭＴＪメモリセルを構成するアクセストランジスタＡＴＲは、半導体基板１００上に設けられたＰ型ウェル１１０内のＮ+拡散領域１１５を用いて形成される。Ｎ+拡散領域１１５はドレインに対応する領域（以下、「ドレイン領域」と称する）と、ソースに対応する領域（以下、「ソース領域」と称する）とに分離されている。
【００６５】
ドレイン領域は、金属配線層Ｍ１，Ｍ２の配線およびコンタクト１３０を介してトンネル磁気抵抗素子ＴＭＲと電気的に接続される。トンネル磁気抵抗素子ＴＭＲは、金属配線層Ｍ３に形成されたビット線ＢＬとも電気的に接続されている。一方、ソース領域は、コンタクト１３５を介して、金属配線層Ｍ１に形成されたソース線ＳＬと接続されている。ディジット線ＤＬは、金属配線層Ｍ２に形成される。トンネル磁気抵抗素子ＴＭＲとディジット線ＤＬとは電気的に結合されてはいないが、ディジット線ＤＬを流れる電流によって生じる磁界がトンネル磁気抵抗素子ＴＭＲにおいて十分な強度を有するように、両者は近接して配置される。
【００６６】
さらに、ビット線ＢＬより上層の金属配線層Ｍ４およびＭ５を用いて、複数のサブアレイ２０間で共有されるグローバルなアドレス選択線である、メインワード線ＭＷＬおよびコラム選択線ＣＳＬが配置される。このように、分割アレイ構成を有するＭＲＡＭデバイスにおいては、必要な金属配線層数が増加してしまう。
【００６７】
（実施の形態１に従うアレイ構成）
実施の形態１に従う構成においても、ＭＲＡＭデバイスは図１および図２に示したのと同様の分割アレイ構成を有するが、各サブアレイ２０内の構成が従来とは異なっている。
【００６８】
図８は、ＭＴＪメモリセルに対応する配線の実施の形態１に従う接続を示す回路図である。
【００６９】
図８を参照して、各サブアレイ２０において、同一のメモリセル行に対応するアクセストランジスタＡＴＲのソース領域は、互いに電気的に結合され、行方向に延在されたＮ+拡散ノードＮＳＬとして設けられる。したがって、実施の形態１に従う構成においては、各サブアレイ２０において、各メモリセル行に対応して、Ｎ+拡散ノードＮＳＬが設けられる。図８には、第ｘ行および第（ｘ＋１）行にそれぞれ対応するＮ+拡散ノードＮＳＬ＜ｘ＞およびＮＳＬ＜ｘ＋１＞が代表的に示される。
【００７０】
Ｎ+拡散ノードＮＳＬは、サブアレイ２０内の領域で、対応するメインワード線／ＭＷＬと電気的に接続されている。たとえば、Ｎ+拡散ノードＮＳＬ＜ｘ＞およびＮＳＬ＜ｘ＋１＞は、対応するメインワード線／ＭＷＬ＜ｘ＞および／ＭＷＬ＜ｘ＋１＞とそれぞれ電気的に接続される。各メインワード線／ＭＷＬは、これまで説明したメインワード線ＭＷＬの反転レベルを有し、Ｈレベル（電源電圧Ｖｃｃ）にプリチャージされた状態から、データ読出時およびデータ書込時の各々に選択行においてＬレベル（接地電圧Ｖｓｓ）へ活性化される。
【００７１】
図９は、ＭＴＪメモリセル周辺の実施の形態１に従う構造を示す断面図である。
【００７２】
図９を参照して、実施の形態１に従う構成においては、図７でのソース線ＳＬが、金属配線ではなく行方向に延在されたＮ+拡散ノードＮＳＬによって実現される。したがって、メインワード線／ＭＷＬは、金属配線層Ｍ１に配置され、かつ、対応するメモリセル行の拡散ノードＮＳＬとコンタクト１３５によって電気的に接続される。コラム選択線ＣＳＬは、図７の構造においては、メインワード線ＭＷＬが配置されていた金属配線層Ｍ４に形成される。この結果、ＭＴＪメモリセルに対して必要な金属配線数は図７に示した構造から１つ減少する。
【００７３】
なお、拡散ノードＮＳＬとメインワード線／ＭＷＬとを接続するためのコンタクト１３５は、各拡散ノードＮＳＬに対して少なくとも１つ設ければよいので、図９に示すように、各ＭＴＪメモリセルごとにコンタクト１３５を設ける必要はない。
【００７４】
図１０は、各サブアレイにおける実施の形態１に従う行選択構成を示す回路図である。図１０においても、図４と同様の部分の構成が代表的に示されている。
【００７５】
図１０を図４と比較して、実施の形態１に従う構成においては、ディジット線ドライブ回路５０は、図４に示した論理ゲート２００に代えて論理ゲート２０５を有する。ドライバトランジスタ２１０は、論理ゲート２０５の出力信号をそのゲートに受ける。
【００７６】
論理ゲート２０５は、制御信号／ＷＴＥと対応するメインワード線／ＭＷＬとのＯＲ演算結果を出力する。制御信号／ＷＴＥは、これまで説明した制御信号ＷＴＥの反転レベルを有する。したがって、各ディジット線ＤＬの一端の電圧は、図４の場合と同様に設定される。
【００７７】
さらに、ワード線ドライブ回路５５は、図４に示した論理ゲート２２０に代えて論理ゲート２２５を有する。論理ゲート２２５は、制御信号／ＲＥＤと、対応するメインワード線／ＭＷＬとのＯＲ論理演算結果を出力する。制御信号／ＲＥＤは、これまで説明した制御信号ＲＤＥの反転レベルを有する。ドライブインバータ２３０は、論理ゲート２２５の出力信号に応じて対応するワード線ＷＬの電圧を駆動する。したがって、ワード線ＷＬの電圧も、図４の場合と同様に設定される。
【００７８】
一方、選択行において、アクセストランジスタＡＴＲのソース領域と接続されたＮ+拡散ノードＮＳＬは、対応するメインワード線／ＭＷＬの活性化に応答して、接地電圧Ｖｓｓに設定される。この結果、選択メモリセルにおいて、従来の構成と同様のメモリセル電流Ｉｃｅｌｌが発生する。
【００７９】
図１１は、実施の形態１に従う行選択を説明する動作波形図である。図１１には、サブアレイ２０−０における第ｘ行選択時の行選択動作が示される。
【００８０】
図１１を参照して、チップ活性化信号ＡＣＴは、図６と同様に設定され、制御信号／ＷＴＥおよび／ＲＤＥは、図６に示した制御信号ＷＴＥおよびＲＤＥの反転レベルを有する。
【００８１】
データ書込時およびデータ読出時の各々において、メインワード線／ＭＷＬ＜ｘ＞の活性化に応答して、拡散ノードＮＳＬ０＜ｘ＞もＬレベル（接地電圧Ｖｓｓ）へ設定される。これに対して、非選択行のＮ+拡散ノードＮＳＬ０＜ｘ＋１＞は、データ読出およびデータ書込の各々において、Ｈレベル（電源電圧Ｖｃｃ）に固定される。
【００８２】
データ書込期間Ｔ１において、選択行では、ドライバトランジスタ２１０のターンオンに応答して、ディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流される。一方、非選択行では、ドライバトランジスタ２１０はオフ状態を維持するので、ディジット線ＤＬ０＜ｘ＋１＞にはデータ書込電流が流されない。
【００８３】
また、非選択行において、Ｎ+拡散ノードＮＳＬがＨレベルに設定されても、対応するワード線ＷＬが非活性化（Ｌレベル）されるので、アクセストランジスタＡＴＲはオフ状態を維持する。したがって、メインワード線／ＭＷＬとＮ+拡散ノードＮＳＬとを接続しても、正常なデータ書込動作を阻害することはない。この結果、図６と同様の列選択動作によって、選択列のビット線ＢＬにデータ書込電流を供給することにより、図６と同様のデータ書込を正常に実行できる。
【００８４】
データ読出期間Ｔ２においても、図６の動作と同様に、選択行のワード線ＷＬ０＜ｘ＞がＨレベルに活性化される一方で、非選択行のワード線ＷＬ＜ｘ＋１＞はＬレベルに非活性化されたままとなる。選択行では、対応するＮ+拡散ノードＮＳＬ０＜ｘ＞がＬレベル（接地電圧Ｖｓｓ）へ設定されるので、アクセストランジスタＡＴＲはターンオンして、図６と同様のメモリセル電流Ｉｃｅｌｌが選択列のビット線ＢＬに生じる。
【００８５】
これに対して、非選択行では、対応するＮ+拡散ノードＮＳＬ０＜ｘ＋１＞はＨレベルに固定され、対応するワード線ＷＬ０＜ｘ＋１＞はＬレベルに非活性化される。したがって、非選択行においては、アクセストランジスタＡＴＲはオフ状態に維持されるので、メインワード線／ＭＷＬとＮ+拡散ノードＮＳＬとを接続しても、正常なデータ読出動作を阻害することはない。すなわち、図６と同様のデータ読出が正常に実行される。
【００８６】
このように、実施の形態１に従う構成においては、分割サブアレイ構成のＭＲＡＭデバイスにおいて、複数のサブアレイ間で共有されるグローバルなアドレス選択線（メインワード線）をアクセストランジスタＡＴＲのソース領域と電気的に結合することにより、必要な金属配線層数の削減を図ることができる。
【００８７】
この結果、メモリセルアレイ内の領域に当該ソース領域とメインワード線とを電気的に結合するコンタクトを設けるだけで、すなわちチップ面積の増加を招くことなく、金属配線層数を削減することがができる。
【００８８】
［実施の形態１の変形例］
実施の形態１の変形例においては、アクセス素子にダイオードを用いたＭＴＪメモリセルを適用する構成について説明する。
【００８９】
図１２は、ダイオードをアクセス素子とするＭＴＪメモリセルＭＣ♯の構成を示す回路図である。
【００９０】
図１２を参照して、ＭＴＪメモリセルＭＣ♯は、ビット線ＢＬと接続されたトンネル磁気抵抗素子ＴＭＲと、トンネル磁気抵抗素子ＴＭＲとＮ+拡散ノードＮＳＬとの間に接続されたアクセスダイオードＡＤとを有する。アクセスダイオードＡＤは、トンネル磁気抵抗素子ＴＭＲからソース線ＳＬに向かう方向を順方向として接続されている。ディジット線ＤＬは、アクセストランジスタを有するＭＴＪメモリセルと同様に、トンネル磁気抵抗素子ＴＭＲに近接して設けられている。
【００９１】
図１３は、図１２に示したＭＴＪメモリセルＭＣ♯の構造を説明する断面図である。
【００９２】
図１３を参照して、図９と同様に設けられたＰ型ウェル１１０の内に設けられたＮ+領域１１５の中にさらにＰ+領域１１８が設けられる。このＰ+領域１１８およびＮ+領域１１５の間のＰＮ接合によって、アクセスダイオードＡＤが実現されている。すなわち、アクセスダイオードＡＤのアノードに相当するＰ+領域１１８は、コンタクト１３０を介してトンネル磁気抵抗素子ＴＭＲと電気的に接続される。一方、アクセスダイオードＡＤのカソードに相当するＮ+領域１１５は、コンタクト１３５を介して、金属配線層Ｍ１に設けられたメインワード線／ＭＷＬと接続されている。
【００９３】
図９に示したＭＴＪメモリセルの構造と同様に、ディジット線ＤＬは、金属配線層Ｍ２に設けられ、トンネル磁気抵抗素子ＴＭＲは、金属配線層Ｍ３に設けられたビット線ＢＬと電気的に接続される。さらに、コラム選択線ＣＳＬは、金属配線層Ｍ４に配置される。
【００９４】
このような構造とすることにより、実施の形態１に従う構成において、アクセスダイオードを有するＭＴＪメモリセルを適用しても、同様の効果を享受することができる。
【００９５】
［実施の形態２］
実施の形態１においては、各メモリセル行において、アクセストランジスタＡＴＲのソース領域が対応するメモリセル行のメインワード線／ＭＷＬと接続される構成について説明した。しかしながら、この構成では、データ読出の開始時に、アクセストランジスタのソース電圧が変化してしまうため、ソース電圧が安定するまで、正確なデータ読出を実行することができなくなってしまう。
【００９６】
したがって、実施の形態２においては、データ読出開始時にアクセストランジスタのソース電圧を変動させることなく、実施の形態１と同様の効果を得ることが可能な構成について説明する。
【００９７】
図１４は、各サブアレイにおける実施の形態２に従う行選択構成を示す回路図である。図１４においては、サブアレイ２０−０および２０−１のうち、第ｘ行および第（ｘ＋１）行に対応する行選択構成が代表的に示される。詳細は図示しないが、同一の行選択構成は、各サブアレイにおいて各メモリセル行に対応して配置されている。
【００９８】
図１４を参照して、各サブアレイ２０中の各メモリセル行において、アクセストランジスタのソースと結合されたＮ+拡散ノードＮＳＬは、対応するメモリセル行以外の他のメモリセル行に対応するメインワード線ＭＷＬと接続される。たとえば、サブアレイ２０−０において、第ｘ行に対応する拡散ノードＮＳＬ０＜ｘ＞は、第（ｘ−１）行に対応するメインワード線ＭＷＬ＜ｘ−１＞と接続される。同様に、第（ｘ＋１）行に対応する拡散ノードＮＳＬ０＜ｘ＋１＞は、第ｘ行のメインワード線ＭＷＬ＜ｘ＞と接続される。
【００９９】
各メモリセル行における、論理ゲート２００，２２０、ドライバトランジスタ２１０およびドライブインバータ２３０の配置は、図４と同様であるので、詳細な説明は繰り返さない。
【０１００】
図１５は、ＭＴＪメモリセル周辺の実施の形態２に従う構造を示す断面図である。図１５には、隣接する第ｘ行および（ｘ＋１）行のＭＴＪメモリセルの断面図が示されている。
【０１０１】
図１５を参照して、実施の形態２に従う構成においては、アクセストランジスタＡＴＲのソース領域に相当するＮ+拡散ノードＮＳＬは、金属配線層Ｍ１に設けられた、他のメモリセル行に対応するメインワード線ＭＷＬとコンタクト１３５を介して接続されている。たとえば、第ｘ行のＭＴＪメモリセルにおいて、Ｎ+拡散ノードＮＳＬ０＜ｘ＞は、隣接行のメインワード線ＭＷＬ＜ｘ−１＞と接続され、第（ｘ＋１）行のＭＴＪメモリセルにおいて、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞は、隣接行のメインワード線ＭＷＬ＜ｘ＞と接続される。その他の部分におけるＭＴＪメモリセルの構造および他の配線との接続関係は図９に示したのと同様であるので詳細な説明は繰返さない。
【０１０２】
図１６は、実施の形態２に従う行選択を説明する動作波形図である。図１６においても、サブアレイ２０−０における第ｘ行選択時の行選択動作が示される。
【０１０３】
図１６を参照して、チップ活性化信号ＡＣＴおよび制御信号ＷＴＥおよびＲＤＥは、図６と同様に設定される。
【０１０４】
データ書込時およびデータ読出時の各々において、非選択行のメインワード線ＭＷＬ＜ｘ−１＞，ＭＷＬ＜ｘ＋１＞が、プリチャージレベルであるＬレベルに固定される一方で、選択行のメインワード線ＭＷＬ＜ｘ＞は、ＬレベルからＨレベルへ活性化される。
【０１０５】
行選択結果に応じて、Ｎ+拡散ノードＮＳＬ０＜ｘ＞は、メインワード線／ＭＷＬ＜ｘ−１＞と同様の電圧に設定され、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞は、メインワード線／ＭＷＬ＜ｘ＞と同様の電圧に設定される。
【０１０６】
この結果、データ書込期間Ｔ１において、選択行では、ドライバトランジスタ２１０のターンオンに応答して、ディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流される。一方、非選択行では、ドライバトランジスタ２１０はオフ状態を維持するので、ディジット線ＤＬ０＜ｘ＋１＞にはデータ書込電流が流されない。
【０１０７】
また、非選択の第（ｘ＋１）行において、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞がＨレベルに設定されるが、メインワード線ＭＷＬ＜ｘ＋１＞によって対応するワード線ＷＬ０＜ｘ＋１＞の非活性化（Ｌレベル）が維持されるので、アクセストランジスタＡＴＲはオフ状態を維持する。この結果、Ｎ+拡散ノードＮＳＬが選択行のメインワード線ＭＷＬと接続されている非選択行においても、正常なデータ書込動作が阻害されることはない。
【０１０８】
したがって、図６と同様の列選択動作によって、選択列のビット線ＢＬにデータ書込電流を供給することにより、図６と同様のデータ書込を正常に実行できる。
【０１０９】
データ読出期間Ｔ２において、選択行のＮ+拡散ノードＮＳＬ０＜ｘ＞は、プリチャージレベルであるＬレベルに維持される。この状態で、対応するワード線ＷＬ０＜ｘ＞の活性化に応答して、アクセストランジスタＡＴＲがターンオンして、図６と同様のメモリセル電流Ｉｃｅｌｌが選択列のビット線ＢＬに生じる。この際に、実施の形態１に従う構成とは異なり、データ読出開始時にアクセストランジスタＡＴＲのソース電圧が変動しないので、メモリセル電流Ｉｃｅｌｌが安定するまでの期間が短縮される。この結果、データ読出を高速化できる。
【０１１０】
また、非選択の第（ｘ＋１）行において、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞がＨレベルに変化するが、メインワード線ＭＷＬ＜ｘ＋１＞によって対応するワード線ＷＬ０＜ｘ＋１＞の非活性化（Ｌレベル）が維持されるので、アクセストランジスタＡＴＲはオフ状態を維持する。この結果、Ｎ+拡散ノードＮＳＬが選択行のメインワード線ＭＷＬと接続されている非選択行においても、正常なデータ読出動作が阻害されることはない。
【０１１１】
以上説明したように、実施の形態２に従う構成によれば、実施の形態１と同様に、金属配線層数を削減して階層的なアドレス選択を実行できるとともに、データ読出開始時における選択メモリセルのアクセストランジスタのソース電圧変動を防止して、データ読出を高速化できる。
【０１１２】
なお、実施の形態２では、各メモリセル行において、Ｎ+拡散ノードＮＳＬが隣接行のメインワード線ＭＷＬと接続される構成例を示したが、Ｎ+拡散ノードとメインワード線ＭＷＬとの接続関係は、このような例に限定されるものではない。すなわち、隣接行に限られず、自己メモリセル行と同時に選択されることが無い他の任意のメモリセル行に対応するメインワード線ＭＷＬと、自己メモリセル行のＮ+拡散ノードＮＳＬとを接続する構成とすれば、同様の効果を実現することができる。
【０１１３】
［実施の形態３］
実施の形態３においては、アドレス選択線のうちの列選択線をアクセストランジスタＡＴＲのソースと結合することによって配線層数の削減を図る構成について説明する。
【０１１４】
図１７は、各サブアレイにおける実施の形態３に従う列選択構成を示す回路図である。図１７においても図５と同様に、サブアレイ２０−０♯，２０−１♯における第ｙ列に対応する構成が代表的に示されるが、他の各サブアレイの各メモリセル列に対しても同様の構成が設けられているものとする。
【０１１５】
図１７と図５とを比較して、実施の形態３に従う構成においては、同一のメモリセル列に対応するアクセストランジスタのソース同士を電気的に結合したＮ+拡散ノードＮＳＬ♯は、対応するコラム選択線／ＣＳＬと電気的に接続される。たとえば、拡散ノードＮＳＬ♯０＜ｙ＞およびＮＳＬ♯１＜ｙ＞は、コラム選択線／ＣＳＬ＜ｙ＞と接続される。
【０１１６】
コラム選択線／ＣＳＬは、図５に示したコラム選択線ＣＳＬの反転レベルを有し、Ｈレベルにプリチャージされた状態から、データ書込時およびデータ読出時の各々において、Ｌレベル（接地電圧Ｖｓｓ）へ活性化される。
【０１１７】
インバータ２７０は、コラム選択線／ＣＳＬの電圧レベルを反転して、列選択スイッチ８５のゲートへ与える。また、ビット線制御ユニット２４０ａ，２４０ｂにおいて、制御信号ＷＴＥ、コラム選択線／ＣＳＬおよび書込データＷＤＡＴのレベルに応じて、図５で説明したのと同様に、対応するビット線ＢＬの両端の電圧を制御する。
【０１１８】
図１８は、実施の形態３に従うＭＴＪメモリセルに対応する配線の接続を示す回路図である。
【０１１９】
図１８を参照して、実施の形態３に従う構成においては、Ｎ+拡散ノードＮＳＬ♯は、同一のメモリセル列に属するアクセストランジスタＡＴＲのソース領域同士を電気的に結合するように、列方向に延在して設けられる。すなわち、Ｎ+拡散ノードＮＳＬ♯は、各メモリセル列に対応して設けられる。
【０１２０】
図１８には、代表的に第（ｙ−１）列、第ｙ列および第（ｙ＋１）列に対応する構成が示されている。図１７に示したように、これらのメモリセル列に対応するＮ+拡散ノードＮＳＬ♯＜ｙ−１＞，ＮＳＬ♯＜ｙ＞，ＮＳＬ♯＜ｙ＋１＞は、コラム選択線／ＣＳＬ＜ｙ−１＞，／ＣＳＬ＜ｙ＞，／ＣＳＬ＜ｙ＋１＞とそれぞれ電気的に接続されている。
【０１２１】
図１９は、実施の形態３に従う列選択を説明する動作波形図である。図１９には、第ｘ行・第ｙ列の選択時におけるサブアレイ２０−０内のデータ読出およびデータ書込が示されている。
【０１２２】
図１９を参照して、制御信号ＡＣＴ，ＷＴＥ，ＲＤＥは、図６と同様に設定される。
【０１２３】
コラム選択線／ＣＳＬは、Ｈレベル（電源電圧Ｖｃｃ）にプリチャージされた状態から、データ書込時およびデータ読出時の各々において、選択列でＬレベルへ活性化される。これに伴い、各アクセストランジスタＡＴＲのソース電圧（拡散ノードＮＳＬ）の電圧も、Ｈレベルにプリチャージされた状態から、選択列においてのみＬレベル（接地電圧Ｖｓｓ）に変化することになる。
【０１２４】
データ書込期間Ｔ１においては、既に説明した行選択構成によって選択されたディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流されるとともに、コラム選択線／ＣＳＬ＜ｙ＞によって選択されたビット線ＢＬ０＜ｙ＞に書込データＷＤＡＴに応じた方向のデータ書込電流±Ｉｗが流される。
【０１２５】
これに対して、各ワード線ＷＬはＬレベルに非活性化されるので、選択列のＭＴＪメモリセルを始め各ＭＴＪメモリセルにおいてアクセストランジスタＡＴＲはオフ状態を維持される。したがって、コラム選択線／ＣＳＬとＮ+拡散ノードＮＳＬ♯とを接続しても、正常なデータ書込動作が阻害されることはない。
【０１２６】
データ読出期間Ｔ２においては、既に説明した行選択構成によって、各ディジット線ＤＬはＬレベルに非活性化されて電流が流されない。
【０１２７】
また、コラム選択線／ＣＳＬ＜ｙ＞の活性化に応答して、拡散ノードＮ+拡散ノードＮＳＬ♯０＜ｙ＞と接続された選択メモリセルにおいて、アクセストランジスタのソース電圧が接地電圧へ変化する。これにより、アクセストランジスタがターンオンする。さらに、既に説明した行選択構成によって選択行のワード線ＷＬ０＜ｘ＞が活性化されるのに応答して、選択メモリセルのアクセストランジスタＡＴＲがターンオンする。この結果、選択列のビット線ＢＬ０＜ｘ＞には、メモリセル電流Ｉｃｅｌｌが発生し、これに基づいて読出データＤＯＵＴが確定される。
【０１２８】
一方、非選択行では、ワード線ＷＬがＬレベルに維持されるので、アクセストランジスタＡＴＲのオフ状態が維持される。すなわち、選択列中の非選択メモリセル（第ｙ行以外）についても、アクセストランジスタＡＴＲのオフ状態が維持される。したがって、コラム選択線／ＣＳＬとＮ+拡散ノードＮＳＬ♯とを接続しても、正常なデータ読出動作が阻害されることはない。
【０１２９】
このように、実施の形態３に従う構成においては、アクセストランジスタ（アクセス素子）が行選択結果を示す信号線（ワード線ＷＬ）をゲートに受ける構成となっているので、列選択が階層構造になっているか否かにかかわらず、列選択結果を示す信号線（コラム選択線）をアクセストランジスタのソースと結合して、必要な金属配線層数を削減することができる。
【０１３０】
すなわち、実施の形態１および２で説明したように、階層的な行選択を実行する場合におけるグローバルな選択線（メインワード線ＭＷＬ，／ＭＷＬ）に限定されず、当該サブアレイ内で列選択を実行する選択線であっても、各メモリセル列に対応して設けられた拡散ノードＮＳＬ♯と結合する構成とすることができる。
【０１３１】
この結果、ＭＴＪメモリセルにおいて、アドレス選択のために必要な金属配線の配置に必要な金属配線層の数を削減して、製造コストを抑制できる。
【０１３２】
［実施の形態３の変形例］
実施の形態３に示したメモリセル列に関する選択線をアクセストランジスタのＮ+拡散ノードＮＳＬ♯と接続する構成においても、実施の形態１および２と同様のバリエーションを適用することができる。
【０１３３】
たとえば、図２０に示すように、各メモリセル列に対応する拡散ノードＮＳＬ♯を、他のメモリセル列（たとえば隣接メモリセル列）のコラム選択線ＣＳＬと接続することもできる。
【０１３４】
コラム選択線ＣＳＬは、実施の形態３で説明したコラム選択線／ＣＳＬと反転の電圧レベルを有し、Ｌレベル（接地電圧Ｖｓｓ）にプリチャージされた状態から、データ書込時およびデータ読出時の各々において選択列でＨレベルに活性化される。これにより、選択メモリセルのアクセストランジスタＡＴＲにおいて、データ読出開始直後のソース電圧の変動が抑制されるので、実施の形態２に従う構成と同様に、データ読出の高速化を図ることが可能となる。
【０１３５】
あるいは、図２１に示すように、列選択を階層的に実行する構成に対しても、実施の形態３を適用することができる。図２１においても、図１７と同様に、サブアレイ２０−０♯，２０−１♯における第ｙ列に対応する構成が代表的に示されている。
【０１３６】
この場合には、実施の形態３で説明したコラム選択線／ＣＳＬは、同一のサブアレイ行に属するサブアレイ間で共有されるグローバルな選択線であるメインコラム選択線／ＭＣＳＬとして設けられ、各サブアレイ内において、列選択を実行するためのコラム選択線ＣＳＬが、コラム選択線ドライバ２８０によって、対応するメインコラム選択線／ＭＣＳＬのレベルに応じて設定される。
【０１３７】
必要であれば、コラム選択線ドライバ２８０によって、サブアレイ行ＳＲ♯０，ＳＲ♯１の選択結果と、対応するメインコラム選択線／ＭＣＳＬのレベルとに応じて、各コラム選択線ＣＳＬの電圧レベルを設定する構成とすることも可能である。
【０１３８】
さらに、拡散ノードＮＳＬ♯は、対応するメインコラム選択線／ＭＣＳＬと接続される。たとえば、拡散ノードＮＳＬ♯およびＮＳＬ♯１＜ｙ＋１＞は、メインコラム選択線／ＭＣＳＬ＜ｙ＞と電気的に接続されている。
【０１３９】
このような構成としても、メインコラム選択線ＭＣＳＬを、図９に示したメインワード線／ＭＷＬと同様に金属配線層Ｍ１に設けることができるので、階層的なアドレス選択構成の採用に伴う金属配線層数の増加を抑制して、チップ製造コストの上昇を抑えることができる。
【０１４０】
あるいは、図２１の構成を図２０の構成と組合せて、各拡散ノードＮＳＬ♯を他のメモリセル列に対応するメインコラム選択線ＭＣＳＬ（／ＭＣＳＬの反転レベル）と接続して、データ読出の高速化を図ることも可能である。
【０１４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１４２】
【発明の効果】
以上説明したように、複数のサブアレイにメモリセルアレイが分割されて階層的なアドレス選択を実行する磁気記憶装置において、アドレス選択に支障を来さないように配慮してグローバルな選択線をアクセス素子と電気的に接続することにより、アクセス素子に対応して配置される配線（ソース線）の配置を省略することができる。この結果、金属配線層の数を削減して、製造コストを低減できる。
【０１４３】
特に、アクセス素子が行選択結果に応答してオン・オフするときに、アドレス選択に支障を来さないように配慮して、列選択結果を示す選択線をアクセス素子と電気的に接続することにより、アクセス素子に対応して配置される配線（ソース線）の配置を省略することができる。この結果、アドレス選択が階層的であるかどうかを問わず、金属配線層の数を削減して製造コストを低減できる。
【図面の簡単な説明】
【図１】分割アレイ構成を有するＭＲＡＭデバイスの全体構成を示すブロック図である。
【図２】図１に示されるサブアレイの構成を示すブロック図である。
【図３】ＭＴＪメモリセルの構成を示す回路図である。
【図４】各サブアレイにおける行選択構成を示すブロック図である。
【図５】各サブアレイにおける列選択構成を示すブロック図である。
【図６】分割アレイ構成をするＭＲＡＭデバイスにおけるデータ書込動作およびデータ読出動作を説明する動作波形図である。
【図７】分割アレイ構成に従うＭＲＡＭデバイスにおけるＭＴＪメモリセル周辺の従来の構造を示す断面図である。
【図８】ＭＴＪメモリセルに対応する配線の実施の形態１に従う接続を示す回路図である。
【図９】ＭＴＪメモリセル周辺の実施の形態１に従う構造を示す断面図である。
【図１０】各サブアレイにおける実施の形態１に従う行選択構成を示す回路図である。
【図１１】実施の形態１に従う行選択を説明する動作波形図である。
【図１２】ダイオードをアクセス素子とするＭＴＪメモリセルの構成を示す回路図である。
【図１３】図１２に示したＭＴＪメモリセルの構造を説明する断面図である。
【図１４】各サブアレイにおける実施の形態２に従う行選択構成を示す回路図である。
【図１５】ＭＴＪメモリセル周辺の実施の形態２に従う構造を示す断面図である。
【図１６】実施の形態２に従う行選択を説明する動作波形図である。
【図１７】各サブアレイにおける実施の形態３に従う列選択構成を示す回路図である。
【図１８】ＭＴＪメモリセルに対応する配線の実施の形態３に従う接続を示す回路図である。
【図１９】実施の形態３に従う列選択を説明する動作波形図である。
【図２０】ＭＴＪメモリセルに対応する配線の実施の形態３の変形例に従う接続を示す回路図である。
【図２１】各サブアレイにおける実施の形態３の変形例に従う列選択構成を示す回路図である。
【符号の説明】
５ ＭＲＡＭデバイス、１０ メモリセルアレイ、２０，２０−０，２０−１，２０−０♯，２０−１♯ サブアレイ、３０ 行デコーダ、３５ 列デコーダ、４０ 行選択部、４５ 列選択部、５０ ディジット線ドライブ回路、５５ ワード線ドライブ回路、７０ａ，７０ｂ ビット線電流制御回路、８５ 列選択スイッチ、１１０ Ｐ型ウェル、１１５ Ｎ+領域、１１８ Ｐ+領域、１３０，１３５ コンタクト、２１０ ドライバトランジスタ、２３０ ドライブインバータ、２４０ａ，２４０ｂ ビット線制御ユニット、２８０ コラム選択線ドライバ、ＡＤ アクセスダイオード、ＡＴＲ アクセストランジスタ、ＢＬ ビット線、ＣＳＬ，／ＣＳＬ コラム選択線、ＤＬ ディジット線、Ｍ１〜Ｍ４ 金属配線層、ＭＣ メモリセル、ＭＣＳＬ，／ＭＣＳＬ メインコラム選択線、ＭＷＬ，／ＭＷＬ メインワード線、ＮＳＬ，ＮＳＬ♯ 拡散ノード、ＳＬ ソース線、ＴＭＲ トンネル磁気抵抗素子、Ｖｃｃ 電源電圧、Ｖｓｓ 接地電圧、ＷＤＡＴ，／ＷＤＡＴ 書込データ、ＷＬ ワード線。
【発明の属する技術分野】
この発明は、磁気記憶装置に関し、より特定的には、磁気トンネル接合（ＭＴＪ）を有するメモリセル（以下、「ＭＴＪメモリセル」とも称する）を備えた磁気記憶装置に関する。
【０００２】
【従来の技術】
磁気ランダムアクセス記憶装置（ＭＲＡＭデバイス）は、トンネル磁気抵抗（ＴＭＲ）効果を有する素子（以下、「トンネル磁気抵抗素子」と称する）を記憶素子として備えている。トンネル磁気抵抗素子は、磁気トンネル接合構造を有し、磁化方向が固定された第１の磁性体薄膜と、外部からの印加磁界によって磁化方向が書換可能な第２の磁性体薄膜と、当該第１および第２の磁性体薄膜に挟まれたトンネル絶縁膜とで構成される。
【０００３】
トンネル磁気抵抗素子は、上記第１および第２の磁性体薄膜の磁気モーメントの向きが平行な状態および反平行な状態で、抵抗がそれぞれ最小値Ｒｍｉｎおよび最大値Ｒｍａｘとなる特徴を有する。したがって、トンネル磁気抵抗素子を有するＭＴＪメモリセルでは、トンネル磁気抵抗素子中の磁気モーメントの平行状態および反平行状態が、記憶データの論理レベル “０”および“１”とそれぞれ対応付けられる。ＭＴＪメモリセルの記憶データは、しきい値レベルを超える磁性体薄膜の磁化方向を反転可能なデータ書込磁界の印加によって、書換えられるまで不揮発的に保持される。
【０００４】
一般的にＭＲＡＭデバイスにおいては、ＭＴＪメモリセルの行に対応して設けられた書込選択線であるディジット線および読出選択線であるワード線と、ＭＴＪメモリセルの列に対応して設けられたデータ線であるビット線とによって、ランダムアクセスが実現される。すなわち、ＭＴＪメモリセルは、ビット線およびディジット線の交差部分に対応して配列されることになる。
【０００５】
データ書込時には、ディジット線およびビット線に対して、アドレスに応じてデータ書込電流を選択的に供給する。さらに、対応するディジット線およびビット線の両方にデータ書込電流が流れた場合にＭＴＪメモリセルに作用する磁場が、上記しきい値レベルを超えるように設計することにより、アドレス選択されたＭＴＪメモリセルに対して、デジタルデータを書込むことが可能となる。
【０００６】
データ読出時には、ワード線選択に応じて、選択されたＭＴＪメモリセルのトンネル磁気抵抗素子が対応するビット線とソース線との間に電気的に接続される。その状態で、ビット線およびソース線に電位差を与えることによって生じるＭＴＪメモリセルの通過電流を検知して、選択メモリセルの記憶データが読出される。
【０００７】
上述したＭＴＪメモリセルを備えたＭＲＡＭデバイスは、高速にランダムアクセス可能な不揮発性記憶素子として注目されているが、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）と比較して、上述のディジット線に相当する金属配線が余分に必要となってしまう。
【０００８】
ＭＲＡＭデバイスのチップ製造コストは、一般的には工程数に比例するため、必要な金属配線層の数が増加すると、チップ製造コストが上昇してしまう。また、ＭＲＡＭデバイスをロジックチップと混載する場合には、ロジック部分に必要な金属配線層の数よりもＭＴＪメモリセルに対して必要とされる金属配線の層の数が大きい場合には、ＭＲＡＭデバイスを混載メモリとして用いることによって製造コストが上昇してしまう。
【０００９】
したがって、ＭＲＡＭデバイスにおける配線層数を削減するために、上述のディジット線に相当するプログラミング線とワード線とを低オーム結合して、メモリセル列に対応して配置される金属配線を削減する技術が開示されている（たとえば、特許文献１参照）。
【００１０】
【特許文献１】
特開２００２−１７５６８８号公報（第４−５頁、図１）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１におけるディジット線とワード線との共有構成では、データ読出時にディジット線に電流が流れないように制御する必要があるため、ディジット線の一端のみでなく両端にトランジスタスイッチが必要となってしまう。また、データ書込時には、ディジット線への電流供給に伴ってワード線電位も同時に上昇してしまうので、非選択メモリセルにおけるリーク電流を減少させるために、アクセストランジスタのソース電位を上昇させることが必要となる。すなわち、ソース線の電圧制御回路を新たに設ける必要がある。これらの点から、上述した特許文献１の構成では、配線層の数の削減は図れるものの、新たな制御回路の設置により回路面積が増大してしまう。
【００１２】
一方、メモリデバイスが大容量化すると、信号伝搬遅延を低減するためにメモリセルアレイを複数のサブアレイに分割して、階層的なアドレス選択を実行する構成（以下「分割アレイ構成」とも称する）が採用される。
【００１３】
しかし、分割アレイ構成では、階層的なアドレス選択線が必要となるため、必要な金属配線層の数がさらに増加してしまいチップ製造コストが上昇する。一方、分割アレイ構成において、分割されたサブアレイごとにアドレスデコーダをローカル配置する構成とすることも可能であるが、この場合には、金属配線層数の増加は避けられるものの、当該アドレスデコーダの複数配置によってチップ面積が増大していまう。
【００１４】
この発明は、このような問題点を解決するためになされるものであって、この発明の目的は、分割アレイ構成等において、チップ面積を増大させることなく必要な配線層数を削減することが可能な磁気記憶装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明に従う磁気記憶装置は、行列状に配置された複数の磁性体メモリセルが配置され、かつ、行列状に整列される複数のサブアレイに分割されたメモリセルアレイと、複数の磁性体メモリセルの行および列の一方に対応して、一方を共有するサブアレイに対して共通に設けられた複数のグローバル選択線とを備える。複数のグローバル選択線の各々は、データ読出およびデータ書込の各々において、対応する一方の選択および非選択に応じた電圧に設定される。複数のサブアレイの各々は、複数の磁性体の列に対応して設けられた複数のビット線と、複数の磁性体メモリセルの行および列の一方に対応して設けられ、対応するサブアレイ内で一方を選択するための複数の選択線と、複数の選択線にそれぞれ対応して設けられ、各々が、対応するグローバル選択線の電圧に応じて、対応する選択線の電圧を駆動する複数の選択線ドライバとを含む。複数の磁性体メモリセルの各々は、対応するビット線と電気的に接続された磁気抵抗素子と、磁気抵抗素子とグローバル選択線のうちの１本との間に電気的に接続されるおよびアクセス素子とを有し、アクセス素子は、データ読出時には対応するサブアレイ内での行選択結果に応じてオンまたはオフし、データ書込時には行選択結果にかかわらずオフされる。
【００１６】
この発明の他の構成に従う磁気記憶装置は、行列状に配置された複数の磁性体メモリセルと、複数の磁性体メモリセルの列に対応して配置された複数のデータ線と、列に対応して設けられた複数のデータ線選択線と、複数の磁性体メモリセルの行に対応して設けられた複数の行選択線とを備え、複数の磁性体メモリセルの各々は、対応するビット線と電気的に接続された磁気抵抗素子と、磁気抵抗素子と複数のデータ線選択線のうちの１本と間に電気的に接続されるおよびアクセス素子とを有し、アクセス素子は、データ読出時には対応する行の選択結果に応じてオンまたはオフし、データ書込時には対応する行の選択結果にかかわらずオフされる。
【００１７】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳細に説明する。なお、図中同一符号は同一または相当部分を示すものとする。
【００１８】
［実施の形態１］
（分割アレイ構成）
まず、実施の形態１に従う構成の説明に先立って、配線層数の増加が特に問題となる分割アレイ構成を有するＭＲＡＭデバイスの全体構成および従来のアドレス選択構成について説明する。
【００１９】
図１は、分割アレイ構成を有するＭＲＡＭデバイス５の全体構成を示すブロック図である。
【００２０】
図１を参照して、ＭＲＡＭデバイス５は、複数のＭＴＪメモリセルが行列状に配置されたメモリセルアレイ１０と、行デコーダ３０と、列デコーダ３５とを備える。メモリセルアレイ１０は、行列状に整列される複数のサブアレイ２０に分割されている。図１において、メモリセルアレイ１０は、２個のサブアレイの行ＳＲ♯０，ＳＲ♯１と、４個のサブアレイの列ＳＣ♯０〜ＳＣ♯３とを構成する２×４個のサブアレイ２０に分割されている。各サブアレイ２０に対応して、対応するサブアレイ内での行選択および列選択を実行するための、行選択部４０および列選択部４５が設けられる。
【００２１】
以下においては、ＭＴＪメモリセルの行および列については、「メモリセル行」および「メモリセル列」とそれぞれ称するとともに、サブアレイの行および列については、「サブアレイ行」および「サブアレイ列」とそれぞれ称することとする。
【００２２】
行デコーダ３０は、メインワード線ＭＷＬによって、メモリセルアレイ１０における行選択を実行する。メインワード線ＭＷＬは、行選択に関連するグローバル選択線としてメモリセル行に対応して設けられ、同一のサブアレイ行に属するサブアレイ２０間で共有される。メインワード線ＭＷＬは、論理ローレベル（以下、「Ｌレベル」と表記する）にプリチャージされた状態から、データ読出時およびデータ書込時の各々に、選択行において論理ハイレベル（以下、「Ｈレベル」と表記する）へ活性化される。行選択部４０は、メインワード線ＭＷＬに基づいて、対応するサブアレイ２０内での行選択を実行する。
【００２３】
以下、本明細書においては、各メモリセル行ごとにメインワード線ＭＷＬが配置される構成、すなわち、各サブアレイにおいて、メインワード線ＭＷＬとワード線とが１：１に対応付けられる構成について説明するが、同様の構成を、各サブアレイにおいてメインワード線ＭＷＬとワード線とが１：ｎ（ｎ：２以上の整数）に対応付けられる構成に適用することも可能である。しかしながら、このような場合には、各サブアレイの行選択部４０において、上記１：ｎ選択を行なうための構成を設ける必要がある。
【００２４】
列デコーダ３５は、コラム選択線ＣＳＬによって、メモリセルアレイ１０における列選択を実行する。コラム選択線ＣＳＬは、メモリセル列に対応して設けられ、同一のサブアレイ列に属するサブアレイ２０間で共有される。コラム選択線ＣＳＬは、Ｌレベルにプリチャージされた状態から、データ読出時およびデータ書込時の各々に、選択列においてＨレベルへ活性化される。列選択部４５は、コラム選択線ＣＳＬに基づいて、対応するサブアレイ２０内での行選択を実行する。
【００２５】
なお、図１の構成例では、列選択については階層構造とはなっていないため、各サブアレイ内において、列選択のための配線をさらに設ける必要はない。これに対して、行選択は階層構成となっているため、以下に説明するように、行選択結果を反映する必要があるワード線およびディジット線は、各サブアレイ２０ごとに独立に設けられる。
【００２６】
図２は、図１に示されるサブアレイ２０の構成を示すブロック図である。
図２を参照して、サブアレイ２０は、行列状に配置された複数のＭＴＪメモリセルＭＣと、ディジット線ドライブ回路５０と、ワード線ドライブ回路５５と、ディジット線電流制御部６０と、ビット線電流制御回路（ＢＬ電流制御回路）７０ａ，７０ｂと、ビット線セレクタ（ＢＬセレクタ）８０と、読出アンプ９０とを有する。ディジット線ドライブ回路５０およびワード線ドライブ回路５５は、図１に示した行選択部４０に相当し、ビット線電流制御回路７０ａ，７０ｂおよびビット線セレクタ８０は、図１に示した列選択部４５に相当する。
【００２７】
図１の構成から理解されるように、同一のサブアレイ行に属する複数のサブアレイ２０は、メモリセル行を共有しているが、ワード線ＷＬおよびディジット線ＤＬとソース線ＳＬは、メモリセル行に対応して、各サブアレイ２０で独立に配置される。同様に、同一のサブアレイ列に属する複数のサブアレイ２０は、メモリセル列を共有しているが、ビット線ＢＬは、メモリセル列に対応して、各サブアレイ２０で独立に配置される。
【００２８】
図３は、ＭＴＪメモリセルＭＣの構成を示す回路図である。
図３を参照して、ＭＴＪメモリセルＭＣは、ビット線ＢＬと接続されたトンネル磁気抵抗素子ＴＭＲと、トンネル磁気抵抗素子ＴＭＲおよびソース線ＳＬの間に接続されたアクセストランジスタＡＴＲとを有する。アクセス素子として用いられるアクセストランジスタＡＴＲは、代表的にはＮ−ＭＯＳトランジスタで構成され、そのゲートは対応するワード線ＷＬと接続される。ソース線ＳＬは、接地電圧Ｖｓｓと結合される。既に説明したように、トンネル磁気抵抗素子ＴＭＲの抵抗は、書込まれた記憶データのレベルに応じて、ＲｍａｘまたはＲｍｉｎとなる。
【００２９】
後ほど詳細に説明するように、ＭＴＪメモリセルへのデータ書込は、対応するディジット線ＤＬおよびビット線ＢＬの両方にデータ書込電流を供給することによって実行される。また、データ読出時には、対応するワード線ＷＬの活性化によってアクセストランジスタＡＴＲをターンオンさせて、かつビット線ＢＬとソース線ＳＬとの間に電圧差を与えることで、ＭＴＪメモリセルＭＣの抵抗（すなわち記憶データ）を反映した通過電流を生じさせる。
【００３０】
再び図２を参照して、ディジット線ドライブ回路５０は、ディジット線ＤＬの一端側を、行デコーダ３０によって示される行選択結果に応じた電圧へ駆動する。ディジット線電流制御部６０は、ディジット線ＤＬの他端側をアドレス選択結果にかかわらず固定電圧（たとえば、接地電圧Ｖｓｓ）と接続している。ワード線ドライブ回路５５は、行デコーダ３０によって示される行選択結果に応じた電圧へ、ワード線ＷＬを駆動する。
【００３１】
ビット線電流制御回路７０ａおよび７０ｂは、データ書込時に、列デコーダ３５によって示される列選択結果と、書込データＷＤＡＴおよび／ＷＤＡＴ（ＷＤＡＴの反転レベルを示す）に応じて、ビット線ＢＬの両端の電圧を駆動する。ビット線セレクタ８０は、列デコーダ３５によって示される列選択結果に基づいて、データ読出時に選択列のビット線ＢＬを読出アンプ９０と接続する。読出アンプ９０は、選択列のビット線ＢＬの通過電流に応じて、選択メモリセルからの読出データＤＯＵＴを生成する。
【００３２】
行デコーダ３０からディジット線ドライブ回路５０およびワード線ドライブ回路５５への行選択結果の伝達は、図１に示したメインワード線ＭＷＬによって実行される。これに対して、列デコーダ３５からビット線電流制御回路７０ａ，７０ｂおよびビット線セレクタ８０への列選択の伝達は、コラム選択線ＣＳＬによって実行される。
【００３３】
次に、従来における各サブアレイでのアドレス選択構成について説明する。
図４は、各サブアレイにおける行選択構成を示すブロック図である。
【００３４】
図４には、代表的に示される１つのサブアレイ行に属するサブアレイ２０のうち、サブアレイ列ＳＣ♯０に属するサブアレイ２０−０と、サブアレイ列ＳＣ♯１に属するサブアレイ２０−１とにおける、第ｘ行（ｘ：自然数）に対応する行選択構成が代表的に示される。詳細は図示しないが、同一の行選択構成は、各サブアレイにおいて各メモリセル行に対応して配置されている。
【００３５】
メインワード線ＭＷＬは、各メモリセル行に対応して設けられ、同一のサブアレイ行に属する複数のサブアレイ２０間で共有されている。サブアレイ２０−０においては、第ｘ行に対応してディジット線ＤＬ０＜ｘ＞、ワード線ＷＬ０＜ｘ＞およびソース線ＳＬ０＜ｘ＞が配置されている。同様に、サブアレイ２０−１においては、第ｘ行に対応して、ディジット線ＤＬ１＜ｘ＞、ワード線ＷＬ１＜ｘ＞およびソース線ＳＬ１＜ｘ＞が配置されている。図示を省略しているが、ＭＴＪメモリセルＭＣと、ディジット線ＤＬ、ワード線ＷＬおよびソース線ＳＬとは、図２に示したように接続されている。
【００３６】
ディジット線ドライブ回路５０は、各メモリセル行に対応して設けられた、論理ゲート２００およびドライバトランジスタ２１０を有する。論理ゲート２００は、制御信号ＷＴＥおよび第ｘ行目のメインワード線ＭＷＬ＜ｘ＞の電圧レベルのＮＡＮＤ論理演算結果を出力する。制御信号ＷＴＥは、データ書込期間にＨレベルに活性化され、それ以外ではＬレベルに非活性化される。
【００３７】
以下、本明細書においては、各サブアレイ２０において並列にデータ読出およびデータ書込が実行されるものとして説明するので、各サブアレイ２０に対しては、共通の制御信号ＷＴＥ，ＲＤＥが供給される。なお、サブアレイ２０の選択を伴って、データ読出およびデータ書込を実行する構成とする場合には、制御信号ＷＴＥ，ＲＤＥをサブアレイ行およびサブアレイ列ごとに独立に設定する構成とすればよい。
【００３８】
既に説明したように、メインワード線ＭＷＬ＜ｘ＞は、Ｌレベル（たとえば接地電圧Ｖｓｓ）にプリチャージされた状態から、データ読出時およびデータ書込時の各々において第ｘ行の選択時にＨレベルに活性化される。
【００３９】
ドライバトランジスタ２１０は、電源電圧Ｖｃｃおよび対応するディジット線ＤＬ０＜ｘ＞の一端の間に接続されており、Ｐ−ＭＯＳトランジスタで構成される。ドライバトランジスタ２１０のゲートには論理ゲート２００の出力信号が入力される。サブアレイ２０−１においても同様の構成が設けられる。
【００４０】
各サブアレイにおいて、各ディジット線ＤＬの他端は、図２に示したディジット線電流制御部６０に対応する領域で、行選択結果にかかわらず接地電圧Ｖｓｓと接続されている。したがって、代表的に図示されるディジット線ＤＬ０＜ｘ＞およびＤＬ１＜ｘ＞についても、他端側は接地電圧Ｖｓｓと接続されている。
【００４１】
したがって、各サブアレイにおいて、選択行に対応するディジット線ＤＬでは対応するドライバトランジスタ２１０のターンオンに応答して、ディジット線ドライブ回路５０からディジット線電流制御部６０へ向かう一定方向のデータ書込電流Ｉｐが流れる。
【００４２】
ワード線ドライブ回路５５は、各メモリセル行に対応して設けられた、論理ゲート２２０とドライブインバータ２３０とを有する。論理ゲート２２０は、制御信号ＲＤＥとメインワード線ＭＷＬ＜ｘ＞とのＮＡＮＤ論理演算結果を出力する。ドライブインバータ２３０は、対応するワード線ＷＬ０＜ｘ＞を論理ゲート２２０の出力信号の反転レベルで駆動する。制御信号ＲＤＥは、データ読出期間にＨレベルに活性化され、それ以外ではＬレベルに非活性化される。
【００４３】
したがって、データ読出時には、各サブアレイにおいて、選択行のワード線ＷＬは、対応する論理ゲート２２０がＬレベルを出力するのに応答して、Ｈレベルへ活性化される。一方、データ読出期間以外での各ワード線ＷＬおよびデータ読出期間での非選択行のワード線ＷＬは、Ｌレベルに非活性化されている。
【００４４】
また、ソース線ＳＬ０＜ｘ＞，ＳＬ１＜ｘ＞と同様に、各ソース線ＳＬは、アクセストランジスタＡＴＲのソース電圧を固定するために、接地電圧Ｖｓｓと接続されている。
【００４５】
このようにして、複数のサブアレイ２０間で共有されるメインワード線ＭＷＬと、各サブアレイごとに設けられたワード線ＷＬおよびディジット線ＤＬによって、階層的な行選択が実行される。
【００４６】
図５は、各サブアレイにおける列選択構成を示すブロック図である。
図５には、代表的に示される１つのサブアレイ列に属するサブアレイ２０のうち、サブアレイ行ＳＲ♯０に属するサブアレイ２０−０♯と、サブアレイ行ＳＲ♯２に属するサブアレイ２０−１♯とにおける、第ｙ列（ｙ：自然数）に対応する列選択構成が代表的に示される。詳細は図示しないが、同一の列選択構成は、各サブアレイにおいて各メモリセル列に対応して配置されている。
【００４７】
まず、データ書込のための列選択構成を説明する。
ビット線電流制御回路７０ａは、各ビット線ＢＬの一端の電圧を制御するためのビット線制御ユニット２４０ａを含み、ビット線電流制御回路７０ｂは、各ビット線ＢＬの他端の電圧を制御するためのビット線制御ユニット２４０ｂを含む。図５においては、ビット線ＢＬ０＜ｙ＞およびＢＬ１＜ｙ＞とそれに対応するビット線制御ユニット２４０ａ，２４０ｂが示されている。
【００４８】
ビット線制御ユニット２４０ａは、制御信号ＷＴＥ、書込データＷＤＡＴおよび対応するコラム選択線ＣＳＬのレベルに応じて、対応するビット線ＢＬの一端側の電圧を制御する。これに対して、ビット線制御ユニット２４０ｂは、制御信号ＷＴＥ、書込データ／ＷＤＡＴおよび対応するコラム選択線ＣＳＬのレベルに応じて、対応するビット線ＢＬ一端側の電圧を制御する。
【００４９】
たとえば、ビット線ＢＬ０＜ｙ＞に対応するビット線制御ユニット２４０ａ，２４０ｂは、制御信号ＷＴＥの非活性時（Ｌレベル）には、ビット線ＢＬ０＜ｙ＞の一端および他端を、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓのいずれとも接続しない。これに対して、制御信号ＷＴＥの活性化時（Ｈレベル）には、書込データＷＤＡＴ，／ＷＤＡＴおよび対応するコラム選択線ＣＳＬ＜ｙ＞のレベルに応じて、ビット線ＢＬ０＜ｙ＞の一端および他端を、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓの一方ずつとそれぞれ接続する。
【００５０】
具体的には、コラム選択線ＣＳＬ＜ｙ＞がＬレベル、すなわち対応するメモリセル列が非選択であるときには、ビット線ＢＬ０＜ｙ＞の一端および他端の各々は、接地電圧Ｖｓｓと非接続とされる。これに対して、コラム選択線ＣＳＬ＜ｙ＞がＨレベル、すなわち対応するメモリセル列が選択されているときには、ビット線ＢＬ０＜ｙ＞の一端および他端は、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓの一方ずつと相補的に接続される。たとえば、書込データＷＤＡＴがＨレベル（／ＷＤＡＴ＝Ｌレベル）のときには、ビット線ＢＬ０＜ｙ＞の一端が電源電圧Ｖｃｃと接続され、他端は接地電圧Ｖｓｓと接続される。反対に、書込データＷＤＡＴがＬレベル（／ＷＤＡＴ＝Ｈレベル）のときには、ビット線ＢＬ０＜ｙ＞の一端が接地電圧Ｖｓｓと接続され、他端は電源電圧Ｖｃｃと接続される。
【００５１】
この結果、データ書込時に選択列のビット線ＢＬには、書込データＷＤＡＴのレベルに応じた方向のデータ書込電流±Ｉｗが供給される。すなわち、書込データＷＤＡＴがＨレベルのときにはビット線電流制御回路７０ａから７０ｂへ向かう方向にデータ書込電流＋Ｉｗが流され、書込データＷＤＡＴがＬレベルのときにはビット線電流制御回路７０ｂから７０ａへ向かう方向にデータ書込電流−Ｉｗが流される。一方、非選択列のビット線ＢＬには、電流は流れない。
【００５２】
次に、各サブアレイにおけるデータ読出構成を説明する。
各サブアレイごとに、読出アンプ９０と接続されたグローバルビット線ＧＢＬおよびリファレンスグローバルビット線ＲＧＢＬが設けられる。図５においては、サブアレイ２０−０♯および２０−１♯に対応するグローバルビット線ＧＢＬ０，ＧＢＬ１およびリファレンスグローバルビット線ＲＧＢＬ０，ＲＧＢＬ１が代表的に示されている。
【００５３】
各サブアレイにおいて、グローバルビット線ＧＢＬは、各メモリセル列に対応して設けられる列選択スイッチ８５を介して各ビット線ＢＬと接続されている。列選択スイッチ８５は、図２に示したビット線セレクタ８０を構成している。リファレンスグローバルビット線ＲＧＢＬは、トランジスタスイッチ２５０を介して電流源２６０と接続されている。
【００５４】
列選択スイッチ８５およびトランジスタスイッチ２５０は、同様に設計されたＮ−ＭＯＳトランジスタで構成される。列選択スイッチ８５のゲートは、対応するコラム選択線ＣＳＬと接続されている。すなわち、ビット線ＢＬ０＜ｙ＞およびＢＬ１＜ｙ＞に対応する列選択スイッチ８５の各々は、コラム選択線ＣＳＬ＜ｙ＞と接続される。これにより、各サブアレイにおいて、選択列のビット線ＢＬがグローバルビット線ＧＢＬと接続される。この結果、グローバルビット線ＧＢＬには、選択メモリセルの抵抗、すなわち記憶データに応じて、抵抗ＲｍａｘまたはＲｍｉｎに対応したメモリセル電流Ｉｃｅｌｌが流される。
【００５５】
一方、トランジスタスイッチ２５０のゲートは、電源電圧Ｖｃｃと接続されて、Ｈレベルに固定される。この結果、リファレンスグローバルビット線ＲＧＢＬには、電流源２６０によって基準電流Ｉｒｅｆが流される。基準電流Ｉｒｅｆは、ＭＴＪメモリセルの抵抗ＲｍａｘおよびＲｍｉｎに対応する２種類のメモリセル電流Ｉｃｅｌｌの中間レベルに予め設定される。これにより、読出アンプ９０は、グローバルビット線ＧＢＬおよびリファレンスグローバルビット線ＲＧＢＬの通過電流を比較することによって、選択メモリセルからの読出データＤＯＵＴを生成できる。読出アンプ９０は、データ読出時に活性化される制御信号ＲＤＥに応答して動作状態とされる。
【００５６】
図６は、分割アレイ構成をするＭＲＡＭデバイスにおけるデータ書込動作およびデータ読出動作を説明する動作波形図である。図６には、サブアレイ２０−０中の選択行および選択列に対応した動作波形が示される。
【００５７】
図６を参照して、データ書込期間Ｔ１においては、チップ活性化信号である制御信号ＡＣＴとともにデータ書込を指示する制御信号ＷＴＥがＨレベルへ活性化される。さらに、データ書込対象を示すためにロウアドレスＲＡおよびコラムアドレスＣＡが有効とされる。
【００５８】
第ｘ行・第ｙ列がロウアドレスＲＡおよびコラムアドレスＣＡによって選択されると、メインワード線ＭＷＬ＜ｘ＞がＨレベルに活性化され、それに対応してサブアレイ２０−０の内部において、ディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流される。
【００５９】
一方、コラムアドレスＣＡに応答して、選択列のコラム選択線ＣＳＬ＜ｙ＞がＨレベルに活性化される。これに対応して、選択列のビット線制御ユニット２４０ａ，２４０ｂ（図５）によって、選択列のビット線ＢＬ０＜ｙ＞において、書込データＷＤＡＴのレベルに応じたデータ書込電流±Ｉｗが流される。
【００６０】
これに対して、データ読出期間Ｔ２においては、チップ活性化信号である制御信号ＡＣＴとともにデータ読出を指示する制御信号ＲＤＥがＨレベルへ活性化される。さらに、データ読出対象を示すためにロウアドレスＲＡおよびコラムアドレスＣＡが有効とされる。
【００６１】
第ｘ行・第ｙ列がロウアドレスＲＡおよびコラムアドレスＣＡによって選択されると、メインワード線ＭＷＬ＜ｘ＞がＨレベルに活性化され、それに対応してサブアレイ２０−０の内部において、ワード線ＷＬ０＜ｘ＞がＨレベルへ活性化される。この結果、選択列のビット線ＢＬ０＜ｙ＞に選択メモリセルの記憶データに応じたメモリセル電流Ｉｃｅｌｌが生じる。メモリセル電流Ｉｃｅｌｌは、コラム選択線ＣＳＬ＜ｙ＞の活性化に応答してオンした列選択スイッチ８５によって読出アンプ９０へ伝達され、読出アンプ９０は、メモリセル電流Ｉｃｅｌｌに基づいて、読出データＤＯＵＴを生成する。
【００６２】
このようにして、分割アレイ構成を有するＭＲＡＭデバイス５においては、行選択に関する階層的なアドレス選択によって、データ読出およびデータ書込が実行される。
【００６３】
図７は、分割アレイ構成に従うＭＲＡＭデバイスにおけるＭＴＪメモリセル周辺の従来の構造を示す断面図である。
【００６４】
図７を参照して、ＭＴＪメモリセルを構成するアクセストランジスタＡＴＲは、半導体基板１００上に設けられたＰ型ウェル１１０内のＮ+拡散領域１１５を用いて形成される。Ｎ+拡散領域１１５はドレインに対応する領域（以下、「ドレイン領域」と称する）と、ソースに対応する領域（以下、「ソース領域」と称する）とに分離されている。
【００６５】
ドレイン領域は、金属配線層Ｍ１，Ｍ２の配線およびコンタクト１３０を介してトンネル磁気抵抗素子ＴＭＲと電気的に接続される。トンネル磁気抵抗素子ＴＭＲは、金属配線層Ｍ３に形成されたビット線ＢＬとも電気的に接続されている。一方、ソース領域は、コンタクト１３５を介して、金属配線層Ｍ１に形成されたソース線ＳＬと接続されている。ディジット線ＤＬは、金属配線層Ｍ２に形成される。トンネル磁気抵抗素子ＴＭＲとディジット線ＤＬとは電気的に結合されてはいないが、ディジット線ＤＬを流れる電流によって生じる磁界がトンネル磁気抵抗素子ＴＭＲにおいて十分な強度を有するように、両者は近接して配置される。
【００６６】
さらに、ビット線ＢＬより上層の金属配線層Ｍ４およびＭ５を用いて、複数のサブアレイ２０間で共有されるグローバルなアドレス選択線である、メインワード線ＭＷＬおよびコラム選択線ＣＳＬが配置される。このように、分割アレイ構成を有するＭＲＡＭデバイスにおいては、必要な金属配線層数が増加してしまう。
【００６７】
（実施の形態１に従うアレイ構成）
実施の形態１に従う構成においても、ＭＲＡＭデバイスは図１および図２に示したのと同様の分割アレイ構成を有するが、各サブアレイ２０内の構成が従来とは異なっている。
【００６８】
図８は、ＭＴＪメモリセルに対応する配線の実施の形態１に従う接続を示す回路図である。
【００６９】
図８を参照して、各サブアレイ２０において、同一のメモリセル行に対応するアクセストランジスタＡＴＲのソース領域は、互いに電気的に結合され、行方向に延在されたＮ+拡散ノードＮＳＬとして設けられる。したがって、実施の形態１に従う構成においては、各サブアレイ２０において、各メモリセル行に対応して、Ｎ+拡散ノードＮＳＬが設けられる。図８には、第ｘ行および第（ｘ＋１）行にそれぞれ対応するＮ+拡散ノードＮＳＬ＜ｘ＞およびＮＳＬ＜ｘ＋１＞が代表的に示される。
【００７０】
Ｎ+拡散ノードＮＳＬは、サブアレイ２０内の領域で、対応するメインワード線／ＭＷＬと電気的に接続されている。たとえば、Ｎ+拡散ノードＮＳＬ＜ｘ＞およびＮＳＬ＜ｘ＋１＞は、対応するメインワード線／ＭＷＬ＜ｘ＞および／ＭＷＬ＜ｘ＋１＞とそれぞれ電気的に接続される。各メインワード線／ＭＷＬは、これまで説明したメインワード線ＭＷＬの反転レベルを有し、Ｈレベル（電源電圧Ｖｃｃ）にプリチャージされた状態から、データ読出時およびデータ書込時の各々に選択行においてＬレベル（接地電圧Ｖｓｓ）へ活性化される。
【００７１】
図９は、ＭＴＪメモリセル周辺の実施の形態１に従う構造を示す断面図である。
【００７２】
図９を参照して、実施の形態１に従う構成においては、図７でのソース線ＳＬが、金属配線ではなく行方向に延在されたＮ+拡散ノードＮＳＬによって実現される。したがって、メインワード線／ＭＷＬは、金属配線層Ｍ１に配置され、かつ、対応するメモリセル行の拡散ノードＮＳＬとコンタクト１３５によって電気的に接続される。コラム選択線ＣＳＬは、図７の構造においては、メインワード線ＭＷＬが配置されていた金属配線層Ｍ４に形成される。この結果、ＭＴＪメモリセルに対して必要な金属配線数は図７に示した構造から１つ減少する。
【００７３】
なお、拡散ノードＮＳＬとメインワード線／ＭＷＬとを接続するためのコンタクト１３５は、各拡散ノードＮＳＬに対して少なくとも１つ設ければよいので、図９に示すように、各ＭＴＪメモリセルごとにコンタクト１３５を設ける必要はない。
【００７４】
図１０は、各サブアレイにおける実施の形態１に従う行選択構成を示す回路図である。図１０においても、図４と同様の部分の構成が代表的に示されている。
【００７５】
図１０を図４と比較して、実施の形態１に従う構成においては、ディジット線ドライブ回路５０は、図４に示した論理ゲート２００に代えて論理ゲート２０５を有する。ドライバトランジスタ２１０は、論理ゲート２０５の出力信号をそのゲートに受ける。
【００７６】
論理ゲート２０５は、制御信号／ＷＴＥと対応するメインワード線／ＭＷＬとのＯＲ演算結果を出力する。制御信号／ＷＴＥは、これまで説明した制御信号ＷＴＥの反転レベルを有する。したがって、各ディジット線ＤＬの一端の電圧は、図４の場合と同様に設定される。
【００７７】
さらに、ワード線ドライブ回路５５は、図４に示した論理ゲート２２０に代えて論理ゲート２２５を有する。論理ゲート２２５は、制御信号／ＲＥＤと、対応するメインワード線／ＭＷＬとのＯＲ論理演算結果を出力する。制御信号／ＲＥＤは、これまで説明した制御信号ＲＤＥの反転レベルを有する。ドライブインバータ２３０は、論理ゲート２２５の出力信号に応じて対応するワード線ＷＬの電圧を駆動する。したがって、ワード線ＷＬの電圧も、図４の場合と同様に設定される。
【００７８】
一方、選択行において、アクセストランジスタＡＴＲのソース領域と接続されたＮ+拡散ノードＮＳＬは、対応するメインワード線／ＭＷＬの活性化に応答して、接地電圧Ｖｓｓに設定される。この結果、選択メモリセルにおいて、従来の構成と同様のメモリセル電流Ｉｃｅｌｌが発生する。
【００７９】
図１１は、実施の形態１に従う行選択を説明する動作波形図である。図１１には、サブアレイ２０−０における第ｘ行選択時の行選択動作が示される。
【００８０】
図１１を参照して、チップ活性化信号ＡＣＴは、図６と同様に設定され、制御信号／ＷＴＥおよび／ＲＤＥは、図６に示した制御信号ＷＴＥおよびＲＤＥの反転レベルを有する。
【００８１】
データ書込時およびデータ読出時の各々において、メインワード線／ＭＷＬ＜ｘ＞の活性化に応答して、拡散ノードＮＳＬ０＜ｘ＞もＬレベル（接地電圧Ｖｓｓ）へ設定される。これに対して、非選択行のＮ+拡散ノードＮＳＬ０＜ｘ＋１＞は、データ読出およびデータ書込の各々において、Ｈレベル（電源電圧Ｖｃｃ）に固定される。
【００８２】
データ書込期間Ｔ１において、選択行では、ドライバトランジスタ２１０のターンオンに応答して、ディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流される。一方、非選択行では、ドライバトランジスタ２１０はオフ状態を維持するので、ディジット線ＤＬ０＜ｘ＋１＞にはデータ書込電流が流されない。
【００８３】
また、非選択行において、Ｎ+拡散ノードＮＳＬがＨレベルに設定されても、対応するワード線ＷＬが非活性化（Ｌレベル）されるので、アクセストランジスタＡＴＲはオフ状態を維持する。したがって、メインワード線／ＭＷＬとＮ+拡散ノードＮＳＬとを接続しても、正常なデータ書込動作を阻害することはない。この結果、図６と同様の列選択動作によって、選択列のビット線ＢＬにデータ書込電流を供給することにより、図６と同様のデータ書込を正常に実行できる。
【００８４】
データ読出期間Ｔ２においても、図６の動作と同様に、選択行のワード線ＷＬ０＜ｘ＞がＨレベルに活性化される一方で、非選択行のワード線ＷＬ＜ｘ＋１＞はＬレベルに非活性化されたままとなる。選択行では、対応するＮ+拡散ノードＮＳＬ０＜ｘ＞がＬレベル（接地電圧Ｖｓｓ）へ設定されるので、アクセストランジスタＡＴＲはターンオンして、図６と同様のメモリセル電流Ｉｃｅｌｌが選択列のビット線ＢＬに生じる。
【００８５】
これに対して、非選択行では、対応するＮ+拡散ノードＮＳＬ０＜ｘ＋１＞はＨレベルに固定され、対応するワード線ＷＬ０＜ｘ＋１＞はＬレベルに非活性化される。したがって、非選択行においては、アクセストランジスタＡＴＲはオフ状態に維持されるので、メインワード線／ＭＷＬとＮ+拡散ノードＮＳＬとを接続しても、正常なデータ読出動作を阻害することはない。すなわち、図６と同様のデータ読出が正常に実行される。
【００８６】
このように、実施の形態１に従う構成においては、分割サブアレイ構成のＭＲＡＭデバイスにおいて、複数のサブアレイ間で共有されるグローバルなアドレス選択線（メインワード線）をアクセストランジスタＡＴＲのソース領域と電気的に結合することにより、必要な金属配線層数の削減を図ることができる。
【００８７】
この結果、メモリセルアレイ内の領域に当該ソース領域とメインワード線とを電気的に結合するコンタクトを設けるだけで、すなわちチップ面積の増加を招くことなく、金属配線層数を削減することがができる。
【００８８】
［実施の形態１の変形例］
実施の形態１の変形例においては、アクセス素子にダイオードを用いたＭＴＪメモリセルを適用する構成について説明する。
【００８９】
図１２は、ダイオードをアクセス素子とするＭＴＪメモリセルＭＣ♯の構成を示す回路図である。
【００９０】
図１２を参照して、ＭＴＪメモリセルＭＣ♯は、ビット線ＢＬと接続されたトンネル磁気抵抗素子ＴＭＲと、トンネル磁気抵抗素子ＴＭＲとＮ+拡散ノードＮＳＬとの間に接続されたアクセスダイオードＡＤとを有する。アクセスダイオードＡＤは、トンネル磁気抵抗素子ＴＭＲからソース線ＳＬに向かう方向を順方向として接続されている。ディジット線ＤＬは、アクセストランジスタを有するＭＴＪメモリセルと同様に、トンネル磁気抵抗素子ＴＭＲに近接して設けられている。
【００９１】
図１３は、図１２に示したＭＴＪメモリセルＭＣ♯の構造を説明する断面図である。
【００９２】
図１３を参照して、図９と同様に設けられたＰ型ウェル１１０の内に設けられたＮ+領域１１５の中にさらにＰ+領域１１８が設けられる。このＰ+領域１１８およびＮ+領域１１５の間のＰＮ接合によって、アクセスダイオードＡＤが実現されている。すなわち、アクセスダイオードＡＤのアノードに相当するＰ+領域１１８は、コンタクト１３０を介してトンネル磁気抵抗素子ＴＭＲと電気的に接続される。一方、アクセスダイオードＡＤのカソードに相当するＮ+領域１１５は、コンタクト１３５を介して、金属配線層Ｍ１に設けられたメインワード線／ＭＷＬと接続されている。
【００９３】
図９に示したＭＴＪメモリセルの構造と同様に、ディジット線ＤＬは、金属配線層Ｍ２に設けられ、トンネル磁気抵抗素子ＴＭＲは、金属配線層Ｍ３に設けられたビット線ＢＬと電気的に接続される。さらに、コラム選択線ＣＳＬは、金属配線層Ｍ４に配置される。
【００９４】
このような構造とすることにより、実施の形態１に従う構成において、アクセスダイオードを有するＭＴＪメモリセルを適用しても、同様の効果を享受することができる。
【００９５】
［実施の形態２］
実施の形態１においては、各メモリセル行において、アクセストランジスタＡＴＲのソース領域が対応するメモリセル行のメインワード線／ＭＷＬと接続される構成について説明した。しかしながら、この構成では、データ読出の開始時に、アクセストランジスタのソース電圧が変化してしまうため、ソース電圧が安定するまで、正確なデータ読出を実行することができなくなってしまう。
【００９６】
したがって、実施の形態２においては、データ読出開始時にアクセストランジスタのソース電圧を変動させることなく、実施の形態１と同様の効果を得ることが可能な構成について説明する。
【００９７】
図１４は、各サブアレイにおける実施の形態２に従う行選択構成を示す回路図である。図１４においては、サブアレイ２０−０および２０−１のうち、第ｘ行および第（ｘ＋１）行に対応する行選択構成が代表的に示される。詳細は図示しないが、同一の行選択構成は、各サブアレイにおいて各メモリセル行に対応して配置されている。
【００９８】
図１４を参照して、各サブアレイ２０中の各メモリセル行において、アクセストランジスタのソースと結合されたＮ+拡散ノードＮＳＬは、対応するメモリセル行以外の他のメモリセル行に対応するメインワード線ＭＷＬと接続される。たとえば、サブアレイ２０−０において、第ｘ行に対応する拡散ノードＮＳＬ０＜ｘ＞は、第（ｘ−１）行に対応するメインワード線ＭＷＬ＜ｘ−１＞と接続される。同様に、第（ｘ＋１）行に対応する拡散ノードＮＳＬ０＜ｘ＋１＞は、第ｘ行のメインワード線ＭＷＬ＜ｘ＞と接続される。
【００９９】
各メモリセル行における、論理ゲート２００，２２０、ドライバトランジスタ２１０およびドライブインバータ２３０の配置は、図４と同様であるので、詳細な説明は繰り返さない。
【０１００】
図１５は、ＭＴＪメモリセル周辺の実施の形態２に従う構造を示す断面図である。図１５には、隣接する第ｘ行および（ｘ＋１）行のＭＴＪメモリセルの断面図が示されている。
【０１０１】
図１５を参照して、実施の形態２に従う構成においては、アクセストランジスタＡＴＲのソース領域に相当するＮ+拡散ノードＮＳＬは、金属配線層Ｍ１に設けられた、他のメモリセル行に対応するメインワード線ＭＷＬとコンタクト１３５を介して接続されている。たとえば、第ｘ行のＭＴＪメモリセルにおいて、Ｎ+拡散ノードＮＳＬ０＜ｘ＞は、隣接行のメインワード線ＭＷＬ＜ｘ−１＞と接続され、第（ｘ＋１）行のＭＴＪメモリセルにおいて、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞は、隣接行のメインワード線ＭＷＬ＜ｘ＞と接続される。その他の部分におけるＭＴＪメモリセルの構造および他の配線との接続関係は図９に示したのと同様であるので詳細な説明は繰返さない。
【０１０２】
図１６は、実施の形態２に従う行選択を説明する動作波形図である。図１６においても、サブアレイ２０−０における第ｘ行選択時の行選択動作が示される。
【０１０３】
図１６を参照して、チップ活性化信号ＡＣＴおよび制御信号ＷＴＥおよびＲＤＥは、図６と同様に設定される。
【０１０４】
データ書込時およびデータ読出時の各々において、非選択行のメインワード線ＭＷＬ＜ｘ−１＞，ＭＷＬ＜ｘ＋１＞が、プリチャージレベルであるＬレベルに固定される一方で、選択行のメインワード線ＭＷＬ＜ｘ＞は、ＬレベルからＨレベルへ活性化される。
【０１０５】
行選択結果に応じて、Ｎ+拡散ノードＮＳＬ０＜ｘ＞は、メインワード線／ＭＷＬ＜ｘ−１＞と同様の電圧に設定され、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞は、メインワード線／ＭＷＬ＜ｘ＞と同様の電圧に設定される。
【０１０６】
この結果、データ書込期間Ｔ１において、選択行では、ドライバトランジスタ２１０のターンオンに応答して、ディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流される。一方、非選択行では、ドライバトランジスタ２１０はオフ状態を維持するので、ディジット線ＤＬ０＜ｘ＋１＞にはデータ書込電流が流されない。
【０１０７】
また、非選択の第（ｘ＋１）行において、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞がＨレベルに設定されるが、メインワード線ＭＷＬ＜ｘ＋１＞によって対応するワード線ＷＬ０＜ｘ＋１＞の非活性化（Ｌレベル）が維持されるので、アクセストランジスタＡＴＲはオフ状態を維持する。この結果、Ｎ+拡散ノードＮＳＬが選択行のメインワード線ＭＷＬと接続されている非選択行においても、正常なデータ書込動作が阻害されることはない。
【０１０８】
したがって、図６と同様の列選択動作によって、選択列のビット線ＢＬにデータ書込電流を供給することにより、図６と同様のデータ書込を正常に実行できる。
【０１０９】
データ読出期間Ｔ２において、選択行のＮ+拡散ノードＮＳＬ０＜ｘ＞は、プリチャージレベルであるＬレベルに維持される。この状態で、対応するワード線ＷＬ０＜ｘ＞の活性化に応答して、アクセストランジスタＡＴＲがターンオンして、図６と同様のメモリセル電流Ｉｃｅｌｌが選択列のビット線ＢＬに生じる。この際に、実施の形態１に従う構成とは異なり、データ読出開始時にアクセストランジスタＡＴＲのソース電圧が変動しないので、メモリセル電流Ｉｃｅｌｌが安定するまでの期間が短縮される。この結果、データ読出を高速化できる。
【０１１０】
また、非選択の第（ｘ＋１）行において、Ｎ+拡散ノードＮＳＬ０＜ｘ＋１＞がＨレベルに変化するが、メインワード線ＭＷＬ＜ｘ＋１＞によって対応するワード線ＷＬ０＜ｘ＋１＞の非活性化（Ｌレベル）が維持されるので、アクセストランジスタＡＴＲはオフ状態を維持する。この結果、Ｎ+拡散ノードＮＳＬが選択行のメインワード線ＭＷＬと接続されている非選択行においても、正常なデータ読出動作が阻害されることはない。
【０１１１】
以上説明したように、実施の形態２に従う構成によれば、実施の形態１と同様に、金属配線層数を削減して階層的なアドレス選択を実行できるとともに、データ読出開始時における選択メモリセルのアクセストランジスタのソース電圧変動を防止して、データ読出を高速化できる。
【０１１２】
なお、実施の形態２では、各メモリセル行において、Ｎ+拡散ノードＮＳＬが隣接行のメインワード線ＭＷＬと接続される構成例を示したが、Ｎ+拡散ノードとメインワード線ＭＷＬとの接続関係は、このような例に限定されるものではない。すなわち、隣接行に限られず、自己メモリセル行と同時に選択されることが無い他の任意のメモリセル行に対応するメインワード線ＭＷＬと、自己メモリセル行のＮ+拡散ノードＮＳＬとを接続する構成とすれば、同様の効果を実現することができる。
【０１１３】
［実施の形態３］
実施の形態３においては、アドレス選択線のうちの列選択線をアクセストランジスタＡＴＲのソースと結合することによって配線層数の削減を図る構成について説明する。
【０１１４】
図１７は、各サブアレイにおける実施の形態３に従う列選択構成を示す回路図である。図１７においても図５と同様に、サブアレイ２０−０♯，２０−１♯における第ｙ列に対応する構成が代表的に示されるが、他の各サブアレイの各メモリセル列に対しても同様の構成が設けられているものとする。
【０１１５】
図１７と図５とを比較して、実施の形態３に従う構成においては、同一のメモリセル列に対応するアクセストランジスタのソース同士を電気的に結合したＮ+拡散ノードＮＳＬ♯は、対応するコラム選択線／ＣＳＬと電気的に接続される。たとえば、拡散ノードＮＳＬ♯０＜ｙ＞およびＮＳＬ♯１＜ｙ＞は、コラム選択線／ＣＳＬ＜ｙ＞と接続される。
【０１１６】
コラム選択線／ＣＳＬは、図５に示したコラム選択線ＣＳＬの反転レベルを有し、Ｈレベルにプリチャージされた状態から、データ書込時およびデータ読出時の各々において、Ｌレベル（接地電圧Ｖｓｓ）へ活性化される。
【０１１７】
インバータ２７０は、コラム選択線／ＣＳＬの電圧レベルを反転して、列選択スイッチ８５のゲートへ与える。また、ビット線制御ユニット２４０ａ，２４０ｂにおいて、制御信号ＷＴＥ、コラム選択線／ＣＳＬおよび書込データＷＤＡＴのレベルに応じて、図５で説明したのと同様に、対応するビット線ＢＬの両端の電圧を制御する。
【０１１８】
図１８は、実施の形態３に従うＭＴＪメモリセルに対応する配線の接続を示す回路図である。
【０１１９】
図１８を参照して、実施の形態３に従う構成においては、Ｎ+拡散ノードＮＳＬ♯は、同一のメモリセル列に属するアクセストランジスタＡＴＲのソース領域同士を電気的に結合するように、列方向に延在して設けられる。すなわち、Ｎ+拡散ノードＮＳＬ♯は、各メモリセル列に対応して設けられる。
【０１２０】
図１８には、代表的に第（ｙ−１）列、第ｙ列および第（ｙ＋１）列に対応する構成が示されている。図１７に示したように、これらのメモリセル列に対応するＮ+拡散ノードＮＳＬ♯＜ｙ−１＞，ＮＳＬ♯＜ｙ＞，ＮＳＬ♯＜ｙ＋１＞は、コラム選択線／ＣＳＬ＜ｙ−１＞，／ＣＳＬ＜ｙ＞，／ＣＳＬ＜ｙ＋１＞とそれぞれ電気的に接続されている。
【０１２１】
図１９は、実施の形態３に従う列選択を説明する動作波形図である。図１９には、第ｘ行・第ｙ列の選択時におけるサブアレイ２０−０内のデータ読出およびデータ書込が示されている。
【０１２２】
図１９を参照して、制御信号ＡＣＴ，ＷＴＥ，ＲＤＥは、図６と同様に設定される。
【０１２３】
コラム選択線／ＣＳＬは、Ｈレベル（電源電圧Ｖｃｃ）にプリチャージされた状態から、データ書込時およびデータ読出時の各々において、選択列でＬレベルへ活性化される。これに伴い、各アクセストランジスタＡＴＲのソース電圧（拡散ノードＮＳＬ）の電圧も、Ｈレベルにプリチャージされた状態から、選択列においてのみＬレベル（接地電圧Ｖｓｓ）に変化することになる。
【０１２４】
データ書込期間Ｔ１においては、既に説明した行選択構成によって選択されたディジット線ＤＬ０＜ｘ＞にデータ書込電流Ｉｐが流されるとともに、コラム選択線／ＣＳＬ＜ｙ＞によって選択されたビット線ＢＬ０＜ｙ＞に書込データＷＤＡＴに応じた方向のデータ書込電流±Ｉｗが流される。
【０１２５】
これに対して、各ワード線ＷＬはＬレベルに非活性化されるので、選択列のＭＴＪメモリセルを始め各ＭＴＪメモリセルにおいてアクセストランジスタＡＴＲはオフ状態を維持される。したがって、コラム選択線／ＣＳＬとＮ+拡散ノードＮＳＬ♯とを接続しても、正常なデータ書込動作が阻害されることはない。
【０１２６】
データ読出期間Ｔ２においては、既に説明した行選択構成によって、各ディジット線ＤＬはＬレベルに非活性化されて電流が流されない。
【０１２７】
また、コラム選択線／ＣＳＬ＜ｙ＞の活性化に応答して、拡散ノードＮ+拡散ノードＮＳＬ♯０＜ｙ＞と接続された選択メモリセルにおいて、アクセストランジスタのソース電圧が接地電圧へ変化する。これにより、アクセストランジスタがターンオンする。さらに、既に説明した行選択構成によって選択行のワード線ＷＬ０＜ｘ＞が活性化されるのに応答して、選択メモリセルのアクセストランジスタＡＴＲがターンオンする。この結果、選択列のビット線ＢＬ０＜ｘ＞には、メモリセル電流Ｉｃｅｌｌが発生し、これに基づいて読出データＤＯＵＴが確定される。
【０１２８】
一方、非選択行では、ワード線ＷＬがＬレベルに維持されるので、アクセストランジスタＡＴＲのオフ状態が維持される。すなわち、選択列中の非選択メモリセル（第ｙ行以外）についても、アクセストランジスタＡＴＲのオフ状態が維持される。したがって、コラム選択線／ＣＳＬとＮ+拡散ノードＮＳＬ♯とを接続しても、正常なデータ読出動作が阻害されることはない。
【０１２９】
このように、実施の形態３に従う構成においては、アクセストランジスタ（アクセス素子）が行選択結果を示す信号線（ワード線ＷＬ）をゲートに受ける構成となっているので、列選択が階層構造になっているか否かにかかわらず、列選択結果を示す信号線（コラム選択線）をアクセストランジスタのソースと結合して、必要な金属配線層数を削減することができる。
【０１３０】
すなわち、実施の形態１および２で説明したように、階層的な行選択を実行する場合におけるグローバルな選択線（メインワード線ＭＷＬ，／ＭＷＬ）に限定されず、当該サブアレイ内で列選択を実行する選択線であっても、各メモリセル列に対応して設けられた拡散ノードＮＳＬ♯と結合する構成とすることができる。
【０１３１】
この結果、ＭＴＪメモリセルにおいて、アドレス選択のために必要な金属配線の配置に必要な金属配線層の数を削減して、製造コストを抑制できる。
【０１３２】
［実施の形態３の変形例］
実施の形態３に示したメモリセル列に関する選択線をアクセストランジスタのＮ+拡散ノードＮＳＬ♯と接続する構成においても、実施の形態１および２と同様のバリエーションを適用することができる。
【０１３３】
たとえば、図２０に示すように、各メモリセル列に対応する拡散ノードＮＳＬ♯を、他のメモリセル列（たとえば隣接メモリセル列）のコラム選択線ＣＳＬと接続することもできる。
【０１３４】
コラム選択線ＣＳＬは、実施の形態３で説明したコラム選択線／ＣＳＬと反転の電圧レベルを有し、Ｌレベル（接地電圧Ｖｓｓ）にプリチャージされた状態から、データ書込時およびデータ読出時の各々において選択列でＨレベルに活性化される。これにより、選択メモリセルのアクセストランジスタＡＴＲにおいて、データ読出開始直後のソース電圧の変動が抑制されるので、実施の形態２に従う構成と同様に、データ読出の高速化を図ることが可能となる。
【０１３５】
あるいは、図２１に示すように、列選択を階層的に実行する構成に対しても、実施の形態３を適用することができる。図２１においても、図１７と同様に、サブアレイ２０−０♯，２０−１♯における第ｙ列に対応する構成が代表的に示されている。
【０１３６】
この場合には、実施の形態３で説明したコラム選択線／ＣＳＬは、同一のサブアレイ行に属するサブアレイ間で共有されるグローバルな選択線であるメインコラム選択線／ＭＣＳＬとして設けられ、各サブアレイ内において、列選択を実行するためのコラム選択線ＣＳＬが、コラム選択線ドライバ２８０によって、対応するメインコラム選択線／ＭＣＳＬのレベルに応じて設定される。
【０１３７】
必要であれば、コラム選択線ドライバ２８０によって、サブアレイ行ＳＲ♯０，ＳＲ♯１の選択結果と、対応するメインコラム選択線／ＭＣＳＬのレベルとに応じて、各コラム選択線ＣＳＬの電圧レベルを設定する構成とすることも可能である。
【０１３８】
さらに、拡散ノードＮＳＬ♯は、対応するメインコラム選択線／ＭＣＳＬと接続される。たとえば、拡散ノードＮＳＬ♯およびＮＳＬ♯１＜ｙ＋１＞は、メインコラム選択線／ＭＣＳＬ＜ｙ＞と電気的に接続されている。
【０１３９】
このような構成としても、メインコラム選択線ＭＣＳＬを、図９に示したメインワード線／ＭＷＬと同様に金属配線層Ｍ１に設けることができるので、階層的なアドレス選択構成の採用に伴う金属配線層数の増加を抑制して、チップ製造コストの上昇を抑えることができる。
【０１４０】
あるいは、図２１の構成を図２０の構成と組合せて、各拡散ノードＮＳＬ♯を他のメモリセル列に対応するメインコラム選択線ＭＣＳＬ（／ＭＣＳＬの反転レベル）と接続して、データ読出の高速化を図ることも可能である。
【０１４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１４２】
【発明の効果】
以上説明したように、複数のサブアレイにメモリセルアレイが分割されて階層的なアドレス選択を実行する磁気記憶装置において、アドレス選択に支障を来さないように配慮してグローバルな選択線をアクセス素子と電気的に接続することにより、アクセス素子に対応して配置される配線（ソース線）の配置を省略することができる。この結果、金属配線層の数を削減して、製造コストを低減できる。
【０１４３】
特に、アクセス素子が行選択結果に応答してオン・オフするときに、アドレス選択に支障を来さないように配慮して、列選択結果を示す選択線をアクセス素子と電気的に接続することにより、アクセス素子に対応して配置される配線（ソース線）の配置を省略することができる。この結果、アドレス選択が階層的であるかどうかを問わず、金属配線層の数を削減して製造コストを低減できる。
【図面の簡単な説明】
【図１】分割アレイ構成を有するＭＲＡＭデバイスの全体構成を示すブロック図である。
【図２】図１に示されるサブアレイの構成を示すブロック図である。
【図３】ＭＴＪメモリセルの構成を示す回路図である。
【図４】各サブアレイにおける行選択構成を示すブロック図である。
【図５】各サブアレイにおける列選択構成を示すブロック図である。
【図６】分割アレイ構成をするＭＲＡＭデバイスにおけるデータ書込動作およびデータ読出動作を説明する動作波形図である。
【図７】分割アレイ構成に従うＭＲＡＭデバイスにおけるＭＴＪメモリセル周辺の従来の構造を示す断面図である。
【図８】ＭＴＪメモリセルに対応する配線の実施の形態１に従う接続を示す回路図である。
【図９】ＭＴＪメモリセル周辺の実施の形態１に従う構造を示す断面図である。
【図１０】各サブアレイにおける実施の形態１に従う行選択構成を示す回路図である。
【図１１】実施の形態１に従う行選択を説明する動作波形図である。
【図１２】ダイオードをアクセス素子とするＭＴＪメモリセルの構成を示す回路図である。
【図１３】図１２に示したＭＴＪメモリセルの構造を説明する断面図である。
【図１４】各サブアレイにおける実施の形態２に従う行選択構成を示す回路図である。
【図１５】ＭＴＪメモリセル周辺の実施の形態２に従う構造を示す断面図である。
【図１６】実施の形態２に従う行選択を説明する動作波形図である。
【図１７】各サブアレイにおける実施の形態３に従う列選択構成を示す回路図である。
【図１８】ＭＴＪメモリセルに対応する配線の実施の形態３に従う接続を示す回路図である。
【図１９】実施の形態３に従う列選択を説明する動作波形図である。
【図２０】ＭＴＪメモリセルに対応する配線の実施の形態３の変形例に従う接続を示す回路図である。
【図２１】各サブアレイにおける実施の形態３の変形例に従う列選択構成を示す回路図である。
【符号の説明】
５ ＭＲＡＭデバイス、１０ メモリセルアレイ、２０，２０−０，２０−１，２０−０♯，２０−１♯ サブアレイ、３０ 行デコーダ、３５ 列デコーダ、４０ 行選択部、４５ 列選択部、５０ ディジット線ドライブ回路、５５ ワード線ドライブ回路、７０ａ，７０ｂ ビット線電流制御回路、８５ 列選択スイッチ、１１０ Ｐ型ウェル、１１５ Ｎ+領域、１１８ Ｐ+領域、１３０，１３５ コンタクト、２１０ ドライバトランジスタ、２３０ ドライブインバータ、２４０ａ，２４０ｂ ビット線制御ユニット、２８０ コラム選択線ドライバ、ＡＤ アクセスダイオード、ＡＴＲ アクセストランジスタ、ＢＬ ビット線、ＣＳＬ，／ＣＳＬ コラム選択線、ＤＬ ディジット線、Ｍ１〜Ｍ４ 金属配線層、ＭＣ メモリセル、ＭＣＳＬ，／ＭＣＳＬ メインコラム選択線、ＭＷＬ，／ＭＷＬ メインワード線、ＮＳＬ，ＮＳＬ♯ 拡散ノード、ＳＬ ソース線、ＴＭＲ トンネル磁気抵抗素子、Ｖｃｃ 電源電圧、Ｖｓｓ 接地電圧、ＷＤＡＴ，／ＷＤＡＴ 書込データ、ＷＬ ワード線。
Claims (14)
- 行列状に配置された複数の磁性体メモリセルが配置され、かつ、行列状に整列される複数のサブアレイに分割されたメモリセルアレイと、
前記複数の磁性体メモリセルの行および列の一方に対応して、前記一方を共有する前記サブアレイに対して共通に設けられた複数のグローバル選択線とを備え、
前記複数のグローバル選択線の各々は、データ読出およびデータ書込の各々において、対応する前記一方の選択および非選択に応じた電圧に設定され、
前記複数のサブアレイの各々は、
前記複数の磁性体の列に対応して設けられた複数のビット線と、
前記複数の磁性体メモリセルの行および列の前記一方に対応して設けられ、対応する前記サブアレイ内で前記一方を選択するための複数の選択線と、
前記複数の選択線にそれぞれ対応して設けられ、各々が、対応する前記グローバル選択線の前記電圧に応じて、対応する前記選択線の電圧を駆動する複数の選択線ドライバとを含み、
前記複数の磁性体メモリセルの各々は、
対応する前記ビット線と電気的に接続された磁気抵抗素子と、
前記磁気抵抗素子と前記複数のグローバル選択線のうちの１本と間に電気的に接続されるおよびアクセス素子とを有し、
前記アクセス素子は、前記データ読出時には対応する前記サブアレイ内での行選択結果に応じてオンまたはオフし、前記データ書込時には前記行選択結果にかかわらずオフされる、磁気記憶装置。 - 前記アクセス素子は、半導体基板上に作製され、
前記磁気抵抗素子は、前記アクセス素子よりも上層に作製され、
前記複数のグローバル選択線の各々は、前記アクセス素子および前記磁気抵抗素子の中間層に作製され、
前記複数のグローバル選択線の各々と対応する前記アクセス素子とは、前記メモリセルアレイ内の領域で電気的に結合される、請求項１記載の磁気記憶装置。 - 前記複数のグローバル選択線は、前記複数の磁性体メモリセルの前記行に対応して設けられる、請求項１記載の磁気記憶装置。
- 前記複数のグローバル選択線の各々は、第１の電圧にプリチャージされた状態から、前記データ読出および前記データ書込の各々において対応する前記行が選択された場合に前記第１の電圧よりも高い第２の電圧へ設定される、請求項３記載の磁気記憶装置。
- 前記複数のグローバル選択線の各々は、第１の電圧にプリチャージされた状態から、前記データ読出および前記データ書込の各々において対応する前記行が選択された場合に前記第１の電圧よりも低い第２の電圧へ設定される、請求項３記載の磁気記憶装置。
- 前記アクセス素子は、対応する前記ビット線から対応する前記グローバル選択線へ向かう方向を順方向として接続されたダイオードで構成され、
前記複数の選択線の各々は、前記データ書込時における前記対応するサブアレイ内での前記行選択結果を示すためのディジット線を含む、請求項５記載の磁気記憶装置。 - 前記複数の選択線の各々は、データ読出時における前記対応するサブアレイ内での前記行選択結果を示すためのワード線と、データ書込時における前記対応するサブアレイ内での前記行選択結果を示すためのディジット線とを含み、
前記アクセス素子は、対応する前記ワード線と接続されたゲートを有する電界効果型トランジスタで構成され、
前記複数の選択線ドライバの各々は、対応する前記行が選択された前記データ読出時に、対応する前記グローバル選択線の電圧レベルに応じて、対応する前記ワード線を対応する前記アクセス素子がオン可能な電圧へ駆動する、請求項４または請求項５記載の磁気記憶装置。 - 前記複数のグローバル選択線は、前記複数の磁性体メモリセルの前記列に対応して設けられ、
前記複数の選択線の各々は、前記データ書込および前記データ読出の各々における前記対応するサブアレイ内での前記行選択結果を示すためのコラム選択線を含む、請求項１記載の磁気記憶装置。 - 前記複数のグローバル選択線の各々は、第１の電圧にプリチャージされた状態から、前記データ読出および前記データ書込の各々において対応する前記列が選択された場合に前記第１の電圧よりも高い第２の電圧へ設定される、請求項８記載の磁気記憶装置。
- 前記複数のグローバル選択線の各々は、第１の電圧にプリチャージされた状態から、前記データ読出および前記データ書込の各々において対応する前記列が選択された場合に前記第１の電圧よりも低い第２の電圧へ設定される、請求項８記載の磁気記憶装置。
- 前記第１および第２の電圧の低い方は、接地電圧に相当する、請求項４、５、９および１０のいずれか１項に記載の磁気記憶装置。
- 行列状に配置された複数の磁性体メモリセルと、
前記複数の磁性体メモリセルの列に対応して配置された複数のデータ線と、
前記列に対応して設けられた複数のデータ線選択線と、
前記複数の磁性体メモリセルの行に対応して設けられた複数の行選択線とを備え、
前記複数の磁性体メモリセルの各々は、
対応する前記ビット線と電気的に接続された磁気抵抗素子と、
前記磁気抵抗素子と前記複数のデータ線選択線のうちの１本と間に電気的に接続されるおよびアクセス素子とを有し、
前記アクセス素子は、前記データ読出時には対応する前記行の選択結果に応じてオンまたはオフし、前記データ書込時には前記対応する行の選択結果にかかわらずオフされる、磁気記憶装置。 - 前記複数のデータ線選択線の各々は、対応する前記列の選択および非選択に応じて異なる電圧へ設定され、
前記複数の行選択線の各々は、対応する前記行の選択および非選択に応じて異なる電圧へ設定され、
前記複数の磁性体メモリセルのうちの対応する１つにおいて、前記アクセス素子と接続された前記データ線選択線と、対応する前記行選択線とは、それぞれ異なる電圧へ設定される、請求項１２記載の磁気記憶装置。 - 前記アクセス素子は、対応する前記行選択線と接続されたゲートを有する電界効果型トランジスタで構成される、請求項１１記載の磁気記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374254A JP4274790B2 (ja) | 2002-12-25 | 2002-12-25 | 磁気記憶装置 |
| US10/461,429 US6778434B2 (en) | 2002-12-25 | 2003-06-16 | Magnetic random access memory device with a reduced number of interconnections for selection of address |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374254A JP4274790B2 (ja) | 2002-12-25 | 2002-12-25 | 磁気記憶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004206788A true JP2004206788A (ja) | 2004-07-22 |
| JP2004206788A5 JP2004206788A5 (ja) | 2006-01-12 |
| JP4274790B2 JP4274790B2 (ja) | 2009-06-10 |
Family
ID=32652673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002374254A Expired - Fee Related JP4274790B2 (ja) | 2002-12-25 | 2002-12-25 | 磁気記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6778434B2 (ja) |
| JP (1) | JP4274790B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269045B2 (en) | 2005-06-08 | 2007-09-11 | Kabushiki Kaisha Toshiba | Magnetic random access memory with interconnected write lines |
| JP2009164319A (ja) * | 2008-01-04 | 2009-07-23 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| WO2010041632A1 (ja) * | 2008-10-06 | 2010-04-15 | 株式会社日立製作所 | 半導体装置 |
| JP2013196717A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体記憶装置およびその駆動方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882553B2 (en) * | 2002-08-08 | 2005-04-19 | Micron Technology Inc. | Stacked columnar resistive memory structure and its method of formation and operation |
| FR2871921A1 (fr) * | 2004-06-16 | 2005-12-23 | St Microelectronics Sa | Architecture de memoire a lignes d'ecriture segmentees |
| US7372728B2 (en) * | 2004-06-16 | 2008-05-13 | Stmicroelectronics, Inc. | Magnetic random access memory array having bit/word lines for shared write select and read operations |
| US7209383B2 (en) * | 2004-06-16 | 2007-04-24 | Stmicroelectronics, Inc. | Magnetic random access memory array having bit/word lines for shared write select and read operations |
| US7079415B2 (en) * | 2004-06-30 | 2006-07-18 | Stmicroelectronics, Inc. | Magnetic random access memory element |
| US7136298B2 (en) * | 2004-06-30 | 2006-11-14 | Stmicroelectronics, Inc. | Magnetic random access memory array with global write lines |
| US7301800B2 (en) * | 2004-06-30 | 2007-11-27 | Stmicroelectronics, Inc. | Multi-bit magnetic random access memory element |
| US7106621B2 (en) * | 2004-06-30 | 2006-09-12 | Stmicroelectronics, Inc. | Random access memory array with parity bit structure |
| US7352633B2 (en) * | 2005-09-30 | 2008-04-01 | Intel Corporation | Multibit memory cell |
| US7345912B2 (en) * | 2006-06-01 | 2008-03-18 | Grandis, Inc. | Method and system for providing a magnetic memory structure utilizing spin transfer |
| US20090267042A1 (en) * | 2008-04-24 | 2009-10-29 | Happ Thomas D | Integrated Circuit and Method of Manufacturing an Integrated Circuit |
| KR102124209B1 (ko) * | 2014-04-14 | 2020-06-18 | 삼성전자주식회사 | 반도체 메모리 장치 |
| US20170345496A1 (en) * | 2016-05-25 | 2017-11-30 | Intel Corporation | Asymmetrical write driver for resistive memory |
| JP2020087493A (ja) * | 2018-11-26 | 2020-06-04 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| US6272041B1 (en) | 2000-08-28 | 2001-08-07 | Motorola, Inc. | MTJ MRAM parallel-parallel architecture |
| DE10050365A1 (de) | 2000-10-11 | 2002-05-16 | Infineon Technologies Ag | MRAM-Anordnung |
| JP4033690B2 (ja) * | 2002-03-04 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2003346474A (ja) | 2002-03-19 | 2003-12-05 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP3898556B2 (ja) * | 2002-04-22 | 2007-03-28 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
-
2002
- 2002-12-25 JP JP2002374254A patent/JP4274790B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-16 US US10/461,429 patent/US6778434B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269045B2 (en) | 2005-06-08 | 2007-09-11 | Kabushiki Kaisha Toshiba | Magnetic random access memory with interconnected write lines |
| JP2009164319A (ja) * | 2008-01-04 | 2009-07-23 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| WO2010041632A1 (ja) * | 2008-10-06 | 2010-04-15 | 株式会社日立製作所 | 半導体装置 |
| US8837251B2 (en) | 2008-10-06 | 2014-09-16 | Hitachi, Ltd. | Semiconductor device with low voltage programming/erasing operation |
| US9177628B2 (en) | 2008-10-06 | 2015-11-03 | Hitachi, Ltd. | Semiconductor device with low voltage programming/erasing operations |
| JP2013196717A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体記憶装置およびその駆動方法 |
| US8848457B2 (en) | 2012-03-16 | 2014-09-30 | Kabushiki Kaisha Toshiba | Semiconductor storage device and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040125650A1 (en) | 2004-07-01 |
| US6778434B2 (en) | 2004-08-17 |
| JP4274790B2 (ja) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5103472B2 (ja) | スピン移動を利用して磁気メモリ構造を提供する方法およびシステム | |
| JP4274790B2 (ja) | 磁気記憶装置 | |
| JP4656720B2 (ja) | 薄膜磁性体記憶装置 | |
| US6873561B2 (en) | Semiconductor memory device operating with low current consumption | |
| US8634232B2 (en) | Write driver circuit for MRAM, MRAM and layout structure thereof | |
| US6903963B2 (en) | Thin-film magnetic memory device executing data writing with data write magnetic fields in two directions | |
| US6778445B2 (en) | Pipeline nonvolatile memory device with multi-bit parallel read and write suitable for cache memory. | |
| JP4771631B2 (ja) | 薄膜磁性体記憶装置 | |
| US8189369B2 (en) | Semiconductor device | |
| JP2004103174A (ja) | 半導体記憶装置 | |
| TWI480870B (zh) | Semiconductor device | |
| US6903965B2 (en) | Thin film magnetic memory device permitting high precision data read | |
| JP5227133B2 (ja) | 半導体記憶装置 | |
| JP2003346473A (ja) | 薄膜磁性体記憶装置 | |
| JP4208500B2 (ja) | 薄膜磁性体記憶装置 | |
| JP4346373B2 (ja) | 半導体装置 | |
| JP2007317948A (ja) | 不揮発性記憶装置 | |
| JP5315940B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP5331998B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2004103202A (ja) | 薄膜磁性体記憶装置 | |
| JP2007122838A (ja) | 半導体記憶装置 | |
| JP5140859B2 (ja) | 半導体装置 | |
| JP2009140605A (ja) | 不揮発性記憶装置、およびその制御方法 | |
| JP2008071384A (ja) | 半導体記憶装置 | |
| WO2011055420A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |