CN101047336A - 共射共基电路和半导体装置 - Google Patents

共射共基电路和半导体装置 Download PDF

Info

Publication number
CN101047336A
CN101047336A CNA2007100897110A CN200710089711A CN101047336A CN 101047336 A CN101047336 A CN 101047336A CN A2007100897110 A CNA2007100897110 A CN A2007100897110A CN 200710089711 A CN200710089711 A CN 200710089711A CN 101047336 A CN101047336 A CN 101047336A
Authority
CN
China
Prior art keywords
mos transistor
depletion type
type mos
channel depletion
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100897110A
Other languages
English (en)
Other versions
CN101047336B (zh
Inventor
井村多加志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101047336A publication Critical patent/CN101047336A/zh
Application granted granted Critical
Publication of CN101047336B publication Critical patent/CN101047336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种具有高的电源抑制比且可以工作于低电压的参考电压电路。该参考电压电路包括偏置电路，构造成使得耗尽型晶体管(3)串联连接到负载电路的电源电压供给端，用于检测流过该负载电路以作为电流源工作的增强型MOS晶体管(4)连接到该负载电路，耗尽型MOS晶体管(5)串联连接到该晶体管(4)，且晶体管(5)的栅极端连接到晶体管(5)的源极端，其中耗尽型晶体管(3)的栅极端连接到耗尽型晶体管(5)的源极端。

Description

共射共基电路和半导体装置
技术领域
本发明涉及一种半导体装置，更具体地涉及一种用于减小响应于电源电压波动的输出电压波动的共射共基电路。
背景技术
为了改善模拟电路的电源抑制比，常规广泛使用的方法是添加共射共基电路。以参考电压电路为例，该参考电压电路用于响应于电源电压波动和温度变化而得到稳定输出电压。传统上，使用了用于参考电压的半导体装置(日本已审专利公开No.Hei 7-74976)的图2所示电路。图2示出了等效电路。在传统参考电压电路中，耗尽型MOS晶体管1的源极端和增强型MOS晶体管2的漏极端串联连接在电源电压供给端101和接地电势100之间，且各个节点和其栅极端连接在一起。该节点用做参考电压输出端102(下文中称为ED型参考电压电路)。在各个晶体管工作于饱和状态的范围内，即使电源电压供给端101的电压波动，参考电压输出端102不受电压波动的影响。
然而，实际上，参考电压输出端102的电压受到耗尽型MOS晶体管1的沟道长度调制效应的影响而波动。因此，难以构建具有高的电源抑制比的参考电压电路。为了抑制沟道长度调制效应并将电源电压的波动抑制在短时间内以免影响参考电压，还使用图3所示的电路。
在图3所示的参考电压电路中，耗尽型MOS晶体管3设于参考电压电路和电源电压供给端101之间。在耗尽型MOS晶体管3A中，背栅极端用做接地电势，偏置电压供给装置201连接到栅极端。
耗尽型MOS晶体管3作为所谓的共射共基电路工作，且工作成使得供给到ED型参考电压电路200的电压不随电源电压供给端101的电压波动而变化。图1的参考电压电路和电子装置(日本专利申请公开No.2003-295957)说明了偏置电压供给装置201的实际结构。图4示出了与图1等效的日本专利申请公开No.2003-295957的电路。
该电路为具有两个沟道参考电压输出的参考电压电路。注意ED型参考电压电路200，可以认为，作为共射共基电路工作的耗尽型MOS晶体管3连接到ED型参考电压电路200，且耗尽型MOS晶体管3连接到包括耗尽型MOS晶体管6、增强型MOS晶体管7、和耗尽型MOS晶体管8的偏置电压供给装置201。类似地，可以估定耗尽型MOS晶体管8连接到包括耗尽型MOS晶体管1、增强型MOS晶体管2、和耗尽型MOS晶体管3的偏置电压供给装置。
近年来，由于移动装置广泛地可获得，且出于其他原因，对于实现使用相同容量的电池可以工作更长时间的低功耗电路的需求正在增长。随同上述情形，具有与传统参考电压电路相当或者更优性能且可以工作于更低电压的参考电压电路是优选的。
在图4所示电路中，当所有晶体管的背栅极端处于接地电势时，考虑不会观察到电源抑制比退化的情形下的最低工作电压。为此，要求形成电路的所有晶体管执行饱和工作。
这种情况下，当两个ED型参考电压电路的特性相同时，耗尽型MOS晶体管3和8的栅极-源极电压都变为零，且都作为共射共基电路工作的耗尽型MOS晶体管3和8的特性分别相同。因此，最低工作电压VDD(min)表达为如下方程：
VDD(min)＝Vref+|VT2(VSB2＝Vref)|+|VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)|，...
(方程1)
其中Vref为参考电压输出端102的输出电压，VT2(VSB2＝Vref)为当源极-背栅极电压为Vref时增强型MOS晶体管2的阈值电压，VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)为当源极-背栅极电压为Vref+|VT2(VSB2＝Vref)|时MOS晶体管3的阈值电压。
当电源电压低于方程1中表达的VDD(min)时，工作为共射共基电路的耗尽型MOS晶体管3和8工作于不饱和状态，因此输出电阻变小且电源抑制比显著退化。
发明内容
为了解决上述问题而实施本发明，本发明的目标是提供一种参考电压电路以及用在更低工作电压下具有相当于或者优于传统电路的电源抑制比的共射共基电路的电子装置。
为了获得上述目标，根据本发明的一个方面，参考电压电路包括偏置电压供给装置，其可以将低于栅极电势的电压供给到工作为共射共基电路的N沟道耗尽型MOS晶体管的源极电势，或者可以将高于栅极电势的电压供给到工作为共射共基电路的P沟道耗尽型MOS晶体管的源极电势。通过使晶体管饱和工作所需的最低电压的绝对值变小，参考电压电路的最低工作电压可以降低而不退化电源抑制比。
此外，根据本发明采用了一种结构，其中控制电流源检测流过作为该共射共基电路的负载工作的电路的电流，且该控制电流源的电流用于确定该共射共基电路的偏置电压，因此由于该过程变化引起的偏置电压波动得到抑制。
与传统电路相比，根据本发明的参考电压电路可以工作于更低的电源电压而不退化电源抑制比。
附图说明
在附图中：
图1为示出了使用根据本发明的共射共基电路的半导体装置的第一实施例的电路图；
图2示出了传统参考电压电路的结构的示例；
图3示出了另一个传统参考电压电路的结构的示例；
图4示出了又一个传统参考电压电路的结构的示例；
图5为示出了使用根据本发明的共射共基电路的半导体装置的第一实施例的电路图；
图6为示出了使用根据本发明的共射共基电路的半导体装置的第二实施例的电路图；以及
图7为示出了使用根据本发明的共射共基电路的半导体装置的第三实施例的电路图。
具体实施方式
(实施例1)
图1为示出了使用根据本发明的共射共基电路的半导体装置的第一实施例的电路图。N沟道耗尽型晶体管1和N沟道增强型MOS晶体管2形成ED型参考电压电路200。工作为共射共基电路的N沟道耗尽型晶体管3串联连接到ED型参考电压电路200。作为控制电流源的N沟道增强型MOS晶体管4并联连接N沟道增强型MOS晶体管2。栅极端和源极端相互连接的N沟道耗尽型MOS晶体管5串联连接N沟道增强型MOS晶体管4。此外，N沟道耗尽型MOS晶体管5的源极端连接到N沟道耗尽型晶体管3的栅极端。N沟道增强型MOS晶体管4和N沟道耗尽型MOS晶体管5形成偏置电压供给装置201，用于将恒定的偏置电压供给到作为共射共基电路工作的N沟道耗尽型晶体管3。
在上述电路中，当N沟道增强型MOS晶体管2和4的特性和跨导系数以及N沟道耗尽型MOS晶体管3和5的特性和跨导系数相同时，各个耗尽型晶体管的源极-背栅极电压-漏极电流特性相同，且各个耗尽型晶体管的漏极电流相同，且因此各个耗尽型晶体管的源极电势相同。
这里，例如通过固定长度L并使宽度W更大，使N沟道增强型MOS晶体管4的跨导系数大于N沟道增强型MOS晶体管2的跨导系数，则可以使MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势。
具体而言，通过使N沟道耗尽型MOS晶体管5的跨导系数小于N沟道耗尽型MOS晶体管3的跨导系数，则可以使N沟道耗尽型MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势。
备选地，通过同时实施上述两个方面，则可以使N沟道耗尽型MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势。
在如上所述结构中，最低工作电压VDD(min)表达为如下方程：
VDD(min)＝Vref+|VT2(VSB2＝Vref)|+|VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)|+Vgs3，...
(方程2)
其中Vref为参考电压输出端102的输出电压，VT2(VSB2＝Vref)为当源极-背栅极电压为Vref时增强型MOS晶体管2的阈值电压，VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)为当源极-背栅极电压为Vref+|VT2(VSB2＝Vref)|时MOS晶体管3的阈值电压，Vgs3为MOS晶体管3的栅极-源极电压。
这种情况下，因为MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势，Vgs3＜3，因此可以使最低工作电压VDD(min)低于传统配置的最低工作电压。
此外，除了用作图1中的参考电压电路之外，通过将根据本发明的该共射共基电路如图5所示用作源极跟随器电路，可以获得类似的效果。
(实施例2)
图6为示出了使用根据本发明的共射共基电路的半导体装置的第二实施例的电路图。
该电路构造成使得，作为共射共基电路工作的N沟道耗尽型晶体管10和3连接到包括N沟道耗尽型晶体管1、N沟道耗尽型晶体管9、N沟道增强型MOS晶体管2、以及一组电阻11的ED型参考电压电路203。
作为控制电流源的N沟道增强型MOS晶体管4并联连接该组电阻11。此外，栅极端连接到源极端的N沟道耗尽型MOS晶体管5串联连接到N沟道增强型MOS晶体管4。
此外，N沟道耗尽型MOS晶体管5的源极端连接到N沟道耗尽型晶体管10和3的栅极端，且N沟道增强型MOS晶体管4和N沟道耗尽型MOS晶体管5形成偏置电压供给装置201，用于将恒定的偏置电压供给到工作为共射共基电路的N沟道耗尽型晶体管10和3。
在该电路中，通过使N沟道耗尽型MOS晶体管5的跨导系数小于N沟道耗尽型MOS晶体管3的跨导系数，可以使N沟道耗尽型MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势。在该构造中，与实施例1的情形相似，最低工作电压VDD(min)表达为方程(2)。因为MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势，Vgs3＜3，因此可以使最低工作电压VDD(min)低于传统配置的最低工作电压。
就这些晶体管的跨导系数之间的关系而言，与第一实施例中所描述相似的构造可以获得相似的效应。
(实施例3)
图7为示出了使用根据本发明的共射共基电路的半导体装置的第三实施例的电路图。
与第二实施例的情形相似，该电路构造成使得，作为共射共基电路工作的N沟道耗尽型晶体管3连接到包括N沟道耗尽型晶体管1、N沟道耗尽型晶体管9、N沟道增强型MOS晶体管2、以及一组电阻11的ED型参考电压电路203，且作为共射共基电路工作的N沟道耗尽型晶体管10的栅极连接到N沟道耗尽型晶体管3的源极端。
作为控制电流源的N沟道增强型MOS晶体管4并联连接该组电阻11。此外，栅极端连接到源极端的N沟道耗尽型MOS晶体管5串联连接到N沟道增强型MOS晶体管4。
此外，N沟道耗尽型MOS晶体管5的源极端连接到N沟道耗尽型晶体管3的栅极端，且N沟道增强型MOS晶体管4和N沟道耗尽型MOS晶体管5形成偏置电压供给装置201，用于将恒定的偏置电压供给到作为共射共基电路工作的N沟道耗尽型晶体管3。
在该电路中，同样，通过使N沟道耗尽型MOS晶体管5的跨导系数小于N沟道耗尽型MOS晶体管3的跨导系数，可以使N沟道耗尽型MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势。在该构造中，与实施例1的情形相似，最低工作电压VDD(min)表达为方程2。因为MOS晶体管5的源极电势低于N沟道耗尽型MOS晶体管3的源极电势，Vgs3＜3，因此可以使最低工作电压VDD(min)低于传统配置的最低工作电压。

Claims (19)

1.一种共射共基电路，包括：
第一N沟道耗尽型MOS晶体管，源极和栅极相互连接；
第二N沟道耗尽型MOS晶体管，栅极连接到所述第一N沟道耗尽型MOS晶体管的栅极，用于将功率供给到连接到所述第二N沟道耗尽型MOS晶体管的源极的负载电路；以及
控制电流源，连接到所述第一N沟道耗尽型MOS晶体管的源极，所述控制电流源受到通过所述负载电路的电流控制，
其中，所述第一N沟道耗尽型MOS晶体管的漏极-源极电压设置为高于阈值电压，所述衬底电势设置为低于所述第一N沟道耗尽型MOS晶体管的源极电势，且
所述第二N沟道耗尽型MOS晶体管的漏极-源极电压设置为高于阈值电压，所述衬底电势设置为低于所述第二N沟道耗尽型MOS晶体管的源极电势。
2.根据权利要求1的共射共基电路，其中所述第一N沟道耗尽型MOS晶体管的衬底电势和所述第二N沟道耗尽型MOS晶体管的衬底电势接地。
3.根据权利要求1的共射共基电路，其中所述控制电流源包括第一N沟道增强型MOS晶体管，其栅极连接到所述负载电路且漏极连接到所述第一N沟道耗尽型MOS晶体管的源极。
4.包括根据权利要求3的共射共基电路的一种半导体装置，其中所述负载电路为参考电压电路，包括：
第三N沟道耗尽型MOS晶体管，其漏极连接到第二N沟道耗尽型MOS晶体管的源极，且其源极连接到所述第二N沟道耗尽型MOS晶体管的栅极；以及
第二N沟道增强型MOS晶体管，漏极和栅极连接到所述第三N沟道耗尽型MOS晶体管的源极。
5.包括根据权利要求3的共射共基电路的一种半导体装置，其中所述负载电路为源极跟随器电路，包括：
第三N沟道耗尽型MOS晶体管，漏极连接到第二N沟道耗尽型MOS晶体管的源极；以及
第二N沟道增强型MOS晶体管，漏极和栅极连接到所述第三N沟道耗尽型MOS晶体管的源极。
6.一种包括共射共基电路的半导体装置，所述共射共基电路包括：
第一N沟道耗尽型MOS晶体管，源极和栅极相互连接；
第二N沟道耗尽型MOS晶体管，栅极连接到所述第一N沟道耗尽型MOS晶体管的栅极；
第三N沟道耗尽型MOS晶体管，漏极连接到所述第二N沟道耗尽型MOS晶体管的源极，且源极和栅极相互连接；
第二N沟道增强型MOS晶体管，漏极连接到所述第三N沟道耗尽型MOS晶体管的源极；
第一N沟道增强型MOS晶体管，漏极连接到所述第一N沟道耗尽型MOS晶体管的源极；
第四N沟道耗尽型MOS晶体管，栅极连接到所述第一N沟道耗尽型MOS晶体管的栅极；
第五N沟道耗尽型MOS晶体管，漏极连接到所述第四N沟道耗尽型MOS晶体管的源极，且栅极连接到所述第三N沟道耗尽型MOS晶体管的源极；以及
多个串联连接的电阻，连接到所述第一和第二N沟道增强型MOS晶体管的栅极并连接到所述第五N沟道耗尽型MOS晶体管的源极，
其中，所述共射共基电路构造成使得从所述多个串联连接的电阻的任意连接点输出正的恒定电压，以及
所有MOS晶体管的衬底电势接地。
7.一种包括共射共基电路的半导体装置，所述共射共基电路包括：
第一N沟道耗尽型MOS晶体管，源极和栅极相互连接；
第二N沟道耗尽型MOS晶体管，栅极连接到所述第一N沟道耗尽型MOS晶体管的栅极；
第三N沟道耗尽型MOS晶体管，漏极连接到所述第二N沟道耗尽型MOS晶体管的源极，且源极和栅极相互连接；
第二N沟道增强型MOS晶体管，漏极连接到所述第三N沟道耗尽型MOS晶体管的源极；
第一N沟道增强型MOS晶体管，漏极连接到所述第一N沟道耗尽型MOS晶体管的源极；
第四N沟道耗尽型MOS晶体管，栅极连接到所述第二N沟道耗尽型MOS晶体管的栅极；
第五N沟道耗尽型MOS晶体管，漏极连接到所述第四N沟道耗尽型MOS晶体管的源极，且栅极连接到所述第三N沟道耗尽型MOS晶体管的源极；以及
多个串联连接的电阻，连接到所述第一和第二N沟道增强型MOS晶体管的栅极并连接到所述第五N沟道耗尽型MOS晶体管的源极，
其中，所述共射共基电路构造成使得从所述多个串联连接的电阻的任意连接点输出正的恒定电压，以及
所有MOS晶体管的衬底电势接地。
8.一种根据权利要求4的半导体装置，其中所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数。
9.一种根据权利要求5的半导体装置，其中所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数。
10.一种根据权利要求6的半导体装置，其中所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数。
11.一种根据权利要求7的半导体装置，其中所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数。
12.一种根据权利要求4的半导体装置，其中所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
13.一种根据权利要求5的半导体装置，其中所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
14.一种根据权利要求6的半导体装置，其中所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
15.一种根据权利要求7的半导体装置，其中所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
16.一种根据权利要求4的半导体装置，其中
所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数，且
所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
17.一种根据权利要求5的半导体装置，其中
所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数，且
所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
18.一种根据权利要求6的半导体装置，其中
所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数，且
所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
19.一种根据权利要求7的半导体装置，其中
所述第一N沟道增强型MOS晶体管的跨导系数形成为大于所述第二N沟道增强型MOS晶体管的跨导系数，且
所述第一N沟道耗尽型MOS晶体管的跨导系数形成为小于所述第二N沟道耗尽型MOS晶体管的跨导系数。
CN2007100897110A 2006-03-27 2007-03-27 共射共基电路和半导体装置 Active CN101047336B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-085728 2006-03-27
JP2006085728A JP4761458B2 (ja) 2006-03-27 2006-03-27 カスコード回路および半導体装置
JP2006085728 2006-03-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102270115A Division CN101894841B (zh) 2006-03-27 2007-03-27 共射共基电路和半导体装置

Publications (2)

Publication Number Publication Date
CN101047336A true CN101047336A (zh) 2007-10-03
CN101047336B CN101047336B (zh) 2012-01-25

Family

ID=38532455

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007100897110A Active CN101047336B (zh) 2006-03-27 2007-03-27 共射共基电路和半导体装置
CN2010102270115A Active CN101894841B (zh) 2006-03-27 2007-03-27 共射共基电路和半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102270115A Active CN101894841B (zh) 2006-03-27 2007-03-27 共射共基电路和半导体装置

Country Status (5)

Country Link
US (1) US7479821B2 (zh)
JP (1) JP4761458B2 (zh)
KR (1) KR101099406B1 (zh)
CN (2) CN101047336B (zh)
TW (1) TWI390829B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402237A (zh) * 2010-09-14 2012-04-04 精工电子有限公司 恒流电路
CN103309388A (zh) * 2012-03-13 2013-09-18 精工电子有限公司 基准电压电路
CN101728383B (zh) * 2008-10-31 2014-12-24 株式会社半导体能源研究所 逻辑电路
CN107992145A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种具有超低功耗特性的电压基准电路

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838596B2 (ja) * 2006-02-09 2011-12-14 セイコーインスツル株式会社 定電流回路
JP4524688B2 (ja) * 2007-01-23 2010-08-18 エルピーダメモリ株式会社 基準電圧発生回路及び半導体集積回路装置
JP5121587B2 (ja) * 2008-06-06 2013-01-16 旭化成エレクトロニクス株式会社 基準電圧回路
US7808308B2 (en) * 2009-02-17 2010-10-05 United Microelectronics Corp. Voltage generating apparatus
JP5306094B2 (ja) 2009-07-24 2013-10-02 セイコーインスツル株式会社 基準電圧回路及び電子機器
JP5506594B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 基準電圧回路
JP5470128B2 (ja) * 2010-03-26 2014-04-16 ローム株式会社 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路
CN102467145A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种采用高压耗尽nmos管结构的高压转低压电源电路
US9064722B2 (en) * 2012-03-13 2015-06-23 International Business Machines Corporation Breakdown voltage multiplying integration scheme
US20140368279A1 (en) * 2013-06-18 2014-12-18 Auriga Measurement Systems, LLC Direct Biasing A Gate Electrode Of A Radio Frequency Power Amplifier Through a Driver Stage
JP6317269B2 (ja) * 2015-02-02 2018-04-25 ローム株式会社 定電圧生成回路
JP6442322B2 (ja) 2015-02-26 2018-12-19 エイブリック株式会社 基準電圧回路および電子機器
US9851740B2 (en) * 2016-04-08 2017-12-26 Qualcomm Incorporated Systems and methods to provide reference voltage or current
CN106656077A (zh) * 2016-12-31 2017-05-10 唯捷创芯(天津)电子技术股份有限公司 具有待机模式的宽带射频功率放大器、芯片及通信终端
CN107943183A (zh) * 2017-12-06 2018-04-20 电子科技大学 一种超低功耗的电压基准电路
JP6993243B2 (ja) * 2018-01-15 2022-01-13 エイブリック株式会社 逆流防止回路及び電源回路
JP7000187B2 (ja) 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
JP7092692B2 (ja) * 2019-01-22 2022-06-28 エイブリック株式会社 応力補償制御回路及び半導体センサ装置
JP7240075B2 (ja) * 2019-07-08 2023-03-15 エイブリック株式会社 定電圧回路
CN110221648A (zh) * 2019-07-12 2019-09-10 贵州导芯集成电路科技有限公司 一种高电源纹波抑制比的耗尽型参考电压源
US20230140757A1 (en) * 2020-02-19 2023-05-04 Rohm Co., Ltd. Clamp circuit
JP7479765B2 (ja) 2020-08-21 2024-05-09 エイブリック株式会社 基準電圧回路
CN114115420B (zh) * 2021-11-25 2022-11-29 合肥宽芯电子技术有限公司 一种e/d_nmos基准电压源
CN114384965A (zh) * 2022-01-12 2022-04-22 电子科技大学 一种增强型fvf电路
CN114362734B (zh) * 2022-03-18 2022-07-22 成都市易冲半导体有限公司 耐极低负压功率信号开关的衬底电压动态选择方法及电路

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953807A (en) * 1973-08-09 1976-04-27 Rca Corporation Current amplifier
US4528496A (en) * 1983-06-23 1985-07-09 National Semiconductor Corporation Current supply for use in low voltage IC devices
JPH02245810A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 基準電圧発生回路
EP0561469A3 (en) * 1992-03-18 1993-10-06 National Semiconductor Corporation Enhancement-depletion mode cascode current mirror
US5394079A (en) * 1993-04-27 1995-02-28 National Semiconductor Corporation Current mirror with improved input voltage headroom
US5386200A (en) * 1993-12-14 1995-01-31 Samsung Electronics Co., Ltd. IGFET current mirror amplifiers with nested-cascode input and output stages
US5585712A (en) * 1994-02-03 1996-12-17 Harris Corporation Current source with supply current minimizing
US5512815A (en) * 1994-05-09 1996-04-30 National Semiconductor Corporation Current mirror circuit with current-compensated, high impedance output
JP3204881B2 (ja) * 1995-09-11 2001-09-04 株式会社東芝 不揮発性半導体記憶装置とその定電圧発生回路
US5966005A (en) * 1997-12-18 1999-10-12 Asahi Corporation Low voltage self cascode current mirror
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
JP4025434B2 (ja) * 1998-09-22 2007-12-19 富士通株式会社 電流源スイッチ回路
JP3120795B2 (ja) * 1998-11-06 2000-12-25 日本電気株式会社 内部電圧発生回路
US6169456B1 (en) * 1999-01-06 2001-01-02 Stmicroelectronics N.V. Auto-biasing circuit for current mirrors
US6150871A (en) * 1999-05-21 2000-11-21 Micrel Incorporated Low power voltage reference with improved line regulation
JP3289276B2 (ja) * 1999-05-27 2002-06-04 日本電気株式会社 半導体装置
JP2001024500A (ja) * 1999-07-09 2001-01-26 Fujitsu Ltd レベルシフト回路
US6278323B1 (en) * 2000-04-12 2001-08-21 Intel Corporation High gain, very wide common mode range, self-biased operational amplifier
US6348832B1 (en) * 2000-04-17 2002-02-19 Taiwan Semiconductor Manufacturing Co., Inc. Reference current generator with small temperature dependence
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
US20030042969A1 (en) * 2001-09-05 2003-03-06 Media Scope Technologies Corp Current Mirror circuit
JP4117780B2 (ja) * 2002-01-29 2008-07-16 セイコーインスツル株式会社 基準電圧回路および電子機器
JP2003233429A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 電源回路及びバイアス回路
JP2003283258A (ja) * 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
GB0211564D0 (en) * 2002-05-21 2002-06-26 Tournaz Technology Ltd Reference circuit
JP4017464B2 (ja) * 2002-07-15 2007-12-05 沖電気工業株式会社 基準電圧回路
AU2003273348A1 (en) * 2002-09-19 2004-04-08 Atmel Corporation Fast dynamic low-voltage current mirror with compensated error
US6919753B2 (en) * 2003-08-25 2005-07-19 Texas Instruments Incorporated Temperature independent CMOS reference voltage circuit for low-voltage applications
JP2005107948A (ja) * 2003-09-30 2005-04-21 Seiko Instruments Inc ボルテージ・レギュレータ
WO2005072493A2 (en) * 2004-01-23 2005-08-11 Zmos Technology, Inc. Cmos constant voltage generator
US7038530B2 (en) * 2004-04-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same
DE102004042354B4 (de) * 2004-09-01 2008-06-19 Austriamicrosystems Ag Stromspiegelanordnung
US7372316B2 (en) * 2004-11-25 2008-05-13 Stmicroelectronics Pvt. Ltd. Temperature compensated reference current generator
US7375504B2 (en) * 2004-12-10 2008-05-20 Electronics And Telecommunications Research Institute Reference current generator
KR100792363B1 (ko) * 2005-06-30 2008-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전원 생성회로
US7265628B2 (en) * 2005-09-13 2007-09-04 Analog Devices, Inc. Margin tracking cascode current mirror system and method
JP4800781B2 (ja) * 2006-01-31 2011-10-26 セイコーインスツル株式会社 電圧レベルシフト回路、および半導体集積回路
US20080074173A1 (en) * 2006-09-25 2008-03-27 Avid Electronics Corp. Current source circuit having a dual loop that is insensitive to supply voltage

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728383B (zh) * 2008-10-31 2014-12-24 株式会社半导体能源研究所 逻辑电路
CN102402237A (zh) * 2010-09-14 2012-04-04 精工电子有限公司 恒流电路
CN102402237B (zh) * 2010-09-14 2015-09-02 精工电子有限公司 恒流电路
CN103309388A (zh) * 2012-03-13 2013-09-18 精工电子有限公司 基准电压电路
CN103309388B (zh) * 2012-03-13 2016-01-13 精工电子有限公司 基准电压电路
CN107992145A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种具有超低功耗特性的电压基准电路

Also Published As

Publication number Publication date
US7479821B2 (en) 2009-01-20
JP4761458B2 (ja) 2011-08-31
US20070221996A1 (en) 2007-09-27
TWI390829B (zh) 2013-03-21
JP2007266715A (ja) 2007-10-11
TW200810338A (en) 2008-02-16
CN101894841B (zh) 2012-09-05
CN101047336B (zh) 2012-01-25
KR20070096947A (ko) 2007-10-02
CN101894841A (zh) 2010-11-24
KR101099406B1 (ko) 2011-12-27

Similar Documents

Publication Publication Date Title
CN101047336A (zh) 共射共基电路和半导体装置
US8212545B2 (en) Reference voltage circuit and electronic device
CN1136730A (zh) 基准电压半导体器件
CN104079282B (zh) 耗尽型金属氧化物半导体场效应管驱动器
CN1061864A (zh) 半导体存储器件基准电压生成电路
CN1497405A (zh) 电压调节器
JP5959220B2 (ja) 基準電圧発生装置
CN1910529A (zh) 过电流检测电路以及具有该电路的调节器
CN1893247A (zh) 多电源供应电路和多电源供应方法
CN200983116Y (zh) 金属氧化物半导体电压基准电路
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
CN1435739A (zh) 基准电压电路和电子器件
CN101068106A (zh) 共源共栅放大电路、放大器、和共源共栅放大电路的方法
CN1178299C (zh) 半导体集成电路系统
CN1196265C (zh) 参考电压电路
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
US20110084745A1 (en) Output buffer with slew-rate enhancement output stage
JP4847976B2 (ja) 電界効果トランジスタを用いた基準電圧源回路
JP2008066649A (ja) 電圧源回路
TWI828738B (zh) 定電流電路
CN109062308A (zh) 电压调整电路
CN1300934C (zh) 能隙参考电路
CN114498589A (zh) 一种输出级限流电路
CN1206809C (zh) 直流电平转换器
CN104917469A (zh) 一种轨到轨输入固定跨导放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.