TWI828738B - 定電流電路 - Google Patents
定電流電路 Download PDFInfo
- Publication number
- TWI828738B TWI828738B TW108128784A TW108128784A TWI828738B TW I828738 B TWI828738 B TW I828738B TW 108128784 A TW108128784 A TW 108128784A TW 108128784 A TW108128784 A TW 108128784A TW I828738 B TWI828738 B TW I828738B
- Authority
- TW
- Taiwan
- Prior art keywords
- nmos transistor
- voltage
- oxide semiconductor
- metal oxide
- semiconductor transistor
- Prior art date
Links
- 229910044991 metal oxide Inorganic materials 0.000 claims description 22
- 150000004706 metal oxides Chemical class 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供一種製造成本低、且於高電壓電路中具有良好的電流特性的定電流電路。將所述定電流電路設為如下的構成:包括在第一端子與第二端子之間串聯連接的高耐壓的空乏型NMOS電晶體與低耐壓的空乏型NMOS電晶體,低耐壓的空乏型NMOS電晶體包含經串聯連接的第一空乏型NMOS電晶體與第二空乏型NMOS電晶體,高耐壓的空乏型NMOS電晶體的閘極連接於第一空乏型NMOS電晶體與第二空乏型NMOS電晶體的連接點。
Description
本發明是有關於一種定電流電路。
定電流電路被要求於高電壓電路中亦具有良好的電流特性。
圖3中所示的先前的定電流電路300包含低耐壓的空乏型的N通道金氧半導體(N-channel Metal Oxide Semiconductor,NMOS)電晶體30、及高耐壓的空乏型的NMOS電晶體31。
NMOS電晶體30的源極及閘極與端子N2連接,汲極與NMOS電晶體31的源極連接。NMOS電晶體31的閘極與端子N2連接,汲極與端子N1連接。
定電流電路300由於NMOS電晶體30的汲極‧源極間電壓被限制成NMOS電晶體31的臨限值電壓的絕對值以下,因此可減少由NMOS電晶體30的通道長度調變效應所引起的電流的變動,而可獲得穩定的定電流(例如,參照專利文獻1)。
[專利文獻1]日本專利特開2005-222301號公報
但是,先前的定電流電路300為了作為定電流電路進行運作,高耐壓的NMOS電晶體31的臨限值電壓的絕對值必須較低耐壓的NMOS電晶體30的臨限值電壓的絕對值大。即,由於高耐壓的NMOS電晶體31的臨限值電壓存在制約,因此於為與同樣的高耐壓的NMOS電晶體不同的臨限值電壓的情況下,需要設置臨限值電壓不同的高耐壓的NMOS電晶體的製程。因此,先前的定電流電路300存在製造成本變高這一課題。
本發明是為了解決所述課題而成者,其目的在於提供一種製造成本低、且於高電壓電路中具有良好的電流特性的定電流電路。
本發明的定電流電路包括:高耐壓的空乏型NMOS電晶體,汲極與第一端子連接;以及低耐壓的空乏型NMOS電晶體,汲極與所述高耐壓的空乏型NMOS電晶體的源極連接,源極與第二端子連接;其中,所述低耐壓的空乏型NMOS電晶體具有經串聯連接的低耐壓的第一空乏型NMOS電晶體與低耐壓的第二空乏型NMOS電晶體,且所述高耐壓的空乏型NMOS電晶體的閘極連接於所述第一空乏型NMOS電晶體與所述第二空乏型NMOS電晶體的連接點。
本發明的定電流電路將高耐壓的空乏型NMOS電晶體
的閘極連接於低耐壓的第一空乏型NMOS電晶體與低耐壓的第二空乏型NMOS電晶體的連接點,藉此可使高耐壓的空乏型NMOS電晶體的閘極電壓變高。因此,可大幅度地減少用於低耐壓的空乏型NMOS電晶體進行飽和運作的高耐壓的空乏型NMOS電晶體的臨限值電壓的限定條件,可降低製造成本。
10、11:低耐壓的空乏型NMOS電晶體
12:高耐壓的空乏型NMOS電晶體
30、31:NMOS電晶體
100、200、300:定電流電路
N1、N2、N3:端子
圖1是表示本發明的實施方式的定電流電路的電路圖。
圖2是表示本實施方式的定電流電路的另一例的電路圖。
圖3是表示先前的定電流電路的電路圖。
以下,一面參照圖式一面對本發明的實施方式進行說明。
圖1是表示作為本發明的實施方式的定電流電路的一例的定電流電路100的電路圖。定電流電路100包括:低耐壓的空乏型的NMOS電晶體10、低耐壓的NMOS電晶體11;及高耐壓的空乏型的NMOS電晶體12。
NMOS電晶體10的源極及閘極與端子N2連接,汲極與NMOS電晶體11的源極連接。NMOS電晶體11的閘極與端子N2連接,汲極與NMOS電晶體12的源極連接。NMOS電晶體12的閘極連接於NMOS電晶體10的汲極及NMOS電晶體11的源極,即NMOS電晶體10與NMOS電晶體11的連接點,汲極與端子
N1連接。如此,於定電流電路100中,低耐壓的空乏型的NMOS電晶體具有NMOS電晶體10、NMOS電晶體11,藉由將NMOS電晶體10、NMOS電晶體11串聯連接來構成。
於定電流電路100中,為了NMOS電晶體11進行飽和運作,必須滿足式(1)。
VD11-VN2>VG11-VN2-VTH10_11…(1)
此處,VD11是NMOS電晶體11的汲極電壓,VN2是端子N2的電壓,VG11是NMOS電晶體11的閘極電壓,VTH10_11是將NMOS電晶體10與NMOS電晶體11作為一個NMOS電晶體時的臨限值電壓。
另外,NMOS電晶體11的汲極電壓VD11由式(2)表示。
VD11-VN2=VG12-VN2-VTH12…(2)
此處,VG12是NMOS電晶體12的閘極電壓,VTH12是NMOS電晶體12的臨限值電壓。
NMOS電晶體11的閘極與端子N2連接,因此根據式(1)與式(2)獲得式(3)。
VG12-VN2>VTH12-VTH10_11…(3)
由於將定電流電路100設為自NMOS電晶體10的汲極取得NMOS電晶體12的閘極電壓VG12的構成,因此例如即便臨限值電壓VTH12較臨限值電壓VTH10_11高,亦可滿足式(3)。因此,由於滿足式(1),因此可使NMOS電晶體11進行飽和運作。
如以上所說明般,將定電流電路100設為如下的構成:將低耐壓的NMOS電晶體分割成NMOS電晶體10與NMOS電晶體11,自NMOS電晶體10與NMOS電晶體11的連接點取得高耐壓的NMOS電晶體12的閘極電壓。包含所述構成的定電流電路100藉由調整NMOS電晶體10的汲極電壓,而可調整NMOS電晶體12的閘極電壓VG12,因此不需要設置臨限值電壓不同的高耐壓的NMOS電晶體的製程,能夠進行調整以滿足用於NMOS電晶體11進行飽和運作的NMOS電晶體12的臨限值電壓的限定條件。因此,於定電流電路100中,大幅度地緩和用於NMOS電晶體11進行飽和運作的NMOS電晶體12的臨限值電壓的限定條件。另外,於定電流電路100中,不需要設置臨限值電壓不同的高耐壓的NMOS電晶體的製程,因此可減少定電流電路100的製造成本。
再者,在NMOS電晶體11的飽和運作因臨限值電壓VTH12與臨限值電壓VTH10_11的關係而嚴格的情況下,亦可增加低耐壓的NMOS電晶體的分割數而自更高的電壓取得NMOS電晶體12的閘極電壓。另外,亦可於低耐壓的NMOS電晶體的L長度中使NMOS電晶體10的比相對於NMOS電晶體11變大。
圖2是表示作為本實施方式的定電流電路的另一例的定電流電路200的電路圖。定電流電路200相對於定電流電路100,在將低耐壓的NMOS電晶體的閘極與第三端子N3連接這一方面上不同,其他方面實質上相同。即,定電流電路200對低耐壓的
NMOS電晶體的閘極施加與源極不同的電壓。
本實施方式的定電流電路200根據式(1)與式(2)獲得式(4)。
VG12>VG11+VTH12-VTH10_11…(4)
於此情況下,與定電流電路100相比,僅電壓VG11的條件變得嚴格,但可藉由自更高的電壓取得NMOS電晶體12的閘極電壓來應對。即,可不變更高耐壓的NMOS電晶體的臨限值電壓,而使低耐壓的NMOS電晶體進行飽和運作。
以上,對本發明的實施方式進行了說明,但本發明並不限定於所述實施方式,可於不脫離本發明的主旨的範圍內進行各種變更。
10、11:低耐壓的空乏型NMOS電晶體
12:高耐壓的空乏型NMOS電晶體
100:定電流電路
N1、N2:端子
Claims (1)
- 一種定電流電路,包括:高耐壓的空乏型N通道金氧半導體電晶體,汲極與第一端子連接;以及低耐壓的空乏型N通道金氧半導體電晶體,汲極與所述高耐壓的空乏型N通道金氧半導體電晶體的源極連接,源極與第二端子連接;其特徵在於,所述低耐壓的空乏型N通道金氧半導體電晶體具有經串聯連接的低耐壓的第一空乏型N通道金氧半導體電晶體與低耐壓的第二空乏型N通道金氧半導體電晶體,且所述高耐壓的空乏型N通道金氧半導體電晶體的閘極連接於所述第一空乏型N通道金氧半導體電晶體與所述第二空乏型N通道金氧半導體電晶體的連接點,其中所述第一空乏型N通道金氧半導體電晶體及所述第二空乏型N通道金氧半導體電晶體的閘極與第三端子連接,所述第一空乏型N通道金氧半導體電晶體的汲極耦接所述第二空乏型N通道金氧半導體電晶體的源極,所述第一空乏型N通道金氧半導體電晶體的源極耦接所述第二端子,所述第二空乏型N通道金氧半導體電晶體的汲極耦接所述高耐壓的空乏型N通道金氧半導體電晶體的源極,所述第一空乏型N通道金氧半導體電晶體及所述第二空乏型N通道金氧半導體電晶體的閘極被施加與所述第一空乏型N通道金氧半導體電晶體的源極不同的電壓,通過調整所述第一空乏型N通道金氧半導體電晶體的 閘極及源極的電壓,使所述低耐壓的空乏型N通道金氧半導體電晶體進行飽和運作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-162908 | 2018-08-31 | ||
JP2018162908A JP2020035307A (ja) | 2018-08-31 | 2018-08-31 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202011136A TW202011136A (zh) | 2020-03-16 |
TWI828738B true TWI828738B (zh) | 2024-01-11 |
Family
ID=69639845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108128784A TWI828738B (zh) | 2018-08-31 | 2019-08-13 | 定電流電路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10663996B2 (zh) |
JP (1) | JP2020035307A (zh) |
KR (1) | KR20200026117A (zh) |
CN (1) | CN110874112B (zh) |
TW (1) | TWI828738B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005222301A (ja) * | 2004-02-05 | 2005-08-18 | Nec Electronics Corp | 定電流回路 |
CN101963819A (zh) * | 2009-07-24 | 2011-02-02 | 精工电子有限公司 | 基准电压电路和电子设备 |
US20120062312A1 (en) * | 2010-09-14 | 2012-03-15 | Tsutomu Tomioka | Constant current circuit |
CN105929886A (zh) * | 2015-02-26 | 2016-09-07 | 精工半导体有限公司 | 基准电压电路以及电子设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5488533U (zh) * | 1977-12-06 | 1979-06-22 | ||
JPS62208704A (ja) * | 1986-03-08 | 1987-09-14 | Fujitsu Ltd | 定電流回路 |
US4760284A (en) * | 1987-01-12 | 1988-07-26 | Triquint Semiconductor, Inc. | Pinchoff voltage generator |
US5422563A (en) * | 1993-07-22 | 1995-06-06 | Massachusetts Institute Of Technology | Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device |
CN101257284B (zh) * | 2002-01-17 | 2011-10-19 | 株式会社半导体能源研究所 | 半导体器件 |
JP4458814B2 (ja) * | 2003-11-05 | 2010-04-28 | 三洋電機株式会社 | 静電破壊保護装置 |
US7956597B2 (en) * | 2008-06-24 | 2011-06-07 | Mediatek Inc. | Reference buffer circuits for providing reference voltages |
JP5631549B2 (ja) * | 2009-02-13 | 2014-11-26 | セイコーインスツル株式会社 | バッテリーの保護回路装置 |
US7808308B2 (en) * | 2009-02-17 | 2010-10-05 | United Microelectronics Corp. | Voltage generating apparatus |
CN101667050B (zh) * | 2009-08-14 | 2011-11-30 | 西安龙腾微电子科技发展有限公司 | 高精度电压基准电路 |
JP2014085745A (ja) * | 2012-10-22 | 2014-05-12 | Lapis Semiconductor Co Ltd | 基準電圧生成回路 |
JP6205238B2 (ja) * | 2013-10-25 | 2017-09-27 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
JP6292901B2 (ja) * | 2014-01-27 | 2018-03-14 | エイブリック株式会社 | 基準電圧回路 |
JP7000187B2 (ja) * | 2018-02-08 | 2022-01-19 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
-
2018
- 2018-08-31 JP JP2018162908A patent/JP2020035307A/ja active Pending
-
2019
- 2019-08-13 TW TW108128784A patent/TWI828738B/zh active
- 2019-08-14 US US16/540,659 patent/US10663996B2/en active Active
- 2019-08-27 CN CN201910794631.8A patent/CN110874112B/zh active Active
- 2019-08-28 KR KR1020190105860A patent/KR20200026117A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005222301A (ja) * | 2004-02-05 | 2005-08-18 | Nec Electronics Corp | 定電流回路 |
CN101963819A (zh) * | 2009-07-24 | 2011-02-02 | 精工电子有限公司 | 基准电压电路和电子设备 |
US20120062312A1 (en) * | 2010-09-14 | 2012-03-15 | Tsutomu Tomioka | Constant current circuit |
CN105929886A (zh) * | 2015-02-26 | 2016-09-07 | 精工半导体有限公司 | 基准电压电路以及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2020035307A (ja) | 2020-03-05 |
CN110874112A (zh) | 2020-03-10 |
KR20200026117A (ko) | 2020-03-10 |
TW202011136A (zh) | 2020-03-16 |
US20200073422A1 (en) | 2020-03-05 |
US10663996B2 (en) | 2020-05-26 |
CN110874112B (zh) | 2022-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8212545B2 (en) | Reference voltage circuit and electronic device | |
US7479821B2 (en) | Cascode circuit and semiconductor device | |
US7847638B2 (en) | Cascoded circuit | |
US6897714B2 (en) | Reference voltage generating circuit | |
US9425789B1 (en) | Reference voltage circuit and electronic device | |
US10128848B2 (en) | Level shifter | |
TWI828738B (zh) | 定電流電路 | |
CN111090296B (zh) | 基准电压电路及电源接通复位电路 | |
US9798346B2 (en) | Voltage reference circuit with reduced current consumption | |
US9479172B2 (en) | Differential output buffer | |
US10320351B1 (en) | Switch for controlling a gain of an amplifier and method thereof | |
JP5646938B2 (ja) | スイッチ回路 | |
CN111309088A (zh) | 基准电压产生装置 | |
KR101525796B1 (ko) | 아날로그 집적회로용 복합 mosfet | |
CN117170454B (zh) | 基准电压电路、电源管理芯片和电器设备 | |
TWI774491B (zh) | 電壓調節裝置 | |
US10250245B2 (en) | Input device which outputs a signal having a level corresponding to a state in which a voltage value of an input signal is higher or lower than a threshold value | |
EP3174096A1 (en) | Diffused resistor | |
JP2008263195A (ja) | 電界効果トランジスタを用いた基準電圧源回路 | |
US20060267675A1 (en) | PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor | |
TWI564691B (zh) | 減少體效應的方法與電路 | |
KR20230098425A (ko) | Cmos 인버터 회로 | |
TW201511474A (zh) | 電壓準位轉換電路 | |
CN117055672A (zh) | 电压转换电路 | |
JP2005142409A (ja) | 温度検出用半導体装置 |