BR102013026784A2 - Dispositivo de carboneto de silício e método - Google Patents

Dispositivo de carboneto de silício e método Download PDF

Info

Publication number
BR102013026784A2
BR102013026784A2 BRBR102013026784-8A BR102013026784A BR102013026784A2 BR 102013026784 A2 BR102013026784 A2 BR 102013026784A2 BR 102013026784 A BR102013026784 A BR 102013026784A BR 102013026784 A2 BR102013026784 A2 BR 102013026784A2
Authority
BR
Brazil
Prior art keywords
silicon carbide
nickel
layer
silicon
carbide device
Prior art date
Application number
BRBR102013026784-8A
Other languages
English (en)
Inventor
Zachary Matthew Stum
Reza Ghandi
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of BR102013026784A2 publication Critical patent/BR102013026784A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

DISPOSITIVO DE CARBONETO DE SILÍCIO E MÉTODO E apresentado um dispositivo de carboneto de sílicio que inclui um eletrodo de porta disposto sobre uma porção de um substrato de carboneto de silício assim como um filme dielétrico disposto sobre o eletrodo de porta. O dispositivo tem uma região de contato disposta próxima ao eletrodo de porta e tem uma camada disposta sobre o filme dielétrico e sobre a região de contato. A camada inclui níquel em porções dispostas sobre o filme dielétrico e inclui slicieto de níquel em porções dispostas sobre a região de contato. A camada de silicieto de níquel é configurada para fornecer um contato ôhmico a região de contato do dispositivo de carboneto de silício.

Description

“DISPOSITIVO DE CARBONETO DE SILÍCIO E MÉTODO”
Antecedentes
A matéria revelada no presente documento refere-se a dispositivos semicondutores de carboneto de silício e, mais especificamente, a dispositivos semicondutores de carboneto de silício para aplicações de energia.
Durante a fabricação de um dispositivo semicondutor, tal como um transistor de efeito de campo (FET), um ou mais contatos podem ser formados (por exemplo, em uma região de contato de um dispositivo FET). Em geral, pode ser desejável que um contato tenha uma resistência baixa (por 10 exemplo, um contato ôhmico) quando construído, por exemplo, uma via de contato em um dispositivo FET de carboneto de silício. Adicionalmente, durante a construção desses s de baixa resistência, certas técnicas de fabricação de dispositivo semicondutor (por exemplo, técnica de suspensão) podem levar a defeitos na estrutura de dispositivo resultante (por exemplo, bordas ásperas, 15 afinadores, contatos rompidos, metal em excesso indesejado, adesão pobre e/ou outras formas de danos ao dispositivo). Além disso, outras técnicas de fabricação de dispositivo (por exemplo, técnicas de autoalinhamento), incluindo métodos que trabalham bem para construir dispositivos de silício, normalmente não se mostram eficazes para construir dispositivos de carboneto de silício.
Breve Descrição
Em uma realização, um dispositivo de carboneto de silício inclui um eletrodo de porta disposto sobre uma porção de um substrato de carboneto de silício assim como um filme dielétrico disposto sobre o eletrodo de porta. O dispositivo tem uma região de contato disposta próxima ao eletrodo de porta e 25 tem uma camada disposta sobre o filme dielétrico e sobre a região de contato. A camada inclui níquel em porções dispostas sobre o filme dielétrico e inclui silicieto de níquel em porções dispostas sobre a região de contato. A camada de silicieto de níquel é configurada para fornecer um contato ôhmico à região de contato do dispositivo de carboneto de silício.
Em outra realização, um dispositivo de carboneto de silício inclui um eletrodo de porta disposto sobre uma porção de um substrato de carboneto de silício e um filme dielétrico disposto sobre o eletrodo de porta. O dispositivo 5 também inclui uma camada de níquel disposto sobre o filme dielétrico. O dispositivo tem uma região de contato disposta próxima ao eletrodo de porta e o dispositivo inclui uma ou mais camadas dispostas sobre a região de contato do dispositivo de carboneto de silício. A uma ou mais camadas são configuradas para fornecer um contato ôhmico à região de contato do 10 dispositivo de carboneto de silício e a uma ou mais camadas incluem uma camada de silicieto de níquel.
Em outra realização, um método inclui depositar uma camada níquel em uma superfície de um dispositivo de carboneto de silício, em que a superfície do dispositivo de carboneto de silício inclui uma região de contato do 15 dispositivo de carboneto de silício e um filme dielétrico. O método inclui ainda recozer o dispositivo de carboneto de silício para converter uma porção da camada de níquel em uma camada de silicieto de níquel que inclui pelo menos uma espécie de silicieto de níquel. Além disso, a camada de silicieto de níquel é configurada para fornecer um contato de baixa resistência à região de 20 contato do dispositivo de carboneto de silício.
Breve Descrição dos Desenhos Esses e outros atributos, aspectos e vantagens da presente invenção se tornarão mais bem entendidos quando a seguinte descrição detalhada for lida em referência aos desenhos anexos em que caracteres similares representam partes similares por todos os desenhos, em que:
A Figura 1 é um fluxograma que ilustra um método para formar um contato ôhmico não autoalinhado em um dispositivo de carboneto de silício, em concordância com uma realização da presente abordagem; A Figura 2 é uma realização de um transistor de efeito de campo semicondutor de metal-óxido (MOSFET) como um exemplo de uma estrutura de dispositivo de carboneto de silício antes da execução dos métodos das Figuras 1 ou 8;
A Figura 3 é a realização de dispositivo de carboneto de silício da
Figura 2 após a deposição de uma camada dielétrica, conforme apresentado no método da Figura 1;
A Figura 4 é a realização de dispositivo de carboneto de silício da Figura 3 após a padronagem e ataque químico da camada dielétrica depositada, conforme apresentado no método da Figura 1, para expor a região de contato do dispositivo de carboneto de silício;
A Figura 5 é a realização de dispositivo de carboneto de silício da Figura 4 após a deposição de uma camada de níquel, conforme apresentado no método da Figura 1;
A Figura 6 é a realização de dispositivo de carboneto de silício da
Figura 5 após o recozimento do dispositivo de carboneto de silício, conforme apresentado no método da Figura 1, para formar uma camada de silicieto de níquel;
A Figura 7 é a realização de dispositivo de carboneto de silício da Figura 6 após a remoção das porções não reagidas da camada de níquel, conforme apresentado no método da Figura 1;
A Figura 8 é um fluxograma que ilustra um método para formar um contato ôhmico autoalinhado em um dispositivo de carboneto de silício, em concordância com outra realização da presente abordagem;
A Figura 9 é a realização de dispositivo de carboneto de silício da
Figura 8 após a deposição, padronagem e ataque químico de uma camada dielétrica juntamente com a camada de eletrodo de porta, conforme apresentado no método da Figura 8, para fornecer uma borda coincidente; A Figura 10 é a realização de dispositivo de carboneto de silício da Figura 9 após a deposição de outra camada dielétrica, conforme apresentado no método da Figura 8;
A Figura 11 é a realização do dispositivo de carboneto de silício da Figura 10 após a aplicação de manto ácido ao dispositivo de carboneto de silício, conforme apresentado no método da Figura 8, para fornecer um espaçador dielétrico entre a porta e a região de contato exposta;
A Figura 12 é a realização de dispositivo de carboneto de silício da Figura 11 após a deposição de uma camada de níquel, conforme apresentado no método da Figura 8;
A Figura 13 é a realização de dispositivo de carboneto de silício da Figura 12 após o recozimento do dispositivo de carboneto de silício, conforme apresentado no método da Figura 8, para formar uma camada de silicieto de níquel;
A Figura 14 é a realização de dispositivo de carboneto de silício
da Figura 13 após a remoção das porções não reagidas da camada de níquel, conforme apresentado no método da Figura 8;
A Figura 15 é uma realização alternativa de um dispositivo de carboneto de silício MOSFET não autoalinhado que tem uma camada de titânio/alumínio, adicionalmente à camada de silicieto de níquel, disposta na região de contato do dispositivo de carboneto de silício; e
A Figura 16 é uma realização alternativa de um dispositivo de carboneto de silício MOSFET autoalinhado que tem uma camada de titânio/alumínio, adicionalmente à camada de silicieto de níquel, disposta na região de contato do dispositivo de carboneto de silício.
Descrição Detalhada Uma ou mais realizações específicas da presente revelação serão descritas abaixo. Em um esforço para fornecer uma descrição concisa dessas realizações, todos os atributos de uma implantação real podem não ser descritos no relatório descritivo. Deve-se perceber que no desenvolvimento de qualquer implantação real, como em qualquer planejamento ou projeto de desenho, numerosas decisões específicas por implantação devem ser tomadas 5 para atingir os objetivos específicos dos desenvolvedores, tal como em conformidade com restrições relacionadas ao sistema e relacionadas a negócios, que podem variar de uma implantação para outra. Além disso, devese perceber que tal esforço de desenvolvimento deve ser complexo e consumir tempo, mas seria, todavia, uma obrigação de rotina de projeto, fabricação e 10 manufatura para aqueles versados na técnica que têm o benefício desta revelação.
Quando se apresentam elementos de várias realizações da presente invenção, os artigos “um (1)”, “um”, “o”, “a” e “dito” pretendem significar que há um ou mais dos elementos. Os termos “que compreende”, “que incluir” e “que tem” se destinam a incluir e significar que podem haver elementos adicionais outros que os elementos listados.
Conforme apresentado acima, durante a fabricação de um dispositivo semicondutor, tal como um FET de carboneto de silício, pode ser desejável formar um contato ôhmico na região de contato do dispositivo FET. 20 No entanto, conforme mencionado, certas técnicas de fabricação de semicondutor (por exemplo, técnicas de suspensão, técnicas de autoalinhamento, usadas para dispositivos de silício, etc.) podem não fornecer métodos eficazes para fornecer o contato desejado com o alinhamento desejado quando se constrói dispositivos de carboneto de silício.
Dessa forma, as realizações presentemente reveladas
possibilitam a formação de um contato ôhmico (por exemplo, para uma via de contato) durante a construção de um dispositivo de carboneto de silício (por exemplo, um FET de carboneto de silício). A presente técnica possibilita que apenas porções de uma camada de níquel depositada em uma superfície de carboneto de silício exposta de dispositivo de carboneto de silício sejam convertidas sob condições de recozimento para render uma camada de silicieto de níquel, que pode fornecer um contato ôhmico à região de contato do dispositivo de carboneto de silício. Adicionalmente, como as porções da camada de níquel depositada em uma superfície dielétrica do dispositivo de carboneto de silício não reagem sob condições de recozimento, essas porções não reagidas da camada de níquel podem ser removidas seletivamente (por exemplo, por meio de ataque químico a molhado), deixando para trás a camada de silicieto de níquel na região de contato do dispositivo de carboneto de silício. Conforme apresentado abaixo, essa abordagem pode ser aplicada aos métodos para construir dispositivos de carboneto de silício tanto não autoalinhados (por exemplo, de acordo com o método 10 da Figura 1) e autoalinhados (por exemplo, de acordo com o método 70 da Figura 8) que incluem o contato ôhmico de silicieto de níquel. Além disso, conforme apresentado abaixo, a presente técnica pode ser também aplicada aos métodos para construir dispositivos de carboneto de silício que incluem outras camadas de metal (por exemplo, uma camada de titânio/alumínio) adicionalmente a ter silicieto de níquel disposto na região de contato do dispositivo de carboneto de silício para fornecer um contato ôhmico.
Deve-se perceber que o níquel em geral pode fornecer uma resistência de contato mais alta para certos dispositivos de carboneto de silício (por exemplo, camadas de carboneto de silício P+ altamente dopada) que outros metais (por exemplo, titânio, alumínio ou ligas dos mesmos). No entanto, 25 deve-se notar que a camada de contato ôhmico revelada no presente compreende pelo menos uma espécie de silicieto de níquel. Como tal, conforme apresentado abaixo, as propriedades (por exemplo, propriedades elétricas, propriedades físicas, reatividade química, etc.) proporcionadas pela camada de silicieto de níquel revelada podem ser melhoradas de modo significativo em relação a uma camada de níquel típica em carboneto de silício. Como tal, através da formação controlada de silicieto de níquel em porções da camada de níquel depositada, a presente abordagem pode melhorar 5 substancialmente a utilidade do níquel durante a fabricação de dispositivos de carboneto de silício.
Com o anterior em mente, a Figura 1 ilustra um método 10, assim um contato ôhmico pode ser formado em um dispositivo de carboneto de silício, em concordância com uma realização da presente abordagem. Para ilustrar 10 melhor o método 10, as Figuras 2 a 7 representam um dispositivo de carboneto de silício de exemplo 12, um transistor de efeito de campo semicondutor de metal-óxido (MOSFET) para aplicações de energia, em vários estágios durante a execução do método 10. Deve-se perceber que, apesar de a presente discussão poder ser direcionada ao MOSFET de carboneto de silício 12, a 15 presente técnica pode ser aplicável a qualquer MOSFET ou outros dispositivos de carboneto de silício adequados (por exemplo, transistores de efeito de campo de porta de junção (JFETs)) em que um contato ôhmico é desejado ou utilizado. Deve-se notar que os recursos do MOSFET 12 ilustrado nas Figuras 2 a 7, assim como nas Figuras 9 a 16, não são desenhados em escala.
A Figura 2 ilustra o dispositivo de carboneto de silício de exemplo
12 antes do método 10. A estrutura básica do dispositivo de carboneto de silício MOSFET 12 ilustrada na Figura 2 inclui um corpo de substrato 14 que tem uma camada de substrato (por exemplo, substrato N+ SiC 16) com diversas outras camadas dispostas acima, tal como a camada de tampão de 25 N+ SiC 18 e a camada de desvio de N- SiC 20. É formada no topo da camada de desvio de N- SiC 20 um poço P 22, que inclui duas regiões N+ altamente dopadas 24 dispostas nos lados opostos de uma base P+ altamente dopada 26. Deve-se perceber que o dispositivo de carboneto de silício 12 fornece meramente uma estrutura de dispositivo de exemplo e que outras estruturas de dispositivo de carboneto de silício (por exemplo, dispositivos que são dopados de modo oposto, dispositivos que tem camadas adicionais ou poucas camadas, dispositivos que têm estruturas de dimensões relativas diferentes e assim por 5 diante) são também contempladas no presente. Adicionalmente, conforme ilustrado na Figura 2, uma porta (por exemplo, uma porta metálica 28) é depositada no topo das porções do corpo de substrato 14, separada do corpo de substrato 14 por uma camada dielétrica de porta relativamente fina 30.
O método 10 ilustrado na Figura 1 começa com a deposição 10 (bloco 40) uma camada dielétrica conformai na superfície de um dispositivo de carboneto de silício 12 ilustrado na Figura 2. A estrutura resultante, ilustrada pelo dispositivo de carboneto de silício 12 da Figura 3, inclui a camada dielétrica conformai 52 depositada sobre a superfície do dispositivo de carboneto de silício 12. Em certas realizações, a camada dielétrica 52 pode 15 incluir dióxido de silício, vidro de fosfosilicato (PSG), vidro de borofosfosilicato (BPSG), nitreto de silício ou qualquer outro material dielétrico adequado. Além disso, em certas realizações, a camada dielétrica 52 pode ser depositada com o uso de uma técnica de deposição de vapor químico (CVD)1 uma técnica de revestimento por giro ou qualquer outro método de deposição adequado.
O método 10 ilustrado na Figura 1 continua com a padronagem e
ataque químico (bloco 42) de porções da camada dielétrica 52, assim como porções da camada dielétrica de porta 30, para expor uma região de contato do dispositivo de carboneto de silício 12. Por exemplo, com o uso de técnicas fotolitográficas padrão, uma porção da camada dielétrica 52 e da camada 25 dielétrica de porta 30 do dispositivo de carboneto de silício 12 ilustrado na Figura 3 pode ser removida para expor uma porção da superfície do corpo de substrato 14. Voltando-se à Figura 4, o dispositivo de carboneto de silício 12 da Figura 3 é ilustrado após ter uma porção da camada dielétrica 52 e da camada dielétrica de porta 30 removida para expor uma região de contato 54 na superfície do corpo de substrato 14. A região de contato 54 ilustrada na Figura
4 estende-se a partir das bordas 56 da camada dielétrica 52 e da camada dielétrica de porta 30 que são formadas durante o processo de ataque químico.
Deve-se perceber que a camada dielétrica 52 e a camada dielétrica de porta 30 estendem-se a partir da porta 28 uma distância 58 a fim de isolar eletricamente a porta 28 a partir da região de contato 54. Deve-se perceber ainda que, em certas realizações, a distância 58 pode ser maior que uma distância atingível com o uso de técnicas autoalinhadas, conforme discutido abaixo em relação à 10 Figura 8. Por exemplo, a distância maior 58 fornecida pelo método não autoalinhado 10 pode permitir em geral variações menores que podem ser encontradas durante a padronagem e ataque químico do bloco 42, enquanto ainda fornece um dispositivo funcional 12.
Voltando-se novamente à Figura 1, o método 10 continua com a deposição (bloco 44) de uma camada de níquel na superfície do dispositivo de carboneto de silício 12. Ou seja, uma camada de níquel pode ser depositada na superfície da camada dielétrica 52 assim como a região de contato exposta 54 do dispositivo de carboneto de silício 12 ilustrado na Figura 4. Por exemplo, voltando-se à Figura 5, o dispositivo de carboneto de silício 12 da Figura 4 é ilustrado após ter uma camada de níquel 60 depositada sobre tanto a superfície da camada dielétrica 52 quanto a região de contato 54. Além disso, em certas realizações, a camada de níquel 52 pode ser depositada com o uso de uma técnica de deposição de vapor químico (CVD), crepitação ou outro método de deposição adequado. Dessa forma, após a conclusão do bloco 44, a camada de níquel 60 ilustrada na Figura 5 pode ser em geral disposta em pelo menos dois tipos de superfícies: uma superfície dielétrica (por exemplo, as porções da camada de níquel 60 dispostas na camada dielétrica 52) e um carboneto de silício superfície (por exemplo, as porções da camada de níquel 60 dispostas no carboneto de silício região de contato altamente dopado 54). Deve-se perceber que o método 10 permite o ataque químico de íon reativo prétratamento agressivo (RIE) ou ataque químico por retrojateamento para preparar a superfície para a deposição de metal (por exemplo, camada de 5 níquel 60). Deve-se perceber ainda que tais técnicas de ataque químico agressivo não são em geral compatíveis com um método de suspensão devido à sensibilidade da superfície foto-resistente exposta.
Retornando-se uma vez mais à Figura 1, o método 10 continua com o recozimento (bloco 46) do dispositivo de carboneto de silício 12 para 10 formar pelo menos uma espécie de silicieto de níquel na região de contato 54 do dispositivo de carboneto de silício 12. Ou seja, voltando-se à Figura 6, o dispositivo de carboneto de silício 12 pode ser aquecido de modo que a porção da camada de níquel 60 (por exemplo, depositada no bloco 44) possa reagir com uma porção do carboneto de silício região de contato 54 para formar uma 15 camada de silicieto de níquel 62 que inclui uma ou mais espécies de silicieto de níquel. Por exemplo, em certas realizações, o dispositivo de carboneto de silício 12 pode ser aquecido entre aproximadamente 300 0C e aproximadamente 1.100 °C, entre aproximadamente 500 0C e aproximadamente 900 0C ou entre aproximadamente 600 0C e 20 aproximadamente 800 °C, sob uma atmosfera particular (por exemplo, atmosfera de argônio, nitrogênio ou outra atmosfera adequada). Por exemplo, em certas realizações, o recozimento do bloco 46 pode fornecer uma camada de silicieto de níquel 62 que tem uma resistividade de contato que é aproximadamente quatro a dez vezes menor que a resistividade de contato de 25 uma camada de níquel similarmente posicionada. A título de exemplo específico, a resistividade de contato fornecida pela camada de silicieto de níquel 62 pode ser da ordem de aproximadamente 10"3 ohm-cm2 a aproximadamente 10"6 ohm-cm2. Conforme mencionado, aquecer o dispositivo de carboneto de silício 12 durante um recozimento (por exemplo, apresentado no bloco 46 da Figura 1) pode causar a formação de uma ou mais espécies de silicieto de níquel na camada de silicieto de níquel 62 a partir da camada de níquel 60.
Apesar de não se ater a qualquer teoria, após uma ou mais etapas de recozimento, uma série contínua de espécies de silicieto de níquel pode existir dentro da camada de silicieto de níquel 62. Por exemplo, quando a camada de silicieto de níquel 62 é formada em uma temperatura de recozimento mais baixa (por exemplo, aproximadamente 300 0C a aproximadamente 500 °C), a 10 camada de silicieto de níquel resultante 62 pode incluir uma quantidade significativa de NÍ31SÍ12. Dessa forma, para tal camada de silicieto de níquel 62, a razão entre níquel e silício pode estar na faixa entre aproximadamente 2,6 e aproximadamente 1,0. A título de exemplo adicional, quando a camada de silicieto de níquel 62 é formada em uma temperatura de recozimento mais alta 15 (por exemplo, aproximadamente 600 0C a aproximadamente 900 °C), a camada de silicieto de níquel resultante pode incluir uma quantidade significativa de NÍ2S1. Dessa forma, para tal camada de silicieto de níquel 62, a razão entre níquel e silício pode estar na faixa entre aproximadamente 2,6 e aproximadamente 2,0. A título ainda de exemplo adicional, quando a camada 20 de silicieto de níquel 62 é formada em uma temperatura de recozimento ainda mais alta (por exemplo, aproximadamente 900 0C a aproximadamente 1100 °C), a camada de silicieto de níquel resultante pode indicar uma quantidade significativa de NiSi. Dessa forma, para tal camada de silicieto de níquel 62, a razão entre níquel e silício pode estar na faixa entre aproximadamente 2,0 e 25 aproximadamente 1,0. Deve-se perceber ainda que o restante da camada de níquel 60 disposto sobre a camada dielétrica 52 pode ser substancialmente inalterado durante o recozimento do bloco 46 enquanto apenas a porção da camada de níquel 60 disposta sobre a região de contato 54 pode formar a camada de silicieto de níquel 62.
Continuando através do método 10 ilustrado na Figura 1, após o recozimento do dispositivo de carboneto de silício 12 conforme apresentado no bloco 46, a camada de níquel não reagida 60 (por exemplo, disposta sobre a camada dielétrica 52) pode ser gravada (bloco 48) a partir das superfícies dielétricas do dispositivo de carboneto de silício. No entanto, a camada de silicieto de níquel 62, que tem uma reatividade diferente da camada de níquel não reagida 60, pode permanecer substancialmente inalterada. Por exemplo, voltando-se à Figura 7, o dispositivo de carboneto de silício 12 é ilustrado após a camada de níquel inalterada 60 ter sido gravada de modo que apenas a camada de silicieto de níquel 62 permaneça. Por exemplo, em certas realizações, a camada de níquel não reagida 60 pode ser removida com o uso de uma técnica de ataque químico a molhado. No entanto, em outras realizações, o ataque químico da camada de níquel não reagida 60 apresentada no bloco 48 pode não ser realizado de modo que a estrutura de dispositivo final inclua a camada de níquel não reagida 60, adicionalmente à camada de silicieto de níquel 62. Deve-se perceber que em tais realizações, cuidado adequado pode ser tomado para evitar o contato da camada de níquel 60 com certos outros recursos do dispositivo, tal como a almofada de contato de porta (não mostrada).
Adicionalmente, conforme ilustrado na Figura 1, em certas realizações, o dispositivo de carboneto de silício 12 pode ser recozido (bloco 50) uma segunda vez, a uma temperatura mais alta que a do primeiro recozimento, para melhorar ainda mais a resistência de contato na camada de 25 silicieto de níquel 62. Por exemplo, em certas realizações, o dispositivo de carboneto de silício 12 pode ser aquecido entre aproximadamente 800 0C a aproximadamente 1.100 0C sob uma atmosfera particular (por exemplo, atmosfera de argônio, nitrogênio ou outra atmosfera adequada). Conforme apresentado acima na discussão do primeiro recozimento, acredita-se que aquecer o dispositivo de carboneto de silício 12 a uma temperatura mais alta (por exemplo, durante o segundo recozimento apresentado no bloco 50) pode fazer com que a camada de silicieto de níquel 62 (por exemplo, formada 5 durante o primeiro recozimento apresentado no bloco 46) reaja ainda mais com o carboneto de silício região de contato 54. Subsequentemente ao segundo recozimento, a camada de silicieto de níquel 62 pode ser mais rica em certas espécies de silicieto de níquel (por exemplo, NÍ2S1', NiSi1 etc.). Por exemplo, em certas realizações, após o segundo recozimento apresentado no bloco 50, a 10 razão entre níquel e silício na camada de silicieto de níquel 62 pode chegar a aproximadamente 1. Deve-se perceber ainda que a camada de silicieto de níquel 62 formada pelo segundo recozimento do bloco 50 pode reduzir ainda mais a resistência de contato na região de contato 54 do dispositivo de carboneto de silício 12.
A Figura 8 ilustra um segundo método 70, assim um contato
ôhmico autoalinhado (por exemplo, para uma via de contato) pode ser formado em um dispositivo de carboneto de silício 12, em concordância com uma realização da presente abordagem. Para ilustrar melhor o método 70, as Figuras 2 e 9 a 14 representam o mesmos dispositivo de carboneto de silício 20 MOSFET de exemplo 12 discutido acima, em vários estágios durante a execução do método 70 ilustrado na Figura 8. Deve-se perceber que, como o método 10 da Figura 1, apesar de a discussão do segundo método 70 poder ser direcionada ao MOSFET de carboneto de silício 12, a presente técnica pode ser aplicada a qualquer MOSFET ou outros dispositivos de carboneto de 25 silício adequados. Ademais, a Figura 2, que é descrita acima, ilustra um dispositivo de carboneto de silício de exemplo 12 antes da execução do método 70 ilustrado na Figura 8.
O método 70 ilustrado na Figura 8 começa com a deposição (bloco 72) de uma camada dielétrica na superfície de um dispositivo de carboneto de silício 12 ilustrado na Figura 2, seguida pela padronagem e ataque químico do filme dielétrico depositado, assim como o eletrodo de porta, para formar uma borda coincidente. A estrutura resultante, ilustrada pelo 5 dispositivo de carboneto de silício 12 ilustrado na Figura 9, inclui uma camada dielétrica 90 (por exemplo, que inclui dióxido de silício, vidro de fosfosilicato, vidro de borofosfosilicato, nitreto de silício ou qualquer outro material dielétrico) disposto sobre a porta 28. Adicionalmente, a camada dielétrica 90 pode ser depositada com o uso de CVD, revestimento por giro ou qualquer outra técnica 10 de deposição adequada. Ademais, a camada dielétrica 90 ilustrada na Figura 9 foi padronizada e gravada (por exemplo, com o uso de técnicas fotolitográficas) para expor a região de contato 54 do dispositivo de carboneto de silício 12 e para fornecer uma borda coincidente 92.
O método 70 ilustrado na Figura 8 continua com a deposição 15 (bloco 74) de outra camada dielétrica de modo conformai na superfície do dispositivo de carboneto de silício 12. Por exemplo, voltando-se à Figura 10, o dispositivo de carboneto de silício 12 é ilustrado após a deposição conformai da camada dielétrica 94. Como a camada dielétrica 90, a camada dielétrica 94 pode incluir dióxido de silício, vidro de fosfosilicato (PSG), vidro de 20 borofosfosilicato (BPSG), nitreto de silício ou qualquer outro material dielétrico adequado. Adicionalmente, a camada dielétrica 94 pode ser depositada com o uso de CVD, revestimento por giro ou outra técnica de deposição adequada.
Retornando-se à Figura 8, o método 70 continua com aplicação de manto ácido (bloco 76) à camada dielétrica conformai depositada no bloco 25 74 para criar um espaçador dielétrico entre a porta 30 e a região de contato 54. Por exemplo, voltando-se à Figura 11, o dispositivo de carboneto de silício 12 é ilustrado após a aplicação de manto ácido (por exemplo, conforme apresentado no bloco 76) à camada dielétrica 94 depositada no bloco 74. Conforme ilustrado na Figura 11, o manto ácido remove a maior parte da camada dielétrica 94, expondo a região de contato 54, mas deixando para trás um espaçador 96 disposto entre a porta 28 e a região de contato 54 do dispositivo de carboneto de silício 12. Deve-se perceber que, controlando-se a espessura 5 da camada dielétrica 94 depositada no bloco 74 e as condições de manto ácido do bloco 76, a largura 98 do espaçador dielétrico 96 pode ser controlada.
Após a formação do espaçador dielétrico 96, o método 70 da Figura 8 continua com a deposição (bloco 78) de uma camada de níquel sobre a superfície do dispositivo de carboneto de silício. Por exemplo, voltando-se à 10 Figura 12 o dispositivo de carboneto de silício 12 é ilustrado tendo a camada de níquel 60 disposta sobre a superfície do dispositivo de carboneto de silício, incluindo a superfície da camada dielétrica restante 90, a região de contato exposta 54 e o espaçador dielétrico 96. Além disso, em certas realizações, a camada de níquel 52 pode ser depositada com o uso de uma técnica de 15 deposição de vapor químico (CVD), crepitação ou outro método de deposição adequado.
Retornando-se à Figura 8, uma vez que a camada de níquel 60 foi depositada no bloco 78, o dispositivo de carboneto de silício 12 pode ser recozido (bloco 80) de modo que pelo menos uma espécie de silicieto de níquel 20 seja formada na região de contato 54 do dispositivo de carboneto de silício. Por exemplo, voltando-se à Figura 13, o dispositivo de carboneto de silício 12 é ilustrado após ter sido recozido de modo que uma camada de silicieto de níquel 62 seja formada a partir da porção da camada de níquel 60 depositada sobre a região de contato 54. Por exemplo, em certas realizações, o dispositivo de 25 carboneto de silício 12 pode ser aquecido entre aproximadamente 300 0C e aproximadamente 1.100 °C, entre aproximadamente 500 0C e aproximadamente 900 0C ou entre aproximadamente 600 0C e aproximadamente 800 °C, sob uma atmosfera particular (por exemplo, atmosfera de argônio, nitrogênio ou qualquer outra atmosfera adequada). Por exemplo, em certas realizações, o recozimento do bloco 80 pode fornecer uma camada de silicieto de níquel 62 que tem uma resistividade de contato que é aproximadamente quatro a dez vezes menor que a resistividade de contato de 5 uma camada de níquel similarmente posicionada. A título de exemplo específico, a resistividade de contato fornecida pela camada de silicieto de níquel 62 pode ser da ordem de aproximadamente 10'3 a aproximadamente 10' 6Ohmcm2.
Conforme mencionado, aquecer o dispositivo de carboneto de silício 12 durante um recozimento (por exemplo, apresentado no bloco 80 da Figura 8) pode causar a formação de uma ou mais espécies de silicieto de níquel na camada de silicieto de níquel 62 a partir da camada de níquel 60. Por exemplo, quando a camada de silicieto de níquel 62 é formada em uma temperatura de recozimento mais baixa (por exemplo, aproximadamente 300 0C a aproximadamente 500 °C), a camada de silicieto de níquel resultante 62 pode incluir uma quantidade significativa de NÍ31SÍ12- Dessa forma, para tal camada de silicieto de níquel 62, a razão entre níquel e silício pode estar na faixa entre aproximadamente 2,6 e aproximadamente 1,0. A título de exemplo adicional, quando a camada de silicieto de níquel 62 é formada em uma temperatura de recozimento mais alta (por exemplo, aproximadamente 600 °C a aproximadamente 900 °C), a camada de silicieto de níquel resultante pode incluir uma quantidade significativa de NÍ2S1. Dessa forma, para tal camada de silicieto de níquel 62, a razão entre níquel e silício pode estar na faixa entre aproximadamente 2,6 e aproximadamente 2,0. A título ainda de exemplo adicional, quando a camada de silicieto de níquel 62 é formada em uma temperatura de recozimento ainda mais alta (por exemplo, aproximadamente 900 0C a aproximadamente 1100 °C), a camada de silicieto de níquel resultante pode indicar uma quantidade significativa de NiSi. Dessa forma, para tal camada de silicieto de níquel 62, a razão entre níquel e silício pode estar na faixa entre aproximadamente 2,0 e aproximadamente 1,0. Deve-se perceber ainda que o restante da camada de níquel 60 disposto sobre a camada dielétrica 90 e/ou o espaçador dielétrico 96 pode ser substancialmente 5 inalterado durante o recozimento do bloco 46 enquanto apenas a porção da camada de níquel 60 disposta sobre a região de contato 54 pode formar a camada de silicieto de níquel 62.
Continuando através do método 70 ilustrado na Figura 8, após o recozimento apresentado no bloco 80, as porções não reagidas da camada de 10 níquel 60 podem ser gravadas (bloco 82) a partir das superfícies dielétricas (por exemplo, a camada dielétrica 90 e o espaçador dielétrico 96) enquanto deixam a camada de silicieto de níquel 62 substancialmente não afetada. Por exemplo, voltando-se à Figura 14, o dispositivo de carboneto de silício 12 é ilustrado após a camada de níquel não reagida 60 ter sido removida (por 15 exemplo, com o uso de uma técnica de ataque químico a molhado), deixando para trás apenas a camada de silicieto de níquel 62. Na estrutura do dispositivo de carboneto de silício 12 ilustrado na Figura 14, a camada de silicieto de níquel 62 é autoalinhada em relação à porta 28 e/ou à região de contato 54 pelo espaçador 96. Deve-se perceber que a largura 98 do espaçador dielétrico 20 96 pode ser em geral menor que o espaçamento entre a porta e a camada de silicieto de níquel que pode ser atingido com o uso de outros métodos de alinhamento (por exemplo, menor que a largura 58 ilustrada na Figura 4 para o método não autoalinhado 10 ilustrado na Figura 1). Deve-se perceber que, em outras realizações, o ataque químico da camada de níquel não reagida 60 25 apresentada no bloco 82 pode não ser realizado de modo que a estrutura de dispositivo final inclua a camada de níquel não reagida 60, adicionalmente à camada de silicieto de níquel 62. Deve-se perceber que em tais realizações, cuidado adequado pode ser tomado para evitar o contato da camada de níquel 60 com certos outros recursos do dispositivo, tal como a almofada de contato de porta (não mostrada).
Retornando-se uma vez mais à Figura 8, em certas realizações, o método 70 continua com um segundo recozimento que é realizado (bloco 84)
no dispositivo de carboneto de silício 12. Ou seja, após a camada de níquel não reagida 60 ter sido reagida conforme apresentado no bloco 82, o dispositivo de carboneto de silício 12 ilustrado na Figura 14 pode ser recozido uma segunda vez, a uma temperatura mais alta que o primeiro recozimento apresentado no bloco 80. Por exemplo, em certas realizações, o dispositivo de 10 carboneto de silício 12 pode ser aquecido entre aproximadamente 800 0C a aproximadamente 1100 0C sob uma atmosfera particular (por exemplo, atmosfera de argônio, nitrogênio ou outra atmosfera adequada). Novamente, sem ater-se a qualquer teoria, acredita-se que aquecer o dispositivo de carboneto de silício 12 a uma temperatura mais alta (por exemplo, durante o 15 segundo recozimento apresentado no bloco 84) pode fazer com que a camada de silicieto de níquel 62 que é formada durante o primeiro recozimento (por exemplo, apresentado no bloco 80) reaja ainda com o carboneto de silício região de contato 54 para formar outras espécies de silicieto de níquel (por exemplo, NÍ2S1, NiSi, etc.), em que a razão entre níquel e silício na camada de 20 silicieto de níquel 62 pode chegar a aproximadamente 1,0. Deve-se perceber ainda que a camada de silicieto de níquel 62 formada pelo segundo recozimento do bloco 80 pode reduzir ainda mais a resistência de contato na região de contato 54 do dispositivo de carboneto de silício 12.
A Figura 15 ilustra uma realização alternativa de um dispositivo de carboneto de silício não autoalinhado 12 que inclui uma camada de titânio/alumínio 100 disposta sobre uma porção da região de contato 54. Mais especificamente, a camada de titânio/alumínio 100 é disposta na base P+ 32 do dispositivo de carboneto de silício 12, enquanto um silicieto de níquel 102 é disposto sobre o restante da região de contato 54. Além disso, a porção da camada de níquel 104 permanece disposta sobre a camada de titânio/alumínio 100. O dispositivo de carboneto de silício 12 ilustrado na Figura 15 pode ser fabricado com o uso de um método não autoalinhado (por exemplo, 5 similarmente ao método 10 ilustrado na Figura 1), mas incluindo as etapas para depositar seletivamente a camada de titânio/alumínio 100 no meio da região de contato 54 antes da deposição da camada de níquel (por exemplo, entre os blocos 42 e 44 do método 10 ilustrado na Figura 1).
A Figura 16 ilustra uma realização alternativa de um dispositivo de carboneto de silício autoalinhado 12 que também inclui a camada de titânio/alumínio 100 disposta sobre uma porção da região de contato 54. Como o dispositivo ilustrado na Figura 15, o dispositivo de carboneto de silício 12 ilustrado na Figura 16 inclui uma camada de titânio/alumínio 100 disposta sobre a base P+ 32 do dispositivo de carboneto de silício 12, enquanto silicieto de níquel 102 é disposto sobre o restante da região de contato 54. Além disso, como o dispositivo da Figura 15, uma porção da camada de níquel 104 permanece disposta sobre a camada de titânio/alumínio 100. O dispositivo de carboneto de silício 12 ilustrado na Figura 16 pode ser fabricado com o uso de um método autoalinhado (por exemplo, como o método 70 ilustrado na Figura 8), mas incluindo as etapas para depositar seletivamente a camada de titânio/alumínio 100 no meio da região de contato 54 antes da deposição da camada de níquel (por exemplo, entre os blocos 76 e 78 do método 70 ilustrado na Figura 8).
Os efeitos técnicos da técnica revelada no presente incluem a formação fácil de um contato ôhmico para um dispositivo de carboneto de silício. Ou seja, a presente técnica possibilita que apenas porções da camada de níquel depositada em uma superfície de carboneto de silício sejam convertidas no silicieto de níquel sob condições de recozimento para fornecer o contato ôhmico (por exemplo, na região de contato de um dispositivo de transistor de efeito de campo (FET) de carboneto de silício). Ademais, como as condições do recozimento não fazem com que as porções da camada de níquel depositada em uma superfície dielétrica reajam ou formem silicieto de 5 níquel, essas porções não reagidas da camada de níquel depositada podem ser removidas de modo fácil e seletiva (por exemplo, por meio de ataque químico a molhado) de modo que apenas o silicieto de níquel permaneça na região de contato do dispositivo de carboneto de silício. A presente técnica pode ser aplicada aos métodos para construir dispositivos de carboneto de 10 silício tanto não autoalinhados (por exemplo, de acordo com o método 10 da Figura 1) quanto autoalinhados (por exemplo, de acordo com o método 70 da Figura 8) que incluem o contato ôhmico de silicieto de níquel. Deve-se perceber ainda que usar a abordagem revelada com uma técnica de autoalinhamento (por exemplo, conforme apresentado no método 70 da Figura 8) pode 15 possibilitar densidades de dispositivo mais altas (por exemplo, passo de célula menores) e rendimentos de dispositivo melhorados. Além disso, a presente técnica pode ser aplicada a métodos para construir dispositivos de carboneto de silício que incluem outras camadas de metal (por exemplo, a camada de titânio/alumínio 100 ilustrada nas Figuras 15 e 16) adicionalmente a ter silicieto 20 de níquel disposto na região de contato do dispositivo de carboneto de silício para fornecer um contato ôhmico.
Esta descrição escrita usa exemplos para revelar a invenção, incluindo o melhor modo, e também para habilitar qualquer pessoa versada na técnica a praticar a invenção, incluindo produzir e usar quaisquer dispositivos 25 ou sistemas e executar quaisquer métodos incorporados. O escopo patenteável da invenção é definido pelas reivindicações, e pode incluir outros exemplos que ocorram àqueles versados na técnica. Tais outros exemplos pretendem estar incluídos no escopo das reivindicações se tiverem elementos estruturais que não difiram da linguagem literal das reivindicações, ou se incluírem elementos estruturais equivalentes com diferenças não substanciais das linguagens literais das reivindicações.

Claims (32)

1. DISPOSITIVO DE CARBONETO DE SILÍCIO, que compreende: um eletrodo de porta disposto sobre uma porção de um substrato de carboneto de silício; um filme dielétrico disposto sobre o eletrodo de porta; uma região de contato do dispositivo de carboneto de silício disposta próxima ao eletrodo de porta; e uma camada disposta sobre o filme dielétrico e sobre a região de contato, em que a camada compreende níquel em porções dispostas sobre o filme dielétrico e em que a camada compreende silicieto de níquel em porções dispostas sobre a região de contato e em que a camada de silicieto de níquel é configurada para fornecer um contato ôhmico à região de contato de dispositivo de carboneto de silício.
2. DISPOSITIVO, de acordo com a reivindicação 1, em que a camada de silicieto de níquel é disposta próxima ao eletrodo de porta e separada do eletrodo de porta por um espaçador dielétrico.
3. DISPOSITIVO, de acordo com a reivindicação 2, em que o espaçador dielétrico é configurado para autoalinhar a camada de silicieto de níquel à região de contato e ao eletrodo de porta do dispositivo de carboneto de silício.
4. DISPOSITIVO, de acordo com a reivindicação 1, em que a camada de silicieto de níquel compreende Ni31Si12, Ni2Si, NiSi ou uma combinação dos mesmos.
5. DISPOSITIVO, de acordo com a reivindicação 1, em que o contato ôhmico tem uma resistividade de contato menor que 10-3 ohm.cm2.
6. DISPOSITIVO, de acordo com a reivindicação 5, em que o contato ôhmico tem uma resistividade de contato menor que 10-6 ohm.cm2.
7. DISPOSITIVO, de acordo com a reivindicação 1, em que o dispositivo de carboneto de silício é um dispositivo elétrico de carboneto de silício.
8. DISPOSITIVO, de acordo com a reivindicação 1, em que o dispositivo de carboneto de silício é um dispositivo MOSFET ou JFET de carboneto de silício.
9. DISPOSITIVO DE CARBONETO DE SILÍCIO, que compreende: um eletrodo de porta disposto sobre uma porção de um substrato de carboneto de silício; um filme dielétrico disposto sobre o eletrodo de porta; uma camada de níquel disposta sobre o filme dielétrico; uma região de contato do dispositivo de carboneto de silício disposta próxima ao eletrodo de porta; e uma ou mais camadas dispostas sobre a região de contato do dispositivo de carboneto de silício, em que a uma ou mais camadas são configuradas para fornecer um contato ôhmico à região de contato do dispositivo de carboneto de silício, em que a uma ou mais camadas compreende uma camada de silicieto de níquel.
10. DISPOSITIVO, de acordo com a reivindicação 9, em que a uma ou mais camadas compreende uma camada de titânio/alumínio disposta em uma primeira porção da região de contato do dispositivo de carboneto de silício.
11. DISPOSITIVO, de acordo com a reivindicação 10, que compreende uma camada de níquel disposta na camada de titânio/alumínio.
12. DISPOSITIVO, de acordo com a reivindicação 10, em que a camada de silicieto de níquel é disposta adjacente à camada de titânio/alumínio em uma segunda porção da região de contato do dispositivo de carboneto de silício.
13. DISPOSITIVO, de acordo com a reivindicação 9, que compreende um eletrodo de porta, em que a região de contato é configurada para ser espaçada a uma distância do eletrodo de porta.
14. DISPOSITIVO, de acordo com a reivindicação 13, que compreende um espaçador dielétrico disposto entre o eletrodo de porta e a via de contato, em que o espaçador dielétrico é configurado para autoalinhar a via de contato em relação ao eletrodo de porta.
15. DISPOSITIVO, de acordo com a reivindicação 14, em que o espaçador dielétrico é configurado para autoalinhar a via de contato em relação à região de contato do dispositivo de carboneto de silício.
16. DISPOSITIVO, de acordo com a reivindicação 9, em que uma razão entre níquel e silício da camada de silicieto de níquel compreende entre aproximadamente 2,6 e aproximadamente 1,0.
17. DISPOSITIVO, de acordo com a reivindicação 16, em que a razão entre níquel e silício da camada de silicieto de níquel compreende entre aproximadamente 2,6 e aproximadamente 2,0.
18. DISPOSITIVO, de acordo com a reivindicação 16, em que a razão entre níquel e silício da camada de silicieto de níquel compreende entre aproximadamente 2,0 e aproximadamente 1,0.
19. DISPOSITIVO, de acordo com a reivindicação 9, em que o dispositivo de carboneto de silício é um transistor de efeito de campo de metalóxido semicondutor de carboneto de silício (MOSFET) ou dispositivo elétrico de transistor de efeito de campo de porta de junção (JFET).
20. MÉTODO, que compreende: depositar uma camada níquel em uma superfície de um dispositivo de carboneto de silício, em que a superfície do dispositivo de carboneto de silício inclui uma região de contato do dispositivo de carboneto de silício e um filme dielétrico; e recozer o dispositivo de carboneto de silício para converter uma porção da camada de níquel em uma camada de silicieto de níquel que compreende pelo menos uma espécie de silicieto de níquel, em que a camada de silicieto de níquel é configurada para fornecer um contato de baixa resistência à região de contato do dispositivo de carboneto de silício.
21. MÉTODO, de acordo com a reivindicação 20, em que o contato de baixa resistência compreende uma resistividade de contato menor que IO'5 ohmcm2.
22. MÉTODO, de acordo com a reivindicação 20, em que o contato de baixa resistência compreende uma resistividade de contato de quatro a dez vezes menor que a camada de níquel antes do recozimento.
23. MÉTODO, de acordo com a reivindicação 20, que compreende depositar uma camada dielétrica de porta e um eletrodo de porta na superfície do dispositivo de carboneto de silício.
24. MÉTODO, de acordo com a reivindicação 23, que compreende depositar uma camada dielétrica de modo conformai sobre a camada dielétrica de porta e o eletrodo de porta; e padronizar e aplicar ataque químico à camada dielétrica e à camada dielétrica de porta para expor a região de contato do dispositivo de carboneto de silício.
25. MÉTODO, de acordo com a reivindicação 23, que compreende depositar uma primeira camada dielétrica sobre a camada dielétrica de porta e o eletrodo de porta na superfície do dispositivo de carboneto de silício; padronizar e aplicar ataque químico à primeira camada dielétrica e o eletrodo de porta camada para formar uma borda coincidente e expor a região de contato; depositar uma segunda camada dielétrica de modo conformai na superfície do dispositivo de carboneto de silício; e aplicar ataque químico à segunda camada dielétrica para expor a região de contato do dispositivo de carboneto de silício enquanto fornece um espaçador dielétrico entre o eletrodo de porta e a região de contato do dispositivo de carboneto de silício.
26. MÉTODO, de acordo com a reivindicação 25, em que o espaçador dielétrico é configurado para autoalinhar a camada de silicieto de níquel em relação ao eletrodo de porta em relação à região de contato do dispositivo de carboneto de silício.
27. MÉTODO, de acordo com a reivindicação 20, em que recozer o dispositivo de carboneto de silício compreende recozer o dispositivo de carboneto de silício a aproximadamente 300 0C a aproximadamente 1.100 °C.
28. MÉTODO, de acordo com a reivindicação 27, em que o pelo menos uma espécie de silicieto de níquel compreende NÍ31SÍ12-
29. MÉTODO, de acordo com a reivindicação 20, que compreende aplicar ataque químico ao níquel não reagido de uma ou mais superfícies dielétricas do dispositivo de carboneto de silício.
30. MÉTODO, de acordo com a reivindicação 29, que compreende realizar um segundo recozimento do dispositivo de carboneto de silício após aplicar ataque químico ao níquel não reagido.
31. MÉTODO, de acordo com a reivindicação 30, em que o segundo recozimento compreende recozer o dispositivo de carboneto de silício a aproximadamente 500 0C a aproximadamente 950 0C e em que, após realizar o segundo recozimento, a camada de silicieto de níquel compreende Ni2Si.
32. MÉTODO, de acordo com a reivindicação 30, em que o segundo recozimento compreende recozer 0 dispositivo de carboneto de silício a aproximadamente 900 0C a aproximadamente 1.100 0C e em que, após realizar o segundo recozimento, a camada de silicieto de níquel compreende NiSi.
BRBR102013026784-8A 2012-12-18 2013-10-17 Dispositivo de carboneto de silício e método BR102013026784A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/718,031 US9230807B2 (en) 2012-12-18 2012-12-18 Systems and methods for ohmic contacts in silicon carbide devices

Publications (1)

Publication Number Publication Date
BR102013026784A2 true BR102013026784A2 (pt) 2014-09-16

Family

ID=49378169

Family Applications (1)

Application Number Title Priority Date Filing Date
BRBR102013026784-8A BR102013026784A2 (pt) 2012-12-18 2013-10-17 Dispositivo de carboneto de silício e método

Country Status (6)

Country Link
US (2) US9230807B2 (pt)
EP (1) EP2747147B1 (pt)
JP (2) JP6642931B2 (pt)
CN (1) CN103872103B (pt)
BR (1) BR102013026784A2 (pt)
CA (1) CA2829245C (pt)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2017041268A1 (zh) * 2015-09-10 2017-03-16 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法
US9666482B1 (en) * 2016-09-14 2017-05-30 Infineon Technologies Ag Self aligned silicon carbide contact formation using protective layer
US10607841B2 (en) * 2017-12-17 2020-03-31 Applied Materials, Inc. Silicide films through selective deposition
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
EP3660885B1 (en) * 2018-11-28 2023-05-24 Infineon Technologies AG Group iii nitride device and method of fabricating an ohmic contact for a group iii nitride-based device
CN109979813B (zh) * 2019-03-28 2020-12-11 厦门市三安集成电路有限公司 一种低温碳化硅欧姆接触的制备方法及金属结构
US11075277B2 (en) * 2019-06-04 2021-07-27 Genesic Semiconductor Inc. Manufacture of self-aligned power devices
JP7354028B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354027B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN117238969A (zh) * 2023-11-13 2023-12-15 深圳基本半导体有限公司 碳化硅mosfet器件及其制备方法与应用

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542920B1 (fr) 1983-03-18 1986-06-06 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
JPH0864801A (ja) * 1994-08-26 1996-03-08 Fuji Electric Co Ltd 炭化けい素半導体素子およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JPH10125620A (ja) 1996-10-17 1998-05-15 Denso Corp 炭化珪素半導体装置
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
JP3703643B2 (ja) * 1998-12-25 2005-10-05 三菱電機株式会社 半導体装置およびその製造方法
JP4876321B2 (ja) * 2001-03-30 2012-02-15 株式会社デンソー 炭化珪素半導体装置の製造方法
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
US8133789B1 (en) * 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet
JP4230869B2 (ja) * 2003-09-25 2009-02-25 株式会社東芝 高耐圧半導体装置
JP2005276978A (ja) * 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
GB2424312B (en) 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
US8377812B2 (en) 2006-11-06 2013-02-19 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US20080108190A1 (en) 2006-11-06 2008-05-08 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
JP4939960B2 (ja) * 2007-02-05 2012-05-30 株式会社東芝 半導体装置およびその製造方法
JP4539684B2 (ja) * 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009019837A (ja) * 2007-07-13 2009-01-29 Tlv Co Ltd 廃蒸気回収装置
JP4365894B2 (ja) * 2007-08-07 2009-11-18 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP2009043880A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
KR20100123589A (ko) * 2008-02-22 2010-11-24 스미토모덴키고교가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
CN102007595B (zh) * 2008-04-15 2013-12-25 住友电气工业株式会社 半导体器件及其制造方法
US8035112B1 (en) * 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
US8188482B2 (en) 2008-12-22 2012-05-29 Infineon Technologies Austria Ag SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
JP2012094555A (ja) * 2009-02-18 2012-05-17 Mitsubishi Electric Corp 半導体装置の製造方法
WO2011027540A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US9230807B2 (en) 2016-01-05
EP2747147B1 (en) 2019-02-06
CA2829245C (en) 2020-09-22
CA2829245A1 (en) 2014-06-18
EP2747147A3 (en) 2017-08-02
JP2018082190A (ja) 2018-05-24
US9601332B2 (en) 2017-03-21
US20140167068A1 (en) 2014-06-19
JP6642931B2 (ja) 2020-02-12
JP6537082B2 (ja) 2019-07-03
CN103872103B (zh) 2019-08-20
EP2747147A2 (en) 2014-06-25
US20160118258A1 (en) 2016-04-28
JP2014120758A (ja) 2014-06-30
CN103872103A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
BR102013026784A2 (pt) Dispositivo de carboneto de silício e método
US9196710B2 (en) Integrated circuits with relaxed silicon / germanium fins
BR112013027105B1 (pt) dispositivo semicondutor
KR20120024805A (ko) 이격된 도전 라인에 대한 전기적 연결을 제공하는 방법
CN110663117A (zh) 一种石墨烯场效应晶体管及其制备方法
CN106044759B (zh) 一种调控石墨烯带隙方法
JP2006128191A (ja) 半導体装置及びその製造方法
US20060063342A1 (en) Method for manufacturing semiconductor device
CN113437136A (zh) 一种半导体器件及其制备方法
CN103094330B (zh) 半导体器件及其制造方法
CN107919395A (zh) 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法
US8586445B2 (en) Method for manufacturing a suspended membrane and dual-gate MOS transistor
WO2017024718A1 (zh) 薄膜晶体管的制作方法和阵列基板的制作方法
TW583747B (en) High density trench power MOSFET structure and method thereof
US10587971B2 (en) Semiconductor device and manufacture thereof
CN110707156B (zh) 薄膜晶体管及其制造方法
US11651958B2 (en) Two-dimensional material device and method for manufacturing same
KR20090061162A (ko) 반도체 소자의 제조 방법
CN111952180A (zh) 一种具有平衡电流密度umos及其制作方法
RU174127U1 (ru) Кремниевый планарный транзистор
BR102020024866A2 (pt) Método de fabricação de sensor utbb soi mosfet e dispositivo sensor utbb soi mosfet
KR20230169844A (ko) 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법
CN115084215A (zh) 功率半导体器件制造方法
KR970003962A (ko) 반도체 소자의 고집적 트렌지스터 제조 방법
CN117690974A (zh) 半导体器件、半导体器件的制作方法以及三维存储器

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B11B Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements