JP6537082B2 - 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法 - Google Patents

炭化ケイ素装置におけるオーミック接触のためのシステム及び方法 Download PDF

Info

Publication number
JP6537082B2
JP6537082B2 JP2017241267A JP2017241267A JP6537082B2 JP 6537082 B2 JP6537082 B2 JP 6537082B2 JP 2017241267 A JP2017241267 A JP 2017241267A JP 2017241267 A JP2017241267 A JP 2017241267A JP 6537082 B2 JP6537082 B2 JP 6537082B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide device
layer
nickel
nickel silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017241267A
Other languages
English (en)
Other versions
JP2018082190A (ja
Inventor
ザカリー・マシュー・スタム
レザ・ガンディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2018082190A publication Critical patent/JP2018082190A/ja
Application granted granted Critical
Publication of JP6537082B2 publication Critical patent/JP6537082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本書に開示される主題は、炭化ケイ素半導体装置（デバイス）に関し、さらに具体的には、電力応用向けの炭化ケイ素半導体装置に関する。
電界効果トランジスタ（ＦＥＴ）のような半導体装置の製造時に、１以上の接点を形成する場合がある（例えばＦＥＴ装置の接触領域に）。一般的には、例えば炭化ケイ素ＦＥＴ装置に接点バイアを構築するときに、接触が低抵抗（例えばオーミック接触）を有することが望ましい場合がある。加えて、これらの低抵抗接触の構築時に、幾つかの半導体装置製造技術（例えばリフトオフ技術）では得られる装置構造に欠陥（例えばエッジの凹凸化、条痕、接触の断裂、望ましくない過剰な金属、接着性の低下及び／又は装置への他の形態の損傷）を招く場合がある。さらに、ケイ素装置を構築するのに適した方法を含め、他の装製造技術（例えば自己整列技術）は、炭化ケイ素装置を構築するためには実効的でないことがしばしば判明している。
一実施形態では、炭化ケイ素装置が、炭化ケイ素基材の一部の上に配設されたゲート電極と、ゲート電極の上に配設された誘電フィルムとを含んでいる。この装置は、ゲート電極の近傍に配設された接触領域を有し、誘電フィルム及び接触領域の上に配設された層を有する。層は、誘電フィルム上に配設された部分にニッケルを含み、接触領域上に配設された部分にケイ化ニッケルを含んでいる。ケイ化ニッケル層は、炭化ケイ素装置の接触領域にオーミック接触をもたらすように構成されている。
別の実施形態では、炭化ケイ素装置が、炭化ケイ素基材の一部の上に配設されたゲート電極と、ゲート電極の上に配設された誘電フィルムとを含んでいる。この装置はまた、誘電フィルムの上に配設されたニッケル層を含んでいる。この装置は、ゲート電極の近傍に配設された接触領域を有し、またこの装置は、炭化ケイ素装置の接触領域の上に配設された１以上の層を含んでいる。１以上の層は、炭化ケイ素装置の接触領域にオーミック接触をもたらすように構成され、また１以上の層はケイ化ニッケル層を含んでいる。
別の実施形態では、方法が、炭化ケイ素装置の表面にニッケル層を堆積させるステップを含んでおり、炭化ケイ素装置の表面は、炭化ケイ素装置の接触領域と誘電体層とを含んでいる。この方法はさらに、ニッケル層の一部を、１種以上のケイ化ニッケル種を含むケイ化ニッケル層へ転化するために、炭化ケイ素装置をアニールするステップを含んでいる。さらに、ケイ化ニッケル層は、炭化ケイ素装置の接触領域に低抵抗接触をもたらすように構成されている。
本発明の上記その他の特徴、態様及び利点については、図面と併せて以下の詳細な説明を参照することによって理解を深めることができるであろう。図面を通して、同様の部材には同様の符号を付した。
本アプローチの一実施形態による炭化ケイ素装置に非自己整列型オーミック接触を形成する方法を示す流れ図である。 図１または図８の方法の実行に先立つ炭化水素装置構成の一例としての金属酸化物半導体電界効果トランジスター（ＭＯＳＦＥＴ）の一実施形態の図である。 図１の方法において記載されるように、誘電体層を推積させた後の図２の炭素化ケイ素装置実施形態の図である。 炭化ケイ素装置の接触領域を露出させるために、図１の方法において記載されるように、堆積した誘電体層をパターニング及びエッチングした後の図３の炭化ケイ素装置実施形態の図である。 図１の方法において記載されるように、ニッケル層を堆積させた後の図４の炭化ケイ素装置実施形態の図である。 ケイ化ニッケル層を形成するために、図１の方法において記載されるように、炭化ケイ素装置をアニールした後の図５の炭化ケイ素装置実施形態の図である。 図１の方法において記載されるように、ニッケル層の未反応部分を除去した後の図６の炭化ケイ素装置実施形態の図である。 本アプローチの別の実施形態による炭化ケイ素装置に自己整列型オーミック接触を形成する方法を示す流れ図である。 一致型エッジを設けるために、図８の方法において記載されるように、誘電体層をゲート電極層と共に堆積させ、パターニングして、エッチングした後の図８の炭化ケイ素装置実施形態の図である。 図８の方法において記載されるように、別の誘電体層を堆積させた後の図９の炭化ケイ素装置実施形態の図である。 ゲートと露出した接触領域との間に誘電スペーサを設けるために、図８の方法において記載されるように、炭化ケイ素装置をブランケットエッチングした後の図１０の炭化ケイ素装置実施形態の図である。 図８の方法において記載されるように、ニッケル層を堆積させた後の図１１の炭化ケイ素装置実施形態の図である。 ケイ化ニッケル層を形成するために、図８の方法において記載されるように、炭化ケイ素装置をアニールした後の図１２の炭化ケイ素装置実施形態の図である。 図８の方法において記載されるように、ニッケル層の未反応部分を除去した後の図１３の炭化ケイ素装置実施形態の図である。 炭化ケイ素装置の接触領域においてケイ化ニッケル層に加えてチタン／アルミニウム層が配設された非自己整列型ＭＯＳＦＥＴ炭化ケイ素装置の代替的な実施形態の図である。 炭化ケイ素装置の接触領域においてケイ化ニッケル層に加えてチタン／アルミニウム層が配設された自己整列型ＭＯＳＦＥＴ炭化ケイ素装置の代替的な実施形態の図である。
以下、本発明の１以上の特定の実施形態について説明する。これらの実施形態を簡潔に説明するため、現実の実施に際してのあらゆる特徴について本明細書に記載しないこともある。実施化に向けての開発に際して、あらゆるエンジニアリング又は設計プロジェクトの場合と同様に、実施毎に異なる開発者の特定の目標（システム及び業務に関連した制約に従うことなど）を達成すべく、実施に特有の多くの決定を行う必要があることは明らかであろう。さらに、かかる開発努力は複雑で時間を要することもあるが、本明細書の開示内容に接した当業者にとっては日常的な設計、組立及び製造にすぎないことも明らかである。
本発明の様々な実施形態の構成要素について紹介する際、単数形で記載したものは、その構成要素が１以上存在することを意味する。「含む」、「備える」及び「有する」という用語は内包的なものであり、記載した構成要素以外の追加の要素が存在していてもよいことを意味する。
上述の通り、炭化ケイ素ＦＥＴのような半導体装置の製造時に、ＦＥＴ装置の接触領域にオーミック接触を形成すると望ましい場合がある。しかしながら、上述のように、幾つかの半導体製造技術（例えばケイ素装置に用いられるリフトオフ技術及び自己整列技術等）は、炭化ケイ素装置を構築するときには望ましい接触に対して望ましい整列を提供する実効的な方法を提供するとはいえない。
従って、現状で開示される各実施形態は、炭化ケイ素装置（例えば炭化ケイ素ＦＥＴ）の構築時にオーミック接触の形成を可能にする（例えば接点バイアのために）。本技術は、炭化ケイ素装置の接触領域にオーミック接触を提供し得るケイ化ニッケル層を得るために、炭化ケイ素装置の露出した炭化ケイ素表面に堆積したニッケル層の部分のみがアニール条件の下で転化され得るようにする。加えて、炭化ケイ素装置の誘電体表面に堆積したニッケル層の部分はアニール条件の下では反応しないので、ニッケル層のこれらの未反応部分を選択的に除去して（例えば湿式エッチングを介して）、炭化ケイ素装置の接触領域にケイ化ニッケル層を残すことができる。後述するように、このアプローチは、ケイ化ニッケルのオーミック接触を含む非自己整列型炭化ケイ素装置を構築する方法（例えば図１の方法１０によるもの）にも自己整列型炭化ケイ素装置を構築する方法（例えば図８の方法７０によるもの）にも適用され得る。さらに、後述するように、本技術はまた、オーミック接触をもたらすために、炭化ケイ素装置の接触領域にケイ化ニッケルを配設することに加えて、他の金属層（例えばチタン／アルミニウム層）を含む炭化ケイ素装置を構築する方法にも適用され得る。
ニッケルは一般的には、幾つかの炭化ケイ素装置（例えば高濃度不純物を含むＰ＋炭化ケイ素層）に他の金属（例えばチタン、アルミニウム又はこれらの合金）よりも高い接触抵抗を提供し得ることを認められたい。しかしながら、現状で開示されるオーミック接触層は１種以上のケイ化ニッケル種を含んでいることを特記しておく。このようなものとして、後述するように、開示されるケイ化ニッケル層によって得られる諸特性（例えば電気的特性、物理的特性及び化学反応性等）は、炭化ケイ素の上の典型的なニッケル層に対して著しく改善され得る。このようなものとして、堆積したニッケル層の部分におけるケイ化ニッケルの制御された形成を通じて、本アプローチは、炭化ケイ素装置の製造時にニッケルの有用性を実質的に高めることができる。
以上のことを念頭に置いて、図１は、本アプローチの一実施形態によるオーミック接触を炭化ケイ素装置の上に形成し得る方法１０を示す。方法１０をさらに十分に説明するために、図２〜図７は、方法１０の実行時の様々な段階での電力応用向け金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である一例の炭化ケイ素装置１２を示す。本書の議論は炭化ケイ素ＭＯＳＦＥＴ１２に関するものであるが、本技術は、任意のＭＯＳＦＥＴ、又はオーミック接触が望まれ若しくは用いられる他の適当な炭化ケイ素装置（例えば接合ゲート電界効果トランジスタ（ＪＦＥＴ））に適用可能であることを認められたい。なお、図２〜図７及び図９〜図１６に示すＭＯＳＦＥＴ１２の各特徴は縮尺通りに描かれている訳ではない。
図２は、方法１０に先立つ一例の炭化ケイ素装置１２を示す。図２に示すＭＯＳＦＥＴ炭化ケイ素装置１２の基本構造は、Ｎ＋ＳｉＣバッファ層１８及びＮ−ＳｉＣドリフト層２０のような一定数の他の層を上に配設させた基材層（例えばＮ＋ＳｉＣ基材１６）を有する基材本体１４を含んでいる。Ｎ−ＳｉＣドリフト層２０の最上層にはＰウェル２２が形成されており、Ｐウェル２２は、高濃度不純物を含むＰ＋ベース２６の両側に二つの高濃度不純物を含むＮ＋領域２４を配設して含んでいる。炭化ケイ素装置１２は単に一例の装置構造を提供しているに過ぎず、他の炭化ケイ素装置構造（例えば反対符号の不純物を含む装置、付加的な層又はさらに少ない層を有する装置、異なる相対寸法の構造を有する装置等）もまた現状で思量されることを認められたい。加えて、図２に示すように、基材本体１４の部分の最上層に、相対的に薄いゲート誘電体層３０によって基材本体１４から離隔されてゲート（例えば金属ゲート２８）が堆積している。
図１に示す方法は、図２に示す炭化ケイ素装置１２の表面に共形の誘電体層を堆積させるステップ（ブロック４０）で開始する。得られる構造は図３の炭化ケイ素装置１２によって示されており、この構造は、炭化ケイ素装置１２の表面を覆って堆積した共形の誘電体層５２を含んでいる。幾つかの実施形態では、誘電体層５２は、二酸化ケイ素、リンケイ酸ガラス（ＰＳＧ）、ホウリンケイ酸ガラス（ＢＰＳＧ）、窒化ケイ素その他の任意の適当な誘電性材料を含み得る。さらに、幾つかの実施形態では、誘電体層５２は、化学的気相堆積（ＣＶＤ）技術、スピンコーティング技術その他の適当な堆積（成膜）法を用いて堆積させることができる。
図１に示す方法は、炭化ケイ素装置１２の接触領域を露出させるために誘電体層５２の部分及びゲート誘電体層３０の部分をパターニング及びエッチングするステップ（ブロック４２）に続く。例えば、標準的なフォトリソグラフィ技術を用いて、図３に示す炭化ケイ素装置１２の誘電体層５２及びゲート誘電体層３０の一部を除去して、基材本体１４の表面の一部を露出させることができる。図４へ移ると、基材本体１４の表面において接触領域５４を露出させるために誘電体層５２及びゲート誘電体層３０の一部を除去した後の図３の炭化ケイ素装置が示されている。図４に示す接触領域５４は、エッチング工程時に形成された誘電体層５２及びゲート誘電体層３０のエッジ５６から延在している。誘電体層５２及びゲート誘電体層３０は、ゲート２８を接触領域５４から電気的に絶縁するために、ゲート２８から距離５８にわたり延在していることを認められたい。さらに、幾つかの実施形態では、距離５８は、図８に関して後に議論されるように、自己整列型技術を用いて達成され得る距離よりも大きくされ得ることを認められたい。例えば、非自己整列型方法１０によって提供される距離５８がさらに大きいと一般的には、作用する装置１２を依然提供しつつブロック４２のパターニング及びエッチング時に遭遇され得る微小な変動に備えることができる。
図１へ戻り、方法１０は、炭化ケイ素装置１２の表面にニッケル層を堆積させるステップ（ブロック４４）に続く。すなわち、ニッケル層を、図４に示す炭化ケイ素装置１２の誘電体層５２の表面及び露出した接触領域５４に堆積させることができる。例えば、図５へ移ると、誘電体層５２の表面及び接触領域５４の両方を覆ってニッケル層６０を堆積させた後の図４の炭化ケイ素装置が示されている。さらに、幾つかの実施形態では、ニッケル層５２は、化学的気相堆積（ＣＶＤ）技術、スパッタリングその他の適当な堆積法を用いて堆積させることができる。従って、ブロック４４の完了後に、図５に示すニッケル層６０は一般的には、２種以上のタイプの表面すなわち誘電体表面（例えば誘電体層５２の上に配設されたニッケル層６０の部分）及び炭化ケイ素表面（例えば高濃度不純物を含む炭化ケイ素接触領域５４の上に配設されたニッケル層６０の部分）に配設され得る。方法１０は、金属堆積（例えばニッケル層６０）用の表面を準備するために、積極型前処理である反応性イオンエッチング（ＲＩＥ）又はバックスパッタエッチングを考慮していることを認められたい。さらに、かかる積極型のエッチング技術は、露出したフォトレジスト表面の敏感性のためリフトオフ方法と一般的に両立する訳ではないことを認められたい。
再び図１へ戻り、方法１０は、炭化ケイ素装置１２の接触領域５４に１種以上のケイ化ニッケル種を形成するために、炭化ケイ素装置１２をアニールするステップ（ブロック４６）に続く。すなわち、図６へ移ると、炭化ケイ素装置１２は、ニッケル層６０の部分（例えばブロック４４において堆積したもの）が炭化ケイ素接触領域５４の一部と反応して１以上のケイ化ニッケル種を含むケイ化ニッケル層６２を形成し得るように加熱すればよい。例えば、幾つかの実施形態では、炭化ケイ素装置１２は、特定の雰囲気（例えばアルゴン、窒素その他の適当な雰囲気）の下で約３００℃〜約１１００℃、約５００℃〜約９００℃、又は約６００℃〜約８００℃に加熱する。例えば、幾つかの実施形態では、ブロック４６のアニールは、同様に配置されたニッケル層の接触抵抗の約４分の１〜１０分の１の接触抵抗を有するケイ化ニッケル層６２を提供し得る。特定的な例によれば、ケイ化ニッケル層６２によって提供される接触抵抗は、約１０-3Ωｃｍ2〜約１０-6Ωｃｍ2程度である。
上述のように、アニール時に炭化ケイ素装置１２を熱すると（例えば図１のブロック４６に記載）、ニッケル層６０からケイ化ニッケル層６２における１以上のケイ化ニッケル種の形成を生じ得る。理論に制約されるものではないが、１以上のアニールを行うステップの後には、ケイ化ニッケル層６２の内部にケイ化ニッケル種の連続体が存在し得る。例えば、ケイ化ニッケル層６２が相対的に低いアニール温度（例えば約３００℃〜約５００℃）で形成されるときには、得られるケイ化ニッケル層６２はかなりの量のＮｉ31Ｓｉ12を含み得る。従って、かかるケイ化ニッケル層６２について、ニッケル対ケイ素比は約２．６〜約１．０とすることができる。さらに他の例によれば、ケイ化ニッケル層６２が相対的に高いアニール温度（例えば約６００℃〜約９００℃）で形成されるときには、得られるケイ化ニッケル層はかなりの量のＮｉ2Ｓｉを含み得る。従って、かかるケイ化ニッケル層６２については、ニッケル対ケイ素比は約２．６〜約２．０とすることができる。さらに他の例によれば、ケイ化ニッケル層６２が一層高いアニール温度（例えば約９００℃〜約１１００℃）で形成されるときには、得られるケイ化ニッケル層はかなりの量のＮｉＳｉを含み得る。従って、かかるケイ化ニッケル層６２については、ニッケル対ケイ素比は約２．０〜約１．０とすることができる。さらに、誘電体層５２の上に配設されたニッケル層６０の残部はブロック４６のアニール時には実質的に変化しないままであってよく、接触領域５４の上に配設されたニッケル層６０の部分のみがケイ化ニッケル層６２を形成し得ることを特記しておく。
図１に示す方法を続けると、ブロック４６に記載するように炭化ケイ素装置１２をアニールした後に、未反応ニッケル層６０（例えば誘電体層５２の上に配設されたもの）を炭化ケイ素装置の誘電体表面からエッチングする（ブロック４８）ことができる。しかしながら、未反応ニッケル層６０とは異なる反応性を有するケイ化ニッケル層６２は、実質的に変化しないままであってもよい。例えば、図７へ移ると、ケイ化ニッケル層６２のみが残るように未反応ニッケル層６０をエッチングした後の炭化ケイ素装置１２が示されている。例えば、幾つかの実施形態では、未反応ニッケル層６０は湿式エッチング技術を用いて除去され得る。しかしながら、他の実施形態では、最終的な装置構造がケイ化ニッケル層６２に加えて未反応ニッケル層６０を含むように、ブロック４８に記載する未反応ニッケル層６０のエッチングを行わなくてもよい。かかる実施形態では、ニッケル層６０が、ゲート接点パッド（不図示）のような他の幾つかの装置特徴と接触することを回避するために十分な注意を払うとよいことを認められたい。
加えて、図１に示すように、幾つかの実施形態では、炭化ケイ素装置１２は、ケイ化ニッケル層６２での接触抵抗をさらに改善するために最初のアニールよりも高温で２度目のアニールを施されてもよい（ブロック５０）。例えば、幾つかの実施形態では、炭化ケイ素装置１２は、特定の雰囲気（例えばアルゴン、窒素その他の適当な雰囲気）の下で約８００℃〜約１１００℃に加熱する。上で最初のアニールの議論に記載されたように、炭化ケイ素装置１２を相対的に高い温度まで熱する（例えばブロック５０に記載する２度目のアニール時に）と、ケイ化ニッケル層６２（例えばブロック４６に記載する最初のアニール時に形成されたもの）を炭化ケイ素接触領域５４とさらに反応させることができる。２度目のアニールの後には、ケイ化ニッケル層６２は幾つかのケイ化ニッケル種（例えばＮｉ2Ｓｉ及びＮｉＳｉ等）について豊富になり得る。例えば、幾つかの実施形態では、ブロック５０に記載する２度目のアニールの後には、ケイ化ニッケル層６２でのニッケル対ケイ素の比は約１に接近し得る。さらに、ブロック５０の２度目のアニールによって形成されるケイ化ニッケル層６２は、炭化ケイ素装置１２の接触領域５４での接触抵抗をさらに低下させ得ることを認められたい。
図８は、本アプローチの別の実施形態による炭化ケイ素装置１２の上に自己整列型オーミック接触を形成し得る（例えば接点バイアのために）第二の方法７０を示す。方法７０をさらに十分に説明するために、図２及び図９〜図１４は、上で議論されたものと同じ例のＭＯＳＦＥＴ炭化ケイ素装置１２を、図８に示す方法７０の実行時の様々な段階において示している。図１の方法１０と同様に、第二の方法７０の議論は炭化ケイ素ＭＯＳＦＥＴ１２に関するものであってもよいが、本技術は、任意のＭＯＳＦＥＴ装置又は他の適当な炭化ケイ素装置にも適用し得る。さらに、上述の図２は、図８に示す方法７０の実行に先立つ一例の炭化ケイ素装置１２を示している。
図８に示す方法７０は、図２に示す炭化ケイ素装置１２の表面に誘電体層を堆積させるステップ（ブロック７２）で開始し、続いて一致型エッジを形成するために、堆積した誘電フィルム及びゲート電極のパターニング及びエッチングを行う。得られる構造は図９に示す炭化ケイ素装置１２によって示されており、この構造は、ゲート２８の上に配設された誘電体層９０（例えば二酸化ケイ素、リンケイ酸ガラス、ホウリンケイ酸ガラス、窒化ケイ素その他の任意の適当な誘電性材料を含む）を含んでいる。加えて、誘電体層９０は、ＣＶＤ、スピンコーティングその他の適当な堆積技術を用いて堆積させることができる。さらに、図９に示す誘電体層９０は、炭化ケイ素装置１２の接触領域５４を露出させて一致型エッジ９２を設けるために、パターニングされてエッチングされている（例えばフォトリソグラフィ技術を用いる）。
図８に示す方法７０は、炭化水素装置１２の表面に別の誘引体層の共形堆積を行うステップ（ブロック７４）に続く。例え、図１０へ移ると、誘導電体層９４の共形析その後の炭化水素系装置１２が表示されている。誘起系統９０と同様に、誘発体層９４は、二酸化ケイ素、リンケイ酸ガラス（ＰＳＧ）、ホウリンケイ酸ガラス（ＢＰＳＧ）、窒素化ケー素その他のもの適切な誘電性材料を含むことができます。加えて、誘導体層９４は、ＣＶＤ、スピンコートその他の適切な堆積技術を用いて堆積させることができます。
ｅｎ
図８へ戻り、方法７０は、ゲート３０と接触領域５４との間に誘電スペーサを作製するために、ブロック７４において堆積した共形の誘電体層のブランケットエッチングを行うステップ（ブロック７６）に続く。例えば、図１１へ移ると、ブロック７４において堆積した誘電体層９４のブランケットエッチング（例えばブロック７６に記載するようなもの）の後の炭化ケイ素装置１２が示されている。図１１に示すように、ブランケットエッチングは、誘電体層９４の殆どを除去して、接触領域５４を露出させるが、ゲート２８と炭化ケイ素装置１２の接触領域５４との間に配設されたスペーサ９６を残す。ブロック７４において堆積した誘電体層９４の厚み及びブロック７６のブランケットエッチング条件を制御することにより、誘電スペーサ９６の幅９８を制御し得ることを認められたい。
誘電スペーサ９６の形成の後に、図８の方法７０は、炭化ケイ素装置の表面を覆うニッケル層の堆積を行うステップ（ブロック７８）に続く。例えば、図１２へ移ると、残った誘電体層９０の表面、露出した接触領域５４及び誘電スペーサ９６を含めて炭化ケイ素装置の表面の上に配設されたニッケル層６０を有する炭化ケイ素装置１２が示されている。さらに、幾つかの実施形態では、ニッケル層５２は、化学的気相堆積（ＣＶＤ）、スパッタリングその他の適当な堆積法を用いて堆積させることができる。
図８へ戻り、一旦、ニッケル層６０がブロック７８において堆積したら、１種以上のケイ化ニッケル種が炭化ケイ素装置の接触領域５４に形成されるように、炭化ケイ素装置１２をアニールすることができる（ブロック８０）。例えば、図１３へ移ると、接触領域５４を覆って堆積したニッケル層６０の部分からケイ化ニッケル層６２が形成されるようにアニールされた後の炭化ケイ素装置１２が示されている。例えば、幾つかの実施形態では、炭化ケイ素装置１２を、特定の雰囲気（例えばアルゴン、窒素その他の適当な雰囲気）の下で約３００℃〜約１１００℃、約５００℃〜約９００℃、又は約６００℃〜約８００℃に熱することができる。例えば、幾つかの実施形態では、ブロック８０のアニールは、同様に配置されたニッケル層の接触抵抗の約４分の１乃至１０分の１の接触抵抗を有するケイ化ニッケル層６２を提供することができる。特定的な例によれば、ケイ化ニッケル層６２によって提供される接触抵抗は、約１０-3Ωｃｍ2〜約１０-6Ωｃｍ2程度であってよい。
上述のように、アニール時に炭化ケイ素装置１２を熱すると（例えば図８のブロック８０に記載する）、ニッケル層６０からケイ化ニッケル層６２に１以上のケイ化ニッケル種の形成を生じ得る。例えば、ケイ化ニッケル層６２が相対的に低いアニール温度（例えば約３００℃〜約５００℃）で形成されるときには、得られるケイ化ニッケル層６２はかなりの量のＮｉ31Ｓｉ12を含み得る。従って、かかるケイ化ニッケル層６２について、ニッケル対ケイ素の比は約２．６〜約１．０とすることができる。さらに他の例によれば、ケイ化ニッケル層６２が相対的に高いアニール温度（例えば約６００℃〜約９００℃）で形成されるときには、得られるケイ化ニッケル層はかなりの量のＮｉ2Ｓｉを含み得る。従って、かかるケイ化ニッケル層６２については、ニッケル対ケイ素の比は約２．６〜約２．０とすることができる。さらに他の例によれば、ケイ化ニッケル層６２が一層高いアニール温度（例えば約９００℃〜約１１００℃）で形成されるときには、得られるケイ化ニッケル層はかなりの量のＮｉＳｉを含み得る。従って、かかるケイ化ニッケル層６２については、ニッケル対ケイ素の比は約２．０〜約１．０とすることができる。さらに、誘電体層９０及び／又は誘電スペーサ９６の上に配設されたニッケル層６０の残部はブロック４６のアニール時には実質的に変化しないままであってよく、接触領域５４の上に配設されたニッケル層６０の部分のみがケイ化ニッケル層６２を形成し得ることを特記しておく。
図８に示す方法７０を続けて述べると、ブロック８０に記載するアニールの後に、ケイ化ニッケル層６２に実質的に影響を与えないままニッケル層６０の未反応部分を誘電体表面（例えば誘電体層９０及び誘電スペーサ９６）からエッチングする（ブロック８２）ことができる。例えば、図１４へ移ると、未反応ニッケル層６０が除去されて（例えば湿式エッチング技術を用いる）、ケイ化ニッケル層６２のみを残した後の炭化ケイ素装置１２が示されている。図１４に示す炭化ケイ素装置１２の構造では、ケイ化ニッケル層６２はスペーサ９６によってゲート２８及び／又は接触領域５４に対して自己整列している。誘電スペーサ９６の幅９８は一般的には、他の整列方法を用いて達成され得るゲートとケイ化ニッケル層との間の間隔よりも小さくてよい（例えば図１に示す非自己整列型方法について図４に示す幅５８よりも小さくてよい）ことを認められたい。他の実施形態では、最終的な装置構造がケイ化ニッケル層６２に加えて未反応ニッケル層６０を含むように、ブロック８２に記載する未反応ニッケル層６０のエッチングを行わなくてもよいことを認められたい。かかる実施形態では、ニッケル層６０が、ゲート接点パッド（不図示）のような他の幾つかの装置特徴と接触することを回避するために十分な注意を払うとよいことを認められたい。
再び図８へ戻り、幾つかの実施形態では、方法７０は、炭化ケイ素装置１２に２度目のアニールを施すステップ（ブロック８４）に続く。すなわち、ブロック８２に記載するように未反応ニッケル層６０が除去された後に、ブロック８０に記載する最初のアニールよりも高い温度で図１４に示す炭化ケイ素装置１２に２度目のアニールを施すことができる。例えば、幾つかの実施形態では、炭化ケイ素装置１２は、特定の雰囲気（例えばアルゴン、窒素その他の適当な雰囲気）の下で約８００℃〜約１１００℃に加熱する。この場合にも、理論に制約されるものではないが、炭化ケイ素装置１２を相対的に高い温度に加熱する（例えばブロック８４に記載する２度目のアニール時に）と、最初のアニール（例えばブロック８０に記載する）時に形成されたケイ化ニッケル層６２を炭化ケイ素接触領域５４とさらに反応させて他のケイ化ニッケル種（例えばＮｉ2Ｓｉ及びＮｉＳｉ等）を形成することができ、この場合にはケイ化ニッケル層６２でのニッケル対ケイ素の比は約１．０に接近し得る。さらに、ブロック８０の２度目のアニールによって形成されるケイ化ニッケル層６２は、炭化ケイ素装置１２の接触領域５４での接触抵抗をさらに低下させ得ることを認められたい。
図１５は、接触領域５４の一部の上に配設されたチタン／アルミニウム層１００を含んでいる非自己整列型炭化ケイ素装置１２の代替的な実施形態を示す。さらに明確に述べると、チタン／アルミニウム層１００が炭化ケイ素装置１２のＰ＋ベース３２の上に配設されており、ケイ化ニッケル１０２が接触領域５４の残部の上に配設されている。さらに、ニッケル層１０４の部分はチタン／アルミニウム層１００の上に配設されたままに留まっている。図１５に示す炭化ケイ素装置１２は、非自己整列型方法（例えば図１に示す方法と同様のもの）を用いて製造され得るが、ニッケル層の堆積に先立って（例えば図１に示す方法のブロック４２とブロック４４との間で）接触領域５４の中間にチタン／アルミニウム層１００を選択的に堆積させるステップを含んでいる。
図１６は、接触領域５４の一部の上に配設されたチタン／アルミニウム層１００をやはり含んでいる自己整列型炭化ケイ素装置１２の代替的な実施形態を示す。図１５に示す装置と同様に、図１６に示す炭化ケイ素装置１２は、炭化ケイ素装置１２のＰ＋ベース３２の上に配設されたチタン／アルミニウム層１００を含んでおり、ケイ化ニッケル１０２は接触領域５４の残部の上に配設されている。さらに、図１５の装置と同様に、ニッケル層１０４の一部はチタン／アルミニウム層１００の上に配設されたままに留まっている。図１６に示す炭化ケイ素装置１２は、自己整列型方法（例えば図８に示す方法７０と同様のもの）を用いて製造され得るが、ニッケル層の堆積に先立って（例えば図８に示す方法７０のブロック７６とブロック７８との間で）接触領域５４の中間にチタン／アルミニウム層１００を選択的に堆積させるステップを含んでいる。
現状で開示される技術の技術的効果は、炭化ケイ素装置のためのオーミック接触の容易な形成を含んでいる。すなわち、本技術は、オーミック接触をもたらすために（例えば炭化ケイ素電界効果トランジスタ（ＦＥＴ）装置の接触領域において）、炭化ケイ素表面に堆積したニッケル層の部分のみをアニール条件の下でケイ化ニッケルに転化することを可能にする。さらに、アニールの条件は誘電体表面に堆積したニッケル層の部分が反応したりケイ化ニッケルを形成したりすることを誘発しないので、堆積したニッケル層のこれらの未反応部分を容易に且つ選択的に除去して、ケイ化ニッケルのみが炭化ケイ素装置の接触領域に留まるようにすることができる（例えば湿式エッチングを介して）。本技術は、ケイ化ニッケルのオーミック接触を含む非自己整列型炭化ケイ素装置を構築する方法（例えば図１の方法１０によるもの）にも自己整列型炭化ケイ素装置を構築する方法（例えば図８の方法７０によるもの）にも適用され得る。さらに、自己整列技術（例えば図８の方法７０に記載されたようなもの）による開示されたアプローチを用いることにより、装置密度を高め（例えばセルピッチを小さくする）、また装置歩留まりを高め得ることを認められたい。さらに、本技術は、オーミック接触をもたらすために炭化ケイ素装置の接触領域に配設されたケイ化ニッケルを有することに加えて他の金属層（例えば図１５及び図１６に示すチタン／アルミニウム層１００）を含む炭化ケイ素装置を構築する方法にも適用され得る。
本明細書では、本発明を最良の形態を含めて開示するとともに、装置又はシステムの製造・使用及び方法の実施を始め、本発明を当業者が実施できるようにするため、例を用いて説明してきた。本発明の特許性を有する範囲は、特許請求の範囲によって規定され、当業者に自明な他の例も包含する。かかる他の例は、特許請求の範囲の文言上の差のない構成要素を有しているか、或いは特許請求の範囲の文言と実質的な差のない均等な構成要素を有していれば、特許請求の範囲に記載された技術的範囲に属する。
１０：炭化ケイ素装置に非自己整列型オーミック接触を形成する方法
１２：炭化ケイ素装置
１４：基材本体
１６：Ｎ ＋ ＳｉＣ基板
１８：Ｎ＋ＳｉＣバッファ層
２０：Ｎ−ＳｉＣドリフト層
２２：Ｐウェル
２４：Ｎ ＋フィールド
２６：Ｐ＋ベース
２８：金属ゲート
３０：ゲート誘電体層
５２：共形誘電体層
５４：接触面積
５６：エッジ
５８：距離
６０：ニッケル層
６２：ケイ化ニッケル層
７０：炭化ケイ素装置に自己整列型オーミック接触を形成する方法
９０：誘電体層
９２：一致型エッジ
９４：誘電体層
９６：スペーサ
９８：スペーサ幅
１００：チタン／アルミニウム層
１０２：ケイ化ニッケル
１０４：ニッケル層

Claims (21)

  1. 炭化ケイ素装置であって、
    炭化ケイ素基材の一部の上に配設されたゲート電極と、
    前記ゲート電極の上に配設された誘電フィルムと、
    前記ゲート電極の近傍に配設された接触領域であって、前記接触領域が、前記炭化ケイ素基材のウェルのベースと、前記ウェルのベースの両側に配置された２つの領域とを含み、前記ウェルのベースが第１の導電性タイプでドープされており、前記２つの領域が、前記第１の導電性タイプとは反対の第２の導電性タイプでドープされいる、前記接触領域と、
    前記接触領域の上に配置された複数の層と、
    を有し、
    前記複数の層が、前記炭化ケイ素装置の前記接触領域にオーミック接触をもたらすように構成され、
    前記複数の層が、前記ウェルのベースの両側の各々に配置された前記２つの領域の一部に渡って、前記ウェルのベースの上面の全体の上に延び、前記ウェルのベースの前記上面に直接接触し、
    前記複数の層が、前記炭化ケイ素装置の前記接触領域の前記ウェルのベースの第１の部分の上に配設されたチタン／アルミニウム層を含み、
    前記複数の層が、前記２つの領域の一部の上に配設されたケイ化ニッケル層を含み、
    前記ケイ化ニッケル層が、前記炭化ケイ素装置の前記接触領域の前記ウェルのベースの第２の部分の表面の上に直接接続する、炭化ケイ素装置。
  2. 前記チタン／アルミニウム層の上に配置されたニッケル層を有する、請求項１に記載の炭化ケイ素装置。
  3. 前記炭化ケイ素装置の前記接触領域が、前記ゲート電極から離れて配置される、請求項１または２に記載の炭化ケイ素装置。
  4. 前記炭化ケイ素装置の前記接触領域と前記ゲート電極との間に配置された誘電スペーサを含み、前記誘電スペーサが、前記ゲート電極に対して、前記炭化ケイ素装置の前記接触領域を自己整列するように構成される、請求項３に記載の炭化ケイ素装置。
  5. 前記第１の導電性タイプがＰ型であり、前記第２の導電性タイプがＮ型である、請求項１乃至４のいずれかに記載の炭化ケイ素装置。
  6. 前記ケイ化ニッケル層のニッケル対ケイ素比が、２．６〜１．０である、請求項１乃至５のいずれかに記載の炭化ケイ素装置。
  7. 前記ケイ化ニッケル層のニッケル対ケイ素比が、２．６〜２．０である、請求項６に記載の炭化ケイ素装置。
  8. 前記ケイ化ニッケル層のニッケル対ケイ素比が、２．０〜１．０である、請求項６に記載の炭化ケイ素装置。
  9. 前記炭化ケイ素装置が、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または接合ゲート電界効果トランジスタ（ＪＦＥＴ）である、請求項１乃至８のいずれかに記載の炭化ケイ素装置。
  10. 炭化ケイ素装置を形成するステップを含む方法であって、
    前記炭化ケイ素装置が、炭化ケイ素基材の一部の上に配設されたゲート電極を有し、前記方法が、
    前記ゲート電極の上に誘電フィルムを堆積させるステップと、
    前記炭化ケイ素装置の前記ゲート電極の近傍に接触領域を形成するステップであって、前記接触領域を形成するステップが、前記炭化ケイ素基材のウェルのベースを形成するステップと、前記ウェルのベースの両側に配置された２つの領域を形成するステップとを含み、前記ウェルのベースが第１の導電性タイプでドープされており、前記２つの領域が、前記第１の導電性タイプとは反対の第２の導電性タイプでドープされおり、前記炭化ケイ素装置の一面が、前記炭化ケイ素装置の前記接触領域の上面を含む、前記ステップと、
    前記炭化ケイ素装置の前記接触領域と前記ゲート電極との間に誘電スペーサを提供する一方、前記誘電フィルムをエッチングして、前記炭化ケイ素装置の前記接触領域を露出するステップと、
    前記炭化ケイ素装置の前記一面にニッケル層を堆積させるステップと、
    前記炭化ケイ素装置をアニールして、前記ニッケル層の一部を、１種以上のケイ化ニッケル種を含むケイ化ニッケル層であって、前記炭化ケイ素装置の前記接触領域に低抵抗接触をもたらすように構成された前記ケイ化ニッケル層へと転化させるステップと、
    を含み、
    前記ケイ化ニッケル層が、前記ウェルのベースの両側の各々に配置された前記２つの領域の一部に渡って、前記ウェルのベースの上面の全体の上に延び、前記ウェルのベースの前記上面に直接接触する、
    方法。
  11. 前記低抵抗接触が１０−５Ωｃｍ２未満の接触抵抗を有する、請求項１０に記載の方法。
  12. 前記低抵抗接触が、アニール前のニッケル層の４分の１〜１０分の１の接触抵抗を有する、請求項１０または１１に記載の方法。
  13. 前記炭化ケイ素装置の表面にゲート誘電体層及び前記ゲート電極を堆積させるステップを含む、請求項１０乃至１２のいずれかに記載の方法。
  14. 前記ゲート誘電体層及び前記ゲート電極の上に誘電体層を共形堆積させるステップと、
    前記誘電体層及び前記ゲート誘電体層をパターニング及びエッチングして、前記炭化ケイ素装置の前記接触領域を露出させるステップと、
    を含む、請求項１３に記載の方法。
  15. 前記誘電スペーサが、前記炭化ケイ素装置の前記ゲート電極及び前記接触領域に対して前記ケイ化ニッケル層を自己整列させるように構成されている、請求項１４に記載の方法。
  16. 前記炭化ケイ素装置をアニールするステップが、前記炭化ケイ素装置を約３００℃〜約１１００℃でアニールするステップを含む、請求項１０乃至１５のいずれかに記載の方法。
  17. １種以上のケイ化ニッケル種がＮｉ３１Ｓｉ１２を含む、請求項１６に記載の方法。
  18. 前記炭化ケイ素装置の１以上の誘電体表面から未反応ニッケルをエッチングするステップを含む、請求項１０乃至１７のいずれかに記載の方法。
  19. 前記未反応ニッケルをエッチングした後に前記炭化ケイ素装置の２度目のアニールを行うステップを含む、請求項１８に記載の方法。
  20. 前記２度目のアニールが、前記炭化ケイ素装置を約５００℃〜約９５０℃でアニールするステップを含んでおり、前記２度目のアニールの実施後に前記ケイ化ニッケル層がＮｉ２Ｓｉを含む、請求項１９に記載の方法。
  21. 前記２度目のアニールが、前記炭化ケイ素装置を約９００℃〜約１１００℃でアニールするステップを含んでおり、前記２度目のアニールの実施後に前記ケイ化ニッケル層がＮｉＳｉを含む、請求項１９に記載の方法。
JP2017241267A 2012-12-18 2017-12-18 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法 Active JP6537082B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/718,031 2012-12-18
US13/718,031 US9230807B2 (en) 2012-12-18 2012-12-18 Systems and methods for ohmic contacts in silicon carbide devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013214306A Division JP6642931B2 (ja) 2012-12-18 2013-10-15 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法

Publications (2)

Publication Number Publication Date
JP2018082190A JP2018082190A (ja) 2018-05-24
JP6537082B2 true JP6537082B2 (ja) 2019-07-03

Family

ID=49378169

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013214306A Active JP6642931B2 (ja) 2012-12-18 2013-10-15 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法
JP2017241267A Active JP6537082B2 (ja) 2012-12-18 2017-12-18 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013214306A Active JP6642931B2 (ja) 2012-12-18 2013-10-15 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法

Country Status (6)

Country Link
US (2) US9230807B2 (ja)
EP (1) EP2747147B1 (ja)
JP (2) JP6642931B2 (ja)
CN (1) CN103872103B (ja)
BR (1) BR102013026784A2 (ja)
CA (1) CA2829245C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2017041268A1 (zh) * 2015-09-10 2017-03-16 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法
US9666482B1 (en) * 2016-09-14 2017-05-30 Infineon Technologies Ag Self aligned silicon carbide contact formation using protective layer
US10607841B2 (en) * 2017-12-17 2020-03-31 Applied Materials, Inc. Silicide films through selective deposition
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
EP3660885B1 (en) * 2018-11-28 2023-05-24 Infineon Technologies AG Group iii nitride device and method of fabricating an ohmic contact for a group iii nitride-based device
CN109979813B (zh) * 2019-03-28 2020-12-11 厦门市三安集成电路有限公司 一种低温碳化硅欧姆接触的制备方法及金属结构
US11075277B2 (en) * 2019-06-04 2021-07-27 Genesic Semiconductor Inc. Manufacture of self-aligned power devices
JP7354028B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354027B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN117238969A (zh) * 2023-11-13 2023-12-15 深圳基本半导体有限公司 碳化硅mosfet器件及其制备方法与应用

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542920B1 (fr) 1983-03-18 1986-06-06 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
JPH0864801A (ja) * 1994-08-26 1996-03-08 Fuji Electric Co Ltd 炭化けい素半導体素子およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JPH10125620A (ja) 1996-10-17 1998-05-15 Denso Corp 炭化珪素半導体装置
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
JP3703643B2 (ja) * 1998-12-25 2005-10-05 三菱電機株式会社 半導体装置およびその製造方法
JP4876321B2 (ja) * 2001-03-30 2012-02-15 株式会社デンソー 炭化珪素半導体装置の製造方法
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
US8133789B1 (en) * 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet
JP4230869B2 (ja) * 2003-09-25 2009-02-25 株式会社東芝 高耐圧半導体装置
JP2005276978A (ja) * 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
GB2424312B (en) 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
US8377812B2 (en) 2006-11-06 2013-02-19 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US20080108190A1 (en) 2006-11-06 2008-05-08 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
JP4939960B2 (ja) * 2007-02-05 2012-05-30 株式会社東芝 半導体装置およびその製造方法
JP4539684B2 (ja) * 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009019837A (ja) * 2007-07-13 2009-01-29 Tlv Co Ltd 廃蒸気回収装置
JP4365894B2 (ja) * 2007-08-07 2009-11-18 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP2009043880A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
KR20100123589A (ko) * 2008-02-22 2010-11-24 스미토모덴키고교가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
CN102007595B (zh) * 2008-04-15 2013-12-25 住友电气工业株式会社 半导体器件及其制造方法
US8035112B1 (en) * 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
US8188482B2 (en) 2008-12-22 2012-05-29 Infineon Technologies Austria Ag SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
JP2012094555A (ja) * 2009-02-18 2012-05-17 Mitsubishi Electric Corp 半導体装置の製造方法
WO2011027540A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
BR102013026784A2 (pt) 2014-09-16
US9230807B2 (en) 2016-01-05
EP2747147B1 (en) 2019-02-06
CA2829245C (en) 2020-09-22
CA2829245A1 (en) 2014-06-18
EP2747147A3 (en) 2017-08-02
JP2018082190A (ja) 2018-05-24
US9601332B2 (en) 2017-03-21
US20140167068A1 (en) 2014-06-19
JP6642931B2 (ja) 2020-02-12
CN103872103B (zh) 2019-08-20
EP2747147A2 (en) 2014-06-25
US20160118258A1 (en) 2016-04-28
JP2014120758A (ja) 2014-06-30
CN103872103A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
JP6537082B2 (ja) 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法
US8344358B2 (en) Graphene transistor with a self-aligned gate
TW201117324A (en) FinFET structures with stress-inducing source/drain-forming spacers and methods for fabricating the same
US10367063B2 (en) Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
CN113437136A (zh) 一种半导体器件及其制备方法
WO2015001863A1 (ja) 炭化珪素半導体装置の製造方法
WO2016169162A1 (zh) 一种制作阵列基板的方法及其阵列基板和显示装置
CN103094330B (zh) 半导体器件及其制造方法
US7732871B2 (en) MOS transistor and manufacturing method thereof
CN113178384B (zh) SiC基欧姆接触结构及其制造方法
JP5014749B2 (ja) 炭化珪素半導体装置の製造方法
TW200418128A (en) High density trench power MOSFET structure and method thereof
JPWO2014009991A1 (ja) ３次元構造のｍｏｓｆｅｔ及びその製造方法
WO2016169202A1 (zh) 一种制作阵列基板的方法及其阵列基板和显示装置
US10672623B2 (en) Transistor and method of manufacturing the same
WO2021005896A1 (ja) 半導体装置
JP5037095B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
KR20100063336A (ko) 실리콘 카바이드 반도체 소자의 제작 방법
JP2005051091A (ja) 縦型電界効果トランジスタ及びその製造方法
CN110867410A (zh) 一种显示面板及其制作方法
JPH0324733A (ja) 半導体装置及びその製造方法
JPS59161869A (ja) 半導体装置の製造方法
JPH03190124A (ja) 半導体装置
JPS59204277A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0316227A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190529

R150 Certificate of patent or registration of utility model

Ref document number: 6537082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250