BR112013027105B1 - dispositivo semicondutor - Google Patents

dispositivo semicondutor Download PDF

Info

Publication number
BR112013027105B1
BR112013027105B1 BR112013027105-1A BR112013027105A BR112013027105B1 BR 112013027105 B1 BR112013027105 B1 BR 112013027105B1 BR 112013027105 A BR112013027105 A BR 112013027105A BR 112013027105 B1 BR112013027105 B1 BR 112013027105B1
Authority
BR
Brazil
Prior art keywords
region
trench
insulating film
electrode
anode
Prior art date
Application number
BR112013027105-1A
Other languages
English (en)
Inventor
Shigeharu Yamagami
Tetsuya Hayashi
Taku Shimomura
Original Assignee
Nissan Motor Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co., Ltd. filed Critical Nissan Motor Co., Ltd.
Publication of BR112013027105B1 publication Critical patent/BR112013027105B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

DISPOSITIVO SEMICONDUTOR E MÉTODO DE FABRICAÇÃO DO MESMO. A presente invenção se refere a uma região do anodo 106 formada na porção de fundo de uma trincheira 105 na qual um eletrodo de porta 108 é formado ou em uma região de deriva 102 imediatamente sob a trincheira 105. Um orifício de contato 110 é formado na trincheira 105 em uma profundidade que atinge a região do anodo 106. Um eletrodo fonte 112 é embutido no orifício de contato 110, ao mesmo tempo intercalando entre eles um filme isolante da parede interna. A região do anodo 106 e o eletrodo fonte 112 são eletricamente conectados um ao outro em estado isolado do eletrodo de porta 108 pelo filme isolante da parede interna 111.

Description

DISPOSITIVO SEMICONDUTOR Campo Técnico
[001] A presente invenção refere-se a um dispositivo semicondutor que inclui um transistor e um diodo e a seu método de fabricação.
Fundamentos da Técnica
[002] Até o momento, como este tipo de tecnologia, por exemplo, é conhecida a aquela descrita na literatura apresentada a seguir (consulte e Literatura de Patente: Patente do Japão Aberta à Inspeção Pública N° 2005-183563). Esta literatura descreve uma tecnologia de dispositivo semicondutor incluindo: um transistor do tipo trincheira em que um eletrodo de porta está embutido em uma trincheira; e um diodo em que uma região semicondutora hetero é utilizada como anodo e uma região de deriva é utilizada como catodo. A região semicondutora hetero que compõe o anodo do diodo é disposta ao longo de tais eletrodos de porta, que são adjacentes entre si, em um intervalo predeterminado de modo a permanecer ensanduichado entre os eletrodos de porta de interesse.
Sumário da Invenção
[003] No dispositivo semicondutor convencional descrito acima, a região semicondutora hetero é disposta na direção de um plano do substrato semicondutor em relação aos eletrodos de porta de maneira a estar adjacente aos eletrodos de porta. Ou seja, uma região em que a região semicondutora hetero será formada é necessária na direção do plano do substrato semicondutor. Como resultado, a eficiência da área de um elemento no substrato semicondutor é baixa, e isso tem sido um obstáculo no caso de aumento do grau de integração.
[004] A este respeito, a presente invenção foi concebida em consideração ao problema mencionado. Um objetivo da presente invenção é fornecer um dispositivo semicondutor em que o grau de integração seja aprimorado aumentando a eficiência da área, e fornecer um método para sua fabricação.
[005] Para solucionar o problema acima, a presente invenção é caracterizada pelo fato de que uma região do anodo é formada na parte do fundo de uma trincheira na qual um eletrodo de porta é formado ou em uma região de deriva imediatamente abaixo da trincheira, que um orifício de contato é formado na trincheira em uma profundidade que atinge a região do anodo, que um eletrodo fonte é embutido no orifício de contato, enquanto interpõe, entre eles, um filme isolante da parede interna, e que a região do anodo e o eletrodo fonte são conectados eletricamente en-tre si em estado isolado do eletrodo de porta pelo filme isolante da parede interna.
Breve Descrição dos Desenhos:
[006] A Figura 1 é uma vista em seção transversal mostrando uma configuração de um dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[007] A Figura 2A é uma vista em seção transversal do processo, mostrando um método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[008] A Figura 2B é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[009] A Figura 2C é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[010] A Figura 2D é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[011] A Figura 2E é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[012] A Figura 2F é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[013] A Figura 2G é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[014] A Figura 2H é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[015] A Figura 2I é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[016] A Figura 2J é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção.
[017] A Figura 3 é uma vista em seção transversal mostrando uma configuração de um dispositivo semicondutor de acordo com a Modalidade 2 da presente invenção.
[018] A Figura 4A é uma vista em seção transversal do processo, mostrando um método de fabricação do dispositivo semicondutor de acordo com a Modalidade 2 da presente invenção.
[019] A Figura 4B é uma vista em seção transversal do processo, mostrando um método de fabricação do dispositivo semicondutor de acordo com a Modalidade 2 da presente invenção.
[020] A Figura 4C é uma vista em seção transversal do processo, mostrando o método de fabricação do dispositivo semicondutor de acordo com a Modalidade 2 da presente invenção.
[021] A Figura 5 é uma vista plana mostrando uma configuração de um dispositivo semicondutor de acordo com a Modalidade 3 da presente invenção.
[022] A Figura 6 é uma vista plana mostrando outra configuração do dispositivo semicondutor de acordo com a Modalidade 3 da presente invenção.
[023] A Figura 7 é uma vista plana mostrando outra configuração do dispositivo semicondutor de acordo com a Modalidade 3 da presente invenção.
[024] A Figura 8 é uma vista plana mostrando outra configuração do dispositivo semicondutor de acordo com a Modalidade 3 da presente invenção.
[025] A Figura 9 é uma vista plana mostrando uma configuração de um dispositivo semicondutor de acordo com a Modalidade 4 da presente invenção
[026] A Figura 10 é uma vista plana mostrando outra configuração do dispositivo semicondutor de acordo com a Modalidade 4 da presente invenção.
[027] A Figura 11 é uma vista plana mostrando outra configuração do dispositivo semicondutor de acordo com a Modalidade 4 da presente invenção.
Descrição das Modalidades
[028] A partir dos desenhos, serão descritas as modalidades para execução da invenção.
(Modalidade 1)
[029] A Figura 1 é uma vista mostrando uma configuração de um dispositivo semicondutor de acordo com a Modalidade 1 da presente invenção. O dispositivo semicondutor da Modalidade 1, que é mostrado na Figura 1, é formado utilizando um substrato semicondutor de carbeto de silício e incluindo um MOSFET e um diodo. Na Figura 1, em uma das superfícies principais de um substrato semicondutor de alta concentração (tipo N+) do tipo N 101 de carbeto de silício, é formada uma região de deriva 102 composta por uma camada epitaxial de baixa concentração do tipo N (tipo N’) feita de carbeto de silício.
[030] Em uma das superfícies principais (ou seja, uma superfície frontal) da região de deriva 102, uma região de cavidade do tipo P 103 e uma região de fonte do tipo N+ 104 são formadas. Além disso, é formada uma trincheira 105 com uma profundidade que penetra na região de cavidade do tipo P 103 e na região de fonte do tipo N+ 104 e atingindo a região de deriva 102. Na região de deriva 102 imediatamente sob a trincheira 105, uma região do anodo 106 é formada pela introdução seletiva de impurezas, e uma superfície superior da região do anodo 106 forma uma superfície de fundo da trincheira 105. Esta região do anodo 106 é formada de um condutor do tipo P na Modalidade 1, compõe um diodo do tipo junção PN em uma superfície de junção com a região de deriva do tipo N, e funciona como anodo deste diodo.
[031] Em uma superfície lateral da trincheira 105 e em uma porção de fundo da trincheira 105, um filme isolante de porta 107 é formado de maneira a contatar a região de deriva 102, a região de cavidade 103 e a região de fonte 104. Em uma superfície lateral da trincheira, um eletrodo de porta 108 é embutido ao mesmo tempo intercalando o filme isolante de porta 107 entre eles. Um filme isolante entre camadas 109 é formado na superfície superior do eletrodo de porta 108, e reveste o eletrodo de porta 108.
[032] Na trincheira 105, um orifício de contato 110 é formado de maneira a ser cercado pelo eletrodo de porta 108. No orifício de contato 110, um eletrodo fonte 112 é formado, enquanto interpõe, entre eles, um filme isolante da parede interna 111 que reveste uma superfície lateral do eletrodo de porta 108. O eletrodo fonte 112 é formado na região de fonte 104 e no filme isolante entre camadas 109. Este eletrodo fonte 112 conecta entre si a região de fonte 104 e a região do anodo 106 em contato ôhmico com baixa resistência elétrica. O eletrodo fonte 112 e o eletrodo de porta 108 são isolados um do outro pelo filme isolante entre camadas 109 e pelo filme isolante da parede interna 111.
[033] Na outra superfície principal (ou seja, a superfície traseira) do substrato semicondutor 101, um eletrodo de dreno 113 é formado de maneira a conectar-se ao mesmo em contato ôhmico com baixa resistência elétrica.
[034] A seguir, utilizando as vistas em seção transversal das Figuras 2A a 2J, descreve-se um método de fabricação do dispositivo semicondutor de acordo com a Modalidade 1.
[035] Primeiramente, em um processo mostrado na Figura 2A, nessa superfície principal do substrato semicondutor do tipo N+ 101, é formada a região de deriva 102 composta pela camada epitaxial de carbeto de silício. O carbeto de silício possui alguns polítipos (polimorfismos de cristal), e aqui, a descrição é realizada na premissa de que seja o politipo 4H típico. A espessura do substrato semicondutor 101 varia aproximadamente de algumas dezenas a diversas centenas de micrôme-tros. A região de deriva 102 é formada, por exemplo, com a faixa de concentração de impureza entre 1E14 a 1E18cm-3 e espessura na faixa de diversos micrômetros a dezenas de micrômetros.
[036] A seguir, em um processo mostrado na Figura 2B, a região de cavidade 103 e a região de fonte 104 são formadas na região de deriva 102 por implantação de íon. Um material de máscara pode ser formado na região de deriva 102 por um processo, que é mostrado adiante, a fim de estampar uma região implantada com íon. Por exemplo, um filme de oxidação de silício pode ser utilizado como material de máscara, e como método de deposição, um método CVD térmico e um método CVD plasmático podem ser utilizados.
[037] Em seguida, um resistor é estampado (não mostrado) no material de máscara. Como método de estampagem, o método geral de fotolitografia pode ser utilizado. O material de máscara é removido seletivamente por causticação utilizando o resistor estampado como máscara. Como método de causticação, a causticação a úmido utilizando ácido fluorídrico e a causticação a seco, como a causticação por íons reativos, podem ser utilizadas.
[038] Depois que o material de máscara é removido seletivamente por causticação, o resistor é removido por plasma de oxigênio, ácido sulfúrico e métodos similares. Ao utilizar o resistor estampado como máscara, as impurezas do tipo N e do tipo P são implantadas por íons, e a região de cavidade do tipo P 103 e a região de fonte do tipo N+ 104 são formadas. Como impurezas do tipo P, por exemplo, alumínio e boro podem ser utilizados. Como impurezas do tipo N, o nitrogênio pode ser utilizado. Neste momento, tais íons são implantados em um estado em que o substrato semicondutor 101 é aquecido até cerca de 600°C, e com isso impede-se que ocorra o defeito do cristal na região implantada.
[039] Após a implantação do íon, o material da máscara é removido, por exemplo, por causticação a úmido com ácido fluorídrico. Depois disso, as impurezas implantadas por íon são ativadas executando o tratamento térmico para tanto. Como temperatura de tratamento térmico, uma temperatura aproximada de 1700°C pode ser utilizada, e como atmosfera, é conveniente o uso de argônio e nitrogênio. Este processo de tratamento térmico pode ser implantado depois do processo mostrado na Figura 2D e descrito posteriormente.
[040] A seguir, em um processo mostrado na Figura 2C, a trincheira 105 é formada na região de deriva 102. Primeiramente, o material de máscara 201, um filme isolante estampado de maneira similar ao processo previamente mostrado na Figura 2B, pode ser utilizado. Posteriormente, a trincheira 105 é formada utilizando o material de máscara 201 como máscara. Como método para formação da trincheira, o método de causticação a seco é utilizado adequadamente. A profundidade da trincheira 105 é regulada em uma profundidade que penetra a região de cavidade 103 e a região de fonte 104 e atingindo a região de deriva 102.
[041] A seguir, em um processo mostrado na Figura 2D, a região do anodo do tipo P 106 é formada seletivamente na região de deriva 102 imediatamente sob a trincheira 105. Como método de formação da região do anodo 106, a implantação de íon pode ser utilizada. Como máscara no momento da implantação de íon, o material de máscara 201 utilizado no processo previamente mostrado na Figura 2C pode ser utilizado. Dessa maneira, na região de deriva 102 imediatamente sob a trincheira 105, a região do anodo 106 pode ser formada seletivamente em autoalinhamento. As espécies iônicas para uso na implantação de íon e a temperatura do substrato são similares às do processo previamente mostrado na Figura 2B, e, portanto, são omitidos aqui.
[042] A seguir, em um processo mostrado na Figura 2E, na superfície superior da região do anodo 106 (ou seja, superfície de fundo da trincheira 105), na superfície lateral da trincheira 105 e na região de fonte 104, o filme isolante de porta 107 é depositado e formado, por exemplo, com espessura na faixa de cerca de 100 a 1000 A. Como filme isolante de porta 107, um filme de oxidação de silício pode ser utilizado adequadamente, e como método de deposição, um método de oxidação térmica, o método CVD térmico, método CVD plasmático, método de pulverização catódica e outros métodos similares são utilizados.
[043] Depois que o filme isolante de porta 107 é depositado e formado, o tratamento por recozimento pode ser realizado na temperatura aproximada de 1000°C em atmosfera de nitrogênio, argônio, N2O e outros similares a fim de reduzir o estado da interface entre a região de cavidade 103 e o filme isolante de porta 107.
[044] Em seguida, o silício policristalino 202 contendo impurezas introduzidas e que passa a ser o eletrodo de porta 108, é depositado e formado na trincheira 105 e na região de fonte 104 ao mesmo tempo intercalando entre eles o filme isolante de porta 107. Como método de deposição, é possível utilizar o método geral de CVD em baixa pressão.
[045] A seguir, em um processo mostrado na Figura 2F, toda a superfície do silício policristalino 202 é causticada novamente, e o silício policristalino 202 em uma região, exceto o interior da trincheira 105, é removido. Como alternativa, uma estampagem do resistor é formada no silício policristalino 202, e utilizando esta estampagem do resistor como máscara, o silício policristalino 202 é seletivamente removido e estampado, por exemplo, utilizando causticação a seco. Desse modo, o silício policristalino 202 na região, exceto o interior da trincheira 105, é removido.
[046] A seguir, em um processo mostrado na Figura 2G, o filme isolante entre camadas 109 é seletivamente formado no silício policristalino 202. Como filme isolante entre camadas 109, um filme de oxidação de silício é utilizado de forma adequada. Como método de formação, filme isolante entre camadas 109 pode ser formado oxidando termicamente o silício policristalino 202 seletivamente. A taxa de oxidação térmica do silício policristalino é mais rápida do que a do carbeto de silício. Consequentemente, no caso de executar a oxidação térmica para o silício policrista-lino 202, o filme isolante entre camadas 109 pode ser formado no silício policristalino 202 de maneira autoalinhada. Como alternativa, primeiramente, o filme isolante entre camadas 109 é depositado utilizando o método CVD térmico, método CVD plas-mático, método de pulverização catódica e outros métodos similares, e a estampa do resistor é formada no filme isolante entre camadas 109 depositado. Depois disso, utilizando esta estampagem do resistor como máscara, o filme isolante entre camadas 109 na região de fonte 104 pode ser removido seletivamente.
[047] A seguir, em um processo mostrado na Figura 2H, o orifício de contato 110 é aberto e formado no filme isolante entre camadas 109 e no silício policristalino 202. Como método de formação, pode ser utilizada causticação a seco empregando, como máscara, resistor estampado por fotolitografia. Desse modo, o eletrodo de porta 108 produzido em silício policristalino é formado para circundar o orifício de contato 110. A Figura 2H ilustra o caso em que o filme isolante de porta 107 é deixado na porção de fundo do orifício de contato 110. Ao mesmo tempo, uma superfície superior de uma parte da região do anodo 106 pode ser exposta removendo seletivamente, por causticação, o filme isolante de porta 107 na porção do fundo do orifício de contato 110.
[048] A seguir, em um processo mostrado na Figura 2I, o filme isolante da parede interna 111 é formado na parede interna do orifício de contato 110, ou seja, na superfície lateral a qual o eletrodo de porta 108 é exposto. Como método de formação, o filme isolante da parede interna 111 pode ser formado oxidando termica-mente o eletrodo de porta 108 produzido em silício policristalino. Como alternativa, o filme isolante da parede interna 111 pode ser depositado e formado utilizando o método CVD térmico, método CVD plasmático, método de pulverização catódica e outros métodos similares.
[049] A seguir, em um processo mostrado na Figura 2J, a superfície da região do anodo 106 imediatamente sob o orifício de contato 110 é exposta seletivamente. Como método de exposição, o filme isolante de porta 107 na porção de fundo do orifício de contato 110 é removido seletivamente por causticação a seco anisotrópica.
[050] Neste momento, o filme isolante entre camadas 109 é formado com uma espessura maior antes do filme isolante de porta 107 deixado na superfície de fundo do orifício de contato 110 e do que o filme isolante da parede interna 111. Desse modo, o filme isolante entre camadas 109 pode ser deixado até mesmo depois que o filme isolante de porta 107 deixado na superfície de fundo do orifício de contato 110 é causticado. Ademais, ao usar a causticação a seco anisotrópica, é possível remover seletivamente, por causticação, o filme isolante de porta 107 na porção de fundo da trincheira 105 sem causticar o filme isolante da parede interna 111 na parede interna do orifício de contato 110. Ao implantar o processo descrito acima, o orifício de contato 110 pode ser formado na trincheira 105 de maneira au-toalinhada para ser circundado pelo eletrodo de porta 108.
[051] Em seguida, o eletrodo fonte 112 é depositado e formado de modo a conectar-se à região de cavidade 103, à região de fonte 104 e à região do anodo 106 em contato ôhmico com baixa resistência elétrica. Mais ainda, o eletrodo de dreno 113 é depositado e formado na outra das superfícies principais do substrato semicondutor 101.
[052] Como eletrodo fonte 112 e eletrodo de dreno 113, o siliceto de níquel é utilizado adequadamente; entretanto, ligas de siliceto de cobalto, siliceto de titânio e substâncias similares podem ser utilizadas. Como método de deposição, o método de evaporação, método de pulverização catódica, método CVD e outros similares podem ser utilizados. Além disso, a estrutura do eletrodo com estrutura empilhada, na qual titânio e alumínio estão empilhados no eletrodo fonte 112 ou no eletrodo de dreno 113, pode ser adotada. Como método de formação do siliceto de níquel, primeiramente o níquel é depositado e depois recozido na temperatura de 1000°C, o líquido formando liga com carbeto de silício.
[053] Ao ser submetido aos processos descritos acima, o dispositivo semicondutor de acordo com Modalidade 1, que é mostrado na Figura 1, é finalizado.
[054] A seguir, são descritas as operações básicas no dispositivo semicondutor com a configuração mostrada na Figura 1.
[055] O dispositivo semicondutor com a configuração mostrada na Figura 1 controla um potencial do eletrodo de porta 108 no estado em que um potencial positivo predeterminado é aplicado ao eletrodo de dreno 113, ao mesmo tempo tomando um potencial do eletrodo fonte 112 como referência, e assim atuando como transistor. Ou seja, quando a tensão entre o eletrodo de porta 108 e o eletrodo fonte 112 é regulada em uma tensão limiar predeterminada ou acima dela, uma camada de inversão é formada na região do canal da região de cavidade 103 na superfície lateral do eletrodo de porta 108. Desse modo, o transistor aciona o estado LIGADO, e a corrente flui do eletrodo de dreno 113 para o eletrodo fonte 112.
[056] Enquanto isso, quando a tensão entre o eletrodo de porta 108 e o eletrodo fonte 112 é regulada como a tensão limiar predeterminada ou abaixo dela, a camada de inversão desaparece, e o transistor aciona o estado DESLIGADO, e a corrente é interrompida. Neste estado, uma tensão de diversas centenas a diversos milhares é aplicada entre o dreno e a fonte, dependendo das tensões aplicadas ao eletrodo fonte 112 e ao eletrodo de dreno.
[057] No caso em que um potencial negativo predeterminado é aplicado ao eletrodo de dreno 113 ao mesmo tempo tomando como referência o eletrodo fonte 112, uma corrente de refluxo escoa através de um diodo no qual a região de cavidade do tipo P 103 e a região do anodo 106 são utilizadas como anodo, e a região de deriva do tipo N 102 é utilizada como catodo. OU seja, este diodo funcionará como diodo de refluxo.
[058] Como descrito anteriormente, na Modalidade 1 descrita acima, a região do anodo 106 é formada na região de deriva 102 imediatamente sob a trincheira 105, e com isso a região de deriva 102 imediatamente sob a trincheira 105 pode ser utilizada como região formada do diodo de refluxo. Desse modo, em comparação ao caso de formação do diodo na direção do plano em relação ao substrato ao longo do eletrodo de porta como até então, a eficiência da área do substrato na hipótese de formação do elemento pode ser aprimorada. Portanto, é possível aumentar o grau de integração do dispositivo semicondutor que inclui o transistor e diodo de refluxo.
[059] Mais ainda, através do orifício de contato 110 formado de modo a penetrar no eletrodo de porta 108, a região do anodo 106 formada na região de deriva 102 imediatamente sob a trincheira 105 e o eletrodo fonte 112 são conectados entre si em resistência eletricamente baixa. Desse modo, pode ser possível reduzir a resistência parasita entre a região do anodo 106 e o eletrodo fonte 112, e um dispositivo semicondutor de baixa perda, no qual a perda no momento de uma operação de refluxo é reduzida, pode ser fornecido.
[060] De maneira geral, no caso de um MOSFET formado em um substrato de carbeto de silício, um campo elétrico de dreno é maior do que um MOSFET formado em substrato de silício, e de acordo, até então, foi necessária a contramedida de tornar mais espessa a parte do fundo. Portanto, a resistência ON do MOSFET foi deteriorada.
[061] Em oposição, na Modalidade 1 descrita acima, a região do anodo 106 é formada na região de deriva 102 imediatamente sob a trincheira 105, e com isso, o campo elétrico do dreno a ser aplicado à porção do fundo do filme isolante de porta 107 no momento em que o MOSFET está DESLIGADO pode ser relaxado. Como resultado, o dispositivo semicondutor de baixa perda incluindo o diodo de refluxo pode ser fornecido, ao mesmo tempo suprimindo a deterioração da resistência ON do MOSFET.
[062] De maneira geral, é difícil formar uma região do tipo P de baixa resistência no carbeto de silício. Ademais, a fim de relaxar o campo elétrico do dreno, é necessário um gradiente de concentração, no qual a porção do fundo da região do anodo do tipo P 106 é regulada em baixa concentração, e sua porção superior é regulada em alta concentração. Portanto, se apenas a região do anodo 106 for formada na região de deriva 102 imediatamente sob a trincheira 105, a resistência da lâ-mina na região do anodo 106 na direção da profundidade da Figura 1 é aumentada, ocorrendo a deteriorarão da resistência parasita, que é causada por uma variação no plano da corrente de refluxo e pela resistência da lâmina.
[063] Em oposição, na Modalidade 1 descrita acima, a região do anodo 106 é conectada diretamente ao eletrodo fonte 112 em baixa resistência imediatamente acima do mesma e, de acordo, é possível suprimir a variação no plano da corrente de refluxo.
[064] O diodo que usa a região do anodo 106 como anodo é um diodo do tipo junção PN e, de acordo, tem a mesma tensão limiar do diodo do tipo junção PN formado na região de cavidade 103 e na região de deriva 102. Portanto, uma corrente de refluxo uniforme flui no plano no momento da operação de refluxo, e, assim, a ocorrência de variação da corrente pode ser suprimida.
[065] Na Modalidade 1 descrita acima, primeiramente, a trincheira 105 é formada, com uma profundidade que penetra na região de cavidade 103 e na região de fonte 104 e atingindo a região de deriva 102. Então, a região do anodo 106 é formada na região de deriva 102 imediatamente sob a trincheira 105. Em seguida, o eletrodo de porta 108 é embutido na trincheira 105, enquanto interpõe, entre eles, o filme isolante de porta 107, e no eletrodo de porta 108, o orifício de contato 110 que expõe a superfície da região do anodo 106 é formado. Depois disso, o eletrodo fonte 112 a ser conectado eletricamente à região do anodo 106 no estado isolado do eletrodo de porta 108 pelo filme isolante entre camadas 109 é embutido e formado no orifício de contato 110. Ao ser submetido aos processos de fabricação descritos acima, o diodo de refluxo pode ser formado na região de deriva 102 imediatamente sob a trincheira 105. Desse modo, em comparação ao caso de formação do diodo na direção do plano em relação ao substrato ao longo do eletrodo de porta como até então, a eficiência da área do substrato na hipótese de formação do elemento pode ser aprimorada. Portanto, é possível fornecer um método de fabricação para aumentar o grau de integração do dispositivo semicondutor que inclui o transistor e diodo de refluxo.
[066] No orifício de contato 110 formado no eletrodo de porta 108 na trincheira 105, o eletrodo fonte 112 é embutido e formado, enquanto interpõe, entre eles, o filme isolante da parede interna 111, com isso é possível conectar eletricamente uma à outra a região do anodo 106, que é formada na região de deriva 102 imediatamente sob a trincheira 105, e a região de fonte 104 no estado isolado do eletrodo de porta 108. Desse modo, a região do anodo 106 e o eletrodo fonte 112 podem ser conectados um ao outro em baixa resistência no estado isolado do eletrodo de porta 108. Como resultado, é possível fornecer um método de fabricação capaz de fabricar o dispositivo semicondutor de baixa perda.
[067] O filme isolante entre camadas 109 é formado com espessura maior antes do filme isolante de porta 107 deixado na superfície de fundo do orifício de contato 110 e do que o filme isolante da parede interna 111. Desse modo, o filme isolante entre camadas 109 pode ser deixado até mesmo depois que o filme isolante de porta 107 deixado na superfície de fundo do orifício de contato 110 é causticado. Como resultado, o diodo pode ser formado imediatamente sob a trincheira 105 com controle adequado.
[068] No caso de causticar o filme isolante de porta 107 deixado na superfície do fundo do orifício de contato 110, a causticação a seco anisotrópica é utilizada. Desse modo, sem remover, por causticação, o filme isolante da parede interna 111 na parede interna do orifício de contato 110, o filme isolante de porta 107 pode ser removido seletivamente, e a superfície da região do anodo 106 pode ser exposta. Como resultado, é possível formar o orifício de contato 110 de maneira autoalinha-da, e esse dispositivo semicondutor de baixa perda, no qual o diodo é formado na região de deriva 102 imediatamente sob a trincheira 105, pode ser formado com controle adequado.
(Modalidade 2)
[069] A Figura 3 é uma vista em seção transversal mostrando uma configuração de um dispositivo semicondutor de acordo com a Modalidade 2 da presente invenção.
[070] A Modalidade 2 é diferente da Modalidade 1 pelo fato de que uma região do anodo 106 é formada na porção de fundo da trincheira 105, e pelo fato de que esta região do anodo 106 é formada de um tipo de material diferente do carbeto de silício que compõe a região de deriva 102. Outras configurações e operações básicas são similares às mostradas na Modalidade 1 já mencionada, e, portanto, são omitidas neste caso.
[071] Embora a região do anodo 106 da Modalidade 1 mencionada acima seja formada na região de deriva 102 imediatamente sob a trincheira 105, a região do anodo 106 da Modalidade 2 é formada na porção de fundo da trincheira 105.
[072] Como tipo distinto de material que compõe a região do anodo 106, podem ser utilizados: materiais metálicos como titânio, alumínio, níquel, molibdênio; ou materiais semicondutores, por exemplo, silício policristalino, que é diferente no intervalo de energia da região de deriva 102. No caso em que a região do anodo 106 é formada de material metálico, uma junção Schottky é formada na superfície de junção entre a região do anodo 106 e a região de deriva 102, e um diodo Schottky é formado pelas duas. Este diodo Schottky tem a função de fluir a corrente de refluxo de maneira similar ao diodo do tipo junção PN descrito na Modalidade 1 mencionada acima.
[073] Ao mesmo tempo, o diodo Schottky é um diodo unipolar, capaz de formar um diodo de baixa perda no qual a carga de recuperação reversa é suprimida em relação ao diodo (diodo bipolar) da Modalidade 1.
[074] A seguir, utilizando as Figuras 4A a 4C, será descrito o método de fabricação de um dispositivo semicondutor na hipótese de formação da região do anodo 106 de silício policristalino. Note que os processos anteriores ao processo mostrado na Figura 4A são semelhantes aos processos mostrados na Figura 2A e Figura 2B da Modalidade 1 já mencionadas.
[075] Depois de finalizado o processo mostrado na Figura 2B, nos processos mostrados na Figura 4A, a trincheira 105 é formada utilizando o material de máscara 201 de maneira similar ao processo mostrado na Figura 2C anteriormente apresentada. Neste momento, se uma profundidade na qual a região do anodo 106 tiver que ser formada for similar à profundidade da Figura 2C, neste caso, um ponto diferente dos processos mostrados na Figura 2C é que a trincheira 105 é formada mais profundamente que a trincheira 105 formada no processo mostrado na Figura 2C. A razão disso é que a região do anodo 106 é formada na porção de fundo na trincheira 105 nesta Modalidade 2, enquanto a região do anodo 106 é formada na região de deriva 102 imediatamente sob a trincheira 105 na Modalidade 1 antes mencionada.
[076] A seguir, no processo mostrado na Figura 4B, o silício policristalino 401 é depositado e formado em toda a superfície do dispositivo semicondutor de modo a ser carregado na trincheira 105. Como método de deposição, o método CVD geral em baixa pressão pode ser utilizado.
[077] A seguir, em um processo mostrado na Figura 4C, toda a superfície do silício policristalino 401 assim depositado e formado é novamente causticada, e o material de máscara utilizado no processo mostrado na Figura 4A acima e o silício policristalino 401 em uma região, exceto a porção de fundo da trincheira 105, são removidos seletivamente. Desse modo, a região do anodo 106 produzida em silício policristalino 401 como material distinto é formada na porção de fundo da trincheira 105.
[078] Os processos adiante são similares ao processo mostrado na Figura 2E da Modalidade1, mencionada acima, e desse serão omitidos adiante.
[079] Como descrito acima, na Modalidade 2 já discutida, a região do anodo 106, com função similar à da Modalidade 1 antes mencionada, é formada na porção de fundo da trincheira 105 e, desse modo, efeitos similares aos obtidos na Modalidade 1 podem ser alcançados.
[080] Ademais, nesta Modalidade 2, a região do anodo 106 é formada de um material diferente do carbeto de silício da região de deriva 102, e com isso o dio-do unipolar é formado entre a região do anodo 106 e a região de deriva 102. O diodo unipolar pode suprimir a carga de recuperação reversa em relação ao diodo (diodo bipolar) da Modalidade 1 mencionada acima. Desse modo, é possível fornecer um dispositivo semicondutor incluindo um diodo de baixa perda.
[081] Ainda, a região do anodo 106 é formada de silício policristalino. Sendo assim, uma junção hetero através da junção de semicondutores diferentes entre si no intervalo de energia é formada na superfície da junção entre a região do anodo 106 e a região de deriva 102. Como resultado, forma-se um diodo do tipo junção hetero, no qual a região do anodo 106 produzida em silício policristalino é utilizada como anodo e a região de deriva 102 do carbeto de silício é utilizada como catodo. Tal diodo de junção hetero formada de carbeto de silício opera com o diodo unipolar, por exemplo, como descrito na literatura de patente da Patente do Japão N° 4211642. Portanto, em comparação com o diodo da Modalidade 1 mencionada acima, é possível suprimir a carga de recuperação reversa, e o dispositivo semicondutor incluindo o diodo de baixa perda pode ser fornecido.
[082] A região do anodo 106 é formada de silício policristalino, e assim, em comparação com o caso da formação da região do anodo 106 em metal ou liga, suprime-se a contaminação metálica do filme isolante de porta 107, o estado da interface podendo ser impedido de aumentar.
[083] O filme de oxidação de silício pode ser formado através da oxidação do silício policristalino. Desse modo, no caso em que o filme isolante de porta 107 é formado por oxidação térmica, a superfície lateral e a superfície de fundo do filme isolante de porta 107 podem ser formadas do mesmo filme de oxidação de silício. Como resultado, é possível suprimir a concentração do campo elétrico devido à des-continuidade dos materiais formadores do filme isolante de porta 107, o que permite fornecer um dispositivo semicondutor de alta confiabilidade.
(Modalidade 3)
[084] As Figuras 5 a 8 são vistas planas mostrando esquemas na direção do plano (direção da superfície principal de um substrato semicondutor) de um dispositivo semicondutor de acordo com a Modalidade 3 da presente invenção.
[085] As Figuras 5 a 8 são vistas dos estados visualizados quando o eletrodo fonte 112 do dispositivo semicondutor mostrado na Figura 1 é removido, e uma seção transversal ao longo da linha A-A da Figura 5 corresponde à seção transversal mostrada na Figura 1. Em cada um dos esquemas exemplificativos mostrados nas Figuras 5 a 8, os orifícios de contato 110 formados nas trincheiras 105 são ordenados intermitentemente (discretamente). Aqui, a descrição a seguir é realizada definindo, ao mesmo tempo, em cada uma das Figuras 5 a 8, uma direção lateral de uma superfície da lâmina em relação ao plano (superfície principal) do substrato semicondutor 101 como uma direção X, e uma direção longitudinal como direção Y.
[086] Em uma configuração mostrada na Figura 5, uma pluralidade de trincheiras 105 é formada continuamente (linearmente) na direção Y sobre o plano (superfície principal) do substrato semicondutor 101, dispostas discreta e paralelamente entre si na direção X. Os orifícios de contato 110 formados nas trincheiras 105 adjacentes entre si são dispostos linearmente na direção X. As trincheiras 105 são formadas de maneira que uma de suas larguras (W1), nas porções em que os orifícios de contato 110 são formados, possa ser mais larga que uma largura (W2) nas porções em que os orifícios de contato 110 não são formados (W1 > W2).
[087] Adotando esta configuração, além dos efeitos obtidos nas Modalidades 1 e 2 já mencionadas, é possível aumentar o comprimento (largura do canal dos transistores) das periferias das trincheiras 105, mantendo, ao mesmo tempo uma distância (L1) entre as trincheiras 105 e os orifícios de contato em valor predeterminado pelas especificações e indicações similares. Dessa maneira, é possível reduzir a resistência ON do MOSFET, e o dispositivo semicondutor de baixa perda pode ser fornecido. Aqui, a distância (L1) entre as trincheiras e os orifícios de contato é a distância entre as superfícies laterais das trincheiras e as superfície laterais dos orifícios de contato.
[088] Na configuração mostrada na Figura 6, com relação à configuração mostrada na Figura 5, os orifícios de contato 110 formados nas trincheiras individuais 105 adjacentes entre si são dispostos alternadamente (não em oposição um ao outro). Outros detalhes são semelhantes aos da configuração da Figura 5.
[089] Adotando esta configuração, em comparação à configuração mostrada na Figura 5, é possível encurtar um passo da porta (L3) em comparação à configuração mostrada na Figura 5 acima, mantendo ainda uma distância do eletrodo entre portas (L2) similar à da configuração mostrada na Figura 5. Desse modo, em comparação com a configuração mostrada na Figura 5, o grau de integração do dispositivo semicondutor pode ser ainda mais aperfeiçoado. Ademais, é possível reduzir a resistência ON do MOSFET, e o dispositivo semicondutor de baixa perda poder ser fornecido. Aqui, como mostra a Figura 5 e a Figura 6, a distância do eletrodo entre portas (L2) é a distância entre os eletrodos de porta 108 formados nas trincheiras 105 adjacentes entre si, e o passo da porta (L3) é a distância entre os centros das trincheiras 105 adjacentes uma à outra.
[090] Na configuração mostrada na Figura 7, as trincheiras 105 são formadas de maneira reticulada. Nesta retícula, cada seção é de forma quadrangular como mostra a Figura 7. Os orifícios de contato 110 são dispostos em interseções individuais da retícula (ou seja, nas porções em que ocorre a interseção entre as trincheiras 105 longitudinais e laterais).
[091] Adotando esta configuração, é possível aumentar a densidade da retícula, mantendo ao mesmo tempo a distância (L1) entre as trincheiras e os orifícios de contato no valor predeterminado pelas especificações ou indicações similares. Desse modo, o grau de integração do dispositivo semicondutor pode ser aperfeiçoado. Mais ainda, é possível reduzir a resistência ON do MOSFET, e o dispositivo semicondutor de baixa perda pode ser formado com controle satisfatório.
[092] Na configuração mostrada na Figura 8, as trincheiras 105 são formadas de maneira reticulada à semelhança da Figura 7 mostrada acima; no entanto, a configuração mostrada na Figura 8 é diferente daquela mostrada na Figura 7, pois a forma de cada seção da retícula é hexagonal. Os orifícios de contato 110 são dispostos em vértices individuais da retícula (ou seja, nas porções em que ocorre a interseção entre as trincheiras 105).
[093] Adotando esta configuração, é possível aumentar a densidade da re-tícula, mantendo ao mesmo tempo a distância (L1) entre as trincheiras e os orifícios de contato no valor predeterminado pelas especificações ou indicações similares. Desse modo, o grau de integração do dispositivo semicondutor pode ser aperfeiçoado. Mais ainda, é possível reduzir a resistência ON do MOSFET, e o dispositivo semicondutor de baixa perda pode ser formado com controle satisfatório.
[094] Observe que, embora a descrição acima ilustre o caso em que a forma de cada seção é quadrangular ou hexagonal, a seção pode assumir outras formas poligonais ou circulares. Nesse caso, os orifícios de contato 110 podem ser dispostos nos vértices de um polígono ou ao longo da circunferência de um círculo.
(Modalidade 4)
[095] As Figuras 9 a 11 são vistas planas mostrando esquemas na direção do plano (direção da superfície principal de um substrato semicondutor) de um dispositivo semicondutor de acordo com a Modalidade 4 da presente invenção.
[096] As Figuras 9 a 11 são vistas dos estados visualizados quando o eletrodo fonte 112 do dispositivo semicondutor mostrado na Figura 1 é removido. Embora os orifícios de contato 110 sejam dispostos discretamente nas Figuras 5 a 8, que são mostradas acima, os orifícios de contato 110 são formados continuamente em cada um dos esquemas exemplificativos mostrados nas Figuras 9 a 11.
[097] Na configuração mostrada na Figura 9, os orifícios de contato 110 são formados nas linhas retas ao longo da parte interna das trincheiras 105 formadas na direção longitudinal de uma superfície da lâmina.
[098] Adotando esta configuração, os orifícios de contato 110 são formados continuamente e, portanto, as regiões do anodo 106 podem conectar-se às regiões dos eletrodos fontes 112 continuamente embutidos nos orifícios de contato 110 imediatamente acima deles. Desse modo, a área de contato entre as regiões do anodo 106 e os eletrodos fontes 112 é aumentada, e ambos podem ser mutuamente conectados em baixa resistência. Como resultado, é possível fornecer um dispositivo semicondutor de baixa perda no qual a resistência ON do diodo é reduzida.
[099] Na configuração mostrada na Figura 10, as trincheiras 105 são formadas de maneira reticulada, onde cada seção é quadrangular à semelhança do caso mostrado na Figura 7 acima, e os orifícios de contato 110 são formados continuamente de maneira reticulada ao longo das partes internas das trincheiras 105 reticuladas.
[0100] Na configuração mostrada na Figura 11, as trincheiras 105 são formadas de maneira reticulada, onde cada seção é hexagonal à semelhança do caso mostrado na Figura 8 acima, e os orifícios de contato 110 também são formados continuamente de maneira reticulada ao longo das partes internas das trincheiras 105 reticuladas.
[0101] Adotando esta configuração, os orifícios de contato 110 são formados continuamente e, portanto, as regiões do anodo 106 podem conectar-se às regiões dos eletrodos fontes 112 continuamente embutidos nos orifícios de contato 110 imediatamente acima deles. Desse modo, a área de contato entre as regiões do anodo 106 e os eletrodos fontes 112 é aumentada, e ambos podem ser mutuamente conectados em baixa resistência. Como resultado, é possível fornecer um dispositivo semicondutor de baixa perda no qual a resistência ON do diodo é reduzida.
[0102] Como acima, nas respectivas Modalidades 1 a 4 antes mencionadas, enquanto uma célula unitária é ilustrada em cada vista em seção transversal dos dispositivos semicondutores, pode ser formada uma estrutura em conexão paralela em que uma pluralidade de células unitárias é agregada e repetida. Mais ainda, uma estrutura de relaxamento do campo elétrico de um anel de proteção ou uma estrutura de terminação pode ser fornecida na porção mais periférica do dispositivo.
[0103] Este pedido reivindica prioridade com base no Pedido de Patente do Japão N° 2011-092962 depositado em 19 de abril de 2011, e o conteúdo deste pedido é incorporado ao relatório descritivo da presente invenção por meio desta citação.
Aplicabilidade Industrial
[0104] De acordo com a presente invenção, a região do anodo é formada na porção de fundo da trincheira em que se forma o eletrodo de porta ou na região de deriva imediatamente sob a trincheira. De acordo, com relação ao eletrodo de porta, o diodo pode ser formado na direção vertical do substrato. Como resultado a eficiência da área do elemento no substrato semicondutor é aprimorada, e assim o grau de integração pode ser aperfeiçoado.

Claims (2)

  1. Dispositivo semicondutor compreendendo:
    um substrato semicondutor (101);
    uma região de deriva (102) do primeiro tipo de condutividade formada em uma das superfícies principais do substrato semicondutor;
    uma região de cavidade (103) do segundo tipo de condutividade formada na região de deriva;
    uma região fonte (104) do primeiro tipo de condutividade formada na região de cavidade;
    uma trincheira (105) com uma profundidade penetrando na região fonte e na região de cavidade e atingindo a região de deriva;
    um eletrodo de porta (108) formado em uma porção lateral da trincheira, enquanto interpõe, entre eles, um filme isolante de porta (107);
    um eletrodo fonte (112) conectado à região de cavidade e à região fonte;
    um eletrodo de dreno (113) conectado à outra das superfícies principais do substrato semicondutor;
    um filme isolante entre camadas (109) que é formado no eletrodo de porta e reveste o eletrodo de porta;
    uma região do anodo (106) formada em uma porção de fundo da trincheira;
    um orifício de contato (110) formado em uma profundidade que atinge a região do anodo na trincheira; e
    um filme isolante da parede interna (111) formado em uma superfície lateral da parede interna do orifício de contato enquanto está em contato com o eletrodo de porta,
    em que o eletrodo fonte (112) é embutido no orifício de contato (110) enquanto interpõe o filme isolante da parede interna (111) entre o eletrodo fonte (112) e o eletrodo de porta (108), sendo que é eletricamente conectado à região do anodo (106) em um estado isolado do eletrodo de porta (108) pelo filme isolante da parede interna (111),
    em que a trincheira (105) é formada em uma forma reticulada em relação a uma direção da superfície principal do substrato semicondutor (101), e
    CARACTERIZADO pelo fato de que
    a região do anodo (106) é formada de um semicondutor diferente no intervalo de energia da região de deriva (102),
    em que os orifícios de contato (110) são formados continuamente em uma forma reticulada ao longo de um interior da trincheira (105).
  2. Dispositivo semicondutor, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que a região do anodo (106) compõe um diodo unipolar em uma superfície de junção com a região de deriva (102).
BR112013027105-1A 2011-04-19 2012-02-24 dispositivo semicondutor BR112013027105B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-092962 2011-04-19
JP2011092962 2011-04-19
PCT/JP2012/054622 WO2012144271A1 (ja) 2011-04-19 2012-02-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
BR112013027105B1 true BR112013027105B1 (pt) 2021-01-12

Family

ID=47041393

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112013027105-1A BR112013027105B1 (pt) 2011-04-19 2012-02-24 dispositivo semicondutor

Country Status (9)

Country Link
US (1) US9252261B2 (pt)
EP (1) EP2701201B1 (pt)
JP (1) JP5862660B2 (pt)
KR (1) KR101473141B1 (pt)
CN (1) CN103493208B (pt)
BR (1) BR112013027105B1 (pt)
MX (1) MX2013012149A (pt)
RU (1) RU2548058C1 (pt)
WO (1) WO2012144271A1 (pt)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251196A (ja) * 1988-08-12 1990-02-21 Nec Corp 塗りつぶしパターン参照方式
JPH0367976A (ja) * 1989-08-04 1991-03-22 Takashi Asae 蒸発促進装置
JP6286823B2 (ja) * 2012-12-26 2018-03-07 日産自動車株式会社 半導体装置の製造方法
JP6286824B2 (ja) * 2012-12-26 2018-03-07 日産自動車株式会社 半導体装置およびその製造方法
EP2973720A4 (en) * 2013-03-13 2016-11-02 D3 Semiconductor LLC DEVICE ARCHITECTURE AND METHOD FOR TEMPERATURE COMPENSATION OF VERTICAL FIELD EFFECT DEVICES
WO2014178262A1 (ja) * 2013-04-30 2014-11-06 日産自動車株式会社 半導体装置及びその製造方法
DE102013213007B4 (de) * 2013-07-03 2017-02-02 Robert Bosch Gmbh Halbleiterbauelement, Trench-Feldeffekttransistor, Verfahren zur Herstellung eines Trench-Feldeffekttransistors und Verfahren zur Herstellung eines Halbleiterbauelements
JP6104743B2 (ja) * 2013-07-18 2017-03-29 株式会社豊田中央研究所 ショットキーダイオードを内蔵するｆｅｔ
JP2015023166A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
JP6127820B2 (ja) * 2013-08-02 2017-05-17 トヨタ自動車株式会社 半導体装置
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
JP6269819B2 (ja) * 2014-04-08 2018-01-31 日産自動車株式会社 半導体装置及びその製造方法
US9543427B2 (en) * 2014-09-04 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for fabricating the same
US10312233B2 (en) 2014-09-30 2019-06-04 Mitsubishi Electric Corporation Semiconductor device
JP6458994B2 (ja) * 2015-03-30 2019-01-30 サンケン電気株式会社 半導体装置
JP2017054959A (ja) 2015-09-10 2017-03-16 株式会社東芝 半導体装置
US10468487B2 (en) 2015-10-16 2019-11-05 Mitsubishi Electric Corporation Semiconductor device
CN109219869B (zh) * 2016-05-30 2019-11-19 日产自动车株式会社 半导体装置
RU2705761C1 (ru) * 2016-08-10 2019-11-11 Ниссан Мотор Ко., Лтд. Полупроводниковое устройство
CN110291620B (zh) * 2017-02-14 2020-07-14 日产自动车株式会社 半导体装置及半导体装置的制造方法
CN107275406B (zh) * 2017-06-09 2019-11-01 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法
JP6750590B2 (ja) * 2017-09-27 2020-09-02 株式会社デンソー 炭化珪素半導体装置
CN109755310B (zh) * 2017-11-01 2021-01-01 苏州东微半导体有限公司 一种分栅结构的功率晶体管
JP6962457B2 (ja) * 2018-04-19 2021-11-05 日産自動車株式会社 半導体装置及び半導体装置の製造方法
CN112447846A (zh) * 2019-09-05 2021-03-05 比亚迪半导体股份有限公司 沟槽型mos场效应晶体管及方法、电子设备
KR102531554B1 (ko) * 2020-07-01 2023-05-11 서강대학교산학협력단 실리콘카바이드 트랜지스터 및 이의 제조방법
KR102387574B1 (ko) * 2020-09-22 2022-04-19 현대모비스 주식회사 전력 반도체 소자
KR102387575B1 (ko) * 2020-09-22 2022-04-19 현대모비스 주식회사 전력 반도체 소자
JP2023147422A (ja) * 2022-03-30 2023-10-13 株式会社 日立パワーデバイス 半導体装置および電力変換装置
US20230335595A1 (en) * 2022-04-13 2023-10-19 Leap Semiconductor Corp. Silicon carbide semiconductor power transistor and method of manufacturing the same
CN115207130B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种侧壁栅双沟槽碳化硅mosfet及其制备方法
CN117080269A (zh) * 2023-10-13 2023-11-17 深圳基本半导体有限公司 一种碳化硅mosfet器件及其制备方法
CN117410344A (zh) * 2023-11-24 2024-01-16 安建科技(深圳)有限公司 一种π型沟槽栅碳化硅MOSFET器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682272B2 (ja) * 1991-06-27 1997-11-26 三菱電機株式会社 絶縁ゲート型トランジスタ
JP3502371B2 (ja) * 2000-10-23 2004-03-02 松下電器産業株式会社 半導体素子
US7126169B2 (en) 2000-10-23 2006-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor element
JP3808700B2 (ja) * 2000-12-06 2006-08-16 株式会社東芝 半導体装置及びその製造方法
JP4797265B2 (ja) * 2001-03-21 2011-10-19 富士電機株式会社 半導体装置および半導体装置の製造方法
RU2195747C1 (ru) * 2001-06-25 2002-12-27 Государственное унитарное предприятие "Научно-производственное предприятие "Пульсар" Мощный свч мдп - транзистор
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP4211642B2 (ja) 2004-03-09 2009-01-21 日産自動車株式会社 半導体装置
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
JP4066946B2 (ja) 2003-12-18 2008-03-26 日産自動車株式会社 半導体装置
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
DE102004031385B4 (de) * 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
JP2007189192A (ja) * 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
JP2011199041A (ja) 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP5772177B2 (ja) * 2011-04-19 2015-09-02 日産自動車株式会社 半導体装置の製造方法
JP5764046B2 (ja) * 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
RU2548058C1 (ru) 2015-04-10
EP2701201B1 (en) 2020-04-08
WO2012144271A1 (ja) 2012-10-26
EP2701201A1 (en) 2014-02-26
MX2013012149A (es) 2013-12-06
US9252261B2 (en) 2016-02-02
KR101473141B1 (ko) 2014-12-15
CN103493208A (zh) 2014-01-01
US20140042523A1 (en) 2014-02-13
EP2701201A4 (en) 2015-04-22
CN103493208B (zh) 2017-03-22
JP5862660B2 (ja) 2016-02-16
JPWO2012144271A1 (ja) 2014-07-28
KR20130141701A (ko) 2013-12-26

Similar Documents

Publication Publication Date Title
BR112013027105B1 (pt) dispositivo semicondutor
US10727330B2 (en) Semiconductor device with diode region
JP5907940B2 (ja) 半導体素子
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6299102B2 (ja) 炭化珪素半導体装置およびその製造方法
CN102150270A (zh) Mosfet和用于制造mosfet的方法
BR112013019344B1 (pt) dispositivo semicondutor
US9391190B2 (en) Field effect transistor incorporating a Schottky diode
US8399915B2 (en) Semiconductor device
EP2866251A1 (en) Silicon carbide semiconductor device
JP7092188B2 (ja) 半導体装置及びその製造方法
EP3467869B1 (en) Semiconductor device
JP6969684B2 (ja) 半導体装置及びその製造方法
WO2022118055A1 (ja) 半導体装置及びその製造方法
JP2018082018A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP3916797A1 (en) Semiconductor device and manufacturing method thereof
JP2022087439A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according art. 34 industrial property law
B06U Preliminary requirement: requests with searches performed by other patent offices: suspension of the patent application procedure
B09A Decision: intention to grant
B16A Patent or certificate of addition of invention granted

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 24/02/2012, OBSERVADAS AS CONDICOES LEGAIS.