CN112447846A - 沟槽型mos场效应晶体管及方法、电子设备 - Google Patents
沟槽型mos场效应晶体管及方法、电子设备 Download PDFInfo
- Publication number
- CN112447846A CN112447846A CN201910836176.3A CN201910836176A CN112447846A CN 112447846 A CN112447846 A CN 112447846A CN 201910836176 A CN201910836176 A CN 201910836176A CN 112447846 A CN112447846 A CN 112447846A
- Authority
- CN
- China
- Prior art keywords
- trench
- gate
- layer
- drift region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims description 26
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 12
- 238000002360 preparation method Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 18
- 239000012535 impurity Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001017 electron-beam sputter deposition Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了沟槽型MOS场效应晶体管及制备方法、电子设备。该场效应晶体管包括：依次层叠设置的第一电极金属层、半导体层，以及位于半导体层远离第一电极金属层一侧的漂移区；沟槽栅结构，沟槽栅结构位于漂移区远离半导体层的一侧并延伸至漂移区中，所述沟槽栅结构包括位于栅极沟槽内的栅极，所述栅极沟槽的底面具有肖特基势垒层，所述肖特基势垒层以及所述栅极之间具有栅隔离介质；第二电极金属层，所述第二电极金属层延伸至所述栅极沟槽中并与所述肖特基势垒层接触，且所述第二电极金属层以及所述栅极之间具有电隔离介质。该沟槽型MOS场效应晶体管在反向耐压时可以利用SBD器件隔离高电场对沟槽底部尤其拐角处栅介质的影响。
Description
技术领域
本发明涉及电子领域，具体地，涉及沟槽型MOS场效应晶体管及方法、电子设备。
背景技术
SiC材料由于具有热导率高、击穿场强高、电子饱和速度高等优点,适于制作大功率、高电压、高工作温度、高工作频率功率的半导体器件。基于SiC材料的MOSFET(金属-氧化物半导体场效应晶体管)功率器件因具有功耗小、耐压高、频率高、散热好、小型化等优点，在国家电网、新能源汽车、光伏逆变器等高压高电流场所，被得到广泛应用。而沟槽栅式的SiC MOSFET，相对于平面型SiC MOSFET具有更小的比导通电阻，因此具有更好的应用前景。
然而，由于沟槽栅式SiC MOSFET器件中沟槽的设计，导致在沟槽底部拐角处具有电场集中效应而影响了器件栅介质的耐压性能。尤其是基于极限电场较高的SiC材料的器件而言，对栅介质底部的耐压性的要求也就更加严格。因此，目前的沟槽型MOS场效应晶体管及制备方法、电子设备仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
虽然目前基于SiC材料的沟槽型MOS场效应晶体管，可以通过设置栅介质保护层等方式提高栅介质的耐压性能，但对于栅介质底部拐角处的保护仍有待提高。并且，沟槽型MOS场效应晶体管在器件的沟道区与漂移区形成寄生二极管，导致器件的开启电压高，反向恢复消耗也较高，特殊应用领域需要反向并联肖特基(SBD)器件。因此，若能够提供一种可缓解沟槽底部拐角处电场集中效应的沟槽型MOSFET结构，则将大幅缓解甚至解决上述问题。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
为此，在本发明的一个方面，本发明提出了一种沟槽型MOS场效应晶体管。该沟槽型MOS场效应晶体管包括：依次层叠设置的第一电极金属层、半导体层，以及位于所述半导体层远离所述第一电极金属层一侧的漂移区；沟槽栅结构，所述沟槽栅结构位于所述漂移区远离所述半导体层的一侧并延伸至所述漂移区中，所述沟槽栅结构包括位于栅极沟槽内的栅极，所述栅极沟槽的底面具有肖特基势垒层，所述肖特基势垒层以及所述栅极之间具有栅隔离介质；第二电极金属层，所述第二电极金属层位于所述沟槽栅结构远离所述漂移区的一侧，且所述第二电极金属层延伸至所述栅极沟槽中并与所述肖特基势垒层接触，且所述第二电极金属层以及所述栅极之间具有电隔离介质。该沟槽型MOS场效应晶体管在栅极沟槽底部形成SiC肖特基器件，在反向耐压时，可以利用SBD器件本身反向耗尽耐压，隔离高电场对沟槽底部尤其拐角处栅介质的影响。
在本发明的另一方面，本发明提出了一种制备沟槽型MOS场效应晶体管的方法。该方法包括：提供具有半导体层的衬底；在所述半导体层的一侧外延形成漂移区；形成沟槽栅结构，所述沟槽栅结构位于所述漂移区远离所述半导体层的一侧并延伸至所述漂移区中，所述沟槽栅结构包括位于栅极沟槽内的栅极，所述栅极沟槽的底面形成有肖特基势垒层，所述肖特基势垒层以及所述栅极之间形成有栅隔离介质；形成第一电极金属层以及第二电极金属，所述第一电极金属层位于所述半导体层远离所述漂移区的一侧，所述第二电极金属层位于所述沟槽栅结构远离所述漂移区的一侧，且所述第二电极金属层延伸至所述栅极沟槽中与所述肖特基势垒层接触，所述第二电极金属层以及所述栅极之间通过电隔离介质绝缘。由此，可简便地获得沟槽型MOS场效应晶体管，且沟槽型MOS场效应晶体管在栅极沟槽底部形成SiC肖特基器件，在反向耐压时，可以利用SBD器件本身反向耗尽耐压，隔离高电场对沟槽底部尤其拐角处栅介质的影响。
在本发明的又一方面，本发明提出了一种电子设备。该电子设备包括沟槽型MOS场效应晶体管，所述沟槽型MOS场效应晶体管为前面所述的，或是利用前面所述的方法制备的。由此，该电子设备至少具有耐压能力强、反向恢复损耗小、开启电压低等优点。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的沟槽型MOS场效应晶体管的结构示意图；
图2显示了根据本发明另一个实施例的沟槽型MOS场效应晶体管的结构示意图；
图3显示了根据本发明一个实施例的制备沟槽型MOS场效应晶体管的方法流程示意图；
图4显示了根据本发明一个实施例的制备沟槽型MOS场效应晶体管的部分方法流程示意图；
图5显示了根据本发明一个实施例的制备沟槽型MOS场效应晶体管的方法流程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种沟槽型MOS场效应晶体管。根据本发明的实施例，参考图1，该场效应晶体管包括第一电极金属层115、半导体层101，以及漂移区102。本领域技术人员能够理解的是，该沟槽型MOS场效应晶体管还可以在漂移区102远离半导体层101的一侧具有沟道区103以及源极区104。沟槽栅结构自源极区104一侧向漂移区102延伸，并延伸至漂移区102中。沟槽栅结构包括位于栅极沟槽内的栅极112，还可以包括栅极介质111。栅极沟槽的底面具有肖特基势垒层109，肖特基势垒层109以及栅极112之间具有栅隔离介质110，以将金属构成的肖特基势垒层109以及栅极112电性绝缘。第二电极金属层114延伸至栅极沟槽中并与肖特基势垒层109接触，且第二电极金属层114以及栅极112之间具有电隔离介质113。由此，可以在肖特基势垒层109寄生SBD器件，令该场效应晶体管具有一定反向耐压能力，栅隔离介质110和栅极介质处的电场得到有效降低。
需要说明的是，第一电极金属层115和第二电极金属层114，一个为源极金属层，另一个为漏极金属层。具体的，在该场效应晶体管中，第一电极金属层115为漏极金属层，则第二电极金属层114为源极金属层。此时104为源极区。类似的，下文中所述的第一导电类型和第二导电类型，一个为P型则另一个为N型，二者可以互换，不能够理解为对某一结构掺杂类型的限定。为了便于描述，在本申请中，如无特殊说明，则以第一导类型为N型，第二导电类型为P型为例，结合本发明的实施例进行详细描述。
根据本发明的实施例，半导体层101、漂移区102以及源极区104可以具有相同的掺杂类型，沟道区103的掺杂类型与半导层101的掺杂类型相反。例如，半导层101可以是N型掺杂的，即半导体层101可具有第一导电类型。沟道区103可以为P型掺杂的，即具有第二导电类型。例如，根据本发明的一个具体实施例，半导体层101可以为重掺杂的，其上外延形成的漂移区102可以为轻掺杂的，源极区104可以为重掺杂的。
还需要说明的是，根据本发明实施例的沟槽型MOS场效应晶体管，还可以具有常规的沟槽型MOS场效应晶体管所具有的结构。例如，半导体层101可以为外延SiC材料形成的。漂移区102可以是外延形成的，外延的具体厚度、掺杂浓度等参数，可以根据器件具体的应用需求进行设计，例如，可选择SiC外延片，衬底即半导体层101为N型高掺杂区，可掺杂浓度可以为1E17～1E21cm-3。低掺杂N型漂移区102可由外延形成，掺杂浓度可以为1E13～1E16cm-3，外延的厚度可以依器件耐压要求而定。沟道区103可以为P型的，也由外延形成，例如具体可选择杂质Al或B进行掺杂,掺杂浓度为1E16～1E18cm-3，外延厚度可以控制在0.2～1微米范围内。外延形成的沟道区103的厚度决定了器件的沟道长度。源极区104也由外延形成，可以为N型高掺杂，具体可选择杂质N或P进行掺杂，掺杂浓度为1E17～1E21cm-3，外延的厚度可大于0.2微米，以形成器件的源极区。
该场效应晶体管的金属电极(第一电极金属层115和第二电极金属层114)的具体材料，可以为本领域常用的源漏极金属，例如，可以选择Ni，Al/Ti，Pt，Al，Ag等复合金属。沟槽栅结构可以为多晶硅栅。例如，可选择形成金属电极的金属或是通过高温退火等处理工艺，令第二电极金属层114与源极区103形成良好的欧姆接触，同时还可以调节肖特基势垒层109处寄生SBD器件的势垒高度。
根据本发明实施例的肖特基势垒层109位于栅极构成的底部并且与第二电极金属层114相连。也即是说，根据本发明实施例的场效应晶体管的沟槽栅结构中，肖特基势垒层覆盖栅极构成的全部底面，与栅极沟槽下方的漂移区102形成寄生SBD器件，进而可以保护底面，特别是底面拐角处的栅极介质111，缓解拐角处电场强度过大而导致器件的耐压性能下降。
根据本发明的实施例，为了进一步提高该沟槽型MOS场效应晶体管的性能，参考图2，在栅极沟槽内可以具有对称且间隔设置的栅极112，例如具有两个。第二电极金属层114自两个栅极112之间的间隔处向漂移区102一侧延伸，并与肖特基势垒层109接触。由此，多个栅极112对称设置，则栅极介质111等绝缘结构也为对称设置的，此时肖特基势垒层109处的寄生SBD器件对电场的隔离作用也较好。
根据本发明的实施例，虽然具有上述结构的沟槽型MOS场效应晶体管可利用位于沟槽底部的寄生SBD器件隔离电场以提升器件的耐压，但鉴于SBD器件自身的反向击穿电压相对较低，因此仅利用寄生SBD器件提升场效应晶体管的耐压性能时，对寄生SBD器件自身的耐压性质要求较高。根据本发明的实施例，为了进一步简化该场效应晶体管的制备工艺，降低对于寄生SBD器件自身的耐压性质的要求，参考图2，该场效应晶体管还可以进一步包括第一沟槽的结构。具体地，第一沟槽临近沟槽栅结构设置，并自源极区104一侧延伸至漂移区102中。第一沟槽内具有覆盖第一沟槽的底面以及侧壁的掺杂层107，第二电极金属层114延伸至第一沟槽中并与掺杂层107相接触。由此，可在第一沟槽中，依靠掺杂层107以及漂移区102形成结，施加反向电压时，利用这一结结构保护栅极沟槽底部的寄生SBD器件。由此，可降低对于寄生SBD器件反向耐压的要求，同时保证器件施加反向电压时，用于保护栅极绝缘结构的寄生SBD器件不至被击穿。
根据本发明的实施例，掺杂层107可具有第二掺杂类型，并为重掺杂区。第一沟槽的深度可大于栅极沟槽的深度。由此，可保护栅极沟槽底部的寄生SBD器件。例如，具体地，第一沟槽延伸至漂移层102的部分的深度可以至少为0.3微米。根据本发明的一些实施例，可设置多个第一沟槽。在本发明一些优选的实施例中，可在栅极沟槽周围对称地设置两个或是4个第一沟槽。
综上所述，根据本发明实施例的沟槽型MOS场效应晶体管至少具有以下有益效果的至少之一：
1、沟槽栅底部拐角处避免了电场集中效应，提高了栅介质耐压。
2、器件中寄生SBD器件，场效应晶体管的开启电压低，降低了反向恢复损耗，可以不用再反向并联SBD器件即可应用于特定领域。
3、第一沟槽中高掺杂的掺杂层107以及漂移区102形成结结构，反向耗尽，可削弱寄生SBD器件周围的电场，对寄生SBD器件进行了保护，对栅极绝缘结构形成了双重保护。
在本发明的另一方面，本发明提出了一种制备沟槽型MOS场效应晶体管的方法。根据本发明的实施例，该方法制备的场效应晶体管，可为前面描述的沟槽型MOS场效应晶体管。具体的，参考图3，该方法包括：
S100：提供具有半导体层的衬底
根据本发明的实施例，在该步骤中提供具有半导体层的衬底。关于半导体层的具体结构、材料以及掺杂情况，前面已经进行了详细的描述，在此不再赘述。
S200：在所述半导体层的一侧外延形成漂移区
关于半导体层、漂移区等的具体结构、材料以及掺杂情况，前面已经进行了详细的描述，在此不再赘述。例如，根据本发明一些具体的实施例，参考图4中的(1)可选用SiC外延片衬底，衬底为N型高掺杂区1，依次外延形成漂移层2，沟道层3以及源极层4，以在后续操作中，利用上述膜层形成漂移区、沟道区和源极区。
S300：形成沟槽栅结构，所述栅极沟槽的底面形成有肖特基势垒层
根据本发明的实施例，在该步骤中，形成构成栅结构。如前所述，该场效应晶体管中，可仅具有底面具有肖特基势垒层的沟槽栅结构，此时需要对肖特基势垒层形成的寄生SBD器件的耐压性能进行控制。根据本发明的另一些实施例，也可在沟槽栅结构周围设置一个或是多个第一沟槽结构，利用第一沟槽中的结结构保护寄生SBD器件。下面，以形成两个对称设置的第一沟槽结构为例，对形成沟槽栅结构的具体操作进行详细说明。不含有第一沟槽的、根据本发明实施例的沟槽栅结构的制备方法，可根据下述具体操作进行调整即可，在本发明中不再赘述。
具体地，参考图4中的(2)-(5)，首先对图4中的(1)半导体结构进行刻蚀，形成栅极沟槽6以及第一沟槽5。如前所述，栅极沟槽6以及第一沟槽5均需要延伸至漂移层3中，且栅极沟槽6的深度要小于以及第一沟槽5的深度。具体地，可以使用掩膜层，对SiC材料进行干法蚀刻，形成栅极沟槽6以及第一沟槽5，蚀刻工艺可选择RIE(反应离子蚀刻)或ICP(电感耦合等离子)进行，栅极沟槽6以及第一沟槽5在漂移层2内的深度可以至少为0.3微米。为了形成深度更大的第一沟槽5，可以额外增加一次掩膜层阻挡蚀刻，增大第一沟槽5的刻蚀深度。第一沟槽5的深度越深，在反向阻断下，对栅沟槽6的保护越好，耐压能力就越好，但同时会增加成本。因此第一沟槽5的具体深度，可依据器件耐压能力的要求而定。
随后，可先形成位于第一沟槽5中的掺杂层107。具体地，可使用掩膜层，对第一沟槽5区域进行P型杂质注入，例如，可以分两次注入，相对法线倾斜角度分别为10度～80度，以及-10度～-80度。根第一沟槽5的深宽比调节P型杂质注入的参数，使得沟槽侧壁以及底部都有杂质注入，杂质注入深度可以在0.2微米～2微米之间，浓度在1E17～1E21cm-3,可选择Al、B杂质进行注入。随后还可以将进行高温激活处理，激活在1600℃～1800℃的Ar气体氛围下进行。由此可获得质量较好的掺杂层107。为了降低SiC表面由于Si升华导致的表面粗糙度，在进行高温激活之前，可以对SiC表面进行碳膜保护，例如可选择光刻胶覆盖高温碳化形成保护膜，也可选择C离子溅射形成保护膜。
随后，可进行形成肖特基势垒层的制备的步骤。为了防止金属沉积至第一沟槽内部，在形成肖特基势垒层之前，可以首先设置掩膜8。具体地，可以通过高温氧化SiC材料，例如温度在900℃～1500℃之间，使得图4中的(3)中所示出的半导体结构表面生长SiO2介质。随后使用掩膜层对栅极沟槽6的底部进行干法或湿法蚀刻，露出该位置处的漂移层表面。随后，可以利用电子束蒸发或溅射等薄膜沉积方法，在栅极沟槽6的底部表面沉积金属，金属可选择Ti，Al，Pt等，之后进行快速退火，退火温度可以在800℃～1200℃，时间可为1～5min,。由此，可形成肖特基势垒层109。掩膜8在形成肖特基势垒层109之后去除即可。
随后，可在形成有肖特基势垒层109的栅极沟槽6内，制备栅极结构。如前所述，该栅极结构可以为多晶硅栅。该沟槽栅极结构可以具有如图1中所示出的结构，也可以具有如图2中所示出的结构。关于上述结构的特征以及优点，前面已经进行了详细的描述，在此不再赘述。类似地，下面以形成两个对称的侧壁栅电极为例，对该方法的各个步骤进行详细说明。
参考图5中的(1)，可首先形成用于隔离肖特基势垒层109以及栅极的栅隔离介质110。具体地，可使用PECVD(等离子体辅助化学气相沉积)工艺，具体可使用表面垂直入射离子束的工艺在参考图4中的(5)所示的半导体结构上形成介质氧化层10，如可以为SiO2构成的，介质氧化层10的厚度在0.1微米～0.5微米之间。此时需要控制沟槽内介质氧化层10的厚度不能超出漂移层2的高度，由此，一方面可防止下面势垒层的杂质在后续高温氧化时扩散出来，另一方面可在后续操作中作为栅介质，起到电隔离作用。随后可进行湿法快速漂洗，将沟槽侧壁的SiO2去除，以获得如图5中的(1)所示出的结构。
如图5中的(2)所示，随后可以进行高温氧化SiC材料，以在栅极沟槽6的侧壁形成栅氧介质11，例如具体可以以在温度在900℃～1500℃之间高温氧化SiC材料，形成的栅氧介质11的厚度在100埃米～1000埃米之间，氧化完成后在N2O或NO环境下进行退火，温度在1000℃～1300℃之间，用于降低栅氧介质11与SiC界面态缺陷。栅氧介质11最终可形成根据本发明实施例的场效应晶体管的栅极介质。
如图5中的(3)所示，随后可通过LPCVD(低压化学气相沉积)生长原位掺杂多晶硅以填充沟槽，形成栅极。具体地，可使用掩膜层，对多晶硅进行蚀刻以形成通孔，形成用于构成栅极的多晶硅12，并露出底部的介质氧化层。
随后可以通过CVD(化学气相沉积)方式，在图5中的(3)所示的半导体结构表面沉积SiO2介质层，之后使用掩膜层，对SiO2介质层进行蚀刻，暴露出源极层4，掺杂层107和肖特基势垒层109，以形成电隔离介质113，用于将用作栅极的多晶硅12与后续形成的金属电极隔离。电隔离介质113与多晶硅12相接触且沿着沟槽深度方向延伸的部分的厚度，可以在0.1～0.5微米之间，由此可以形成栅极与源极的有效隔离。获得的结构可以如图5中的(4)所示出的。
S400：形成第一电极金属层和第二电极金属层
根据本发明的实施例，在该步骤中，参考图5中的(5)，分别形成第一电极金属层115和第二电极金属层114。如前所述，第一电极金属层和第二电极金属层中的一个为源极金属，另一个为漏极金属，具体的，第一电极金属层115为漏极金属层，第二电极金属层114为源极金属层。根据本发明的实施例，可首先沉积第二电极金属层114，或称为沉积正面金属。随后，形成第一电极金属层115，或称为淀积背面金属。
根据本发明的具体实施例，可以利用电子束蒸发或溅射等薄膜沉积方法，对正面和背面进行金属化，可以选择Ni,Al/Ti,Pt,Al，Ag等复合金属，形成源极金属和漏极金属，之后还可以进行高温退火，例如可以在400℃～800℃之间进行退火，以令第二电极金属层114与掺杂层107形成良好的欧姆接触，同时可以调节SBD器件的势垒高度。
此处需要特别说明的是，在本发明中，术语“栅极介质111”、“电隔离介质113”、“栅隔离介质110”均未栅极结构中的绝缘结构，其命名仅为了区分沟槽栅结构中，发挥不同作用的绝缘介质。例如，电隔离介质113和栅隔离介质110均可以是二氧化硅形成的，因此，二者之间可以没有明显的分界。
在本发明的又一方面，本发明提出了一种电子设备。该电子设备包括前面所述的沟槽型MOS场效应晶体管。由此，该电子设备具有前面描述的场效应晶体管所具有的全部特征以及优点，在此不再赘述。总的来说，该电子设备至少具有耐压能力强、反向恢复损耗小、开启电压低等优点。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (14)
1.一种沟槽型MOS场效应晶体管，其特征在于，包括：
依次层叠设置的第一电极金属层、半导体层，以及位于所述半导体层远离所述第一电极金属层一侧的漂移区；
沟槽栅结构，所述沟槽栅结构位于所述漂移区远离所述半导体层的一侧并延伸至所述漂移区中，所述沟槽栅结构包括位于栅极沟槽内的栅极，所述栅极沟槽的底面具有肖特基势垒层，所述肖特基势垒层以及所述栅极之间具有栅隔离介质；
第二电极金属层，所述第二电极金属层位于所述沟槽栅结构远离所述漂移区的一侧，且所述第二电极金属层延伸至所述栅极沟槽中并与所述肖特基势垒层接触，且所述第二电极金属层以及所述栅极之间具有电隔离介质。
2.根据权利要求1所述的沟槽型MOS场效应晶体管，其特征在于，所述栅极沟槽内具有对称且间隔设置的两个所述栅极，所述第二电极金属层自两个所述栅极之间的间隔处向所述漂移区一侧延伸，并与所述肖特基势垒层接触。
3.根据权利要求1所述的沟槽型MOS场效应晶体管，其特征在于，所述漂移区远离所述半导体层的一侧具有沟道区，所述沟道区远离所述漂移区的一侧具有源极区，所述沟槽型MOS场效应晶体管进一步包括：
第一沟槽，所述第一沟槽临近所述沟槽栅结构设置，并自所述源极区一侧延伸至所述漂移区中，所述第一沟槽内具有覆盖所述第一沟槽的底面以及侧壁的掺杂层，所述第二电极金属层延伸至所述第一沟槽中并与所述掺杂层相接触。
4.根据权利要求3所述的沟槽型MOS场效应晶体管，其特征在于，包括多个所述第一沟槽，所述第一沟槽延伸至所述漂移层的部分的深度至少为0.3微米，所述第一沟槽的深度大于所述栅极沟槽的深度。
5.根据权利要求3所述的沟槽型MOS场效应晶体管，其特征在于，所述半导体层具有第一导电类型，所述掺杂层与所述沟道区具有第二导电类型，且所述掺杂层为重型掺杂。
6.根据权利要求1-5任一项所述的沟槽型MOS场效应晶体管，其特征在于，所述漂移区远离所述半导体层的一侧具有沟道区，所述沟道区远离所述漂移区的一侧具有源极区，所述半导体层为具有第一导电类型的SiC材料构成的，所述半导体层为重型掺杂；
所述漂移区是由所述半导体层外延形成的，所述漂移区具有第一导电类型，所述漂移区为轻型掺杂；
所述沟道区具有第二导电类型，所述沟道区的厚度为0.2～1微米。
7.一种制备沟槽型MOS场效应晶体管的方法，其特征在于，包括：
提供具有半导体层的衬底；
在所述半导体层的一侧外延形成漂移区；
形成沟槽栅结构，所述沟槽栅结构位于所述漂移区远离所述半导体层的一侧并延伸至所述漂移区中，所述沟槽栅结构包括位于栅极沟槽内的栅极，所述栅极沟槽的底面形成有肖特基势垒层，所述肖特基势垒层以及所述栅极之间形成有栅隔离介质；
形成第一电极金属层以及第二电极金属，所述第一电极金属层位于所述半导体层远离所述漂移区的一侧，所述第二电极金属层位于所述沟槽栅结构远离所述漂移区的一侧，且所述第二电极金属层延伸至所述栅极沟槽中与所述肖特基势垒层接触，所述第二电极金属层以及所述栅极之间通过电隔离介质绝缘。
8.根据权利要求7所述的方法，其特征在于，所述半导体层、所述漂移区均具有第一导电类型，所述半导体层是由SiC材料形成的，所述漂移区为轻型掺杂，所述方法进一步包括：
在所述漂移区远离所述半导体层的一侧外延形成沟道区，所述沟道区的外延厚度为0.2～1微米，所述沟道区具有第二导电类型；
在所述沟道区远离所述漂移区的一侧外延形成源极区，所述源极区具有第一导电类型，所述源极区的外延厚度大于2微米。
9.根据权利要求8所述的方法，其特征在于，形成所述沟槽栅结构包括：
对所述源极区、所述沟道区以及漂移区进行蚀刻处理，以形成所述栅极沟槽；
在所述栅极沟槽的底面沉积金属，以形成所述肖特基势垒接触层；
通过沉积，形成覆盖所述肖特基势垒接触层的第一绝缘层，并通过高温氧化SiC，在所述栅极沟槽的侧壁处形成栅极介质；
在所述栅极沟槽填充多晶硅，以形成所述栅极，所述栅极覆盖所述第一绝缘层的部分表面；
在所述栅极远离所述肖特基势垒接触层的一侧沉积第二绝缘层，所述第二绝缘层覆盖所述栅极、所述源极区以及所述第一绝缘层的部分表面；
对所述第二绝缘层以及所述第一绝缘层进行刻蚀，以便暴露所述源极区和所述肖特基势垒接触层，并形成所述电隔离介质和所述栅隔离介质。
10.根据权利要求9所述的方法，其特征在于，在所述栅极沟槽中填充所述多晶硅之后在所述多晶硅中形成通孔，以暴露所述第一绝缘层的部分表面，同时形成两个对称并间隔设置的所述栅极。
11.根据权利要求9所述的方法，其特征在于，进一步包括：
形成所述栅极沟槽时，在临近所述栅极沟槽处形成第一沟槽，并令所述第一沟槽自所述源极区一侧延伸至所述漂移区中，控制所述第一沟槽的刻蚀深度大于所述栅极沟槽的刻蚀深度；
并在形成所述肖特基势垒层之前，预先在所述第一沟槽的侧壁以及底面形成掺杂层。
12.根据权利要求11所述的方法，其特征在于，形成多个所述第一沟槽，多个所述第一沟槽对称地设置在所述栅极沟槽的两侧。
13.根据权利要求11或12所述的方法，其特征在于，形成所述第二电极金属层时，令所述第二电极金属层延伸至所述第一沟槽内，并与所述掺杂层相接触。
14.一种电子设备，其特征在于，包括沟槽型MOS场效应晶体管，所述沟槽型MOS场效应晶体管为权利要求1-6任一项所述的，或是利用权利要求7-13任一项所述的方法制备的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910836176.3A CN112447846A (zh) | 2019-09-05 | 2019-09-05 | 沟槽型mos场效应晶体管及方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910836176.3A CN112447846A (zh) | 2019-09-05 | 2019-09-05 | 沟槽型mos场效应晶体管及方法、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447846A true CN112447846A (zh) | 2021-03-05 |
Family
ID=74733340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910836176.3A Pending CN112447846A (zh) | 2019-09-05 | 2019-09-05 | 沟槽型mos场效应晶体管及方法、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447846A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090283776A1 (en) * | 2008-04-17 | 2009-11-19 | Fuji Electric Device Technology Co., Ltd. | Wide band gap semiconductor device and method for producing the same |
| CN103493208A (zh) * | 2011-04-19 | 2014-01-01 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN206711901U (zh) * | 2017-04-06 | 2017-12-05 | 淄博汉林半导体有限公司 | 一种内置肖特基界面的沟槽式mos结构二极管 |
| CN107658214A (zh) * | 2017-09-02 | 2018-02-02 | 西安交通大学 | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 |
| CN108475677A (zh) * | 2016-01-20 | 2018-08-31 | 罗姆股份有限公司 | 半导体装置 |
| CN109192779A (zh) * | 2018-08-28 | 2019-01-11 | 电子科技大学 | 一种碳化硅mosfet器件及其制造方法 |
| CN109920854A (zh) * | 2019-03-07 | 2019-06-21 | 中国科学院半导体研究所 | Mosfet器件 |
-
2019
- 2019-09-05 CN CN201910836176.3A patent/CN112447846A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090283776A1 (en) * | 2008-04-17 | 2009-11-19 | Fuji Electric Device Technology Co., Ltd. | Wide band gap semiconductor device and method for producing the same |
| CN103493208A (zh) * | 2011-04-19 | 2014-01-01 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| CN108475677A (zh) * | 2016-01-20 | 2018-08-31 | 罗姆股份有限公司 | 半导体装置 |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN206711901U (zh) * | 2017-04-06 | 2017-12-05 | 淄博汉林半导体有限公司 | 一种内置肖特基界面的沟槽式mos结构二极管 |
| CN107658214A (zh) * | 2017-09-02 | 2018-02-02 | 西安交通大学 | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 |
| CN109192779A (zh) * | 2018-08-28 | 2019-01-11 | 电子科技大学 | 一种碳化硅mosfet器件及其制造方法 |
| CN109920854A (zh) * | 2019-03-07 | 2019-06-21 | 中国科学院半导体研究所 | Mosfet器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8748977B2 (en) | Semiconductor device and method for producing same | |
| US7282739B2 (en) | Silicon carbide semiconductor device | |
| US7834376B2 (en) | Power semiconductor switch | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| EP1314207B1 (en) | Trench schottky rectifier | |
| TWI427792B (zh) | Semiconductor device | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| US20130153995A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP6092749B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5261907B2 (ja) | トレンチゲート型炭化珪素半導体装置 | |
| EP1638148A2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| JP4049095B2 (ja) | 半導体装置及びその製造方法 | |
| US11227945B2 (en) | Transistor having at least one transistor cell with a field electrode | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN112447846A (zh) | 沟槽型mos场效应晶体管及方法、电子设备 | |
| US8999783B2 (en) | Method for producing a semiconductor device with a vertical dielectric layer | |
| WO2015111177A1 (ja) | 半導体装置，パワーモジュール，電力変換装置，および鉄道車両 | |
| CN111370486A (zh) | 沟槽型mos场效应晶体管及方法、电子设备 | |
| CN115714140A (zh) | 一种绝缘栅场效应管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |