WO2012137526A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
WO2012137526A1
WO2012137526A1 PCT/JP2012/051768 JP2012051768W WO2012137526A1 WO 2012137526 A1 WO2012137526 A1 WO 2012137526A1 JP 2012051768 W JP2012051768 W JP 2012051768W WO 2012137526 A1 WO2012137526 A1 WO 2012137526A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
semiconductor device
carbide semiconductor
type
layer
Prior art date
Application number
PCT/JP2012/051768
Other languages
English (en)
French (fr)
Inventor
増田　健良
透 日吉
和田　圭司
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to KR1020127026781A priority Critical patent/KR20130141341A/ko
Priority to CN201280001187.6A priority patent/CN102859697B/zh
Priority to EP12768099.9A priority patent/EP2696368B1/en
Priority to CA2797024A priority patent/CA2797024A1/en
Publication of WO2012137526A1 publication Critical patent/WO2012137526A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Definitions

  • the present invention relates to a silicon carbide semiconductor device, and more particularly to a silicon carbide semiconductor device having a gate electrode.
  • silicon carbide has been increasingly adopted as a material constituting semiconductor devices in order to enable higher breakdown voltage, lower loss, and use in high-temperature environments.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material for forming semiconductor devices. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device.
  • a semiconductor device that employs silicon carbide as a material has an advantage that a decrease in characteristics when used in a high temperature environment is small as compared with a semiconductor device that employs silicon as a material.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • a p-type body region having a p-type conductivity is formed, and a channel region is formed in the p-type body region.
  • the threshold voltage is shifted to the plus side to approach the normally-off type. Or a normally-off type.
  • the threshold voltage is shifted to the negative side by increasing the density of the n-type impurity in the n-type body region, as opposed to the case of the n-channel, and approaches a normally-off type.
  • it can be a normally-off type.
  • the threshold voltage is adjusted by such a method, there is a problem that the channel mobility is greatly reduced. This is because electron scattering due to the dopant becomes significant by increasing the doping density. Therefore, for example, the doping density of the p-type body region is, for example, about 1 ⁇ 10 16 cm ⁇ 3 to 4 ⁇ 10 16 cm ⁇ 3 .
  • the conventional semiconductor device has a problem that it is difficult to freely set the threshold voltage while ensuring sufficient channel mobility, in particular, to approach the normally-off type or to be the normally-off type. It was.
  • the present invention has been made to address such problems, and an object of the present invention is to provide a silicon carbide semiconductor device capable of increasing the degree of freedom in setting a threshold voltage while suppressing a decrease in channel mobility. Is to provide.
  • the silicon carbide semiconductor device of the present invention includes a substrate, a silicon carbide layer, a gate insulating film, and a gate electrode.
  • the substrate is made of silicon carbide having a hexagonal crystal structure and has a main surface.
  • the silicon carbide layer is formed epitaxially on the main surface of the substrate.
  • the silicon carbide layer is provided with a groove having a side wall inclined with respect to the main surface.
  • the side wall has an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane.
  • the gate insulating film is provided on the side wall of the silicon carbide layer.
  • the gate electrode is provided on the gate insulating film.
  • the silicon carbide layer includes a body region having a first conductivity type and facing the gate electrode through a gate insulating film, and a pair of regions having a second conductivity type separated from each other by the body region.
  • the body region has an impurity density of 5 ⁇ 10 16 cm ⁇ 3 or more.
  • the channel controlled by the gate electrode is formed on the side wall in the body region.
  • the sidewall has an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane, so that the impurity density of the body region where the channel is formed is set to a high value of 5 ⁇ 10 16 cm ⁇ 3 or more.
  • the present inventors have found that the decrease in channel mobility is suppressed. Therefore, according to this semiconductor device, the threshold voltage can be greatly shifted by using a high impurity density while suppressing a decrease in channel mobility.
  • impurity means an impurity that generates majority carriers when introduced into silicon carbide.
  • an angle formed between the off orientation of the side wall and the ⁇ 01-10> direction may be 5 ° or less.
  • the off orientation becomes approximately the ⁇ 01-10> direction, and as a result, the surface orientation of the side wall is close to the ⁇ 03-38 ⁇ plane.
  • the present inventors have found that the above-described effects can be obtained particularly reliably.
  • the off angle of the side wall with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 01-10> direction may be not less than ⁇ 3 ° and not more than 5 °.
  • the off angle with respect to the plane orientation ⁇ 03-38 ⁇ is set to ⁇ 3 ° or more and + 5 ° or less.
  • the channel mobility is particularly high within this range. Is based on the obtained.
  • the “off angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 01-10> direction” means an orthogonal projection of the normal of the side wall to a plane including the ⁇ 01-10> direction and the ⁇ 0001> direction
  • ⁇ 03-38 ⁇ is an angle formed with the normal of the plane, and its sign is positive when the orthographic projection approaches parallel to the ⁇ 01-10> direction, and the orthographic projection is in the ⁇ 0001> direction.
  • the case of approaching parallel is negative.
  • the plane orientation of the side wall is substantially ⁇ 03-38 ⁇ .
  • the surface orientation of the side wall is substantially ⁇ 03-38 ⁇ in consideration of the processing accuracy of the side wall and the like in the range of the off-angle where the surface orientation can be substantially regarded as ⁇ 03-38 ⁇ .
  • the plane orientation is included, and the range of the off angle in this case is, for example, a range where the off angle is ⁇ 2 ° with respect to ⁇ 03-38 ⁇ .
  • the side wall may be a surface on the carbon surface side of silicon carbide constituting the substrate.
  • the (0001) plane of hexagonal single crystal silicon carbide is defined as the silicon plane
  • the (000-1) plane is defined as the carbon plane. That is, when adopting a configuration in which the angle formed between the off-direction of the side wall and the ⁇ 01-10> direction is 5 ° or less, the main surface is close to the (0-33-8) plane, Channel mobility can be further improved.
  • the impurity density in the body region may be 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the threshold voltage can be set with a sufficient degree of freedom. If a doping density exceeding 1 ⁇ 10 20 cm ⁇ 3 is employed, problems such as deterioration of crystallinity may occur.
  • the semiconductor device may be a normally-off type.
  • the doping density of the body region is increased to such an extent that it is normally off, according to the semiconductor device of the present invention, the decrease in channel mobility can be sufficiently suppressed.
  • the gate electrode may be made of polysilicon of the first conductivity type. That is, when the first conductivity type is p-type, the gate electrode is made of p-type polysilicon, and when the first conductivity type is n-type, the gate electrode is made of n-type polysilicon. it can.
  • P-type polysilicon refers to polysilicon whose majority carriers are holes
  • n-type polysilicon refers to polysilicon whose majority carriers are electrons. By doing so, it becomes easy to make the semiconductor device normally-off type.
  • the gate electrode may be made of n-type polysilicon. By doing so, the switching speed of the semiconductor device can be improved.
  • the gate insulating film may have a thickness of 25 nm to 70 nm. If the thickness of the gate insulating film is less than 25 nm, dielectric breakdown may occur during operation. On the other hand, when the thickness of the gate insulating film exceeds 70 nm, it is necessary to increase the absolute value of the gate voltage. Therefore, the above problem can be easily solved by setting the thickness of the gate insulating film to 25 nm or more and 70 nm or less.
  • the first conductivity type may be p-type and the second conductivity type may be n-type. That is, the semiconductor device may be an n-channel type. By doing so, it is possible to provide a semiconductor device using electrons as majority carriers, which can easily ensure high mobility.
  • the impurity density in the body region may be 8 ⁇ 10 16 cm ⁇ 3 or more and 3 ⁇ 10 18 cm ⁇ 3 or less. By doing so, it becomes possible to obtain a threshold voltage of about 0 to 5 V at a normal operating temperature.
  • the semiconductor device of the present application can be easily replaced with a semiconductor device employing silicon as a material, and the semiconductor device can be stably made a normally-off type. In addition, a significant reduction in channel mobility due to an increase in impurity density can be avoided.
  • the threshold voltage of the gate electrode in which the weak inversion layer is formed in the body region may be 2 V or more in a temperature range of room temperature to 100 ° C.
  • the normally-off state can be more reliably maintained at the normal operating temperature.
  • the room temperature is specifically 27 ° C.
  • the threshold voltage may be 3 V or more at 100 ° C. Thereby, even when the operating temperature is high, the normally-off state can be more reliably maintained.
  • the threshold voltage may be 1 V or more at 200 ° C. Thereby, even when the operating temperature is higher, the normally-off state can be more reliably maintained.
  • the temperature dependence of the threshold voltage may be ⁇ 10 mV / ° C. or higher.
  • the temperature rise is higher than when the temperature dependency is less than ⁇ 10 mV / ° C. (that is, when the absolute value of the temperature dependency is larger than 10 mV / ° C. and the sign is minus). Therefore, it is possible to suppress the tendency that the threshold voltage decreases and approaches zero. Thereby, the normally-off state can be stably maintained.
  • the channel mobility of electrons at room temperature may be 30 cm 2 / Vs or higher. By doing so, it becomes easy to sufficiently suppress the on-resistance of the semiconductor device.
  • the channel mobility of electrons at 100 ° C. may be 50 cm 2 / Vs or more. Thereby, even when the operating temperature is high, the on-resistance of the semiconductor device can be sufficiently suppressed.
  • the channel mobility of electrons at 150 ° C. may be 40 cm 2 / Vs or more. Thereby, even when the operating temperature is higher, the on-resistance of the semiconductor device can be sufficiently suppressed.
  • the temperature dependence of the electron channel mobility may be ⁇ 0.3 cm 2 / Vs ° C. or more. As a result, the on-resistance of the semiconductor device can be stably suppressed.
  • the barrier height at the interface between the silicon carbide layer and the gate insulating film may be not less than 2.2 eV and not more than 2.6 eV.
  • barrier height By increasing the barrier height, leakage current (tunnel current) flowing in the gate insulating film can be suppressed. However, if a crystal plane having a large barrier height between the gate insulating film and the gate insulating film is used as a surface in contact with the gate insulating film, channel mobility may be lowered. On the other hand, by adopting a crystal plane having a barrier height of 2.2 eV or more and 2.6 eV as a surface in contact with the gate insulating film, high channel mobility can be secured while suppressing leakage current. Such a barrier height can be easily achieved by employing a sidewall having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane. Barrier height refers to the size of the band gap between the conduction band of the silicon carbide layer and the conduction band of the gate insulating film.
  • the semiconductor device may include a breakdown voltage holding layer that separates the body region and the substrate.
  • a channel resistance that is a resistance value in a channel region formed in the body region is smaller than a drift resistance that is a resistance value in the breakdown voltage holding layer.
  • the on-resistance of the semiconductor device can be reduced.
  • Such a relationship between the channel resistance and the drift resistance can be easily achieved by employing a sidewall having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane.
  • the semiconductor device may be a vertical insulated gate field effect transistor.
  • the semiconductor device of the present invention it is possible to provide a silicon carbide semiconductor device capable of increasing the degree of freedom in setting the threshold voltage while suppressing a decrease in channel mobility. .
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor device in an embodiment of the present invention. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device shown in FIG. It is a cross-sectional
  • the silicon carbide semiconductor device in the present embodiment is a vertical insulated gate field effect transistor (MOSFET) including a groove having an inclined side wall 6.
  • the semiconductor device shown in FIG. 1 has a substrate 1 made of silicon carbide whose conductivity type is n-type, and a silicon carbide layer formed epitaxially on the main surface of substrate 1.
  • the silicon carbide layer includes a breakdown voltage holding layer 2 having an n-type conductivity, a p-type body layer 3 (body region) having a p-type conductivity, an n-type source contact layer 4 having an n-type conductivity, And a contact region 5 whose conductivity type is p-type.
  • the semiconductor device further includes a gate insulating film 8, a gate electrode 9, an interlayer insulating film 10, a source electrode 12, a source wiring electrode 13, a drain electrode 14, and a back surface protective electrode 15.
  • the substrate 1 is made of silicon carbide having a hexagonal crystal type.
  • the breakdown voltage holding layer 2 is formed on one main surface of the substrate 1.
  • a p-type body layer 3 is formed on the breakdown voltage holding layer 2. Therefore, the breakdown voltage holding layer 2 separates the p-type body layer 3 and the substrate 1.
  • the impurity density of the p-type body layer 3 is 5 ⁇ 10 16 cm ⁇ 3 or more, preferably 1 ⁇ 10 20 cm ⁇ 3 or less, more preferably 8 ⁇ 10 16 cm ⁇ 3 or more and 3 ⁇ 10 18 cm ⁇ . 3 or less.
  • An n-type source contact layer 4 is formed on the p-type body layer 3.
  • a p-type contact region 5 is formed so as to be surrounded by the n-type source contact layer 4.
  • the trench is formed by partially removing the n-type source contact layer 4, the p-type body layer 3 and the breakdown voltage holding layer 2.
  • the side wall 6 of the groove is inclined with respect to the main surface of the substrate 1.
  • the side wall 6 has an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane.
  • the planar shape of the convex part surrounded by the inclined surface may be a hexagon, for example.
  • the angle formed between the off orientation of the side wall 6 and the ⁇ 01-10> direction is 5 ° or less.
  • the plane orientation of the side wall 6 becomes close to the ⁇ 03-38 ⁇ plane.
  • the off angle of the side wall 6 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 01-10> direction is not less than ⁇ 3 ° and not more than 5 °.
  • Side wall 6 is a surface of silicon carbide constituting substrate 1 on the carbon surface (000-1) side. In other words, assuming that the plane orientation of the side wall 6 is the (hklm) plane, m is a negative value.
  • the plane orientation of the main surface of the substrate 1 is substantially the (000-1) plane
  • the plane orientation of the sidewall 6 is substantially (03-3-8) plane, ( ⁇ 303-8) plane, (3-30-8) plane, (0-33-8) plane, (30-3-8) plane, and (-330-8) plane
  • these six planes form the bottom of the groove in plan view. It is arranged so as to surround it.
  • the bottom of the groove may have a hexagonal shape in plan view, and in this case, the above six surfaces are connected to each of the six sides of the hexagon.
  • the bottom of the groove may be substantially point-like, and in this case, the groove is formed substantially only by the side wall 6.
  • a gate insulating film 8 is formed on the side wall 6 and the bottom of the groove. This gate insulating film 8 extends to the upper surface of the n-type source contact layer 4.
  • the thickness of the gate insulating film 8 is 25 nm or more and 70 nm or less.
  • the barrier height at the interface between p-type body layer 3 and gate insulating film 8 on side wall 6 is set to 2.2 eV or more and 2.6 eV or less.
  • a gate electrode 9 is formed on the gate insulating film 8 so as to fill the inside of the trench.
  • the upper surface of the gate electrode 9 has substantially the same height as the upper surface of the portion located on the upper surface of the n-type source contact layer 4 in the gate insulating film 8.
  • the gate electrode is made of p-type polysilicon.
  • the p-type body layer 3 (body region having the first conductivity type) faces the gate electrode 9 with the gate insulating film 8 interposed therebetween.
  • the breakdown voltage holding layer 2, the p-type body layer 3, and the n-type source contact layer 4 are stacked along the side wall 6 in this order.
  • the breakdown voltage holding layer 2 and the n-type source contact layer 4 (a pair of regions having the second conductivity type) are separated from each other by the p-type body layer 3.
  • An interlayer insulating film 10 is formed so as to cover a portion of the gate insulating film 8 extending to the upper surface of the n-type source contact layer 4 and the gate electrode 9.
  • an opening 11 is formed so as to expose a part of the n-type source contact layer 4 and the p-type contact region 5.
  • a source electrode 12 is formed so as to fill the inside of the opening 11 and to be in contact with a part of the p-type contact region 5 and the n-type source contact layer 4.
  • Source wiring electrode 13 is formed to be in contact with the upper surface of source electrode 12 and to extend on the upper surface of interlayer insulating film 10.
  • a drain electrode 14 is formed on the back surface of the substrate 1 opposite to the main surface on which the breakdown voltage holding layer 2 is formed.
  • the drain electrode 14 is an ohmic electrode.
  • a back surface protection electrode 15 is formed on the surface opposite to the surface facing the substrate 1.
  • the side wall 6 of the groove is inclined, and the side wall 6 is substantially a ⁇ 03-3-8 ⁇ plane.
  • these so-called semipolar plane side walls 6 can be used as a channel region which is an active region of a semiconductor device. Since these side walls 6 are stable crystal planes, when the side walls 6 are used as channel regions, leakage current is sufficiently higher than when other crystal planes (for example, (0001) plane) are used as channel regions. It can be reduced and a high breakdown voltage can be obtained.
  • a reverse bias is applied between p type body layer 3 and breakdown voltage holding layer 2 having a conductivity type of n type. It becomes a non-conductive state.
  • a positive voltage is applied to the gate electrode 9
  • an inversion layer is formed in the channel region in the vicinity of the region in contact with the gate insulating film 8 in the p-type body layer 3.
  • the n-type source contact layer 4 and the breakdown voltage holding layer 2 are electrically connected.
  • a current flows between the source electrode 12 and the drain electrode 14. That is, the semiconductor device is turned on.
  • the off angle with respect to the ⁇ 0001 ⁇ plane of the side wall 6 is not less than 50 ° and not more than 65 °. Therefore, even when the p-type body layer 3 having a high doping density of 5 ⁇ 10 16 cm ⁇ 3 or more is formed and the threshold voltage is shifted to the positive side, carriers (electrons) in the channel region are formed. The decrease in mobility (channel mobility) is suppressed. As a result, the threshold voltage is shifted to the plus side while suppressing a decrease in channel mobility, so that the MOSFET can be brought close to a normal-off type or a normally-off type. From the viewpoint of further shifting the threshold voltage to the plus side, the p-type impurity density in the p-type body layer 3 may be 1 ⁇ 10 17 cm ⁇ 3 or more, and further 5 ⁇ 10 17 cm ⁇ 3 or more. You can also
  • the semiconductor device is normally-off type by sufficiently increasing the impurity concentration of the p-type body layer 3.
  • the channel resistance that is the resistance value in the channel region formed in the p-type body layer 3 is smaller than the drift resistance that is the resistance value in the breakdown voltage holding layer 2.
  • the threshold voltage of the gate electrode 9 such that the weak inversion layer is formed in the p-type body layer 3 is 2 V or more in a temperature range of room temperature to 100 ° C. More preferably, the threshold voltage is 3 V or more at 100 ° C. The threshold voltage is 1 V or more at 200 ° C.
  • the temperature dependency of the threshold voltage is ⁇ 10 mV / ° C. or higher.
  • the temperature dependency value (mV / ° C.) of the threshold voltage is approximately constant in a temperature region in which a semiconductor device is normally used.
  • a threshold value from 25 ° C. to 200 ° C. It can be defined as the slope of a straight line when the temperature dependence of voltage is approximated by a straight line.
  • the threshold voltage It becomes difficult to set the temperature dependency to ⁇ 10 mV / ° C. or higher. The reason for this is that the trap level tends to increase in the (0001) plane due to an increase in impurity density. When there are many trap levels, the amount of trapped electrons released as the temperature rises also increases. As a result, the drain current increases with increasing temperature. In this case, the threshold voltage decreases greatly as the temperature increases. In other words, the temperature dependency value of the threshold voltage is a negative value having a large absolute value.
  • the electron channel mobility at room temperature is 30 cm 2 / Vs or more. More preferably, the channel mobility of electrons at 100 ° C. is 50 cm 2 / Vs or more. Further, the electron channel mobility at 150 ° C. is 40 cm 2 / Vs or more. Further, the temperature dependence of the electron channel mobility is ⁇ 0.3 cm 2 / Vs ° C. or more.
  • an n-type silicon carbide layer is epitaxially formed on the main surface of substrate 1 made of silicon carbide.
  • a portion of the silicon carbide layer on the substrate 1 side becomes the breakdown voltage holding layer 2 as it is.
  • Epitaxial growth of the silicon carbide layer is performed by a CVD method using, for example, a mixed gas of silane (SiH 4 ) and propane (C 3 H 8 ) as a source gas and using, for example, hydrogen gas (H 2 ) as a carrier gas.
  • H 2 hydrogen gas
  • the concentration of the n-type impurity in the breakdown voltage holding layer 2 can be set to, for example, 5 ⁇ 10 15 cm ⁇ 3 or more and 5 ⁇ 10 16 cm ⁇ 3 or less.
  • the p-type body layer 3 and the n-type source contact layer 4 are formed by implanting ions into the upper surface layer of the breakdown voltage holding layer 2.
  • an impurity having a p-type conductivity such as aluminum (Al) is implanted.
  • the depth of the region where the p-type body layer 3 is formed can be adjusted by adjusting the acceleration energy of the implanted ions.
  • an n-type source contact layer 4 is formed by ion-implanting impurities of n-type conductivity into the breakdown voltage holding layer 2 on which the p-type body layer 3 is formed.
  • impurities of n-type conductivity For example, phosphorus or the like can be used as the n-type impurity. In this way, the structure shown in FIG. 3 is obtained.
  • a mask layer 17 is formed on the upper surface of the n-type source contact layer 4.
  • an insulating film such as a silicon oxide film can be used.
  • the following steps can be used. That is, a silicon oxide film is formed on the upper surface of the n-type source contact layer 4 using a CVD method or the like. Then, a resist film (not shown) having a predetermined opening pattern is formed on the silicon oxide film by using a photolithography method. Using this resist film as a mask, the silicon oxide film is removed by etching. Thereafter, the resist film is removed. As a result, a mask layer 17 having an opening pattern is formed in the region where the groove shown in FIG. 4 is to be formed.
  • etching for example, reactive ion etching (RIE), particularly inductively coupled plasma (ICP) RIE can be used.
  • RIE reactive ion etching
  • ICP-RIE inductively coupled plasma
  • SF 6 or a mixed gas of SF 6 and O 2 as a reaction gas can be used.
  • a thermal etching process for exposing a predetermined crystal plane in the breakdown voltage holding layer 2, the p-type body layer 3, and the n-type source contact layer 4 is performed.
  • the vertical wall 16 shown in FIG. 4 is etched (thermal etching) using a mixed gas of oxygen gas and chlorine gas as a reaction gas and a heat treatment temperature of, for example, 700 ° C. or more and 1000 ° C. or less.
  • a heat treatment temperature for example, 700 ° C. or more and 1000 ° C. or less.
  • the conditions of the thermal etching step are, for example, a flow rate ratio of chlorine gas to oxygen gas ((chlorine gas flow rate) / (oxygen gas flow rate)) of 0.5 or more and 4.0 or less, more preferably 1.0. It can be set to 2.0 or more.
  • the reaction gas may contain a carrier gas in addition to the above-described chlorine gas and oxygen gas.
  • the carrier gas for example, nitrogen (N 2 ) gas, argon gas, helium gas or the like can be used.
  • the heat treatment temperature is set to 700 ° C. or more and 1000 ° C. or less as described above, the etching rate of SiC is, for example, about 70 ⁇ m / hr.
  • the selectivity ratio of SiC to SiO 2 can be extremely increased, so that the mask layer 17 made of SiO 2 is substantially not etched during SiC etching. Not etched.
  • the crystal plane appearing on the side wall 6 is, for example, a ⁇ 03-3-8 ⁇ plane. That is, in the etching under the conditions described above, the ⁇ 03-3-8 ⁇ plane, which is the crystal plane with the slowest etching rate, is self-formed as the sidewall 6 of the groove. As a result, a structure as shown in FIG. 5 is obtained.
  • the mask layer 17 is removed by an arbitrary method such as etching.
  • a resist film (not shown) having a predetermined pattern is formed using a photolithography method so as to extend from the inside of the groove having the side wall 6 to the upper surface of the n-type source contact layer 4.
  • a resist film having an opening pattern formed at the bottom of the groove and a part of the upper surface of the n-type source contact layer 4 is used.
  • ions of a p-type conductivity are ion-implanted to form an electric field relaxation region 7 at the bottom of the trench and a conductivity type in a partial region of the n-type source contact layer 4. Forms a p-type contact region 5.
  • the resist film is removed. As a result, a structure as shown in FIG. 6 is obtained.
  • an activation annealing step for activating the impurities implanted by the above-described ion implantation is performed.
  • annealing is performed without forming a cap layer on the surface of the silicon carbide layer.
  • the inventors did not deteriorate the surface properties of the above-described ⁇ 03-3-8 ⁇ plane even when the activation annealing treatment was performed without forming a protective film such as a cap layer on the surface. It was found that sufficient surface smoothness can be maintained. For this reason, the activation annealing step is directly performed by omitting the step of forming the protective film (cap layer) before the activation annealing treatment, which has been conventionally considered necessary.
  • the activation annealing step may be performed after the cap layer described above is formed.
  • the activation annealing treatment may be performed by providing a cap layer only on the upper surfaces of the n-type source contact layer 4 and the p-type contact region 5.
  • gate insulating film 8 is formed so as to extend from the inside of the trench having sidewall 6 to the upper surfaces of n-type source contact layer 4 and p-type contact region 5.
  • gate insulating film 8 for example, an oxide film (silicon oxide film) obtained by thermally oxidizing a silicon carbide layer can be used. In this way, the structure shown in FIG. 7 is obtained.
  • a gate electrode 9 is formed on the gate insulating film 8 so as to fill the inside of the groove having the side wall 6.
  • a method for forming the gate electrode 9 for example, the following method can be used.
  • a conductive film to be a gate electrode extending to the inside of the trench and the region on the p-type contact region 5 is formed by sputtering or the like.
  • a material of the conductor film any material such as metal can be used as long as it is a conductive material.
  • the portion of the conductor film formed in a region other than the inside of the trench is removed by using any method such as etch back or CMP. As a result, a conductor film filling the inside of the trench remains, and the gate electrode 9 is configured by the conductor film. In this way, the structure shown in FIG. 8 is obtained.
  • an interlayer insulating film 10 (see FIG. 9) is formed so as to cover the upper surface of the gate electrode 9 and the upper surface of the gate insulating film 8 exposed on the p-type contact region 5.
  • the interlayer insulating film any material can be used as long as it is an insulating material.
  • a resist film having a pattern is formed on the interlayer insulating film 10 by using a photolithography method. In the resist film (not shown), an opening pattern is formed in a region located on the p-type contact region 5.
  • the interlayer insulating film 10 and the gate insulating film 8 are partially removed by etching.
  • an opening 11 is formed in the interlayer insulating film 10 and the gate insulating film 8.
  • a conductor film to be the source electrode 12 is formed so as to fill the inside of the opening 11 and cover the upper surface of the resist film described above.
  • the portion of the conductor film formed on the resist film is simultaneously removed (list off).
  • the source electrode 12 can be formed by the conductor film filled in the opening 11.
  • the source electrode 12 is an ohmic electrode in ohmic contact with the p-type contact region 5 and the n-type source contact layer 4.
  • the drain electrode 14 (see FIG. 9) is formed on the back surface side of the substrate 1 (the surface side opposite to the main surface on which the breakdown voltage holding layer 2 is formed).
  • the drain electrode 14 any material can be used as long as it can make ohmic contact with the substrate 1. In this way, the structure shown in FIG. 9 is obtained.
  • the source wiring electrode 13 that contacts the upper surface of the source electrode 12 and extends on the upper surface of the interlayer insulating film 10, and the back surface protection electrode 15 ( 1) is formed using an arbitrary method such as a sputtering method. As a result, the semiconductor device shown in FIG. 1 can be obtained.
  • the first and second conductivity types in the present invention are p-type and n-type, respectively
  • the first and second conductivity types may be n-type and p-type, respectively.
  • the gate electrode 9 is preferably made of n-type polysilicon.
  • the present invention is particularly advantageously applied to a silicon carbide semiconductor device having a gate electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　炭化珪素層は、基板（１）の主表面上にエピタキシャルに形成されている。炭化珪素層には主表面に対して傾斜した側壁（６）を有する溝が設けられている。側壁（６）は｛０００１｝面に対して５０°以上６５°以下のオフ角を有する。ゲート絶縁膜（８）は炭化珪素層の側壁（６）上に設けられている。炭化珪素層は、ゲート絶縁膜（８）を介してゲート電極（９）と対向しかつ第１導電型を有するボディ領域（３）と、ボディ領域（３）によって互いに分離されかつ第２導電型を有する１対の領域（２、４）とを含む。ボディ領域（３）は５×１０16ｃｍ-3以上の不純物密度を有する。これにより、チャネル移動度の低下を抑制しつつ閾値電圧の設定の自由度を高めることができる。

Description

炭化珪素半導体装置
　この発明は、炭化珪素半導体装置に関し、より特定的には、ゲート電極を有する炭化珪素半導体装置に関する。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　このような炭化珪素を材料として用いた半導体装置のうち、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）など、所定の閾値電圧を境にチャネル領域における反転層の形成の有無をコントロールし、電流を導通および遮断する半導体装置においては、閾値電圧の調整やチャネル移動度の向上について様々な検討がなされている（たとえば非特許文献１参照）。
Ｓｅｉ－Ｈｙｕｎｇ　Ｒｙｕ　ｅｔ　ａｌ．，　"Ｃｒｉｔｉｃａｌ　Ｉｓｓｕｅｓ　ｆｏｒ　ＭＯＳ　Ｂａｓｅｄ　Ｐｏｗｅｒ　Ｄｅｖｉｃｅｓ　ｉｎ　４Ｈ－ＳｉＣ"，　Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　（２００９），　ｐｐ．７４３－７４８
　ここで、たとえばｎチャネルのＭＯＳＦＥＴにおいては、導電型がｐ型であるｐ型ボディ領域が形成され、当該ｐ型ボディ領域内にチャネル領域が形成される。そして、ｐ型ボディ領域におけるｐ型不純物（たとえばＢ（硼素）、Ａｌ（アルミニウム）など）の密度（ドーピング密度）を高くすることにより、閾値電圧をプラス側にシフトさせ、ノーマリーオフ型に近づける、あるいはノーマリーオフ型とすることができる。一方、ｐチャネルのＭＯＳＦＥＴにおいては、上記ｎチャネルの場合とは逆にｎ型ボディ領域におけるｎ型不純物の密度を高くすることにより、閾値電圧をマイナス側にシフトさせ、ノーマリーオフ型に近づける、あるいはノーマリーオフ型とすることができる。
　しかし、このような方法で閾値電圧を調整すると、チャネル移動度が大幅に低下するという問題がある。これは、ドーピング密度を高くすることにより、ドーパントによる電子の散乱が顕著になるためである。そのため、たとえばｐ型ボディ領域のドーピング密度は、たとえば１×１０１６ｃｍ－３～４×１０１６ｃｍ－３程度とされる。その結果、従来の半導体装置においては、十分なチャネル移動度を確保しつつ閾値電圧を自由に設定すること、特にノーマリーオフ型に近づける、あるいはノーマリーオフ型とすることは難しいという問題があった。
　本発明はこのような問題に対応するためになされたものであって、その目的は、チャネル移動度の低下を抑制しつつ閾値電圧の設定の自由度を高めることが可能な炭化珪素半導体装置を提供することである。
　本発明の炭化珪素半導体装置は、基板と、炭化珪素層と、ゲート絶縁膜と、ゲート電極とを有する。基板は、六方晶の結晶構造を有する炭化珪素からなり、主表面を有する。炭化珪素層は、基板の主表面上にエピタキシャルに形成されている。炭化珪素層には主表面に対して傾斜した側壁を有する溝が設けられている。側壁は｛０００１｝面に対して５０°以上６５°以下のオフ角を有する。ゲート絶縁膜は炭化珪素層の側壁上に設けられている。ゲート電極はゲート絶縁膜の上に設けられている。炭化珪素層は、ゲート絶縁膜を介してゲート電極と対向しかつ第１導電型を有するボディ領域と、ボディ領域によって互いに分離されかつ第２導電型を有する１対の領域とを含む。ボディ領域は５×１０１６ｃｍ－３以上の不純物密度を有する。
　この半導体装置によれば、ゲート電極によって制御されるチャネルはボディ領域内の側壁上に形成される。この側壁が｛０００１｝面に対して５０°以上６５°以下のオフ角を有することによって、チャネルが形成されるボディ領域の不純物密度がたとえ５×１０１６ｃｍ－３以上という高い値とされても、チャネル移動度の低下が抑制されることを、本発明者らは見出した。よってこの半導体装置によれば、チャネル移動度の低下を抑制しつつ、高い不純物密度を用いることによって閾値電圧を大きくシフトすることができる。
　なお、上述の「不純物」は、炭化珪素中に導入されることにより多数キャリアを生成する不純物を意味する。
　上記半導体装置においては、上記側壁のオフ方位と＜０１－１０＞方向とのなす角は５°以下となっていてもよい。これによりオフ方位がほぼ＜０１－１０＞方向となり、その結果、側壁の面方位が｛０３－３８｝面に近くなる。この場合、上述した作用効果が特に確実に得られることを、本発明者らは見出した。
　上記半導体装置においては、上記側壁の、＜０１－１０＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下であってもよい。
　これにより、チャネル移動度を一層向上させることができる。ここで、面方位{０３－３８}に対するオフ角を－３°以上＋５°以下としたのは、チャネル移動度と上記オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
　また、「＜０１－１０＞方向における{０３－３８}面に対するオフ角」とは、＜０１－１０＞方向および＜０００１＞方向を含む平面への上記側壁の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜０１－１０＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
[規則91に基づく訂正 05.03.2012]　
　なお、上記側壁の面方位は、実質的に{０３－３８}であることがより好ましい。ここで、側壁の面方位が実質的に{０３－３８}であるとは、側壁の加工精度などを考慮して実質的に面方位が{０３－３８}とみなせるオフ角の範囲に側壁の面方位が含まれていることを意味し、この場合のオフ角の範囲はたとえば{０３－３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
　上記半導体装置においては、上記側壁は、基板を構成する炭化珪素のカーボン面側の面であってもよい。
　このようにすることにより、チャネル移動度をさらに向上させることができる。ここで、六方晶の単結晶炭化珪素の（０００１）面はシリコン面、（０００－１）面はカーボン面と定義される。つまり、上記側壁のオフ方位と＜０１－１０＞方向とのなす角が５°以下である構成を採用する場合、上記主面を（０－３３－８）面に近いものとすることにより、チャネル移動度をさらに向上させることができる。
　上記半導体装置においては、上記ボディ領域における不純物密度は１×１０２０ｃｍ－３以下であってもよい。
　ボディ領域における不純物密度を１×１０２０ｃｍ－３以下としても、閾値電圧は十分な自由度をもって設定することができる。また、１×１０２０ｃｍ－３を超えるドーピング密度を採用すると、結晶性の悪化などの問題が発生する可能性がある。
　上記半導体装置は、ノーマリーオフ型となっていてもよい。このようにノーマリーオフ型になる程度にボディ領域のドーピング密度を高くした場合でも、本発明の半導体装置によればチャネル移動度の低下を十分に抑制することができる。
　上記半導体装置においては、ゲート電極は第１導電型のポリシリコンからなっていてもよい。すなわち、第１導電型がｐ型である場合、ゲート電極はｐ型ポリシリコンからなるものとし、第１導電型がｎ型である場合、ゲート電極はｎ型ポリシリコンからなるものとすることができる。ｐ型ポリシリコンとは、多数キャリアが正孔であるポリシリコンをいい、ｎ型ポリシリコンとは、多数キャリアが電子であるポリシリコンをいう。このようにすることにより、半導体装置をノーマリーオフ型とすることが容易となる。
　上記半導体装置においては、ゲート電極はｎ型ポリシリコンからなっていてもよい。このようにすることにより、半導体装置のスイッチング速度を向上させることができる。
　上記半導体装置においては、上記ゲート絶縁膜の厚みは２５ｎｍ以上７０ｎｍ以下であってもよい。上記ゲート絶縁膜の厚みが２５ｎｍ未満では、動作中に絶縁破壊が発生するおそれがある。一方、上記ゲート絶縁膜の厚みが７０ｎｍを超える場合、ゲート電圧の絶対値を大きくする必要が生じる。そのため、上記ゲート絶縁膜の厚みを２５ｎｍ以上７０ｎｍ以下とすることにより、上記問題点を容易に解消することができる。
　上記半導体装置においては、上記第１導電型はｐ型であり、第２導電型はｎ型であってもよい。すなわち、上記半導体装置は、ｎチャネル型であってもよい。このようにすることにより、高い移動度を確保することが容易な電子を多数キャリアとする半導体装置を提供することができる。
　上記半導体装置においては、ボディ領域における不純物密度は８×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下であってもよい。このようにすることにより、通常の動作温度において０～５Ｖ程度の閾値電圧を得ることが可能となる。その結果、本願の半導体装置を、珪素を材料として採用した半導体装置と置き換えて使用することが容易になるとともに、半導体装置を安定してノーマリーオフ型とすることができる。また、不純物密度が高くなることによる大幅なチャネル移動度の低下を回避することができる。
　上記半導体装置においては、ボディ領域に弱反転層が形成されるようなゲート電極の閾値電圧は、室温以上１００℃以下の温度範囲において２Ｖ以上であってもよい。これにより、通常の動作温度においてより確実にノーマリーオフの状態を維持することができる。ここで、室温とは具体的には２７℃である。
　上記半導体装置においては、上記閾値電圧が１００℃において３Ｖ以上であってもよい。これにより、動作温度が高温である場合でも、より確実にノーマリーオフの状態を維持することができる。
　上記半導体装置においては、上記閾値電圧が２００℃において１Ｖ以上であってもよい。これにより、動作温度がより高温である場合でも、より確実にノーマリーオフの状態を維持することができる。
　上記半導体装置においては、上記閾値電圧の温度依存性は－１０ｍＶ／℃以上であってもよい。このようにすることにより、温度依存性が－１０ｍＶ／℃未満の場合（すなわち、温度依存性の絶対値が１０ｍＶ／℃よりも大きく、かつその符号がマイナスの場合）に比して、温度上昇に起因して閾値電圧が減少してゼロに近づく傾向を抑えることができる。これにより、安定してノーマリーオフの状態を維持することができる。
　上記半導体装置においては、室温における電子のチャネル移動度が３０ｃｍ２／Ｖｓ以上であってもよい。このようにすることにより、半導体装置のオン抵抗を十分に抑制することが容易となる。
　上記半導体装置においては、１００℃における電子のチャネル移動度が５０ｃｍ２／Ｖｓ以上であってもよい。これにより、動作温度が高温である場合でも、半導体装置のオン抵抗を十分に抑制することが可能となる。
　上記半導体装置においては、１５０℃における電子のチャネル移動度が４０ｃｍ２／Ｖｓ以上であってもよい。これにより、動作温度がより高温である場合でも、半導体装置のオン抵抗を十分に抑制することが可能となる。
　上記半導体装置においては、電子のチャネル移動度の温度依存性が－０．３ｃｍ２／Ｖｓ℃以上であってもよい。これにより、安定して半導体装置のオン抵抗を抑制することが可能となる。
　上記半導体装置においては、炭化珪素層とゲート絶縁膜との界面におけるバリアハイトは２．２ｅＶ以上２．６ｅＶ以下であってもよい。
　バリアハイトを大きくすることにより、ゲート絶縁膜中を流れるリーク電流（トンネル電流）を抑制することができる。しかし、単にゲート絶縁膜との間のバリアハイトが大きい結晶面をゲート絶縁膜と接触する面に採用すると、チャネル移動度が低下することがあり得る。これに対し、バリアハイトが２．２ｅＶ以上２．６ｅＶとなる結晶面をゲート絶縁膜と接触する面に採用することにより、リーク電流を抑制しつつ、高いチャネル移動度を確保することができる。このようなバリアハイトは、｛０００１｝面に対するオフ角が５０°以上６５°以下である側壁を採用することにより、容易に達成することができる。なお、バリアハイトとは、炭化珪素層の伝導帯とゲート絶縁膜の伝導帯との間のバンドギャップの大きさをいう。
　上記半導体装置は、ボディ領域と基板とを隔てる耐圧保持層を含んでもよい。好ましくは、オン状態において、ボディ領域に形成されるチャネル領域における抵抗値であるチャネル抵抗は、耐圧保持層における抵抗値であるドリフト抵抗よりも小さい。これにより、半導体装置のオン抵抗を低減することができる。このようなチャネル抵抗とドリフト抵抗との関係は、｛０００１｝面に対するオフ角が５０°以上６５°以下である側壁を採用することにより、容易に達成することができる。
　上記半導体装置は、縦型絶縁ゲート電界効果トランジスタであってもよい。
　以上の説明から明らかなように、本発明の半導体装置によれば、チャネル移動度の低下を抑制しつつ閾値電圧の設定の自由度を高めることが可能な炭化珪素半導体装置を提供することができる。
本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　図１を参照して、本実施の形態における炭化珪素半導体装置は、傾斜した側壁６を有する溝を含む縦型絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ）である。図１に示した半導体装置は、導電型がｎ型である炭化珪素からなる基板１と、基板１の主表面上にエピタキシャルに形成された炭化珪素層とを有する。炭化珪素層は、導電型がｎ型である耐圧保持層２と、導電型がｐ型であるｐ型ボディ層３（ボディ領域）と、導電型がｎ型であるｎ型ソースコンタクト層４と、導電型がｐ型であるコンタクト領域５とを有する。また半導体装置はさらに、ゲート絶縁膜８と、ゲート電極９と、層間絶縁膜１０と、ソース電極１２と、ソース配線電極１３と、ドレイン電極１４と、裏面保護電極１５とを有する。
　基板１は、結晶型が六方晶である炭化珪素からなる。耐圧保持層２は、基板１の一方の主表面上に形成されている。耐圧保持層２上にはｐ型ボディ層３が形成されている。よって耐圧保持層２は、ｐ型ボディ層３と基板１とを隔てている。
　ｐ型ボディ層３の不純物密度は５×１０１６ｃｍ－３以上であり、好ましくは１×１０２０ｃｍ－３以下であり、より好ましくは８×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下である。
　ｐ型ボディ層３上には、ｎ型ソースコンタクト層４が形成されている。このｎ型ソースコンタクト層４に取り囲まれるように、ｐ型のコンタクト領域５が形成されている。
　ｎ型ソースコンタクト層４、ｐ型ボディ層３および耐圧保持層２を部分的に除去することにより溝が形成されている。溝の側壁６は基板１の主表面に対して傾斜した面になっている。側壁６は｛０００１｝面に対して５０°以上６５°以下のオフ角を有する。傾斜した面により囲まれた凸部（上部表面上にソース電極１２が形成された凸形状部）の平面形状は、たとえば六角形になっていてもよい。
　好ましくは、側壁６のオフ方位と＜０１－１０＞方向とのなす角は５°以下である。これにより側壁６の面方位は｛０３－３８｝面に近くなる。また側壁６の、＜０１－１０＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下である。また側壁６は、基板１を構成する炭化珪素のカーボン面（０００－１）側の面である。言い換えれば、側壁６の面方位が（ｈｋｌｍ）面であるとして、ｍは負の値とされる。
　たとえば、基板１の主表面の面方位は実質的に（０００－１）面であり、側壁６の面方位は実質的に、（０３－３－８）面、（－３０３－８）面、（３－３０－８）面、（０－３３－８）面、（３０－３－８）面、および（－３３０－８）面を含み、これら６つの面が平面視において溝の底部を取り囲むように配置されている。溝の底部は平面視において六角形の形状を有してもよく、この場合、六角形が有する６つの辺のそれぞれに上記の６つの面がつながっている。あるいは溝の底部はほぼ点状であってもよく、この場合、溝が実質的に側壁６のみによって形成されている。
　この溝の側壁６および底部上にはゲート絶縁膜８が形成されている。このゲート絶縁膜８はｎ型ソースコンタクト層４の上部表面上にまで延在している。好ましくはゲート絶縁膜８の厚みは２５ｎｍ以上７０ｎｍ以下である。好ましくは、側壁６上でのｐ型ボディ層３とゲート絶縁膜８との界面におけるバリアハイトは２．２ｅＶ以上２．６ｅＶ以下とされる。
　ゲート絶縁膜８上において、溝の内部を充填するようにゲート電極９が形成されている。ゲート電極９の上部表面は、ゲート絶縁膜８においてｎ型ソースコンタクト層４の上部表面上に位置する部分の上面とほぼ同じ高さになっている。好ましくはゲート電極は、ｐ型ポリシリコンからなっている。
　上記構成により、ｐ型ボディ層３（第１導電型を有するボディ領域）は、ゲート絶縁膜８を介してゲート電極９と対向している。また耐圧保持層２、ｐ型ボディ層３、およびｎ型ソースコンタクト層４が、側壁６に沿ってこの順に積層されている。この結果、ｐ型ボディ層３によって耐圧保持層２およびｎ型ソースコンタクト層４（第２導電型を有する１対の領域）が互いに分離されている。
　ゲート絶縁膜８のうちｎ型ソースコンタクト層４の上部表面上にまで延在する部分とゲート電極９とを覆うように層間絶縁膜１０が形成されている。層間絶縁膜１０とゲート絶縁膜８の一部とを除去することにより、ｎ型ソースコンタクト層４の一部とｐ型のコンタクト領域５とを露出するように開口部１１が形成されている。この開口部１１の内部を充填するとともに、ｐ型のコンタクト領域５およびｎ型ソースコンタクト層４の一部と接触するようにソース電極１２が形成されている。ソース電極１２の上部表面と接触するとともに、層間絶縁膜１０の上部表面上に延在するようにソース配線電極１３が形成されている。また、基板１において耐圧保持層２が形成された主表面とは反対側の裏面上には、ドレイン電極１４が形成されている。このドレイン電極１４はオーミック電極である。このドレイン電極１４において、基板１と対向する面とは反対側の面上に裏面保護電極１５が形成されている。
　図１に示した半導体装置においては、溝の側壁６が傾斜するとともに、当該側壁６は実質的に{０３－３－８}面となっている。図１から分かるように、これらのいわゆる半極性面となっている側壁６を半導体装置の能動領域であるチャネル領域として利用することができる。そして、これらの側壁６は安定な結晶面であるため、当該側壁６をチャネル領域に利用した場合、他の結晶面（たとえば（０００１）面）をチャネル領域に利用した場合より、リーク電流を十分低減できるとともに、高い耐圧を得ることができる。
　次に、図１に示した半導体装置の動作について説明する。図１を参照して、ゲート電極９に閾値電圧以下の電圧を与えた状態、すなわちオフ状態では、ｐ型ボディ層３と導電型がｎ型である耐圧保持層２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極９に正の電圧を印加すると、ｐ型ボディ層３においてゲート絶縁膜８と接触する領域の近傍であるチャネル領域において、反転層が形成される。その結果、ｎ型ソースコンタクト層４と耐圧保持層２とが電気的に接続された状態となる。この結果、ソース電極１２とドレイン電極１４との間に電流が流れる。すなわち半導体装置がオン状態とされる。
　本実施の形態によれば側壁６の｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。このため、ｐ型不純物密度が５×１０１６ｃｍ－３以上という高いドーピング密度のｐ型ボディ層３を形成し、閾値電圧をプラス側にシフトさせた場合でも、上記チャネル領域におけるキャリア（電子）の移動度（チャネル移動度）の低下が抑制される。その結果、チャネル移動度の低下を抑制しつつ閾値電圧をプラス側にシフトさせ、ノーマルオフ型に近づける、あるいはノーマリーオフ型とすることが可能なＭＯＳＦＥＴとなっている。なお、閾値電圧をさらにプラス側にシフトさせる観点から、ｐ型ボディ層３におけるｐ型不純物密度は、１×１０１７ｃｍ－３以上であってもよく、さらに５×１０１７ｃｍ－３以上とすることもできる。
　好ましくは、ｐ型ボディ層３の不純物濃度が十分に高くされることによって、半導体装置はノーマリーオフ型とされている。またオン状態において、ｐ型ボディ層３に形成されるチャネル領域における抵抗値であるチャネル抵抗は、耐圧保持層２における抵抗値であるドリフト抵抗よりも小さい。
　好ましくは、ｐ型ボディ層３に弱反転層が形成されるようなゲート電極９の閾値電圧が、室温以上１００℃以下の温度範囲において２Ｖ以上である。より好ましくは、閾値電圧が１００℃において３Ｖ以上である。また閾値電圧が２００℃において１Ｖ以上である。
　好ましくは、閾値電圧の温度依存性が－１０ｍＶ／℃以上である。閾値電圧の温度依存性の値（ｍＶ／℃）は、半導体装置が通常用いられる温度領域においておおよそ一定であるが、厳密に定義される必要がある場合、たとえば、２５℃から２００℃までの閾値電圧の温度依存性を直線近似した際の直線の傾きとして定義され得る。
　なおｐ型ボディ層３の不純物密度が５×１０１６ｃｍ－３以上の高密度の下では、側壁６の面方位が本実施の形態と異なり仮に（０００１）面とされたとすると、閾値電圧の温度依存性を－１０ｍＶ／℃以上とすることが困難となる。この理由は、（０００１）面においては、不純物密度の増大によってトラップ準位が多くなりやすいことによる。トラップ準位が多い場合、トラップされた電子が温度上昇にともない解放される量も多くなる。この結果、温度上昇にともなうドレイン電流の増大が大きくなる。この場合、温度上昇にともなう閾値電圧の低下が大きくなる。言い換えれば、閾値電圧の温度依存性の値が、絶対値の大きな負の値となる。
　好ましくは、室温における電子のチャネル移動度が３０ｃｍ２／Ｖｓ以上である。より好ましくは、１００℃における電子のチャネル移動度が５０ｃｍ２／Ｖｓ以上である。また１５０℃における電子のチャネル移動度が４０ｃｍ２／Ｖｓ以上である。また電子のチャネル移動度の温度依存性が－０．３ｃｍ２／Ｖｓ℃以上である。
　次に、図２～図９を参照して、図１に示した本発明による半導体装置の製造方法を説明する。
[規則91に基づく訂正 05.03.2012]　
　まず、図２を参照して、炭化珪素からなる基板１の主表面上に、導電型がｎ型である炭化珪素層をエピタキシャルに形成する。当該炭化珪素層のうち基板１側の部分は、そのまま耐圧保持層２となる。炭化珪素層のエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ法により実施することができる。また、このとき導電型がｎ型の不純物としてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。この耐圧保持層２のｎ型不純物の濃度は、たとえば５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下とすることができる。
　次に、耐圧保持層２の上部表面層にイオン注入を行なうことにより、ｐ型ボディ層３およびｎ型ソースコンタクト層４を形成する。ｐ型ボディ層３を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの導電型がｐ型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりｐ型ボディ層３が形成される領域の深さを調整することができる。
　次に導電型がｎ型の不純物を、ｐ型ボディ層３が形成された耐圧保持層２へイオン注入することにより、ｎ型ソースコンタクト層４を形成する。ｎ型の不純物としてはたとえばリンなどを用いることができる。このようにして、図３に示す構造を得る。
　次に、図４に示すように、ｎ型ソースコンタクト層４の上部表面上にマスク層１７を形成する。マスク層１７として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層１７の形成方法としては、たとえば以下のような工程を用いることができる。すなわち、ｎ型ソースコンタクト層４の上部表面上に、ＣＶＤ法などを用いてシリコン酸化膜を形成する。そして、このシリコン酸化膜上にフォトリソグラフィ法を用いて所定の開口パターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、シリコン酸化膜をエッチングにより除去する。その後レジスト膜を除去する。この結果、図４に示した溝が形成されるべき領域に開口パターンを有するマスク層１７が形成される。
　そして、このマスク層１７をマスクとして用いて、ｎ型ソースコンタクト層４、ｐ型ボディ層３および耐圧保持層２の一部をエッチングにより除去する。エッチングの方法としてはたとえば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）、特に誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ－ＲＩＥを用いることができる。このようなエッチングにより、基板１の主表面に対して傾斜した側壁６（図１）を有する溝が形成されるべき領域に、基板１の主表面に対してほぼ垂直な垂直壁１６を有する溝を形成することができる。このようにして、図４に示す構造を得る。
　次に、耐圧保持層２、ｐ型ボディ層３およびｎ型ソースコンタクト層４において所定の結晶面を表出させる熱エッチング工程を実施する。具体的には、図４に示した垂直壁１６を、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば７００℃以上１０００℃以下としたエッチング(熱エッチング）を行なうことにより、図５に示すように基板１の主表面に対して傾斜した側壁６を有する溝を形成することができる。
　ここで、上記熱エッチング工程の条件は、たとえば酸素ガスに対する塩素ガスの流量比率（（塩素ガス流量）／（酸素ガス流量））を、０．５以上４．０以下、より好ましくは１．０以上２．０以下、とすることができる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ２）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば７０μｍ／ｈｒ程度になる。また、この場合にマスク層１７として酸化珪素（ＳｉＯ２）を用いると、ＳｉＯ２に対するＳｉＣの選択比を極めて大きくすることができるので、ＳｉＣのエッチング中にＳｉＯ2からなるマスク層１７は実質的にエッチングされない。
　なお、この側壁６に表出する結晶面はたとえば{０３－３－８}面となっている。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である{０３－３－８}面が溝の側壁６として自己形成される。この結果、図５に示すような構造を得る。
　次に、マスク層１７をエッチングなど任意の方法により除去する。その後、側壁６を有する溝の内部から、ｎ型ソースコンタクト層４の上部表面上にまで延在するように、所定のパターンを有するレジスト膜（図示せず）を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝の底部およびｎ型ソースコンタクト層４の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がｐ型の不純物をイオン注入することにより、溝の底部に電界緩和領域７を形成し、ｎ型ソースコンタクト層４の一部領域に導電型がｐ型のコンタクト領域５を形成する。その後レジスト膜を除去する。この結果、図６に示すような構造を得る。
　そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、炭化珪素層の表面に特にキャップ層を形成することなくアニール処理を実施する。ここで、発明者らは、上述した{０３－３－８}面については、キャップ層などの保護膜を表面に形成することなく活性化アニール処理を行なっても表面性状が劣化することがなく、十分な表面平滑性を維持できることを見出した。このため、従来必要と考えられていた活性化アニール処理前の保護膜（キャップ層）の形成工程を省略して、直接活性化アニール工程を実施している。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばｎ型ソースコンタクト層４およびｐ型のコンタクト領域５の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。
　次に、図７に示すように、側壁６を有する溝の内部から、ｎ型ソースコンタクト層４およびｐ型のコンタクト領域５の上部表面上にまで延在するように、ゲート絶縁膜８を形成する。ゲート絶縁膜８としては、たとえば炭化珪素層を熱酸化することにより得られる酸化膜（酸化ケイ素膜）を用いることができる。このようにして、図７に示す構造を得る。
　次に、図８に示すように、側壁６を有する溝の内部を充填するように、ゲート絶縁膜８上にゲート電極９を形成する。ゲート電極９の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜８上において、溝の内部およびｐ型のコンタクト領域５上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはＣＭＰ法など任意の方法を用いて、溝の内部以外の領域に形成された導電体膜の部分を除去する。この結果、溝の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極９が構成される。このようにして、図８に示す構造を得る。
　次に、ゲート電極９の上部表面、およびｐ型のコンタクト領域５上において露出しているゲート絶縁膜８の上部表面上を覆うように層間絶縁膜１０（図９参照）を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜１０上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。当該レジスト膜（図示せず）にはｐ型のコンタクト領域５上に位置する領域に開口パターンが形成されている。
　そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜１０およびゲート絶縁膜８を部分的にエッチングにより除去する。この結果、層間絶縁膜１０およびゲート絶縁膜８には開口部１１（図９参照）が形成される。この開口部１１の底部においては、ｐ型のコンタクト領域５およびｎ型ソースコンタクト層４の一部が露出した状態となる。その後、当該開口部１１の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極１２（図９参照）となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去する（リストオフ）。この結果、開口部１１の内部に充填された導電体膜によりソース電極１２を形成できる。このソース電極１２はｐ型のコンタクト領域５およびｎ型ソースコンタクト層４とオーミック接触したオーミック電極である。
　また、基板１の裏面側（耐圧保持層２が形成された主表面と反対側の表面側）に、ドレイン電極１４（図９参照）を形成する。ドレイン電極１４としては、基板１とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図９に示す構造を得る。
　その後、ソース電極１２の上部表面に接触するとともに、層間絶縁膜１０の上部表面上に延在するソース配線電極１３（図１参照）、およびドレイン電極１４の表面に形成された裏面保護電極１５（図１参照）をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図１に示す半導体装置を得ることができる。
　なお上記説明は本発明における第１および第２導電型のそれぞれがｐ型およびｎ型の場合について行ったが、第１および第２導電型のそれぞれはｎ型およびｐ型であってもよい。この場合、ゲート電極９は、ｎ型ポリシリコンからなることが好ましい。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、ゲート電極を有する炭化珪素半導体装置に特に有利に適用される。
　１　基板、２　耐圧保持層、３　ｐ型ボディ層（ボディ領域）、４　ｎ型ソースコンタクト層、５　コンタクト領域、６　側壁、７　電界緩和領域、８　ゲート絶縁膜、９　ゲート電極、１０　層間絶縁膜、１１　開口部、１２　ソース電極、１３　ソース配線電極、１４　ドレイン電極、１５　裏面保護電極、１７　マスク層。

Claims (22)

  1. 　六方晶の結晶構造を有する炭化珪素からなり、主表面を有する基板（１）と、
    　前記基板の前記主表面上にエピタキシャルに形成された炭化珪素層とを備え、
    　前記炭化珪素層には前記主表面に対して傾斜した側壁（６）を有する溝が設けられており、前記側壁は｛０００１｝面に対して５０°以上６５°以下のオフ角を有し、さらに
    　前記炭化珪素層の前記側壁上に設けられたゲート絶縁膜（８）と、
    　前記ゲート絶縁膜の上に設けられたゲート電極（９）とを備え、
    　前記炭化珪素層は、前記ゲート絶縁膜を介して前記ゲート電極と対向しかつ第１導電型を有するボディ領域（３）と、前記ボディ領域によって互いに分離されかつ第２導電型を有する１対の領域（２、４）とを含み、前記ボディ領域は５×１０１６ｃｍ－３以上の不純物密度を有する、炭化珪素半導体装置。
  2. 　前記側壁のオフ方位と＜０１－１０＞方向とのなす角は５°以下である、請求項１に記載の炭化珪素半導体装置。
  3. 　前記側壁の、＜０１－１０＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下である、請求項２に記載の炭化珪素半導体装置。
  4. 　前記側壁は、前記基板を構成する炭化珪素のカーボン面側の面である、請求項１に記載の炭化珪素半導体装置。
  5. 　前記ボディ領域における不純物密度は１×１０２０ｃｍ－３以下である、請求項１に記載の炭化珪素半導体装置。
  6. 　ノーマリーオフ型となっている、請求項１に記載の炭化珪素半導体装置。
  7. 　前記ゲート電極は、前記第１導電型を有するポリシリコンからなっている、請求項６に記載の炭化珪素半導体装置。
  8. 　前記ゲート電極はｎ型ポリシリコンからなっている、請求項１に記載の炭化珪素半導体装置。
  9. 　前記ゲート絶縁膜の厚みは２５ｎｍ以上７０ｎｍ以下である、請求項１に記載の炭化珪素半導体装置。
  10. 　前記第１導電型はｐ型であり、前記第２導電型はｎ型である、請求項１に記載の炭化珪素半導体装置。
  11. 　前記ボディ領域における不純物密度は８×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下である、請求項１０に記載の炭化珪素半導体装置。
  12. 　前記ボディ領域に弱反転層が形成されるような前記ゲート電極の閾値電圧が、室温以上１００℃以下の温度範囲において２Ｖ以上である、請求項１０に記載の炭化珪素半導体装置。
  13. 　前記閾値電圧が１００℃において３Ｖ以上である、請求項１２に記載の炭化珪素半導体装置。
  14. 　前記閾値電圧が２００℃において１Ｖ以上である、請求項１２に記載の炭化珪素半導体装置。
  15. 　前記閾値電圧の温度依存性が－１０ｍＶ／℃以上である、請求項１２に記載の炭化珪素半導体装置。
  16. 　室温における電子のチャネル移動度が３０ｃｍ２／Ｖｓ以上である、請求項１０に記載の炭化珪素半導体装置。
  17. 　１００℃における電子のチャネル移動度が５０ｃｍ２／Ｖｓ以上である、請求項１６に記載の炭化珪素半導体装置。
  18. 　１５０℃における電子のチャネル移動度が４０ｃｍ２／Ｖｓ以上である、請求項１６に記載の炭化珪素半導体装置。
  19. 　電子のチャネル移動度の温度依存性が－０．３ｃｍ２／Ｖｓ℃以上である、請求項１６に記載の炭化珪素半導体装置。
  20. 　前記炭化珪素層と前記ゲート絶縁膜との界面におけるバリアハイトは２．２ｅＶ以上２．６ｅＶ以下である、請求項１に記載の炭化珪素半導体装置。
  21. 　前記１対の領域は、前記ボディ領域と前記基板とを隔てる耐圧保持層（２）を含み、
    　オン状態において、前記ボディ領域に形成されるチャネル領域における抵抗値であるチャネル抵抗は、前記耐圧保持層における抵抗値であるドリフト抵抗よりも小さい、請求項１に記載の炭化珪素半導体装置。
  22. 　縦型絶縁ゲート電界効果トランジスタである、請求項１に記載の炭化珪素半導体装置。
PCT/JP2012/051768 2011-04-01 2012-01-27 炭化珪素半導体装置 WO2012137526A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020127026781A KR20130141341A (ko) 2011-04-01 2012-01-27 탄화규소 반도체 장치
CN201280001187.6A CN102859697B (zh) 2011-04-01 2012-01-27 碳化硅半导体器件
EP12768099.9A EP2696368B1 (en) 2011-04-01 2012-01-27 Silicon carbide semiconductor device
CA2797024A CA2797024A1 (en) 2011-04-01 2012-01-27 Silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011081488A JP5668576B2 (ja) 2011-04-01 2011-04-01 炭化珪素半導体装置
JP2011-081488 2011-04-01

Publications (1)

Publication Number Publication Date
WO2012137526A1 true WO2012137526A1 (ja) 2012-10-11

Family

ID=46926041

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/051768 WO2012137526A1 (ja) 2011-04-01 2012-01-27 炭化珪素半導体装置

Country Status (8)

Country Link
US (2) US8686435B2 (ja)
EP (1) EP2696368B1 (ja)
JP (1) JP5668576B2 (ja)
KR (1) KR20130141341A (ja)
CN (1) CN102859697B (ja)
CA (1) CA2797024A1 (ja)
TW (1) TW201241993A (ja)
WO (1) WO2012137526A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010119789A1 (ja) * 2009-04-13 2012-10-22 ローム株式会社 半導体装置および半導体装置の製造方法
WO2012017798A1 (ja) 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
WO2013031172A1 (ja) * 2011-08-26 2013-03-07 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) * 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
TW201421683A (zh) 2012-11-23 2014-06-01 Anpec Electronics Corp 具有低米勒電容之金氧半場效電晶體元件及其製作方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
CN104969357B (zh) * 2013-02-05 2019-02-01 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法
JP2014175518A (ja) * 2013-03-11 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6171678B2 (ja) * 2013-07-26 2017-08-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6098474B2 (ja) * 2013-10-24 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6357869B2 (ja) * 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6318914B2 (ja) * 2014-06-30 2018-05-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN105023939A (zh) * 2015-04-08 2015-11-04 四川大学 一种新型的栅下阱结构4H-SiCMOSFET器件
US9773681B2 (en) 2015-06-05 2017-09-26 Vanguard International Semiconductor Corporation Semiconductor device with a trench and method for manufacturing the same
TWI570918B (zh) * 2015-10-07 2017-02-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
JP6658257B2 (ja) * 2016-04-22 2020-03-04 住友電気工業株式会社 炭化珪素半導体装置
JP6928336B2 (ja) * 2016-12-28 2021-09-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN108878527B (zh) * 2017-05-12 2021-09-28 新唐科技股份有限公司 U形金属氧化物半导体组件及其制造方法
JPWO2020004067A1 (ja) 2018-06-25 2021-07-15 住友電気工業株式会社 炭化珪素半導体装置
CN109037060A (zh) * 2018-07-19 2018-12-18 厦门芯代集成电路有限公司 一种能抑制沟道迁移率低下的igbt新结构的制备方法
KR102236398B1 (ko) 2020-09-22 2021-04-02 에스케이씨 주식회사 웨이퍼의 세정방법 및 불순물이 저감된 웨이퍼
CN117712155B (zh) * 2023-12-13 2024-10-01 深圳平湖实验室 一种绝缘栅双极晶体管、其制作方法及电子器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005056868A (ja) * 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2006228901A (ja) * 2005-02-16 2006-08-31 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
WO2008065782A1 (fr) * 2006-11-29 2008-06-05 Sumitomo Electric Industries, Ltd. Procédé de fabrication d'un dispositif semi-conducteur au carbure de silicium
JP2008235546A (ja) * 2007-03-20 2008-10-02 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010040564A (ja) * 2008-07-31 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19636302C2 (de) * 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US6281521B1 (en) * 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
JP4450123B2 (ja) * 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
JP4110875B2 (ja) * 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP5017768B2 (ja) * 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
JP4549167B2 (ja) * 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
US7851313B1 (en) * 2007-11-09 2010-12-14 Xilinx, Inc. Semiconductor device and process for improved etch control of strained silicon alloy trenches
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US7691711B2 (en) * 2008-01-31 2010-04-06 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP5400405B2 (ja) * 2009-02-05 2014-01-29 株式会社東芝 半導体装置の製造方法
EP2413365A4 (en) * 2009-03-27 2013-05-08 Sumitomo Electric Industries MOSFET AND MOSFET MANUFACTURING METHOD
JP5506229B2 (ja) 2009-04-09 2014-05-28 サッポロビール株式会社 メタボリックシンドローム改善又は予防剤
CN102171832A (zh) * 2009-04-10 2011-08-31 住友电气工业株式会社 绝缘栅场效应晶体管
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
US8283973B2 (en) 2009-08-19 2012-10-09 Panasonic Corporation Semiconductor element, semiconductor device, and electric power converter
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
US20110147883A1 (en) * 2009-12-23 2011-06-23 Infineon Technologies Austria Ag Semiconductor body with a buried material layer and method
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
US8709897B2 (en) * 2010-11-30 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance strained source-drain structure and method of fabricating the same
JP2012209422A (ja) * 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005056868A (ja) * 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2006228901A (ja) * 2005-02-16 2006-08-31 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
WO2008065782A1 (fr) * 2006-11-29 2008-06-05 Sumitomo Electric Industries, Ltd. Procédé de fabrication d'un dispositif semi-conducteur au carbure de silicium
JP2008235546A (ja) * 2007-03-20 2008-10-02 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010040564A (ja) * 2008-07-31 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEI-HYUNG RYU ET AL.: "Critical Issues for MOS Based Power Devices in 4H-SiC", MATERIALS SCIENCE FORUM, 2009, pages 743 - 748, XP055123676, DOI: doi:10.4028/www.scientific.net/MSF.615-617.743

Also Published As

Publication number Publication date
JP5668576B2 (ja) 2015-02-12
US8686435B2 (en) 2014-04-01
TW201241993A (en) 2012-10-16
US20140162439A1 (en) 2014-06-12
CN102859697B (zh) 2015-09-02
EP2696368B1 (en) 2020-11-25
JP2012216701A (ja) 2012-11-08
CA2797024A1 (en) 2012-10-11
EP2696368A1 (en) 2014-02-12
EP2696368A4 (en) 2014-10-15
US9177804B2 (en) 2015-11-03
US20120248461A1 (en) 2012-10-04
KR20130141341A (ko) 2013-12-26
CN102859697A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
JP5668576B2 (ja) 炭化珪素半導体装置
JP5893172B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5699628B2 (ja) 半導体装置
JP5741583B2 (ja) 半導体装置およびその製造方法
JP5742657B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2012169224A1 (ja) 半導体装置
JP5840308B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2012132509A1 (ja) Ｉｇｂｔ
JP2013062392A (ja) 炭化珪素半導体装置およびその製造方法
CN103258721A (zh) 制造碳化硅半导体器件的方法和碳化硅半导体器件
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP5983415B2 (ja) 炭化珪素半導体装置
US8809945B2 (en) Semiconductor device having angled trench walls
JP2015153854A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280001187.6

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20127026781

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2797024

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2012768099

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12768099

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE