JP4450123B2

JP4450123B2 - 炭化珪素半導体装置

Info

Publication number: JP4450123B2
Application number: JP32693699A
Authority: JP
Inventors: 光浩片岡; 広希中村; 信之大矢
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-11-17
Filing date: 1999-11-17
Publication date: 2010-04-14
Anticipated expiration: 2019-11-17
Also published as: JP2001144288A

Description

【０００１】
【発明の属する技術分野】
本発明は、蓄積型ＭＯＳＦＥＴや反転型ＭＯＳＦＥＴ等における炭化珪素半導体装置に関し、特に、大電力用の縦型パワーＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】
従来、炭化珪素を用いたプレーナ型ＭＯＳＦＥＴとして、特開平１０−３０８５１０号公報に示されるものがある。
【０００３】
このプレーナ型ＭＯＳＦＥＴの断面図を図５に示し、この図に基づいてプレーナ型のＭＯＳＦＥＴの構造について説明する。
【０００４】
炭化珪素からなるｎ⁺型基板１は上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしている。このｎ⁺型基板１の主表面１ａ上には、基板１よりも低いドーパント濃度を有する炭化珪素からなるｎ^-型エピタキシャル層（以下、ｎ^-型エピ層という）２が積層されている。
【０００５】
このとき、ｎ⁺型基板１の主表面１ａ及びｎ^-型エピ層２の上面が（０００１）Ｓｉ面もしくは（１１−２０）ａ面としている。これは、（０００１）Ｓｉ面とすることにより低い表面状態密度が得られ、（１１−２０）ａ面とすることにより低い表面状態密度でかつ完全に螺旋転移の無い結晶が得られるからである。
【０００６】
ｎ^-型エピ層２の表層部における所定領域には、所定深さを有するｐ型ベース領域３が形成されている。このｐ型ベース領域３はＢをドーパントとして形成されており、略１×１０¹⁷ｃｍ^-3以上の濃度となっている。また、ｐ型ベース領域３の表層部の所定領域には、該ベース領域３よりも浅いｎ⁺型ソース領域４が形成されている。
【０００７】
さらに、ｎ⁺型ソース領域４とｎ^-型エピ層２とを繋ぐように、ｐ型ベース領域３の表面部にはｎ^-型ＳｉＣ層５が延設されている。このｎ^-型ＳｉＣ層５は、エピタキシャル成長にて形成されたものであり、エピタキシャル膜の結晶が４Ｈ、６Ｈ、３Ｃのものを用いている。尚、このｎ^-型ＳｉＣ層５はデバイスの動作時にチャネル形成層として機能する。以下、ｎ^-型ＳｉＣ層５を表面チャネル層という。
【０００８】
表面チャネル層５はＮ（窒素）をドーパントに用いて形成されており、そのドーパント濃度は、例えば１×１０¹⁵ｃｍ^-3〜１×１０¹⁷ｃｍ^-3程度の低濃度で、かつ、ｎ^-型エピ層２及びｐ型ベース領域３のドーパント濃度以下となっている。これにより、低オン抵抗化が図られている。
【０００９】
そして、ｐ型ベース領域３の間に位置するｎ^-型エピ層２がいわゆるＪ−ＦＥＴ部６を構成している。
【００１０】
表面チャネル層５の上面およびｎ⁺型ソース領域４の上面には熱酸化にてゲート酸化膜７が形成されている。さらに、ゲート酸化膜７の上にはポリシリコンゲート電極８が形成されている。ポリシリコンゲート電極８は絶縁膜９にて覆われている。絶縁膜９としてＬＴＯ（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＯｘｉｄｅ）膜が用いられている。この絶縁膜９の上にはソース電極１０が形成され、ソース電極１０はｎ⁺型ソース領域４およびｐ型ベース領域３と接している。また、ｎ⁺型基板１の裏面１ｂには、ドレイン電極層１１が形成されている。
【００１１】
このように構成されたプレーナ型ＭＯＳＦＥＴは、チャネル形成層の導電型を反転させることなくチャネルを誘起する蓄積モードで動作するため、導電型を反転させる反転モードのＭＯＳＦＥＴに比べチャネル移動度を大きくすることができ、オン抵抗を低減させることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、ＭＯＳＦＥＴのさらなるオン抵抗の低減が望まれている。
【００１３】
本発明は上記問題に鑑みて成され、炭化珪素半導体装置のさらなるオン抵抗の低減を図ることを目的とする。
【００１４】
【課題を解決するための手段】
本発明者らは、ＭＯＳＦＥＴのさらなるオン抵抗低減を図るべく、様々な実験を行ったところ、オン抵抗に影響を及ぼすチャネル移動度が面方位依存性を有していることを見出した。この面方位依存性について説明する。
【００１５】
まず、（０００１）面の基板に図６に示すラテラル型ＭＯＳＦＥＴを複数形成し、チャネル移動度の面方向依存性を調べた。ここで形成したラテラル型ＭＯＳＦＥＴは、ソース１０１、ドレイン１０２が所定方向に配列されていると共に、このソース１０１、ドレイン１０２の間の上にゲート電極１０３が形成され、ソース１０１、ドレイン１０２の間にチャネル領域を形成するものである。そして、このようなラテラル型ＭＯＳＦＥＴを複数個形成し、各ＭＯＳＦＥＴのソース１０１、ドレイン１０２の配列方向と＜１１−２０＞方向とが成す角度をθとすると、各ＭＯＳＦＥＴの角度θが異なった値となるようにして、各ＭＯＳＦＥＴのチャネル移動度を調べた。
【００１６】
その結果、チャネル移動度は、図７に示すような面方向依存性を示した。すなわち、電流方向が［１１−２０］に略平行であるとチャネル移動度が高くなるのである。このため、電流方向を［１１−２０］に略平行にすれば、低オン抵抗が得られるといえる。
【００１７】
また、通常、炭化珪素基板には製造上の理由から基板表面と結晶面がずれたオフ基板が用いられるが、チャネル移動度はオフ基板のオフ方向に対しても方向依存性を有している。
【００１８】
図８に示すように、図７と同様の構造のラテラル型ＭＯＳＦＥＴを複数形成し、オフ基板のオフ方向に対して各ＭＯＳＦＥＴのチャネル領域に流れる電流の方向を角度変化させ、チャネル移動度の方向依存性を評価した。その結果を図９に示す。
【００１９】
この図に示されるように、電流方向がオフ方向に平行に近づくとチャネル移動度が低くなり、オフ基板に垂直になるとチャネル移動度が高くなることが判る。これは、図１０に示すオフ基板の模式図からも判るように、オフ基板１１０の表面及びその表面に形成されたエピタキシャル層１１１の表面にステップが存在しているため、このステップを横切るようにすると電流が流れにくくなるのである。
【００２０】
そこで、請求項１に記載の発明では、ゲート電極（８）の下に形成されるチャネル領域を流れる電流の方向が［１１−２０］に設定されていることを特徴としている。また、請求項２に記載の発明では、表面チャネル層（５）に形成されるチャネル領域を流れる電流の方向が［１１−２０］に設定されていることを特徴としている。
【００２１】
このように、チャネル領域を流れる電流の方向をチャネル移動度が最大となる［１１−２０］方向に設定することにより、チャネル抵抗を低減することができ、ＭＯＳにおいてさらなるオン抵抗の低減を図ることができる。
【００２２】
請求項３又は４に記載の発明においては、ラテラル型のＭＯＳＦＥＴにおいて、チャネル領域を流れる電流の方向が［１１−２０］に設定されていることを特徴としている。
【００２３】
このように、ラテラル型のＭＯＳＦＥＴにおいても、チャネル移動度が最大となる［１１−２０］方向に設定することにより、請求項１又は２に記載の発明と同様の効果を得ることができる。
【００２４】
請求項５に記載の発明においては、ベース領域とソース領域は、共に、平面形状が多角形を成しており、該多角形のうちの少なくとも一辺は［１−１００］に設定されていることを特徴としている。
【００２５】
このように、ベース領域及びソース領域を多角形で構成し、その多角形の少なくとも一辺を［１−１００］に設定することにより、請求項１又は２の効果を得つつ、ベース領域やソース領域の平面形状設計を容易に行えるようにすることができる。
【００２６】
例えば、請求項６に示すように、多角形は、各内角が略等しい六角形とすることが可能である。この場合、チャネル領域を流れる電流方向のすべてが［１１−２０］方向に設定可能であるため、チャネル抵抗を低減することができ、ＭＯＳＦＥＴのさらなるオン抵抗の低減を図ることができる。
【００２７】
請求項７に記載の発明においては、半導体基板は主表面の法線の方向が＜０００１＞方向に対して所定角度を有するオフ基板であり、チャネル領域を流れる電流の方向が、主表面の法線の方向と＜０００１＞法線を含む平面内にあり、かつ、主表面の法線と垂直を成すオフ方向に対して垂直に設定されるようにオフ方向が設定されていることを特徴としている。
【００２８】
このように、チャネル領域を流れる電流の方向がオフ方向に対して垂直に設定されることにより、オフ基板の凹凸による影響を受けず、チャネル移動度を高くすることができる。これにより、ＭＯＳＦＥＴのさらなるオン抵抗低減を図ることができる。
【００２９】
請求項８に記載の発明においては、ベース領域とソース領域は、共に、平面形状がストライプ形状を成しており、該ストライプ形状の長辺はオフ方向に対して平行に設定されていることを特徴としている。
【００３０】
このように、ストライプ形状の長辺がオフ方向に平行になるようにする、すなわちチャネル領域がオフ方向に垂直になるようにすることで、請求項７に記載の発明と同様の効果を得つつ、平面形状設計を容易に行えるようにすることができる。
【００３１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００３２】
【発明の実施の形態】
（第１実施形態）
本発明の一実施形態を適用した蓄積型のｎチャネルタイプのプレーナ型ＭＯＳＦＥＴ（縦型パワーＭＯＳＦＥＴ）の平面図と断面図をそれぞれ図１（ａ）、（ｂ）に示す。なお、図１（ａ）の紙面上方に、縦型パワーＭＯＳＦＥＴの構造に対応する方向性を示しておく。
【００３３】
以下、図１に基づいて縦型パワーＭＯＳＦＥＴの構造について説明する。本実施形態における縦型パワーＭＯＳＦＥＴは図５に示した従来のものとほぼ同様の構成であるため、図５と同等の構成については同じ符号を付し、異なる部分についてのみ説明する。
【００３４】
本実施形態における縦型パワーＭＯＳＦＥＴでは、ｐ型ベース領域３とｎ⁺型ソース領域４の平面形状を図１（ａ）に示すような内角が等しい六角形として、この六角形がピッチ幅ａで規則正しく複数配置された構造となっている。この六角形を構成するｐ型ベース領域３の各辺Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、及び、ｎ⁺型ソース領域４の各辺Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６はすべて［１−１００］方向に略平行に設定されている。
【００３５】
従って、ｎ⁺型ソース領域４から表面チャネル層へ流れる電流の方向５１、５２、５３、５４、５５、５６が［１１−２０］に平行に設定される。
【００３６】
また、ｎ⁺型基板１にはオフ基板が用いられており、主表面１のオフ方向は＜０−１１０＞に設定されている。このため、このｎ⁺型基板１の主表面１ａの上にエピタキシャル成長させたｎ^-型エピ層２も主表面１ａの形状を引き継ぎ、ｎ^-型エピ層２の表面が同じオフ方向となっている。
【００３７】
従って、ｎ⁺型ソース領域４から表面チャネル層５へ流れる電流方向５１、５４は、ｎ^-型エピ層２のオフ方向に垂直に設定される。
【００３８】
このように構成した縦型パワーＭＯＳＦＥＴは、電流方向が［１１−２０］（すなわち＜２−１−１０＞、＜１１−２０＞、＜−１２−１０＞、＜−２１１０＞、＜−１−１２０＞、＜１−２１０＞）に対して平行となるようにしているため、上述したように、チャネル移動度を高くすることができ、オン抵抗の低減を図ることができる。
【００３９】
また、電流方向がオフ基板のオフ方向に対して垂直になるようにしているため、上述したように、ステップによる影響を受けないようにでき、チャネル移動度を高くすることができる。このため、オン抵抗をさらに低減することができる。
【００４０】
また、ｐ型ベース領域３やｎ⁺型ソース領域４の平面形状を六角形としているため、これらの平面形状設計を容易に行えるようにすることができる。
【００４１】
（第２実施形態）
上記実施形態では、蓄積型の縦型パワーＭＯＳＦＥＴに本発明の一実施形態を適用した場合について説明したが、本実施形態では反転型の縦型パワーＭＯＳＦＥＴに本発明の一実施形態を適用する場合について説明する。
【００４２】
図２（ａ）、（ｂ）に、それぞれ、本実施形態における反転型の縦型パワーＭＯＳＦＥＴの平面図及び断面図を示す。なお、反転型ＭＯＳＦＥＴは蓄積型ＭＯＳＦＥＴとほぼ同様であるため、同等の構成については図１と同じ符号を付し、異なる部分についてのみ説明する。
【００４３】
本実施形態では、ｐ型ベース領域３のうち、ｎ⁺型ソース領域４とｎ^-型エピ層２に挟まれた部分の表面にゲート酸化膜７が形成され、ゲート酸化膜７の下部に位置するｐ型ベース領域３の表面部にチャネル領域が形成されるようになっている。つまり、図１に示す反転型の縦型パワーＭＯＳＦＥＴに対して表面チャネル層５を無くしたものである。
【００４４】
このような構成において、ｐ型ベース領域３とｎ⁺型ソース領域４の平面形状を図２（ａ）に示すような内角が等しい六角形として、この六角形がピッチ幅ａで規則正しく複数配置された構造としている。この六角形を構成するｐ型ベース領域３の各辺Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、及び、ｎ⁺型ソース領域４の各辺Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６はすべて［１−１００］方向に略平行に設定されている。
【００４５】
従って、ｎ⁺型ソース領域４からｐ型ベース領域３のチャネル領域へ流れる電流の方向５１、５２、５３、５４、５５、５６が［１１−２０］に平行に設定されるため、上記第１実施形態と同様にチャネル移動度を高くすることができ、オン抵抗の低減を図ることができる。
【００４６】
また、ｎ⁺型基板１として第１実施形態と同様のオフ方向を有するオフ基板が用いられており、ｎ^-型エピ層２の表面のオフ方向が＜０−１１０＞となっている。
【００４７】
従って、ｎ⁺型ソース領域４から表面チャネル層５へ流れる電流方向５１、５４は、ｎ^-型エピ層２のオフ方向に垂直に設定され、上記第１実施形態と同様に、チャネル移動度を高くすることができ、オン抵抗をさらに低減することができる。
【００４８】
このように、反転型の縦型パワーＭＯＳＦＥＴにおいても第１実施形態と同様に、電流方向を［１１−２０］に平行に設定したり、オフ方向に垂直に設定することによってオン抵抗の低減を図ることができる。
【００４９】
（第３実施形態）
本発明の第３実施形態におけるｎチャネルタイプの縦型パワーＭＯＳＦＥＴの平面図及び断面図をそれぞれ図３（ａ）、（ｂ）に示す。本実施形態は、図１（ｂ）に示す断面構造を有する縦型パワーＭＯＳＦＥＴのレイアウトを変更したものであり、縦型パワーＭＯＳＦＥＴの基本構成は第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００５０】
本実施形態では、ｐ型ベース領域３及びｎ⁺型ソース領域４が一方向（図３（ｂ）の紙面垂直方向）に延設されたストライプ形状となるようにし、ストライプ形状がピッチ幅ａで規則正しく配置された構造となっている。
【００５１】
また、ｎ⁺型基板１としては第１実施形態と同様にオフ方向が＜０−１１０＞に設定されているオフ基板を用いている。このため、このｎ⁺型基板１上にエピタキシャル成長させたｎ^-型エピ層２もｎ⁺型基板１の主表面１ａの形状を引き継ぎ、ｎ^-型エピ層２の表面が同じオフ方向となっている。
【００５２】
そして、ストライプ形状を形成するｐ型ベース領域３の各辺Ｓ１、Ｓ２、及びｎ⁺型ソース領域４の各辺Ｒ１、Ｒ２が＜０−１１０＞に平行になるように設定されている。
【００５３】
つまり、ｎ⁺型ソース領域４から表面チャネル層５へ流れる電流の方向６１、６２が＜２−１−１０＞に平行に設定されていると共に、オフ方向に垂直に設定されている。
【００５４】
このように、チャネル領域を流れる電流の方向６１、６２をチャネル移動度が最大である［１１−２０］方向に設定しているため、チャネル抵抗を低減することができ、オン抵抗を低減することができる。また、チャネル領域を流れる電流の方向６１、６２をオフ方向に対して垂直になるようにしているため、さらにチャネル移動度を高くすることができ、さらにオン抵抗を低減することができる。
【００５５】
なお、本実施形態では、蓄積型の縦型パワーＭＯＳＦＥＴについて説明したが、反転型の縦型パワーＭＯＳＦＥＴについてもｐ型ベース領域３及びｎ⁺型ソース領域４をストライプ形状で構成すると共に、ストライプ形状の各辺が＜０−１１０＞に平行になるようにすることで、本実施形態と同様の効果を得ることができる。
【００５６】
また、ｐ型ベース領域及びｎ⁺型ソース領域４をストライプ形状で構成しているため、これらの平面形状設計を容易に行えるようにすることができる。
【００５７】
（第４実施形態）
本発明の第４実施形態におけるｎチャネルタイプのラテラル型パワーＭＯＳＦＥＴ（横型パワーＭＯＳＦＥＴ）の平面図及び断面図をそれぞれ図４（ａ）、（ｂ）に示す。なお、図４（ｂ）は図４（ａ）のＡ−Ａ矢視断面に相当しているが、断面構成を分かり易くするために図４（ａ）とは縮尺を変えてある。
【００５８】
図４に示すように、横型パワーＭＯＳＦＥＴは、主表面３１ａ及び主表面３１ｂの反対面である裏面３１ｂを有する炭化珪素からなるｎ⁺型基板３１を用いて形成されている。このｎ⁺型基板３１としては、オフ方向が＜０−１１０＞に設定されているオフ基板を用いている。このｎ⁺型基板３１の上にｎ^-型エピ層３２を成長させている。このｎ^-型エピ層３２は、ｎ⁺型基板３１の主表面３１ａの形状を引き継ぎ、ｎ^-型エピ層２の表面が同じオフ方向となっている。
【００５９】
また、ｎ⁺型エピ層３２の表層部にはｐ型ウェル領域３３が形成されている。このｐ型ウェル領域３３の表層部には、ｎ⁺型ソース領域３４及びｎ⁺型ドレイン領域３５が離間して形成されている。これらｎ⁺型ソース領域３４及びｎ⁺型ドレイン領域３５は［１１−２０］方向に略平行に配列されている。
【００６０】
そして、このｎ⁺型ソース領域３４とｎ⁺型ドレイン領域３５を繋ぐように低濃度のｎ^-型層からなる表面チャネル層３６が形成されている。このため、ｎ⁺型ソース領域３４から表面チャネル層３６を介してｎ⁺型ドレイン領域３５に流れる電流の方向が＜２−１−１０＞に平行を成すように構成されている。
【００６１】
また、表面チャネル層３６の表面にはゲート酸化膜３７を介してポリシリコンゲート電極３８が形成されている。このポリシリコンゲート電極３８を含むｎ^-型エピ層３２の上は絶縁膜３９で覆われている。そして、絶縁膜３９に形成されたコンタクトホールを介してｎ⁺型ソース領域３４とｎ⁺型ドレイン領域３５のそれぞれにソース電極４０、ドレイン電極４１が電気的に接続された状態となっている。
【００６２】
なお、ｐ型ウェル領域３３の表層部にはｐ⁺型層４２が形成されており、ｐ⁺型層４２に電気的に接続された基板電極４３を介して、ｐ型ウェル領域３３がｎ⁺型基板３１と同電位に固定されるようになっている。
【００６３】
このように構成された横型パワーＭＯＳＦＥＴは、表面チャネル層３６を流れる電流の方向をチャネル移動度が最大となる［１１−２０］方向に設定しているため、チャネル移動度を高くすることができ、オン抵抗を低減することができる。
【００６４】
さらに、ｎ⁺型ソース領域３４から表面チャネル層３６を介してｎ⁺型ドレイン領域３５に流れる電流の方向が＜２−１−１０＞に平行を成すようにしているため、チャネル領域を流れる電流の方向５６をオフ方向に垂直に設定することができる。これにより、さらにチャネル移動度を高くすることができ、さらにオン抵抗を低減することができる。
【００６５】
本実施形態では、蓄積型の横型パワーＭＯＳＦＥＴについて説明したが、反転型の横型パワーＭＯＳＦＥＴについてもｎ⁺型ソース領域とｎ⁺型ドレイン領域とが［１１−２０］方向に略平行に配列されるようにすれば、本実施形態と同様の効果を得ることができる。
【００６６】
（他の実施形態）
上記第１、第２実施形態においては、ｐ型ベース領域３やｎ⁺型ソース領域４を六角形で構成したが、他の多角形としてもよい。ただし、六角形とした場合には、チャネル領域を流れる電流の方向のすべてが［１１−２０］方向に設定されるため他の多角形よりもチャネル抵抗を低減することが可能である。
【００６７】
なお、面方位などを示す場合、本来であれば所望の数字の上にバー「−」を付すべきであるが、表現手段の制限より本明細書では所望の数字の前にバーを付すものとする。
【図面の簡単な説明】
【図１】本発明の第１実施形態における縦型パワーＭＯＳＦＥＴの概略を示す図である。
【図２】本発明の第２実施形態における縦型パワーＭＯＳＦＥＴの概略を示す図である。
【図３】本発明の第３実施形態における縦型パワーＭＯＳＦＥＴの概略を示す図である。
【図４】本発明の第４実施形態における横型パワーＭＯＳＦＥＴの概略を示す図である。
【図５】従来における縦型パワーＭＯＳＦＥＴの断面構成を示す図である。
【図６】本発明者らが実験のために試作したＭＯＳＦＥＴを説明するための図である。
【図７】図６に示すＭＯＳＦＥＴを用いてチャネル移動度の面方位依存性を調べた結果を示す図である。
【図８】本発明者らが実験のために試作したＭＯＳＦＥＴを説明するための図である。
【図９】図８に示すＭＯＳＦＥＴを用いてチャネル移動度のオフ方向に対しての方向依存性を示す図である。
【図１０】炭化珪素半導体装置に用いられるオフ基板を説明するための図である。
【符号の説明】
１…ｎ⁺型基板、２…ｎ^-型エピ層、３…ｐ型ベース領域、４…ｎ⁺型ソース領域、５…表面チャネル層、７…ゲート酸化膜、８…ゲート電極、９…絶縁膜、１０…ソース電極、１１…ドレイン電極。

Claims

主表面（１ａ）及び該主表面の反対面である裏面（１ｂ）を有し、炭化珪素よりなる第１導電型の半導体基板（１）と、
前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２）と、
前記半導体層の表層部の所定領域に形成され、所定深さを有する第２導電型のベース領域（３）と、
前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第１導電型のソース領域（４）と、
前記ベース領域のうち前記ソース領域及び前記半導体層に挟まれた部分の上に形成されたゲート絶縁膜（７）と、
前記ゲート絶縁膜の上に形成されたゲート電極（８）と、
前記ベース領域及び前記ソース領域と接触するように形成されたソース電極（１０）と、
前記半導体基板（１）の裏面に形成されたドレイン電極（１１）とを備える炭化珪素半導体装置において、
前記ゲート電極の下に形成されるチャネル領域を流れる電流の方向が［１１−２０］に設定されていることを特徴とする炭化珪素半導体装置。
主表面（１ａ）及び該主表面の反対面である裏面（１ｂ）を有し、炭化珪素よりなる第１導電型の半導体基板（１）と、
前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２）と、
前記半導体層の表層部の所定領域に形成され、所定深さを有する第２導電型のベース領域（３）と、
前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第１導電型のソース領域（４）と、
前記ベース領域の表面部及び前記半導体層の表面部において、前記ソース領域と前記半導体層とを繋ぐように形成された、炭化珪素よりなる表面チャネル層（５）と、
前記表面チャネル層の表面に形成されたゲート絶縁膜（７）と、
前記ゲート絶縁膜の上に形成されたゲート電極（８）と、
前記ベース領域及び前記ソース領域と接触するように形成されたソース電極（１０）と、
前記半導体基板（１）の裏面に形成されたドレイン電極（１１）とを備える炭化珪素半導体装置において、
前記表面チャネル層に形成されるチャネル領域を流れる電流の方向が［１１−２０］に設定されていることを特徴とする炭化珪素半導体装置。
主表面（３１ａ）及び該主表面の反対面である裏面（３１ｂ）を有し、前記主表面側に第１導電型の半導体層（３２）が備えられた炭化珪素よりなる半導体基板（３１）と、
前記半導体層の表層部の所定領域に形成された第２導電型のウェル領域（３３）と、
前記ウェル領域の表層部の所定領域に形成され、該ウェル領域の深さよりも浅い第１導電型のソース領域（３４）及びドレイン領域（３５）と、
前記ウェル領域のうち、前記ソース領域と前記ドレイン領域の間の上に形成されたゲート絶縁膜（３７）と、
前記ゲート絶縁膜の上に形成されたゲート電極（３８）と、
前記ソース領域に電気的に接続されたソース電極（４０）と、
前記ドレイン領域に電気的に接続されたドレイン電極（４１）と、
前記ウェル領域上に形成され、該ウェル領域を電位固定するための基板電極（４３）とを備える炭化珪素半導体装置において、
前記ゲート電極の下に形成されるチャネル領域を流れる電流の方向が［１１−２０］に設定されていることを特徴とする炭化珪素半導体装置。
主表面（３１ａ）及び該主表面の反対面である裏面（３１ｂ）を有し、前記主表面側に第１導電型の半導体層（３２）が備えられた炭化珪素よりなる半導体基板（３１）と、
前記半導体層の表層部の所定領域に形成された第２導電型のウェル領域（３３）と、
前記ウェル領域の表層部の所定領域に形成され、該ウェル領域の深さよりも浅い第１導電型のソース領域（３４）及びドレイン領域（３５）と、
前記ソース領域及び前記ドレイン領域の間に位置する前記ウェル領域の表面部に形成された、炭化珪素よりなる表面チャネル層（３６）と、
前記表面チャネル層の表面に形成されたゲート絶縁膜（３７）と、
前記ゲート絶縁膜の上に形成されたゲート電極（３８）と、
前記ソース領域に電気的に接続されたソース電極（４０）と、
前記ドレイン領域に電気的に接続されたドレイン電極（４１）と、
前記ウェル領域上に形成され、該ウェル領域を電位固定するための基板電極（４３）とを備える炭化珪素半導体装置において、
前記表面チャネル層に形成されるチャネル領域を流れる電流の方向が［１１−２０］に設定されていることを特徴とする炭化珪素半導体装置。
前記ベース領域と前記ソース領域は、共に、平面形状が多角形を成しており、該多角形のうちの少なくとも一辺は［１−１００］に設定されていることを特徴とする請求項１又は２に記載の炭化珪素半導体装置。
前記多角形は、各内角が略等しい六角形であることを特徴とする請求項５に記載の炭化珪素半導体装置。
前記半導体基板は、前記主表面の法線の方向が＜０００１＞方向に対して所定角度を有するオフ基板であり、前記チャネル領域を流れる電流の方向が、前記主表面の法線の方向と＜０００１＞法線を含む平面内にあり、かつ、前記主表面の法線と垂直を成すオフ方向に対して垂直に設定されるようにオフ方向が設定されていることを特徴とする請求項１又は２又は５又は６に記載の炭化珪素半導体装置。
前記ベース領域と前記ソース領域は、共に、平面形状がストライプ形状を成しており、該ストライプ形状の長辺はオフ方向に対して平行に設定されていることを特徴とする請求項７に記載の炭化珪素半導体装置。
主表面（１ａ）及び該主表面の反対面である裏面（１ｂ）を有し、炭化珪素よりなる第１導電型の半導体基板（１）と、
前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２）と、
前記半導体層の表層部の所定領域に形成され、所定深さを有する第２導電型のベース領域（３）と、
前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第１導電型のソース領域（４）と、
前記ベース領域のうち前記ソース領域及び前記半導体層に挟まれた部分の上に形成されたゲート絶縁膜（７）と、
前記ゲート絶縁膜の上に形成されたゲート電極（８）と、
前記ベース領域及び前記ソース領域と接触するように形成されたソース電極（１０）と、
前記半導体基板（１）の裏面に形成されたドレイン電極（１１）とを備える炭化珪素半導体装置において、
前記ベース領域及び前記ソース領域は、共に、平面形状が六角形を成しており、該六角形の各辺それぞれが［１−１００］に設定されていることを特徴とする炭化珪素半導体装置。