WO2004109306A1 - 被検査体の電気的特性を検査する検査方法及び検査装置 - Google Patents

被検査体の電気的特性を検査する検査方法及び検査装置 Download PDF

Info

Publication number
WO2004109306A1
WO2004109306A1 PCT/JP2004/008300 JP2004008300W WO2004109306A1 WO 2004109306 A1 WO2004109306 A1 WO 2004109306A1 JP 2004008300 W JP2004008300 W JP 2004008300W WO 2004109306 A1 WO2004109306 A1 WO 2004109306A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
probe
pair
flitting
mounting table
Prior art date
Application number
PCT/JP2004/008300
Other languages
English (en)
French (fr)
Inventor
Shigekazu Komatsu
Tadatomo Suga
Toshihiro Itoh
Kenichi Kataoka
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to EP04745857A priority Critical patent/EP1637893B1/en
Priority to DE602004010116T priority patent/DE602004010116T2/de
Publication of WO2004109306A1 publication Critical patent/WO2004109306A1/ja
Priority to US11/296,482 priority patent/US7262613B2/en
Priority to US11/543,777 priority patent/US20070063725A1/en
Priority to US12/007,403 priority patent/US7688088B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • the present invention relates to an inspection method and an inspection device for inspecting electrical characteristics of a device under test. More specifically, inspecting the electrical characteristics of a device under test, such as a single device (eg, a power transistor), or each device under test, such as a plurality of devices formed on a single substrate.
  • the present invention relates to an inspection method and an inspection apparatus that can perform the inspection.
  • the mounting table on which the device under test is mounted is electrically connected to an electrode (eg, a collector electrode) formed on the back surface of the device under test.
  • an electrode eg, a collector electrode
  • Patent Literature 1 and Patent Literature 2 disclose techniques for electrically contacting the surface of a mounting table with a collector electrode formed on the back surface of a device under test.
  • Patent Document 1 Japanese Unexamined Patent Publication No. Sho 63-258080
  • a voltage application electrode for applying a voltage to the semiconductor wafer and an electrode for measuring the voltage of the semiconductor wafer are provided on the mounting surface of the device. It has a pressure measuring electrode.
  • this mounting table at least a part of the voltage applying electrode and the voltage measuring electrode is formed in a band shape. These electrodes are alternately arranged on the mounting surface of the mounting table. Such a configuration prevents a measurement result from being different due to a difference in position on a semiconductor wafer where a plurality of semiconductor chips are formed.
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2-1666674, claims, and page 17, upper right column, line 17 to page 3, upper left column, line 3) is of the same type as Patent Document 1.
  • a table is disclosed.
  • the mounting surface of this mounting table is divided into 2 N surfaces (N is an integer of 2 or more), and voltage application electrodes and voltage measurement electrodes are formed alternately on each surface.
  • This mounting table can provide the same operational effects as in Patent Document 1.
  • Patent Document 3 Japanese Unexamined Patent Application Publication No. 11-164385 (claims, and paragraphs [0000] to [0000]) discloses a technique relating to props.
  • the connection node of the device and the probe are kenolevin-connected, and each of the two probes is placed close to each other so that they can be electrically connected to one connection pad.
  • the probe is pressed by the connection pad, and when the two come into contact, the probe is elastically deformed, and comes into contact with the connection pad with the tips of the two probes approaching at a small interval.
  • an inspection method for inspecting electrical characteristics of a device under test W ' is as follows Providing: (a) placing an object to be inspected on a mounting surface of a mounting table, wherein the mounting surface of the mounting table includes at least one third electrode pair;
  • the third electrode pair has a first electrode and a second electrode
  • the device under test has a first surface and a second surface
  • the first surface has at least one conductive layer.
  • the object to be inspected is mounted on the mounting surface of the mounting table so that the conductive layer is in contact with the third electrode pair, comprising: Q; (b) at least the mounting table; A voltage is applied between one third electrode pair to generate a flitting phenomenon, and an electric path is formed between the third electrode pair and the conductive layer by using the flitting phenomenon.
  • the inspection method preferably further comprises one of the following (1) to (4) or a combination of a plurality of the (1) to (4).
  • the third electrode pair After forming an electric path between the third electrode pair and the conductive layer, the third electrode pair is connected to a test circuit.
  • the method further comprises the following (c): (c) at least one fourth surface on the second surface of the test object. At least one probe pair is brought into contact with the electrode P of each probe, a voltage is applied between the probe pairs, a flitting phenomenon occurs, and each probe pair uses the flitting phenomenon. An electric path is formed between the first electrode and the fourth electrode.
  • the above devices are power devices.
  • an inspection device for inspecting electrical characteristics of a device under test.
  • the inspection apparatus comprises: a mounting table on which at least one test object is mounted (the mounting table has a mounting surface on which the test object is mounted; A third electrode pair); a probe card 12 having a plurality of probes arranged above the mounting table; and at least one electrode in contact with an electrode on the second surface of the device under test.
  • a first flitting power supply for applying a flitting voltage between one pair of probes and the electrodes; the first pair of electrodes on the first surface of the device under test and the conductive layer of the mounting table;
  • the inspection device further includes the following (5).
  • the test object has a first surface and a second surface, the first surface has at least one conductive layer Q, and the second surface has at least one fourth layer.
  • the test object is mounted on the mounting surface of the mounting table so that the electrode P is provided and the conductive layer is in contact with the third electrode pair.
  • FIG. 1A is a side view showing a main part of an embodiment of the inspection device of the present invention.
  • FIG. 1B is a schematic diagram showing a connection relationship between a probe pair, a power supply for flitting, and a test circuit.
  • Fig. 2 is a diagram to explain the phenomenon of flitting between the probe pair of the inspection device shown in Fig. 1A and IB and the electrode of the device. It is a schematic diagram.
  • FIG. 3 is a circuit diagram showing another flitting circuit used in the inspection apparatus shown in FIGS. 1A and 1B.
  • FIG. 4A is a plan view showing the relationship between the mounting table and the device of the inspection apparatus shown in FIGS. 1A and 1B.
  • FIG. 4B is a cross-sectional view showing the relationship between the mounting table and the device of the inspection device shown in FIGS. 1A and 1B.
  • Patent Literatures 1 and 2 disclose a collector electrode formed on the back surface of a plurality of power devices and a two-electrode formed on a mounting surface of a mounting table when electrically connected.
  • the adverse effect of the internal resistance of the collector electrode on the measurement results can be reduced.
  • no measures have been taken regarding the connection between the probe and the electrodes of the device. Therefore, as in the prior art, the probe is pressed against the electrode, thereby removing the oxide film on the electrode and bringing the probe into electrical contact with the electrode. For this reason, the probe and the electrode may be damaged.
  • the contact between the probe and the electrode becomes unstable, and a large current is applied. This may cause sparks and damage the probe. Loss that occurs in the electrical path between the probe and the electrode causes malfunctions, etc., preventing accurate inspection.
  • Patent Document 3 can prevent the effect of foreign matter attached to the probe, but presses the probe against the connection pad in the same manner as before in order to contact the connection pad with the probe. .
  • Patent Document 1 c BEST MODE FOR CARRYING OUT THE INVENTION
  • Embodiments of the present invention can solve at least one of the above problems.
  • Embodiments of the present invention can be configured to form a stable electrical path with the device without damaging or wearing the probe.
  • the embodiment of the present invention is intended to ensure that electrical connection can be made, and that a stable inspection can be performed without malfunction. Can be configured.
  • the inspection apparatus 10 includes a device to be inspected (for example, one device, one or a plurality of devices formed on a substrate W such as a wafer) W ′ And a plurality of probes 13 placed above the mounting table 11 (preferably, the mounting table can be moved horizontally and vertically).
  • a device to be inspected for example, one device, one or a plurality of devices formed on a substrate W such as a wafer
  • a plurality of probes 13 placed above the mounting table 11 preferably, the mounting table can be moved horizontally and vertically.
  • the substrate and the device to be inspected are referred to as “wafer” and “device”, respectively.
  • the test was performed with the probes 13 of the probe card 12 in contact with the fourth electrode P formed on the second surface 32 of the device W.
  • the probe card 12 is a type in which the probe contacts the electrodes of multiple devices on the wafer at once. There may be. Using a contact card with a single contact allows you to inspect multiple devices with a single contact.
  • the probe 13 includes a first probe 13A for applying a flitting voltage and a second probe 13B for detecting a current of the flitting voltage. It is preferable that and be paired.
  • a plurality of probe pairs 13 composed of first and second probes 13A and 13B are brought into contact with one electrode (hereinafter, a pair of first and second probes 13A and 13B).
  • Probes 13A and 13B are referred to as "probe vs. 13").
  • Each of the probe pairs 13 is connected to a switching power supply 15 and a test circuit 16 via a relay switch 14 as shown in FIG. be able to.
  • the first flitting power supply 15 is connected to the first flitting power supply 15.
  • a voltage is applied from the power supply 15 between the first probe 13 A and the second probe 13 B of the probe pair 13. This voltage causes a fritting phenomenon, and the insulating film such as an oxide film on the fourth electrode (for example, aluminum) P is broken, and the first and second probes 13A , 13B are in electrical contact with the fourth electrode, and an electrical path is formed between them.
  • the probe pair 13 can be pressed with a small pressure (for example, 0.1 to 1.0 OgZ).
  • a semiconductor driver 14A or the like is incorporated in the flitting circuit, and a plurality of probe pairs 13 A voltage may be applied to the electrodes at the same time to cause a flitting phenomenon at the same time. In this case, the re-switching can be omitted.
  • the diode 15B is described in the flitting circuit shown in FIG. This diode 15B can be arranged in the opposite direction to that of FIG. 3 and can be omitted in some cases.
  • a plurality of (two in this figure) probe pairs 13 contact one fourth electrode P.
  • the contact resistance between the first and second probes 13A and 13B and the fourth electrode P varies depending on the variation in the oxide film thickness on the fourth electrode P, etc. ⁇ R 4. Since the contact resistances R1 to R4 are connected in parallel, the total number of probe resistances decreases as the number of probe pairs 13 increases.
  • the plurality of probe pairs 13 can form an integrated electric circuit.
  • the probe card 12 it is possible to perform a dynamic test, a switching test, and the like of a power device to which a large current and a large voltage are applied, in a wafer state.
  • the number of probe pairs 13 can be set appropriately according to the magnitude of current or voltage.
  • FIGS. 4A and 4B show the mounting table 11 of the inspection device 10 that can be used for power device inspection.
  • a plurality of third electrode pairs 17 are formed on the mounting surface 11 C of the mounting table 11.
  • a plurality of (for example, 16 pairs) third electrode pairs 17 each including a first electrode 17A and a second electrode 17B are formed.
  • Each of these electrode pairs 17 has first and second electrodes 17 A and 17 B, similarly to the pair of electrodes 13.
  • the third electrode pair 17 is switched and connected to the second power supply 19 for flitting and the test circuit 20 via the relay switch 18 (FIG. 4B).
  • Second Flitting Power Supply 1 9 can share the first flitting power supply 15 (FIG. 1B).
  • the third electrode pair 17 When the third electrode pair 17 is connected to the power supply for flitting 19, the voltage from the power supply for flitting 19 causes a flitting phenomenon.
  • the first and second electrodes 17 A and 17 B of the third electrode pair 17 are formed on the first surface 31 of the wafer W or the device W ′ (for example, a power device). layer
  • the first and second electrodes 17A and 17B of the third electrode pair 17 are adjacent to each other as a whole, as shown in FIG. 4A. They are arranged in a box shape.
  • the third electrode pair 17 can be arranged over the entire rear surface of the wafer W.
  • the third electrode pairs 17 are formed on the common electrode formed on the back surface of the wafer W or the device W ′. Can be electrically connected with less deviation depending on the location. As a result, an inspection with few errors can be performed.
  • the relay switch 18 When electrically connected, the relay switch 18 connects the third electrode pair 17 to the second fitting power supply 19, as shown in FIG. 4B.
  • the third electrode pair 17 When switched to 20, the third electrode pair 17 is connected to the test circuit 20 from the power supply of the flitting power supply 19.
  • the first electrode 17A is connected to a signal line for monitoring
  • the second electrode 17B is connected to a signal line for inspection.
  • the test circuit 20 With the third electrode pair 13 securely and stably electrically connected to the conductive layer Q of the device, the test circuit 20 is connected to the device. Electrical characteristics can be inspected reliably and accurately.
  • the mounting table 11 can be formed of ceramic such as aluminum nitride. As shown in FIG. 4B, a copper plating layer 11A is formed on the mounting surface 11C. A plurality of electrode pairs 17 are formed on the copper plating layer 11A. An insulating film (for example, polyimide resin film) 11B may be laminated on the copper plating layer 11A between the first and second electrodes 17A and 17B. It is preferable that the insulating film 11 B electrically insulates the adjacent electrodes 17 A and 17 B. It is preferable to form, for example, a step of about 1 / m between the surface of the third electrode pair 17 and the surface of the polyimide resin film 11B. The wafer W or the device W contacts only the third electrode pair 17.
  • a copper plating layer 11A is formed on the mounting surface 11C.
  • a plurality of electrode pairs 17 are formed on the copper plating layer 11A.
  • An insulating film (for example, polyimide resin film) 11B may be laminated on the copper plat
  • the first and second electrodes 17A17B are connected to the outer periphery of the mounting surface 11C.
  • the bits 21 are arranged. These nodes 21 can be arranged to surround a plurality of third electrode pairs 17.
  • the pad 21 is laminated on the copper plating layer 11A similarly to the first and second electrodes 17A and 17B, and a polyimide resin film is provided between the pads 21. Preferably, it is electrically insulated by 1 1 B.
  • Each electrode 17 A, 17 B of the third electrode pair 17 is connected to the relay switch 18 via the pad 21.
  • the mounting table 11 is preferably formed with an exhaust passage 22 that opens on the surfaces of the first and second electrodes 17A and 17B. These exhaust passages 22 penetrate from the front surfaces of the first and second electrodes 17 A and 17 B to the back surface of the mounting table 11.
  • Vacuum jacket 23 is attached to the back of mounting table 1 1
  • the vacuum jacket 23 is connected to a vacuum exhaust device 22A.
  • the vacuum evacuation device 22 A evacuates the inside of the vacuum jacket in the direction of the arrow, and vacuum-adsorbs the wafer W or device W onto the electrode pair 17.
  • FIG. 4B An example of an inspection method using the inspection device of the present embodiment will be described.
  • a device eg, a power device
  • the conductive layer Q provided on the first surface 31 of the device comes into contact with a plurality of third electrode pairs 17 provided on the mounting surface 11C of the mounting table.
  • the wafer W is vacuum-adsorbed onto the electrode pair 17 by the vacuum evacuation device, and the wafer W is fixed on the mounting table 11.
  • the mounting table 1 1 moves to just below the probe card 12.
  • the mounting table 11 rises, and the fourth electrode P on the second surface 32 of the device W contacts the probe pair 13 of the probe card 12. Further, the mounting table 11 is overdriven by about 5 O / z rn, and the probe pair 13 contacts the fourth electrode P of the device W (W) with a needle pressure of about 1 (see FIG. 1A). , Figure 2 ) .
  • a relay switch 18 connects the third electrode pair 17 to the second power supply 19 for flitting.
  • a voltage is applied between the second power supply 19 for fritting and the third electrode pair 17.
  • a fritting phenomenon occurs, causing a circuit between the electrodes 17A and 17B of the plurality of third electrode pairs 17 and the conductive layer Q on the first surface of the device. It is formed.
  • a relay switch 14 connects a first power supply 15 for flitting to the probe pair 13. No. Apply voltage to the probe pair 13 from the flitting power supply 15 of 1. A flitting phenomenon occurs, and an electric path is formed between each probe 13A, 13B of the plurality of probe pairs 13 and the fourth electrode P of the device. By this electric path, the third electrode pair 17 on the mounting table 11 side and the conductive layer Q on the first surface 31 of the device W are stably and electrically connected.
  • the relay switch 18 switches the plurality of third electrode pairs 17 from the second flitting power supply 19 to the test circuit 20.
  • the relay switch 14 switches the plurality of probe pairs 13 from the first power supply 15 for flitting to the test circuit 16.
  • the wafer W or the device W ′ is mounted on the mounting table 11, and the probe pair 13 is brought into contact with each of the fourth electrodes P. And are preferred. Apply a flitting voltage to each of the probe pairs 13 to cause a flitting phenomenon. An electric path is formed between each of the probes 13A and 13B of the probe pair 13 and the fourth electrode P by using the flitting phenomenon. As a result, the probe pair 13 and the fourth electrode P can be electrically connected reliably with extremely low stylus pressure. The first and second probes 13A and 13B of the probe pair 13 are not damaged or worn out between the fourth electrode P of the device and each of the probes 13A and 13B.
  • a plurality of third electrode pairs 17 formed on the mounting surface 11 C of the mounting table 11 and the first surface 3 1 of the wafer W or the device are formed. It is preferable to apply a fritting voltage to the plurality of third electrode pairs 17 in a state in which the conductive layer (collector electrode) is in contact with the conductive layer (collector electrode) to generate a flitting phenomenon.
  • the probe pair 13 is connected to a test circuit, and the plurality of third electrodes 13 are connected.
  • each electrode pair 17 is connected to the test circuit 20 respectively. Is preferred.
  • the test circuits 16 and 20 can reliably perform the electrical characteristics inspection of the device.
  • the mounting table 11 is provided with an exhaust passage opening at the upper surface of each of the electrodes 17 A and 17 B on the mounting surface 11 C of the mounting table 11.
  • the wafer W can be securely fixed on each of the electrodes 17A and 17B, and the electrodes 17A and 17B and the conductive layer Q on the first surface 31 of the device can be easily connected. Easy and electrical connection 08300
  • each electrode 17 A, 17 B of the third electrode pair 17 is provided on the outer peripheral edge of the mounting surface 11 C of the mounting table 11. New Each electrode pair 17 can be easily connected to the relay switch 16 via the pad 21.
  • the present invention is not limited to the above-described embodiments at all, but may be applied to a third electrode formed on the mounting surface 11 C of the probe and the electrode of the device or the mounting table by utilizing the flitting phenomenon.
  • An inspection method and an inspection apparatus that electrically connect the electrode pair and the conductive layer Q on the first surface of the device are included in the present invention.
  • a stable electric circuit can be formed between the probe and the device without damaging or wearing the probe, and the electric connection can be reliably performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

該載置台１１の載置表面１１Ｃに形成した少なくとも1対の第３の電極対１７を、被検査体の第1の表面３１に形成した導電層Ｑに接触させ、両者間にフリッティング現象を利用して電路を形成する。

Description

明 細 書
被検査体の電気的特性を検査する検査方法及び検査装置 技術分野
本発明は、 被検査体の電気的特性を検査する検査方法及び 検査装置に関する。 更に詳しく は、 1 つのデバイ ス （例、 パ ワー ト ラ ンジスタ） 等の被検査体や、 一枚の基板に形成され た複数のデバイス等の各被検査体の電気的特性を検査する こ とができ る検査方法及び検査装置に関する。
背景技術
ノ ヮ一 ト ランジスタ等のデバイスの電気的特性を検査する 時には、 大電流、 大電圧を印加する。 このため、 プローブを デバイスの電極に確実に接触させる こ とが必要である。 また パワー ト ラ ンジスタ等のデバイ スの場合には、 被検査体を載 置する载置台と被検査体の裏面に形成された電極 （例えば、 コ レク タ電極） と を電気的に接続し、 この接続状態で被検査 体の電気的特性を検査する時には、 載置台表面と被検査体の 裏面に形成されたコ レク タ電極と を確実に接触させる こ とが 必要である。
特許文献 1及び特許文献 2 は、 載置台の表面と被検査体の 裏面に形成されたコ レク タ電極と を電気的に接触させる技術 を開示している。
特許文献 1 (特開昭 6 3 — 2 5 8 0 3 6 号公報） （特許請 求の範囲、 及び第 2頁右上欄第 2行〜左下欄第 7行） に記載 の技術は、 載置台の載置表面に、 半導体ウェハに電圧を印加 する電圧印加電極と半導体ウェハの電圧を測定するための電 圧測定電極を備えている。 この載置台において、 電圧印加電 極および電圧測定電極の少なく と も一部は帯状に形成される これらの電極は載置台の載置表面上に交互に配置される。 こ のよ う な構成は、 複数の半導体チップが形成された半導体ゥ ェハ上の位置の違いによ り 測定結果に違いが生じる こ と を防 止する。
特許文献 2 (特開平 2 — 1 6 6 7 4 6号公報、 特許請求の 範囲、 及び第 2頁右上欄第 1 7行〜第 3頁左上欄第 3行） は 特許文献 1 と 同種の載置台が開示されている。 こ の載置台の 載置表面は 2 N (Nは 2以上の整数） に面分割され、 電圧印 加電極及ぴ電圧測定電極は各面上で交互に形成される。 この 載置台は、 特許文献 1 と 同様の作用効果が奏する こ とができ る。
特許文献 3 (特開平 1 1 一 6 4 3 8 5号公報 （特許請求の 範囲、 及び段落 [ 0 0 0 6 ] 〜段落 [ 0 0 0 7 ] ) は、 プロ ープに関する技術.を開示する。 この技術は、 デバイ スの接続 ノ ッ ドとプロープと をケノレビン接続する。 2本のプローブの 各々 は、 接続パッ ド 1個に対して電気的に接続可能なよ う に 近接して配設される と共に、 プローブが接続パッ ドに押圧さ れ、 両者が接触した と きに、 プローブは弾性変形し、 2本の プローブの先端が微小間隔で接近した状態で、 接続パッ ドに 接触する。
発明の開示
本願発明の第 1 の観点に従って、 被検査体 W' の電気的特 性を検査する検査方法が提供される。 該検查方法は下記を 具備する ： （a)載置台の載置表面上に被検査体を載置する、 こ こで、 該載置台の載置表面は少なく と も 1 対の第 3 の 電極対を備え、
第 3 の電極対は第 1 の電極と第 2 の電極を有し、 被検査体は 第 1 の表面と第 2 の表面と を有し、 第 1 の表面は少な く と も 1 つの導電層 Qを備え、 該導電層が該第 3 の電極対に接触す る よ う に、 被検査体は载置台の載置表面上に載置される ； (b)上記載置台上の少なく と も 1 つの第 3 の電極対間に電圧 を印加して、 フ リ ツティ ング現象を発生させ、 該フ リ ツティ ング現象を利用 して該第 3 の電極対と該導電層と の間に電路 を形成する。
該検査方法は、 さ らに、 下記（1 )〜（4)の内の 1 つを、 或い は（1 )〜（4)の内の複数を組み合わせて具備する こ と が好ま し い
( 1 )第 3 の電極対と導電層 と の間に電路を形成 した後、 第 3 の電極対をテス ト回路に接続する。
(2)該工程（b)の前に、 後に、 或いは同時に、 さ らに、 下記（c) を具備する ： （c)該被検査体の第 2 の表面上の少なく と も 1 つの第 4 の電極 P に、 少なく と も 1 つのプローブ対を接触さ せ、 プローブ対間に電圧を印加し、 フ リ ツティ ング現象を発 生させ、 フ リ ツティ ング現象を利用 してプローブ対の各プロ 一プと第 4 の電極と の間に電路を形成する。
(3 )—対のプローブ対と第 4 の電極と の間に電路を形成 した 後、 プローブ対の中の少なく と も 1 つのプローブをテス ト回 路に接続する。 (4)上記デバイスはパワー系のデバイスである。
本願発明の第 2 の観点に したがって、 被検査体の電気的特 性を検査するための検査装置が提供される。 該検査装置は、 下記を具備する ： 少な く と も 1 つの被検査体を載置する載置 台 （該載置台は該被検査体を载置する載置表面を備え、 載置 表面は少なく と も 1 対の第 3 の電極対を備える） ； 載置台の 上方に配置された、 複数のプローブを有するプローブカー ド 1 2 ; 被検査体の第 2 の表面の電極に接触する少なく と も 1 対のプローブ対と前記電極との間にフ リ ッティ ング用電圧を 印加する第 1 のフ リ ッティ ング用電源 ； 被検査体の第 1 の表 面の電極対と載置台の導電層との間にフ リ ッティ ング用電圧 を印加する第 2 のフ リ ッティ ング用電源。
該検査装置は、 さ らに、 下記（5 )を具備する こ と が好ま し い。 （5 )被検査体は第 1 の表面と第 2 の表面と を有し、 第 1 の表面は少なく と も 1 つの導電層 Qを備え、 第 2 の表面は少 なく と も 1 つの第 4 の電極 Pを備え、 該導電層が第 3 の電極 対に接触する よ う に、 被検査体は載置台の載置表面上に載置 される。
図面の簡単な説明
図 1 Aは、 本発明の検査装置の一実施形態の要部を示す側 面図である。
図 1 B は、 プローブ対と 、 フ リ ツティ ング用電源及びテス ト回路と の接続関係を示す模式図である。
図 2 は、 図 1 A、 I B に示す検査装置のプローブ対とデバ イ スの電極との間でのフ リ ッティ ング現象を説明するための 模式図である。
図 3 は、 図 1 A、 I Bに示す検査装置に用いられる他のフ リ ッティ ング回路を示す回路図である。
図 4 Aは、 図 1 A、 I B に示す検査装置の載置台とデバィ ス との関係を示す平面図である。
図 4 B は、 図 1 A、 I B に示す検査装置の載置台とデバィ ス と の関係を示す断面図である。
特許文献 1、 2 の発明は、 複数のパワーデバイ スの裏面に 形成されたコ レク タ電極と、 載置台の載置表面に形成された 二種の電極と を電気的に接続した時のコ レク タ電極の内部抵 抗が測定結果に及ぼす悪影響を軽減する こ と ができる。 しか し、 プローブとデバイスの電極と の接続に関する対策はなに も採られていない。 従って、 従来と同様に、 プローブを電極 に押圧する こ と によ り 、 電極上の酸化膜を削 り 取ってプロ一 ブを電極に電気的に接触させる。 このため、 プローブや電極 が傷つく 虞がある。 パワーデバイ スの場合、 ボンディ ングェ 程での不良を避けるために、 針痕の大き さ、 深さが制限され ている場合には、 プローブと電極の接触が不安定にな り 、 大 電流を印加する とスパークが発生し、 プローブが損傷する虞 がある。 プローブと電極の電路中に発生する損失は誤動作等 を生じせしめ、 正確な検査が行えない。
特許文献 3 に記載のプローブは、 プローブに付着した異物 の影響を防止する こ とができ るが、 接続パッ ドとプローブと を接触させるために、 従来と 同様にプローブを接続パッ ドに 押圧する。 この結果、 特許文献 1 の技術と 同様の課題がある c 発明を実施するための最良の形態
本発明の実施の形態は、 上記課題の内の少なく と も 1 つを 解決する こ とができる。 本発明の実施の形態は、 プローブを 損傷した り 、 消耗する こ となく 、 デバイス との間で安定した 電路を形成する よ う に構成される こ と ができ る。 本発明の実 施の形態は、 電気的な接続を確実に行 う こ とができ る よ う に , 延いては誤動作する こ と なく 安定した検査を確実に行 う こ と ができる よ う に構成される こ とができ る。
以下、 図 1 A〜図 4 に示す実施の形態に基づいて本発明を 説明する。 本実施の形態の検査装置 1 0 は、 図 1 Aに示すよ う に、 被検査体 （例えば、 1 つのデバイ ス、 ウェハ等の基板 Wに形成された 1 つ或いは複数のデバイス等） W ' を載置す る载置台 1 1 (この載置台は水平方向及ぴ上下方向に移動で き る こ とが好ま しい） と、 載置台 1 1 の上方に配置された複 数のプローブ 1 3 を備えるプローブカー ド 1 2 と を備える こ とができ る （以下、 基板、 被検査体を各々 「ウェハ」 、 「デ バイ ス」 と記す） 。 図 1 A , B に示すよ う に、 プロープカー ド 1 2 の複数のプローブ 1 3 をデバイス W， の第 2の表面 3 2 に形成された第 4 の電極 Pに接触させた状態で、 テス ト回 路 1 6 からプローブ 1 3 を介して測定用信号をデバイスに伝 える こ と によ り 、 デバイスの電気的特性を検査する。 これら プローブ 1 3 の先端の径は約 2 0 /x mとする こ と ができ、 プ ロープ 1 3 はタ ングステン等の導電性の金属によ って形成さ れる こ とができ る。 プローブカー ド 1 2 は、 そのプローブを ウェハ上の複数のデバイスの電極に一括接触させるタイプで あっても良い。 一括接触するプローブカー ドを使用する と、 一回の接触で複数のデバイスを検査する こ と ができ る。
プローブ 1 3 は、 図 1 Bに示すよ う に、 フ リ ツティ ング用 電圧を印加する第 1 のプローブ 1 3 Aと、 フ リ ツティ ング用 電圧の電流を検出する第 2 のプローブ 1 3 B と が対をなす構 成とする こ とが好ま しい。 そ して、 一つの電極には第 1 、 第 2 のプローブ 1 3 A、 1 3 B力 らなる複数のプローブ対 1 3 が接触する よ う にしてある （以下、 一対の第 1 、 第 2 のプロ ーブ 1 3 A、 1 3 B を 「プローブ対 1 3」 と記す） 。 プロ一 ブ対 1 3 の各々 は、 図 I Bに示すよ う に、 リ レースィ ッチ 1 4 を介してフ リ ッティ ング用電源 1 5 とテ ス ト回路 1 6 に、 切 り 替えて接続する こ とができ る。
リ レースイ ッチ 1 4 を介して、 プローブ対 1 3 を第 1 の フ リ ツティ ング用電源 1 5 に接続した時には、 図 2 に模式的に 示すよ う に、 第 1 のフ リ ツティ ング用電源 1 5 からプローブ 対 1 3 の第 1 のプローブ 1 3 A と第 2のプローブ 1 3 B間に 電圧を印加する。 こ の電圧によ り 、 フ リ ツティ ング現象が発 生し、 第 4の電極 （例えば、 アルミニウム製） P上の酸化膜 等の絶縁被膜は破られ、 第 1 、 第 2のプローブ 1 3 A、 1 3 Bは第 4 の電極に電気的に接触 し、 両者間に電路が形成され る。 フ リ ツティ ング現象を利用する こ と によ り 、 電極上に酸 化膜が形成されていても、 プローブ対 1 3 を小さいな圧 （例 えば 0 . 1〜 1 . O g Z本） で電極に電気的に接触させる こ とができ る。 この結果、 電極或いはプローブを機械的に傷つ ける こ と が少な く 、 確実に該電路を形成する こ とができ る。 こ こでフ リ ツティ ング現象は、 金属 （本発明では電極） の 表面に形成された酸化膜等の絶縁被膜に電圧を印加し、 その 電位傾度が 1 0 5〜 1 0 6 Vノ c m程度になる と 、 電流が流 れ、 絶縁被膜が破壌される現象をい う。
ノ ヮ一デバイスにおいて、 1 つの電極に多数の電路を形成 する場合には、 図 3 に示すよ う に、 フ リ ツティ ング回路中に 半導体 ドライバー 1 4 A等を組み込み、 複数のプローブ対 1 3 に同時に電圧を印加 し、 フ リ ッティ ング現象を同時に発生 させても良い。 この場合には、 リ レースィ ッチは省.略する こ とができ る。
図 3 に示されたフ リ ツティ ング回路には、 ダイオー ド 1 5 B が記載されている。 このダイオー ド 1 5 B は、 図 3 と は逆の 向に配置する こ と もできる と と もに、 場合によっては、 省略 する こ と もでき る。
図 2 において、 複数 （同図では 2対） のプローブ対 1 3 が 一つの第 4 の電極 P に接触する。 第 1 、 第 2 のプローブ 1 3 A、 1 3 B と第 4の電極 P との間の接触抵抗値は、 第 4 の電 極 P上の酸化膜厚のバラツキ等によって、 異る値 R 1〜 R 4 である こ と が在り得る。 接触抵抗 R 1〜 R 4 は並列に接続さ れるため、 プローブ対 1 3 が増えるほど全体の接触抵抗は低 減する。
フ リ ツティ ング現象によ り 、 第 1 、 第 2 のプローブ 1 3 A、 1 3 B と第 4 の電極 P と の間に電路が形成され、 第 1 、 第 2 のプローブ 1 3 A、 1 3 B は第 4 の電極 P に安定して電気的 に接続される こ とができ る。 この状態で、 図 1 B に示すよ う に、 リ レースイ ッチ 1 4 をフ リ ッティ ング電源 1 5 からテス ト回路 1 6 に切 り 替えて接続する。 すなわち、 第 1 のプロ一 プ 1 3 Aをテス ト回路 1 6 のモニター用の信号線に接続し、 第 2 のプローブ 1 3 B をテス ト回路 1 6 の検查用の信号線に 接続する。 テス ト回路 1 6 は、 デバイスの電気的特性を確実 且つ正確に検査する こ とができ る。
各プローブ対 1 3 の第 1 、 第 2 のプローブ 1 3 A、 1 3 B と第 4 の電極 P と の間に電路が形成される こ とから、 第 1、 第 2 のプローブ 1 3 A、 1 3 B に印加する電圧が低く ても、 複数のプローブ対 1 3 は一つに纏まった電路を形成する こ と ができ る。 このプローブカー ド 1 2 を用いる こ と によって、 大電流、 大電圧を印加するパワーデバイ スのダイナミ ック試 験、 スィ ツチング試験等の検査をウェハ状態のままで行 う こ とができ る。 電流または電圧の大き さ に応 じてプローブ対 1 3 の数を適宜設定する こ とができ る。
図 4 A， 4 Bはパワーデバイ スの検査に使用できる検査装 置 1 0 の載置台 1 1 を示す。 図 4 A， 4 B に示すよ う に、 載 置台 1 1 の載置表面 1 1 C上には複数の第 3 の電極対 1 7が 形成されている。 この図においては、 第 1 の電極 1 7 A と第 2 の電極 1 7 B と よ り なる第 3 の電極対 1 7 が複数 （例えば、 1 6 対） 形成されている。 これらの各電極対 1 7は、 プロ一 プ対 1 3 と 同様に、 第 1 、 第 2 の電極 1 7 A、 1 7 B を有す る。 第 3 の電極対 1 7 は、 リ レースィ ッチ 1 8 (図 4 B ) を 介 して第 2 のフ リ ッティ ング用電源 1 9 とテス ト回路 2 0 に 切 り 替えられて接続される。 第 2 のフ リ ツティ ング用電源 1 9 は、 第 1 のフ リ ツティ ング用電源 1 5 (図 1 B ) を共用す る こ と も でき る。
第 3 の電極対 1 7 をフ リ ッティ ング用電源 1 9 に接続した 時には、 フ リ ツティ ング用電源 1 9 力 らの電圧によ り フ リ ツ ティ ング現象が発生する。 第 3 の電極対 1 7 の第 1、 第 2 の 電極 1 7 A、 1 7 B は、 ウェハ W或いはデバイス W ' (例え ば、 パワーデバイ ス） の第 1 の表面 3 1 に形成された導電層
(コ レク タ電極） Q と電気的に接触して、 電路が形成され、 電気的に接続が実現する。 これ ら の第 3 の電極対 1 7 の各第 1 、 第 2 の電極 1 7 A、 1 7 B は、 図 4 Aに示すよ う に、 互 いに隣接して全体と してマ ト リ ッ ク ス状に配列されている。 第 3 の電極対 1 7 は、 ウェハ Wの裏面全面に渡って配列され る こ とができ る。 このよ う に、 導電層 Qに多数の第 3 の電極 対 1 7 を発生させる こ とで、 ウェハ W又はデバイ ス W ' の裏 面に形成された共通電極に、 第 3 の電極対 1 7 を、 場所によ る偏 り を減少させて電気的に接続する こ と ができ る。 この結 果、 誤差の少ない検査を行う こ と ができる。
電気的に接続された状態で、 図 4 B に示すよ う に、 リ レー スィ ッチ 1 8 が第 3 の電極対 1 7 を第 2 のフ リ ツティ ング電 源 1 9 力 らテス ト回路 2 0 に切 り 替える と、 第 3 の電極対 1 7 はフ リ ッティ ング電源 1 9 力 らテス ト回路 2 0 に接続され る。 例えば、 第 1 の電極 1 7 Aがモニター用の信号線に接続 される と共に第 2 の電極 1 7 B を検査用の信号線に接続され る。 第 3 の電極対 1 3 がデバイ ス の導電層 Qに確実且つ安定 的に電気的に接続した状態で、 テス ト回路 2 0 はデバイ スの 電気的特性を確実且つ正確に検査する こ と ができ る。
載置台 1 1 は、 窒化アルミ ニウム等のセラ ミ ックによって 形成される こ とができ る。 その載置表面 1 1 C上に、 図 4 B に示すよ う に、 銅メ ツキ層 1 1 Aが形成される。 銅メ ツキ層 1 1 A上に複数の電極対 1 7 が形成される。 第 1 、 第 2 の電 極 1 7 A、 1 7 Bの間の銅メ ツキ層 1 1 A上に絶縁膜 （例え ば、 ポリ イ ミ ド樹脂膜） 1 1 Bが積層される こ とが好ま しい この絶縁膜 1 1 Bは隣り 合 う電極 1 7 A、 1 7 B間を電気的 に絶縁する。 第 3 の電極対 1 7 の表面とポリ イ ミ ド樹脂膜 1 1 B の表面との間には例えば 1 / m程度の段差を形成するこ とが好ま しい。 ウェハ W或いはデバイ ス W， は第 3 の電極対 1 7 だけに接触する。
載置表面 1 1 Cの外周緣部には、 第 1 、 第 2 の電極 1 7 A 1 7 Bに接続された ノ、。 ッ ド 2 1 が配列される。 これらのノ ッ ド 2 1 は複数の第 3 の電極対 1 7 を囲む配置とする こ とがで き る。 ノヽ。ッ ド 2 1 は、 第 1 、 第 2 の電極 1 7 A、 1 7 B と 同 様に銅メ ツキ層 1 1 A上に積層され、 各パッ ド 2 1 間はポリ イ ミ ド榭脂膜 1 1 B によって電気的に絶縁される こ とが好ま しい。 第 3 の電極対 1 7 の各電極 1 7 A、 1 7 B は、 パッ ド 2 1 を介して、 リ レースィ ッチ 1 8 に接続される。
図 4 B に示すよ う に、 載置台 1 1 には、 第 1 、 第 2 の電極 1 7 A、 1 7 B の表面で開 口する排気通路 2 2が形成される こ と が好ま しい。 これらの排気通路 2 2 は第 1 、 第 2 の電極 1 7 A、 1 7 B の表面から載置台 1 1 の裏面まで貫通 してい る。 載置台 1 1 の裏面には真空ジャケッ ト 2 3が取り 付けら れ、 真空ジャケッ ト 2 3 には真空排気装置 2 2 Aが連結され る。 真空排気装置 2 2 Aは、 矢印方向に真空ジャケッ ト 内を 真空排気し、 ウェハ W或いはデバイス W， を電極対 1 7上に 真空吸着する。
本実施形態の検査装置を用いた検査方法の例について説明 する。 図 4 Bにおいて、 デバイス （例えばパワーデバイス） を載置台 1 1 上に載置する。 こ の際、 デバイ ス の第 1 の表面 3 1 に設け られた導電層 Qは、 載置台の載置表面 1 1 C上に 設け られた複数の第 3 の電極対 1 7 に接触する。 真空排気装 置によってウェハ Wを電極対 1 7上に真空吸着して、 ウェハ Wを載置台 1 1 上に固定する。
載置台 1 1 がプローブカー ド 1 2の真下まで移動する。
載置台 1 1 が上昇し、 デバイス W， の第 2 の表面 3 2 上の 第 4 の電極 Pはプローブカー ド 1 2のプローブ対 1 3 に接触 する。 さ らに、 載置台 1 1 を 5 O /z rn程度オーバー ドライブ させて、 1 本程度の針圧でプローブ対 1 3 はデバイス W ( W ) の第 4 の電極 Pに接触する （図 1 A , 図 2 ) 。
リ レースイ ッチ 1 8 が第 3 の電極対 1 7 と第 2 のフ リ ッテ イ ング用電源 1 9 と を接続する。 第 2 の フ リ ツティ ング用電 源 1 9 から第 3 の電極対 1 7 間に電圧を印加する。 フ リ ツテ イ ング現象が発生し、 複数の第 3 の電極対 1 7の各電極 1 7 A、 1 7 B と、 デバイ スの第 1 の表面上の導電層 Q と の間に、 電路が形成される。
プローブカー ド 1 2側では、 リ レースィ ツチ 1 4がプロ一 ブ対 1 3 に第 1 の フ リ ツティ ング用電源 1 5 を接続する。 第 1 のフ リ ッティ ング用電源 1 5 からプローブ対 1 3 に電圧を 印加する。 フ リ ッティ ング現象が発生し、 複数のプローブ対 1 3 の各プローブ 1 3 A、 1 3 B とデバイスの第 4の電極 P との間に電路が形成される。 こ の電路によ って、 载置台 1 1 側の第 3 の電極対 1 7 とデバイ ス W， の第 1 の表面 3 1 上の 導電層 Q とが安定して電気的に接続される。
載置台 1 1側では、 リ レース ィ ッ チ 1 8 が複数の第 3 の電 極対 1 7 を第 2 の フ リ ッティ ング用電源 1 9 からテス ト回路 2 0 に切 り替える。 プローブカー ド 1 2側では、 リ レースィ ツチ 1 4 が複数のプローブ対 1 3 を第 1 の フ リ ッティ ング用 電源 1 5 からテス ト回路 1 6 に切 り 替える。 複数のプローブ 対 1 3 に大電圧または大電流を印加し、 テ ス ト回路 1 6 、 2 0 を用いてデバイスの電気的特性をウェハ状態のまま検査す る こ とができ る。
以上説明 したよ う に、 本実施の形態によれば、 載置台 1 1 上にウェハ W或いはデバイス W' を載置し、 その第 4 の電極 Pのそれぞれに、 プローブ対 1 3 を接触させる こ とが好ま し い。 プローブ対 1 3 のそれぞれにフ リ ッティ ング用電圧を印 加し、 フ リ ツティ ング現象を発生させる。 フ リ ツティ ング現 象を利用 してプローブ対 1 3 の各プローブ 1 3 A、 1 3 B と 第 4 の電極 P と の間に電路を形成する。 この結果、 プローブ 対 1 3 と第 4の電極 P と を、 極めて低い針圧で確実に電気的 に接続する こ とができ る。 プローブ対 1 3 の第 1 、 第 2 のプ ロープ 1 3 A、 1 3 B を損傷や消耗させる こ と な く 、 デバイ ス の第 4 の電極 P と各プローブ 1 3 A , 1 3 B間で安定した 電路を形成し、 電気的接続を確実に形成するができ る。 プロ ーブ対 1 3 からデバイ スに大電流を印加 しても、 誤動作する こ と なく 安定して電気的特性を確実に検査する こ とができる。 載置台 1 1側では、 載置台 1 1 の載置表面 1 1 C上に形成 された複数の第 3 の電極対 1 7 と、 ウェハ W或いはデバイス の第 1 の表面 3 1 上に形成された導電層 （コ レク タ電極） と が接触した状態で、 複数の第 3 の電極対 1 7 にフ リ ツティ ン グ用電圧を印加し、 フ リ ツティ ング現象を発生させる こ とが 好ま しい。 このフ リ ツティ ング現象を利用 して、 第 3 の電極 対 1 7の各電極 1 7 A、 1 7 B と導電層 Q と の間に電路を形 成する よ う に したため、 載置台 1 1 上の第 3 の電極対 1 7 と デバイス W ' の第 1 の表面 3 1 の導電層 Q との間で、 安定し た電気的接続を確実に形成するこ とができ る。
本実施形態によれば、 複数のプローブ対 1 3 とデバイスの 第 4 の電極 P と の間に電路をそれぞれ形成 した後、 プローブ 対 1 3 をテス ト回路に接続し、 複数の第 3 の電極対 1 7 とデ パイ スの第 2 の表面上の導電層 （コ レク タ電極） Q との間に 電路をそれぞれ形成した後、 各電極対 1 7 をテス ト回路 2 0 にそれぞれ接続する こ とが好ま しい。 テス ト回路 1 6 、 2 0 はデバイ スの電気的特性検査を確実に行う こ とができ る。
本実施形態によれば、 载置台 1 1 の載置表面 1 1 C上の各 電極 1 7 A、 1 7 B の上面で開口する排気通路を載置台 1 1 に設けた。 各電極 1 7 A、 1 7 B上にウェハ Wを確実に固定 する こ とができ、 各電極 1 7 A、 1 7 B とデバイ スの第 1 の 表面 3 1 の導電層 Q と を、 簡単且つ容易に電気的に接続する 08300
1 5 こ とができ る。
第 3 の電極対 1 7 の各電極 1 7 A、 1 7 B と電気的に接続 されたパッ ド 2 1 を載置台 1 1 の載置表面 1 1 Cの外周縁部 に設ける こ とが好ま しい。 各電極対 1 7 をパッ ド 2 1 を介し て リ レースイ ッチ 1 6 に簡単に接続する こ と ができる。
本発明は上記各実施形態に何等制限される ものではな く 、 フ リ ッティ ング現象を利用 してプローブとデバイスの電極、 あるいは載置台の.載置表面 1 1 C に形成された第 3 の電極対 とデバイ スの第 1 の表面上の導電層 Q と を電気的に接続させ る よ う に した検査方法及び検査装置であれば、 本発明に包含 される。
また、 上記実施形態では、 パワーデバイ スの検査を行 う場 合について説明 したが、 その他のデバイスについても本発明 を広く 適用する こ とができ る。
本発明の実施の形態によれば、 プローブを損傷や消耗させ る こ とな く 、 プローブとデバイス との間で安定した電路を形 成し、 電気的接続を確実に行う こ とができ る。 延いては、 誤 動作する こ と なく 安定した検査を確実に行 う こ とができ る検 查方法及び検査装置を提供する こ とができ る。

Claims

求 の 囲
1 . 下記を具備する被検査体 W ' の電気的特性を検査する検 查方法、 該検査方法は下記を具備する ：
(a)載置台 1 1 の載置表面 1 1 C上に被検査体を載置する こ こで、 該載置言台の載置表面は少なく と も 1 対の第 3 の 胄
電極対 1 7 を備え、
第 3 の電極対は第 1 の電極と第 2 の電極を有し、 被検査体は 第 1 の表面 3 1 と第 2 の表面 3 2 と を有し、 第 1 の表面は少 なく と も 1 つの導電層 Qを備え、 該導電層が該第 3 の電極対 に接触する よ う に、 被検査体は載置台の載置表面上に载置さ れる ；
(b)上記載置台上の少な く と も 1 つの第 3 の電極対間に電 圧を印加 して、 フ リ ツティ ング現象を発生させ、 該フ リ ツテ イ ング現象を利用 して該第 3 の電極対と該導電層 との間に電 路を形成する。
2 . さ らに、 下記を具備する請求項 1 に記載の検査方法 ： 第 3 の電極対と導電層 との間に電路を形成した後、 第 3 の電極対をテス ト回路 2 0 に接続する。
3 . 請求項 1 に記載された工程（b )の前に、 後に、 或いは同 時に、 さ ら に、 下記を具備する検査方法 ：
(c)該被検査体の第 2 の表面上の少なく と も 1 つの第 4 の 電極 Pに、 少なく と も 1 つのプローブ対 1 3 を接触させ、 プ ロープ対間に電圧を印加し、 フ リ ッティ ング現象を発生させ フ リ ッティ ング現象を利用 してプローブ対の各プローブと第 4 の電極と の間に電路を形成する。
4 . さ らに、 下記を具備する請求項 3 に記載の検査方法 ： 一対のプローブ対と第 4 の電極と の間に電路を形成した後、 プローブ対の中の少な く と も 1 つのプローブをテス ト回路 1 6 に接続する。
5 . 上記デバイ スはパワー系のデバイ スである、 請求項 1 に 記載の検査方法。
6 . 下記を具備する、 被検査体 W ' の電気的特性を検査する ための検査装置 ：
少な く と も 1 つの被検査体 W ' を載置する載置台 1 1 、 ここにおいて、 該載置台は該被検査体を載置する載置表面 1 1 C を備え、 載置表面は少なく と も 1 対の第 3 の電極対 1 7 を備える ；
載置台の上方に配置された、 複数のプローブ 1 3 を有す るプローブカー ド 1 2 ；
被検査体の第 2 の表面の電極に接触する少なく と も 1 対 のプローブ対と前記電極との間にフ リ ッティ ング用電圧を印 加する第 1 のフ リ ツティ ング用電源 1 5 ；
被検査体の第 1 の表面の電極対と載置台の導電層 と の間 にフ リ ッティ ング用電圧を印加する第 2 のフ リ ッティ ング用
PCT/JP2004/008300 2003-06-09 2004-06-08 被検査体の電気的特性を検査する検査方法及び検査装置 WO2004109306A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP04745857A EP1637893B1 (en) 2003-06-09 2004-06-08 Method and apparatus for testing electrical characteristics of object under test
DE602004010116T DE602004010116T2 (de) 2003-06-09 2004-06-08 Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts
US11/296,482 US7262613B2 (en) 2003-06-09 2005-12-08 Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object
US11/543,777 US20070063725A1 (en) 2003-06-09 2006-10-06 Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object
US12/007,403 US7688088B2 (en) 2003-06-09 2008-01-10 Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-164349 2003-06-09
JP2003164349A JP4387125B2 (ja) 2003-06-09 2003-06-09 検査方法及び検査装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/296,482 Continuation US7262613B2 (en) 2003-06-09 2005-12-08 Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object

Publications (1)

Publication Number Publication Date
WO2004109306A1 true WO2004109306A1 (ja) 2004-12-16

Family

ID=33508784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008300 WO2004109306A1 (ja) 2003-06-09 2004-06-08 被検査体の電気的特性を検査する検査方法及び検査装置

Country Status (8)

Country Link
US (3) US7262613B2 (ja)
EP (2) EP1788401B1 (ja)
JP (1) JP4387125B2 (ja)
KR (1) KR100810550B1 (ja)
CN (1) CN100442068C (ja)
AT (2) ATE413605T1 (ja)
DE (2) DE602004017655D1 (ja)
WO (1) WO2004109306A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249416B2 (en) 2005-01-28 2012-08-21 Panasonic Corporation Recording medium, program, and reproduction method

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070083503A (ko) * 2005-03-31 2007-08-24 가부시끼가이샤 오크테크 미소 구조체의 프로브 카드, 미소 구조체의 검사 장치,검사 방법 및 컴퓨터 프로그램
JP2006319209A (ja) * 2005-05-13 2006-11-24 Tokyo Electron Ltd パワーデバイス用の検査装置
JP5108238B2 (ja) * 2006-02-24 2012-12-26 東京エレクトロン株式会社 検査方法、検査装置及び制御プログラム
JP5016892B2 (ja) * 2006-10-17 2012-09-05 東京エレクトロン株式会社 検査装置及び検査方法
JP2008157818A (ja) * 2006-12-25 2008-07-10 Tokyo Electron Ltd 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
US20100039130A1 (en) * 2006-12-27 2010-02-18 Tokyo Electron Limited Inspecting method, inspecting apparatus and computer readable storage medium having program stored therein
JP4664334B2 (ja) * 2007-07-20 2011-04-06 東京エレクトロン株式会社 検査方法
JP4991495B2 (ja) * 2007-11-26 2012-08-01 東京エレクトロン株式会社 検査用保持部材及び検査用保持部材の製造方法
TWI362496B (en) * 2008-03-05 2012-04-21 Nanya Technology Corp Apparatus for testing chip and circuit of probe card
US8344746B2 (en) * 2008-09-29 2013-01-01 Thermo Fisher Scientific Inc. Probe interface for electrostatic discharge testing of an integrated circuit
CN101696992B (zh) * 2009-10-28 2013-03-27 上海宏力半导体制造有限公司 双极型晶体管的基区电阻的测量方法
JP5296117B2 (ja) 2010-03-12 2013-09-25 東京エレクトロン株式会社 プローブ装置
US8620724B2 (en) * 2010-04-20 2013-12-31 Accenture Global Services Limited Integration framework for enterprise content management systems
JP5291157B2 (ja) * 2011-08-01 2013-09-18 東京エレクトロン株式会社 パワーデバイス用のプローブカード
JP5265746B2 (ja) * 2011-09-22 2013-08-14 東京エレクトロン株式会社 プローブ装置
CN103091514A (zh) * 2011-10-27 2013-05-08 无锡华润上华科技有限公司 手动探针台结构
WO2013108452A1 (ja) * 2012-01-20 2013-07-25 東京エレクトロン株式会社 支持基板及び基板の処理方法
JP2014107469A (ja) * 2012-11-29 2014-06-09 Tokyo Electron Ltd 半導体装置の製造方法及び製造装置
EP2838107B1 (en) 2013-08-14 2016-06-01 Fei Company Circuit probe for charged particle beam system
JP6386923B2 (ja) * 2015-01-26 2018-09-05 三菱電機株式会社 半導体評価装置およびチャックステージの検査方法
JP6809049B2 (ja) * 2016-08-31 2021-01-06 日亜化学工業株式会社 発光装置の検査方法
JP7497629B2 (ja) * 2020-07-03 2024-06-11 富士電機株式会社 半導体チップの試験装置および試験方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545247U (ja) * 1978-09-20 1980-03-25
JP2002139542A (ja) * 2000-08-21 2002-05-17 Tokyo Electron Ltd 検査方法及び検査装置
JP2002176142A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545247A (en) 1978-09-25 1980-03-29 Matsushita Electric Ind Co Ltd Signal receiving unit
GB8305967D0 (en) * 1983-03-04 1983-04-07 Univ Liverpool Material for treatment of spontaneous abortions
JPH0727951B2 (ja) 1987-04-15 1995-03-29 東京エレクトロン株式会社 ウエハ載置台
JPH02166746A (ja) 1988-12-21 1990-06-27 Tokyo Electron Ltd 測定装置
JP3208734B2 (ja) * 1990-08-20 2001-09-17 東京エレクトロン株式会社 プローブ装置
US5184398A (en) * 1991-08-30 1993-02-09 Texas Instruments Incorporated In-situ real-time sheet resistance measurement method
JPH06151529A (ja) * 1992-11-16 1994-05-31 Mitsubishi Electric Corp 半導体装置の製造方法及びウエハテスト装置
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
JPH1164385A (ja) 1997-08-21 1999-03-05 Hitachi Electron Eng Co Ltd 検査用基板のプローブ
JP3642456B2 (ja) * 1998-02-24 2005-04-27 株式会社村田製作所 電子部品の検査方法および装置
RU2249431C2 (ru) * 1998-07-06 2005-04-10 ПАСТОР Александер Устроойство и способ определения полного электрического сопротивления кожи
JP2000164665A (ja) 1998-11-27 2000-06-16 Miyazaki Oki Electric Co Ltd 半導体集積回路装置及びその製造方法
ATE333652T1 (de) * 1999-10-19 2006-08-15 Solid State Measurements Inc Nicht-invasive elektrische messung von halbleiterscheiben
JP4456325B2 (ja) * 2002-12-12 2010-04-28 東京エレクトロン株式会社 検査方法及び検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545247U (ja) * 1978-09-20 1980-03-25
JP2002139542A (ja) * 2000-08-21 2002-05-17 Tokyo Electron Ltd 検査方法及び検査装置
JP2002176142A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249416B2 (en) 2005-01-28 2012-08-21 Panasonic Corporation Recording medium, program, and reproduction method

Also Published As

Publication number Publication date
EP1637893A1 (en) 2006-03-22
DE602004010116D1 (de) 2007-12-27
US20080174325A1 (en) 2008-07-24
DE602004017655D1 (de) 2008-12-18
EP1637893A4 (en) 2006-07-19
DE602004010116T2 (de) 2008-09-11
US7688088B2 (en) 2010-03-30
EP1788401A1 (en) 2007-05-23
KR100810550B1 (ko) 2008-03-18
US20070063725A1 (en) 2007-03-22
ATE378607T1 (de) 2007-11-15
EP1788401B1 (en) 2008-11-05
CN100442068C (zh) 2008-12-10
KR20060119719A (ko) 2006-11-24
US7262613B2 (en) 2007-08-28
EP1637893B1 (en) 2007-11-14
US20060145716A1 (en) 2006-07-06
ATE413605T1 (de) 2008-11-15
CN1809757A (zh) 2006-07-26
JP4387125B2 (ja) 2009-12-16
JP2005005331A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
WO2004109306A1 (ja) 被検査体の電気的特性を検査する検査方法及び検査装置
JP5016892B2 (ja) 検査装置及び検査方法
JP4456325B2 (ja) 検査方法及び検査装置
JP2010002302A (ja) 検査用接触構造体
JP5836872B2 (ja) 半導体装置の特性評価装置
US9082805B2 (en) System and method for testing an electrostatic chuck
JPH10189671A (ja) 半導体ウェーハのプロービングパッド構造
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
JP2657315B2 (ja) プローブカード
KR100676612B1 (ko) 반도체 소자의 패드
JP3990124B2 (ja) 半導体ウェーハ検査用プローブの検査装置及び検査方法。
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
JP2011204708A (ja) 半導体ウェハ
JPH065674A (ja) 半導体集積回路装置
TW563220B (en) Method for picking defected dielectric in semiconductor device
JPH0926437A (ja) プローブカードおよびそれを用いた検査装置
JP2006226765A (ja) ウエハ一括型プローブカードおよび半導体装置の検査方法
JP2008159641A (ja) 半導体基板および半導体装置の検査方法
JPH11121570A (ja) 半導体装置およびその検査方法
JPH07130815A (ja) 半導体装置およびその評価方法
JP2000138266A (ja) 半導体ウエハの電気的特性の測定方法
JPH04162442A (ja) 半導体ウェーハ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 11296482

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057023671

Country of ref document: KR

Ref document number: 20048161192

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004745857

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004745857

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11296482

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057023671

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2004745857

Country of ref document: EP