WO2003077248A1 - Appareil de traitement de signal et procede de traitement de signal - Google Patents

Appareil de traitement de signal et procede de traitement de signal Download PDF

Info

Publication number
WO2003077248A1
WO2003077248A1 PCT/JP2003/002835 JP0302835W WO03077248A1 WO 2003077248 A1 WO2003077248 A1 WO 2003077248A1 JP 0302835 W JP0302835 W JP 0302835W WO 03077248 A1 WO03077248 A1 WO 03077248A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
offset
input
output
unit
Prior art date
Application number
PCT/JP2003/002835
Other languages
English (en)
French (fr)
Inventor
Ryusuke Horibe
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/479,275 priority Critical patent/US7215632B2/en
Priority to JP2003575380A priority patent/JP4081018B2/ja
Publication of WO2003077248A1 publication Critical patent/WO2003077248A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0945—Methods for initialising servos, start-up sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0948—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following specially adapted for detection and avoidance or compensation of imperfections on the carrier, e.g. dust, scratches, dropouts

Definitions

  • the present invention relates to a signal processing apparatus for efficiently inputting a signal to an input dynamic range of an analog-to-digital conversion unit in a reproduction signal processing system for performing analog-to-digital conversion of information recorded on an information recording medium and performing data reproduction. And signal processing methods. Background art
  • the signal processing circuit is replaced by a digital signal processing circuit from an analog signal processing circuit by employing technologies such as PRML (Partial responsible Maximum Imitation 1 ihood).
  • PRML Partial responsible Maximum Imitation 1 ihood
  • the regeneration capacity can be improved.
  • conventional signal processing circuits must perform efficient AZD conversion in the part that converts analog signals to digital signals (hereinafter referred to as AZD conversion), that is, the maximum amplitude within the dynamic range of the AZD converter. It is required to convert analog signals to digital.
  • FIG. 20 is a block diagram of a conventional signal processing device of this kind.
  • the conventional example of this signal processing device includes a high-pass filter unit 101 that removes a DC offset by cutting off a low-frequency band of a reproduced signal input; A variable gain amplifier 1 that provides a gain in accordance with the gain control signal input, an A / D converter 3 that performs an analog-to-digital conversion using the output of the variable gain amplifier 1 as an input, and an A / D converter 3 that PT / JP03 / 02835
  • a peak detection unit 4 that performs a peak detection operation from the sampling data obtained in step 2
  • a bottom detection unit 5 that performs a bottom detection operation from the sampling data
  • an AZD conversion unit 3 based on the peak detection value and the bottom detection value.
  • a gain control to control the variable gain amplifier 1 based on the amplitude information obtained by the amplitude detector 6 so that the A / D input amplitude becomes constant. It consists of part 8.
  • the input signal of the AZD converter 3 is effectively within the dynamic range. It can be controlled to fit within.
  • the recording modulation method of the information recording medium is not DC-free, or even if it is the DC-free method, the recording mark will be longer than the original length due to variations in the manufacturing process of the information recording medium.
  • the signal is “H” or “L”
  • the ratio between the “H” section and “L” section deviates from 50:50, so the average DC level of the playback signal is the center position of the upper and lower peaks of the playback signal. Deviation occurs.
  • This phenomenon often occurs when recording conditions are not optimal, and is generally called asymmetry.
  • the reproduced signal having asymmetry passes through the high-pass filter 101, the DC component is emphasized, and a DC offset occurs in the input signal of the A / D converter 3 as shown in FIG. If the DC offset becomes large, the reproduced signal waveform will exceed the input dynamic range of the A / D conversion unit 3, so that a part of the waveform will be lost, causing a problem that correct A / D conversion cannot be performed.
  • FIG. 22 is a diagram in which the conventional signal processing device disclosed in Patent Document 1 is appropriately rewritten so as to be easily compared with the block configuration of FIG.
  • a second conventional example of this signal processing device includes a variable gain amplifier unit 1 for giving a gain according to a gain control signal input to a reproduction signal input, and a variable gain amplifier unit 1
  • An offset unit 2 that applies a DC offset to the output according to the offset control signal input
  • an AZD converter 3 that performs analog-to-digital conversion on the output of the offset unit 2
  • an A / D converter 3 The peak detector 4 performs the peak detection operation from the sampled data
  • the bottom detector 5 performs the bottom detection operation from the sampled data
  • the signal amplitude of the AZD converter 3 input from the peak detection value and the bottom detection value.
  • the amplitude detector 6 calculates the center value of the signal at the input of the A / D converter from the average value of the peak detection value and the bottom detection value.
  • the gain control unit 8 controls the variable gain pump unit 1 so that the A / D input amplitude becomes constant based on the amplitude information, and the offset information obtained by the offset detection unit 7 is used.
  • Center of AZD input signal is composed of the offset control section 9 for controlling so that the center of the input dynamic range of AZD conversion section 3.
  • control loops there are two control loops: a control loop that detects the signal amplitude at the A / D converter 3 input and makes it constant, and a control loop that detects the center value of the signal and performs offset control.
  • the signal amplitude and offset of the input signal of the A / D conversion unit 3 can be controlled, and the input signal can be efficiently contained in the input dynamic range of the A / D conversion unit.
  • Patent Document 1 Patent No. 3 067 292 (Patent 7-11, FIG. 2 and FIG. 4)
  • the input signal may be reduced due to foreign matter such as dust or scratches on the information recording medium.
  • 3 (a) When the loss occurs as shown in the figure, the gain of the variable gain amplifier becomes large at the signal dropout because both the gain and the offset are controlled in the second conventional example described above. Since the offset section operates to return the signal to the center, the signal at the input of the A / D conversion section has a waveform as shown in FIG. 23 (b). As can be seen from Fig. 23, after the signal passes through the signal missing part, the reproduced signal exceeds the input dynamic range of the A / D converter, and then it is brought into a normal state within the input dynamic range.
  • the present invention has been made to solve the above-described conventional problems.
  • the present invention suppresses a phenomenon in which an input dynamic range of an A / D converter exceeds an input dynamic range after passing through a signal missing portion, and at the same time, a detection accuracy of dropout detection. It is an object of the present invention to provide a signal processing device and a signal processing method capable of improving the performance. Disclosure of the invention
  • the present invention provides a gain offset unit for providing a gain according to a gain control signal input and a DC offset according to an offset control signal input to a reproduction signal input, and using the gain offset unit output as an input.
  • An AZD conversion unit that performs sampling with a clock having a predetermined clock period, converts the analog data into digital data and outputs sampling data, and receives the output of the A / D conversion unit as an input and multiplies the clock period by m times (m is a positive integer)
  • a bottom detection unit, and a signal which outputs the peak detection unit output and the bottom detection unit output calculates the signal amplitude of the A / D conversion unit input, and outputs an amplitude information signal.
  • a detection unit an offset detection unit that receives the peak detection unit output and the bottom detection unit output, calculates a signal offset of the A / D conversion unit input, and outputs an offset information signal;
  • the output of the bottom detector, the output of the offset detector or the amplitude information signal is reduced.
  • a drop-out detection unit that receives one of them as an input and detects a lack of the input signal and outputs a hold signal; and performs gain control and offset control of the gain offset unit using the amplitude information signal and the offset information signal.
  • a control unit capable of holding the control operation or switching the control speed by inputting the hold signal.
  • AZD conversion is performed after the reproduced signal passes through the defect by detecting local fluctuations in the reproduced signal caused by defects in the recording medium, etc., and controlling gain control and offset control, or changing the control response speed. It is possible to suppress the phenomenon of exceeding the input dynamic range of the A / D converter, and to keep the signal amplitude and offset at the A / D converter input almost constant at all times.
  • the present invention provides a variable gain amplifier unit for giving a gain according to a gain control signal input to a reproduction signal input, and an offset unit which receives the output of the variable gain amplifier unit and applies a DC offset according to the offset control signal input.
  • An A / D conversion unit that receives the output of the offset unit as input, performs sampling with a clock having a predetermined clock cycle T, performs analog-to-digital conversion, and outputs sampling data, and receives the output of the A / D conversion unit as input,
  • a peak detection unit that performs a peak detection operation with a clock having a period of m times (m is a positive integer) the clock period, and n times (n
  • a bottom detector that performs a bottom detection operation with a clock having a period of a cycle of a period of a positive integer.
  • An amplitude detector for calculating the width and outputting an amplitude information signal; an offset detector for receiving the output of the peak detector and the output of the bottom detector as input and calculating a signal offset of the input of the AZD converter and outputting an offset information signal And at least one of the AZD conversion output, the peak detection unit output, the bottom detection unit output, the offset detection unit output or the amplitude information signal, and detects a lack of the input signal to generate a hold signal.
  • a dropout detection unit to be output, and the variable gain pump unit is controlled in accordance with the magnitude relationship between the amplitude information signal and the amplitude target value, and switching of a hold control or a control speed of a gain control operation by the hold signal input.
  • a gain control unit that can perform the above-described processing according to the magnitude relationship between the offset information signal and the offset target value. While controlling the offset section, An offset control unit capable of holding the offset control operation or switching the control speed by inputting the hold signal. With the above configuration, local fluctuations in the reproduction signal caused by defects in the recording medium, etc. are detected, and gain control and offset control are held or the control response speed is changed. The phenomenon of exceeding the input dynamic range of the A / D converter can be suppressed, and the signal amplitude and offset at the A / D converter input can be kept almost constant at all times.
  • the present invention provides a gain offset section for providing a gain according to a gain control signal input and a DC offset according to an offset control signal input to a reproduction signal input, and a predetermined clock period T
  • An AZD conversion unit that performs sampling with a clock and performs analog-to-digital conversion to output sampling data; and a clock having a period of m times (m is a positive integer) the clock period that receives the output of the A / D conversion unit as an input.
  • a peak detection unit that performs a peak detection operation at a time, and a bottom detection unit that receives the output of the A / D conversion unit as an input and performs a bottom detection operation with a clock having a cycle of n times (n is a positive integer) the clock cycle.
  • An amplitude detection unit that receives the output of the peak detection unit and the output of the bottom detection unit, calculates the signal amplitude of the input of the A / D conversion unit, and outputs an amplitude information signal;
  • An offset detector for calculating a signal offset of the input of the A / D converter by using the output of the A / D converter and the output of the bottom detector, and outputting an offset information signal; And at least one of the output of the bottom detector, the output of the offset detector, and the output of the amplitude information signal, detects a loss of the input signal and outputs a hold signal, and outputs a drop signal; And a control unit that performs gain control and offset control of the gain offset unit using the offset information signal, and generates a clock phase-synchronized with the sampling data output from the A / D conversion unit.
  • the present invention provides a gain offset unit for providing a gain corresponding to a gain control signal input and a DC offset corresponding to an offset control signal input to a first reproduced signal input,
  • An A / D conversion unit that performs sampling in a clock cycle T and outputs analog-to-digital conversion and outputs sampling data;
  • a peak detection unit that performs a peak detection operation by using the output of the AZD conversion unit as an input;
  • a bottom detection unit that performs a bottom detection operation by using the output of the conversion unit as an input, and calculates a signal amplitude of the input of the A / D conversion unit by using the output of the peak detection unit and the output of the bottom detection unit as input and outputs an amplitude information signal.
  • Amplitude detection unit ' and inputs the output of the peak detection unit and the output of the bottom detection unit, and calculates the signal offset of the input of the A / D conversion unit.
  • An offset detection unit that outputs an offset information signal; a gut generation unit that receives the second reproduction signal as input, determines area information on the optical disc recording medium and generates a gate signal indicating current area information;
  • a control unit that performs gain control and offset control of the gain offset unit based on the offset information signal, and that can perform independent control of gain and offset for each recording layer according to the good signal. It is. According to the above configuration, by detecting a different recording area and generating a gate signal, gain control and offset control can be independently performed for each recording area.
  • the present invention provides a variable gain amplifier section for giving a gain corresponding to a gain control signal input to a first reproduction signal input, and a DC offset corresponding to the offset control signal input using the output of the variable gain amplifier section as an input.
  • An offset unit an A / D conversion unit that receives the output of the offset unit and a clock, performs sampling with a clock having a predetermined clock cycle T, converts the analog-to-digital data, and outputs sampling data, and an output of the A / D conversion unit And m times the clock period (m is a positive integer)
  • a peak detection unit that performs a peak detection operation with a clock having a period, and a bottom detection operation that receives the output of the A / D conversion unit as an input and performs a bottom detection operation with a clock having a period of n times (n is a positive integer) the clock period.
  • An amplitude detector that calculates a signal amplitude of the AZD converter input using the output of the peak detector and the output of the bottom detector as an input and outputs an amplitude information signal; and an output of the peak detector and the bottom detector.
  • an offset detector that calculates the signal offset of the AZD converter input and outputs an offset information signal, and receives the second playback signal as input and determines the error information on the optical disk recording medium to determine the current error.
  • a gate generator for generating a gate signal indicating information; and controlling the variable gain amplifier in accordance with a magnitude relationship between the amplitude information signal and an amplitude target value.
  • a gain control unit capable of controlling gain independently for each recording area in accordance with the gate signal; one or more gain storage units storing gain control values output from the gain control unit; An offset control unit that controls the offset unit according to the magnitude relationship between the information signal and the offset target value, and that can perform offset control independently for each recording area according to the good signal. is there.
  • the present invention provides a variable gain amplifier unit for giving a gain according to a gain control signal input to a first reproduced signal input, and a DC offset according to an offset control signal input using the output of the variable gain amplifier unit as an input.
  • An A / D converter that receives an output of the offset unit and a clock, performs sampling with a clock having a predetermined cycle period T, performs analog-to-digital conversion, and outputs sampled data;
  • a peak detection unit that receives the output of the D conversion unit as input and performs a peak detection operation with a clock having a cycle of m times (m is a positive integer) the clock cycle;
  • a bottom detection unit that performs a bottom detection operation with a clock having a cycle of n times (n is a positive integer); an output of the peak detection unit;
  • An amplitude detection unit that calculates the signal amplitude of the input of the unit and outputs an amplitude information signal; and receives the output of the peak detection unit and the output of the bottom detection unit
  • An offset detection unit for inputting a second reproduction signal, a gate generation unit for determining area information on the optical disk recording medium to generate a gate signal indicating current area information, and the amplitude information signal and the amplitude target value.
  • a gain control unit that controls the variable gain amplifier unit in accordance with the magnitude relationship between the offset information signal and the offset target value.
  • An offset control unit that controls the offset unit according to the relationship and that can perform offset control independently for each recording area in response to the gut signal, and stores an offset control value output from the offset control unit. And one or more offset storage units. According to the above configuration, by detecting a different recording area and generating a gate signal, gain control and offset control can be independently performed for each recording area.
  • the present invention provides a variable gain amplifier unit for giving a gain according to a gain control signal input to a first reproduced signal input, and a DC offset according to an offset control signal input using the output of the variable gain amplifier unit as an input.
  • An A / D conversion unit which receives the offset 1, the output of the unit, and a clock, performs sampling with a clock having a predetermined clock period T, converts analog to digital, and outputs sampling data, and an A / D converter.
  • a peak detection unit that receives the output of the D conversion unit as input and performs a peak detection operation with a clock having a cycle of m times (m is a positive integer) the clock cycle;
  • a bottom detection unit that performs a bottom detection operation with a clock having a cycle of twice (n is a positive integer); and the A / D having the output of the peak detection unit and the output of the bottom detection unit as inputs.
  • An amplitude detector that calculates the signal amplitude of the input of the converter and outputs an amplitude information signal; and receives the output of the peak detector and the output of the bottom detector as input and calculates the signal offset of the input of the A / D converter.
  • An offset detector that outputs an offset information signal; a gate generator that receives the second reproduction signal as input, determines area information on the optical disc recording medium and generates a gate signal indicating current area information; and the amplitude information signal.
  • a gain control unit that controls the variable gain amplifier unit in accordance with the magnitude relationship between the gain control value and the amplitude target value, and that can perform gain control independently for each recording area in accordance with the gate signal.
  • One or more gain storage sections for storing gain control values to be set, and the offset information signal and the offset.
  • An offset control unit that controls the offset unit according to a magnitude relationship with a target value, and that can perform offset control independently for each recording area according to the gate signal; and an offset output from the offset control unit. It is composed of one or more offset storage units for storing control values. According to the above configuration, by detecting different recording areas and generating a gate signal, gain control and offset control can be independently performed for each recording area.
  • the present invention provides a gain offset unit for providing a gain according to a gain control signal input and a DC offset according to an offset control signal input to a reproduction signal input, and using the output of the gain offset unit as an input to emphasize a high frequency range.
  • An equalizer section an AZD conversion section that receives the output of the equalizer section as input, performs sampling with a clock having a predetermined clock cycle T, performs analog-to-digital conversion and outputs sampling data, and an AZD conversion section that receives the output of the AZD conversion section as an input.
  • a peak detection unit that performs a peak detection operation with a clock having a cycle of m times (m is a positive integer); and a n times (n is a positive integer) cycle of the clock cycle with the output of the A / D conversion unit as an input.
  • a bottom detection unit that performs a bottom detection operation with a clock; and inputs the AZD conversion unit with the output of the peak detection unit and the output of the bottom detection unit as inputs.
  • An amplitude detector for calculating the signal amplitude of the force and outputting an amplitude information signal; and an offset information by calculating a signal offset of the input of the A / D converter by using the output of the peak detector and the output of the bottom detector as inputs.
  • An offset detection unit that outputs a signal, the gain control and offset control of the gain offset unit are performed by the amplitude information signal and the offset information signal, and the control operation can be held or the control speed can be switched by a Horned signal input. It is composed of various control units.
  • the present invention provides a variable gain amplifier unit for giving a gain according to a gain control signal input to a reproduction signal input, an equalizer unit that receives the output of the variable gain amplifier unit as input, and emphasizes a high frequency range, and the equalizer unit.
  • An offset section that receives the output as an input and applies a DC offset corresponding to the offset control signal input;
  • An A / D converter for converting the sampling data and outputting the sampled data;
  • a detection unit a bottom detection unit that receives the output of the A / D conversion unit as an input, and performs a bottom detection operation with a clock having a cycle of n times (n is a positive integer) of the cycle period, and an output of the peak detection unit
  • an amplitude detector for calculating the signal amplitude of the input of the A / D converter by using the output of the bottom detector as an input and outputting an amplitude information signal; and receiving the output of the peak detector and the output of the bottom detector as inputs.
  • An offset detection unit that calculates a signal offset of the input of the AZD conversion unit and outputs an offset information signal; and a gain control unit that controls the variable gain pump unit according to a magnitude relationship between the amplitude information signal and an amplitude target value. , Serial those composed of the offset control unit for controlling the offset portion in response to large and small relationship between the offset information signal and the offset target value.
  • the present invention provides a variable gain amplifier unit for giving a gain according to a gain control signal input to a reproduction signal input, and an offset unit which receives the output of the variable gain amplifier unit and applies a DC offset according to the offset control signal input.
  • an equalizer section which receives the output of the offset section as an input and emphasizes a high frequency region, and which receives the output of the equalizer section as an input and performs sampling at a predetermined cycle T of the aperture and performs analog-to-digital conversion.
  • An AZD conversion unit that outputs sampling data, a peak detection unit that receives the AZD conversion unit output, performs a peak detection operation with a clock having a cycle of m times (m is a positive integer) the clock cycle, and A bottom detection unit that receives a D conversion unit output and performs a bottom detection operation with a clock having a cycle of n times (n is a positive integer) the clock cycle;
  • An amplitude detector that calculates a signal amplitude of the input of the A / D converter by using the input of the force and the output of the bottom detector as an input and outputs an amplitude information signal; and inputs the output of the peak detector and the output of the potom detector.
  • An offset detector that calculates a signal offset of the input of the A / D converter and outputs an offset information signal; and controls the variable gain amplifier according to a magnitude relationship between the amplitude information signal and an amplitude target value.
  • a gain control unit and a large value of the offset information signal and the offset target value.
  • an offset control unit that controls the offset unit according to the small relationship.
  • the gain offset unit in the present invention enables a reproduction signal input to be directly input to the A / D conversion unit without performing internal processing, and the reproduction signal input is directly input to the A / D conversion unit. By doing so, the absolute amplitude value of the reproduced signal can be measured.
  • the variable gain amplifier unit according to the present invention is capable of directly inputting a reproduction signal input to the A / D conversion unit without performing internal processing, and by inputting the reproduction signal input to the offset unit. An absolute reproduction signal amplitude value can be measured.
  • the present invention further includes a servo controller for learning the focus control position or the tracking control position of the pickup unit based on the reproduced signal amplitude information by using the output of the amplitude detection unit as an input.
  • a servo controller for learning the focus control position or the tracking control position of the pickup unit based on the reproduced signal amplitude information by using the output of the amplitude detection unit as an input.
  • the present invention further comprises a servo controller for learning the focus control position or the tracking control position of the pickup unit based on the reproduced signal amplitude information by using the output of the amplitude detection unit as an input.
  • a servo controller for learning the focus control position or the tracking control position of the pickup unit based on the reproduced signal amplitude information by using the output of the amplitude detection unit as an input.
  • At least one of the gain control and the offset control is performed at the same time, and the learning operation is started after both controls are settled.
  • the learning at least one of the gain control and the offset control is forcibly held, so that the input reproduction signal is obtained. Can be normalized to be substantially constant, and the change in amplitude can be transmitted to the output of the amplitude detector.
  • the present invention provides a step of detecting a peak value of a signal from an information recording medium, a step of detecting a bottom value of a signal from the information recording medium, and calculating a signal amplitude from the peak value and the bottom value. And outputting an amplitude information signal, detecting a dropout of the signal from the information recording medium, and adjusting the amplitude of the input signal by the amplitude information signal. At times, the amplitude adjustment of the input signal is held or the adjustment cycle is delayed. With the above configuration, local fluctuations in the reproduced signal caused by defects in the recording medium can be detected. By holding the gain control or changing the control response speed, the phenomenon that the input signal exceeds the dynamic range after passing through the defect can be suppressed, and the signal amplitude of the input signal is always kept almost constant be able to.
  • the present invention provides a step of detecting a peak value of a signal from an information recording medium, a step of detecting a bottom value of a signal from the information recording medium, and calculating an offset by inputting the peak value and the bottom value.
  • the offset adjustment of the input signal is held or the adjustment cycle is delayed.
  • FIG. 1 is a block diagram of a reproduction signal processing device according to a first embodiment.
  • FIG. 2 is a block diagram showing an example of a peak detector.
  • FIG. 3 is a block diagram showing the operation of the peak detector.
  • FIG. 4 is a block diagram of the reproduction signal processing apparatus according to the second embodiment.
  • FIG. 4 (a) is a block diagram showing the overall configuration
  • FIG. 4 (b) is a gain control unit or offset thereof.
  • FIG. 3 is a block diagram illustrating an internal configuration of a control unit.
  • FIG. 5 is a block diagram of a reproduction signal processing device according to a third embodiment.
  • FIG. 6 is a block diagram of a reproduction signal processing device according to a fourth embodiment.
  • FIG. 7 is a block diagram of a reproduction signal processing device according to a fifth embodiment.
  • Figure 8 shows the physical format of DVD-RAM.
  • Figure 9 shows the photodetector
  • FIG. 10 is a signal diagram showing how the gate signal is generated.
  • FIG. 10 (a) is a signal diagram showing the second reproduced signal
  • FIG. 10 (b) is a signal diagram showing the reproduced signal after passing through the LPF.
  • Signal FIG. 10 (c) is a signal diagram showing the first binarized signal
  • FIG. 10 (d) is a signal diagram showing the second binarized signal.
  • FIG. 10 (e) is a signal diagram showing a binarized signal
  • FIG. 10 (e) is a signal diagram showing a gate signal.
  • FIG. 11 is a signal diagram showing the state of gain offset control.
  • FIG. 11 (a) is a signal diagram showing the first reproduced signal
  • FIG. 11 (b) is an input waveform of the A / D converter.
  • FIG. 11 (c) is a signal diagram showing a gate signal.
  • FIG. 12 is a block diagram of a reproduction signal processing device according to a sixth embodiment.
  • FIG. 13 is a block diagram of a reproduction signal processing device according to a seventh embodiment.
  • FIG. 14 is a signal diagram for explaining the effect of the reproduction signal processing device of the seventh embodiment.
  • FIG. 15 is a block diagram of a reproduction signal processing device according to an eighth embodiment.
  • FIG. 16 is a block diagram of a reproduction signal processing device according to a ninth embodiment.
  • FIG. 17 is a block diagram of a modification of the reproduction signal processing device of the first embodiment having a path that does not pass through the gain offset unit.
  • FIG. 18 is a block diagram of another modification of the reproduction signal processing device according to the second embodiment having a path that does not pass through the variable gain amplifier.
  • FIG. 19 is a diagram showing an optical disk device including a reproduction signal processing device according to the tenth embodiment.
  • FIG. 19 (a) is a block diagram showing the overall configuration, and FIG. The figure which shows the flowchart of a control operation.
  • FIG. 20 is a block diagram of a first conventional signal processing device.
  • FIG. 21 is a diagram showing a reproduced waveform when a reproduced signal has a DC offset.
  • FIG. 22 is a block diagram of a second conventional signal processing device.
  • FIG. 23 is a signal diagram for explaining a problem when a signal missing portion exists in an input reproduction signal.
  • FIG. 24 is a signal diagram for explaining an operation for solving a problem when a signal missing portion exists in an input reproduction signal.
  • the first embodiment is described in claims 1, 2, 15, 19, It corresponds to the invention described in paragraphs 20, 23 and 24, and performs defect detection, gain control, or offset control from sampling data output from the A / D conversion unit 3.
  • By holding at least one of these, or changing the control speed it is possible to suppress the phenomenon that exceeds the input dynamic range of the A / D converter after passing through the signal missing part, and at the same time improve the detection accuracy of dropout detection It was made possible.
  • FIG. 1 shows a block diagram of a signal processing device according to the first embodiment.
  • the signal processing device includes a gain offset unit 10 for providing a gain corresponding to a control signal input and a DC offset corresponding to an offset control signal input to a reproduced signal input;
  • An A / D conversion unit 3 that performs sampling with a clock having a period T, performs analog-to-digital conversion, and outputs sampling data, and receives the output of the A / D conversion unit 3 as an input and outputs n times (n Is a positive integer) and a peak detector 4 that performs a peak detection operation with a clock having a period, and an output of the A / D converter 3 as an input.
  • the clock has a period of n times (n is a positive integer) the clock period T.
  • Bottom detection unit 5 that performs the bottom detection operation, and peak detection unit 4 output and bottom detection unit 5
  • a / D conversion unit that receives the output as input, calculates the signal amplitude of the input, and outputs the amplitude information signal Part 6
  • the offset detection unit 7 that inputs the output of the peak detection unit 4 and the output of the bottom detection unit 5 and calculates the signal offset of the input of the AZD conversion unit 3 to output the offset information signal, and the output of the AZD conversion unit 3
  • a dropout detection unit 11 that detects a lack of the input signal and outputs a hold signal; and performs gain control and offset control of the gain offset unit 10 by using the amplitude information signal and the offset information signal. It is composed of a control unit 12 capable of holding the control operation or switching the control speed.
  • the reproduction signal from the information recording medium is given a gain and an offset according to the control input by the gain offset unit 10 and then sampled by the AZD conversion unit 3 with a clock having a predetermined clock cycle T to be quantized digitally. Converted to a signal. From this digital signal, the peak detector 4 And bottom detection unit 5 performs peak detection and bottom detection.
  • the peak detection unit 4 includes a selector 13, a register 14 for temporarily holding a value, a subtractor 15, and a comparator 16.
  • the comparator 16 compares the current sampling value with the sampling value one sample before the current held in the register 14. If the current sampling value is larger, the current value is stored in the register 14.
  • the current sampling value is stored, and otherwise, the register 14 is not rewritten. By performing this operation continuously, the peak of the digital signal is detected. However, in this state, only the maximum value is detected, and it is not possible to follow the fluctuation of the reproduction signal amplitude in the direction of decreasing amplitude.Therefore, the subtractor 15 subtracts the predetermined value from the value held in the register 14 by the predetermined clock interval. If the current sampling value is smaller than the output of the subtracter 15, the value of the register 14 is rewritten with the output of the subtractor 15.
  • This operation is specifically shown in FIG. 3 in FIG. 3 indicates the sampling value of the AZD conversion unit 3, and ⁇ indicates that a predetermined value is subtracted every peak after the peak is detected. It is desirable that this subtraction amount is set to such an extent that it can follow the signal drop speed when passing through the defect.
  • the peak detection and the bottom detection have been described as operating on the same clock as the A / D converter 3.
  • the power CD compact disc
  • the DVD digital versatile disc
  • the modulation method such as 6 modulation is used, and the mark length is distributed from 3 T to 11 ⁇ ⁇ (T is 1 cycle of the clock), and the reproduction signal amplitude is longer for the mark longer than 5 T.
  • both peak detection and bottom detection operate at n T periods ( ⁇ is a positive integer) as shown in Fig. 1 or mT periods or ⁇ ⁇ periods (in, n).
  • n T periods ⁇ is a positive integer
  • mT periods or ⁇ ⁇ periods in, n
  • peak detection and bottom detection are possible, and there is no practical problem. As described above, it is possible to reduce power consumption by operating the peak detection and the bottom detection with the divided clock.
  • the operation of the bottom detector 5 can be realized by reversing the polarity of the operation of the peak detector 4.
  • amplitude detection is performed by the amplitude detection unit 6 and offset detection is performed by the offset detection unit 7 from the peak detection value and the bottom detection value.
  • amplitude detection is the peak value
  • the offset detection is the sum of the peak value and the bottom value, the difference in the distance from the A / D center level, or the peak value and the bottom value are each a predetermined window. It can be obtained by detecting whether or not the force is within the range.
  • the control unit 12 compares the detected amplitude value with the target amplitude value, and when the detected amplitude value is smaller than the target value, outputs control so as to increase the gain of the gain offset unit 10, and conversely, the detected amplitude value When is larger than the target value, control output is made so that the gain of the gain offset unit 10 is reduced.
  • the control unit 12 compares the detected amplitude value with the target amplitude value, and when the detected amplitude value is smaller than the target value, performs control output so as to increase the output signal amplitude of the gain offset unit 10, and conversely, detects the amplitude value. When the value is larger than the target value, control output is performed so as to reduce the output signal amplitude of the gain offset unit 10.
  • control unit 12 compares the offset detection value with the predetermined offset target value, and when the offset detection value is smaller than the target value, performs control output so as to increase the output signal offset of the gain offset unit 10; Conversely, when the offset detection value is larger than the target value, control output is performed so as to lower the output signal offset of the gain offset unit 10.
  • the dropout detector 11 detects the loss of the reproduced signal by binarizing the output of the peak detector 4 with a predetermined threshold, for example, and forcibly controls the control unit 12 using the loss detection signal. By holding down the response time or slowing down the control response speed, it is possible to suppress the sensitive response as shown in FIG. 23 (b) and to obtain a waveform as shown in FIG. 24 (b).
  • the gain control and the offset control are held, or the control response speed is changed, so that the A / D is output after the reproduced signal passes through the defect. Since it is possible to suppress the phenomenon of exceeding the input dynamic range in the converter 3, the signal amplitude and offset at the input of the AZD converter 3 can be kept almost constant at all times. Eliminates the problem that the playback signal enters the dynamic range of the A / D conversion unit 3 and enters the normal state without wasting time, and the data cannot be correctly reproduced.This minimizes data errors after passing through defects. There is an effective effect that it can be done. Furthermore, the detection signal for dropout detection must be correctly detected as shown in Fig. 24 (c) without interruption during dropping as shown in Fig. 23 (c). This is effective in a system that detects a drop after A / D conversion.
  • the hold of the control unit or the switching of the control response speed is performed by the output of the dropout detection unit 11, but this is a signal generated by detecting dropout outside the signal processing device, etc. It does not matter. Also, it may be a signal input from outside when the operation is to be held, not when a drop fault is detected.
  • the dropout detector 11 is assumed to receive the output of the A / D converter 3. This is the output of the A / D converter 3, the output of the bottom detector 5, the output of the offset detector 7, and the amplitude information signal. You may enter at least one of
  • a through path 10a that is, a path that does not pass through the gain offset unit 10 is provided to output an amplitude information signal, which is input to the AZD conversion unit 3 via the switch 3a.
  • An optical disc player or the like often uses the absolute value information of the signal amplitude of the reproduction signal when discriminating the type of the disc, and in such a case, the signal amplitude can be measured without passing through the gain offset section.
  • the second embodiment corresponds to the invention described in claims 3, 4, 16 and 18 and includes a gain offset unit and a control unit according to the first embodiment.
  • 3 shows a specific configuration example of the unit.
  • FIG. 4 shows a block diagram of a signal processing device according to the second embodiment.
  • this signal processing device has a variable gain amplifier unit 1 that gives a gain according to a gain control signal input to a reproduced signal input, and an output that receives the output of the variable gain amplifier unit 1 as an offset.
  • An offset unit 2 for applying a DC offset according to a control signal input, and an output from the offset unit 2 for sampling with a clock having a predetermined clock period T, performing analog-to-digital conversion and outputting sampling data
  • a / The D conversion unit 3 and a pin which receives the output of the A / D conversion unit 3 and performs a peak detection operation with a clock having a cycle of n times (n is a positive integer) the clock cycle T.
  • the bottom detection unit 5 receives the output of the A / D converter 3 and the output of the A / D conversion unit 3 and performs the bottom detection operation in a cycle of n times (n is a positive integer) the clock cycle T.
  • the peak detector 4 outputs and the bottom detector 5 output as inputs
  • the A / D converter 3 calculates the signal amplitude of the input, and outputs an amplitude information signal
  • the amplitude detector 6 outputs the peak detector 4 outputs and the bottom Detector 5 Calculates the signal offset of the AZD converter 3 input using the output of the AZD converter 3 and outputs the offset information signal.
  • the offset detector 7 receives the output of the peak detector 4 as input and detects the lack of this input signal and holds the signal.
  • variable gain amplifier 1 in accordance with the magnitude relationship between the amplitude information signal and the amplitude target value, and a hold signal input to hold or control the gain control operation.
  • an offset control unit 9 which can perform the operations.
  • variable gain amplifier unit 1 and the offset unit 2 correspond to the gain offset unit 10 of the first embodiment
  • the gain control unit 8 and the offset control unit 9 correspond to the control unit 12 of the first embodiment. Corresponding.
  • the gain control unit 8 includes, for example, a comparator 8a for comparing the input signal with a predetermined target value, and a gain control unit 8 according to the polarity of the output of the comparator 8a. It can be configured with an integration counter section 8b that can switch between up and down, and a D / A conversion section 8c that performs digital-to-analog conversion using the output of the integration counter section 8b as an input.
  • the unit 8c outputs a control signal for controlling the gain to 1 to the variable gain amplifier unit.
  • the offset control unit 9 is configured similarly to the gain control unit 8, and outputs a control signal for controlling the offset amount to the offset unit 2.
  • the reproduction signal from the information recording medium is given a gain according to the gain control input by the variable gain pump unit 1 and an offset according to the offset control input by the offset unit 2, and then given by the AZD conversion unit 3. It is sampled by a clock with a clock period T and converted to a quantized digital signal. From this digital signal, a peak detection unit 4 and a bottom detection unit 5 perform peak detection and bottom detection. About peak detection and bottom detection operation In both cases, this is the same as in the first embodiment, and both may be performed with a clock having the same cycle as the clock having the predetermined clock cycle T. However, as shown in FIG. 4, both are n times (n is a positive It is also possible to reduce power consumption by doing this with clocks with periods that are integers or periods that are m times and n times each, where m and n are independent integers.
  • the amplitude detection unit 6 performs amplitude detection from the peak detection value and the bottom detection value
  • the offset detection unit 7 performs offset detection.
  • the amplitude detection calculates the difference between the peak value and the bottom value
  • the offset detection calculates the sum of the peak value and the bottom value or the difference in distance from the A / D center level, or the peak value and the bottom value respectively. This can be obtained by detecting whether or not a force is within a predetermined window range.
  • the gain control section 8 compares the detected amplitude value with the predetermined amplitude target value, and when the detected amplitude value is smaller than the target value, outputs a control so as to increase the gain of the variable gain pump section 1, and conversely, detects the amplitude.
  • control output is performed so that the gain of the variable gain pump unit 1 is reduced.
  • the gain control unit 8 compares the detected amplitude value with the predetermined amplitude target value, and when the detected amplitude value is smaller than the target value, performs control output so as to increase the output signal amplitude of the variable gain amplifier unit 1, and conversely, When the detected value is larger than the target value, control output is made so that the output signal amplitude of the variable gain amplifier 1 is reduced.
  • the offset control unit 9 compares the offset detection value with the predetermined offset target value, and when the offset detection value is smaller than the target value, performs control output so as to increase the output signal offset of the offset unit 2, and conversely.
  • control output is performed so that the output signal offset of the offset unit 2 is reduced.
  • the dropout detection unit 11 detects a loss of the reproduction signal by binarizing the output of the peak detection unit 4 with a predetermined threshold value, for example, and forcibly holds the control operation of the control unit 12 using this signal.
  • a predetermined threshold value for example, and forcibly holds the control operation of the control unit 12 using this signal.
  • the hold of the gain control unit 8 or the switching of the control response speed was performed by the output of the dropout detection unit 11, but this is a signal generated by detecting the gate output outside the signal processing device. It does not matter. Also, it may be a signal input from outside when operation hold is desired, not when dropout is detected.
  • the output of the dropout detector 11 is assumed to be the input of the output of the peak detector 4 This is the output of the peak detector 4, the output of the A / D converter 3, the output of the bottom detector 5, the output of the offset detector 7, At least one of the amplitude information signals may be input.
  • a through-path 1a that is, a path that does not pass through the variable gain amplifier section 1 is provided to output an amplitude information signal, and this is input to the offset section 2 via the switch 2a.
  • An optical disc player or the like often uses the absolute value information of the signal amplitude of a reproduced signal when discriminating the type of a disc, and in such a case, the signal amplitude can be measured without passing through a variable gain amplifier.
  • the third embodiment corresponds to the invention described in claim 5 and uses a clip reproduced from an input reproduction signal as a sampling clock.
  • FIG. 5 is a block diagram of a signal processing device according to the third embodiment.
  • the signal processing apparatus includes: a gain offset unit 10 for providing a gain according to a gain control signal input and a DC offset according to an offset control signal input to a reproduction signal input; An AZD conversion unit 3 that performs sampling at a clock period T clock and converts the data from analog to digital and outputs the sampled data.
  • An output of the A / D conversion unit 3 is input and n times (n) of the clock period T Is a positive integer) and a peak detector 4 that performs peak detection operation with a clock having a period, and an A / D converter 3 whose input is a clock having a period of 11 times the clock period T (n is a positive integer).
  • Bottom detection unit 5 that performs bottom detection operation at the same time, and amplitude detection that outputs the amplitude information signal by calculating the signal amplitude of the A / D conversion unit 3 input using the output of the peak detection unit 4 and the output of the bottom detection unit 5 as inputs
  • An A / D converter 3 which receives the output of the peak detector 4 and the output of the bottom detector 5 as inputs, calculates an offset of the input of the A / D converter 3, and outputs an offset information signal; Based on the sampling data output from the A / D converter 3 and the control unit 12 that performs gain control and offset control of the gain offset unit 10 using the offset information signal, a clock that is phase-synchronized with this is generated. It consists of a PLL section 17.
  • the signal is output by the A / D conversion unit 3. It is sampled by the output clock of the selector 17 and converted into a quantized digital signal. From this digital signal, the peak detection unit 4 and the bottom detection unit 5 perform peak detection and bottom detection.
  • the peak detection and bottom detection operations are the same as those in the first embodiment, and both may be performed using a clock having the same cycle as the clock having a predetermined clock cycle. However, as shown in FIG. This is done with clocks that are n times (n is a positive integer) or m times each n times (m and n are positive integers independent of each other) to reduce power consumption. It is also possible.
  • amplitude detection is performed by the amplitude detection unit 6 and offset detection is performed by the offset detection unit 7 based on the peak detection value and the potom detection value.
  • amplitude detection calculates the difference between the peak value and the bottom value
  • offset detection calculates the sum of the peak value and the bottom value or Can be obtained by detecting the difference in distance from the A / D center level, or by detecting whether or not the peak value and the bottom value are within a predetermined window range.
  • the operation of the control unit 12 is the same as that of the first embodiment, and the output amplitude of the gain offset unit 10, and and the offset become predetermined target values according to the amplitude detection value and the offset detection value. Control as follows.
  • the PLL unit 17 extracts a clock component included in the reproduced signal, and the generated clock is used as a sampling clock of the A / D conversion unit 3.
  • the PLL unit 17 extracts phase error information from the sampling data output from the AZD conversion unit 3, for example, and drives a voltage-controlled oscillator or the like based on the error information to generate a phase-locked clock. It is what you do.
  • the sampling clock of the AZD conversion unit 3 As described above, by setting the sampling clock of the AZD conversion unit 3 to be a PLL clock that is phase-synchronized with the reproduction signal, the sampling speed of the AZD conversion unit 3 automatically changes according to the reproduction speed.
  • the time constant of the bottom detection also changes adaptively, facilitating CAV playback, and the operation clock of the peak detection unit 4 and the bottom detection unit 5 is set to the PLL clock lZn (n is a positive integer).
  • the operating cut-off frequency can be reduced to reduce power consumption. For this reason, the signal amplitude and offset at the input of the A / D converter 3 are always kept almost constant, and stable AZD conversion processing can be performed.
  • the fourth embodiment corresponds to the inventions set forth in claims 6 and 7, in which the oscillation frequency of the reproduction clock is fixed when a drop or the like is detected.
  • FIG. 6 shows a block diagram of the signal processing device according to the fourth embodiment.
  • This signal processing device has a gain offset unit 10 for providing a gain according to a gain control signal input and a DC offset according to an offset control signal input to a field raw signal input, and an output of the gain offset unit 10 as an input.
  • An A / D converter 3 that performs sampling at a clock of a predetermined clock period T, converts the data from analog to digital, and outputs sampled data.
  • the peak detection unit 4 that performs a peak detection operation with a clock having a cycle of n times (n is a positive integer) of the period T and the output of the A / D converter 3 are input and n times the clock cycle T (where n is a positive Bottom detection unit 5 that performs the bottom detection operation with a clock having a period of)), A / D conversion unit 3 with the output of the peak detection unit 4 and the output of the pottom detection unit 5 as inputs, and the amplitude information signal An AZD converter 3 which receives the output of the peak detector 4 and the output of the bottom detector 5 as input, calculates an input signal offset of the input, and outputs an offset information signal; and a peak detector.
  • Drop input detection unit 11 that receives the output as input and detects the loss of this input signal and outputs a hold signal, and gain control and offset control of gain offset unit 10 based on the amplitude information signal and offset information signal.
  • a PLL unit 17 that generates a clock phase-synchronized with the sampling data output from the A / D conversion unit 3 based on the sampling data.
  • the reproduction signal from the information recording medium is given a gain and an offset according to the control input by the gain offset unit 10, and then is sampled by the AZD conversion unit 3 with the output clock of the PLL unit 17 to be quantized. It is converted to a digital signal.
  • the peak detection and bottom detection are performed on the digital signal by the peak detection unit 4 and the bottom detection unit 5.
  • the peak detection and bottom detection operations are the same as those in the first embodiment, and both may be performed with a clock having the same period as the clock of the predetermined clock period T, as shown in FIG. This is done by using a clock whose cycle is n times (n is a positive integer), or m times n times (m and n are positive integers independent of each other). Can also be reduced.
  • amplitude detection is performed by the amplitude detection unit 6 from the peak detection value and the bottom detection value
  • offset detection is performed by the offset detection unit 7.
  • amplitude detection calculates the difference between the peak value and the bottom value
  • offset detection calculates the sum of the peak value and the bottom value or the difference in distance from the AZD center level, or the peak value and the bottom value are calculated. It can be obtained by detecting whether or not each force is within a predetermined window range.
  • the operation of the control unit 12 is the same as that of the first embodiment, and the output amplitude of the gain offset unit 10 is changed according to the amplitude detection value and the offset detection value. Control is performed so that the width and offset become the predetermined target values.
  • the PLL unit 17 extracts the peak component of the reproduced signal, and uses the generated clock as the sampling clock of the AZD conversion unit 3.
  • the PLL unit 17 extracts phase error information from the sampling data output from the A / D conversion unit 3, for example, and drives a voltage controlled oscillator or the like based on the error information to generate a phase-locked clock. It is a thing.
  • the control operation of the control unit 12 is forcibly held by the signal obtained by the dropout detection unit 11 or the control response speed is slowed down. Control is performed so as to hold the sampling clock frequency output from the unit 17 or to reduce the frequency response speed.
  • the sampling clock of the A / D converter 3 is a PLL clock that is phase-synchronized with the playback signal in this way, the sampling speed of the A / D converter 3 automatically changes according to the playback speed.
  • the operation clock of the peak detector 4 and the bottom detector 5 is set to 1 / n (n is a positive integer) frequency of the PLL clock to reduce the operating clock frequency. Power consumption can be reduced.
  • the gain control, the offset control, and the PLL control are held, or the control response speed is changed, so that during and after the defect passage, It is possible to suppress the phenomenon that the playback signal exceeds the input dynamic range of the AZD conversion unit 3 and keep the sampling speed stable, and always keep the signal amplitude and offset at the AZD conversion unit input almost constant
  • the detection signal of dropout detection can be detected correctly as shown in Fig. 24 (c) without interruption during the dropout as shown in Fig. 23 (c), especially A / D conversion This is effective in a system that detects a dropout later.
  • the hold of the control unit 12 or the switching of the control response speed is performed by the output of the dropout detection unit 11, but this is performed outside the signal processing device.
  • a signal generated by detecting a mouthpiece may be used. Also, it may be a signal input from outside when operation hold is desired, not when dropout is detected.
  • the dropout detector 11 receives the output of the peak detector 4.
  • the fifth embodiment corresponds to the inventions described in claims 8 and 17 in which different recording areas can be reproduced by the same signal processing system. It is.
  • FIG. 7 is a block diagram of a signal processing device according to the fifth embodiment.
  • This signal processing device includes a gain offset unit 10 for giving a gain corresponding to a gain control signal input and a DC offset according to an offset control signal input to the first reproduced signal input, and a gain offset unit 10 output
  • An A / D conversion unit 3 that inputs a clock, performs sampling with a clock having a predetermined clock period ⁇ , performs analog-to-digital conversion and outputs sampling data, and an output from the A / D conversion unit 3
  • a peak detection unit 4 that performs a peak detection operation, a bottom detection unit 5 that performs a bottom detection operation using the output of the A / D conversion unit 3 as an input, and an A / D that receives an output of the peak detection unit 4 and an output of the bottom detection unit 5 as an input D conversion unit 3
  • Amplitude detection unit 6; Peak detection unit 4 output and bottom detection unit 5 output; AZD conversion unit 3 input signal offset
  • An offset detection unit 7 that calculates and output
  • a control unit 12 that performs gain control and offset control of the gain offset unit 10 using the amplitude information signal and the offset information signal, and that can independently control the gain and offset according to the gate signal.
  • the first reproduction signal from the information recording medium is given a gain, an offset and a force S according to the control input by the gain offset unit 10 and then sampled by the A / D conversion unit 3 at a clock having a predetermined clock cycle T. Is converted to a quantized digital signal. From this digital signal, a peak detection unit 4 and a bottom detection unit 5 perform peak detection and bottom detection.
  • the peak detection and the bottom detection operations are the same as those in the first embodiment, and both may be performed with a clock having the same cycle as the clock having the predetermined clock cycle T. However, as shown in FIG. It is also possible to reduce the power consumption by doing this with a clock that has a period of (n is a positive integer) or a period of m times and n times (m and n are positive integers independent of each other). .
  • amplitude detection is performed by the amplitude detection unit 6 from the peak detection value and the bottom detection value
  • offset detection is performed by the offset detection unit 7.
  • the amplitude detection calculates the difference between the peak value and the bottom value
  • the offset detection calculates the sum of the peak value and the bottom value or the difference in the distance from the AZD center level ⁇ , or the peak value and the bottom value are calculated. It can be obtained by, for example, detecting whether or not a force is within a predetermined window range.
  • the operation of the control unit 12 is the same as that of the first embodiment, and is controlled so that the output amplitude and offset of the gain offset unit 10 become the predetermined target values according to the amplitude detection value and the offset detection value. I do.
  • the second reproduction signal is input to the gate signal generator 18 and determines the area information of the optical disk medium.
  • the operation of the gate signal generator will be described using a DVD-RAM as an example.
  • FIG. 8 shows the physical format of DVD-RAM.
  • This physical format consists of an address area formed by pre-pits and a rewritable data area.
  • the data area consists of the L and part sandwiched between two Groo V e parts, and the address area has two Headers 1 to 4 each.
  • the prepit is formed at a position offset from the center of the track.
  • FIGS. 10 (c) and 10 (d) are obtained. If these are calculated ((c) + (d)), a gate signal (e) indicating the address position can be obtained.
  • the control unit 12 performs gain and offset control in the address area, but when the reproduction signal changes from the address area to the data area, that is, the gate signal in FIG. 10 (e) changes to “H” level and changes to “L” level. Then, the gain and offset control values are temporarily stored in the first storage unit 19, and the values stored in the second storage unit 20 are given as gain and offset control values to control the gain and offset. Do.
  • the first reproduced signal which is a sum signal of the signal (a) + (b) obtained from the inner detector and the signal (c) + (d) obtained from the outer detector, is obtained as shown in FIG. 11 (a).
  • the gain and offset of the address area and the data area are independently controlled, and the input to the A / D converter 3 is as shown in FIG. 11 (b).
  • the signal amplitude difference and offset difference for each recording area are absorbed and the AZD conversion is always performed.
  • the signal amplitude and offset at the unit input can be kept constant, and different recording areas can be played back with one signal processing system.
  • the signal from the gate generation unit 18 is used as the gate signal, it may be a signal detected outside the present signal processing device. Also, the signal may be an externally input signal when switching between gain and offset control is desired, not when discriminating the area information of the second reproduced signal.
  • the sixth embodiment corresponds to the inventions described in claims 9, 10, and 11, and a specific configuration example of the gain offset unit and the control unit in the fifth embodiment. It shows.
  • FIG. 12 shows a block diagram of the signal processing device according to the sixth embodiment.
  • This signal processing device responds to the gain control signal input with respect to the first reproduced signal input.
  • a variable gain amplifier 1 for giving a gain; an offset unit 2 which receives the output of the variable gain amplifier 1 as an input and applies a DC offset corresponding to an offset control signal input; a predetermined clock period T which receives the output of the offset unit 2 and a clock as inputs
  • An A / D conversion unit 3 that performs sampling with a clock and converts the data from analog to digital and outputs the sampled data.
  • the output of the A / D conversion unit 3 is input and n times the clock period T (where n is a positive value).
  • the peak detector 4 that performs peak detection with a clock having a period of (a integer) and the output of the A / D converter 3 are input and the bottom is a clock having a period of n times (n is a positive integer) the clock period T.
  • Bottom detection unit 5 that performs the detection operation, AZD conversion unit 3 receives the output of the peak detection unit 4 and the output of the bottom detection unit 5 and calculates the amplitude of the input signal and outputs the amplitude information signal
  • the AZD converter 3 receives the output of the peak detector 4 and the output of the bottom detector 5 as input, calculates the signal offset of the input, and outputs an offset information signal.
  • a gate generation unit 18 that determines the error information on the optical disc recording medium and generates a gate signal indicating the current error information, and a variable gain amplifier unit 1 according to the magnitude relationship between the amplitude information signal and the amplitude target value.
  • a gain control unit 8 that performs gain control independently for each recording error according to a gate signal, and a first gain storage unit 22 that stores a gain control value output from the gain control unit 8 And the second gain storage unit 23, and controls the offset unit 2 according to the magnitude relationship between the offset information signal and the offset target value, and controls each recording area according to the gate signal.
  • An offset control unit 9 that can perform offset control independently, a first offset storage unit 24 and a second offset storage unit 25 that store the offset control value output from the offset control unit 9 Is done.
  • variable gain amplifier unit 1 and the offset unit 2 correspond to the gain offset unit 10 of the fifth embodiment
  • gain control unit 8 and the offset control unit 9 correspond to the control unit 12 of the first embodiment. Corresponding.
  • the operation of the sixth embodiment will be described.
  • the A / D conversion Sampled by the clock with the predetermined clock cycle T by the Is converted into a digital signal.
  • a peak detection unit 4 and a bottom detection unit 5 perform peak detection and bottom detection.
  • the peak detection and bottom detection operations are the same as those in the first embodiment, and both may be performed with a clock having the same cycle as the cycle of the predetermined cycle T, as shown in FIG. In this way, the power consumption can be reduced by using a clock whose cycle is n times (n is a positive integer) or m times and n times (m and n are positive integers independent of each other). It is possible to reduce it.
  • the gain and offset control operations of the gain control unit 8 and the offset control unit 9 are the same as in the first embodiment.
  • the second reproduction signal is input to the gate signal generator 18 and determines the area information of the optical disk medium.
  • the gain control unit 8 performs gain control in the address area, but when the address area changes to the data area, the gain control value is stored in the first gain storage unit 22 and the second gain storage
  • the value stored in the section 23 is given as a gain control value to control the gain.
  • the offset control unit 9 performs offset control in the address area, but when the address area is changed to the data area, the offset control value is temporarily stored in the first offset storage unit 24, and the second offset storage value is stored.
  • the value stored in the section 25 is given as an offset control value to control the offset.
  • the signal amplitude difference and offset difference for each recording area are absorbed, and A / The signal amplitude and offset at the D conversion unit input can be kept constant.
  • the signal from the gate generation unit 18 is used as the gate signal, it may be a signal detected outside the present signal processing device. Also, it may be a signal input from outside when switching of gain / offset control is desired, not when discriminating the second reproduction signal.
  • independent control was performed for each area for both gain and offset.
  • a configuration may be used in which only the offset performs independent control according to the recording error.
  • the seventh embodiment corresponds to the invention described in claim 12 in which a signal equalization unit is provided before the A / D conversion unit to perform signal equalization. .
  • FIG. 13 is a block diagram of the signal processing device according to the seventh embodiment.
  • This signal processing device includes a gain offset unit 10 for providing a gain according to a gain control signal force and a DC offset according to an offset control signal input to a reproduced signal input, and a high frequency
  • An equalizer section 26 for emphasizing the frequency range, and an A / D converter section that takes the output of the equalizer section 26 as input, performs sampling with a clock having a predetermined clock cycle T, converts analog to digital, and outputs sampled data.
  • a peak detection unit 4 which receives the output of the A / D conversion unit 3 as an input, and performs a peak detection operation with a clock having a cycle of n times (n is a positive integer) of the clock period T, and an A / D converter
  • the bottom detection unit 5 that receives the output of the unit 3 as input and performs a bottom detection operation with a clock having a cycle of n times (n is a positive integer) the clock cycle T, and inputs the output of the peak detection unit 4 and the output of the bottom detection unit 5
  • the A / D converter 3 calculates the signal amplitude of the input and outputs the amplitude information signal.
  • the amplitude detector 6 outputs the peak detector 4 output and the bottom detector 5 output, and the A / D converter 3 input signal
  • the offset detector 7 calculates the offset and outputs the offset information signal.
  • the gain control and offset control of the gain offset unit 10 are performed by the amplitude information signal and the offset information signal, and the control operation is held by the external hold
  • the reproduction signal from the information recording medium is given a gain and an offset according to the control input by the gain offset unit 10, and then the waveform equalization process is performed by the equalizer unit 26.
  • the equalizer unit 26 When reproducing an optical recording medium or the like on which high-density recording is performed, the signal amplitude of the short recording mark decreases due to the optical frequency characteristics. Therefore, this frequency band is boosted up by the equalizer section 26. Therefore, it is necessary to improve the signal SNR (Singalto Noise Ratio) of the signal.
  • the output of the equalizer 26 is sampled by the AZD converter 3 with a clock having a predetermined clock cycle T and converted into a digital signal.
  • the peak detection and the bottom detection are performed by the peak detection unit 4 and the bottom detection unit 5 from the digital signal.
  • the peak detection and bottom detection operations are the same as in the first embodiment, and both may be performed with the same clock as the clock having the predetermined clock period T. However, as shown in FIG. It is also possible to reduce power consumption by doing this with a clock that has a cycle that is twice (n is a positive integer) or a cycle that is m times or n times each.
  • amplitude detection is performed by the amplitude detection unit 6 from the peak detection value and the bottom detection value
  • offset detection is performed by the offset detection unit 7.
  • the amplitude detection and the offset detection are the same as in the first embodiment.
  • the control unit 12 controls the gain and offset of the gain offset unit 10 so that the amplitude detection value and the offset detection value become equal to the target values.
  • the control operation is the same as in the first embodiment.
  • the signal amplitude in the equalizer section 26 pass the signal with the maximum amplitude within the dynamic range of the equalizer section 26.
  • the A / D converter section 3 By arranging the equalizer section 26 in the preceding stage, it is possible to control the input signal amplitude and the input signal offset of the equalizer section 26 to be constant, so that the signal amplitude and the input signal offset become constant. Can be controlled. In addition, it is possible to maximize the SNR, and it is not necessary to consider the variation margin such as the circuit offset generated in the previous stage of the equalizer section 26, so that the maximum value within the dynamic range of the equalizer can be obtained.
  • a signal can be input with an amplitude.
  • the short disk formed on the optical disc! / ⁇ If the signal amplitude does not increase due to the pit, the signal does not have a saturated amplitude as shown by the solid line in the figure, and if there is no equalizer section, the peak (or bottom) of the input reproduction signal due to this short pit ) Cannot be detected correctly, but by providing an equalizer, even if the pit length is short, the signal becomes saturated as shown by the broken line in the figure, and peak detection (or bottom detection) can be performed correctly. This improves the accuracy of gain control and offset control. Can be planned.
  • the eighth embodiment corresponds to the invention described in claim 13 in which the gain offset unit in the seventh embodiment is divided into two sub-blocks and an equalizing unit is provided therebetween. It is.
  • FIG. 15 is a block diagram of a signal processing device according to the eighth embodiment.
  • This signal processing device includes a variable gain amplifier unit 1 for giving a gain according to a gain control signal input to a reproduced signal input, an equalizer unit 26 for receiving the output of the variable gain amplifier unit 1 as input, and emphasizing a high frequency range, An offset section 2 that receives the equalizer section 26 as an input and applies a DC offset corresponding to the offset control signal input, performs sampling with a clock having a predetermined clock cycle T using the output of the offset section 2 as an input, and performs analog-to-digital conversion.
  • An A / D conversion unit 3 that outputs sampling data
  • a peak detection unit that receives the output of the A / D conversion unit 3 and performs peak detection operation with a clock having a cycle of n times (n is a positive integer) the clock cycle.
  • a bottom detection unit 5 which receives the output of the A / D conversion unit 3 as an input and performs a bottom detection operation with a clock having a cycle of n times (n is a positive integer) the clock cycle;
  • the AZD converter 3 receives the output of the peak detector 4 and the output of the bottom detector 5 as input, calculates the signal amplitude of the input, and outputs an amplitude information signal.
  • the amplitude detector 6 outputs the output of the peak detector 4 and the output of the bottom detector 5 AZD converter 3 Calculates the input signal offset as input and outputs the offset information signal.
  • Offset detector 7 and gain that controls the variable gain section 1 according to the magnitude relationship between the amplitude information signal and the amplitude target value. It comprises a control unit 8 and an offset control unit 9 that controls the offset unit 2 according to the magnitude relationship between the offset information signal and the offset target value.
  • variable gain amplifier unit 1 and the offset unit 2 correspond to the gain offset unit 10 of the seventh embodiment
  • gain control unit 8 and the offset control unit 9 correspond to the control unit 12 of the seventh embodiment. Corresponding.
  • the reproduction signal from the information recording medium is given a gain according to the gain control input by the variable gain amplifier unit 1 and After the waveform equalization processing is performed in the dither section 26, the offset section 2 gives an offset corresponding to the offset control input.
  • the signal amplitude of a short recording mark decreases due to the optical frequency characteristics. Therefore, by boosting up this frequency band with the equalizer section 26, the signal S It is necessary to improve NR (Singa 1 to Noise Ratio).
  • the output of the equalizer 26 is sampled by the AZD converter 3 with a clock having a predetermined clock cycle T and converted into a quantized digital signal. From this digital signal, peak detection and bottom detection are performed by a peak detection unit 4 and a bottom detection unit 5.
  • the peak detection operation and the bottom detection operation are the same as those in the first embodiment, and both may be performed using a clock having the same cycle as the clock having the predetermined clock cycle T. However, as shown in FIG. It is also possible to reduce power consumption by doing this with a clock cycle of (n is a positive integer) or a cycle of m times and n times (m and n are positive integers independent of each other). .
  • amplitude detection is performed by the amplitude detection unit 6 from the peak detection value and the bottom detection value
  • offset detection is performed by the offset detection unit 7.
  • the amplitude detection and the offset detection are the same as in the first embodiment.
  • the gain and offset control operations of the gain control unit 8 and the offset control unit 9 are the same as in the second embodiment.
  • the signal amplitude in the equalizer unit 26 pass the signal with the maximum amplitude within the dynamic range of the equalizer unit 26.
  • the signal amplitude in the variable gain amplifier unit 1 By arranging the equalizer section 26 in the subsequent stage, it is possible to control the signal amplitude to be constant, and it is not necessary to consider the circuit gain variation margin generated in the previous stage of the equalizer section 26. Signal can be input to the maximum dynamic range. Furthermore, as shown in Fig. 14, even when the pit length is short, the signal becomes saturated as shown by the broken line in the figure, and the peak detection (or bottom detection ) Can be performed, thereby improving the accuracy of gain control and offset control.
  • the ninth embodiment corresponds to the invention described in claim 14 in which the connection order of the offset section and the equalizer section in the eighth embodiment is interchanged.
  • FIG. 10 A block diagram of the signal processing device according to the ninth embodiment is shown in FIG.
  • This signal processing device has a variable gain amplifier 1 that applies a gain to the reproduction signal according to the gain control signal input, and applies a DC offset according to the offset control signal input using the output of the variable gain amplifier 1 as input.
  • Offset section 2 an equalizer section 26 that receives the output of the offset section 2 as an input to enhance the high frequency range, and samples the output of the equalizer section 26 as an input and performs sampling with a clock having a predetermined clock cycle T! /
  • An AZD conversion unit 3 that converts analog to digital and outputs sampling data, and performs a peak detection operation with a clock having a cycle of n times (n is a positive integer) the clock cycle with the AZD conversion unit 3 output as an input.
  • Bottom detection operation in which the output of the peak detection unit 4 and the output of the AZD conversion unit 3 are input and bottom detection operation is performed with a clock having a cycle of n times (n is a positive integer) the clock cycle.
  • AZD converter 3 Calculates the signal amplitude of the input of the AZD converter 3 and outputs the amplitude information signal by using the output of the peak detector 4 and the output of the bottom detector 5 as input.
  • Detector 5 Output offset AZD converter 3 Calculates the signal offset of the input and outputs an offset information signal, and outputs the offset information signal.Variable gain pump 1 according to the magnitude relationship between the amplitude information signal and the amplitude target value.
  • a gain control unit 8 for controlling the offset information signal and an offset control unit 9 for controlling the offset unit according to the magnitude relationship between the offset information signal and the offset target value.
  • variable gain pump unit 1 and the offset unit 2 are added to the gain offset unit 10 of the seventh embodiment, and the gain control unit 8 and the offset control unit 9 are added to the control unit 12 of the seventh embodiment. Each corresponds.
  • the reproduction signal from the information recording medium is given a gain in accordance with the gain control input in the variable gain pump section 1 and an offset in accordance with the offset control input in the offset section 2, and then is subjected to a waveform in the equalizer section 26.
  • An equalization process is performed.
  • the signal amplitude of the short recording mark decreases due to the optical frequency characteristics.
  • SNR Signal to Noise Ratio
  • the output of the equalizer 26 is sampled by the A / D converter 3 with a clock having a predetermined clock cycle T and is converted into a quantized digital signal. From this digital signal, a peak detection unit 4 and a bottom detection unit 5 perform peak detection and bottom detection.
  • the peak detection and bottom detection operations are the same as those in the first embodiment, and both may be performed using the same clock as the clock having the predetermined clock period T. However, as shown in FIG. Do this with clocks that are n times faster (n is a positive integer) or m times and n times (m and n are positive integers that are independent of each other) to reduce power consumption. Is also possible.
  • the amplitude detection unit 6 performs amplitude detection and the offset detection unit 7 performs offset detection from the peak detection value and the bottom detection value.
  • the amplitude detection and the offset detection are the same as in the first embodiment.
  • the gain and offset control operations of the gain control unit 8 and the offset control unit 9 are the same as in the second embodiment.
  • the signal amplitude in the equalizer section 26 pass the signal with the maximum amplitude within the dynamic range of the equalizer section 26.
  • the A / D converter section 3 By arranging the equalizer section 26 in front of the equalizer section, it is possible to control the signal amplitude and offset to be constant, and it is necessary to consider the gain and offset variation margin generated in the front section of the equalizer section 26. This eliminates the need for this, so the signal can be input to the maximum dynamic range of the equalizer. Further, as shown in Fig. 14, even if the pit length is short, the signal becomes saturated as shown by the broken line in the figure, and the peak detection (or bottom detection ) Can be performed, thereby improving the accuracy of gain control and offset control.
  • the tenth embodiment corresponds to the invention described in claims 21 and 22, and is provided with a servo controller.
  • FIG. 19 (a) is a block diagram of a signal processing device according to the tenth embodiment.
  • the basic configuration of this signal processing device is the same as that of the first embodiment, except that the output of the amplitude detector is used as an input to learn the force control position or tracking control position of the pickup based on the reproduced signal amplitude information. It also has a servo controller 27 that operates.
  • FIG. 19 (a) shows a schematic configuration of an optical disk device including the signal processing device. An optical disk 100 as an information recording medium is driven by a spindle motor (not shown).
  • the optical pickup 200 that reads information from the optical disc 100 includes a laser 201 that oscillates a laser beam that irradiates the optical disc 100, and an irradiation light that irradiates from the laser 201.
  • a beam splitter 204 that makes a path different from that of the light reflected by the optical disc 100, and irradiation light that has passed through the beam splitter 204 is focused on the information surface of the optical disc 100.
  • a photodetector 205 that photoelectrically converts the reflected light of the above and outputs it as a reproduction signal to the gain offset unit 10.
  • Focus control, tracking control, etc. are required to read the pit row information recorded on the disc with an optical disc, etc., but the optimal control position changes due to optical variations or electrical offsets.
  • As a learning method there are a method of maximizing a reproduction signal amplitude, a method of minimizing jitter, and the like.
  • In order to learn the amplitude of the reproduced signal to be the maximum it is necessary that the change of the input reproduced signal is reflected as the amplitude information output from the amplitude detector 6.
  • step S1 the thermocontroller 27 controls the control unit 12 so that the gain control and the offset control are turned on, so that the signal is controlled. Make the amplitude constant and secure the amplitude to secure the angle division function during A / D conversion.
  • step S2 the servo controller 27 instructs the control unit 12 to hold the gain control. This When these preparations are completed, the servo controller 27 issues a command to the control unit 12 to perform focus and tracking learning (for example, learning to maximize the amplitude) in step S3. Then, at the stage where the learning is completed, the servo controller 27 controls the control unit 12 so as to start the gain and offset control again.
  • focus and tracking learning for example, learning to maximize the amplitude
  • the gain control As described above, by forcibly holding the gain control during the learning period, it is possible to transmit the amplitude change of the input reproduction signal to the output of the amplitude detection unit. Also, by holding the offset control at the same time, the amplitude detection operation can be stabilized. In addition, gain control and offset control operations are performed before learning, and learning operation is started after both controls are settled, so that the signal amplitude at the AZD converter input can be made substantially constant regardless of the input playback signal amplitude. Yes, it is possible to keep the learning sensitivity constant. For example, compared to DVD-ROM media, DVD-RW media have a low reflectivity of 1/4 to 1/5 times, and the amplitude of the input playback signal is reduced. There is a problem that sensitivity cannot be obtained.
  • the gain and offset control operations are performed before learning, and after the input signal amplitude of the A / D converter 3 has settled to a predetermined value, both controls are held and learning is performed. There is no need to consider fluctuations in the input amplitude, and stable learning is possible.
  • the signal processing device of the present invention when an analog reproduction signal read from an information recording medium such as an optical disc is subjected to A / D conversion and signal processing, the signal passes through a signal missing portion of the information recording medium. Later, a phenomenon that exceeds the dynamic range of the AZD converter can be suppressed, stable A / D conversion can be performed, and data errors after passing through defects can be minimized. Further, since the detection accuracy of dropout detection can be improved, it is possible to improve the reliability of an optical disk device using this signal processing device.

Description

明 細 書 信号処理装置および信号処理方法 技術分野
本発明は、 情報記録媒体上の記録情報をアナログ一デジタル変換してデータ再 生を行う再生信号処理系において、 アナログ一デジタル変換部の入力ダイナミッ クレンジに信号を効率良く入力するための信号処理装置および信号処理方法に関 する。 背景技術
近年、半導体プロセスの微細化にともないアナ口グ回路のデジタノレ化が進展し、 これによる回路規模の削減、 回路安定性の向上、 消費電力の削減等の取り組みが なされている。 また、 デジタルィ匕によりプロセスシュリンクへの対応が容易とな り、 開発効率の向上の利点も見出せる。
光ディスクの信号処理分野においても、 PRML (Pa r t i a l Re s p on s e Ma x imum L i k e 1 i h o o d) 等の技術を採用することに より、 信号処理回路をアナログ信号処理回路からデジタル信号処理回路に置き換 えることが可能であり、 これにより再生十生能能力の向上を図ることができる。 これに伴い、 従来の信号処理回路では、 アナログ信号からデジタル信号に変換 する （以降、 AZD変換と呼ぶ） 部分において効率良く AZD変換を行うこと、 すなわち AZD変換器のダイナミックレンジ範囲内でかつ最大振幅でアナログ信 号をデジタルに変換することが要求される。
第 20図は従来のこの種の信号処理装置のプロック図である。
この信号処理装置の従来例は、 再生信号入力の低域を遮断することで D Cオフ セットを除去するハイパスフィルタ部 101と、 このハイパスフィルタ部 101 で DCオフセットを除去された再生入力信号に対し、 ゲイン制御信号入力に応じ たゲインを与える可変ゲインアンプ部 1と、 この可変ゲインアンプ部 1の出力を 入力としアナログ一デジタル変換を行う A/D変換部 3と、 この A/D変換部 3 P T/JP03/02835
2 で得られたサンプリングデータからそのピーク検出動作を行うピーク検出部 4と、 同サンプリングデータからそのボトム検出動作を行うボトム検出部 5と、 これら ピーク検出値およびボトム検出値から AZD変換部 3入力での信号振幅を演算す る振幅検出部 6と、 この振幅検出部 6で得られた振幅情報をもとに A/D入力振 幅が一定になるように可変ゲインァンプ部 1を制御するゲイン制御部 8とで構成 される。
上記構成の様に、 A/D変換部 3の入力での信号振幅を検出してこれが一定に なるようにフィードバック制御を行うことで、 AZD変換部 3の入力信号がほぼ ダイナミックレンジ内に有効的に収まるよう制御することができる。
ところで、 このような光ディスク等の情報記録媒体の記録変調方式の 1つとし て、 D Cフリー方式がある。 この方式は、 信号の "H" 区間と " L" 区間との比 率が 5 0 ： 5 0となるように記録を行う方式である。
し力 し、 情報記録媒体の記録変調方式が D Cフリ一でない場合、 または D Cフ リ一方式であつたとしても情報記録媒体の製造段階でのばらつきにより記録マー クが本来の長さよりも大きく形成されたり小さく形成された場合等には、 信号の "H" 区間と "L" 区間との比率が 5 0 ： 5 0からずれるため、 再生信号の平均 D Cレベルが再生信号の上下ピークのセンター位置からずれる現象が発生する。 本現象は、 記録条件が最適でない場合に多く発生し、 一般的にァシンメトリと呼 ばれる。 ァシンメトリを有する再生信号がハイパスフィルタ部 1 0 1を通過する と、 D C成分が力ットされ、 第 2 1図に示すように A/D変換部 3の入力信号に D Cオフセットが発生する。 D Cオフセットが大きくなると再生信号波形が A/ D変換部 3の入力ダイナミックレンジを越えてしまうため、 波形の一部が欠落し 正しい A/D変換が行えなくなってしまうという問題が発生する。
し力 しながら、 この問題は、 例えば後述する特許文献 1に示された第 2の従来 例により回避することができる。 第 2 2図はこの特許文献 1に示された従来の信 号処理装置を第 2 1図のプロック構成との対比が容易になるように適宜書き換え たものである。
この信号処理装置の第 2の従来例は、 再生信号入力に対しゲイン制御信号入力 に応じたゲインを与える可変ゲインアンプ部 1と、 この可変ゲインアンプ部 1の 出力に対し、 オフセット制御信号入力に応じた D Cオフセットを与えるオフセッ ト部 2と、 このオフセット部 2出力に対しアナログ一デジタル変換を行う AZD 変換部 3と、 この A/D変換部 3で得られたサンプリングデータからそのピーク 検出動作を行うピーク検出部 4と、 同サンプリングデータからそのボトム検出動 作を行うボトム検出部 5と、 これらピーク検出値およびボトム検出値から AZD 変換部 3入力の信号振幅を演算する振幅検出部 6と、 ピーク検出値とボトム検出 値との平均値から A/D変換部入力での信号のセンター値を演算するオフセット 検出部 7と、 振幅検出部 6で得られた振幅情報をもとに A/D入力振幅が一定に なるように可変ゲインァンプ部 1を制御するゲイン制御部 8と、 オフセット検出 部 7で得られたオフセット情報をもとに AZD入力信号のセンターが AZD変換 部 3の入力ダイナミックレンジのセンターとなるように制御を行うオフセット制 御部 9とで構成される。
本従来例では、 A/D変換部 3入力での信号振幅を検出して一定にする制御ル ープと、 信号のセンター値を検出してオフセットコントロールする制御ループの 2つの制御ループを持つことで、 A/D変換部 3の入力信号の信号振幅およびォ フセットを制御し、 該入力信号を A/D変換部の入力ダイナミックレンジに効率 的に収めるようにすることができる。
特許文献 1 ：特許第 3 0 6 7 2 9 8号 （第 7— 1 1頁 第 2図， 第 4図） しかしながら、 情報記録媒体上にゴミ等の付着物、 傷等により入力信号が第 2 3 ( a ) 図の様に欠落した場合には、 上述した第 2の従来例ではゲインおよびォ フセットの両者を制御しているために、 信号欠落部で可変ゲインアンプ部のゲイ ンが大きくなり、 オフセット部は信号をセンターに戻すよう動作するため、 A/ D変換部入力では第 2 3 ( b ) 図の様な波形の信号になる。 第 2 3図からも分か るように、 信号欠落部を通過した後、 再生信号が A/D変換部の入力ダイナミツ クレンジをオーバ一し、 その後これを入力ダイナミックレンジに収まる正常状態 に引き込むまでの無駄時間が発生し、 この期間は正しくデータ再生が出来ないと いった問題が発生する。 例えば、 2 mmの欠陥があった場合には、 無駄時間のた め実際には 3 mm相当の期間、 波形異常が続くといったことが生じ、 再生能力を 低下させる要因となっていた。 また、 ドロップアゥト期間中はオフセット制御により再生信号のボトムが AZ D変換部 3の入力ダイナミックレンジのセンターに漸近するため、 例えばピーク 検出部 4出力と所定閾値との比較結果を、欠陥（以下ではドロップアウトと呼ぶ） 検出信号として採用した場合、 第 2 3 ( c ) 図に示すようにドロップアウト検出 信号が信号欠落期間途中で中断してしまい、 後段の P L L ( P h a s e L o c k e d L o o p ) 回路、 あるいはフォーカス制御、 トラッキング制御等の周辺 回路ホールドが正しくできないといった問題があつた。
さらに、 上記従来例においてはゲインおよびオフセットの両方をコントロール する必要があり、 回路規模が大きくなり、 消費電力も増大するといつた問題もあ つた。
本発明は、 上記従来の問題点を解決するためになされたもので、 信号欠落部通 過後に A/D変換部の入力ダイナミックレンジを越える現象を抑圧し、 また同時 にドロップアゥト検出の検出精度の向上を図ることが可能な信号処理装置および 信号処理方法を提供することを目的とする。 発明の開示
上記目的を達成するために本発明は、 再生信号入力に対しゲイン制御信号入力 に応じたゲインとオフセット制御信号入力に応じた D Cオフセットを与えるゲイ ンオフセット部と、 該ゲインオフセット部出力を入力とし所定クロック周期丁の クロックでサンプリングを行いアナ口グ一デジタル変換してサンプリングデータ を出力する AZD変換部と、 該 A/D変換部出力を入力とし前記クロック周期の m倍（mは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部と、 前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の周 期のクロックでボトム検出動作を行ぅボトム検出部と、 前記ピーク検出部出力お よび前記ボトム検出部出力を入力として前記 A/D変換部入力の信号振幅を演算 して振幅情報信号を出力する振幅検出部と、 前記ピーク検出部出力および前記ボ トム検出部出力を入力とし前記 A/D変換部入力の信号オフセットを演算してォ フセット情報信号を出力するオフセット検出部と、 前記 AZD変換出力， 前記ボ トム検出部出力， 前記オフセット検出部出力あるいは前記振幅情報信号の少なく とも 1つを入力とし該入力信号の欠落を検出してホールド信号を出力するドロッ プアウト検出部と、 前記振幅情報信号および前記オフセット情報信号により前記 ゲインオフセット部のゲイン制御おょぴオフセット制御を行うとともに、 前記ホ ールド信号入力により制御動作のホールドあるいは制御速度の切り換えが可能な 制御部とで構成されるものである。 上記構成により、 記録媒体の欠陥等により発 生する再生信号の局所変動を検出して、 ゲイン制御およびオフセット制御をホー ノレドする、 あるいは制御応答速度を変えることにより、 再生信号が欠陥通過後に AZD変換部の入力ダイナミックレンジをオーバーする現象を抑えることが可能 であり、 常に A/D変換部入力における信号振幅およびオフセットをほぼ一定に 保つことができる。
また、 本発明は再生信号入力に対しゲイン制御信号入力に応じたゲインを与え る可変ゲインアンプ部と、 該可変ゲインアンプ部出力を入力としオフセット制御 信号入力に応じた D Cオフセットを印加するオフセット部と、 該オフセット部出 力を入力とし所定クロック周期 Tのクロックでサンプリングを行いアナログ一デ ジタノレ変換してサンプリングデータを出力する A/D変換部と、 該 A/D変換部 出力を入力とし前記クロック周期の m倍 （mは正の整数） の周期のクロックでピ 一ク検出動作を行うピーク検出部と、 前記 A/D変換部出力を入力とし前記ク口 ック周期の n倍 （nは正の整数） の周期のクロックでボトム検出動作を行うボト ム検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力として前 記 A/D変換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換部 入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出 部と、 前記 AZD変換出力， 前記ピーク検出部出力， 前記ボトム検出部出力， 前 記オフセット検出部出力あるいは前記振幅情報信号の少なくとも 1つを入力とし 該入力信号の欠落を検出してホールド信号を出力するドロップアウト検出部と、 前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインァンプ部の 制御を行うとともに、 前記ホールド信号入力によりゲイン制御動作のホールドぁ るいは制御速度の切り換えが可能なゲイン制御部と、 前記オフセット情報信号と オフセット目標値との大小関係に応じて前記オフセット部の制御を行うとともに、 前記ホールド信号入力によりオフセット制御動作のホールドあるいは制御速度の 切り換えが可能なオフセット制御部とで構成されるものである。上記構成により、 記録媒体の欠陥等により発生する再生信号の局所変動を検出して、 ゲイン制御お よびオフセット制御をホールドするあるいは制御応答速度を変えることにより、 再生信号が欠陥通過後に A/D変換部の入力ダイナミックレンジをオーバーする 現象を抑えることが可能であり、 常に A/D変換部入力における信号振幅および オフセットをほぼ一定に保つことができる。
また、 本発明は再生信号入力に対しゲイン制御信号入力に応じたゲインとオフ セット制御信号入力に応じた DCオフセットとを与えるゲインオフセット部と、 該ゲインオフセット部出力を入力とし所定クロック周期 Tのクロックでサンプリ ングを行いアナログ—デジタル変換してサンプリングデータを出力する AZD変 換部と、該 A/D変換部出力を入力とし前記クロック周期の m倍（mは正の整数） の周期のクロックでピーク検出動作を行うピーク検出部と、 前記 A/D変換部出 力を入力とし前記クロック周期の n倍 （nは正の整数） の周期のクロックでボト ム検出動作を行うボトム検出部と、 前記ピーク検出部出力および前記ボトム検出 部出力を入力として前記 A/D変換部入力の信号振幅を演算して振幅情報信号を 出力する振幅検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入 力とし前記 A/D変換部入力の信号オフセットを演算してオフセット情報信号を 出力するオフセット検出部と、 前記 A/D変換部出力， 前記ピーク検出部出力， 前記ボトム検出部出力， 前記オフセット検出部出力あるいは前記振幅情報信号の 少なくとも 1つを入力とし該入力信号の欠落を検出してホールド信号を出力する ドロップァゥト検出部と、 前記振幅情報信号および前記オフセット情報信号によ り前記ゲインオフセット部のゲイン制御およびオフセット制御を行う制御部と、 前記 A/D変換部から出力されるサンプリングデータをもとにこれに位相同期し たクロックを生成する PLL部とで構成されるものである。 上記構成により、 A /D変換部のサンプリングクロックを PL Lクロックとすることで CAV (C o n s t a n t Angu l a r Ve l o c i t y、 定角速度） 再生対応が容易 になり、 また、 ピーク検出部およびボトム検出部の動作クロックを PL Lクロッ クの 1/mおよび 1/n (m、 nは正の整数） とすることで動作クロック周波数 を下げて消費電力の削減を図ることができる。 また、 記録媒体の欠陥等により発 生する再生信号の局所変動を検出して、 ゲイン制御およびオフセット制御および P L L制御をホーノレドする、 あるいは制御応答速度を変えることにより、 再生信 号が欠陥通過後に AZD変換部の入力ダイナミックレンジをオーバーする現象を 抑えることが可能であり、 常に A/D変換部入力における信号振幅およびオフセ ットをほぼ一定に保ち、 安定な A/D変換処理ができる。
また、 本発明は第 1の再生信号入力に対しゲイン制御信号入力に応じたゲイン とオフセット制御信号入力に応じた D Cオフセットを与えるゲインオフセット部 と、 該ゲインオフセット部出力とクロックとを入力とし所定クロック周期 Tのク 口ックでサンプリングを行いアナログ一デジタル変換レてサンプリングデータを 出力する A/D変換部と、 該 AZD変換部出力を入力としピーク検出動作を行う ピーク検出部と、 前記 AZD変換部出力を入力としボトム検出動作を行うボトム 検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 A/D変換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部'と、 前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換部 入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出 部と、 第 2の再生信号を入力とし光ディスク記録媒体上のエリア情報を判別して 現在エリア情報を示すゲート信号を生成するグート生成部と、 前記振幅情報信号 および前記オフセット情報信号により前記ゲインオフセット部のゲイン制御およ びオフセット制御を行うとともに、 前記グート信号に応じてゲイン及ぴオフセッ トの記録ェリァ毎の独立制御が可能な制御部とで構成されるものである。 上記構 成により、 異なる記録エリアを検出してゲート信号を生成することで、 記録エリ ァ毎に独立にゲイン制御およびオフセット制御を行うことができる。
また、 本発明は第 1の再生信号入力に対しゲイン制御信号入力に応じたゲイン を与える可変ゲインアンプ部と、 該可変ゲインァンプ部出力を入力としオフセッ ト制御信号入力に応じた D Cオフセットを印加するオフセット部と、 該オフセッ ト部出力とクロックとを入力とし所定クロック周期 Tのクロックでサンプリング を行いアナログ一デジタル変換してサンプリングデータを出力する A/D変換部 と、 該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の 周期のクロックでピーク検出動作を行うピーク検出部と、 前記 A/D変換部出力 を入力とし前記クロック周期の n倍 （nは正の整数） の周期のクロックでボトム 検出動作を行ぅボトム検出部と、 前記ピーク検出部出力および前記ボトム検出部 出力を入力として前記 AZD変換部入力の信号振幅を演算して振幅情報信号を出 力する振幅検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力 とし前記 AZD変換部入力の信号オフセットを演算してオフセット情報信号を出 力するオフセット検出部と、 第 2の再生信号を入力とし光ディスク記録媒体上の ェリァ情報を判別して現在ェリァ情報を示すゲート信号を生成するゲート生成部 と、 前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ 部の制御を行うとともに、 前記ゲート信号に応じて記録エリア毎に独立にゲイン 制御が可能なゲイン制御部と、 該ゲイン制御部から出力されるゲイン制御値を格 納する 1つまたは複数のゲイン記憶部と、 前記オフセット情報信号とオフセット 目標値との大小関係に応じて前記オフセット部の制御を行うとともに、 前記グー ト信号に応じて記録エリア毎に独立にオフセット制御が可能なオフセット制御部 とで構成されるものである。 上記構成により、 異なる記録エリアを検出してゲー ト信号を生成することで、 記録ェリァ毎に独立にゲイン制御およびオフセット制 御を行うことができる。
また、 本発明は第 1の再生信号入力に対しゲイン制御信号入力に応じたゲイン を与える可変ゲインアンプ部と、 該可変ゲインアンプ部出力を入力としオフセッ ト制御信号入力に応じた D Cオフセットを印加するオフセット部と、 該オフセッ ト部出力とクロックとを入力とし所定ク口ック周期 Tのクロックでサンプリング を行いアナログ一デジタル変換してサンプリングデータを出力する A/D変換部 と、 該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の 周期のクロックでピーク検出動作を行うピーク検出部と、 前記 A/D変換部出力 を入力とし前記クロック周期の n倍 （nは正の整数） の周期のクロックでボトム 検出動作を行うボトム検出部と、 前記ピーク検出部出力おょぴ前記ボトム検出部 出力を入力として前記 A/D変換部入力の信号振幅を演算して振幅情報信号を出 力する振幅検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力 とし前記 AZD変換部入力の信号オフセットを演算してオフセット情報信号を出 力するオフセット検出部と、 第 2の再生信号を入力とし光ディスク記録媒体上の エリア情報を判別して現在エリア情報を示すゲート信号を生成するゲート生成部 と、 前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ 部の制御を行うとともに、 前記グート信号に応じて記録ェリァ毎に独立にゲイン 制御が可能なゲイン制御部と、 前記オフセット情報信号とオフセット目標値との 大小関係に応じて前記オフセット部の制御を行うとともに、 前記グート信号に応 じて記録エリア毎に独立にオフセット制御が可能なオフセット制御部と、 該オフ セット制御部から出力されるオフセット制御値を格納する 1つまたは複数のオフ セット記憶部とで構成されるものである。 上記構成により、 異なる記録エリアを 検出してゲート信号を生成することで、 記録エリア毎に独立にゲイン制御および オフセット制御を行うことができる。
また、 本発明は第 1の再生信号入力に対しゲイン制御信号入力に応じたゲイン を与える可変ゲインアンプ部と、 該可変ゲインアンプ部出力を入力としオフセッ ト制御信号入力に応じた D Cオフセットを印加するオフセット部と、 該オフセッ 1、部出力とクロックとを入力とし所定クロック周期 Tのクロックでサンプリング を行レ、アナログ一デジタル変換してサンプリングデータを出力する A/D変換部 と、 該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の 周期のクロックでピーク検出動作を行うピーク検出部と、 前記 A/D変換部出力 を入力とし前記クロック周期の n倍 （nは正の整数） の周期のクロックでボトム 検出動作を行うボトム検出部と、 前記ピーク検出部出力および前記ボトム検出部 出力を入力として前記 A/D変換部入力の信号振幅を演算して振幅情報信号を出 力する振幅検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力 とし前記 A/D変換部入力の信号オフセットを演算してオフセット情報信号を出 力するオフセット検出部と、 第 2の再生信号を入力とし光ディスク記録媒体上の エリア情報を判別して現在エリア情報を示すゲート信号を生成するゲート生成部 と、 前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ 部の制御を行うとともに、 前記ゲート信号に応じて記録エリア毎に独立にゲイン 制御が可能なゲイン制御部と、 該ゲイン制御部から出力されるゲイン制御値を格 納する 1つまたは複数のゲイン記憶部と、 前記オフセット情報信号とオフセット 目標値との大小関係に応じて前記オフセット部の制御を行うとともに、 前記ゲー ト信号に応じて記録エリア毎に独立にオフセット制御が可能なオフセット制御部 と、 該オフセット制御部から出力されるオフセット制御値を格納する 1つまたは 複数のオフセット記憶部とで構成されるものである。 上記構成により、 異なる記 録エリアを検出してゲート信号を生成することで、 記録エリア毎に独立にゲイン 制御およびオフセット制御を行うことができる。
また、 本発明は再生信号入力に対しゲイン制御信号入力に応じたゲインとオフ セット制御信号入力に応じた D Cオフセットを与えるゲインオフセット部と、 該 ゲインオフセット部出力を入力とし高周波数域を強調するイコライザ部と、 該ィ コライザ部出力を入力とし所定クロック周期 Tのクロックでサンプリングを行い アナログ一デジタル変換してサンプリングデータを出力する AZD変換部と、 該 AZD変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周期の クロックでピーク検出動作を行うピーク検出部と、 前記 A/D変換部出力を入力 とし前記クロック周期の n倍 （nは正の整数） の周期のクロックでボトム検出動 作を行うボトム検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を 入力として前記 AZD変換部入力の信号振幅を演算して振幅情報信号を出力する 振幅検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力とし前 記 A/D変換部入力の信号オフセットを演算してオフセット情報信号を出力する オフセット検出部と、 前記振幅情報信号および前記オフセット情報信号により前 記ゲインオフセット部のゲイン制御およびオフセット制御を行うとともに、 ホー ノレド信号入力により制御動作のホールドあるいは制御速度の切り換えが可能な制 御部とで構成されるものである。 上記構成により、 イコライザ部入力の信号振幅 およびオフセットを略一定に保つとともに A/D変換部入力における信号振幅お よびオフセットを略一定に保つことができる。
また、 本発明は再生信号入力に対しゲイン制御信号入力に応じたゲインを与え る可変ゲインアンプ部と、 該可変ゲインアンプ部出力を入力とし高周波数域を強 調するイコライザ部と、 該イコライザ部出力を入力としオフセット制御信号入力 に応じた D Cオフセットを印加するオフセット部と、 該オフセット部出力を入力 とし所定クロック周期 Tのクロックでサンプリングを行レ、アナログ一デジタル変 換してサンプリングデータを出力する A/D変換部と、 該 A/D変換部出力を入 力とし前記クロック周期の m倍 （mは正の整数） の周期のクロックでピーク検出 動作を行うピーク検出部と、 前記 A/D変換部出力を入力とし前記ク口ック周期 の n倍 （nは正の整数） の周期のクロックでボトム検出動作を行うボトム検出部 と、 前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 A/D 変換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、 前記ピ ーク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換部入力の 信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、 前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインァンプ部の 制御を行うゲイン制御部と、 前記オフセット情報信号とオフセット目標値との大 小関係に応じて前記オフセット部の制御を行うオフセット制御部とで構成される ものである。 上記構成により、 イコライザ入力の信号振幅を略一定に保つととも に A/D変換部入力における信号振幅およびオフセットを略一定に保つことがで さる。
また、 本発明は再生信号入力に対しゲイン制御信号入力に応じたゲインを与え る可変ゲインアンプ部と、 該可変ゲインアンプ部出力を入力としオフセット制御 信号入力に応じた D Cオフセットを印加するオフセット部と、 該オフセット部出 力を入力とし高周波数域を強調するイコライザ部と、 該イコライザ部出力を入力 とし所定ク口ック周期 Tのク口ックでサンプリングを行いアナ口グーデジタノレ変 換してサンプリングデータを出力する AZD変換部と、 該 AZD変換部出力を入 力とし前記クロック周期の m倍 （mは正の整数） の周期のクロックでピーク検出 動作を行うピーク検出部と、 前記 A/D変換部出力を入力とし前記クロック周期 の n倍 （nは正の整数） の周期のクロックでボトム検出動作を行うボトム検出部 と、 前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 A/D 変換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、 前記ピ ーク検出部出力および前記ポトム検出部出力を入力とし前記 A/D変換部入力の 信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、 前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部の 制御を行うゲイン制御部と、 前記オフセット情報信号とオフセット目標値との大 小関係に応じて前記オフセット部の制御を行うオフセット制御部とで構成される ものである。 上記構成により、 イコライザ入力の信号振幅およびオフセットを略 一定に保つとともに A/D変換部入力における信号振幅およびオフセットを略一 定に保つことができる。
また、 本発明おけるゲインオフセット部は内部処理を行わずに再生信号入力を 直接前記 A/D変換部に入力することを可能としたものであり、 再生信号入力を 直接 A/D変換部に入力することで再生信号の絶対的な振幅値の測定ができる。 また、 本発明における可変ゲインアンプ部は内部処理を行わずに再生信号入力 を直接前記 A/D変換部に入力することを可能としたものであり、 再生信号入力 をオフセット部に入力することで絶対的な再生信号振幅値の測定ができる。
また、 本発明は振幅検出部出力を入力として再生信号振幅情報をもとにピック 了ップ部のフォーカス制御位置あるいはトラッキング制御位置の学習を行うサー ボコントローラをさらに備えたものであり、 学習中はゲイン制御あるいはオフセ ット制御の少なくとも一方を強制的にホールドすることで入力再生信号の振幅変 化を振幅検出部出力に伝達することが可能である。
また、 本発明は振幅検出部出力を入力として再生信号振幅情報をもとにピック 了ップ部のフォーカス制御位置あるいはトラッキング制御位置の学習を行うサー ボコントローラをさらに備えたものであり、 学習前にゲイン制御あるいはオフセ ット制御の少なくとも一方の制御動作を行い、 両制御が整定した後に学習動作に 入り、 学習中はゲイン制御あるいはオフセット制御の少なくとも一方を強制的に ホールドすることで入力再生信号を略一定になるように正規化し、 かつ振幅変化 を振幅検出部出力に伝達することが可能である。
また、 本発明は情報記録媒体からの信号のピーク値の検出を行う工程と、 情報 記録媒体からの信号のボトム値の検出を行う工程と、 ピーク値おょぴボトム値か ら信号振幅を演算して振幅情報信号を出力する工程と、 情報記録媒体からの信号 のドロップァゥトを検出する工程と、 振幅情報信号により入力信号の振幅を調整 する工程と、 を含む信号処理方法において、 ドロップアウト検出時には、 入力信 号の振幅調整をホールドもしくは調節周期を遅くさせる、ようにしたものである。 上記構成により、 記録媒体の欠陥等により発生する再生信号の局所変動を検出し て、 ゲイン制御をホールドする、 あるいは制御応答速度を変えることにより、 入 力信号が欠陥通過後にダイナミックレンジをオーバーする現象を抑えることが可 能であり、 常に入力信号の信号振幅をほぼ一定に保つことができる。
さらに、 本発明は情報記録媒体からの信号のピーク値の検出を行う工程と、 情 報記録媒体からの信号のボトム値の検出を行う工程と、 ピーク値およびボトム値 を入力としオフセットを演算してオフセット情報信号を出力する工程と、 情報記 録媒体からの信号のドロップアゥトを検出する工程と、 オフセ ト情報信号によ り入力信号のオフセットを調整する工程と、 を含む信号処理方法において、 ドロ ップアゥト検出時には、 入力信号のオフセット調整をホールドもしくは調節周期 を遅くさせる、 ようにしたものである。 上記構成により、 記録媒体の欠陥等によ り発生する再生信号の局所変動を検出して、 オフセット制御をホールドする、 あ るいは制御応答速度を変えることにより、 入力信号が欠陥通過後にダイナミック レンジをオーバーする現象を抑えることが可能であり、 常に入力信号のオフセッ トをほぼ一定に保つことができる。 図面の簡単な説明
第 1図は第 1の実施の形態の再生信号処理装置のプロック図。
第 2図はピーク検出部の一例を示すブロック図。
第 3図はピーク検出部の動作を示すプロック図。
第 4図は第 2の実施の形態の再生信号処理装置のプロック図であり、第 4 ( a ) 図はその全体構成を示すブロック図、 第 4 ( b ) 図はそのゲイン制御部またはォ フセット制御部の内部構成を示すプロック図。
第 5図は第 3の実施の形態の再生信号処理装置のプロック図。
第 6図は第 4の実施の形態の再生信号処理装置のプロック図。
第 7図は第 5の実施の形態の再生信号処理装置のブロック図。
第 8図は DVD— RAMの物理フォーマツトを示す図。
第 9図は光ディテクタを示す図。
第 1 0図はゲート信号生成の様子を表す信号図であり、 第 1 0 ( a ) 図は第 2 の再生信号を示す信号図、 第 1 0 ( b ) 図は L P F通過後の再生信号を示す信号 図、 第 10 (c) 図は第 1の 2値化信号を示す信号図、 第 10 (d) 図は第 2の
2値化信号を示す信号図、 第 10 (e) 図はゲート信号を示す信号図。
第 11図はゲイン ·オフセット制御の様子を表す信号図であり、 第 1 1 ( a ) 図は第 1の再生信号を示す信号図、 第 11 (b) 図は A/D変換部の入力波形を 示す信号図、 第 1 1 (c) 図はゲート信号を示す信号図。
第 12図は第 6の実施の形態の再生信号処理装置のプロック図。
第 13図は第 7の実施の形態の再生信号処理装置のプロック図。
第 14図は第 7の実施の形態の再生信号処理装置の効果を説明するための信号 図。
第 15図は第 8の実施の形態の再生信号処理装置のブロック図。
第 16図は第 9の実施の形態の再生信号処理装置のプロック図。
第 17図はゲインオフセット部を通さない経路を有する第 1の実施の形態の再 生信号処理装置の変形例のプロック図。
第 18図は可変ゲインアンプ部を通さない経路を有する第 2の実施の形態の再 生信号処理装置の他の変形例のブロック図。
第 19図は第 10の実施の形態の再生信号処理装置を含む光ディスク装置を示 す図であり、 第 19 (a) 図はその全体構成を示すブロック図、 第 19 (b) 図 はその学習制御動作のフローチャートを示す図。
第 20図は第 1の従来例の信号処理装置のプロック図。
第 21図は再生信号に D Cオフセットを持つ場合の再生波形を表す図。
第 22図は第 2の従来例の信号処理装置のプロック図。
第 23図は入力再生信号に信号欠落部が存在する場合の問題点を説明するため の信号図。
第 24図は入力再生信号に信号欠落部が存在する場合の問題点を解消する動作 を説明するための信号図。 発明を実施するための最良の形態
(実施の形態 1 )
この実施の形態 1は、 特許請求の範囲第 1項， 第 2項， 第 15項， 第 19項， 第 2 0項， 第 2 3項および第 2 4項に記載の発明に対応するもので、 A/D変換 部 3から出力されるサンプリングデータから欠陥検出を行レヽ、 ゲイン制御あるい はオフセット制御の少なくとも一方をホールドする、 あるいは制御速度を変える ことで、 信号欠落部通過後に A/D変換部の入力ダイナミックレンジを越える現 象を抑圧し、 同時にドロップアウト検出の検出精度の向上を図ることが可能なよ うにしたものである。
以下、本発明の第 1の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 1による信号処理装置のブロック図を第 1図に示す。
この信号処理装置は、 再生信号入力に対し制御信号入力に応じたゲインとオフ セット制御信号入力に応じた D Cオフセットを与えるゲインオフセット部 1 0と、 このゲインオフセット部 1 0出力を入力とし所定クロック周期 Tのクロックでサ ンプリングを行いアナログ一デジタル変換を行ってサンプリングデータを出力す る A/D変換部 3と、 この A/D変換部 3出力を入力とし前記クロック周期丁の n倍 （nは正の整数） の周期のクロックでピーク検出動作を行うピーク検出部 4 と、 A/D変換部 3出力を入力とし前記クロック周期 Tの n倍 （nは正の整数） の周期のクロックでボトム検出動作を行うボトム検出部 5と、 ピーク検出部 4出 力おょぴボトム検出部 5出力を入力として A/D変換部 3入力の信号振幅を演算 して振幅情報信号を出力する振幅検出部 6と、 ピーク検出部 4出力およびボトム 検出部 5出力を入力とし AZD変換部 3入力の信号オフセットを演算してオフセ ット情報信号を出力するオフセット検出部 7と、 AZD変換部 3出力を入力とし、 その入力信号の欠落を検出してホールド信号を出力するドロップァゥト検出部 1 1と、 振幅情報信号およびオフセット情報信号によりゲインオフセット部 1 0の ゲイン制御およびオフセット制御を行うとともに、 ホールド信号入力により制御 動作のホールドあるいは制御速度の切り換えが可能な制御部 1 2とで構成される ものである。
次に、 この実施の形態 1の動作について説明する。 情報記録媒体からの再生信 号はゲインオフセット部 1 0で制御入力に応じたゲインとオフセットとが与えら れた後、 AZD変換部 3により所定クロック周期 Tのクロックでサンプリングさ れて量子化デジタル信号に変換される。 このデジタル信号からピーク検出部 4お よびボトム検出部 5でピーク検出おょぴボトム検出を行う。 ここで、 ピーク検出 部 4は、 例えば第 2図に示すように、 セレクタ 1 3と、 値を一時的に保持するレ ジスタ 1 4と、 減算器 1 5と、 比較器 1 6とで構成され、 レジスタ 1 4に保持さ れた， 現在より 1サンプル前のサンプリング値と、 現在のサンプリング値とを比 較器 1 6で比較して、 現在のサンプリング値の方が大きければレジスタ 1 4に現 在のサンプリング値を格納し、 それ以外の時にはレジスタ 1 4の書き換えは行わ ない。 この動作を連続的に行うことでデジタル信号のピークが検出される。 ただ し、 このままでは最大値を検出するのみで、 振幅が低下する方向の再生信号振幅 変動に追従できないため、 減算器 1 5でレジスタ 1 4保持値から所定値を所定ク ロック間隔毎に減算し、 現在のサンプリング値の方が減算器 1 5出力より小さけ れば減算器 1 5出力でレジスタ 1 4の値を書き換える。
この動作を具体的に図示すると第 3図の様になる。 第 3図における〇は AZD 変換部 3のサンプリング値を表し、 △はピーク検出後 1ク口ックごとに所定値を 減算していく様子を示している。 この減算量は欠陥通過時の信号落ち込み速度に 対して追従できる程度に設定するのが望ましい。 また、 ここではピーク検出およ びボトム検出を A/D変換部 3と同じクロックで動作するものとして説明した力 C D (コンパクトディスク) では E FM、 D VD (デジタルバーサタイルディス ク） では 8—1 6変調といった変調方式がとられており、 マーク長は 3 Tから 1 1丁ぁるぃは1 4丁 （Tはクロックの 1周期） で分布し、 5 T以上の長いマーク では再生信号振幅がほぼ飽和振幅に達するため、 第 1図に示すようにピーク検出 およびボトム検出をともに n T周期 （ηは正の整数） で動作させても、 あるいは それぞれ mT周期あるいは η Τ周期 （in, nは互いに独立した正の整数） で動作 させても、 ピーク検出およびボトム検出が可能であり、 実用上問題はない。 この ように、 ピーク検出およびボトム検出を分周クロックで動作させることにより消 費電力の削減を図ることが可能である。
また、 ボトム検出部 5の動作は、 ピーク検出部 4の動作の極性を反転させれば 実現できる。
次に、 ピーク検出値およびボトム検出値から振幅検出部 6で振幅検出を、 オフ セット検出部 7でオフセット検出を、 それぞれ行う。 例えば振幅検出はピーク値 とボトム値との差を演算することで、 またオフセット検出はピーク値とボトム値 との和あるレ、は A/Dセンターレベルからの距離の差、 あるいはピーク値および ボトム値がそれぞれ所定のウインドウ範囲に入っている力否かを検出する等によ つて得ることができる。 制御部 1 2は振幅検出値と振幅目標値とを比較して、 振 幅検出値が目標値よりも小さいときはゲインオフセット部 1 0のゲインを上げる ように制御出力し、 逆に振幅検出値が目標値よりも大きいときはゲインオフセッ ト部 1 0のゲインを下げるように制御出力する。 制御部 1 2は振幅検出値と振幅 目標値とを比較して、 振幅検出値が目標値よりも小さいときはゲインオフセット 部 1 0の出力信号振幅を上げるように制御出力し、 逆に振幅検出値が目標値より も大きいときはゲインオフセット部 1 0の出力信号振幅を下げるように制御出力 する。 また、 制御部 1 2はオフセット検出値と所定オフセット目標値とを比較し て、 オフセット検出値が目標値よりも小さいときはゲインオフセット部 1 0の出 力信号オフセットを上げるように制御出力し、 逆にオフセット検出値が目標値よ りも大きいときはゲインオフセット部 1 0の出力信号オフセットを下げるように 制御出力する。 ドロップアウト検出部 1 1では、 例えばピーク検出部 4出力を所 定閾値で 2値化することで再生信号の欠落を検出し、 この欠落検出信号を用いて 制御部 1 2の制御動作を強制的にホールドする、 あるいは制御応答速度を遅くす ることで、 第 2 3 ( b ) 図のような過敏な応答を抑制して第 2 4 ( b ) 図の様な 波形にすることができる。
このようにして、 記録媒体の欠陥等により発生する再生信号の局所変動を検出 して、 ゲイン制御およびオフセット制御をホールドする、 あるいは制御応答速度 を変えることにより、 再生信号が欠陥通過後に A/D変換部 3での入力ダイナミ ックレンジをオーバーする現象を抑えることが可能であり、 常に AZD変換部 3 入力における信号振幅およびオフセットをほぼ一定に保つことができるため、 信 号欠落部を通過した後、 再生信号が A/D変換部 3の入力ダイナミックレンジに 入り正常状態に引き込むまで無駄時間がかかつて正しくデータ再生が出来なレヽと いった問題がなくなり、 欠陥通過後のデータエラーを最小限に抑えることができ るという有効な効果がある。さらに、ドロップアゥト検出の検出信号が第 2 3 ( c ) 図の様に 落途中で中断することなく第 2 4 ( c ) 図の様に正しく検出すること ができるため、 A/D変換後にドロップァゥト検出するシステムにおいては有効 である。
なお、 ここではドロップアウト検出部 1 1出力により制御部のホールドあるい は制御応答速度の切り換えを行ったが、 これは本信号処理装置の外部でドロップ アウトを検出する、 等により生成した信号であっても構わない。 またドロップァ ゥトを検出した時にではなく、 動作のホールドを希望する際に外部から入力する 信号であっても構わない。
また、 ドロップアウト検出部 1 1は A/D変換部 3出力を入力するものとした ヽ これは、 A/D変換部 3出力， ボトム検出部 5出力， オフセット検出部 7出 力， 振幅情報信号の少なくとも 1つを入力するようにしても構わない。
さらに、 第 1 7図に示すようにスルーパス 1 0 a、 即ちゲインオフセット部 1 0を通らない経路を設けて振幅情報信号を出力しこれをスィッチ 3 aを介して A ZD変換部 3に入力することにより、 入力再生信号の信号振幅の絶対値情報を得 ることが可能である。 光ディスクプレーヤ等ではディスクの種別を判別する際に 再生信号の信号振幅の絶対値情報を使用する場合が多く、 こうした場合において ゲインオフセット部を通さずに信号振幅測定を可能にすることができる。
(実施の形態 2 )
この実施の形態 2は、 特許請求の範囲第 3項， 第 4項， 第 1 6項および第 1 8 項に記載の発明に対応するもので、 実施の形態 1におけるゲインオフセット部お よぴ制御部の具体的な構成例を示すものである。
以下、本発明の第 2の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 2による信号処理装置のブロック図を第 4図に示す。
この信号処理装置は、 第 4 ( a ) 図に示すように、 再生信号入力に対しゲイン 制御信号入力に応じたゲインを与える可変ゲインアンプ部 1と、 この可変ゲイン アンプ部 1出力を入力としオフセット制御信号入力に応じた D Cオフセットを印 加するオフセット部 2と、 このオフセット部 2出力を入力とし所定クロック周期 Tのクロックでサンプリングを行いアナログ一デジタル変換してサンプリングデ ータを出力する A/D変換部 3と、 この A/D変換部 3出力を入力とし前記ク口 ック周期 Tの n倍 （nは正の整数） の周期のクロックでピーク検出動作を行うピ ーク検出部 4と、 A/D変換部 3出力を入力とし前記クロック周期 Tの n倍 （n は正の整数） の周期のク口ックでボトム検出動作を行ぅボトム検出部 5と、 ピー ク検出部 4出力およびボトム検出部 5出力を入力とし A/D変換部 3入力の信号 振幅を演算して振幅情報信号を出力する振幅検出部 6と、 ピーク検出部 4出力お よびボトム検出部 5出力を入力とし AZD変換部 3入力の信号オフセットを演算 してオフセット情報信号を出力するオフセット検出部 7と、 ピーク検出部 4出力 を入力としこの入力信号の欠落を検出してホールド信号を出力するドロップァゥ ト検出部 1 1と、 振幅情報信号と振幅目標値との大小関係に応じて可変ゲインァ ンプ部 1の制御を行うとともに、 ホールド信号入力によりゲイン制御動作のホー ルドあるいは制御速度の切り換えが可能なゲイン制御部 8と、 オフセット情報信 号とオフセット目標値との大小関係に応じてオフセット部 2の制御を行うととも に、 外部ホーノレド信号入力によりオフセット制御動作のホールドあるいは制御速 度の切り換えが可能なオフセット制御部 9とで構成される。
そして、 この可変ゲインアンプ部 1およびオフセット部 2が、 実施の形態 1の ゲインオフセット部 1 0に、 また、 ゲイン制御部 8およびオフセット制御部 9が 実施の形態 1の制御部 1 2に、 それぞれ対応するものである。
また、 第 4 ( b ) 図に示すように、 ゲイン制御部 8は例えばその入力信号と所 定目標値とを大小比較する比較器 8 aと、 この比較器 8 a出力の極性に応じてァ ップダウン切り替えが可能な積分カウンタ部 8 bと、 この積分カウンタ部 8 b出 力を入力としデジタル一アナ口グ変換を行う D/A変換部 8 cとで構成すること ができ、 D/A変換部 8 cは可変ゲインアンプ部に 1に対しそのゲインを制御す る制御信号を出力する。オフセット制御部 9もゲイン制御部 8と同様に構成され、 オフセット部 2に対しそのオフセット量を制御する制御信号を出力する。
次に、 この実施の形態 2の動作について説明する。 情報記録媒体からの再生信 号は可変ゲインァンプ部 1でゲイン制御入力に応じたゲインが与えられ、 オフセ ット部 2でオフセット制御入力に応じたオフセットが与えられた後、 AZD変換 部 3により所定クロック周期 Tのクロックでサンプリングされて量子化デジタル 信号に変換される。 このデジタル信号からピーク検出部 4およびボトム検出部 5 でピーク検出およびボトム検出を行う。 ピーク検出およびボトム検出動作につい ては実施の形態 1と同様であり、 ともに所定クロック周期 Tのクロックと同周期 のクロックでこれを行ってもょレ、が、 第 4図に示すようにともにその n倍 （nは 正の整数） の周期や、 あるいはそれぞれ m倍および n倍 （m, nは互いに独立し た正の整数） の周期のクロックでこれを行って、 消費電力を削減することも可能 である。
次に、 これらピーク検出値およびボトム検出値から振幅検出部 6で振幅検出を 行い、 オフセット検出部 7でオフセット検出を行う。 例えば振幅検出はピーク値 とボトム値との差を演算することで、 またオフセット検出はピーク値とボトム値 との和あるいは A/Dセンターレベルからの距離の差あるいは、 ピーク値および ボトム値がそれぞれ所定のウィンドウ範囲に入っている力否かを検出する等によ り得ることができる。 ゲイン制御部 8は振幅検出値と所定振幅目標値とを比較し て、 振幅検出値が目標値よりも小さいときは可変ゲインァンプ部 1のゲインを上 げるように制御出力し、 逆に振幅検出値が目標値よりも大きいときは可変ゲイン ァンプ部 1のゲインを下げるように制御出力する。 ゲイン制御部 8は振幅検出値 と所定振幅目標値とを比較して、 振幅検出値が目標値よりも小さいときは可変ゲ ィンアンプ部 1の出力信号振幅を上げるように制御出力し、 逆に振幅検出値が目 標値よりも大きいときは可変ゲインアンプ部 1の出力信号振幅を下げるように制 御出力する。 また、 オフセット制御部 9はオフセット検出値と所定オフセット目 標値とを比較して、 オフセット検出値が目標値よりも小さいときはオフセット部 2の出力信号オフセットを上げるように制御出力し、 逆にオフセット検出値が目 標値よりも大きいときはオフセット部 2の出力信号オフセットを下げるように制 御出力する。 ドロップアウト検出部 1 1では、 例えばピーク検出部 4出力を所定 閾値で 2値化することで再生信号の欠落を検出し、 この信号を用いて制御部 1 2 の制御動作を強制的にホールドする、 あるいは制御応答速度を遅くすることで、 第 2 3 ( b ) 図のような過敏な応答を抑制して第 2 4 ( b ) 図の様な波形にする ことができる。
このようにして、 記録媒体の欠陥等により発生する再生信号の局所変動を検出 して、 ゲイン制御おょぴオフセット制御をホールドする、 あるいは制御応答速度 を変えることにより、 再生信号が欠陥通過後に AZD変換部 3の入力ダイナミッ クレンジをォ一パーする現象を抑えることが可能であり、 常に A/D変換部 3入 力における信号振幅およびオフセットをほぼ一定に保つことができるため、 信号 欠落部を通過した後、 再生信号が A/D変換部 3の入力ダイナミックレンジに入 り正常状態に引き込むまで無駄時間が力、かって正しくデータ再生が出来ないとい つた問題がなくなり、 欠陥通過後のデータエラーを最小限に抑えることができる という有効な効果がある。 さらに、 ドロップアウト検出の検出信号が第 2 3 ( c ) 図の欠落途中で中断することがなく第 2 4 ( c ) 図の様に正しく検出することが できるため、 特に AZD変換後にドロップァゥト検出する構成をとる^^に有効 である。
なお、 ここではドロップアウト検出部 1 1出力によりゲイン制御部 8のホール ドあるいは制御応答速度の切り換えを行ったが、 これは本信号処理装置の外部で ド口ップアゥトを検出し生成した信号であつても構わない。 またドロップアゥト を検出した時にではなく、 動作のホールドを希望する際に外部から入力する信号 であっても構わない。
また、 ドロップアウト検出部 1 1はピーク検出部 4出力を入力するものとした 力 これは、 ピーク検出部 4出力， A/D変換部 3出力， ボトム検出部 5出力， オフセット検出部 7出力， 振幅情報信号の少なくとも 1つを入力するようにして も構わない。
さらに、 第 1 8図に示すようにスルーパス 1 a、 即ち可変ゲインアンプ部 1を 通らない経路を設けて振幅情報信号を出力しこれをスィツチ 2 aを介してオフセ ット部 2に入力することにより、 入力再生信号の信号振幅の絶対値情報を得るこ とが可能である。 光ディスクプレーヤ等ではディスクの種別を判別する際に再生 信号の信号振幅の絶対値情報を使用する場合が多く、 こうした場合において可変 ゲインアンプ部を通さずに信号振幅測定を可能にすることができる。
(実施の形態3 )
この実施の形態 3は、 特許請求の範囲第 5項に記載の発明に対応するもので、 入力再生信号から再生したク口ックをサンプリングクロックとして用いるように したものである。
以下、本発明の第 3の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 3による信号処理装置のブロック図を第 5図に示す。
この信号処理装置は、 再生信号入力に対しゲイン制御信号入力に応じたゲイン とオフセット制御信号入力に応じた D Cオフセットとを与えるゲインオフセット 部 1 0と、 このゲインオフセット部 1 0出力を入力とし所定クロック周期 Tのク 口ックでサンプリングを行いアナログ一デジタル変換してサンプリングデータを 出力する AZD変換部 3と、 この A/D変換部 3出力を入力とし前記クロック周 期 Tの n倍 （nは正の整数） の周期のクロックでピーク検出動作を行うピーク検 出部 4と、 A/D変換部 3出力を入力とし前記クロック周期 Tの 11倍 （nは正の 整数） の周期のクロックでボトム検出動作を行うボトム検出部 5と、 ピーク検出 部 4出力およびボトム検出部 5出力を入力とし A/D変換部 3入力の信号振幅を 演算して振幅情報信号を出力する振幅検出部 6と、 ピーク検出部 4出力およびボ トム検出部 5出力を入力とし A/D変換部 3入力の信号オフセットを演算してォ フセット情報信号を出力するオフセット検出部 7と、 振幅情報信号およびオフセ ット情報信号によりゲインオフセット部 1 0のゲイン制御およびオフセット制御 を行う制御部 1 2と、 A/D変換部 3から出力されるサンプリングデータをもと にこれに位相同期したクロックを生成する P L L部 1 7とで構成される。
次に、 第 3の実施の形態の動作について説明する。 情報記録媒体からの再生信 号はゲインオフセット部 1 0で制御入力に応じたゲインとオフセットとが与えら れた後、 A/D変換部 3により？し 部1 7の出力クロックでサンプリングされ て量子化デジタル信号に変換される。 このデジタル信号からピーク検出部 4およ びボトム検出部 5でピーク検出およびボトム検出を行う。 ピーク検出およぴボト ム検出動作については実施の形態 1と同様であり、 ともに所定クロック周期丁の クロックと同周期のクロックでこれを行ってもよいが、 第 5図に示すようにとも にその n倍 （nは正の整数） の周期や、 あるいはそれぞれ m倍おょぴ n倍 （m， nは互いに独立した正の整数） の周期のクロックでこれを行って、 消費電力を削 減することも可能である。
次に、 ピーク検出値およびポトム検出値から振幅検出部 6で振幅検出、 オフセ ット検出部 7でオフセット検出を行う。 例えば振幅検出はピーク値とボトム値と の差を演算することで、 またオフセット検出はピーク値とボトム値との和あるい は A/Dセンターレベルからの距離の差あるいは、 ピーク値およびボトム値がそ れぞれ所定のウィンドゥ範囲に入っている力否かを検出する等により得ることが できる。 制御部 1 2の動作については第 1の実施の形態と同様であり、 振幅検出 値およびオフセット検出値に応じて、 ゲインオフセット部 1 0の出力振幅、 およ ぴ、 オフセットが所定目標値となるように制御を行う。 P L L部 1 7では再生信 号が有するクロック成分抽出を行い、 これにより生成されたクロックは A/D変 換部 3のサンプリングクロックとして用いる。 P L L部 1 7は、 例えば AZD変 換部 3から出力されるサンプリングデータから位相誤差情報を抽出し、 この誤差 情報をもとに電圧制御発振器等を駆動して位相同期ク口ックの生成を行うもので ある。
このように AZD変換部 3のサンプリングクロックを、 再生信号に位相同期し た P L Lクロックとすることで再生速度に応じて AZD変換部 3のサンプリング 速度が自動的に変化し、 これに伴いピーク検出およびボトム検出の時定数も適応 的に変化し、 C A V再生対応が容易になり、 また、 ピーク検出部 4およびボトム 検出部 5の動作クロックを P L Lクロックの l Z n ( nは正の整数） とすること で動作ク口ック周波数を下げて消費電力の削減を図ることができる。 このため、 常に A/D変換部 3入力における信号振幅およびオフセットはほぼ一定を保ち、 安定な AZD変換処理ができる。
(実施の形態 4 )
この実施の形態 4は、 特許請求の範囲第 6項， 第 7項に記載の発明に対応する もので、 ドロップァゥト等の検出時に再生クロックの発振周波数を固定するよう にしたものである。
以下、本発明の第 4の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 4による信号処理装置のプロック図を第 6図に示す。
この信号処理装置は、 界生信号入力に対しゲイン制御信号入力に応じたゲイン とオフセット制御信号入力に応じた D Cオフセットとを与えるゲインオフセット 部 1 0と、 このゲインオフセット部 1 0出力を入力とし所定クロック周期 Tのク 口ックでサンプリングを行いアナログ一デジタル変換してサンプリングデータを 出力する A/D変換部 3と、 この AZD変換部 3出力を入力とし前記クロック周 期 Tの n倍 （nは正の整数） の周期のクロックでピーク検出動作を行うピーク検 出部 4と、 A/D変換部 3出力を入力とし前記クロック周期 Tの n倍 （nは正の 整数） の周期のクロックでボトム検出動作を行うボトム検出部 5と、 ピーク検出 部 4出力およびポトム検出部 5出力を入力として A/D変換部 3入力の信号振 を演算して振幅情報信号を出力する振幅検出部 6と、 ピーク検出部 4出力および ボトム検出部 5出力を入力とし AZD変換部 3入力の信号オフセットを演算して オフセット情報信号を出力するオフセット検出部 7と、 ピーク検出部 4出力を入 力としこの入力信号の欠落を検出してホールド信号を出力するドロップァゥト検 出部 1 1と、 振幅情報信号およびオフセット情報信号によりゲインオフセット部 1 0のゲイン制御およびオフセット制御を行う制御部 1 2と、 A/D変換部 3か ら出力されるサンプリングデ一タをもとにこれに位相同期したクロックを生成す る P L L部 1 7とで構成される。
次に、 第 4の実施の形態の動作について説明する。 情報記録媒体からの再生信 号はゲインオフセット部 1 0で制御入力に応じたゲインとオフセットとが与えら れた後、 AZD変換部 3により P L L部 1 7の出力クロックでサンプリングされ て量子ィ匕デジタル信号に変換される。 このデジタル信号に対しピーク検出部 4お よびボトム検出部 5でそのピーク検出およぴボトム検出を行う。 ピーク検出およ びボトム検出動作については実施の形態 1と同様であり、 ともに所定クロック周 期 Tのク口ックと同周期のクロックでこれを行ってもよいが、 第 6図に示すよう にともにその n倍 （nは正の整数） の周期や、 あるいはそれぞれ m倍おょぴ n倍 (m， nは互いに独立した正の整数） の周期のクロックでこれを行って、 消費電 力を削減することも可能である。
次に、 ピーク検出値およびボトム検出値から振幅検出部 6で振幅検出を行い、 オフセット検出部 7でオフセット検出を行う。 例えば振幅検出はピーク値とボト ム値との差を演算することで、 またオフセット検出はピーク値とボトム値との和 あるいは AZDセンターレベルからの距離の差、 あるいは、 ピーク値およびボト ム値がそれぞれ所定のウィンドウ範囲に入っている力否かを検出する等により得 ることができる。 制御部 1 2の動作については第 1の実施の形態と同様であり、 振幅検出値およびオフセット検出値に応じて、 ゲインオフセット部 1 0の出力振 幅、 オフセットが所定目標値となるように制御を行う。 P L L部 1 7では再生信 号が有するク口ック成分抽出を行い、 これにより生成されたクロックは AZD変 換部 3のサンプリングクロックとして用いる。 P L L部 1 7は、 例えば A/D変 換部 3から出力されるサンプリングデータから位相誤差情報を抽出し、 この誤差 情報をもとに電圧制御発振器等を駆動して位相同期クロックの生成を行うもので ある。 実施の形態 1でも述べたように、 ドロップアウト検出部 1 1で得られた信 号で制御部 1 2の制御動作を強制的にホールドする、 あるいは制御応答速度を遅 くするとともに、 ここでは P L L部 1 7から出力されるサンプリングクロック周 波数のホールドする、 あるいは周波数応答速度を遅くするように制御する。
このように A/D変換部 3のサンプリングクロックを再生信号に位相同期した P L Lクロックとすることで再生速度に応じて A/D変換部 3のサンプリング速 度も自動的に変化するため、 C A V再生対応が容易になり、 また、 ピーク検出部 4およびボトム検出部 5の動作クロックを P L Lクロックの 1 / n ( nは正の整 数） の周波数とすることで動作ク口ック周波数を下げて消費電力の削減を図るこ とができる。
さらに、 記録媒体の欠陥等により発生する再生信号の局所変動を検出して、 ゲ ィン制御およびオフセット制御および P L L制御のホールドする、 あるいは制御 応答速度を変えることにより、 欠陥通過中および通過後の再生信号が AZD変換 部 3の入力ダイナミックレンジをオーバーする現象を抑え、 サンプリングク口ッ クを安定に保つことが可能であり、 常に AZD変換部入力における信号振幅およ びオフセットをほぼ一定に保つことができるため、 信号欠落部を通過した後、 再 生信号が A/D変換部の入力ダイナミックレンジに入り正常状態に引き込むまで 無駄時間がかかって正しくデータ再生が出来ないといった問題がなくなり、 欠陥 通過後のデータエラーを最小限に抑えることができるという有効な効果がある。 また、 ドロップアウト検出の検出信号が第 2 3 ( c ) 図の様に欠落途中で中断す ることなく第 2 4 ( c ) 図の様に正しく検出することができるため、 特に A/D 変換後にドロップアゥト検出するシステムにおいては有効である。
なお、 ここではドロップアゥト検出部 1 1の出力により制御部 1 2のホールド あるいは制御応答速度の切り換えを行ったが、 これは本信号処理装置の外部でド 口ップアゥトを検出し生成した信号であっても構わない。 またドロップアウトを 検出した時にではなく、 動作のホールドを希望する際に外部から入力する信号で あっても構わない。
また、 ドロップアウト検出部 1 1はピーク検出部 4出力を入力するものとした 、 これは、 ピーク検出部 4出力， A/D変換部 3出力， ボトム検出部 5出力， オフセット検出部 7出力， 振幅情報信号の少なくとも 1つを入力するようにして も構わない。
(実施の形態 5 )
この実施の形態 5は、 特許請求の範囲第 8項， 第 1 7項に記載の発明に対応す るもので、 同一の信号処理系で相異なる記録エリアの再生が可能となるようにし たものである。
以下、本発明の第 5の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 5による信号処理装置のブロック図を第 7図に示す。
この信号処理装置は、 第 1の再生信号入力に対しゲイン制御信号入力に応じた ゲインとオフセット制御信号入力に応じた D Cオフセットを与えるゲインオフセ ット部 1 0と、 このゲインオフセット部 1 0出力とクロックを入力とし所定ク口 ック周期 τのクロックでサンプリングを行レ、アナ口グーデジタノレ変換してサンプ リングデータを出力する A/D変換部 3と、 前記 A/D変換部 3出力を入力とし ピーク検出動作を行うピーク検出部 4と、 前記 A/D変換部 3出力を入力としボ トム検出動作を行うボトム検出部 5と、 ピーク検出部出力 4およびボトム検出部 5出力を入力として A/D変換部 3入力の信号振幅を演算して振幅情報信号を出 力する振幅検出部 6と、 ピーク検出部 4出力およびボトム検出部 5出力を入力と し AZD変換部 3入力の信号オフセットを演算してオフセット情報信号を出力す るオフセット検出部 7と、 第 2の再生信号を入力とし光ディスク記録媒体上のェ リァ情報を判別して現在ェリァ情報を示すゲート信号を生成するゲート生成部 1 8と、 振幅情報信号およびオフセット情報信号によりゲインオフセット部 1 0の ゲイン制御およびオフセット制御を行うとともに、 ゲート信号に応じてゲインぉ よびオフセットの独立制御が可能な制御部 1 2と、 この制御部 1 2から出力され るゲイン'オフセット制御値を格納する第 1の記憶部 1 9および第 2の記憶部 2 0とで構成される。
次に、 第 5の実施の形態の動作について説明する。 情報記録媒体からの第 1の 再生信号はゲインオフセット部 1 0で制御入力に応じたゲインとオフセットと力 S 与えられた後、 A/D変換部 3により所定クロック周期 Tのクロックでサンプリ ングされて量子化デジタル信号に変換される。 このデジタル信号からピーク検出 部 4およびボトム検出部 5でピーク検出およびボトム検出を行う。 ピーク検出お よびボトム検出動作については実施の形態 1と同様であり、 ともに所定クロック 周期 Tのクロックと同周期のクロックでこれを行ってもよいが、 第 7図に示すよ うにともにその n倍 （nは正の整数） の周期や、 あるいはそれぞれ m倍および n 倍 （m， nは互いに独立した正の整数） の周期のクロックでこれを行って、 消費 電力を削減することも可能である。
次に、 ピーク検出値およびボトム検出値から振幅検出部 6で振幅検出を行い、 オフセット検出部 7でオフセット検出を行う。 例えば振幅検出はピーク値とボト ム値との差を演算することで、 またオフセット検出はピーク値とボトム値との和 あるいは AZDセンターレベ^^からの距離の差、 あるいはピーク値およびボトム 値がそれぞれ所定のウィンドウ範囲に入っている力否かを検出する等により得る ことができる。 制御部 1 2の動作については第 1の実施の形態と同様であり、 振 幅検出値およびオフセット検出値に応じて、ゲインオフセット部 1 0の出力振幅、 オフセットが所定目標値となるように制御を行う。 第 2の再生信号はゲート信号 生成部 1 8に入力され、 光ディスク媒体のエリア情報を判別する。 ここでは DV D— RAMを例にあげてゲート信号生成部の動作について説明する。
第 8図は DVD— RAMの物理フォーマツトを示している。 この物理フォーマ ットはプリピットで形成されるァドレス領域と書き換えが可能なデータ領域とか ら成っている。 データ領域は 2つの G r o o V e部に挟まれた L a n d部からな り、 ァドレス領域は H e a d e r 1ないし H e a d e r 4をそれぞれ 2つずつ有 している。 プリピットはトラックのセンターからオフセットした位置に形成され ており、 第 9図に示すような 4分割された光ディテクタ 2 0で受光した場合、 内 周側ディテクタから得られる信号 （a ) + ( b ) および外周側ディテクタから得 られる信号 （c ) + ( d ) の差信号をとると第 1 0 ( a ) 図の様になる。 この差 信号が第 2の再生信号であり、 これをローパスフィルタに通すと第 10 (b) 図 の様になる。 第 10 (b) 図を 2つの所定 2値化レベルで 2値化すると、 第 10 (c) 図， 第 10 (d) 図が得られる。 これらを論 算 （（c) + (d)) すれ ばアドレス位置を示すゲート信号 （e) が得られる。 制御部 12はアドレス領域 でゲイン、 オフセット制御を行うが、 再生信号がアドレス領域からデータ領域に なったとき、 すなわち第 10 (e) 図のゲート信号が "H" 力、ら "L" に変化し たとき、 ゲイン、 オフセット制御値をいつたん第 1の記憶部 19に格納し、 第 2 の記憶部 20に格納されていた値をゲイン、 オフセット制御値として与えてゲイ ン、 オフセットの制御を行う。 これにより、 内周側ディテクタから得られる信号 (a) + (b) および外周側ディテクタから得られる信号 （c) + (d) の和信 号である第 1の再生信号が第 11 (a) 図の様な場合であっても、 アドレス領域 と、 データ領域とが独立にゲイン、 オフセット制御されて、 A/D変換部 3入力 では第 11 (b) 図のようになる。
このように異なる記録ェリァ領域を検出してゲート信号を生成し、 記録ェリァ 毎に独立にゲイン制御およびオフセット制御を行うことで、 記録ェリァ毎の信号 振幅差、 オフセット差を吸収し、 常に AZD変換部入力における信号振幅および オフセットを一定に保つことができ、 1つの信号処理系で異なる記録エリアの再 生が可能になる。
なお、 ゲート信号はゲート生成部 18からの信号を使用したが、 本信号処理装 置の外部で検出した信号であっても構わない。 また第 2の再生信号のエリア情報 を判別した時にではなく、 ゲイン、 オフセット制御の切り替えを希望する際に外 部から入力する信号であっても構わない。
(実施の形態 6)
この実施の形態 6は、 特許請求の範囲第 9項， 第 10項， 第 11項に記載の発 明に対応するもので、 実施の形態 5におけるゲインオフセット部および制御部の 具体的な構成例を示すものである。
以下、本発明の第 6の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 6による信号処理装置のプロック図を第 12図に示す。
この信号処理装置は、 第 1の再生信号入力に対しゲイン制御信号入力に応じた ゲインを与える可変ゲインァンプ部 1と、 この可変ゲインァンプ 1部出力を入力 としオフセット制御信号入力に応じた D Cオフセットを印加するオフセット部 2 と、 このオフセット部 2出力とクロックとを入力とし所定クロック周期 Tのクロ ックでサンプリングを行いアナログ一デジタル変換してサンプリングデータを出 力する A/D変換部 3と、 この A/D変換部 3出力を入力とし前記クロック周期 Tの n倍 （nは正の整数） の周期のクロックでピーク検出動作を行うピーク検出 部 4と、 A/D変換部 3出力を入力とし前記クロック周期 Tの n倍 （nは正の整 数） の周期のクロックでボトム検出動作を行うボトム検出部 5と、 ピーク検出部 4出力およびボトム検出部 5出力を入力として AZD変換部 3入力の信号振幅を 演算して振幅情報信号を出力する振幅検出部 6と、 ピーク検出部 4出力およびボ トム検出部 5出力を入力とし AZD変換部 3入力の信号オフセットを演算してォ フセット情報信号を出力するオフセット検出部 7と、 第 2の再生信号を入力とし 光ディスク記録媒体上のェリァ情報を判別して現在ェリァ情報を示すゲート信号 を生成するゲート生成部 1 8と、 振幅情報信号と振幅目標値との大小関係に応じ て可変ゲインアンプ部 1の制御を行うとともに、 ゲート信号に応じて記録ェリァ 毎に独立にゲイン制御が可能なゲイン制御部 8と、 このゲイン制御部 8から出力 されるゲイン制御値を格納する第 1のゲイン記憶部 2 2および第 2のゲイン記憶 部 2 3と、 オフセット情報信号とオフセット目標値との大小関係に応じてオフセ ット部 2の制御を行うとともに、 ゲート信号に応じて記録エリア毎に独立にオフ セット制御が可能なオフセット制御部 9と、 このオフセット制御部 9から出力さ れるオフセット制御値を格納する第 1のオフセット記憶部 2 4および第 2のオフ セット記憶部 2 5とで構成される。
そして、 この可変ゲインアンプ部 1およびオフセット部 2が、 実施の形態 5の ゲインオフセット部 1 0に、 また、 ゲイン制御部 8およびオフセット制御部 9が 実施の形態 1の制御部 1 2に、 それぞれ対応するものである。
次に、 第 6の実施の形態の動作について説明する。 情報記録媒体からの第 1の 再生信号は可変ゲインアンプ部 1でゲイン制御入力に応じたゲインが与えられ、 またオフセット部 2でオフセット制御入力に応じたオフセットが与えられた後、 A/D変換部 3により所定クロック周期 Tのクロックでサンプリングされて量子 化デジタル信号に変換される。 このデジタル信号からピーク検出部 4およぴボト ム検出部 5でピーク検出およびボトム検出を行う。 ピーク検出およびボトム検出 動作については実施の形態 1と同様であり、 ともに所定ク口ック周期 Tのク口ッ クと同周期のクロックでこれを行ってもよいが、 第 1 2図に示すようにともにそ の n倍 （nは正の整数） の周期や、 あるいはそれぞれ m倍および n倍 （m, nは 互いに独立した正の整数） の周期のクロックでこれを行って、 消費電力を削減す ることも可能である。
また、 ゲイン制御部 8およびオフセット制御部 9のゲイン、 オフセット制御動 作についても実施の形態 1と同様である。 第 2の再生信号はゲート信号生成部 1 8に入力され、 光ディスク媒体のエリア情報を判別する。 ゲイン制御部 8はアド レス領域でゲイン制御を行うが、 ァドレス領域からデータ領域になったとき、 ゲ ィン制御値をいつたん第 1のゲイン記憶部 2 2に格納し、 第 2のゲイン記憶部 2 3に格納されていた値をゲイン制御値として与えてゲインの制御を行う。 また、 オフセット制御部 9はァドレス領域でオフセット制御を行うが、 アドレス領域か らデータ領域になったとき、 オフセット制御値をいつたん第 1のオフセット記憶 部 2 4に格納し、 第 2のオフセット記憶部 2 5に格納されていた値をオフセット 制御値として与えてオフセットの制御を行う。
これにより、 第 1の再生信号が第 1 1 ( a ) 図の様な場合であっても、 ァドレ ス領域と、 データ領域が独立にゲイン、 オフセット制御されて、 第 1 1 ( b ) 図 のようになる。
このように異なる記録エリア領域を検出してゲート信号を生成し、 記録エリア 毎に独立にゲイン制御およびオフセット制御を行うことで、 記録ェリァ毎の信号 振幅差、 オフセット差を吸収し、 常に A/D変換部入力における信号振幅および オフセットを一定に保つことができる。
なお、 ゲート信号はゲート生成部 1 8からの信号を使用したが、 本信号処理装 置の外部で検出した信号であっても構わない。 また第 2の再生信号のェリァ情報 を判別した時にではなく、 ゲイン、 オフセット制御の切り替えを希望する際に外 部から入力する信号であっても構わない。
また、 ゲイン、 オフセット共にエリア毎の独立制御を行ったが、 ゲインのみあ るいはオフセットのみ記録ェリァに応じた独立制御を行うような構成であっても 構わない。
(実施の形態 7 )
この実施の形態 7は、特許請求の範囲第 1 2項に記載の発明に対応するもので、 A/D変換部の前段側に信号のィコライズを行ぅィコライズ部を設けるようにし たものである。
以下、本発明の第 7の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 7による信号処理装置のプロック図を第 1 3図に示す。
この信号処理装置は、 再生信号入力に対しゲイン制御信号 力に応じたゲイン とオフセット制御信号入力に応じた D Cオフセットを与えるゲインオフセット部 1 0と、 このゲインオフセット部 1 0出力を入力とし高周波数域を強調するィコ ライザ部 2 6と、 このイコライザ部 2 6出力を入力とし所定クロック周期 Tのク 口ックでサンプリングを行いアナログ一デジタル変換してサンプリングデータを 出力する A/D変換部 3と、 この A/D変換部 3出力を入力とし前記クロック周 期 Tの n倍 （nは正の整数） の周期のクロックでピーク検出動作を行うピーク検 出部 4と、 A/D変換部 3出力を入力とし前記クロック周期 Tの n倍 （nは正の 整数） の周期のクロックでボトム検出動作を行うボトム検出部 5と、 ピーク検出 部 4出力およびボトム検出部 5出力を入力として A/D変換部 3入力の信号振幅 を演算して振幅情報信号を出力する振幅検出部 6と、 ピーク検出部 4出力および ボトム検出部 5出力を入力とし A/D変換部 3入力の信号オフセットを演算して オフセット情報信号を出力するオフセット検出部 7と、 振幅情報信号およびオフ セット情報信号によりゲインオフセット部 1 0のゲイン制御およびオフセット制 御を行いまた外部ホールド信号入力により制御動作のホールドあるいは制御速度 の切り換えが可能な制御部 1 2とで構成される。
次に、 第 7の実施の形態の動作について説明する。 情報記録媒体からの再生信 号はゲインオフセット部 1 0で制御入力に応じたゲインとオフセットとが与えら れた後、 イコライザ部 2 6で波形等化処理が行われる。 高密度記録された光記録 媒体等を再生する場合、 光学的な周波数特性により短い記録マークの信号振幅が 低下してしまうため、 イコライザ部 2 6でこの周波数帯域をブーストアップする ことで信号の S NR ( S i n g a l t o N o i s e R a t i o ) を改善す る必要がある。 また、 イコライザ部 2 6出力は AZD変換部 3により所定クロッ ク周期 Tのクロックでサンプリングされて量子ィ匕デジタル信号に変換される。 こ のデジタノレ信号からピーク検出部 4およぴボトム検出部 5でピーク検出およびポ トム検出を行う。 ピーク検出およびボトム検出動作については実施の形態 1と同 様であり、 ともに所定クロック周期 Tのクロックと同周期のクロックでこれを行 つてもよいが、第 1 3図に示すようにともにその n倍（nは正の整数） の周期や、 あるいはそれぞれ m倍おょぴ n倍の周期のクロックでこれを行つて、 消費電力を 削減することも可能である。
次に、 ピーク検出値およびボトム検出値から振幅検出部 6で振幅検出を行い、 オフセット検出部 7でオフセット検出を行う。 振幅検出、 オフセット検出につい ても実施の形態 1と同様である。 制御部 1 2では振幅検出値とオフセット検出値 とが目標値と等しくなるようにゲインオフセット部 1 0のゲイン ·オフセット制 御を行う。 制御動作については実施の形態 1と同様である。
イコライザ部 2 6内の信号振幅は、 S NRの観点からイコライザ部 2 6のダイ ナミックレンジ範囲内で最大振幅で信号を通過させることが望ましいが、 本実施 の形態のように A/D変換部 3の前段にィコライザ部 2 6を配置することにより、 イコライザ部 2 6の入力信号振幅および入力信号オフセットを一定になるように 制御することが可能であり、 信号振幅および入力信号オフセットを一定になるよ うに制御することができる。 また、 これにより、 S NRを最大限に力せぐことが 可能であり、 イコライザ部 2 6前段で発生する回路オフセット等のばらつきマー ジンを考慮する必要がなくなるため、 イコライザのダイナミックレンジ内で最大 振幅で信号を入力することができる。 さらには、 第 1 4図に示すように、 光ディ スクに形成された短！/ヽピットにより信号振幅が大きくならない場合等では図中実 線で示されたように信号が飽和振幅とならず、イコライザ部が存在しない場合は、 この短いピットによる入力再生信号のピーク （あるいはボトム） を正しく検出で きないが、 イコライザ部を設けることでピット長が短い場合でも同図中の破線で 示すようにその信号が飽和状態となり、正しくピーク検出（あるいはボトム検出） を行うことが可能となり、 これによりゲイン制御やオフセット制御の精度向上を 図ることができる。
(実施の形態 8 )
この実施の形態 8は、 特許請求の範囲第 1 3項記載の発明に対応するもので、 実施の形態 7におけるゲインオフセット部を 2つのサブブロックに分割し、 その 間にィコライズ部を設けたものである。
以下、本発明の第 8の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 8による信号処理装置のブロック図を第 1 5図に示す。
この信号処理装置は、 再生信号入力に対しゲイン制御信号入力に応じたゲイン を与える可変ゲインアンプ部 1と、 この可変ゲインアンプ部 1出力を入力とし高 周波数域を強調するイコライザ部 2 6と、 のイコライザ部 2 6を入力としオフ セット制御信号入力に応じた D Cオフセットを印加するオフセット部 2と、 この オフセット部 2出力を入力とし所定クロック周期 Tのクロックでサンプリングを 行いアナ口グーデジタル変換してサンプリングデータを出力する A/D変換部 3 と、 この A/D変換部 3出力を入力とし前記クロック周期の n倍（nは正の整数） の周期のクロックでピーク検出動作を行うピーク検出部 4と、 A/D変換部 3出 力を入力とし前記クロック周期の n倍 （nは正の整数） の周期のクロックでボト ム検出動作を行うボトム検出部 5と、 ピーク検出部 4出力およびボトム検出部 5 出力を入力として AZD変換部 3入力の信号振幅を演算して振幅情報信号を出力 する振幅検出部 6と、 ピーク検出部 4出力およびボトム検出部 5出力を入力とし AZD変換部 3入力の信号オフセットを演算してオフセット情報信号を出力する オフセット検出部 7と、 振幅情報信号と振幅目標値との大小関係に応じて可変ゲ ィンァンプ部 1の制御を行うゲイン制御部 8と、 オフセット情報信号とオフセッ ト目標値との大小関係に応じてオフセット部 2の制御を行うオフセット制御部 9 とで構成される。
そして、 この可変ゲインアンプ部 1およびオフセット部 2が、 実施の形態 7の ゲインオフセット部 1 0に、 また、 ゲイン制御部 8およびオフセット制御部 9が 実施の形態 7の制御部 1 2に、 それぞれ対応するものである。
次に、 第 8の実施の形態の動作について説明する。 情報記録媒体からの再生信 号は可変ゲインアンプ部 1でゲイン制御入力に応じたゲインが与えられ、 ィコラ ィザ部 2 6で波形等化処理が行われた後、 オフセット部 2でオフセット制御入力 に応じたオフセットが与えられる。
高密度記録された光記録媒体等を再生する場合、 光学的な周波数特性により短 い記録マークの信号振幅が低下してしまうため、 イコライザ部 2 6でこの周波数 帯域をブーストアップすることで信号の S NR ( S i n g a 1 t o N o i s e R a t i o ) を改善する必要がある。 また、 イコライザ部 2 6出力は AZD 変換部 3により所定クロック周期 Tのクロックでサンプリングされて量子化デジ タル信号に変換される。 このデジタル信号からピーク検出部 4およびボトム検出 部 5でピーク検出およびボトム検出を行う。 ピーク検出およびボトム検出動作に ついては実施の形態 1と同様であり、 ともに所定クロック周期 Tのクロックと同 周期のクロックでこれを行ってもよいが、 第 1 5図に示すようにともにその n倍 ( nは正の整数） の周期や、 あるいはそれぞれ m倍および n倍 （m， nは互いに 独立した正の整数） の周期のクロックでこれを行って、 消費電力を削減すること も可能である。
次に、 ピーク検出値およびボトム検出値から振幅検出部 6で振幅検出を行い、 オフセット検出部 7でオフセット検出を行う。 振幅検出、 オフセット検出につい ても実施の形態 1と同様である。 また、 ゲイン制御部 8およびオフセット制御部 9のゲイン、 オフセット制御動作については実施の形態 2と同様である。
イコライザ部 2 6内の信号振幅は、 S NRの観点からイコライザ部 2 6のダイ ナミックレンジ範囲内で最大振幅で信号を通過させることが望ましいが、 本実施 の形態のように可変ゲインアンプ部 1の後段にィコライザ部 2 6を配置すること により、 信号振幅が一定になるように制御することが可能であり、 イコライザ部 2 6前段で発生する回路ゲインばらつきマージンを考慮する必要がなくなるため、 イコライザ部のダイナミックレンジ最大に信号を入力することができる。 さらに は、 第 1 4図に示すように、 イコライザ部を設けることでピット長が短い場合で も同図中の破線で示すようにその信号が飽和状態となり、 正しくピーク検出 （あ るいはボトム検出） を行うことが可能となり、 これによりゲイン制御やオフセッ ト制御の精度向上を図ることができる。
(実施の形態 9 ) この実施の形態 9は、特許請求の範囲第 1 4項に記載の発明に対応するもので、 実施の形態 8におけるオフセット部とイコライザ部との接続順序を入れ替えたも のである。
以下、本発明の第 9の実施の形態について図面を参照しながら詳細に説明する。 この実施の形態 9による信号処理装置のプロック図を第 1 6図に示す。
この信号処理装置は、 再生信号入力に対しゲイン制御信号入力に応じたゲイン を与える可変ゲインアンプ部 1と、 この可変ゲインアンプ部 1出力を入力としォ フセット制御信号入力に応じた D Cオフセットを印加するオフセット部 2と、 こ のオフセット部 2出力を入力とし高周波数域を強調するイコライザ部 2 6と、 こ のイコライザ部 2 6出力を入力とし所定クロック周期 Tのクロックでサンプリン グを行!/、アナログ一デジタル変換してサンプリングデータを出力する AZD変換 部 3と、 この AZD変換部 3出力を入力とし前記クロック周期の n倍 （nは正の 整数） の周期のクロックでピーク検出動作を行うピーク検出部 4と、 AZD変換 部 3出力を入力とし前記クロック周期の n倍 （nは正の整数） の周期のクロック でボトム検出動作を行うボトム検出部 5と、 ピーク検出部 4出力およびボトム検 出部 5出力を入力として AZD変換部 3入力の信号振幅を演算して振幅情報信号 を出力する振幅検出部 6と、 ピーク検出部 4出力およびボトム検出部 5出力を入 力とし AZD変換部 3入力の信号オフセットを演算してオフセット情報信号を出 力するオフセット検出部 7と、 振幅情報信号と振幅目標値との大小関係に応じて 可変ゲインァンプ 1の制御を行うゲイン制御部 8と、 オフセット情報信号とオフ セット目標値との大小関係に応じてオフセット部の制御を行うオフセット制御部 9とで構成される。
そして、 この可変ゲインァンプ部 1およぴオフセット部 2が、 実施の形態 7の ゲインオフセット部 1 0に、 また、 ゲイン制御部 8およびオフセット制御部 9が 実施の形態 7の制御部 1 2に、 それぞれ対応するものである。
次に、 第 9の実施の形態の動作について説明する。 情報記録媒体からの再生信 号は可変ゲインァンプ部 1でゲイン制御入力に応じたゲインが与えられ、 オフセ ット部 2でオフセット制御入力に応じたオフセットが与えられた後、 イコライザ 部 2 6で波形等化処理が行われる。 高密度記録された光記録媒体等を再生する場 合、光学的な周波数特性により短い記録マークの信号振幅が低下してしまうため、 イコライザ部 2 6でこの周波数帯域をブーストアップすることで信号の S N R ( S i n g a l t o N o i s e R a t i o )を改善する必要がある。また、 イコライザ部 2 6出力は A/D変換部 3で所定クロック周期 Tのクロックでサン プリングされて量子化デジタル信号に変換される。 このデジタル信号からピーク 検出部 4およぴボトム検出部 5でピーク検出およびボトム検出を行う。 ピーク検 出およびボトム検出動作については実施の形態 1と同様であり、 ともに所定クロ ック周期 Tのクロックと同周期のクロックでこれを行ってもよいが、 第 1 6図に 示すようにともにその n倍 （nは正の整数） の周期や、 あるいはそれぞれ m倍お よび n倍（m， nは互いに独立した正の整数）の周期のクロックでこれを行って、 消費電力を削減することも可能である。
次に、 ピーク検出値およびボトム検出値から振幅検出部 6で振幅検出を、 オフ セット検出部 7でオフセット検出を行う。 振幅検出、 オフセット検出についても 実施の形態 1と同様である。 また、 ゲイン制御部 8およびオフセット制御部 9の ゲイン、 オフセット制御動作については実施の形態 2と同様である。
イコライザ部 2 6内の信号振幅は、 S NRの観点からイコライザ部 2 6のダイ ナミックレンジ範囲内で最大振幅で信号を通過させることが望ましいが、 本実施 の形態のように A/D変換部 3の前段にィコライザ部 2 6を配置することにより、 信号振幅およびオフセットを一定になるように制御することが可能であり、 ィコ ライザ部 2 6前段で発生するゲイン、 オフセットばらつきマージンを考慮する必 要がなくなるため、 イコライザのダイナミックレンジ最大に信号を入力すること ができる。 さらには、 第 1 4図に示すように、 イコライザ部を設けることでピッ ト長が短い場合でも同図中の破線で示すようにその信号が飽和状態となり、 正し くピーク検出 （あるいはボトム検出） を行うことが可能となり、 これによりゲイ ン制御やオフセット制御の精度向上を図ることができる。
(実施の形態 1 0 )
この実施の形態 1 0は、 特許請求の範囲第 2 1項， 2 2項に記載の発明に対応 するもので、 サーボコントローラを設けたものである。
以下、 本発明の第 1 0の実施の形態について図面を参照しながら詳細に説明す る。
この実施の形態 1 0による信号処理装置のブロック図を第 1 9 ( a )図に示す。 この信号処理装置の基本構成は、 第 1の実施の形態と同様であるが、 振幅検出 部出力を入力として再生信号振幅情報をもとにピックァップのフォー力ス制御位 置あるいはトラッキング制御位置を学習するサーボコントローラ 2 7をさらに有 している。 また、 この第 1 9 ( a ) 図はこの信号処理装置を含む光ディスク装置 の概略構成を示すもので、 情報記録媒体としての光ディスク 1 0 0は図示しない スピンドルモータにより駆動される。 また、 この光ディスク 1 0 0から情報を読 み出す光ピックアップ 2 0 0は、 光ディスク 1 0 0に照射するレーザ光を発振す るレーザ 2 0 1と、 このレーザ 2 0 1から照射する照射光と光ディスク 1 0 0で 反射した反射光との経路を異なるものとするビームスプリツタ 2 0 4と、 このビ 一ムスプリッタ 2 0 4を通過した照射光を光ディスク 1 0 0の情報面に集光する ためのレンズ 2 0 2と、 サーボコントローラ 2 7からのフォーカス制御信号およ ぴトラッキング制御信号によりレンズ 2 0 2を駆動するァクチユエータ 2 0 3と、 ビームスプリッタ 2◦ 4を通過した光ディスク 1 0 0からの反射光を光電変換し てゲインオフセット部 1 0に再生信号として出力するフォトディテクタ 2 0 5と から構成されている。
光ディスク等でデイスクに記録されたピット列情報を読み取るためには、 フォ 一カス制御、 トラッキング制御等が必要となるが、 光学的ばらつきあるいは電気 的オフセットにより最適制御位置が変化するため、 良好な再生状態を確保するた めには制御位置の学習を行なう必要がある。 その学習方法としては、 再生信号振 幅を最大にする方法、 ジッタを最小にする方法等がある。 再生信号振幅を最大に なるように学習するためには、 入力再生信号の変化が振幅検出部 6から出力され る振幅情報として反映される必要がある。
即ち、 第 1 9 ( b ) 図に示すように、 まずステップ S 1において、 サーポコン トローラ 2 7は制御部 1 2に対し、 ゲイン制御およびオフセット制御をオン状態 になるように制御することで、 信号振幅を一定にして振幅を確保して A/D変換 の際の分角军能を確保しておく。 次に、 ステップ S 2において、 サーボコントロー ラ 2 7は制御部 1 2に対し、 ゲイン制御をホールドするように指令しておく。 こ れらの準備が完了した段階で、 サーボコントローラ 2 7はステップ S 3において フォーカスおよびトラッキング学習 （例えば振幅が最大になるように学習） を行 うように制御部 1 2に指令を発する。 そして、 学習が完了した段階で、 サーボ 'コ ントローラ 2 7は再びゲイン及びオフセット制御を開始するよう、 制御部 1 2を 制御する。
このように、 学習期間中はゲイン制御を強制的にホールドすることで入力再生 信号の振幅変ィ匕を振幅検出部出力に伝達することが可能である。 また、 同時にォ フセット制御もホールドすることで振幅検出動作を安定にすることが可能である。 また、 学習前にゲイン制御およびオフセット制御動作を行い、 両制御が整定し た後に学習動作に入ることで、 入力再生信号振幅に関わらず AZD変換部入力で の信号振幅を略一定にすることが可能であり、 学習の感度を一定に保つことが可 能である。 例えば、 D V D— R OMメディアに対し、 D V D— RWメディアでは 反射率が 1ノ 4〜 1 / 5倍と低く、入力再生信号振幅が小さくなつてしまうため、 このままでは振幅検出出力も小さくなり、 学習感度が得られないといった問題が ある。 し力、し、 学習前にゲイン制御、 オフセット制御動作を行ない、 A/D変換 部 3の入力信号振幅が所定値に整定した後に、 両制御をホールドして学習を行な うことで、 アナ口グ入力振幅変動を考慮する必要がなくなり安定な学習が可能で ある。 産業上の利用可能性
このように、 本発明の信号処理装置によれば、 光ディスク等の情報記録媒体か ら読み出したアナログ再生信号を A/D変換して信号処理を行う際に、 情報記録 媒体の信号欠落部を通過後に AZD変換部のダイナミックレンジを越える現象を 抑圧でき、 安定した A/D変換を行うことができ、 欠陥通過後のデータエラーを 最小限に抑えることができる。 またドロップアウト検出の検出精度を向上できる ため、 この信号処理装置を用いた光ディスク装置の信頼性を向上することが可能 である。

Claims

請求の範囲
1 . 情報記録媒体上の記録情報を再生するための信号処理装置において、 再生信号入力に対しゲイン制御信号入力に応じたゲインとオフセット制御信号 入力に応じた D Cオフセットを与えるゲインオフセット部と、
該ゲインオフセット部出力を入力とし所定クロック周期 Tのクロックでサンプ リングを行いアナログ一デジタル変換してサンプリングデータを出力する AZD 変換部と、
該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 AZD変 換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
前記振幅情報信号および前記オフセット情報信号により前記ゲインオフセット 部のゲイン制御およびオフセット制御を行うとともに、 ホールド信号入力により 制御動作のホーノレドあるいは制御速度の切り換えが可能な制御部とを備え、 再生信号入力の局所変動に依らず前記 A/D変換部入力における信号振幅およ びオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
2 . 請求の範囲第 1項記載の信号処理装置において、
前記 A/D変換部出力， 前記ボトム検出部出力， 前記オフセット検出部出力あ るいは前記振幅情報信号の少なくとも 1つを入力とし該入力信号の欠落を検出し てホールド信号を出力するドロップァゥト検出部をさらに備え、
前記ホールド信号により制御動作のホールドあるいは制御速度の切り換えが可 能である、 ことを特徴とする信号処理装置。
3 . 情報記録媒体上の記録情報を再生するための信号処理装置において、 再生信号入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲインァ ンプ部と、
該可変ゲインアンプ部出力を入力としオフセット制御信号入力に応じた D Cォ フセットを印加するオフセット部と、
該オフセット部出力を入力とし所定クロック周期 Tのクロックでサンプリング を行いアナログ一デジタル変換してサンプリングデータを出力する A/D変換部 と、
該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （11は正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 AZD変 換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインァンプ部 の制御を行うとともに、 ホールド信号入力によりゲイン制御動作のホールドある いは制御速度の切り換えが可能なゲイン制御部と、
前記オフセット情報信号とオフセット目標値との大小関係に応じて前記オフセ ット部の制御を行うとともに、 ホールド信号入力によりオフセット制御動作のホ ールドぁるいは制御速度の切り換えが可能なオフセット制御部とを備え、 再生信号入力の局所変動に依らず前記 A/ D変換部入力における信号振幅およ ぴオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
4. 請求の範囲第 3項記載の信号処理装置にぉ 、て、
前記 AZD変換部出力， 前記ピーク検出部出力， 前記ボトム検出部出力， 前記 オフセット検出部出力あるいは前記振幅情報信号の少なくとも 1つを入力とし該 入力信号の欠落を検出してホールド信号を出力するドロップァゥト検出部をさら に備え、
前記ホールド信号によりゲイン制御動作あるいはオフセット制御動作の少なく とも一方のホールドあるいは制御速度の切り換えが可能である、
ことを特徴とする信号処理装置。
5 . 情報記録媒体上の記録情報を再生するための信号処理装置において、 再生信号入力に対しゲイン制御信号入力に応じたゲインとオフセット制御信号 入力に応じた D Cオフセットを与えるゲインオフセット部と、
該ゲインオフセット部出力を入力とし所定クロック周期 Tのクロックでサンプ リングを行いアナログ一デジタル変換してサンプリングデータを出力する AZD 変換部と、
該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換 部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
前記振幅情報信号および前記オフセット情報信号により前記ゲインオフセット 部のゲイン制御およびオフセット制御を行う制御部と、
前記 A/D変換部から出力されるサンプリングデータをもとにこれに位相同期 したクロックを生成する P L L部とを備え、
前記 A/D変換部入力における信号振幅およびオフセットを略一定に保つとと もに再生速度に依らず前記制御部の応答特性を一定に保つ、
ことを特徴とする信号処理装置。
6 . 請求の範囲第 5項記載の信号処理装置において、 ホールド信号により制御動作のホールドあるいは制御速度の切り換えあるいは P L L制御動作のホー/レドが可能である、
ことを特徴とする信号処理装置。
7 . 請求の範囲第 5項記載の信号処理装置にお!/ヽて、
前記 A/D変換部出力， 前記ボトム検出部出力， 前記オフセット検出部出力あ るいは振幅情報信号の少なくとも 1つを入力とし該入力信号の欠落を検出してホ ールド信号を出力するドロップアウト検出部をさらに備え、
該ホールド信号により制御動作のホールドあるいは制御速度の切り換えあるい は P L L制御動作のホールドが可能である、
ことを特徴とする信号処理装置。
8 . 複数ェリァに分割されて記録された光ディスク記録媒体上の記録情報を再 生するための信号処理装置において、
第 1の再生信号入力に対しゲイン制御信号入力に応じたゲインとオフセット制 御信号入力に応じた D Cオフセットとを与えるゲインオフセット部と、
該ゲインオフセット部出力とクロックとを入力とし所定クロック周期 Tのクロ ックでサンプリングを行いアナログ一デジタル変換してサンプリングデータを出 力する AZD変換部と、
該 A/D変換部出力を入力としピーク検出動作を行うピーク検出部と、 前記 A/D変換部出力を入力としボトム検出動作を行うボトム検出部と、 前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換 部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
第 2の再生信号を入力とし光ディスク記録媒体上のェリァ情報を判別して現在 エリア情報を示すグート信号を生成するゲート生成部と、
前記振幅情報信号および前記オフセット情報信号により前記ゲインオフセット 部のゲイン制御およびオフセット制御を行うとともに、 前記ゲート信号に応じて ゲイン及びオフセットの記録ェリアごとの独立制御が可能な制御部とを備え、 前記 AZD変換部入力における信号振幅およびオフセットを記録ェリァに依る ことなく略一定に保つことが可能な制御を行う、
ことを特徴とする信号処理装置。
9 . 複数ェリァに分割されて記録された光ディスク記録媒体上の記録情報を再 生するための信号処理装置において、
第 1の再生信号入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲ インアンプ部と、
該可変ゲインアンプ部出力を入力としオフセット制御信号入力に応じた D Cォ フセットを印加するオフセット部と、
該オフセット部出力とクロックとを入力とし所定クロック周期 Tのクロックで サンプリングを行いアナログ—デジタル変換してサンプリングデータを出力する
A/D変換部と、
該 AZD変換部出力を入力とし前記ク口ック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換 部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
第 2の再生信号を入力とし光ディスク記録媒体上のェリァ情報を判別して現在 ェリァ情報を示すゲート信号を生成するグート生成部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインァンプ部 の制御を行うとともに、 前記ゲート信号に応じて記録ェリァ毎に独立に振幅制御 が可能なゲイン制御部と、
該ゲイン制御部から出力されるゲイン制御値を格納する 1つまたは複数のゲイ ン記憶部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記オフセット部の制御 を行うオフセット制御部とを備え、
前記 A/D変換部入力における信号振幅およびオフセットを記録ェリアに依る ことなく略一定に保つことが可能な制御を行う、
ことを特徴とする信号処理装置。
1 0 . 複数エリアに分割されて記録された光ディスク記録媒体上の記録情報を 再生するための信号処理装置において、
第 1の再生信号入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲ インアンプ部と、
該可変ゲインアンプ部出力を入力としオフセット制御信号入力に応じた D Cォ フセットを印加するオフセット部と、
該オフセット部出力とクロックとを入力とし所定クロック周期 Tのクロックで サンプリングを行いアナログ—デジタル変換してサンプリングデータを出力する
AZD変換部と、
該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 AZD変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 A/D変 換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
第 2の再生信号を入力とし光ディスク記録媒体上のエリア情報を判別して現在 ェリァ情報を示すゲート信号を生成するゲート生成部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部 の制御を行うゲイン制御部と、
前記オフセット情報信号とオフセット目標値との大小関係に応じて前記オフセ ット部の制御を行うとともに、 前記ゲート信号に応じて記録エリア毎に独立にォ フセット制御が可能なオフセット制御部と、 該オフセット制御部から出力されるオフセット制御値を格納する 1つまたは複 数のオフセット記憶部とを備え、
前記 A/D変換部入力における信号振幅およびオフセットを記録ェリアに依る ことなく略一定に保つことが可能な制御を行う、
ことを特徴とする信号処理装置。
1 1 . 複数エリアに分割されて記録された光ディスク記録媒体上の記録情報を 再生するための信号処理装置において、
第 1の再生信号入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲ インアンプ部と、
該可変ゲインアンプ部出力を入力としオフセット制御信号入力に応じた D Cォ フセットを印加するオフセット部と、
該オフセット部出力とクロックを入力とし所定クロック周期 Tのクロックでサ ンプリングを行いアナログ—デジタル変換してサンプリングデータを出力する A /D変換部と、
該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 AZD変 換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
第 2の再生信号を入力とし光ディスク記録媒体上のェリァ情報を判別して現在 エリァ情報を示すグート信号を生成するゲート生成部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインァンプ部 の制御を行うとともに、 前記ゲ一ト信号に応じて記録ェリァ毎に独立にゲイン制 御が可能なゲイン制御部と、
前記ゲイン制御部から出力されるゲイン制御値を格納する 1つまたは複数のゲ イン記憶部と、
前記オフセット情報信号とオフセット目標値との大小関係に応じて前記オフセ ット部の制御を行うとともに、 前記ゲート信号に応じて記録エリア毎に独立にォ フセット制御が可能なオフセット制御部と、
該オフセット制御部から出力されるオフセット制御値を格納する 1つまたは複 数のオフセット記憶部とを備え、
前記 A/D変換部入力における信号振幅およびオフセットを記録ェリァに依る ことなく略一定に保つことが可能な制御を行う、
ことを特 ί敷とする信号処理装置。
1 2 . 情報記録媒体上の記録情報を再生するための信号処理装置において、 再生信号入力に対しゲイン制御信号入力に応じたゲインとオフセット制御信号 入力に応じた D Cオフセットを与えるゲインオフセット部と、
該ゲインオフセット部出力を入力とし高周波数域を強調するィコライザ部と、 該ィコライザ部出力を入力とし所定クロック周期 Tのクロックでサンプリング を行いアナログ一デジタル変換してサンプリングデータを出力する AZD変換部 と、
該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 AZD変 換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピ一ク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
前記振幅情報信号および前記オフセット情報信号により前記ゲインオフセット 部のゲイン制御およびオフセット制御を行うとともに、 ホールド信号入力により 制御動作のホールドあるいは制御速度の切り換えが可能な制御部とを備え、 再生信号入力の前記ィコライザ部入力における信号振幅およびオフセットを略 一定に保つとともに、 前記 AZD変換部入力における信号振幅およびオフセット を略一定に保つ、
ことを特徴とする信号処理装置。
1 3 . 情報記録媒体上の記録情報を再生するための信号処理装置において、 再生信号入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲインァ ンプ部と、
該可変ゲインアンプ部出力を入力とし高周波数域を強調するィコライザ部と、 該イコライザ部出力を入力としオフセット制御信号入力に応じた D Cオフセッ トを印加するオフセット部と、
該オフセット部出力を入力とし所定クロック周期 Tのクロックでサンプリング を行いアナログ一デジタノレ変換してサンプリングデータを出力する AZD変換部 と、
該 A/D変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでボトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力おょぴ前記ボトム検出部出力を入力として前記 A/D変 換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 A/D変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインァンプ部 の制御を行うゲイン制御部と、
前記オフセット情報信号とオフセット目標値との大小関係に応じて前記オフセ ット部の制御を行うオフセット制御部とを備え、
再生信号入力の前記イコライザ部における入力の信号振幅を略一定に保つとと もに、前記 A/D変換部入力における信号振幅およびオフセットを略一定に保つ、 ことを特徵とする信号処理装置。
1 4. 情報記録媒体上の記録情報を再生するための信号処理装置において、 再生信号入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲインァ ンプ部と、
該可変ゲインアンプ部出力を入力としオフセット制御信号入力に応じた D Cォ フセットを印加するオフセット部と、
該オフセット部出力を入力とし高周波数域を強調するィコライザ部と、 該ィコライザ部出力を入力とし所定クロック周期 Tのクロックでサンプリング を行いアナ口グーデジタル変換してサンプリングデータを出力する A/D変換部 と、
該 AZD変換部出力を入力とし前記クロック周期の m倍 （mは正の整数） の周 期のクロックでピーク検出動作を行うピーク検出部と、
前記 A/D変換部出力を入力とし前記クロック周期の n倍 （nは正の整数） の 周期のクロックでポトム検出動作を行ぅボトム検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力として前記 AZD変 換部入力の信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記 AZD変換 部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検 出部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインァンプ部 の制御を行うゲイン制御部と、
前記オフセット情報信号とオフセット目標値との大小関係に応じて前記オフセ ット部の制御を行うオフセット制御部とを備え、
再生信号入力の前記ィコライザ部入力および前記 AZ D変換部入力における信 号振幅およびオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
1 5 . 請求の範囲第 1項記載の信号処理装置にお!/、て、
刖 「己ゲインオフセット部の内部処理を行わずに再生信号入力を直接前記 AZD 変換部に入力することを可能とした、
ことを特徴とする信号処理装置。
1 6 . 請求の範囲第 3項記載の信号処理装置において、 前記可変ゲインァンプ部の内部処理を行わずに前記再生信号入力を直接前記ォ フセット部に入力することを可能とした、
ことを特徴とする信号処理装置。
1 7 . 請求の範囲第 8項記載の信号処理装置において、
前記第 1の再生信号は前記情報記録媒体に記録された情報を再生する光ピック アップ部において複数に分割構成される光検出器の検出出力の和信号であり、 前記第 2の再生信号は前記情報記録媒体の記録トラックを挟んで内周および外 周に相当する光検出器の検出出力の差信号である、
ことを特徴とする信号処理装置。
1 8 . 請求の範囲第 3項記載の信号処理装置において、
前記ゲイン制御部または前記オフセット制御部は、
該制御部の入力信号と所定目標値とを大小比較する比較器と、
該比較器出力の極性に応じてァップダウン切り替えが可能な積分力ゥンタ部と、 該積分力ゥンタ部出力を入力としデジタル一アナ口グ変換を行う D / A変換部 とで構成される、
ことを特徴とする信号処理装置。
1 9 . 請求の範囲第 2項記載の信号処理装置にぉレ、て、
前記ドロップァゥト検出部は、 前記ピーク検出部出力を所定レベルで 2値化し た信号をその検出信号として出力する、
ことを特徴とする信号処理装置。
2 0. 請求の範囲第 2項記載の信号処理装置にぉレ、て、
前記ドロップァゥト検出部は、 前記振幅検出部出力を所定レべノレで 2値化した 信号をその検出信号として出力する、
ことを特徴とする信号処理装置。
2 1 . 請求の範囲第 1項記載の信号処理装置において、
前記振幅検出部出力を入力として、 前記情報記録媒体に記録された信号を再生 するピックアップ部のフォーカス制御位置あるいはトラッキング制御位置の学習 を行なうとともに学習中は前記ホールド信号を出力するサーボコントローラをさ らに備え、 学習期間中にはゲイン制御あるいはオフセット制御の少なくとも一方を強制的 にホールドして学習する、
ことを特 ί敷とする信号処理装置。
2 2 . 請求の範囲第 1項記載の信号処理装置において、
前記振幅検出部出力を入力として、 前記情報記録媒体に記録された信号を再生 するピックアツプ部のフォーカス制御位置あるいはトラッキング制御位置を学習 するサーボコントローラをさらに備え、
学習前にゲイン制御あるいはオフセット制御の少なくとも一方の制御動作を行 レ、、 学習中はゲイン制御あるいはオフセット制御の少なくとも一方を強制的にホ —ルドする、
ことを特徴とする信号処理装置。
2 3 . 情報記録媒体からの信号のピーク値の検出を行う工程と、
情報記録媒体からの信号のボトム値の検出を行う工程と、
ピーク値およびボトム値から信号振幅を演算して振幅情報信号を出力する工程 と、
情報記録媒体からの信号のドロップアゥトを検出する工程と、
振幅情報信号により入力信号の振幅を調整する工程と、
を含む信号処理方法にぉレヽて、
ドロップァゥト検出時には、
入力信号の振幅調整をホールドもしくは調節周期を遅くさせる、
ことを特徴とする信号処理方法。
2 4 . 情報記録媒体からの信号のピーク値の検出を行う工程と、
情報記録媒体からの信号のボトム値の検出を行う工程と、
ピーク値およびボトム値を入力としオフセットを演算してオフセット情報信号 を出力する工程と、
情報記録媒体からの信号のドロップアゥトを検出する工程と、
オフセット情報信号により入力信号のオフセットを調整する工程と、 を含む信号処理方法において、
ドロップァゥト検出時には、 入力信号のオフセット調整をホールドもしくは調節周期を遅くさせる、 ことを特徴とする信号処理方法。
PCT/JP2003/002835 2002-03-11 2003-03-11 Appareil de traitement de signal et procede de traitement de signal WO2003077248A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/479,275 US7215632B2 (en) 2002-03-11 2003-03-11 Signal processing apparatus and signal processing method
JP2003575380A JP4081018B2 (ja) 2002-03-11 2003-03-11 信号処理装置および信号処理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-64879 2002-03-11
JP2002064879 2002-03-11

Publications (1)

Publication Number Publication Date
WO2003077248A1 true WO2003077248A1 (fr) 2003-09-18

Family

ID=27764458

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/002835 WO2003077248A1 (fr) 2002-03-11 2003-03-11 Appareil de traitement de signal et procede de traitement de signal

Country Status (5)

Country Link
US (1) US7215632B2 (ja)
EP (1) EP1345221A3 (ja)
JP (1) JP4081018B2 (ja)
CN (1) CN100380497C (ja)
WO (1) WO2003077248A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037076A1 (ja) * 2005-09-28 2007-04-05 Matsushita Electric Industrial Co., Ltd. 光ディスク装置
WO2009001521A1 (ja) * 2007-06-27 2008-12-31 Panasonic Corporation 信号処理装置
JP2010146647A (ja) * 2008-12-19 2010-07-01 Sony Corp コンパレータおよび光ディスク記録再生装置
US8634454B2 (en) 2009-07-02 2014-01-21 Fujitsu Limted Receiver circuit, method of adjusting offset, and transmission/reception system

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215631B2 (en) * 2002-12-27 2007-05-08 Matsushita Electric Industrial Co., Ltd. Signal processing device and signal processing method
JP2006527453A (ja) * 2003-06-11 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 光ディスクドライブ装置
US7620101B1 (en) * 2003-09-24 2009-11-17 Cypress Semiconductor Corporation Equalizer circuit, communication system, and method that is adaptive to varying launch amplitudes for reducing receiver error
KR20060123268A (ko) * 2003-12-08 2006-12-01 코닌클리케 필립스 일렉트로닉스 엔.브이. 광학 디스크로부터 판독한 데이터 신호의 레벨을 제어하기위한 방법 및 시스템
JP4079902B2 (ja) * 2004-03-16 2008-04-23 Ｎｅｃエレクトロニクス株式会社 光ディスク装置とそのトラッキング制御方法
US7440525B2 (en) * 2004-08-27 2008-10-21 Mindspeed Technologies, Inc. Dynamic range signal to noise optimization system and method for receiver
GB2422923B (en) * 2005-02-03 2008-10-29 Hewlett Packard Development Co Diagnosis of a data read system
US7668053B2 (en) 2005-06-03 2010-02-23 Zoran Corporation Processing an information carrying signal
KR100652432B1 (ko) 2005-09-08 2006-12-01 삼성전자주식회사 광디스크 기록/재생 기기의 신호 처리 장치 및 신호 처리방법
US20070058502A1 (en) * 2005-09-12 2007-03-15 Chi-Pei Huang Servo system and related method of adjusting the magnitude of detecting signals outputted from a pick-up head before utilizing the detecting signals to generate servo signals
JP4130831B2 (ja) * 2005-10-07 2008-08-06 松下電器産業株式会社 動的ｄｃオフセット除去装置及び動的ｄｃオフセット除去方法
US20070086315A1 (en) * 2005-10-19 2007-04-19 Mediatek Inc. Optical disc apparatuses
US7724090B2 (en) * 2006-06-05 2010-05-25 Mediatek Inc. Loop control apparatus and method thereof
US7796480B2 (en) * 2006-06-05 2010-09-14 Mediatek Inc. Apparatus and methods for light spot servo signal detection
US7684291B2 (en) * 2006-06-05 2010-03-23 Mediatek Inc. Method and apparatus for blank detection of an optical disc
CN101086854B (zh) * 2006-06-05 2011-06-01 联发科技股份有限公司 回路控制装置及其方法
US20070280079A1 (en) * 2006-06-05 2007-12-06 Yuh Cheng Asymmetry measurement apparatus
US8416845B1 (en) * 2006-07-11 2013-04-09 Altera Corporation Decision feedback equalization for variable input amplitude
JP4996612B2 (ja) * 2006-09-19 2012-08-08 パナソニック株式会社 光ディスク記録再生装置
US20080101795A1 (en) * 2006-10-27 2008-05-01 Craig Schulz Data signal amplitude and cross-point detectors in an optical modulator control system
JP2008167303A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd データサンプリング回路及びデータサンプリング方法
US8055871B1 (en) 2007-02-27 2011-11-08 Nvidia Corporation Low latency synchronous memory performance switching using update control
JP2009146491A (ja) * 2007-12-13 2009-07-02 Hitachi Ltd 光ディスク装置
US8451949B2 (en) * 2008-10-07 2013-05-28 Realtek Semiconductor Corp. Clock-data recovery and method for binary signaling using low resolution ADC
JP2010147943A (ja) * 2008-12-19 2010-07-01 Sony Corp 情報処理装置、及び信号伝送方法
US8442154B2 (en) * 2009-04-23 2013-05-14 Maxlinear, Inc. Channel sensitive power control
US8830808B1 (en) * 2009-09-10 2014-09-09 Marvell International Ltd. Method and apparatus for zero offset and gain start
US8081395B1 (en) * 2009-12-15 2011-12-20 Western Digital Technologies, Inc. Continuous digital offset cancellation
KR20120121779A (ko) * 2011-04-27 2012-11-06 삼성전기주식회사 자기 검출 회로의 오프셋 보상 장치 및 그 방법
US8929017B2 (en) * 2011-12-12 2015-01-06 Lsi Corporation Systems and methods for SNR measurement using equalized data
KR101523168B1 (ko) * 2014-01-27 2015-05-26 엘에스산전 주식회사 아날로그 입력모듈의 오프셋 및 게인 설정 시스템 및 방법
US11064446B2 (en) * 2016-04-26 2021-07-13 Anatog Devices, Inc. Apparatus and methods for wideband receivers
US9729132B1 (en) * 2016-07-28 2017-08-08 Nxp B.V. Precise signal swing squelch detector
JP2022059467A (ja) * 2020-10-01 2022-04-13 豊田合成株式会社 位置検出装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06187654A (ja) * 1992-12-18 1994-07-08 Kenwood Corp 光ディスク装置のディフェクト検出回路および光ディスク装置
JPH0896361A (ja) * 1994-09-27 1996-04-12 Nec Corp 光ディスク装置における傷検出回路
JPH09259544A (ja) * 1995-04-05 1997-10-03 Matsushita Electric Ind Co Ltd 光ディスク装置
JPH1031821A (ja) * 1996-07-16 1998-02-03 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2002015422A (ja) * 2000-04-26 2002-01-18 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2002319239A (ja) * 2001-04-20 2002-10-31 Matsushita Electric Ind Co Ltd 情報再生装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067298B2 (ja) * 1991-08-09 2000-07-17 ソニー株式会社 光ディスクのデータ再生装置と再生方法
JP2889803B2 (ja) * 1993-11-22 1999-05-10 三洋電機株式会社 レベル設定回路
US5587975A (en) * 1994-10-24 1996-12-24 Sony Corporation Magneto-optical disk reproducing apparatus with gain and offset controlled by a reference pattern read from the disk
US5777967A (en) * 1995-04-05 1998-07-07 Matsushita Electric Industrial Co., Ltd. Optical disk device
US5719843A (en) * 1995-06-22 1998-02-17 Matsushita Electric Industrial Co.Ltd Method of maximum likelihood decoding and digital information playback apparatus
US6069866A (en) * 1997-10-23 2000-05-30 Cirrus Logic, Inc. System and method for coarse gain control of wide band amplifiers
KR19990051851A (ko) * 1997-12-20 1999-07-05 구본준 디스크 재생 장치의 리드 회로
US6104682A (en) * 1998-07-23 2000-08-15 Matsushita Electric Industrial Co., Ltd. Disk apparatus having a data reproducing system using a digital PLL
JP3856418B2 (ja) * 1998-09-10 2006-12-13 パイオニア株式会社 記録媒体プレーヤのサーボ装置
JP3486145B2 (ja) * 2000-01-17 2004-01-13 松下電器産業株式会社 デジタル記録データ再生装置
US6434098B2 (en) * 2000-04-26 2002-08-13 Matsushita Electric Industrial Co., Ltd. Optical disc device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06187654A (ja) * 1992-12-18 1994-07-08 Kenwood Corp 光ディスク装置のディフェクト検出回路および光ディスク装置
JPH0896361A (ja) * 1994-09-27 1996-04-12 Nec Corp 光ディスク装置における傷検出回路
JPH09259544A (ja) * 1995-04-05 1997-10-03 Matsushita Electric Ind Co Ltd 光ディスク装置
JPH1031821A (ja) * 1996-07-16 1998-02-03 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2002015422A (ja) * 2000-04-26 2002-01-18 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2002319239A (ja) * 2001-04-20 2002-10-31 Matsushita Electric Ind Co Ltd 情報再生装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037076A1 (ja) * 2005-09-28 2007-04-05 Matsushita Electric Industrial Co., Ltd. 光ディスク装置
US7710851B2 (en) 2005-09-28 2010-05-04 Panasonic Corporation Optical disc apparatus
WO2009001521A1 (ja) * 2007-06-27 2008-12-31 Panasonic Corporation 信号処理装置
US8022847B2 (en) 2007-06-27 2011-09-20 Panasonic Corporation Signal processing device
JP2010146647A (ja) * 2008-12-19 2010-07-01 Sony Corp コンパレータおよび光ディスク記録再生装置
JP4697298B2 (ja) * 2008-12-19 2011-06-08 ソニー株式会社 コンパレータおよび光ディスク記録再生装置
US8054719B2 (en) 2008-12-19 2011-11-08 Sony Corporation Comparator and optical-disc recording/reproduction apparatus
US8634454B2 (en) 2009-07-02 2014-01-21 Fujitsu Limted Receiver circuit, method of adjusting offset, and transmission/reception system

Also Published As

Publication number Publication date
US20040172148A1 (en) 2004-09-02
EP1345221A2 (en) 2003-09-17
CN100380497C (zh) 2008-04-09
JPWO2003077248A1 (ja) 2005-07-07
JP4081018B2 (ja) 2008-04-23
US7215632B2 (en) 2007-05-08
EP1345221A3 (en) 2007-12-26
CN1633691A (zh) 2005-06-29

Similar Documents

Publication Publication Date Title
WO2003077248A1 (fr) Appareil de traitement de signal et procede de traitement de signal
US8022847B2 (en) Signal processing device
US5994932A (en) Phase locked loop circuit and reproducing apparatus provided with thereof
JPH09274770A (ja) 光ディスク再生装置及び再生方法
JP4317810B2 (ja) 光ディスク記録再生装置
US7315491B2 (en) Disk driving apparatus and information readout method with selective servo control for read-out destinations of lands and grooves
JPH11161958A (ja) 信号補完装置、情報再生装置及び情報記録装置
JP3768142B2 (ja) ドロップアウト検出回路及び光ディスク装置
JP4079658B2 (ja) ２値化ウォブル信号を生成する回路、ライトクロック生成回路、２値化ウォブル信号を生成する方法、ライトクロック生成方法及び光ディスク装置
KR20050030168A (ko) 결점검출장치, 결점검출방법
JP4178267B2 (ja) 相変化型光ディスクの信号処理方法および相変化型光ディスク装置
JPH1097725A (ja) 光ディスク再生システムのトラッキング制御装置
JPWO2002035528A1 (ja) 再生クロックの位相を調整可能な光ディスク装置および位相調整方法
JP2000298835A (ja) 光ディスク装置
JPH10302277A (ja) 光ディスク装置およびトラックエラー信号生成方法
JP2009009664A (ja) 光ディスク装置の回路
JP2000057590A (ja) ディスク再生装置
JP2003099950A (ja) 光ディスク装置
JP2004288251A (ja) 光ディスク記録再生装置
JP2720494B2 (ja) 多値化信号の記録再生方法
WO2005101389A1 (ja) 光ディスク記録再生装置
JPH1092111A (ja) 信号再生装置
JPH10283730A (ja) 光ディスク再生装置および方法
JP2008059713A (ja) 光ディスク装置の処理回路および光ディスク装置の信号処理方法
JPH10188291A (ja) 光ディスクの信号読み取り装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

WWE Wipo information: entry into national phase

Ref document number: 10479275

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038041049

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2003575380

Country of ref document: JP