WO1998016092A1 - Composant avec carte a circuit imprime - Google Patents

Composant avec carte a circuit imprime Download PDF

Info

Publication number
WO1998016092A1
WO1998016092A1 PCT/JP1997/003566 JP9703566W WO9816092A1 WO 1998016092 A1 WO1998016092 A1 WO 1998016092A1 JP 9703566 W JP9703566 W JP 9703566W WO 9816092 A1 WO9816092 A1 WO 9816092A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
wiring board
printed wiring
power supply
layer
Prior art date
Application number
PCT/JP1997/003566
Other languages
English (en)
French (fr)
Inventor
Daisuke Iguchi
Osamu Ueno
Original Assignee
Fuji Xerox Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co., Ltd. filed Critical Fuji Xerox Co., Ltd.
Priority to US09/068,763 priority Critical patent/US6166457A/en
Priority to DE69733118T priority patent/DE69733118T2/de
Priority to EP97942258A priority patent/EP0873046B1/en
Publication of WO1998016092A1 publication Critical patent/WO1998016092A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10446Mounted on an edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a printed wiring board device used for an electronic device such as an information device, and an electronic device such as an information device using the printed wiring board device.
  • the electromagnetic wave actually observed on the printed wiring board has a frequency distribution different from that predicted from the current distribution on the signal line, and is sharp at a specific frequency regardless of the characteristics of the signal line. It is known that it has peaks and other characteristics.
  • the main cause of electromagnetic radiation from the printed wiring board is not the signal line but the power supply system. Predicted to be electrical resonance of power supply and ground layers of substrate Have been.
  • a first capacitor disposed along a peripheral portion of a substrate portion where the power supply layer and the ground layer face each other, and coupling the power supply layer and the ground layer in high frequency;
  • a second core disposed between a power supply pin of the respective active elements on the wiring board or a power supply layer near the power supply pin and the ground layer, and serving as a source of a transient current to the respective active elements.
  • a capacitor disposed between a power supply pin of the respective active elements on the wiring board or a power supply layer near the power supply pin and the ground layer, and serving as a source of a transient current to the respective active elements.
  • the peripheral portion of the substrate portion on which the first capacitor is arranged may be a peripheral portion on one end side in the direction of the electric resonance current unique to the printed wiring board, or It may be a peripheral portion facing the one end side and the other end side, or may be a peripheral portion extending all around the substrate portion.
  • the peripheral portion of the substrate portion on which the first capacitor is arranged is a peripheral portion on one end side and the other end side in the direction of the electric resonance current unique to the printed wiring board.
  • the first capacitor is arranged symmetrically with respect to an axis perpendicular to the direction of the electric resonance current.
  • the power supply device has a power supply layer and a ground layer, and the power supply layer and the ground layer are provided.
  • a printed wiring board connected to the power supply layer and the ground layer, the printed wiring board being connected to the ground layer and having an active element mounted thereon.
  • a first capacitor disposed along a node of an electric resonance current specific to the power supply layer and coupling the power supply layer and the ground layer in high frequency; and a first capacitor on the printed wiring board.
  • a second capacitor disposed between a power supply pin of the active element or a power supply layer near the active element and the ground layer, and serving as a transient current supply source for the respective active element; And are provided.
  • the node of the electric resonance current where the first capacitor is disposed is a node which is a peripheral portion on one end side of the substrate portion in the direction of the electric resonance current, or one end and the other end.
  • the peripheral portion may be a knot portion which is a peripheral portion facing the side, or a peripheral portion which covers the entire periphery of the substrate portion.
  • the capacitance of the first capacitor is equal to or more than 10 minus 9th power, and the second capacitor is used. It is desirable that the capacitance of the capacitor be equal to or greater than 10 minus the eighth power.
  • the first capacitor is arranged at a linear density of 20 or more per meter.
  • a resistor may be connected in series with the first capacitor.
  • the printed wiring board device in an electronic device using the printed wiring board device, is the one according to the first or second invention.
  • the inventor actually used a four-layer printed wiring board to measure the electric resonance between the power supply layer and the ground layer of the printed wiring board and the electromagnetic radiation from the printed wiring board. Investigated the relationship. As a result, it was found that standing waves were generated on the power supply layer and the ground layer with the board edge as the open end, and the standing waves generated electromagnetic radiation from the printed wiring board. did.
  • the standing wave generated on the power supply layer and the ground layer has a width W in the direction of the electric resonance current of the substrate portion where the power supply layer and the ground layer oppose each other;
  • a fundamental wave with a frequency of f c / (2W ⁇ 1 / 2 ) (where c is the speed of light, £ is the relative permittivity of the substrate material), the second and third harmonics And the like.
  • the inventor firstly found that the peripheral portion of the substrate portion where the power supply layer and the ground layer face each other at one end in the direction of the electric resonance current unique to the printed wiring board, Or along the opposing perimeters at one end and the other end, or along the nodes of the electrical resonance current inherent in the printed wiring board.
  • the small effect of reducing electromagnetic radiation due to electrical resonance between the power supply layer and the ground layer is that the electric charge stored in the capacitor that couples the power supply layer and the ground layer at high frequency is due to the printed wiring board. It becomes a low-impedance current source when viewed from the power supply terminal of an active element such as a digital IC mounted on it, and when the active element operates, it becomes a source of electric charge to the active element. It is considered that a transient current flows through the active element, and the transient current couples with the resonance of the power supply layer and the ground layer to become a resonance current on the substrate surface.
  • the digital ICs 3 and 4 are connected between the power pins 3V and 4V and the ground layer 12 respectively.
  • the second capacitor 2 that supplies the transient current to 3 and 4 is placed.
  • the power supply pins 3 V and 4 V of the digital ICs 3 and 4 are connected to the power supply layer 11 via the via holes 17 via one electrode 2 a of the second capacitor 2, respectively.
  • the other electrode 2 b of the second capacitor 2 is connected to the ground layer 12 via a via hole 18.
  • Fig. 11 shows a 4-cm square glass epoxy 4-layer printed wiring board as the printed wiring board 10.
  • the distance between the power supply layer 11 and the ground layer 12 is 8 mm
  • the substrate part of the power supply layer 11 and the ground layer 12 facing each other is 40 cm square
  • the first capacitor 1 and the second capacitor 2 are not provided. It is the result of the actual measurement of the electromagnetic radiation level in the case.
  • one gate of TTLIC 74 ALS04 was operated at a clock of 10 MHz, and the electromagnetic field was measured by the 3 m method.
  • the figure (A) shows the case where the first capacitor 1 and the second capacitor 2 are not installed, and the peak radiated electric field intensity at around 170 MHz due to the first-order natural vibration of the substrate.
  • E showed 37 dB; u VZm.
  • Figure 14 shows the measurement results of the relationship between the density of the first capacitor 1 per side of the substrate and the suppression effect of electromagnetic radiation, and the plots with circles indicate the two opposing substrates. This is a case where the first capacitor 1 is arranged on the side of the substrate in a line symmetrical manner with respect to an axis perpendicular to the facing direction, and the triangle mark plots the first capacitor 1 only on one side of the substrate. This is the case when they are arranged.
  • the first capacitors 1 are arranged at a line density of 40 or more per 40 cm, that is, 20 or more per lm on one side of the substrate. As a result, electromagnetic radiation can be sufficiently reduced.
  • the first capacitor 1 When the first capacitor 1 is disposed on two opposing sides of the substrate, generally, as shown in FIG. 16 (A), the first capacitor 1 is disposed asymmetrically with respect to an axis orthogonal to the opposing direction of the two sides. Rather, it is more desirable to arrange them symmetrically with respect to an axis orthogonal to the opposite direction as shown in FIG. In particular, for those whose current flows almost along the substrate axis, such as primary resonance, such a line-symmetric arrangement increases the effect of suppressing electromagnetic radiation.
  • the active element such as an IC and the second capacitor are omitted, if the active element such as an IC is disposed near a node of the electric resonance current, the power pin of the active element is connected to the electric pin. By placing it at the node of the resonance current, the second capacitor for the power supply pin can also serve as the first capacitor to be placed at the node of the electrical resonance current. It can be.
  • a resistor 21 may be connected to each of the first capacitors 1 in series.
  • the high-frequency current bypassing the first capacitor 1 is consumed as energy in the resistor 21, and the potential of the power supply layer 11 and the ground layer 12 is reduced. Has the advantage of being stabilized.
  • the printed wiring board device of the present invention can be suitably used for electronic devices such as information devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明 細 書
発明の名称
プ リ ン 卜配線基板装置
技術分野
こ の発明は、 情報機器などの電子機器に用いる プ リ ン ト配線基板装 置、 およびプ リ ン ト配線基板装置を用いた情報機器などの電子機器に 関する。
背景技術
近年、 様々 な情報機器において、 電磁波の不要輻射が問題とな っ て いる。 そ して、 その電磁放射の主要な ものが、 プ リ ン ト配線基板上の ク ロ ッ ク の高調波に相当する周波数スぺク トルを有するため、 これま で、 その電磁放射は、 主と してク ロ ッ ク信号やこれに同期 したデジタ ル信号の信号線に起因する ものと考え られ、 そのため、 プリ ン 卜配線 基板上の信号線やこれと接続されたワイ ヤーハーネスなどに対して、 様々 な電磁放射防止対策がと られてきた。
具体的には、 ( 1 ) ク ロ ッ ク信号やデジタル信号などの信号に対 し て低域通過フ ィ ルタ リ ング処理を行って必要な帯域のみを通過させる、 ( 2 ) 信号出力ラ イ ンにダ ン ピ ン グ抵抗を付加 して信号の立ち上がり および立ち下がり をなま らせる、 ( 3 ) 信号線の近傍にグラ ン ド電位 のガー ドパタ ー ンを配置して帰還電流ループを小さ く する、 などが考 え られている。
しかしながら、 実際にプ リ ン ト配線基板で観測される電磁波は、 信 号線上の電流分布から予測される もの と は周波数分布が異な り、 しか も信号線の性質と無関係に特定の周波数で鋭い ピーク を示すなどの特 徴を有する こ とが知られており、 プ リ ン ト配線基板からの電磁放射の 主たる要因が、 信号線ではな く 電源系にある こ とが、 すなわちプリ ン ト配線基板の電源層およびグラ ン ド層の電気的共振である こ とが予測 されている。
そ して、 従来の上述したプ リ ン 卜配線基板上の信号線やこれと接続 されたワイ ヤーハーネスな どに対する放射防止対策では、 このプ リ ン 卜配線基板の電源層およびグラ ン ド層に起因する電磁放射に対しては 効果を持たない こ とが、 明らかである。
そ こで、 このプ リ ン ト配線基板の電源系に起因する電磁放射を抑制 する方法と して、 回路実装学会大会論文誌第 1 0巻第 1 7 5頁 「低 E M l 多層回路基板」 には、 図 1 9 に示すよ う な基板構造が提案されて いる
すなわち、 この 「低 E M I 多層回路基板」 に示された方法は、 電源 層 3 1の両面側においてプ リ ン ト配線基板に 2層のグラ ン ド層 3 2 A, 3 2 Bを形成し、 そのグラ ン ド層 3 2 A , 3 2 Bの端部においてグラ ン ド層 3 2 A, 3 2 B間に抵抗体 3 3を接続する と と もに、 電源層 3 1 と グラ ン ド層 3 2 A, 3 2 B との間の誘電体 3 4 A, 3 4 Bの誘電 率を変える こ と によ っ て、 プリ ン ト配線基板の電源層およびグラ ン ド 層の電気的共振を抑制 しょ う とする ものである。
しか しながら、 この図 1 9 に示 した従来の方法は、 2層のグラ ン ド 層 3 2 A , 3 2 Bを形成して両者間に抵抗体 3 3を接続し、 電源層 3 1 と グラ ン ド層 3 2 A, 3 2 B との間の誘電体 3 4 A, 3 4 Bの誘電 率を変えるなど、 プ リ ン ト配線基板自体の構造を一般的な ものに対し て大幅に変更しなければな らない と と もに、 プ リ ン ト配線基板の大き さや形状の違いなどに応じて個々 のプ リ ン 卜配線基板ごとに、 電磁放 射を抑制するマ ッ チ ング条件を設定しなければな らないため、 実際上 の製品への適用はかな り困難とな り、 適用でき る と して も製造コス ト が著し く 高く な る欠点があ る。
そ こで、 この発明は、 情報機器などの電子機器に用いるプリ ン 卜配 線基板装置において、 プリ ン ト配線基板上の信号線やこれと接続され たワイ ヤーハーネスなどに対して従来なされている放射防止対策では 抑制できない、 プ リ ン ト配線基板の電源層およびグラ ン ド層に起因す る電磁放射を、 プ リ ン 卜配線基板自体の構造を一般的な ものに対して 変更する必要がな く 、 しかもプリ ン ト配線基板の大き さや形状の違い などに応 じて個々のプ リ ン ト配線基板ごとに条件を設定する必要のな い、 汎用性のある低コス ト の方法によ っ て容易に、 大幅に抑制する こ とができ る よ う に したものである。
発明の開示
第 1 の発明では、 電源層およびグラ ン ド層を有し、 前記電源層およ び前記グラ ン ド層に接続さ れて能動素子が実装される プ リ ン ト配線基 板に対して、 前記電源層と前記グラ ン ド層が対向する基板部分の周辺 部に沿っ て配置され、 前記電源層と前記グラ ン ド層を高周波的に結合 する第 1 のコ ンデンサと、 前記プ リ ン ト配線基板上の前記それぞれの 能動素子の電源ピンまたはその近傍の電源層と前記グラ ン ド層との間 に配置さ れ、 前記それぞれの能動素子に対する過渡的電流の供給源と なる第 2 のコ ンデンサと、 を設ける。
この場合、 前記第 1 のコ ンデンサを配置する基板部分の周辺部は、 前記プリ ン ト配線基板に固有の電気的共振電流の方向の一端側の周辺 部とする こ とができ、 ま たは一端側および他端側の対向する周辺部と する こ とができ、 あるいは前記基板部分の全周にわたる周辺部とする こ とができ る。
また、 前記第 1 のコ ンデ ンサを配置する基板部分の周辺部を前記プ リ ン ト配線基板に固有の電気的共振電流の方向の一端側および他端側 の対向する周辺部とする場合には、 前記第 1 の コ ンデンサを前記電気 的共振電流の方向と直交する軸に関して線対称に配置する こ とが望ま しい。
第 2 の発明では、 電源層およびグラ ン ド層を有し、 前記電源層およ び前記グラ ン ド層に接続されて能動素子が実装される プリ ン ト配線基 板に対して、 前記電源層と前記グラ ン ド層が対向する基板部分の、 前 記プ リ ン 卜配線基板に固有の電気的共振電流の節部に沿って配置され、 前記電源層と前記グラ ン ド層を高周波的に結合する第 1 のコ ンデンサ と、 前記プ リ ン 卜配線基板上の前記それぞれの能動素子の電源ピ ンま たはその近傍の電源層と前記グラ ン ド層との間に配置され、 前記それ ぞれの能動素子に対する過渡的電流の供給源とな る第 2 のコ ンデンサ と、 を設ける。
この場合、 前記第 1 のコ ンデンサを配置する電気的共振電流の節部 は、 前記基板部分の前記電気的共振電流の方向の一端側の周辺部であ る節部、 または一端側および他端側の対向する周辺部である節部、 あ るいは前記基板部分の全周にわたる周辺部とする こ とができ る。
ま た、 第 1 ま たは第 2 の発明において、 前記第 1 の コ ンデ ンサの静 電容量は 1 0 のマイ ナス 9 乗フ ァ ラ ッ ド以上と し、 かつ前記第 2 のコ ンデンザの静電容量は 1 0 のマイ ナス 8乗フ ァ ラ ッ ド以上とする こ と が望ま しい。
ま た、 第 1 ま たは第 2 の発明において、 前記第 1 のコ ンデ ンサは 1 メ ー トルあた り 2 0個以上の線密度で配置する こ とが望ま しい。
なお、 第 1 ま たは第 2 の発明において、 前記第 1 のコ ンデンサと直 列に抵抗を接続してもよい。
第 3 の発明では、 プリ ン ト配線基板装置を用いた電子機器において、 そのプリ ン ト配線基板装置を第 1 ま たは第 2 の発明の ものとする。 発明者は、 実際に 4層プ リ ン ト配線基板を用いて、 プ リ ン ト配線基 板の電源層およびグラ ン ド層の電気的共振と プ リ ン ト配線基板からの 電磁放射との関係を調べた。 その結果、 基板端を解放端とする電源層 上およびグラ ン ド層上に定在波が発生 し、 その定在波によ っ てプ リ ン ト配線基板から電磁放射を生じる こ とが判明 した。 この電源層上およびグラ ン ド層上に生じ る定在波は、 電源層と グラ ン ド層が対向する基板部分の、 電気的共振電流の方向における幅 Wを 波長; I の 1 Z 2 と し、 周波数が f = c / ( 2 W ε 1 / 2 ) の基本波に対 して (ただ し、 c は光速、 £ は基板材料の比誘電率) 、 2次高調波、 3次高調波などの整数次高調波が合成された ものである。
そ して、 このよ う にプ リ ン ト配線基板からの電磁放射が電源層上お よびグラ ン ド層上の定在波による もの と して、 その高周波電流源は、 主と して、 プ リ ン 卜配線基板上に実装されたデジタル I C (集積回路) などの能動素子のスィ ツ チ ング動作時などの過渡的動作時に、 電源系 から能動素子の電源ピンを通じて能動素子に流れ込む貫通電流である。 すなわち、 プ リ ン 卜配線基板の電源層から能動素子の電源ピンに過 渡的な電流が引 き込まれ、 これを波源とする変位電流が基板端で反射 を繰り返すこ と によ って、 電源層上およびグラ ン ド層上に定在波が発 生し、 電磁放射を生 じ る ものであ る。
そ こで、 発明者は、 まず第 1 に、 電源層と グラ ン ド層が対向する基 板部分の、 プ リ ン ト配線基板に固有の電気的共振電流の方向の一端側 の周辺部、 も し く は一端側および他端側の対向する周辺部に沿って、 ま たはプ リ ン ト配線基板に固有の電気的共振電流の節部に沿っ て、 電 源層と グラ ン ド層を高周波的に結合する コ ンデンサを配置する こ とを 考えた。
電源層と グラ ン ド層が対向する基板部分の、 電気的共振電流の方向 の一端側の周辺部、 も し く は一端側および他端側の対向する周辺部に 沿って、 電源層と グラ ン ド層を高周波的に結合する コ ンデンサを配置 する こ と によ り、 上記の変位電流の基板端での反射が抑え られ、 電源 層およびグラ ン ド層の電気的共振によ る電磁放射を低減でき る と考え られる。
または、 電源層と グラ ン ド層が対向する基板部分の、 電気的共振電 流の節部に沿っ て、 電源層と グラ ン ド層を高周波的に結合する コ ンデ ンサを配置する こ と によ り、 その電気的共振電流の節部において電源 層と グラ ン ド層との間の高周波的な電位差が抑え られ、 電源層および グラ ン ド層の電気的共振が抑圧されて、 その電気的共振によ る電磁放 射を低減でき る と考え られる。
しかし、 こ のよ う に電源層と グラ ン ド層を高周波的に結合する コ ン デンサを配置しても、 電源層およびグラ ン ド層の電気的共振による電 磁放射の低減効果は小さ い と と もに、 こ のよ う に電源層と グラ ン ド層 を高周波的に結合する コ ンデンサを配置する こ と によ り、 電源層およ びグラ ン ド層の電気的共振によ らない副次的な電磁放射が発生して、 プ リ ン ト配線基板からの電磁放射を抜本的に低減できないこ とが認め られた。
電源層およびグラ ン ド層の電気的共振による電磁放射の低減効果が 小さ いの は、 電源層とグラ ン ド層を高周波的に結合する コ ンデンザに 蓄え られた電荷が、 プリ ン 卜配線基板上に実装されたデジタル I C な どの能動素子の電源端子からみて低イ ンピーダンスの電流源となって、 その能動素子の動作時、 その能動素子に対する電荷の供給源と な り、 そのコ ンデンザからその能動素子に過渡的電流が流れて、 その過渡的 電流が電源層およびグラ ン ド層の共振と カ ツ プ リ ング して基板面にお ける共振電流と なるから と考え られる。
さ らに、 こ の過渡的電流自体が電源層と グラ ン ド層をループ状に流 れる こ と によ っ て、 電源層およびグラ ン ド層の電気的共振によ らない 副次的な電磁放射を生じ る ものであ る。
そ こ で、 発明者は、 上記の電源層と グラ ン ド層を高周波的に結合す る コ ンデンサを第 1 のコ ンデンサと して、 さ らに、 プ リ ン ト配線基板 上のそれぞれの能動素子の電源ピン と グラ ン ド層の間に、 それぞれの 能動素子に対する過渡的電流の供給源となる第 2 のコ ンデンサを配置 する こ とを考えた。
こ こで、 能動素子の電源ピンと グラ ン ド層の間とい う のは、 その能 動素子の近傍であっ て、 その能動素子の電源系からみた第 2 のコ ンデ ンサのィ ン ピ一ダンスが第 1 のコ ンデンサのそれよ り十分小さ く 、 し かもその能動素子の電源系と第 2 のコ ンデンザで形成される グラ ン ド ループによる放射が十分小さ い範囲を意味する。 すなわち、 第 2 のコ ンデンサは、 後述する実施例に示すよ う に能動素子の電源ピンと これ を電源層に接続する ビアホールとの中間に配置するのが望ま しいが、 必ずし も この位置に限る必要はない。
このよ う に、 それぞれの能動素子の近傍に、 その能動素子に対する 過渡的電流の供給源となる第 2のコ ンデンサを配置する こ とによって、 その能動素子の動作時、 電源層からその能動素子に流れる電流自体が 局所化され、 上記のよ う に第 1 のコ ンデンザからその能動素子に過渡 的電流が流れ込むのが防止される。
したがって、 第 1 のコ ンデンサからの過渡的電流が基板面における 共振電流となる こ とが防止されて、 電源層およびグラ ン ド層の電気的 共振が十分抑圧され、 電源層およびグラ ン ド層の電気的共振による主 たる電磁放射が十分低減する。
また、 第 1 の コ ンデンサからの過渡的電流が電源層と グラ ン ド層を ループ状に流れる こ とがほとんどないので、 電源層およびグラ ン ド層 の電気的共振によ らない副次的な電磁放射も十分抑制される。
以上のよ う に、 第 1 および第 2 のコ ンデンサを同時に配置する こ と によ って、 第 1 のコ ンデンサのみを配置した場合の効果と第 2 のコ ン デンサのみを配置した場合の効果の単純な積よ り、 はるかに大きい効 果を生じ、 第 1 および第 2 のコ ンデンサを同時に配置する こ とによ つ て初めて、 電源層およびグラ ン ド層の電気的共振による主たる電磁放 射、 および電源層およびグラ ン ド層の電気的共振によ らない副次的な 電磁放射を、 と もに十分に抑制でき、 プ リ ン ト配線基板の電源層およ びグラ ン ド層に起因する電磁放射を、 問題にならない程度に大幅に抑 制できる ものである。 したがって、 第 1のコ ンデンサを配置するこ と と、 第 2のコ ンデンサを配置する こ とは、 不可分である。
そ して、 上記のよ うに構成した第 1 または第 2の発明においては、 このように第 1 および第 2のコ ンデンサを同時に配置するので、 プリ ン 卜配線基板の電源層およびグラ ン ド層に起因する電磁放射を大幅に 抑制する こ とができ る。
しかも、 プリ ン ト配線基板自体は単に 1層の電源層およびグラ ン ド 層を有する一般的なものでよいと と もに、 プリ ン ト配線基板の大きさ や形状の違いなどに応じて個々のプリ ン 卜配線基板ごとに条件を設定 する必要もない。
図面の簡単な説明
図 1 は、 この発明のプリ ン ト配線基板装置の一例の概略的構成を示 す図、 図 2 は、 この発明のプ リ ン ト配線基板装置の一例を示す概略的 平面図、 図 3 は、 この発明のプリ ン ト配線基板装置の一例の一部の断 面構造を示す図、 図 4 は、 この発明のプリ ン ト配線基板装置の一例の 一部を示す平面図、 図 5 は、 プ リ ン ト配線基板に生じる定在波の説明 に供する図、 図 6は、 電源層およびグラ ン ド層の共振を説明するため の図、 図 7 ( A ) ( B ) および ( C ) は、 この発明による場合の電磁 放射の低減を説明するための図、 図 8 ( A ) および ( B ) は、 基板端 での反射の説明に供する図、 図 9 は、 この発明の作用の説明に供する 図、 図 1 0 ( A ) ( B ) および ( C ) は、 この発明の作用の説明に供 する図、 図 1 1 ( A ) および ( B ) は、 この発明の効果の説明に供す る図、 図 1 2 は、 コ ンデンサの容量と電磁放射の低減効果との関係を 示す図、 図 1 3 は、 コ ンデンサの容量と電磁放射の低減効果との関係 を示す図、 図 1 4 は、 コ ンデンサの密度と電磁放射の低減効果との関 係を示す図、 図 1 5 は、 こ の発明のプ リ ン 卜配線基板装置の他の例を 示す概略的平面図、 図 1 6 ( A ) および ( B ) は、 この発明のプ リ ン ト配線基板装置のさ らに他の例を示す概略的平面図、 図 1 7 は、 この 発明のプ リ ン ト配線基板装置のさ らに他の例を示す概略的平面図、 図 1 8 は、 第 1 の コ ンデンサに対して直列に抵抗を接続した場合の例を 示す図、 図 1 9 は、 従来のプリ ン ト配線基板装置の一例を示す断面図 である。
発明を実施するための最良の形態
以下、 図面を引用 して、 この発明を実施するための最良の形態を詳 述する。
図 1 〜図 4 は、 こ の発明のプ リ ン ト配線基板装置の一例を示す。 図 1 は、 装置の概略的構成を示し、 図 2 は、 装置の概略的平面図であり、 図 3 は、 第 1 の コ ンデンサの配置部分における断面構造を示 し、 図 4 は、 能動素子と してのデジタル I C と第 2 の コ ンデンサの配置部分の 概略的平面図である。
この例のプ リ ン ト配線基板装置のプ リ ン 卜配線基板 1 0 は、 図 3 に 示すよ う に、 4層プ リ ン ト配線基板で、 電源層 1 1、 グラ ン ド層 1 2、 パタ ー ン層 1 3 およびパタ ー ン層 1 4 を有する。 ただ し、 電源層 1 1 と グラ ン ド層 1 2 の間に、 さ らに 1 層ま たは複数層のパタ ー ン層を有 する ものでもよい。
また、 プ リ ン ト配線基板 1 0 は、 図 2 に示すよ う に、 長方形形状で ある と と もに、 この例では、 電源層 1 1 がグラ ン ド層 1 2 よ り若干小 さ く されたものである。 したがっ て、 この例では、 電源層 1 1 と グラ ン ド層 1 2 が対向する基板部分は、 電源層 1 1 が存在する基板部分で ある。
このプ リ ン ト配線基板 1 0 のパタ ー ン層 1 3側には、 デジタル I C 3 および 4 を含む複数の能動素子が実装され、 デジタル信号の授受を 行う。 デジタル I C 3 , 4 の電源ピン 3 V , 4 Vは、 それぞれ後述す る第 2 の コ ンデンサ 2 の一方の電極 2 a を介 して、 ビアホール 1 7 に よっ て電源層 1 1 に接続し、 グラ ン ド ピ ン 3 G , 4 Gは、 それぞれビ ァホール 1 9 によ ってグラ ン ド層 1 2 に接続する。
後述するよ う に第 1 のコ ンデンサ 1 および第 2 のコ ンデンサ 2が配 置されない場合、 プ リ ン ト配線基板 1 0においては、 デジタル I C 3 , 4がスイ ッ チ ング動作を行う と き、 電源層 1 1 からデジタル I C 3 , 4 の電源ピン 3 V , 4 Vに過渡的なスィ ッ チング電流が引き込まれて、 図 6 に示すよ う に電源層 1 1 と グラ ン ド層 1 2 の間に動作周波数の高 調波の変位電流 i a が発生 し、 その変位電流 i a が電流 i r で示すよ う に電源層 1 1 と グラ ン ド層 1 2 が対向する基板部分の端部で開放端 反射 して、 プ リ ン 卜配線基板 1 0 に固有の共振条件によ って定在波が 発生し、 その定在波によっ てプ リ ン ト配線基板 1 0 から電磁放射を生 し o
その定在波は、 図 5 に示すよ う に、 電源層 1 1 と グラ ン ド層 1 2 が 対向する基板部分の、 電気的共振電流の方向であ る X軸方向または Y 軸方向における幅 Wを波長 ; I の 1 Z 2 と し、 周波数が ί = c / ( 2 W £ ι / 2 ) の基本波 S 1 に対 して (ただ し、 c は光速、 ε は基板材料の 比誘電率) 、 2 次高調波 S 2、 3次高調波 S 3 などの整数次高調波が 合成された もので、 プリ ン ト配線基板 1 0 に固有の共振条件によって、 X軸方向も し く は Υ軸方向の定在波、 ま たはその両方が発生する。 この定在波による電磁放射のスぺク ト ルは、 図 7 ( A ) のスぺク ト ル S a 1 で示すよ う に、 共振周波数 f a 1 を中心と して、 ある広がり を有する。 ただ し、 スぺク ト ル S a 1 は最低次の共振による電磁放射 のみを示したもので、 一般には上記のよ う に高次の共振による電磁放 射を有する ものである。
そ して、 この例では、 プ リ ン ト配線基板 1 0 に固有の電気的共振電 流が主と して上記の X軸方向に流れる ものと して、 図 1 および図 2 に 示すよ う に、 電源層 1 1 と グラ ン ド層 1 2 が対向する基板部分の X軸 方向の一端側および他端側の対向する周辺部に沿って、 電源層 1 1 と グラ ン ド層 1 2 を高周波的に結合する第 1 のコ ンデンサ 1を配置する。 その X軸方向の一端側および他端側の対向する周辺部は、 同時に、 上記の基本波 S 1 の節部であ り、 2次高調波 S 2、 3次高調波 S 3 な どの整数次高調波の節部の一部である。
この場合、 図 3 に示すよ う に、 それぞれのコ ンデンサ 1 の一方の電 極を ビアホール 1 6 を介して電源層 1 1 に接続する と と もに、 他方の 電極を ビアホール 1 5 を介 してグラ ン ド層 1 2 に接続する。
このよ う に第 1 の コ ンデンサ 1 を配置する こ と によ っ て、 上記の変 位電流 i a の電源層 1 1 と グラ ン ド層 1 2 が対向する基板部分の端部 での反射が抑え られ、 電源層 1 1 およびグラ ン ド層 1 2 の電気的共振 による電磁放射を低減する こ とができ る。
すなわち、 発明者の解析結果によれば、 プ リ ン ト配線基板 1 0上の 共振電流は、 基板面上をほぼ基板軸に沿って一様に流れ、 個々の共振 電流は、 図 8 ( A ) に示すよ う に特性イ ン ピーダンス Z o の平行 2線 路を流れる もの と等価とな っ て、 その両端において反射を繰り返す結 果、 共振を生じ る ものであ る。
この場合、 一般に、 基板端の終端イ ン ピーダンスを r 、 電源層 1 1 上およびグラ ン ド層 1 2上の伝送イ ン ピーダンスを Z とする と、 基板 端部における反射率は、
p = ( r — Z ) ( r + Z ) … ( 1 )
で表され、 通常のプ リ ン ト配線基板では、 基板端は終端ィ ン ピーダン ス r 0 が無限大に近い解放端と されるので、 反射率 P o は 1 に近い値 を有する。
これに対して、 上記のよ う に第 1 の コ ンデンサ 1 を配置する こ と に よって、 図 8 ( B ) に示すように、 そのコ ンデンサ 1の部分において は、 基板端の高周波に対する終端イ ンピーダンス r cが低下するため、 反射率 p cが低下し、 プリ ン 卜配線基板 1 0上の共振電流が低下する こ とにな る。
第 1のコ ンデンサ 1 は、 同時に、 ア ンテナにおける波長短縮と同様 な効果をもたら し、 そのコ ンデンサ 1 の部分で、 図 7 ( B ) のスぺク トル S a 2で示すように、 共振周波数を上記の周波数 f a 1から高周 波側の周波数 f a 2 にシフ 卜する。 このため、 以下の 2つの効果によ つて、 さ らに共振による電磁放射のレベルが低下する。
すなわち、 第 1 は、 共振周波数が高周波側にシフ 卜する こ とによ つ て、 共振条件が基板面上で分布的となり、 等価的な Qが低下するこ と である。
第 2に、 デジタル I C 3 , 4を例えば 1 0 M H z で駆動した場合、 デジタル I C 3, 4のスイ ッチング電圧のスペク トルは、 その高調波 成分が、 図 9 に示すように、 約 2 0 0 M H z まではほぼ 2 0 d B / 0 c t . で、 それ以上ではほぼ 4 0 d B Z o c t . で、 それぞれ減少す るようになり、 共振周波数の高周波側へのシフ ト によって、 スィ ッチ ング電圧中の高調波成分が低下する。
しかし、 このよ う に電源層 1 1 とグラ ン ド層 1 2を高周波的に結合 する第 1 のコ ンデンサ 1を配置しても、 図 7 ( B ) のスペク トル S a 2で示すように、 なお電源層 1 1 およびグラ ン ド層 1 2の電気的共振 による電磁放射の低減効果が小さいと と もに、 このように電源層 1 1 とグラ ン ド層 1 2を高周波的に結合する第 1 のコ ンデンサ 1を配置す る こ とによ り、 図 7 ( B ) のスペク ト ル S b 2 で示すよ う に、 電源層 1 1 およびグラ ン ド層 1 2の電気的共振によ らない副次的な電磁放射 が発生する。
電源層 1 1 およびグラ ン ド層 1 2の電気的共振による主たる電磁放 射の低減効果が小さ いのは、 第 1のコ ンデンサ 1に蓄えられた電荷が、 デジタル I C 3, 4の電源 ピン 3 V, 4 Vからみて低イ ン ピーダンス の電流源とな っ て、 デジタル I C 3 , 4のスイ ッ チ ング動作時、 デジ タル I C 3 , 4 に対する電荷の供給源と な り、 第 1のコ ンデンサ 1か らデジタル I C 3 , 4に過渡的電流が流れて、 その過渡的電流が電源 層 1 1 およびグラ ン ド層 1 2の共振と カ ツ プ リ ングして基板面におけ る共振電流となるからであ る。
さ らに、 副次的な電磁放射は、 第 1 の コ ンデンサ 1 とデジタル I C 3 , 4の電源系と によるループ共振現象によ っ て生じる。 すなわち、 デジタル I C 3 について示すと、 図 1 0 ( A ) に示すよ う に、 デジ夕 ル I C 3 ない しその電源系は、 キャパシタ ンス C p、 リ ー ドイ ンダク タ ンス L s および抵抗 R pを有し、 図 1 0 ( B ) に示すよ う に、 これ と、 第 1のコ ンデンサ 1のキャパシタ ンス C d、 および第 1のコ ンデ ンサ 1 とデジタル I C 3の間のボー ドイ ンダク タ ンス L bとによって、 ループ共振回路が形成される。
こ こで、 電源系のキャパシタ ンス C p は、 例えば、 デジタル I C 3 が標準的な T T L— I Cである場合、 2 0 0 p F程度であ り、 第 1の コ ンデンサ 1 のキャパシタ ンス C dは、 後述する よ う に望ま し く は 1 0のマイ ナス 9乗 F以上と されるので、 電源系のキャパシタ ンス C p は、 第 1 のコ ンデンサ 1のキャパシタ ンス C dに比べて十分小さ い。 ま た、 ボー ドイ ンダク タ ンス L b は、 面イ ンダク タ ン スであ るので、 リ 一 ドィ ンダク タ ンス L s に比べて十分小さ い。
したがって、 ループ共振回路は、 等価的に、 図 1 0 ( C ) に示すよ う にな り、 ループ共振の共振周波数 f b は、 実質的に、 第 1のコ ンデ ンサ 1のキャパシタ ンス C dおよび第 1 のコ ンデンサ 1 とデジタル I C 3 との距離によ らずに、 電源系のキャパシタ ンス C pおよびデジタ ル I C 3の リ ー ドイ ンダク タ ンス L s によっ て決ま る。 C p = 2 0 0 p F , L s = 2 0 n Hとする と、 共振周波数 f b は約 8 0 MH z とな る o
こ のループ共振による副次的な電磁放射の レベルは、 ループ面積が 大き いほど大き く なる。 そ こで、 こ の例では、 図 1、 図 2および図 4 に示すよ う に、 デジタル I C 3 , 4の電源ピン 3 V, 4 Vと グラ ン ド 層 1 2の間に、 それぞれデジタル I C 3, 4 に対する過渡的電流の供 給源となる第 2のコ ンデンサ 2を配置する。
この場合、 デジタル I C 3 , 4の電源ピン 3 V, 4 Vを、 それぞれ 第 2のコ ンデンサ 2の一方の電極 2 aを介 して、 ビアホール 1 7によ つ て電源層 1 1 に接続し、 第 2の コ ンデンサ 2の他方の電極 2 bを、 それぞれビアホール 1 8によ ってグラ ン ド層 1 2 に接続する。
ただし、 デジタル I C 3 , 4の電源ピン 3 V, 4 Vと第 2のコ ンデ ンサ 2の一方の電極 2 aを直接接続しないで、 デジタル I C 3 , 4の 電源ピン 3 V, 4 Vおよび第 2の コ ンデンサ 2の一方の電極 2 aを、 それぞれビアホールによっ て電源層 1 1 に接続してもよい。
このよ う に、 デジタル I C 3 , 4の電源ピ ン 3 V, 4 Vの近傍に、 デジタル I C 3, 4 に対する過渡的電流の供給源となる第 2のコ ンデ ンサ 2が配置される こ とによ って、 デジタル I C 3 , 4のスィ ッ チ ン グ動作時、 デジタル I C 3 , 4に流れ込む過渡的電流は、 ほとんど第 2のコ ンデンサ 2から供給される よ う にな り、 第 1のコ ンデンサ 1 か らデジタル I C 3 , 4に過渡的電流が流れ込むこ とが、 ほとんどな く なる。
したがって、 ループ電流は、 ほとんどデジタル I C 3 , 4の電源系 と、 その近傍の第 2のコ ンデンサ 2を流れる よ う にな り、 第 1の コ ン デンサ 1からの過渡的電流が電源層 1 1 と グラ ン ド層 1 2をループ状 に流れる こ とが、 ほとんどないので、 図 7 ( C ) のスペク ト ル S b 3 で示すよ う に、 ループ共振による副次的な電磁放射が十分抑制される。 さ らに、 このよ う に第 1のコ ンデンサ 1からデジタル I C 3 , 4に 過渡的電流が流れ込むこ とが、 ほとんどな く 、 第 1のコ ンデンサ 1か らデジタル I C 3 , 4に流れる過渡的電流の高調波成分が電源層 1 1 およびグラ ン ド層 1 2の共振とカ ツ プ リ ング して共振電流となる こ と も、 ほとんどないので、 図 7 ( C) のスペク トル S a 3で示すように、 電源層 1 1およびグラ ン ド層 1 2の共振が十分抑圧され、 電源層 1 1 およびグラ ン ド層 1 2の共振による主たる電磁放射も十分低減する。 図 1 1 は、 プ リ ン 卜配線基板 1 0 と して、 4 2 c m角のガラ スェポ キシ 4層プ リ ン ト配線基板で、 電源層 1 1 と グラ ン ド層 1 2の間隔が 8 mm, 電源層 1 1 と グラ ン ド層 1 2が対向する基板部分が 4 0 c m 角の ものを用い、 第 1のコ ンデンサ 1および第 2のコ ンデンサ 2を設 けない場合と、 設けた場合の、 電磁放射レベルを実測した結果である。 基板上では T T L I C 7 4 A L S 0 4の 1ゲー トを 1 0 MH zのク ロ ッ クで動作させ、 3 m法によ り電磁界を測定した。
同図 (A) は、 第 1のコ ンデンサ 1および第 2のコ ンデンサ 2を設 けない場合で、 基板の 1次の固有振動による 1 7 0 MH z近傍の ピー クで、 最大放射電界強度 Eが 3 7 d B ; u VZmを示 した。
同図 ( B) は、 上記の 4 O c m角の基板部分の対向する周辺部に、 第 1のコ ンデンサ 1 と して、 1 0のマイ ナス 7乗フ ァ ラ ッ ドの容量の コ ンデンサを、 それぞれ 9個、 5 c m間隔で配置する と と もに、 I C の電源ピン近傍に、 第 2のコ ンデンサ 2 と して、 1 0のマイ ナス 8乗 フ ァ ラ ッ ドの容量の コ ンデンサを配置 した場合で、 2 0 d B VZm 以上の電磁放射低減効果が得られる こ とを確認した。
第 1の コ ンデンサ 1 は電源層 1 1 と グラ ン ド層 1 2を高周波的に結 合し、 第 2のコ ンデンサ 2 は過渡的電流の供給源となるので、 いずれ もあ る程度以上の容量が必要である。
図 1 2は、 第 2のコ ンデンサ 2の容量をパラ メ ータ と して、 第 1の コ ンデンサ 1 の容量を変えた場合の、 電磁放射低減効果の測定結果を 示し、 図 1 1 の場合と同 じ基板に対して、 第 1 のコ ンデンサ 1 と して は一辺部に 9個のコ ンデンサを 5 c m間隔で配置 した場合である。 丸 印のプロ ッ 卜 は、 第 2 のコ ンデンサ 2 の容量を 1 0 のマイ ナス 8乗フ ァ ラ ッ ドに した場合であ り、 三角印のプロ ッ ト は、 第 2 のコ ンデンサ 2 の容量を 1 0 のマイ ナス 9乗フ ァ ラ ッ ド以下に した場合である。 図 1 3 は、 逆に、 第 1 の コ ンデンサ 1 の容量をパラ メ ータ と して、 第 2 のコ ンデンサ 2 の容量を変えた場合の、 電磁放射低減効果の測定 結果を示 し、 丸印のプロ ッ ト は、 図 1 1の場合と同じ基板の一辺部に、 第 1 のコ ンデンサ 1 と して 1 0 のマイ ナス 9 乗フ ァ ラ ッ ドのコ ンデン サおよび 1 0 のマイ ナス 1 0乗フ ァ ラ ッ ドの コ ンデンサを、 それぞれ 9 個ずつ、 5 c m間隔で配置した場合であ り 、 三角印のプロ ッ ト は、 同 じ基板の一辺部に、 第 1 のコ ンデンサ 1 と して 1 0 のマイ ナス 1 0 乗フ ァ ラ ッ ド以下の コ ンデンサを 9個、 5 c m間隔で配置した場合で ある。
図 1 2 および図 1 3 から明らかなよ う に、 この発明による場合の電 磁放射低減効果は、 第 1 の コ ンデンサ 1 が 1 0 のマイ ナス 9乗フ ァ ラ ッ ド以上、 かつ第 2 のコ ンデンサ 2 力 1 0 のマイ ナス 8乗フ ァ ラ ッ ド 以上である と き に、 特に顕著であ り、 同 じ容量の第 1 の コ ンデンサ 1 のみを配置した場合と同 じ容量の第 2 のコ ンデンサ 2 のみを配置した 場合の単純な積よ り 、 はるかに大きい ものである。
例えば、 図 1 1 の場合と同 じ基板に対して、 第 1 のコ ンデンサ 1 の みを配置 した場合には、 主たる電磁放射の抑圧効果が一 1 0 d B、 副 次的電磁放射の増大を含めた実質抑圧効果が一 2 d Bであ り、 第 2 の コ ンデンサ 2 のみを配置した場合には、 主たる電磁放射の抑圧効果お よび実質抑圧効果が一 2 d Bであ り、 第 1 の コ ンデンサ 1 および第 2 のコ ンデンサ 2 を配置した場合には、 主たる電磁放射の抑圧効果およ び実質抑圧効果が一 2 2 d Bである。
図 1 4 は、 基板の一辺あた り の第 1 のコ ンデンサ 1 の密度と電磁放 射の抑圧効果との関係の測定結果を示 し、 丸印のプロ ッ 卜 は、 基板の 対向する二辺部に、 その対向方向と直交する軸に関して線対称に第 1 のコ ンデンサ 1 を配置 した場合であ り 、 三角印のプロ ッ 卜 は、 基板の 一辺部にのみ第 1 の コ ンデンサ 1 を配置 した場合である。
基板の一辺部にのみ第 1 のコ ンデンサ 1 を配置する場合には、 第 1 のコ ンデンサ 1 の密度が、 ある程度以上になる と、 鎖線で示す副次的 な電磁放射が主要な電磁放射とな って、 電磁放射レベルが、 かえっ て 大き く な るが、 基板の対向する二辺部に線対称に第 1 のコ ンデンサ 1 を配置する場合には、 そのよ う な こ とを生 じない。
図 1 4 から明 らかなよ う に、 基板の一辺につき、 第 1 のコ ンデンサ 1 を 4 0 c mあた り 8個以上、 すなわち l mあた り 2 0個以上の線密 度で配置する こ とによ って、 電磁放射を十分軽減する こ とができ る。
ま た、 図 1 5 に示すよ う に、 基板の全周にわたる周辺部に、 すなわ ち基板が長方形形状である場合には基板の四辺部に、 第 1 のコ ンデン サ 1 を配置すれば、 相乗的に電磁放射の抑圧効果を高める こ とができ る o
基板の対向する二辺部に第 1 の コ ンデンサ 1 を配置する場合には、 一般に、 図 1 6 ( A ) に示すよ う に、 二辺部の対向方向と直交する軸 に関して非対称に配置する よ り も、 同図 ( B ) に示すよ う に、 対向方 向と直交する軸に関して線対称に配置する方が望ま しい。 特に、 1 次 の共振など、 電流がほぼ基板軸に沿っ て流れる ものに対しては、 この よ う に線対称に配置する と、 電磁放射の抑制効果が大き く なる。
ただし、 これらの電流は、 厳密に基板軸に沿う ものではな く 、 基板 上の部品配置などによって分布や偏り を有するので、 第 1 のコ ンデン サ 1 の配置も、 ほぼ対称であれば十分である。 図 1 7 は、 この発明のプリ ン ト配線基板装置の他の例を示す。 この 例は、 プリ ン ト配線基板の電源層 1 1 とグラ ン ド層 1 2が対向する基 板部分の、 X軸方向の一端側のライ ン X I上、 他端側のライ ン X 3上、 そのちよ う ど中間のライ ン X 2上、 および、 Y軸方向の一端側のライ ン Y 1上、 他端側のライ ン Y 3上、 そのち よ う ど中間のライ ン Y 2上 に、 第 1 のコ ンデンサ 1を配置した場合である。
この例では、 ライ ン X I , X 3上のコ ンデンサは、 X軸方向につい ての奇数次および偶数次の共振成分を抑制し、 ライ ン Y l , Y 3上の コ ンデンサは、 Y軸方向についての奇数次および偶数次の共振成分を 抑制する とと もに、 ライ ン X 2上のコ ンデンサは、 X軸方向について の偶数次の共振成分を抑制し、 ライ ン Y 2上のコ ンデンサは、 Y軸方 向についての偶数次の共振成分を抑制する。
I Cなどの能動素子および第 2のコ ンデンサは省略したが、 I Cな どの能動素子が電気的共振電流の節部の近傍に配置される場合には、 その能動素子の電源ピンを、 その電気的共振電流の節部に配置するこ とによっ て、 その電源ピンに対する第 2 のコ ンデンサに、 その電気的 共振電流の節部に配置されるべき第 1 のコ ンデンサの役割を兼ねさせ る こ とができ る。
図 1 8に示すように、 それぞれの第 1のコ ンデンサ 1 に対しては、 これと直列に抵抗 2 1 を接続してもよい。 抵抗 2 1を接続するこ とに よっ て、 第 1 の コ ンデンサ 1 をバイパス した高周波電流が抵抗 2 1 に おいてエネルギー的に消費されて、 電源層 1 1およびグラ ン ド層 1 2 の電位が安定化する利点がある。
産業上の利用の可能性
以上のように、 この発明のプリ ン ト配線基板装置は、 情報機器など の電子機器に好適に用いる こ とができる。

Claims

請 求 の 範 囲
1 . 電源層およびグラ ン ド層を有 し、 前記電源層および前記グラ ン ド 層に接続されて能動素子が実装されたプ リ ン ト配線基板と、 前記電 源層と前記グラ ン ド層が対向する基板部分の周辺部に沿っ て配置さ れ、 前記電源層と前記グラ ン ド層を高周波的に結合する第 1 の コ ン デンサと、 前記プ リ ン ト配線基板上の前記それぞれの能動素子の電 源ピンまたはその近傍の電源層と前記グラ ン ド層との間に配置され、 前記それぞれの能動素子に対する過渡的電流の供給源となる第 2 の コ ンデンサと、 を備える こ とを特徴とする プ リ ン 卜配線基板装置。
2 . 前記第 1 の コ ンデンサが配置された基板部分の周辺部は、 前記プ リ ン ト配線基板に固有の電気的共振電流の方向の少な く と も一端側 の周辺部であ る こ とを特徴とする請求の範囲第 1 項記載のプ リ ン 卜 配線基板装置。
3 . 前記第 1 のコ ンデンサが配置された基板部分の周辺部は、 前記プ リ ン ト配線基板に固有の電気的共振電流の方向の一端側および他端 側の対向する周辺部であ る こ とを特徴とする請求の範囲第 1項記載 のプリ ン ト配線基板装置。
4 . 前記第 1 の コ ンデンサが配置された対向する周辺部には、 前記電 気的共振電流の方向と直交する軸に関して線対称に前記第 1 の コ ン デンサが配置されたこ とを特徴とする請求の範囲第 3項記載のプ リ ン 卜配線基板装置。
5 . 前記第 1 のコ ンデンサが配置された基板部分の周辺部は、 前記基 板部分の全周にわたる周辺部である こ とを特徴とする請求の範囲第 1 項記載のプ リ ン ト配線基板装置。
6 . 電源層およびグラ ン ド層を有 し、 前記電源層および前記グラ ン ド 層に接続されて能動素子が実装されたプ リ ン ト配線基板と、 前記電 源層と前記グラ ン ド層が対向する基板部分の、 前記プ リ ン ト配線基 板に固有の電気的共振電流の節部に沿って配置され、 前記電源層と 前記グラ ン ド層を高周波的に結合する第 1 のコ ンデンサと、 前記プ リ ン ト配線基板上の前記それぞれの能動素子の電源ピンまたはその 近傍の電源層と前記グラ ン ド層との間に配置され、 前記それぞれの 能動素子に対する過渡的電流の供給源となる第 2のコ ンデンサと、 を備える こ とを特徴とするプリ ン 卜配線基板装置。
7 . 前記第 1のコ ンデンサが配置された電気的共振電流の節部は、 前 記基板部分の前記電気的共振電流の方向の少な く と も一端側の周辺 部である こ とを特徴とする請求の範囲第 6項記載のプリ ン ト配線基 板装置。
8 . 前記第 1のコ ンデンサが配置された電気的共振電流の節部は、 前 記基板部分の前記電気的共振電流の方向の一端側および他端側の対 向する周辺部であるこ とを特徴とする請求の範囲第 6項記載のプリ ン ト配線基板装置。
9 . 前記第 1のコ ンデンサが配置された電気的共振電流の節部は、 前 記基板部分の全周にわたる周辺部であるこ とを特徴とする請求の範 囲第 6項記載のプリ ン ト配線基板装置。
10. 前記第 1 のコ ンデンサの静電容量が 1 0のマイ ナス 9乗フ ァラ ッ ド以上で、 かつ前記第 2 のコ ンデンサの静電容量が 1 0 のマイ ナス 8乗フ ァラ ッ ド以上である ことを特徴とする請求の範囲第 1項また は第 6項記載のプリ ン 卜配線基板装置。
11. 前記第 1のコ ンデンサが 1 メ ー トルあたり 2 0個以上の線密度で 配置されたこ とを特徴とする請求の範囲第 1項または第 6項記載の プ リ ン ト配線基板装置。
12. 前記第 1のコ ンデンサと直列に抵抗が接続されたこ とを特徴とす る請求の範囲第 1項または第 6項記載のプリ ン ト配線基板装置。
13. プリ ン ト配線基板装置を用いた電子機器において、 前記プリ ン ト 配線基板装置が請求の範囲第 1 項ま たは第 6項記載のプ リ ン ト配線 基板装置である こ とを特徴とする電子機器。
PCT/JP1997/003566 1996-10-07 1997-10-06 Composant avec carte a circuit imprime WO1998016092A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/068,763 US6166457A (en) 1996-10-07 1997-10-06 Printed-circuit assembly
DE69733118T DE69733118T2 (de) 1996-10-07 1997-10-06 Anordnung mit gedruckter schaltungsplatte
EP97942258A EP0873046B1 (en) 1996-10-07 1997-10-06 Printed wiring board device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8284688A JP3036629B2 (ja) 1996-10-07 1996-10-07 プリント配線基板装置
JP8/284688 1996-10-07

Publications (1)

Publication Number Publication Date
WO1998016092A1 true WO1998016092A1 (fr) 1998-04-16

Family

ID=17681697

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003566 WO1998016092A1 (fr) 1996-10-07 1997-10-06 Composant avec carte a circuit imprime

Country Status (8)

Country Link
US (1) US6166457A (ja)
EP (1) EP0873046B1 (ja)
JP (1) JP3036629B2 (ja)
KR (1) KR100494821B1 (ja)
CN (1) CN1113584C (ja)
DE (1) DE69733118T2 (ja)
TW (1) TW351909B (ja)
WO (1) WO1998016092A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166457A (en) * 1996-10-07 2000-12-26 Fuji Xerox Co., Ltd. Printed-circuit assembly

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970660B1 (ja) 1998-06-30 1999-11-02 日本電気株式会社 プリント基板
JP3471679B2 (ja) * 1999-10-15 2003-12-02 日本電気株式会社 プリント基板
US6775122B1 (en) * 1999-12-28 2004-08-10 Intel Corporation Circuit board with added impedance
US6337798B1 (en) * 2000-01-25 2002-01-08 Dell Usa, L.P. Digital circuit decoupling for EMI reduction
NL1014192C2 (nl) * 2000-01-26 2001-08-08 Industree B V Printplaat.
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
JP2001332825A (ja) 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置
US6418031B1 (en) * 2000-05-01 2002-07-09 International Business Machines Corporation Method and means for decoupling a printed circuit board
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
US6727774B1 (en) * 2000-06-19 2004-04-27 Sun Microsystems, Inc. Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures
US6501664B1 (en) * 2000-06-30 2002-12-31 Intel Corporation Decoupling structure and method for printed circuit board component
JP4599678B2 (ja) * 2000-07-19 2010-12-15 日本電気株式会社 多層プリント回路基板
US6525622B1 (en) 2000-11-17 2003-02-25 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
JP3531621B2 (ja) * 2001-04-12 2004-05-31 日本電気株式会社 携帯型無線利用機器
KR100720410B1 (ko) * 2001-07-13 2007-05-22 앰코 테크놀로지 코리아 주식회사 수동소자가 패턴된 반도체 패키지용 섭스트레이트
US20030042044A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Circuit board plane interleave apparatus and method
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
US6646425B2 (en) * 2002-02-21 2003-11-11 Texas Instruments Incorporated Multi-cell voltage regulator and method thereof
US7061772B2 (en) 2002-08-05 2006-06-13 Nec Tokin Corporation Electronic circuit with transmission line type noise filter
US6856209B2 (en) * 2002-09-27 2005-02-15 Visteon Global Technologies, Inc. EMI suppression method for powertrain control modules
DE10305520A1 (de) * 2003-02-11 2004-08-19 Robert Bosch Gmbh Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung
US7120398B2 (en) * 2003-09-18 2006-10-10 Kyocera Wireless Corp. Mobile communication devices having high frequency noise reduction and methods of making such devices
CN1322386C (zh) * 2004-01-09 2007-06-20 佛山市顺德区顺达电脑厂有限公司 可抑制电磁干扰的抵销电路及其运行方法
KR100583458B1 (ko) * 2004-01-28 2006-05-26 삼성전자주식회사 Emi를 고려한 인쇄회로기판
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
JP4967241B2 (ja) * 2005-02-25 2012-07-04 パナソニック株式会社 コンデンサ内蔵配線基板及びその製造方法と電子機器
JP4689461B2 (ja) * 2005-12-26 2011-05-25 富士通株式会社 プリント基板
CN100562210C (zh) * 2006-02-22 2009-11-18 鸿富锦精密工业(深圳)有限公司 电路板组合
KR100801288B1 (ko) 2006-02-28 2008-02-11 인천대학교 산학협력단 평면 회로 기판〔pcb〕전력 공급 장치
JP5176736B2 (ja) 2008-07-15 2013-04-03 富士ゼロックス株式会社 プリント配線基板
JP5133813B2 (ja) * 2008-08-11 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板
JP2010098162A (ja) * 2008-10-17 2010-04-30 Hitachi Ltd プリント配線基板および設計支援システム
CN101932192A (zh) * 2009-06-18 2010-12-29 鸿富锦精密工业(深圳)有限公司 印刷电路板
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
DE102015223534B4 (de) * 2015-11-27 2019-05-23 Siemens Healthcare Gmbh Schaltungsanordnung zur Reduzierung der maximalen elektrischen Feldstärke, Hochspannungserzeugungseinheit mit einer derartigen Schaltungsanordnung und Röntgengenerator mit einer derartigen Hochspannungserzeugungseinheit
JP6669513B2 (ja) 2016-02-03 2020-03-18 富士ゼロックス株式会社 回路基板および回路基板の製造方法
CN106102304B (zh) * 2016-06-28 2017-10-17 广东欧珀移动通信有限公司 移动终端及其印刷电路板pcb
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN112910246B (zh) * 2021-01-20 2022-07-05 华中科技大学 一种pcb功率环路emi抑制电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290587A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd プリント基板
JPH02237091A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 印刷配線板
JPH08242047A (ja) * 1995-03-06 1996-09-17 Oki Electric Ind Co Ltd プリント配線板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107187A (ja) * 1986-10-24 1988-05-12 株式会社東芝 実装基板
JPH02187093A (ja) * 1989-01-13 1990-07-23 Toshiba Corp 印刷配線板
US4904988A (en) * 1989-03-06 1990-02-27 Nesbit Charles E Toy with a smoke detector
JP2819775B2 (ja) * 1990-05-21 1998-11-05 日本電気株式会社 混成集積回路装置
JPH04202477A (ja) * 1990-11-30 1992-07-23 Titan Kogyo Kk 樹脂組成物
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
JPH07202477A (ja) * 1993-12-28 1995-08-04 Nec Corp 電磁妨害雑音対策用プリント板
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US5523921A (en) * 1994-12-22 1996-06-04 Hewlett-Packard Company Printed circuit assembly having improved reference plane isolation
JP3036629B2 (ja) * 1996-10-07 2000-04-24 富士ゼロックス株式会社 プリント配線基板装置
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
JP3058121B2 (ja) * 1997-05-19 2000-07-04 日本電気株式会社 プリント基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290587A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd プリント基板
JPH02237091A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 印刷配線板
JPH08242047A (ja) * 1995-03-06 1996-09-17 Oki Electric Ind Co Ltd プリント配線板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0873046A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166457A (en) * 1996-10-07 2000-12-26 Fuji Xerox Co., Ltd. Printed-circuit assembly

Also Published As

Publication number Publication date
TW351909B (en) 1999-02-01
EP0873046A4 (en) 2001-02-07
JP3036629B2 (ja) 2000-04-24
EP0873046A1 (en) 1998-10-21
KR100494821B1 (ko) 2005-09-30
DE69733118D1 (de) 2005-06-02
DE69733118T2 (de) 2005-12-01
CN1210661A (zh) 1999-03-10
JPH10112574A (ja) 1998-04-28
CN1113584C (zh) 2003-07-02
KR19990071943A (ko) 1999-09-27
US6166457A (en) 2000-12-26
EP0873046B1 (en) 2005-04-27

Similar Documents

Publication Publication Date Title
WO1998016092A1 (fr) Composant avec carte a circuit imprime
US6624536B1 (en) Electromagnetic noise reducing device, noise reducing electronic component and electronic appliance manufacturing method
US6188297B1 (en) Low-EMI circuit board and low-EMI cable connector
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
US6359237B1 (en) Multi-layer printed board
EP0766503B1 (en) Multi-layered printed circuit board, and grid array package adopting the same
US6980074B1 (en) Low noise full integrated multilayers magnetic for power converters
JP3471679B2 (ja) プリント基板
US6985364B2 (en) Voltage converter module
US6603668B2 (en) Interlayer structure with multiple insulative layers with different frequency characteristics
JPH1140915A (ja) プリント配線板
US6614663B1 (en) Reducing impedance of power supplying system in a circuit board by connecting two points in one of a power supply pattern and a ground pattern by a resistive member
JP2000183541A (ja) 多層プリント基板
US5912597A (en) Printed circuit board
WO2002091515A1 (en) Transmission line type components
US7606018B2 (en) Surge absorbing circuit
US6215076B1 (en) Printed circuit board with noise suppression
US5132650A (en) Lc noise filter
JPH09199818A (ja) グランド間接続構造
CN115299184B (zh) 电路基板及电子设备
KR100404791B1 (ko) 전자회로패키지
JP2008198761A (ja) 半導体装置
JP4190040B2 (ja) 回路基板装置及び電子機器
JPH1140905A (ja) 回路基板及び電子機器
KR100484827B1 (ko) 회로기판의 고주파 노이즈 제거구조

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97192035.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1019980704231

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1997942258

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09068763

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1997942258

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980704231

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019980704231

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1997942258

Country of ref document: EP