TWI801946B - 半導體記憶體 - Google Patents

半導體記憶體 Download PDF

Info

Publication number
TWI801946B
TWI801946B TW110127690A TW110127690A TWI801946B TW I801946 B TWI801946 B TW I801946B TW 110127690 A TW110127690 A TW 110127690A TW 110127690 A TW110127690 A TW 110127690A TW I801946 B TWI801946 B TW I801946B
Authority
TW
Taiwan
Prior art keywords
area
memory
region
chip
memory cell
Prior art date
Application number
TW110127690A
Other languages
English (en)
Other versions
TW202143224A (zh
Inventor
田上政由
飯島純
勝又竜太
東和幸
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202143224A publication Critical patent/TW202143224A/zh
Application granted granted Critical
Publication of TWI801946B publication Critical patent/TWI801946B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根據一項實施例，一種半導體記憶體裝置包含一第一記憶體晶片、一電路晶片及位於該第一記憶體晶片之一表面上之一外部連接電極。該第一記憶體晶片包括經由一絕緣體堆疊之第一導體，及穿過該等第一導體之一第一柱。該電路晶片包括一基板、一控制電路及連接至該控制電路之一第二導體，該電路晶片附接至該第一記憶體晶片。該外部連接電極包括自該第一記憶體晶片之該表面之一側延伸穿過該第一記憶體晶片且連接至該第二導體之一部分。該等第一導體之部分位於該外部連接電極與該基板之間。

Description

半導體記憶體
本文中所闡述之實施例一般而言係關於一種半導體記憶體。
已知具有三維堆疊式記憶體胞元之NAND類型快閃記憶體。
根據一實施例之一半導體記憶體包含一第一記憶體晶片、一電路晶片及一外部連接電極。該第一記憶體晶片包含經由一絕緣體堆疊之複數個第一導體，及穿過該等第一導體且與該等第一導體形成交叉點之一第一柱。該等交叉點中之每一者用作一記憶體胞元。該電路晶片包含一基板、形成於該基板上之一控制電路及連接至該控制電路之一第二導體。該電路晶片附接至該第一記憶體晶片。該外部連接電極設置於該第一記憶體晶片之一表面上，且包含自該第一記憶體晶片之該表面之一側延伸穿過該第一記憶體晶片且連接至該第二導體之一部分。該等第一導體之部分包含於該外部連接電極與該基板之間。
根據該實施例，該半導體記憶體可減小晶片面積。
在下文中，將參考隨附圖式闡述實施例。該等圖式係示意性的。每一實施例將例示用於體現本發明之技術理念之裝置及方法。在以下說明中，相同參考符號可用於具有實質上相同功能及組態之組件。可在參考符號構成之字符後面添加數字以便區分由含有相同字符之參考符號表示且具有實質上相同組態之元件。若不必要區分由含有相同字符之參考符號表示之元件，則此等元件將僅僅由僅含有相同字符之參考符號指示。
[1]第一實施例 將闡述根據第一實施例之半導體記憶體。
[1-1]組態 [1-1-1]半導體記憶體1之一般組態 圖1展示根據第一實施例之一半導體記憶體1之一組態實例。半導體記憶體1係能夠進行資料之非揮發性儲存之一NAND類型快閃記憶體。舉例而言，半導體記憶體1包含一記憶體胞元陣列10、一列解碼器11、一感測放大器12及一定序器13，如圖1中所展示。
記憶體胞元陣列10包含複數個區塊BLK0至BLKn (n係1或更大之一整數)。區塊BLK係一非揮發性記憶體胞元群組且經處置為(舉例而言)用於資料抹除之一單元。記憶體胞元陣列10包含複數個位元線及字線，其中每一記憶體胞元與一個位元線及一個字線相關聯。稍後將闡述記憶體胞元陣列10之詳細組態。
列解碼器11基於自一外部記憶體控制器2接收之位址資訊ADD而選擇一個區塊BLK。列解碼器11然後將給定電壓分別施加至(舉例而言)一選定字線及一非選定字線。
感測放大器12根據自記憶體控制器2接收之寫入資料DAT將一給定電壓施加至每一位元線。感測放大器12亦基於位元線之電壓而評估儲存於記憶體胞元中之資料且將經評估讀取資料DAT發送至記憶體控制器2。
定序器13基於自記憶體控制器2接收之一命令CMD而控制整個半導體記憶體1之操作。半導體記憶體1與記憶體控制器2之間的通信支援(舉例而言) NAND介面標準。舉例而言，記憶體控制器2發送一命令鎖存啟用信號CLE、一位址鎖存啟用信號ALE、一寫入啟用信號WEn及一讀取啟用信號REn，且接收一就緒/忙碌信號RBn。記憶體控制器2發送且接收一輸入/輸出信號I/O。
信號CLE係用於將一所接收信號I/O係一命令CMD通知給半導體記憶體1之一信號。信號ALE係用於將一所接收信號I/O係位址資訊ADD通知給半導體記憶體1之一信號。信號WEn係用於指示半導體記憶體1輸入一信號I/O之一信號。信號REn係用於指示半導體記憶體1輸出一信號I/O之一信號。信號RBn係用於將半導體記憶體1是處於自記憶體控制器2接受指令之一就緒狀態中還是處於不接受指令之一忙碌狀態中通知給記憶體控制器2之一信號。信號I/O可係(舉例而言)一8位元信號且包含一命令CMD、位址資訊ADD、資料DAT等。
上文所闡述之半導體記憶體1及記憶體控制器2可組合成一單個半導體裝置。此一半導體裝置可係一記憶體卡(例如，SDTM 卡)、一固態磁碟機(SSD)等等。
[1-1-2]記憶體胞元陣列10之電路組態 圖2展示根據第一實施例之記憶體胞元陣列10之電路組態之一項實例。在聚焦於一個區塊BLK之情況下，將給出對根據第一實施例之記憶體胞元陣列10之電路組態之說明。
區塊BLK包含四個串單元SU0至SU3，如圖2中所展示。每一串單元SU包含分別與位元線BL0至BLm (m係1或更大之一整數)相關聯之複數個NAND串NS。舉例而言，NAND串NS包含八個記憶體胞元電晶體MT0至MT7以及選擇電晶體ST1及ST2。
記憶體胞元電晶體MT包含一控制閘極及一電荷累積層，且以一非揮發性方式保存資料。包含於每一NAND串NS中之記憶體胞元電晶體MT0至MT7串聯連接於選擇電晶體ST1之源極與選擇電晶體ST2之汲極之間。一個區塊BLK中之記憶體胞元電晶體MT0至MT7之控制閘極具有與各別字線WL0至WL7之共同連接。由每一串單元SU中之多個記憶體胞元電晶體MT (其連接至共同字線WL)儲存之1位元資料群組稱為一「頁」。
選擇電晶體ST1及ST2用於在各種操作中選擇串單元SU。一個區塊BLK中之串單元SU0至SU3中之每一者中之選擇電晶體ST1之閘極分別具有與選擇閘極線SGD0至SGD3之共同連接。與每一區塊BLK中之相同行對應之選擇電晶體ST1之汲極具有與各別對應位元線BL之共同連接。一個區塊BLK中之選擇電晶體ST2之閘極具有與一選擇閘極線SGS之共同連接。每一區塊BLK中之選擇電晶體ST2之源極具有與多個區塊BLK之間的一源極線SL之共同連接。
記憶體胞元陣列10之電路組態不限於前述組態。舉例而言，可任意地設定包含於每一區塊BLK中之串單元SU之數目以及每一NAND串NS中之記憶體胞元電晶體MT及選擇電晶體ST1及ST2之數目。可基於記憶體胞元電晶體MT以及選擇電晶體ST1及ST2之數目而使字線WL以及選擇閘極線SGD及SGS之數目變化。
[1-1-3]半導體記憶體1之結構 圖3展示根據第一實施例之半導體記憶體1之平坦佈局之一項實例，其中一X軸對應於字線WL之延伸方向，一Y軸對應於位元線BL之延伸方向，且一Z軸對應於與半導體記憶體1之一基板表面垂直之方向。半導體記憶體1包含(舉例而言)一記憶體晶片1-1及一電路晶片1-2，如圖3中所展示。
記憶體晶片1-1用作半導體記憶體1之一實質性儲存區。電路晶片1-2控制與記憶體控制器2之通信且用作記憶體晶片1-1之一控制電路。記憶體晶片1-1及電路晶片1-2使用彼此不同之半導體基板形成電路。通過將記憶體晶片1-1配置至電路晶片1-2上且將記憶體晶片1-1與電路晶片1-2接合在一起，形成一個半導體晶片(半導體記憶體1)。
舉例而言，記憶體晶片1-1包含記憶體胞元陣列10A及10B、接線區14A、14B及14C，及一墊區15A。舉例而言，電路晶片1-2包含列解碼器11A、11B及11C、感測放大器12A及12B、周邊電路16A及16B，及一墊區15B。
在記憶體晶片1-1中，記憶體胞元陣列10A及10B經形成以能夠並列地執列不同操作。在記憶體晶片1-1中，記憶體胞元陣列10A及10B安置於配置在X方向上之接線區14之間。更具體而言，記憶體胞元陣列10A安置於接線區14A與14B之間，且記憶體胞元陣列10B安置於接線區14B與14C之間。
接線區14係用於設置於記憶體晶片1-1中之記憶體胞元陣列10與設置於電路晶片1-2中之列解碼器11之間的電連接之一區。當採用用以自一側驅動字線WL之一組態時，接線區14緊挨著記憶體胞元陣列10而安置。當採用用以自兩側驅動字線WL之一組態時，接線區14經安置以夾住記憶體胞元陣列10。
墊區15A係用於安置用於連接電路晶片1-2及記憶體控制器2之一墊之一區。墊區15A在X方向上延伸且毗鄰於記憶體胞元陣列10A及10B而形成。
在電路晶片1-2中，列解碼器11A、11B及11C經設置以與記憶體晶片1-1之各別接線區14A、14B及14C重疊。舉例而言，列解碼器11A及11B電連接至設置於記憶體胞元陣列10A中之字線WL，且列解碼器11B及11C電連接至設置於記憶體胞元陣列10B中之字線WL。
感測放大器12A及12B經設置以與記憶體晶片1-1之各別記憶體胞元陣列10A及10B重疊。舉例而言，感測放大器12A電連接至設置於記憶體胞元陣列10A中之位元線BL，且感測放大器12B電連接至設置於記憶體胞元陣列10B中之位元線BL。
舉例而言，周邊電路16包含定序器13、控制半導體記憶體1與記憶體控制器2之間的通信之一輸入/輸出電路等等。舉例而言，周邊電路16A安置於列解碼器11A與11B之間，且毗鄰於感測放大器12A。周邊電路16B安置於列解碼器11B與11C之間，且毗鄰於感測放大器12B。
墊區15B毗鄰於周邊電路16A及16B而形成，且與記憶體晶片1-1之墊區15A重疊。在墊區15B中，舉例而言，提供自周邊電路16A及16B中之輸入/輸出電路牽引之線或類似物。通過一墊將此等線等牽引至半導體記憶體1之頂部面。
圖4展示當記憶體晶片1-1及電路晶片1-2已彼此接合時半導體記憶體1之平坦佈局。如圖4中所展示，半導體記憶體1進一步包含配置在X方向上之複數個墊17A及17B。
墊17安置於記憶體晶片1-1之表面上且用作半導體記憶體1之外部連接電極。墊17A經由記憶體晶片1-1及電路晶片1-2之墊區15連接至周邊電路16A (未展示)。類似地，墊17B經由墊區15連接至周邊電路16B (未展示)。墊17A經安置以與墊區15及記憶體胞元陣列10A重疊，且墊17B經安置以與墊區15及記憶體胞元陣列10B重疊。舉例而言，可採用鋁作為墊17。
已假定前文說明係其中提供兩個記憶體胞元陣列10之一例項。然而，可任意地設定包含於記憶體晶片1-1中之記憶體胞元陣列10之數目。在根據第一實施例之半導體記憶體1中，可基於記憶體胞元陣列10之設計而任意地改變列解碼器11、感測放大器12、接線區14、墊區15及周邊電路16之佈局。
圖5展示根據第一實施例之半導體記憶體1中之記憶體胞元陣列10及接線區14之一更詳細平坦佈局之一項實例。在聚焦於一個串單元SU之情況下，將給出對根據第一實施例之記憶體胞元陣列10及接線區14之結構之說明。
在複數個狹縫SLT在X方向上延伸之情況下提供半導體記憶體1，如圖5中所展示。狹縫SLT配置在Y方向上，且一個串單元SU安置於相鄰狹縫SLT之間。換言之，狹縫SLT形成於彼此緊挨地定位之串單元SU之間，且提供相鄰串單元SU之間的絕緣。
串單元SU包含在記憶體胞元陣列10之區域中之複數個半導體柱MH，及在接線區14中之複數個接觸插塞CC。一個半導體柱MH對應於(舉例而言)一個NAND串NS。接觸插塞CC經安置以分別對應於(舉例而言)字線WL0至WL7以及選擇閘極線SGD及SGS。
圖6展示根據第一實施例之半導體記憶體1中之記憶體胞元陣列10及接線區14之X方向剖面結構之一項實例。注意，將在以下說明中使用之每一剖面視圖出於說明性目的而視情況省略層間絕緣膜。在根據第一實施例之半導體記憶體1中，記憶體晶片1-1設置於電路晶片1-2上面，如圖6中所展示。
首先，將闡述記憶體晶片1-1之詳細結構。在記憶體晶片1-1中，自頂部順序地安置導體21至31，其中絕緣體設置於各別導體之間。導體21至31各自以在X方向及Y方向上延伸之一板形狀形成。舉例而言，導體21至31各自自記憶體胞元陣列10之區域延伸至接線區14，使得其在接線區14中以一階梯方式配置。導體21用作源極線SL。導體22用作選擇閘極線SGS。導體23至30用作各別字線WL0至WL7。導體31用作選擇閘極線SGD。
多個半導體柱MH以一方式穿過導體31至22，使得其自導體31之底部面延伸以到達導體21之底部面。導電接觸插塞BLC設置於各別半導體柱MH之底部面處。導體32設置於各別接觸插塞BLC之底部面處。每一導體32線性地經形成以在Y方向上延伸，且用作位元線BL。一個導體32電連接至在每一串單元SU內之一個半導體柱MH。
將參考圖7以闡釋根據第一實施例之半導體記憶體1中之記憶體胞元陣列10之一更詳細剖面結構之一項實例。圖7對應於沿著圖6之Y方向之剖面，但自圖6顛倒圖7中之Z方向。
與一個串單元SU對應之一結構設置於相鄰狹縫SLT之間，如圖7中所展示。狹縫SLT在X方向及Z方向上延伸，且提供一個串單元SU之導體22至31與相鄰串單元SU之彼等導體之間的絕緣。
舉例而言，半導體柱MH包含一區塊絕緣膜33、一絕緣膜34、一穿隧氧化膜35及一導電半導體材料36。更具體而言，區塊絕緣膜33形成於形成半導體柱MH之一記憶體孔之內壁上。絕緣膜34形成於區塊絕緣膜33之內壁上。穿隧氧化膜35形成於絕緣膜34之內壁上。導電半導體材料36形成或(舉例而言)埋入於穿隧氧化膜35內側。半導體材料36可含有一不同材料。
在半導體柱MH之此一結構中，絕緣膜34用作記憶體胞元電晶體MT之一電荷累積層，且NAND串NS之一通道形成於半導體材料36中。然後，半導體柱MH與導體22之間的交叉點用作選擇電晶體ST2。半導體柱MH與導體23至30之間的交叉點分別用作記憶體胞元電晶體MT0至MT7。半導體柱MH與導體31之間的交叉點用作選擇電晶體ST1。
返回參考圖6，將給出對用於將記憶體晶片1-1之位元線BL及字線WL連接至電路晶片1-2之感測放大器12及列解碼器11之組態之一項實例之說明。
將聚焦於一個位元線BL。一導電接觸插塞37設置於用作位元線BL之導體32之底部面處。一導體38設置於接觸插塞37之底部面處。一接頭金屬39設置於導體38之底部面處。舉例而言，可採用銅作為接頭金屬39。
在此一組態之情況下，一個接頭金屬39電連接至一個位元線BL。可針對其他位元線BL採用相同組態，該等位元線BL因此在圖中未展示之區域中各自連接至一接觸插塞37、一導體38及一接頭金屬39之一不同群組。
在接線區14中，複數個導體40以與(舉例而言)接觸插塞CC之數目對應之數目設置於導體21下面。舉例而言，接觸插塞CC設置於與字線WL2對應之導體25之底部面處，且與字線WL2對應之導體40設置於此接觸插塞CC之底部面處。以一類似方式，與各別線對應之接觸插塞CC經形成以電連接至經堆疊導體22至31中之對應者，同時與其他導體絕緣。
聚焦於與字線WL2對應之導體40，一接觸插塞41設置於導體40之底部面處。一導體42設置於接觸插塞41之底部面處。一接頭金屬43設置於導體42之底部面處。舉例而言，可採用銅作為接頭金屬43。
在此一組態之情況下，一個接頭金屬43電連接至一個字線WL。可針對與其他字線WL以及選擇閘極線SGS及SGD對應之導體40採用相同組態。其等因此在圖中未展示之區域中各自連接至一接觸插塞41、一導體42及一接頭金屬43之一不同群組。
接下來，將闡述電路晶片1-2之詳細結構。在電路晶片1-2中，感測放大器12設置於記憶體胞元陣列10之區域下面，且列解碼器11設置於接線區14下面。
在感測放大器12之區域中，舉例而言，一導體51經由一絕緣膜設置於一半導體基板50上。此導體51用作一閘極電極，且因此，形成包含源極/汲極區域等之一金屬-氧化物-半導體場效應電晶體(MOSFET)之一結構。此電晶體之源極及汲極區域經由各別接觸插塞52連接至各別導體53。一接頭金屬54設置於導體53中之一者上。舉例而言，可採用銅作為接頭金屬54。
一個接頭金屬39連接至接頭金屬54上。亦即，記憶體晶片1-1中之一個位元線BL經由接頭金屬39及54連接至感測放大器12中之對應電晶體。感測放大器12在圖中未展示之區域中包含複數個電晶體，且此等電晶體經由一導體53及一接頭金屬54之一不同群組各自電連接至一不同位元線BL。
在列解碼器11之區域中，舉例而言，一導體55經由一絕緣膜設置於半導體基板50上。此導體55用作閘極電極，且因此，形成包含源極/汲極區域等之一MOSFET結構。此電晶體之源極及汲極區域經由各別接觸插塞56連接至各別導體57。一接頭金屬58設置於導體57中之一者上。舉例而言，可採用銅作為接頭金屬58。
一個接頭金屬43連接至接頭金屬58上。亦即，舉例而言，記憶體晶片1-1中之一個字線WL經由接頭金屬43及58連接至列解碼器11中之對應電晶體。列解碼器11在圖中未展示之區域中包含複數個電晶體，且此等電晶體經由一導體57及一接頭金屬58之一不同群組各自電連接至一不同字線WL或者選擇閘極線SGS或SGD。
圖8展示上文所闡述之接頭金屬39及43之一更詳細平坦佈局之一項實例。如圖8中所展示，在記憶體胞元陣列10之區域中，不同接頭金屬39分別安置於經排列位元線BL上。在接線區14中，在於Y方向上具有實質上相等間隔之情況下安置接頭金屬43，且類似地經安置之接頭金屬43在於Y方向上具有漸變位移之情況下在X方向上排列。
電路晶片1-2中之接頭金屬54及58類似地經安置，使得當記憶體晶片1-1與電路晶片1-2接合在一起時對應接頭金屬彼此接觸。注意，接頭金屬39及43之佈局不限於此，且亦可應用其他佈局。
圖9展示根據第一實施例之半導體記憶體1中之記憶體胞元陣列10及墊區15之Y方向剖面結構之一項實例。如圖9中所展示，周邊電路16設置於墊區15附近及記憶體胞元陣列10下面。
在周邊電路16之區域中，舉例而言，一導體59經由一絕緣膜設置於半導體基板50上。此導體59用作一閘極電極，且因此，形成包含源極/汲極區域等之一MOSFET結構。此電晶體之源極及汲極區域經由各別接觸插塞60連接至各別導體61。
在電路晶片1-2之墊區15中，一導體62設置於半導體基板50上面。導體62電連接至周邊電路16。更具體而言，導體62包含於周邊電路16中之輸入/輸出電路中。舉例而言，可採用銅、鋁等作為導體62。一接觸通孔TV自導體62之頂部面通向在記憶體晶片1-1之最頂部面處之一絕緣膜INS。一導體形成或(舉例而言)埋入於接觸通孔TV內側。在可以此方式形成或埋入一導體之程度內，接觸通孔TV經設計為儘可能小的。形成於接觸通孔TV中之導體與記憶體晶片1-1中之導體21至31絕緣。
形成於接觸通孔TV中之導體包含在記憶體晶片1-1上經暴露之一部分，且此部分用作一個墊17。墊17包含與設置於記憶體晶片1-1中之記憶體胞元陣列10重疊之一部分，如圖9中所展示。換言之，在墊17與半導體基板50之間，舉例而言，存在用作字線WL之導體之端，而且存在半導體柱MH之一區域。在以下說明中，墊17在Y方向上之大小將稱為一墊寬度WP。
圖10及圖11展示根據第一實施例之半導體記憶體1中之墊17之設計實例。具體而言，該等圖圖解說明接觸通孔TV之形狀之實例。接觸通孔TV可線性地經提供，如圖10中所展示，或可經提供為點狀，如圖11中所展示。而且，多個接觸通孔TV可連接墊17與導體62，如圖11中所展示。與一個墊17對應之接觸通孔TV之形狀不限於此等形狀，而是可係線性形狀與點形狀之一組合，或可採用其他形狀。
注意，根據第一實施例之半導體記憶體1之結構不限於上文所闡述之結構。舉例而言，在以上說明之內容脈絡中，選擇閘極線SGS及SGD可分別由複數個導體層形成。通過改變一個半導體柱MH穿過之導體(與字線WL對應)之數目而使包含於一個NAND串NS中之記憶體胞元電晶體MT之數目變化。
舉例而言，一個NAND串NS可具有其中多個半導體柱MH在Z方向上經耦合之一結構。可經由其他接觸插塞或不同導體形成半導體柱MH與導體32之間的連接及接觸插塞CC與導體40之間的連接。可經由其他接觸插塞或不同導體形成接頭金屬39與導體32之間的連接、接頭金屬43與導體40之間的連接、接頭金屬54與導體53之間的連接及接頭金屬58與導體57之間的連接。
[1-2]產生方法 在下文中，將參考圖12至圖15闡述在形成記憶體晶片1-1及電路晶片1-2中之每一者一直至形成根據第一實施例之半導體記憶體1中之墊17之後的一系列步驟。
圖12展示其中記憶體晶片1-1及電路晶片1-2在其接合在一起之前已形成於不同晶圓上之一狀態。具體而言，記憶體晶片1-1形成於一半導體基板20上，且電路晶片1-2形成於半導體基板50上。在圖中，使記憶體晶片1-1轉向以面對電路晶片1-2，其中記憶體胞元陣列10定位於半導體基板20下面。
圖12亦展示形成於半導體基板20上之記憶體晶片1-1中之在最下部層處之一絕緣膜INS及在最上部層處之一絕緣膜INS。展示在形成於半導體基板50上之電路晶片1-2之最上部層處之一絕緣膜INS。
記憶體晶片1-1及電路晶片1-2彼此附接，如圖13中所展示。具體而言，半導體基板20及半導體基板50經配置以面對彼此，使得夾住形成於其上之各種電路，且將機械壓力施加至該等電路以達成晶圓間接合。此時，對應接頭金屬在未展示之區域中結合在一起。
更具體而言，對應接頭金屬39及54結合在一起，且對應接頭金屬43及58結合在一起。在接合記憶體晶片1-1與電路晶片1-2之後，移除記憶體晶片1-1之半導體基板20。在移除半導體基板20之後絕緣膜INS留在面上，且充當用於保護記憶體晶片1-1之表面之一鈍化膜。
然後，如圖14中所展示，自記憶體晶片1-1之面(已自其移除半導體基板20)形成接觸通孔TV，一直至導體62。金屬形成或(舉例而言)埋入於所形成接觸通孔TV中。將記憶體晶片1-1上之所沈積金屬處理成一所要形狀，如圖15中所展示。以此方式，形成具有一預期形狀之墊17。
[1-3]第一實施例之效應 上文所闡述之根據第一實施例之半導體記憶體1可減小與其相關聯之晶片面積。將闡述根據第一實施例之半導體記憶體1之特定效應。
為了降低一半導體記憶體之位元成本，期望增加一記憶體胞元陣列在半導體記憶體之晶片面積中之面積比(胞元佔有率)。作為用於增加一半導體記憶體中之胞元佔有率之一方法，已知在不同晶圓上形成一記憶體胞元陣列及一周邊電路，且將此等晶圓一起接合至一個半導體晶片中。
在其中具有一記憶體胞元陣列之一晶圓與具有一周邊電路之一晶圓接合在一起之一半導體記憶體之結構之情況下，記憶體胞元陣列與周邊電路在半導體晶片上彼此重疊，且因此可增加胞元佔有率。圖16及圖17展示具有此一結構之半導體記憶體之一項實例。圖16及圖17分別展示根據第一實施例之一比較實例之一半導體記憶體3之平坦佈局及剖面結構。
根據比較實例之半導體記憶體3在墊17之設計方面不同於根據第一實施例之半導體記憶體1。如圖16中所展示，在根據比較實例之半導體記憶體3中，基於墊17之墊寬度WP而設計墊區15之大小，使得墊17完全安置於墊區15內。
而且，如圖17中所展示，根據比較實例之半導體記憶體3具有其中一記憶體晶片3-1與一電路晶片3-2接合在一起之一結構，且半導體記憶體3經設計使得構成記憶體胞元陣列10之堆疊線未包含於墊17下方。墊17之面積基於在用於半導體記憶體3之稍後程序中之接合步驟而確定，且因此難以減小。此外，對於根據比較實例之半導體記憶體3，墊區15經設計以基於墊17之面積而係寬的，此導致胞元佔有率之減小。
相比之下，根據第一實施例之半導體記憶體1包含其中墊17與記憶體胞元陣列10重疊之區域，如圖4及圖9中所展示。在此結構之情況下，與根據比較實例之半導體記憶體3相比較，根據第一實施例之半導體記憶體1可減小墊區15之大小。因此，根據第一實施例之半導體記憶體1可增加胞元佔有率且抑制與其相關聯之位元成本。
而且，對於根據第一實施例之半導體記憶體1，使用不同晶圓形成記憶體晶片1-1及電路晶片1-2，使得用以形成記憶體晶片1-1之熱程序及用以形成電路晶片1-2之熱程序彼此獨立地受控制。此可由於用於形成記憶體晶片1-1之熱程序而減少電路晶片1-2上之熱負載，且因此可准許採用低電阻線(諸如銅線)作為供應線及電路晶片1-2中之各種線。因此，根據第一實施例之半導體記憶體1可改良裝置效能。
此外，對於根據第一實施例之半導體記憶體1，將記憶體晶片1-1與電路晶片1-2接合在一起以連接記憶體胞元陣列10與諸如感測放大器12等周邊電路。換言之，根據第一實施例之半導體記憶體1允許省略用於形成自記憶體胞元陣列10至半導體基板50上之電路之連接之深孔處理。因此，根據第一實施例之半導體記憶體1可降低生產成本。
[2]第二實施例 根據第二實施例之一半導體記憶體1在墊17之佈局方面不同於根據第一實施例之半導體記憶體1。對於根據第二實施例之半導體記憶體1，將闡述與根據第一實施例之半導體記憶體1之差異。
[2-1]組態 圖18展示根據第二實施例之半導體記憶體1中之記憶體胞元陣列10及墊區15之Y方向剖面結構之一項實例。如圖18中所展示，在位於與墊17重疊之區域中之記憶體胞元陣列10之結構方面，根據第二實施例之半導體記憶體1之剖面結構不同於參考圖9針對第一實施例所闡述之半導體記憶體1之剖面結構。
具體而言，在根據第二實施例之半導體記憶體1中，類似於接線區14之一結構之一階梯部分形成於記憶體胞元陣列10之外周邊之區域(接線區14不毗鄰此處)中。在此區域中，更具體而言，各自用作(舉例而言)一字線WL之導體23至30之端以一逐階式方式配置。此階梯部分之寬度形成為比(舉例而言)接線區14中之寬度小。而且，用以連接記憶體晶片1-1與電路晶片1-2之導體未連接在此階梯部分中。
在根據第二實施例之半導體記憶體1中，墊17經設置以與記憶體胞元陣列10之此階梯部分重疊但不與半導體柱MH安置於其中的記憶體胞元陣列10之記憶體部分重疊。就其他組態而言，根據第二實施例之半導體記憶體1與根據第一實施例之半導體記憶體1相同。因此，將省略對此等組態之說明。
[2-2]第二實施例之效應 在用於半導體記憶體1之稍後程序當中之接合步驟中，自墊17上面朝向半導體基板50施加一壓力。在根據第二實施例之半導體記憶體1中，不涉及半導體柱MH等之階梯部分配置於半導體基板50與墊17之間。
亦即，對於根據第二實施例之半導體記憶體1，在稍後程序中之接合時間處，將施加至墊17之壓力傳遞至不包含一有效裝置之階梯部分。如此，根據第二實施例之半導體記憶體1可避免在稍後程序中之接合期間對半導體柱MH施加之壓力。
根據第二實施例之半導體記憶體1因此可抑制由於稍後程序中之接合而出現缺陷。因此，根據第二實施例之半導體記憶體1可改良與其相關聯之良率。
此外，根據第二實施例之半導體記憶體1可使墊區15之大小減小像其與階梯部分重疊得那麼多。因此，根據第二實施例之半導體記憶體1可增加胞元佔有率且抑制與其相關聯之位元成本。
[3]第三實施例 根據第三實施例之一半導體記憶體1進一步將具有複數個經耦合記憶體晶片之一結構添加至根據第一實施例之半導體記憶體1。對於根據第三實施例之半導體記憶體1，將闡述與根據第一實施例及第二實施例之半導體記憶體1之差異。
[3-1]組態 根據第三實施例之半導體記憶體1包含如針對第一實施例所闡述之記憶體晶片1-1及電路晶片1-2，且進一步包含一記憶體晶片1-3。記憶體晶片1-3具有類似於記憶體晶片1-1之一組態。使用不同晶圓形成記憶體晶片1-1及記憶體晶片1-3。根據第三實施例之半導體記憶體1具有其中記憶體晶片1-1附接至電路晶片1-2上且記憶體晶片1-3附接至記憶體晶片1-1上之一結構。
圖19展示根據第三實施例之半導體記憶體1中之記憶體胞元陣列10及接線區14之詳細平坦佈局之一項實例。具體而言，該圖展示在Y方向上經排列之四個串單元SU0至SU3。
如圖19中所展示，根據第三實施例之半導體記憶體1之平坦佈局在記憶體胞元陣列10之區域之結構方面不同於參考圖5所闡述之根據第一實施例之半導體記憶體1之平坦佈局。
具體而言，每一串單元SU在記憶體胞元陣列10之區域中具備複數個耦合區CA。耦合區CA係用於形成用以電連接記憶體晶片1-1之位元線BL與記憶體晶片1-3之位元線BL之線之一區。設置於每一串單元SU中之耦合區CA配置在(舉例而言) Y方向上。然而，此並非一限制。耦合區CA可經設計以覆蓋任何給定範圍及位置。
圖20展示包含耦合區CA之記憶體胞元陣列10之區域之一更詳細平坦佈局。如圖20中所展示，耦合區CA具備複數個接觸通孔CV。接觸通孔CV配置在(舉例而言) Y方向上。一絕緣膜44形成於接觸通孔CV之內壁上。一導體45形成或(舉例而言)埋入於比絕緣膜44更靠內的接觸通孔CV之部分中。導體45連接至各別導體38，各別導體38連接至不同位元線BL。
圖21展示根據第三實施例之半導體記憶體1中之記憶體胞元陣列10及接線區14之X方向剖面結構之一項實例。注意，將在以下說明中使用之該等圖出於說明性目的而視情況省略與字線WL對應之導體之部分。如圖21中所展示，在根據第三實施例之半導體記憶體1中，記憶體晶片1-1設置於電路晶片1-2上，且記憶體晶片1-3設置於記憶體晶片1-1上。
在記憶體晶片1-1中，接觸通孔CV設置於連接在一個位元線BL與接頭金屬39之間的導體38之頂部面上。接觸通孔CV中之導體45通過絕緣膜44與堆疊線結構(諸如字線WL)絕緣。一導體46設置於導體45之頂部面上。導體46經配置以在X-Y平面上與接頭金屬39重疊。接頭金屬39電連接至此導體46。
在此一結構之情況下，設置於記憶體晶片1-1中之導體46接觸設置於記憶體晶片1-3中之接頭金屬39，使得記憶體晶片1-1中之一個位元線BL與記憶體晶片1-3中之一個位元線BL彼此電連接。以一類似方式，記憶體晶片1-1中之其他位元線BL經由各別對應接觸通孔CV中之導體45連接至記憶體晶片1-3中之各別對應位元線BL。
類似於位元線BL，記憶體晶片1-1中之字線WL具有用於將與一共同位址對應之線電連接在記憶體晶片1-1與1-3之間的一結構。更具體而言，一額外接觸插塞47設置於連接在一個字線WL與接頭金屬43之間的導體42之頂部面上。接觸插塞47連接至設置於與導體46相同之層中之一導體48。導體48經配置以在X-Y平面上與接頭金屬43重疊。接頭金屬43電連接至此導體48。
在此一結構之情況下，設置於記憶體晶片1-1中之導體48接觸設置於記憶體晶片1-3中之接頭金屬43，使得記憶體晶片1-1中之一個字線WL與記憶體晶片1-3中之一個字線WL彼此電連接。以一類似方式，記憶體晶片1-1中之其他字線WL以及選擇閘極線SGS及SGD經由各別對應接觸插塞47連接至記憶體晶片1-3中之各別對應線。
圖22展示根據第三實施例之半導體記憶體1中之記憶體胞元陣列10及墊區15之Y方向剖面結構之一項實例。如圖22中所展示，在根據第三實施例之半導體記憶體1中，接觸通孔TV穿透記憶體晶片1-1及1-3中之每一者。
更具體而言，接觸通孔TV自電路晶片1-2中之導體62之頂部面通向在記憶體晶片1-3之最頂部面處之一絕緣膜INS。一導體形成或(舉例而言)埋入於接觸通孔TV中。在可以此方式形成或埋入一導體之程度內，接觸通孔TV形成為儘可能小的。形成於接觸通孔TV中之導體與記憶體晶片1-1及1-3中之每一者中之字線WL以及選擇閘極線SGS及SGD絕緣。
形成於接觸通孔TV中之導體包含在記憶體晶片1-3上經暴露之一部分，且在記憶體晶片1-3上經暴露之此部分用作一個墊17。如在第一實施例中，墊17包含與記憶體晶片1-1及1-3中之記憶體胞元陣列10重疊之一部分。
在根據第三實施例之半導體記憶體1中，自記憶體晶片1-3中之源極線SL至記憶體晶片1-3之頂部面之距離大於自記憶體晶片1-1中之源極線SL至記憶體晶片1-3之距離。此乃因在經堆疊為一最上部層之記憶體晶片中，保持一厚絕緣膜INS使得不暴露用於連接經堆疊記憶體晶片之導體46及48。
在上文所闡述之根據第三實施例之半導體記憶體1中，在記憶體晶片1-1與1-3之間具有一共同連接之字線WL之位址由相同位址資訊ADD (例如，頁位址)指定，且在記憶體晶片1-1與1-3之間具有一共同連接之位元線BL之位址由相同位址資訊ADD (例如，行位址)指定。
在根據第三實施例之半導體記憶體1中，包含於(舉例而言)位址資訊ADD中之用於指定記憶體晶片之資訊經提及以便選擇記憶體晶片1-1及1-3中之一者。此使得根據第三實施例之半導體記憶體1能夠選擇在記憶體晶片1-1及1-3中具有相同位址之字線WL中之一者，且選擇在記憶體晶片1-1及1-3中具有相同位址之位元線BL中之一者。就其他組態而言，根據第三實施例之半導體記憶體1與根據第一實施例之半導體記憶體1相同。因此，將省略對此等組態之說明。
[3-2]第三實施例之效應 如上文所闡述，根據第三實施例之半導體記憶體1具有其中記憶體晶片1-1及1-3堆疊於電路晶片1-2上之一結構。而且，在根據第三實施例之半導體記憶體1中，墊17經設置以在記憶體胞元陣列10上方重疊，如在第一實施例中。
此允許根據第三實施例之半導體記憶體1使安置墊17之區域更小，如在第一實施例中。因此，根據第三實施例之半導體記憶體1可增加胞元佔有率且抑制與其相關聯之位元成本。
已假定前文說明係其中兩個記憶體晶片1-1及1-3堆疊於半導體記憶體1中之電路晶片1-2上之一例項。然而，此並非一限制。舉例而言，半導體記憶體1中可存在堆疊於電路晶片1-2上之三個或多於三個記憶體晶片。可任意地設定經堆疊記憶體晶片之數目。甚至在此類情形中，可能通過使墊17在記憶體胞元陣列10上方重疊而增加半導體記憶體1中之胞元佔有率。
[4]第四實施例 根據第四實施例之一半導體記憶體1進一步將不同於墊17之佈線添加至根據第一實施例之半導體記憶體1之頂部表面。對於根據第四實施例之半導體記憶體1，將闡述與根據第一實施例至第三實施例之半導體記憶體1之差異。
[4-1]組態 圖23展示當記憶體晶片1-1與電路晶片1-2已彼此接合時根據第四實施例之半導體記憶體1之平坦佈局。如圖23中所展示，根據第四實施例之半導體記憶體1之平坦佈局與參考圖4所闡述之根據第一實施例之半導體記憶體1之平坦佈局的不同之處在於：添加複數個金屬佈線70。
金屬佈線70在(舉例而言) X方向上延伸且自記憶體胞元陣列10A橋接至記憶體胞元陣列10B。舉例而言，可採用鋁作為金屬佈線70。金屬佈線70用作(舉例而言)設置於記憶體胞元陣列10A與記憶體胞元陣列10B之間的供應線。金屬佈線70不用於(舉例而言)半導體記憶體1之外部連接。
金屬佈線70之形狀及數目不限於圖23中所展示之形狀及數目，而是可經任意地設定。而且，金屬佈線70可以一方式經設置使得其全部安置於一個記憶體胞元陣列10上。此外，金屬佈線70不限於上文所提及之用途，而是可作為其他線來應用。
圖24展示根據第四實施例之半導體記憶體1中之記憶體胞元陣列10及墊區15之Y方向剖面結構之一項實例。如圖24中所展示，根據第四實施例之半導體記憶體1之剖面結構與參考圖9所闡述之根據第一實施例之半導體記憶體1之剖面結構的不同之處在於：添加與金屬佈線70相關之組態。對於此實施例，該圖圖解說明兩個金屬佈線70A及70B。
金屬佈線70A連接至設置於記憶體晶片1-1內之一導體49。舉例而言，導體49係設置於記憶體晶片1-1之表面與源極線SL之間且連接至記憶體晶片1-1內之電路之一線。
金屬佈線70B連接至設置於電路晶片1-2內之一導體63。導體63連接至電路晶片1-2內之電路。更具體而言，一接觸通孔TH自導體63之頂部面通向記憶體晶片1-1之表面。此接觸通孔TH穿過其中未提供半導體柱MH的記憶體胞元陣列10之區域。
一絕緣膜64形成於接觸通孔TH之內壁上，且用作金屬佈線70B之一導體形成或(舉例而言)埋入於絕緣膜64內側。以此方式，金屬佈線70B在記憶體胞元陣列10內側延伸，且通過絕緣膜64與諸如字線WL以及選擇閘極線SGS及SGD等各種線絕緣。
上文所闡述之金屬佈線70與(舉例而言)墊17同時形成。舉例而言，首先形成用於將墊17及金屬佈線70連接至半導體記憶體1中之各別電路之孔(接觸通孔TV及接觸通孔TH)。然後，用作墊17及金屬佈線70之導體分別形成或(舉例而言)埋入於所形成孔中。此後將墊17及金屬佈線70處理成所要形狀。
[4-2]第四實施例之效應 如上文所闡述，在根據第四實施例之半導體記憶體1中，金屬佈線70設置於與墊17相同之層中。金屬佈線70用作(舉例而言)低電阻線，從而達成不同記憶體胞元陣列10之間的連接。
亦即，在根據第四實施例之半導體記憶體1之情況下，可通過採用金屬佈線70而降低將記憶體胞元陣列10彼此連接之線之電阻。因此，根據第四實施例之半導體記憶體1可改良裝置效能。
[5]修改實例等 根據實施例之一半導體記憶體＜圖1，1＞包含一第一記憶體晶片＜圖3，1-1＞、一電路晶片＜圖3，1-2＞及一外部連接電極＜圖4，17＞。第一記憶體晶片包含經由一絕緣體堆疊之複數個第一導體＜圖7，23至30＞，及穿過第一導體且與第一導體形成交叉點之一第一柱＜圖7，MH＞。交叉點中之每一者用作一記憶體胞元。電路晶片包含一基板＜圖9，50＞、形成於基板上之一控制電路＜圖9，16＞及連接至控制電路之一第二導體＜圖9，62＞。電路晶片附接至第一記憶體晶片。外部連接電極設置於第一記憶體晶片之一表面上，且包含自第一記憶體晶片之表面之一側延伸穿過第一記憶體晶片且連接至第二導體之一部分。第一導體之部分包含於外部連接電極與基板之間。半導體記憶體可因此減小晶片面積。
在可能之情況下，可組合該等實施例。舉例而言，針對第二實施例所闡述之墊17之佈局可適用於第三實施例及第四實施例中之每一者。而且，針對第三實施例所闡述之結構(複數個記憶體晶片堆疊於其中)可適用於第四實施例。以此方式，通過視情況組合實施例，可減小半導體記憶體1之晶片面積，同時可改良半導體記憶體1之效能。
在以上實施例中，一個墊17具有比一個接頭金屬39、43、54或58大之一面積(尺寸)。換言之，對於半導體記憶體1，設置於半導體記憶體1上且用於與外部記憶體控制器2連接之墊17之面積大於用於連接記憶體晶片1-1與電路晶片1-2之墊之面積。
對以上實施例之說明已假定半導體記憶體1具有其中包含電荷累積層之記憶體胞元電晶體MT經三維配置之一組態。然而，此並非一限制。針對以上實施例所闡述之用於墊區15之結構及產生程序可適用於其他半導體記憶體。舉例而言，針對以上實施例所闡述之結構可適用於具有其中相變記憶體胞元經三維配置之一組態之半導體記憶體，或適用於具有其中使用鐵電薄膜材料之記憶體胞元經三維配置之一組態之半導體記憶體。
在本說明書之內容脈絡中，術語「連接」意味電連接，且不排除(舉例而言)插置於經連接元件之間的其他元件之存在。
雖然已闡述特定實施例，但此等實施例已僅以實例方式呈現，且並不意欲限制本發明之範疇。實際上，本文中所闡述之新穎實施例可以各種其他形式來體現；此外，可在不背離本發明之精神之情況下對本文中所闡述之實施例之形式做出各種省略、替代及改變。意欲使隨附申請專利範圍及其等效內容涵蓋如將歸屬於本發明之範疇及精神內之此類形式或修改。
相關申請案之交叉參考 本申請案基於並主張2017年9月19日提出申請之日本專利申請案第2017-179348號之優先權權益，該日本專利申請案之全部內容以引用方式併入本文中。
1:半導體記憶體 1-1:記憶體晶片/第一記憶體晶片 1-2:電路晶片 1-3:記憶體晶片 2:外部記憶體控制器/記憶體控制器 3:半導體記憶體 3-1:記憶體晶片 3-2:電路晶片 10:記憶體胞元陣列 10A:記憶體胞元陣列 10B:記憶體胞元陣列 11:列解碼器 11A:列解碼器 11B:列解碼器 11C:列解碼器 12:感測放大器 12A:感測放大器 12B:感測放大器 13:定序器 14:接線區 14A:接線區 14B:接線區 14C:接線區 15:墊區 15A:墊區 15B:墊區 16:周邊電路/控制電路 16A:周邊電路 16B:周邊電路 17:墊/外部連接電極 17A:墊 17B:墊 20:半導體基板 21:導體 22:導體 23-30:導體/第一導體 31:導體 32:導體 33:區塊絕緣膜 34:絕緣膜 35:穿隧氧化膜 36:導電半導體材料/半導體材料 37:導電接觸插塞/接觸插塞 38:導體 39:接頭金屬 40:導體 41:接觸插塞 42:導體 43:接頭金屬 44:絕緣膜 45:導體 46:導體 47:接觸插塞 48:導體 49:導體 50:半導體基板/基板 51:導體 52:接觸插塞 53:導體 54:接頭金屬 55:導體 56:接觸插塞 57:導體 58:接頭金屬 59:導體 60:接觸插塞 61:導體 62:導體/第二導體 63:導體 64:絕緣膜 70:金屬佈線 70A:金屬佈線 70B:金屬佈線 ADD:位址資訊 ALE:位址鎖存啟用信號/信號 BL:位元線 BL0-BLm:位元線 BLC:導電接觸插塞/接觸插塞 BLK:區塊 BLK0-BLKn:區塊 CA:耦合區 CC:接觸插塞 CLE:命令鎖存啟用信號/信號 CMD:命令 CV:接觸通孔 DAT:寫入資料/經評估讀取資料/資料 INS:絕緣膜/厚絕緣膜 I/O:輸入/輸出信號/所接收信號/信號 MH:半導體柱/第一柱 MT0-MT7:記憶體胞元電晶體 NS:NAND串 RBn:就緒/忙碌信號/信號 REn:讀取啟用信號/信號 SGD:選擇閘極線 SGD0-SGD3:選擇閘極線 SGS:選擇閘極線 SL:源極線 SLT:狹縫 ST1:選擇電晶體 ST2:選擇電晶體 SU:串單元 SU0-SU3:串單元 TH:接觸通孔 TV:接觸通孔 WEn:寫入啟用信號/信號 WL:共同字線/字線 WL0-WL7:字線 WP:墊寬度
圖1係展示根據一第一實施例之一半導體記憶體之一組態實例之一方塊圖。 圖2展示根據第一實施例之半導體記憶體中之一記憶體胞元陣列之電路組態之一項實例。 圖3展示根據第一實施例之半導體記憶體之平坦佈局之一項實例。 圖4展示根據第一實施例之半導體記憶體之平坦佈局之一項實例。 圖5展示根據第一實施例之半導體記憶體中之記憶體胞元陣列及一接線區之詳細平坦佈局之一項實例。 圖6展示根據第一實施例之半導體記憶體中之記憶體胞元陣列及接線區之剖面組態之一項實例。 圖7展示根據第一實施例之半導體記憶體中之記憶體胞元陣列之剖面組態之一項實例。 圖8展示根據第一實施例之半導體記憶體中之記憶體胞元陣列及接線區之詳細平坦佈局之一項實例。 圖9展示根據第一實施例之半導體記憶體中之記憶體胞元陣列及一墊區之剖面組態之一項實例。 圖10展示針對根據第一實施例之半導體記憶體提供之一墊之一設計實例。 圖11展示針對根據第一實施例之半導體記憶體提供之墊之一設計實例。 圖12展示根據第一實施例之半導體記憶體之產生步驟之一項實例。 圖13展示根據第一實施例之半導體記憶體之產生步驟之一項實例。 圖14展示根據第一實施例之半導體記憶體之產生步驟之一項實例。 圖15展示根據第一實施例之半導體記憶體之產生步驟之一項實例。 圖16展示根據第一實施例之一比較實例之一半導體記憶體之平坦佈局之一項實例。 圖17展示根據第一實施例之比較實例之半導體記憶體中之一記憶體胞元陣列及一墊區之剖面組態之一項實例。 圖18展示根據一第二實施例之一半導體記憶體中之一記憶體胞元陣列及一墊區之剖面組態之一項實例。 圖19展示根據一第三實施例之一半導體記憶體中之一記憶體胞元陣列及一接線區之詳細平坦佈局之一項實例。 圖20展示根據第三實施例之半導體記憶體中之記憶體胞元陣列之詳細平坦佈局之一項實例。 圖21展示根據第三實施例之半導體記憶體中之記憶體胞元陣列及接線區之剖面組態之一項實例。 圖22展示根據第三實施例之半導體記憶體中之記憶體胞元陣列及一墊區之剖面組態之一項實例。 圖23展示根據一第四實施例之一半導體記憶體之平坦佈局之一項實例。 圖24展示根據第四實施例之半導體記憶體中之一記憶體胞元陣列及一墊區之剖面組態之一項實例。
1-1:記憶體晶片/第一記憶體晶片
1-2:電路晶片
10:記憶體胞元陣列
15:墊區
16:周邊電路/控制電路
17:墊/外部連接電極
21:導體
22:導體
23-30:導體/第一導體
31:導體
32:導體
50:半導體基板/基板
59:導體
60:接觸插塞
61:導體
62:導體/第二導體
BLC:導電接觸插塞/接觸插塞
INS:絕緣膜/厚絕緣膜
MH:半導體柱/第一柱
TV:接觸通孔
WP:墊寬度

Claims (14)

  1. 一種半導體記憶體，其包括： 一記憶體晶片，其包括：一第一區域及一第二區域， 該第一區域包括：一記憶體胞元陣列，其包括記憶體胞元、一位元線及一字元線， 該第二區域於一第一方向與該第一區域相鄰且包括：電性連接於該字元線之一接觸；及 一電路晶片，其附接於該記憶體晶片且包括：一第三區域及一第四區域， 該第三區域包括：一感測放大器，其電性連接於該位元線， 該第四區域於該第一方向與該第三區域相鄰且包括：一列解碼器，其電性連接於該接觸； 其中該第一區域與該第三區域於與該第一方向交叉之一第二方向重疊，且 該第二區域與該第四區域於該第二方向重疊。
  2. 如請求項1之記憶體，其中 該字元線係一個以上， 該記憶體胞元陣列進一步包括：上述一個以上字元線之一堆疊及延伸穿透該堆疊之一柱，該柱與上述一個以上字元線之間之交叉點之每一者構成為一記憶體胞元， 該電路晶片包括：一基板，該感測放大器及該列解碼器位於該基板上，且 部分之該位元線係在該基板與上述一個以上字元線之間。
  3. 如請求項2之記憶體，其中 該記憶體胞元陣列進一步包括：該堆疊之上之一源極線，該柱包括：接觸該源極線之一上部。
  4. 如請求項1之記憶體，其中 該電路晶片進一步包括：於與該第一及第二方向交叉之一第三方向與該第三區域相鄰之一第五區域，該第五區域包括：構成為控制該記憶體胞元陣列之一控制電路，且 該第一區域與該第五區域於該第二方向重疊。
  5. 如請求項4之記憶體，其中 該第五區域於該第一方向與該第四區域相鄰。
  6. 如請求項1之記憶體，其中 該記憶體晶片進一步包括：於與該第一及第二方向交叉之一第三方向與該第一區域及該第二區域相鄰之一第六區域，且 該電路晶片進一步包括：於該第二方向與該第六區域重疊且包括一輸入/輸出電路之一第七區域。
  7. 如請求項6之記憶體，其進一步包括： 該記憶體晶片上之一墊，該墊電性連接於該輸入/輸出電路且於該第二方向與該第一區域及該第六區域重疊。
  8. 一種半導體記憶體，其包括： 一記憶體晶片，其包括：配置於一第一方向之一第一區域、一第二區域、一第三區域、一第四區域及一第五區域， 該第二區域包括：一第一記憶體胞元陣列，其包括記憶體胞元、一第一位元線及一第一字元線， 該第四區域包括：一第二記憶體胞元陣列，其包括記憶體胞元、一第二位元線及一第二字元線， 該第一區域包括：電性連接於該第一字元線之一第一接觸， 該第五區域包括：電性連接於該第二字元線之一第二接觸， 該第三區域包括：該第一接觸、該第二接觸或該第一接觸與該第二接觸之兩者；及 一電路晶片，其附接於該記憶體晶片且包括：於與該第一方向交叉之一第二方向分別重疊於該第一區域、該第二區域、該第三區域、該第四區域及該第五區域之一第六區域、一第七區域、一第八區域、一第九區域及一第十區域， 該第七區域包括：一第一感測放大器，其電性連接於該第一位元線， 該第九區域包括：一第二感測放大器，其電性連接於該第二位元線， 該第六區域包括：一第一列解碼器，其電性連接於該第一接觸， 該第十區域包括：一第二列解碼器，其電性連接於該第二接觸， 該第八區域包括：該第一列解碼器、該第二列解碼器或該第一解碼器與該第二列解碼器之兩者。
  9. 如請求項8之記憶體，其中 該第一字元線係一個以上， 該第一記憶體胞元陣列進一步包括：上述一個以上第一字元線之一堆疊及延伸穿透上述一個以上第一字元線之該堆疊之一第一柱，該第一柱與上述一個以上第一字元線之間之交叉點之每一者構成為一記憶體胞元， 該第二字元線係一個以上， 該第二記憶體胞元陣列進一步包括：上述一個以上第二字元線之一堆疊及延伸穿透上述一個以上第二字元線之該堆疊之一第二柱，該第二柱與上述一個以上第二字元線之間之交叉點之每一者構成為一記憶體胞元， 該電路晶片包括：一基板，該第一感測放大器、該第二感測放大器、該第一列解碼器及該第二列解碼器位於該基板上， 部分之該第一位元線係在該基板與上述一個以上第一字元線之間，且 部分之該第二位元線係在該基板與上述一個以上第二字元線之間。
  10. 如請求項9之記憶體，其中 該第一記憶體胞元陣列進一步包括：上述一個以上第一字元線之該堆疊之上之一第一源極線，該第一柱包括：接觸該第一源極線之一上部，及 該第二記憶體胞元陣列進一步包括：上述一個以上第二字元線之該堆疊之上之一第二源極線，該第二柱包括：接觸該第二源極線之一上部。
  11. 如請求項8之記憶體，其中 該電路晶片進一步包括：一第十一區域及一第十二區域， 該第十一區域於與該第一及第二方向交叉之一第三方向與該第七區域相鄰，該第十一區域包括：構成為控制該第一記憶體胞元陣列之一第一控制電路，該第二區域與該第十一區域於該第二方向重疊， 該第十二區域於該第三方向與該第九區域相鄰且包括：構成為控制該第二記憶體胞元陣列之一第二控制電路，該第四區域與該第十二區域於該第二方向重疊。
  12. 如請求項11之記憶體，其中 該第十一區域係於該第一方向與該第六區域及該第八區域相鄰，且 該第十二區域係於該第一方向與該第八區域及該第十區域相鄰。
  13. 如請求項8之記憶體，其中 該記憶體晶片進一步包括：於與該第一及第二方向交叉之一第三方向與該第一至第五區域相鄰之一第十三區域，且 該電路晶片進一步包括：於該第二方向與該第十三區域重疊且包括一輸入/輸出電路之一第十四區域。
  14. 如請求項13之記憶體，其進一步包括： 該記憶體晶片上之一第一墊及一第二墊，該第一墊及該第二墊電性連接於該輸入/輸出電路，該第一墊於該第二方向與該第二區域及該第十三區域重疊，該第二墊於該第二方向與該第四區域及該第十三區域重疊。
TW110127690A 2017-09-19 2018-09-17 半導體記憶體 TWI801946B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017179348A JP2019057532A (ja) 2017-09-19 2017-09-19 半導体メモリ
JP2017-179348 2017-09-19

Publications (2)

Publication Number Publication Date
TW202143224A TW202143224A (zh) 2021-11-16
TWI801946B true TWI801946B (zh) 2023-05-11

Family

ID=65721601

Family Applications (4)

Application Number Title Priority Date Filing Date
TW109133456A TWI731796B (zh) 2017-09-19 2018-09-17 半導體記憶體
TW112116056A TW202333359A (zh) 2017-09-19 2018-09-17 半導體記憶體
TW110127690A TWI801946B (zh) 2017-09-19 2018-09-17 半導體記憶體
TW107132588A TWI709234B (zh) 2017-09-19 2018-09-17 半導體記憶體

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW109133456A TWI731796B (zh) 2017-09-19 2018-09-17 半導體記憶體
TW112116056A TW202333359A (zh) 2017-09-19 2018-09-17 半導體記憶體

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107132588A TWI709234B (zh) 2017-09-19 2018-09-17 半導體記憶體

Country Status (4)

Country Link
US (6) US10381374B2 (zh)
JP (1) JP2019057532A (zh)
CN (1) CN109524408A (zh)
TW (4) TWI731796B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892269B2 (en) * 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
CN111052236B (zh) 2017-09-06 2024-03-05 株式会社半导体能源研究所 半导体装置
JP2019057532A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ
KR102635655B1 (ko) * 2018-09-28 2024-02-14 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2020145231A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
JP2020155487A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置およびその製造方法
CN110192269A (zh) 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
WO2020220556A1 (en) * 2019-04-30 2020-11-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with three-dimensional phase-change memory
JP2021034529A (ja) 2019-08-22 2021-03-01 キオクシア株式会社 不揮発性半導体記憶装置
KR20210028438A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 메모리 장치
US11289467B2 (en) 2019-09-04 2022-03-29 Samsung Electronics Co., Ltd. Memory device
JP2021044358A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置及び半導体装置の製造方法
JP2021044477A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021044502A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP2021048220A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021047968A (ja) 2019-09-20 2021-03-25 キオクシア株式会社 記憶装置
JP7520494B2 (ja) 2019-10-16 2024-07-23 キオクシア株式会社 半導体記憶装置
JP2021072313A (ja) * 2019-10-29 2021-05-06 キオクシア株式会社 半導体記憶装置
KR20210154829A (ko) * 2019-11-05 2021-12-21 양쯔 메모리 테크놀로지스 씨오., 엘티디. 본딩된 3차원 메모리 디바이스 및 그 형성 방법들
KR102668694B1 (ko) 2019-11-05 2024-05-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 본딩된 3차원 메모리 디바이스 및 그 방법들
WO2021087753A1 (en) 2019-11-05 2021-05-14 Yangtze Memory Technologies Co., Ltd. Bonded three-dimensional memory devices and methods for forming the same
JP2021114519A (ja) * 2020-01-17 2021-08-05 キオクシア株式会社 半導体記憶装置
US11043500B1 (en) * 2020-03-19 2021-06-22 Micron Technology, Inc. Integrated assemblies comprising twisted digit line configurations
JP2021150501A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
CN115136309A (zh) * 2020-03-23 2022-09-30 铠侠股份有限公司 半导体存储装置
CN111771282B (zh) * 2020-05-22 2021-08-03 长江存储科技有限责任公司 存储器件及其形成方法
KR20220019181A (ko) * 2020-08-07 2022-02-16 삼성전자주식회사 반도체 메모리 소자
JP2022037612A (ja) * 2020-08-25 2022-03-09 キオクシア株式会社 半導体記憶装置
JP2022046249A (ja) 2020-09-10 2022-03-23 キオクシア株式会社 半導体記憶装置
KR20220052769A (ko) 2020-10-21 2022-04-28 삼성전자주식회사 메모리 소자 및 이를 포함하는 데이터 저장 시스템
KR20220057044A (ko) 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 반도체 장치
KR20220067884A (ko) * 2020-11-18 2022-05-25 삼성전자주식회사 비휘발성 메모리 칩 및 비휘발성 메모리 칩을 포함하는 반도체 패키지
KR20220069152A (ko) 2020-11-19 2022-05-27 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220076176A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 데이터 저장 시스템
JP2022118667A (ja) 2021-02-02 2022-08-15 キオクシア株式会社 半導体記憶装置
CN116784011A (zh) * 2021-02-03 2023-09-19 铠侠股份有限公司 半导体存储装置
JP2022128770A (ja) 2021-02-24 2022-09-05 キオクシア株式会社 半導体記憶装置
US11758730B2 (en) * 2021-05-10 2023-09-12 Sandisk Technologies Llc Bonded assembly of a memory die and a logic die including laterally shifted bit-line bonding pads and methods of forming the same
JP2022191630A (ja) * 2021-06-16 2022-12-28 キオクシア株式会社 半導体記憶装置
CN115968585A (zh) * 2021-06-30 2023-04-14 长江存储科技有限责任公司 三维存储器装置及其形成方法
TWI786797B (zh) * 2021-09-01 2022-12-11 旺宏電子股份有限公司 記憶體元件及其製造方法
CN113870909A (zh) * 2021-09-30 2021-12-31 武汉新芯集成电路制造有限公司 存储器件及其制备方法
CN113903374A (zh) 2021-09-30 2022-01-07 武汉新芯集成电路制造有限公司 存储器件及其制备方法
JP2023177973A (ja) * 2022-06-03 2023-12-14 キオクシア株式会社 半導体記憶装置
KR20240077058A (ko) * 2022-11-24 2024-05-31 삼성전자주식회사 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 전자 시스템
WO2024180653A1 (ja) * 2023-02-28 2024-09-06 キオクシア株式会社 半導体記憶装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200518286A (en) * 2003-10-06 2005-06-01 Renesas Tech Corp Semiconductor memory device and driving method thereof
JP2011204829A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
TW201234548A (en) * 2011-02-04 2012-08-16 Renesas Electronics Corp Semiconductor device
US9305968B2 (en) * 2012-11-05 2016-04-05 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers
JP2016062901A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法
US9368508B2 (en) * 2014-06-24 2016-06-14 Samsung Electronics Co., Ltd. Memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253502B2 (en) * 2004-07-28 2007-08-07 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same
KR20110042619A (ko) * 2009-10-19 2011-04-27 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US8501609B2 (en) * 2012-02-02 2013-08-06 Tower Semiconductor Ltd. Method for generating a three-dimensional NAND memory with mono-crystalline channels using sacrificial material
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
KR102245825B1 (ko) * 2014-09-04 2021-04-30 삼성전자주식회사 반도체 패키지
US20160155723A1 (en) * 2014-11-27 2016-06-02 Chengwei Wu Semiconductor package
KR102316267B1 (ko) * 2015-04-15 2021-10-22 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법
KR20160139815A (ko) * 2015-05-28 2016-12-07 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
KR102579920B1 (ko) * 2015-12-17 2023-09-18 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치 및 이를 포함하는 메모리 패키지
US10381371B2 (en) * 2015-12-22 2019-08-13 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
JP2017163114A (ja) * 2016-03-11 2017-09-14 東芝メモリ株式会社 半導体記憶装置
JP6523197B2 (ja) * 2016-03-18 2019-05-29 東芝メモリ株式会社 不揮発性半導体記憶装置およびその製造方法
KR102589301B1 (ko) * 2016-04-29 2023-10-13 삼성전자주식회사 비휘발성 메모리 장치
KR102610403B1 (ko) * 2016-05-04 2023-12-06 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치 및 그 제조방법
JP2018152419A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置
JP2019057532A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ
KR102469334B1 (ko) * 2017-11-08 2022-11-23 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200518286A (en) * 2003-10-06 2005-06-01 Renesas Tech Corp Semiconductor memory device and driving method thereof
JP2011204829A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
TW201234548A (en) * 2011-02-04 2012-08-16 Renesas Electronics Corp Semiconductor device
US9305968B2 (en) * 2012-11-05 2016-04-05 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers
US9368508B2 (en) * 2014-06-24 2016-06-14 Samsung Electronics Co., Ltd. Memory device
JP2016062901A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
CN109524408A (zh) 2019-03-26
US12089409B2 (en) 2024-09-10
US20190088676A1 (en) 2019-03-21
US10950630B2 (en) 2021-03-16
US20200343263A1 (en) 2020-10-29
TW201924030A (zh) 2019-06-16
US11729973B2 (en) 2023-08-15
US20210151465A1 (en) 2021-05-20
US10748928B2 (en) 2020-08-18
US20230345726A1 (en) 2023-10-26
TW202333359A (zh) 2023-08-16
US20190326322A1 (en) 2019-10-24
TWI709234B (zh) 2020-11-01
US10553612B2 (en) 2020-02-04
TW202118023A (zh) 2021-05-01
US20200111810A1 (en) 2020-04-09
TWI731796B (zh) 2021-06-21
TW202143224A (zh) 2021-11-16
JP2019057532A (ja) 2019-04-11
US10381374B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
TWI801946B (zh) 半導體記憶體
TWI707458B (zh) 半導體記憶體裝置
US11282827B2 (en) Nonvolatile memory device having stacked structure with spaced apart conductive layers
JP2020155543A (ja) 半導体記憶装置
US11289505B2 (en) Semiconductor memory device
US9230981B2 (en) Semiconductor device
TWI724511B (zh) 半導體記憶裝置
TW202131492A (zh) 半導體記憶裝置
CN110910935B (zh) 半导体装置
TW202213738A (zh) 半導體記憶裝置
CN116547757A (zh) 半导体存储装置
JP2020126888A (ja) 半導体記憶装置
US20230255037A1 (en) Three-dimensional non-volatile memory device including peripheral circuits
US20230253044A1 (en) Three-dimensional non-volatile memory device
US20230267975A1 (en) Non-volatile memory device
US20230411287A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240062819A1 (en) Nonvolatile memory device and memory package including the same
JP2024037683A (ja) 半導体メモリ装置及びこれを含む電子システム