TWI613789B - 半導體裝置及記憶體系統 - Google Patents

半導體裝置及記憶體系統 Download PDF

Info

Publication number
TWI613789B
TWI613789B TW105131158A TW105131158A TWI613789B TW I613789 B TWI613789 B TW I613789B TW 105131158 A TW105131158 A TW 105131158A TW 105131158 A TW105131158 A TW 105131158A TW I613789 B TWI613789 B TW I613789B
Authority
TW
Taiwan
Prior art keywords
wiring
layer
substrate
wiring layer
main surface
Prior art date
Application number
TW105131158A
Other languages
English (en)
Other versions
TW201712847A (zh
Inventor
Hayato Masubuchi
Naoki Kimura
Manabu Matsumoto
Toyota Morimoto
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of TW201712847A publication Critical patent/TW201712847A/zh
Application granted granted Critical
Publication of TWI613789B publication Critical patent/TWI613789B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

根據實施形態，提供一種半導體記憶體系統，其包含基板、複數個元件、及接著部。基板為形成有配線圖案之多層構造，在俯視下呈大致長方形形狀。元件沿長度方向並列設置於基板之表面層側。接著部一方面使元件之表面露出，並填充於元件彼此之空隙、及元件與基板之空隙中。

Description

半導體裝置及記憶體系統
本實施形態係一般性地關於一種半導體記憶體系統者。
[相關申請案]
本申請案享有先前於2011年3月16日提出申請之日本專利申請案第2011-058140號之優先權之利益，該案之全部內容以引用之方式併入本申請案中。
先前，使用於形成連接器之基板上搭載NAND快閃記憶體等之非揮發性半導體記憶元件之半導體記憶體系統。又，於半導體記憶體系統中，除了非揮發性半導體記憶元件之外，搭載揮發性半導體記憶元件、或控制非揮發性半導體記憶元件及揮發性半導體記憶元件之控制器。
如此之半導體記憶體系統，配合其使用環境或規格等，有基板之形狀或大小受制約之情形，例如，有使用在俯視下呈長方形形狀之基板之情形。又，基於近年來之向半導體記憶體系統之小型化之要求，有基板薄型化之傾向。如此之使用薄型化之長方形形狀之基板之情形時，追求抑制基板之彎曲。
本發明之實施形態提供一種使用俯視下長方形形狀之基板之情形時，可抑制基板之彎曲之半導體裝置。
根據實施形態，提供一種具備基板、非揮發性半導體記憶元件、及接著部之半導體記憶體系統。基板為形成有配線圖案之多層構造，在俯視下呈大致長方形形狀。非揮發性半導體記憶元件沿長度方向並列設置於基板之表面層側。接著部一方面使非揮發性半導體記憶元件之表面露出，並填充於非揮發性半導體記憶元件彼此之空隙、及非揮發性半導體記憶元件與基板之空隙中。
根據本發明之實施形態，可提供一種在使用俯視下為長方形形狀之基板之情形時，可抑制基板之彎曲之半導體裝置。
1‧‧‧主機裝置
2‧‧‧ATA I/F
3‧‧‧RS232C I/F
4‧‧‧驅動器控制電路
5‧‧‧電源電路
6‧‧‧LED
7‧‧‧溫度感測器
8‧‧‧基板
8a‧‧‧絕緣膜
8b‧‧‧配線層
8c‧‧‧阻焊劑
9‧‧‧連接器
9a‧‧‧狹縫
10‧‧‧NAND記憶體
20‧‧‧DRAM
30‧‧‧中心線
31‧‧‧接著部
32‧‧‧狹縫
34‧‧‧抗流線圈
50‧‧‧保持構件
51‧‧‧夾持部
51a‧‧‧固定部
51b‧‧‧可動部
52‧‧‧連結部
53‧‧‧間隔保持部
55‧‧‧關閉部
100‧‧‧半導體記憶體系統
200‧‧‧偵錯用機器
L‧‧‧線寬
S‧‧‧線間隔
W‧‧‧開口寬度
X‧‧‧箭頭
圖1係顯示第1實施形態之半導體記憶體系統之構成例之圖。
圖2A係顯示半導體記憶體系統之概略構成之俯視圖。
圖2B係顯示作為另一例之半導體記憶體系統之概略構成之俯視圖。
圖3A係圖2A中顯示之半導體記憶體系統之側視圖。
圖3B係圖2B中顯示之半導體記憶體系統之側視圖。
圖4係顯示基板之層構成之圖。
圖5係顯示基板之各層之配線密度之圖。
圖6係顯示形成於基板之背面層(第8層)上之配線圖案之圖。
圖7係顯示作為比較例之基板之各層之配線密度之圖。
圖8係用以說明形成於基板之背面層(第8層)上之配線圖案之線寬與間隔之圖。
圖9係顯示填充於NAND記憶體之空隙中之接著部之圖。
圖10係顯示形成於基板之第7層上之狹縫之圖。
圖11係顯示具備第2實施形態之半導體記憶體系統之基板之層構成之圖。
圖12係使用於第3實施形態之半導體記憶體系統之搬運方法之保 持構件之外觀立體圖。
圖13係顯示圖12中顯示之保持構件被收納於箱中之狀態之剖面圖。
圖14係第3實施形態之變化例中之保持構件之前視圖。
圖15係顯示打開圖14中顯示之保持構件之可動部之狀態之圖。
圖16係顯示SATA介面之構成例之圖。
以下，參照附加圖式，詳細說明實施形態之半導體記憶體系統。另，本發明並非限定於該等實施形態者。
圖1係顯示第1實施形態之半導體記憶體系統之構成例之方塊圖。半導體記憶體系統100經由SATA介面(ATA I/F)2等之記憶體連接介面與個人電腦或CPU核心等之主機裝置(以下，簡稱主機)1連接，作為主機1之外部記憶體發揮功能。作為主機1，可舉出個人電腦之CPU、靜態相機、及視訊攝像機等之攝像裝置之CPU等。又，半導體記憶體系統100經由RS232C介面(RS232C I/F)等之通信介面3，可在與偵錯用機器200之間傳送接收資料。
半導體記憶體系統100具備作為非揮發性半導體記憶元件(元件)之NAND型快閃記憶體(以下，簡稱NAND記憶體)10、作為控制器之驅動器控制電路(元件)4、相較於NAND記憶體10可進行更高速記憶動作之揮發性半導體記憶元件(元件)即DRAM20、電源電路5、狀態顯示用之LED6、及檢測驅動器內部之溫度之溫度感測器7。溫度感測器7直接或間接地測定例如NAND記憶體10之溫度。驅動器控制電路4在溫度感測器7之測定結果為特定之溫度以上之情形時，限制向NAND記憶體10之資訊之寫入等，而抑制其以上之溫度上升。
另，作為非揮發性半導體記憶元件，可使用積層型NAND型快閃記憶體或ReRAM(可變電阻式記憶體)。又，作為揮發性半導體記憶元 件，可使用MRAM(磁阻記憶體)。MRAM為抑制磁性侵入內部，亦可具有磁性遮斷部。又，MRAM自身不具有磁性遮斷部之情形時，可設置覆蓋MRAM與NAND記憶體10之周圍而抑制磁性之侵入之外圍器(未圖示)。
電源電路5自從主機1側之電源電路供給之外部直流電源產生複數個不同之內部直流電源電壓，並將該等內部直流電源電壓供給至半導體記憶體系統100內之各電路。又，電源電路5檢測外部電源之上升，產生通電重設信號，並供給至驅動器控制電路4。
圖2A係顯示半導體記憶體系統100之概略構成之俯視圖。圖3A係圖2A中顯示之半導體記憶體系統100之側視圖。電源電路5、DRAM20、驅動器控制電路4、及NAND記憶體10搭載於形成有配線圖案之基板8上。基板8在俯視下呈大致長方形形狀。於呈大致長方形形狀之基板8之一方之短邊側設置有可連接於主機1之連接器9。連接器9作為上述之SATA介面2、及通信介面3發揮功能。連接器9作為將自主機1輸入之電源供給至電源電路5之電源輸入部發揮功能。連接器9為例如LIF連接器。另，於連接器9中，於自沿著基板8之短邊方向之中心位置偏離之位置形成有狹縫9a，以與設置於主機1側之突起(未圖示)等嵌合。藉此，可防止上下顛倒地安裝半導體記憶體系統100。
基板8為重疊合成樹脂而形成之多層構造，例如8層構造。另，基板8之層數並非限於8層。圖4係顯示基板8之層構成之圖。於基板8上，於以合成樹脂構成之各層(絕緣膜8a)之表面或內層上，以各種形狀形成有配線圖案作為配線層8b。配線圖案係以例如銅而形成。經由形成於基板8上之配線圖案，搭載於基板8上之電源電路5、DRAM20、驅動器控制電路4、NAND記憶體10彼此電性連接。又，基板之表面(第1層側)與背面(第8層側)作為保護膜被阻焊劑8c覆蓋。
圖5係顯示基板8之各層之配線密度之圖。此處，將相較於基板8 之層構造之中心線30(亦參照圖4)形成於更靠表面層側之第1層至第4層稱為上層，相較於中心線30形成於更靠背面層側之第5層至第8層稱為下層。
如圖5所示，形成於基板8之各層之配線層8b作為傳送接收信號之信號層、及成為接地或電源線之平板層發揮功能。且，形成於各層上之配線圖案之配線密度、即、相對基板8之表面面積之配線層所占比例係如圖5所示。
在本實施形態中，將作為接地發揮功能之第8層並非作為平板層而是作為網狀配線層，藉此將其配線密度抑制在30~60%。此處，在基板8之上層整體之配線密度約為60%。因此，藉由使第8層之配線密度約為30%而形成配線圖案，可使在下層整體之配線密度約為60%，從而可使上層整體之配線密度與下層整體之配線密度大致相等。另，藉由在約30~60%之範圍內調整第8層之配線密度，可使與上層整體之配線密度大致相等。
圖6係顯示形成於基板8之背面層(第8層)上之配線圖案之圖。如圖6所示，於基板8之背面層(第8層)上網狀地形成配線圖案。如此般，藉由使基板8之第8層為網狀配線層，相較於作為平板層形成，更低地抑制配線密度。
對於形成於背面層上之配線層，亦追求作為減輕自半導體記憶體系統100洩漏而向其他裝置賦與之雜訊之影響之屏蔽層之功能。圖8係用以說明形成於基板之背面層(第8層)上之配線圖案之線寬與間隔之圖。如圖8所示，於基板8之第8層上形成線寬L為0.3mm、線間隔S為0.9mm之網狀配線。在以如此之方式形成之網狀配線中，開口寬度W為0.9×
Figure TWI613789BD00001
2=1.27mm。
例如，相對如3GHz之SATA基波之高頻即雜訊之屏蔽效果係如以下。首先，自C=f×λ×
Figure TWI613789BD00002
ε，算出SATA基波之2次高諧波之1/2波長 (λ/2)。此處，C為光速、3.0×108m/s。f為2次高諧波之頻率、6.0×109Hz。ε為介電常數、4.6。
根據上述條件，λ為23.3mm，1/2波長(λ/2)為11.7mm。即，1/2波長(λ/2)為開口寬度W(1.27mm)之約10倍。又，由於在λ/20=1.2mm上與開口開度W大致相等，故屏蔽效果約為-20dB。
圖9係顯示填充於NAND記憶體10之空隙中之接著部之圖。如圖9所示，於NAND記憶體10與基板8之空隙中填充有以合成樹脂材料構成之接著部31，而使NAND記憶體10與基板8接著。又，接著部31，其一部分自NAND記憶體10與基板8之空隙突出。該突出之部分被填充於沿基板8之長度方向並列之NAND記憶體10彼此之空隙中。因此，接著部31使NAND記憶體10彼此在其側面接著。另，接著部31在不超過NAND記憶體10之高度之程度上突出，從而使NAND記憶體10之表面露出。又，在圖9中，雖將接著部31加以填充，直到NAND記憶體10之高度之中間部左右為止，但可較其更低，使接著部31接觸於鄰接之NAND記憶體10彼此。當然，可以使高於圖9所示之高度之方式，於NAND記憶體10間填充接著部31。又，於控制器4與NANDA記憶體10之間、及控制器4與DRAM20之間，亦填充有接著部31。
圖2B係顯示作為另一例之半導體記憶體系統100之概略構成之俯視圖。圖3B係圖2B中顯示之半導體記憶體系統100之側視圖。如此般，可於NAND記憶體10與DRAM20之間填充接著部31。
圖10係顯示形成於基板8之第7層之狹縫之圖。在圖10中顯示自背面層側觀察基板8之狀態，且省略顯示第8層。又，以虛線表示安裝於表面層側之NAND記憶體10。於基板8之第7層上形成平板層作為配線層。如圖10所示，一方面，於基板8之第7層，作為平板層，於第7層之大致全域上形成配線圖案，並於其一部分上設置有狹縫32(未形成配線層之部分)。狹縫32設置於形成於第7層之大致全域上之配線圖案 之中、對向於NAND記憶體10之空隙之部分。
圖7係顯示作為比較例之基板之各層之配線密度之圖。如圖7之比較例所示，在先前之基板中，藉由使第8層為平板層，配線密度成為約90%。因此，下層之配線密度成為約75%，與上層之配線密度(約60%)之差變大。藉由配線密度不同，基板8之上層整體中所占絕緣膜8a(合成樹脂)與配線部分(銅)之比率與基板8之下層整體中所占合成樹脂與銅之比率不同。藉此，在基板8之上層與下層，熱膨脹係數亦不同。基於該熱膨脹係數之差異，隨著基板8之溫度變化，易發生如沿基板8之長度方向而於表面層側成為凸形狀(圖3中上部之凸形狀)之彎曲。如此之溫度變化在半導體記憶體系統100之製造過程中較易發生。又，基於近年來之向半導體記憶體系統之小型化之要求，基板8亦有薄型化之傾向，從而較易產生如此之彎曲。
另一方面，在本實施形態中，由於在約30~60%之範圍內調整第8層之配線密度，使上層整體之配線密度與下層整體之配線密度大致相等，故熱膨脹係數亦大致相等。因此，可抑制於基板8上產生彎曲。又，由於在自中心線30(亦參照圖4)最遠離之第8層調整配線密度，故可使用以抑制彎曲之矩量更大地產生。
又，由於在基板8之第8層調整配線密度，故與以信號層之方式在針對配線佈局有所限制之層進行配線密度調整之情形相比，配線設計較容易，從而可謀求抑制成本。
又，由於於鄰接之NAND記憶體10彼此之空隙中填充接著部31，故基於接著部31之結合力，產生如圖9之箭頭X所示之吸引NAND記憶體10彼此之力。由於該吸引NAND記憶體10彼此之力成為以使第1層側成為凸形狀之方式對抗於使基板8彎曲之力，故可抑制基板8之彎曲之產生。若填充有接著部31，則在控制器4與NAND記憶體10之間、控制器4與DRAM20之間、或NAND記憶體10與DRAM20之間產生如此 之力。
又，由於設置於形成於基板8之第7層之大致全域上之配線圖案之中、對向於NAND記憶體10之空隙之部分，故在狹縫32部分，配線圖案之結合力較弱。因此，對抗於藉由於NAND記憶體10彼此之空隙中填充接著部31而產生之力(亦參照圖9之箭頭X)之力較弱，從而可進一步有效抑制基板8之彎曲之產生。
另，在本實施形態中，為調整基板8之下層整體之配線密度，雖使第8層之配線層為網狀配線層，但並非限於其，例如可於線上形成配線層。又，可調整下層之中第8層以外之層、即自第5層直到第7層為止之配線層之配線密度，而調整作為下層整體之配線密度。當然，可在自第5層直到第8層為止之所有層中調整配線密度，而調整作為下層整體之配線密度。
又，形成狹縫32之層並非限於第7層。可於下層之中第7層以外之層、即第5層至第6層及第8層中形成狹縫。
圖11係顯示具備第2實施形態之半導體記憶體系統之基板之層構成之圖。在本實施形態中，於基板8之第8層之外側，設置有最外層作為第9層之層。且，將最外層之全域以銅箔覆蓋而作為屏蔽層。以如此之方式，藉由以銅箔覆蓋最外層之全域，可進一步確實防止來自半導體記憶體系統之雜訊之洩漏。另，亦可將較第9層更內側之層之全域以銅箔覆蓋而作為屏蔽層。
圖16係顯示SATA介面2之構成例之圖。在上述實施形態中例示之半導體記憶體系統中，有需要高速信號之傳送之情形。於傳送高速信號之情形時為維持信號品質，有需要傳送線之特性阻抗之匹配、差動模式插入損耗特性之切斷頻率之最佳化、及將適當之抗流線圈插入傳送線之情形。圖16中顯示於SATA介面2之輸入端及輸出端插入抗流線圈34之例。另，抗流線圈34之插入位置雖較好為SATA介面2之輸出入 端，但亦可為裝置(驅動器控制電路4等)之附近。
圖12係於第3實施形態之半導體記憶體系統之搬運方法中使用之保持構件之外觀立體圖。圖13係顯示圖12中顯示之保持構件被收納於箱中之狀態之剖面圖。在本實施形態中，將半導體記憶體系統100以保持構件50捆包而搬運。保持構件50係抑制由歷時變化所致之基板8之彎曲。
保持構件50具備夾持部51與連結部52。對一個保持構件50設置兩個夾持部51。夾持部51夾入並保持沿著基板8之長度方向之部分。為自兩側保持基板8，對一個保持構件50設置兩個夾持部51。夾持部51以剖面U字狀形成，於其空隙中夾入沿著基板8之長度方向之部分。夾持部51對抗隨著歷時變化而使沿著基板8之長度方向產生彎曲之力，而抑制基板8之彎曲。因此，夾持部51以可對抗欲使基板8彎曲之力之強度而形成。
又，為抑制基板8之彎曲，較好的是，在保持基板8之狀態下，夾持部51密著於基板8。亦可將形成於夾持部51之空隙以相較於例如基板8之厚度略窄地形成，而以一面壓開該空隙、一面將基板8插進夾持部51中之方式構成。又，亦可以與基板8大致相等之寬度或略寬之寬度形成，而將基板8簡單地扎進該空隙中之方式構成。
連結部52連結兩個夾持部51。藉此，可將保持構件50一體化。如圖13所示，將複數個半導體記憶體系統100收納於箱內時，連結部52亦作為緩衝材料發揮功能，以保持半導體記憶體系統100彼此之間隔而緩和搬運時對半導體記憶體系統100施加之衝擊。
另，於夾持部51分別形成有間隔保持部53。間隔保持部53係以相對於夾持部51而於設置連結部52之側之相反側延伸之方式形成。如圖13所示，將複數個半導體記憶體系統100收納於箱內時，間隔保持部53亦作為保持半導體記憶體系統100彼此之間隔，從而緩和搬運時對 半導體記憶體系統100造成之衝擊之緩衝材料發揮功能。
另，在本實施形態中，雖說明由夾持部51夾入基板8，但於基板8上會安裝例如電阻或電容器等之電子零件(未圖示)、及NAND記憶體10等。因此，於基板8之周圍部分安裝有電子零件等之情形時，只要以可一併夾入基板8與電子零件等之寬度形成夾持部51即可。
圖14係第3實施形態之變化例之上述保持構件50之前視圖。在本變化例中，夾持部51具有固定部51a與可動部51b而構成。固定部51a與可動部51b在相當於形成於夾持部51之空隙之底之部分可迴轉地連結，而可將可動部51b開閉。
於可動部51b之各者上形成有關閉部55。如圖14所示，關閉部55於閉合可動部51b時互相卡住，而保持可動部51b閉合之狀態。又，藉由可動部51b為閉合之狀態，使形成於夾持部51之空隙之寬度保持一定。
圖15係顯示打開圖14中顯示之保持構件50之可動部51b之狀態之圖。如圖15所示，藉由打開可動部51b，可擴大夾持部51之空隙。在擴大夾持部51之空隙之狀態下，於固定部51a之上載置半導體記憶體系統100，若閉合可動部51b，則與一方面擴張空隙並使半導體記憶體系統100扎進夾持部51之情形相比，可較容易使半導體記憶體系統100保持於保持構件50中。
進一步之效果或變化例，可由本領域技術人員容易地導出。藉此，本發明之更廣泛之態樣，並非限定於如以上般表示且記述之特定之細節及代表性之實施形態。因此，不脫離藉由附加之申請專利範圍及其均等物而定義之總括性之發明之概念之精神或範圍，可進行各種變更。
8‧‧‧基板
10‧‧‧NAND記憶體
31‧‧‧接著部
X‧‧‧箭頭

Claims (31)

  1. 一種半導體裝置，其包含：基板；及複數之非揮發性半導體記憶體，其係搭載於該基板；且上述基板係包含：第一主表面；第二主表面，其面向與上述第一主表面相反側；第一配線層，其係設於上述第一主表面，且搭載有上述複數之非揮發性半導體記憶體；第二配線層，其係設於上述第二主表面；複數之配線層，其係作為內層而形成，包括：成為接地或電源的3個平板(plane)層、及傳送接收信號的3個信號層；及複數之絕緣層，其係分別設於該等配線層間；其中上述複數之絕緣層中的一者係形成於包含上述基板之層構造之中心線之區域；形成於較上述基板之層構造之中心線更靠上述第一主表面側之上述配線層及上述第一配線層之配線密度之平均值即第一平均值，與形成於較上述基板之層構造之中心線更靠上述第二主表面側之上述配線層及上述第二配線層之配線密度之平均值即第二平均值之差的絕對值即第一值為7.5%以下；上述第一平均值與上述第二平均值皆60%以上；上述作為內層而形成之複數之配線層中較上述基板之層構造之中心線更靠上述第一主表面側而形成且最靠近上述中心線的上述配線層之配線密度，與上述作為內層而形成之複數之配線層中較上述基板之層構造之中心線更靠上述第二主表面側而形 成且最靠近上述中心線的上述配線層之配線密度之差的絕對值即第二值係大於上述第一值；且上述作為內層而形成之複數之配線層中之至少一者的上述配線層之配線密度係80%以上。
  2. 如請求項1之半導體裝置，其中上述作為內層而形成之複數之配線層中以絕緣層間隔而與上述第一配線層對向之第三配線層的配線密度係80%以上。
  3. 如請求項2之半導體裝置，其中上述作為內層而形成之複數之配線層中以絕緣層間隔而與上述第三配線層對向之第四配線層及上述第一配線層係用於傳送接收信號之信號層。
  4. 如請求項2之半導體裝置，其中上述作為內層而形成之複數之配線層中介隔絕緣層與上述第三配線層對向之第四配線層的配線密度係小於上述第一平均值。
  5. 如請求項1之半導體裝置，其中上述作為內層而形成之複數之配線層中介隔絕緣層與上述第二配線層對向之第五配線層的配線密度係80%以上。
  6. 如請求項1之半導體裝置，其中上述作為內層而形成之複數之配線層中之至少一者之上述配線層係用於傳送接收信號之信號層；且上述信號層係與上述配線層中之配線密度80%以上之第六配線層及第七配線層介隔絕緣層而分別對向。
  7. 如請求項2之半導體裝置，其中上述作為內層而形成之複數之配線層中，介隔絕緣層而與第五配線層對向之第八配線層的配線密度係小於上述第二平均值，且上述第五配線層係介隔絕緣層而與上述第二配線層對向者。
  8. 如請求項1之半導體裝置，其中上述第一配線層之表面係覆蓋有阻焊劑。
  9. 如請求項1之半導體裝置，其中上述第二配線層之表面係覆蓋有阻焊劑。
  10. 如請求項1之半導體裝置，其中上述非揮發性半導體記憶體係NAND型快閃記憶體。
  11. 如請求項10之半導體裝置，其中於上述基板之上述第一配線層側搭載有四個NAND型快閃記憶體。
  12. 如請求項1之半導體裝置，其中上述基板係於俯視下呈大致長方形形狀。
  13. 如請求項1之半導體裝置，其中上述第一配線層、上述第二配線層及上述作為內層而形成之複數之配線層係由八層之配線層構成，且該八層之配線層中之四層係用於傳送接收信號之信號層、其他四層係包含接地或電源線之配線層。
  14. 一種記憶體系統，其包含：基板，其係包括連接器；複數之非揮發性半導體記憶體，其係搭載於上述基板；及與上述連接器連接之電腦；上述基板係包括：第一主表面；第二主表面，其面向與上述第一主表面相反側；第一配線層，其係設於上述第一主表面，且搭載有上述複數之非揮發性半導體記憶體；第二配線層，其係設於上述第二主表面；複數之配線層，其係作為內層而形成，包括：成為接地或電源的3個平板層、傳送接收信號的3個信號層；及 複數之絕緣層，其係分別設於該等配線層間；其中上述複數之絕緣層中的一者係形成於包含上述基板之層構造之中心線之區域；形成於較上述基板之層構造之中心線更靠上述第一主表面側之上述配線層及上述第一配線層之配線密度之平均值即第一平均值，與形成於較上述基板之層構造之中心線更靠上述第二主表面側之上述配線層及上述第二配線層之配線密度之平均值即第二平均值之差的絕對值即第一值為7.5%以下；上述第一平均值與上述第二平均值皆60%以上；上述作為內層而形成之複數之配線層中較上述基板之層構造之中心線更靠上述第一主表面側而形成且最靠近上述中心線的上述配線層之配線密度，與上述作為內層而形成之複數之配線層中較上述基板之層構造之中心線更靠上述第二主表面側而形成且最靠近上述中心線的上述配線層之配線密度之差的絕對值即第二值係大於上述第一值；且上述作為內層而形成之複數之配線層中之至少一者的上述配線層係屏蔽層。
  15. 如請求項14之記憶體系統，其中上述非揮發性半導體記憶體係NAND型快閃記憶體。
  16. 如請求項15之記憶體系統，其進一步包含：與上述非揮發性半導體記憶體電性連接之揮發性記憶體。
  17. 如請求項14之記憶體系統，其中上述作為內層而形成之複數之配線層中介隔絕緣層與上述第一配線層對向之第三配線層的配線密度係80%以上。
  18. 如請求項17之記憶體系統，其中上述作為內層而形成之複數之配線層中介隔絕緣層與上述第三配線層對向之第四配線層的配 線密度係小於上述第一平均值。
  19. 如請求項17之記憶體系統，其中上述作為內層而形成之複數之配線層中，介隔絕緣層而與第五配線層對向之第六配線層的配線密度係小於上述第二平均值，且上述第五配線層係介隔絕緣層而與上述第二配線層對向者。
  20. 如請求項14之記憶體系統，其進一步包含：搭載於上述基板之電源電路；且上述電腦係對上述連接器輸入電源；上述連接器係對上述電源電路供給上述被輸入之電源；上述電源電路係以自上述被輸入之電源產生內部電壓且對上述非揮發性半導體記憶體供給之方式而構成。
  21. 一種半導體裝置，其包含：基板，其具有可與電腦連接之連接器；驅動(drive)控制電路，其係搭載於上述基板，且與上述連接器電性連接；及複數之非揮發性半導體記憶體，其係由該驅動控制電路所控制；且上述基板係包括：第一主表面；第二主表面，其面向與上述第一主表面相反側；第一配線層，其係設於上述第一主表面；第二配線層，其係設於上述第二主表面；複數之配線層，其係作為內層而形成，包括：成為接地或電源的3個平板層、傳送接收信號的3個信號層；及複數之絕緣層，其係分別設於該等配線層間；其中上述複數之絕緣層中的一者係形成於包含上述基板之層構造 之中心線之區域；形成於較上述基板之層構造之中心線更靠上述第一主表面側之上述配線層及上述第一配線層之配線密度之平均值即第一平均值，與形成於較上述基板之層構造之中心線更靠上述第二主表面側之上述配線層及上述第二配線層之配線密度之平均值即第二平均值之差的絕對值即第一值為7.5%以下；上述第一平均值與上述第二平均值皆60%以上；上述作為內層而形成之複數之配線層中較上述基板之層構造之中心線更靠上述第一主表面側而形成且最靠近上述中心線的上述配線層之配線密度，與上述作為內層而形成之複數之配線層中較上述基板之層構造之中心線更靠上述第二主表面側而形成且最靠近上述中心線的上述配線層之配線密度之差的絕對值即第二值係大於上述第一值；上述作為內層而形成之複數之配線層中之至少一者之上述配線層的配線密度係80%以上；且上述驅動控制電路係搭載於上述基板之上述第一主表面。
  22. 如請求項21之半導體裝置，其中上述複數之非揮發性半導體記憶體係設於：俯視下自上述驅動控制電路之位置觀察時與上述連接器相反之側。
  23. 如請求項21或22之半導體裝置，其中上述複數之非揮發性半導體記憶體係NAND型快閃記憶體。
  24. 如請求項21或22之半導體裝置，其進一步包含與上述驅動控制電路電性連接之揮發性記憶體。
  25. 如請求項21之半導體裝置，其中上述作為內層而形成之複數之配線層中介隔絕緣層與上述第一配線層對向之第三配線層的配線密度係80%以上。
  26. 如請求項25之半導體裝置，其中上述作為內層而形成之複數之配線層中介隔絕緣層與上述第三配線層對向之第四配線層的配線密度係小於上述第一平均值。
  27. 如請求項25之半導體裝置，其中上述作為內層而形成之複數之配線層中介隔絕緣層而與第五配線層對向之第六配線層的配線密度係小於上述第二平均值，且上述第五配線層係介隔絕緣層而與上述第二配線層對向者。
  28. 如請求項24之半導體裝置，其中上述連接器係設於上述基板之短邊；且上述揮發性記憶體係設於：在俯視下自上述複數之非揮發性半導體記憶體觀察時與上述連接器相同之側。
  29. 如請求項21或22之半導體裝置，其進一步包含：顯示上述半導體裝置之狀態的LED。
  30. 如請求項21之半導體裝置，其進一步包含：揮發性記憶體，其係搭載於上述基板之上述第一主表面；上述基板係於俯視下呈大致長方形形狀；上述複數之非揮發性半導體記憶體係四個NAND型快閃記憶體，其搭載於：上述基板之上述第一主表面側且在俯視下自上述驅動控制電路之位置觀察時與上述揮發性記憶體相反之側；上述揮發性記憶體、上述驅動控制電路與上述四個NAND型快閃記憶體係配置於上述基板之長邊方向。
  31. 如請求項30之半導體裝置，其中上述連接器係設於：上述基板之短邊且在俯視下自上述揮發性記憶體之位置觀察時與上述驅動控制電路相反之側；上述連接器、上述揮發性記憶體、上述驅動控制電路與上述四個NAND型快閃記憶體係配置於上述基板之長邊方向。
TW105131158A 2011-03-16 2012-02-23 半導體裝置及記憶體系統 TWI613789B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011058140A JP5579108B2 (ja) 2011-03-16 2011-03-16 半導体装置

Publications (2)

Publication Number Publication Date
TW201712847A TW201712847A (zh) 2017-04-01
TWI613789B true TWI613789B (zh) 2018-02-01

Family

ID=46814626

Family Applications (7)

Application Number Title Priority Date Filing Date
TW110123423A TWI758200B (zh) 2011-03-16 2012-02-23 半導體裝置及配線基板
TW105131158A TWI613789B (zh) 2011-03-16 2012-02-23 半導體裝置及記憶體系統
TW104125728A TWI560847B (en) 2011-03-16 2012-02-23 Semiconductor devices and memory system
TW101106090A TWI505439B (zh) 2011-03-16 2012-02-23 半導體記憶體系統
TW108112947A TWI700809B (zh) 2011-03-16 2012-02-23 半導體裝置
TW106141659A TWI660485B (zh) 2011-03-16 2012-02-23 Semiconductor device
TW109125654A TWI733539B (zh) 2011-03-16 2012-02-23 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110123423A TWI758200B (zh) 2011-03-16 2012-02-23 半導體裝置及配線基板

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW104125728A TWI560847B (en) 2011-03-16 2012-02-23 Semiconductor devices and memory system
TW101106090A TWI505439B (zh) 2011-03-16 2012-02-23 半導體記憶體系統
TW108112947A TWI700809B (zh) 2011-03-16 2012-02-23 半導體裝置
TW106141659A TWI660485B (zh) 2011-03-16 2012-02-23 Semiconductor device
TW109125654A TWI733539B (zh) 2011-03-16 2012-02-23 半導體裝置

Country Status (4)

Country Link
US (10) US8873265B2 (zh)
JP (1) JP5579108B2 (zh)
CN (4) CN116666351A (zh)
TW (7) TWI758200B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5579108B2 (ja) 2011-03-16 2014-08-27 株式会社東芝 半導体装置
KR101613388B1 (ko) * 2012-03-30 2016-04-18 히타치가세이가부시끼가이샤 다층 배선판
JP6039318B2 (ja) * 2012-08-31 2016-12-07 矢崎総業株式会社 プリント配線基板
JP5458206B2 (ja) * 2013-07-12 2014-04-02 株式会社東芝 半導体装置
JP5583262B2 (ja) * 2013-11-25 2014-09-03 株式会社東芝 半導体装置およびシステム
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
US9917026B2 (en) 2014-12-24 2018-03-13 Renesas Electronics Corporation Semiconductor device
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
JP6270805B2 (ja) * 2015-12-24 2018-01-31 東芝メモリ株式会社 半導体装置およびシステム
US10149377B2 (en) * 2016-06-24 2018-12-04 Invensas Corporation Stacked transmission line
JP2020017133A (ja) * 2018-07-26 2020-01-30 キオクシア株式会社 ストレージ装置及び制御方法
US20220304149A1 (en) * 2019-06-28 2022-09-22 3M Innovative Properties Company Multilayer circuit board
CN111935902A (zh) * 2020-09-23 2020-11-13 歌尔股份有限公司 印制电路板
US11412610B2 (en) * 2020-11-04 2022-08-09 Juniper Networks, Inc Apparatus, system, and method for mitigating the swiss cheese effect in high-current circuit boards

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136232A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 配線基板
JP2007311723A (ja) * 2006-05-22 2007-11-29 Furukawa Electric Co Ltd:The 多層回路基板
JP2009267162A (ja) * 2008-04-25 2009-11-12 Toyota Industries Corp プリント配線板

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663649B2 (ja) * 1989-10-16 1997-10-15 松下電器産業株式会社 マルチチップ実装方法
JPH0513982A (ja) 1991-07-02 1993-01-22 Mitsubishi Electric Corp プリント配線板
EP0526133B1 (en) * 1991-07-26 1997-03-19 Nec Corporation Polyimide multilayer wiring substrate and method for manufacturing the same
JPH07202359A (ja) 1993-12-30 1995-08-04 Sony Corp 回路基板
JPH07235776A (ja) 1994-02-24 1995-09-05 Ricoh Co Ltd 多層プリント配線基板
JPH08195566A (ja) 1995-01-12 1996-07-30 Hitachi Ltd 多層型電子基板とその製造方法、及び演算処理用ボード
JPH09260795A (ja) * 1996-03-19 1997-10-03 Tokin Corp 電子部品実装用基板
JP3267148B2 (ja) 1996-04-03 2002-03-18 富士通株式会社 多層プリント配線板及び携帯型無線通信装置
JPH1032388A (ja) 1996-07-17 1998-02-03 Fujitsu Ltd 多層プリント基板
JP3805441B2 (ja) 1996-10-18 2006-08-02 信越ポリマー株式会社 キャリアテープ
JP3333409B2 (ja) 1996-11-26 2002-10-15 株式会社日立製作所 半導体モジュール
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH1168313A (ja) 1997-08-11 1999-03-09 Hitachi Cable Ltd プリント配線基板
JP2000133941A (ja) 1998-10-28 2000-05-12 Ibiden Co Ltd 多層ビルドアップ配線板
TW535470B (en) 1999-08-26 2003-06-01 Mitac Int Corp Pressing method of eight-layered circuit board and the structure thereof
EP1258070A2 (en) * 2000-02-18 2002-11-20 Liebert Corporation Modular uninterruptible power supply
JP4514327B2 (ja) 2000-12-27 2010-07-28 京セラ株式会社 半導体素子収納用パッケージの包装容器
JP4475825B2 (ja) * 2001-01-10 2010-06-09 パナソニック株式会社 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法
JP2002261402A (ja) * 2001-03-01 2002-09-13 Alps Electric Co Ltd 電子回路ユニットの回路基板
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP2003258189A (ja) 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
JP2004342934A (ja) 2003-05-16 2004-12-02 Sumitomo Metal Micro Devices Inc プリント基板
JP2004363347A (ja) 2003-06-05 2004-12-24 Oki Electric Ind Co Ltd 多層プリント基板
JP2005123493A (ja) 2003-10-20 2005-05-12 Sony Corp 配線基板及び素子実装基板
JP4672290B2 (ja) 2004-06-16 2011-04-20 富士通株式会社 回路基板、パッケージ基板の製造方法及びパッケージ基板
JP2006108289A (ja) * 2004-10-04 2006-04-20 Yazaki Corp プリント配線板
KR20060060596A (ko) * 2004-11-30 2006-06-05 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억 장치
US7009190B1 (en) 2004-12-10 2006-03-07 Eastman Kodak Company Method and apparatus for capturing an image
JP2006199300A (ja) 2005-01-18 2006-08-03 Matsushita Electric Ind Co Ltd 電子部品包装帯及びその製造方法
JP4237160B2 (ja) 2005-04-08 2009-03-11 エルピーダメモリ株式会社 積層型半導体装置
JP2007134540A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 半導体装置およびその製造方法
JP2007149829A (ja) 2005-11-25 2007-06-14 Fujifilm Corp 電子部品実装基板
JP2008071963A (ja) 2006-09-14 2008-03-27 Denso Corp 多層配線基板
JP5046720B2 (ja) 2006-12-22 2012-10-10 京セラ株式会社 コイル内蔵基板
JP4087884B2 (ja) 2007-03-15 2008-05-21 Ｔｄｋ株式会社 高周波モジュール
KR100919342B1 (ko) * 2007-09-06 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101111586B1 (ko) * 2007-10-17 2012-03-13 파나소닉 주식회사 실장 구조체
JP2009152282A (ja) 2007-12-19 2009-07-09 Shinko Electric Ind Co Ltd 集合配線基板及び半導体パッケージ
JP5161560B2 (ja) 2007-12-28 2013-03-13 株式会社東芝 半導体記憶装置
JP2009200101A (ja) 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置
JP2010079445A (ja) 2008-09-24 2010-04-08 Toshiba Corp Ｓｓｄ装置
KR20100041515A (ko) 2008-10-14 2010-04-22 삼성전자주식회사 제거 가능한 보조 검사단자를 갖는 솔리드 스테이트 드라이브의 검사방법
JP2010114137A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 多層プリント配線板
JP2010135418A (ja) 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP2010219498A (ja) * 2009-02-20 2010-09-30 Elpida Memory Inc 半導体装置
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
US8334463B2 (en) * 2009-10-30 2012-12-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5579108B2 (ja) * 2011-03-16 2014-08-27 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136232A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 配線基板
JP2007311723A (ja) * 2006-05-22 2007-11-29 Furukawa Electric Co Ltd:The 多層回路基板
JP2009267162A (ja) * 2008-04-25 2009-11-12 Toyota Industries Corp プリント配線板

Also Published As

Publication number Publication date
US20190326275A1 (en) 2019-10-24
TWI758200B (zh) 2022-03-11
US20150021783A1 (en) 2015-01-22
US8873265B2 (en) 2014-10-28
US11063031B2 (en) 2021-07-13
TWI733539B (zh) 2021-07-11
CN116666351A (zh) 2023-08-29
JP2012195440A (ja) 2012-10-11
TWI505439B (zh) 2015-10-21
TW202114143A (zh) 2021-04-01
US20120235141A1 (en) 2012-09-20
CN102682842A (zh) 2012-09-19
US9312215B2 (en) 2016-04-12
TW201909380A (zh) 2019-03-01
US10607979B2 (en) 2020-03-31
US20180076186A1 (en) 2018-03-15
TW202141742A (zh) 2021-11-01
US20200194414A1 (en) 2020-06-18
US20140319675A1 (en) 2014-10-30
TW201611232A (zh) 2016-03-16
US20160372159A1 (en) 2016-12-22
JP5579108B2 (ja) 2014-08-27
US10388640B2 (en) 2019-08-20
TW202220161A (zh) 2022-05-16
US11705444B2 (en) 2023-07-18
TW201712847A (zh) 2017-04-01
TW201241988A (en) 2012-10-16
CN110246825B (zh) 2023-07-04
TW201929185A (zh) 2019-07-16
US9859264B2 (en) 2018-01-02
TWI700809B (zh) 2020-08-01
TWI560847B (en) 2016-12-01
US9437533B2 (en) 2016-09-06
CN105957855A (zh) 2016-09-21
CN105957855B (zh) 2019-07-05
CN110246825A (zh) 2019-09-17
TWI660485B (zh) 2019-05-21
US20230307433A1 (en) 2023-09-28
US20210296300A1 (en) 2021-09-23
US20170092635A1 (en) 2017-03-30
US9754632B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
TWI613789B (zh) 半導體裝置及記憶體系統
JP5869058B2 (ja) 半導体装置およびシステム
JP7425847B2 (ja) 半導体装置
TWI831121B (zh) 半導體裝置
JP6511123B2 (ja) 半導体装置
JP6270805B2 (ja) 半導体装置およびシステム
JP5583262B2 (ja) 半導体装置およびシステム
JP5458206B2 (ja) 半導体装置
JP2019125806A (ja) 半導体装置