JP2010114137A - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP2010114137A JP2010114137A JP2008283169A JP2008283169A JP2010114137A JP 2010114137 A JP2010114137 A JP 2010114137A JP 2008283169 A JP2008283169 A JP 2008283169A JP 2008283169 A JP2008283169 A JP 2008283169A JP 2010114137 A JP2010114137 A JP 2010114137A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal
- wiring board
- printed wiring
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】差動信号配線の信号伝送特性を良好に保ちつつ、EMIの放射を抑制することができる多層プリント配線板を提供する。
【解決手段】多層プリント配線板20は、信号線37,38からなる差動信号配線36を有する信号層21〜24と、電源層またはグラウンド層からなる定電位層25〜28と、絶縁層29〜35とを備え、信号線37,38は、表面に粗化加工が施されていない導体箔により構成され、定電位層25〜28を構成する導体箔の絶縁層29〜35との接続面のうち、1つの絶縁層を介して信号層21〜24に対向する接続面25a,25b,26a,27b,28a,28bは粗化加工が施されたアンカー層となっている。
【選択図】図1
【解決手段】多層プリント配線板20は、信号線37,38からなる差動信号配線36を有する信号層21〜24と、電源層またはグラウンド層からなる定電位層25〜28と、絶縁層29〜35とを備え、信号線37,38は、表面に粗化加工が施されていない導体箔により構成され、定電位層25〜28を構成する導体箔の絶縁層29〜35との接続面のうち、1つの絶縁層を介して信号層21〜24に対向する接続面25a,25b,26a,27b,28a,28bは粗化加工が施されたアンカー層となっている。
【選択図】図1
Description
本発明は、差動信号配線を有する多層プリント配線板に関する。
高速信号配線を有する多層プリント配線板は、一般的に、信号層と、電源層またはグラウンド層(接地層)からなる定電位層と、これらを絶縁する誘電体からなる絶縁層とを備えている(例えば、特許文献1参照)。
信号層は、信号配線が設けられる導体層である。電源層は、多層プリント配線板に実装されるIC(Integrated Circuit)に電源電位を供給する導体層であり、グラウンド層は、ICにグラウンド電位を供給する導体層である。この電源層およびグラウンド層は、導体が基板面の略一面に広がる導体ベタ層となっている。
高速信号をプリント配線板中に伝送するための配線構造として、差動配線構造がある。これは、1つのデータ信号を伝送するために2本の信号線からなる差動信号配線を用い、この2本の信号線の電位差でデータ信号の論理値(0か1か)の判定を行う方式である。差動信号配線をプリント配線板の表層に配置する場合は、2本の信号線とその直近の定電位層との間に電磁波が伝送し、データ通信が行われる。また、差動信号配線をプリント配線板の内層に配置する場合は、2本の信号線とそれを囲む上下の定電位層との間に電磁波が伝送し、データ通信が行われる。
図6は、従来の差動信号配線を有する多層プリント配線板の一例を示す要部断面図である。図6に示すように、従来の多層プリント配線板では、差動信号配線1を構成する一対の信号線2,3と絶縁層4との機械的な接続強度を向上するため、信号線2,3の絶縁層4との接続面2a,3aに粗化加工を施していた。同様に、定電位層5の絶縁層4との接続面5aにも粗化加工を施していた。なお、このように粗化加工が施された面は、一般にアンカー層と呼ばれている。
ところで、高速信号伝送において、周波数が高くなるほど電流が導体の表面に近いところに集中する表皮効果と呼ばれる現象が起こる。このため、信号線2,3や定電位層5を流れる高周波電流は、図7に示す信号線2,3の表皮部分2b,3bや定電位層5の表皮部分5bに集中することになるが、導体において粗化加工を施された箇所は信号の伝送性能が低いため、高周波ほど信号の伝送特性が低下する。
このような不具合を回避するため、信号線や定電位層を構成する導体の表面に粗化加工を施さなくても絶縁層との接続強度を確保することができるような接着剤を用いて、信号線および定電位層を絶縁層に接続した多層プリント配線板が実用化され始めている。
特開2001−244633号公報
一般的に、粗化加工を施していない導体を用いて多層プリント配線板を製造する場合、すべての信号層および定電位層に粗化加工を施していない導体を用いる。差動信号配線を有する多層プリント配線板であれば、図8に示すように、差動信号配線6を構成する一対の信号線7,8と絶縁層4との接続面7a,8aにも、定電位層9の絶縁層4との接続面9aにも粗化加工を施していなかった。
このような多層プリント配線板において、信号線7,8や定電位層9を流れる高周波電流は、表皮効果により、図9に示す信号線7,8の表皮部分7b,8bや定電位層9の表皮部分9bに集中するが、信号線7,8には粗化加工が施されていないため、デジタルデータを伝送する差動信号配線6の伝送性能の低下は抑制することができる。
しかし、その一方で、定電位層9を伝わるノイズ電流(コモンモード電流)10の伝送性能の低下も抑制されるため、減衰が少なくなったノイズ電流10が、多層プリント配線板の端面まで伝わり、外部にEMI(Electro-Magnetical Interference)11が放射されやすくなるという問題があった。
本発明は上記に鑑みてなされたもので、差動信号配線の信号伝送特性を良好に保ちつつ、EMIの放射を抑制することができる多層プリント配線板を提供することを目的とする。
上記目的を達成するため、本発明の多層プリント配線板は、一対の信号線からなる差動信号配線を有する信号層と、定電位層とを備え、前記信号層と前記定電位層とが絶縁層を介して積層された多層プリント配線板であって、前記定電位層の前記絶縁層を介して前記信号層に対向する面である信号層対向面の表面粗さが、前記信号線の表面粗さよりも大きいことを特徴とする。
また、本発明の多層プリント配線板における前記定電位層の前記信号層対向面の表面粗さは、前記信号線を流れる高周波電流の周波数に対応する表皮深さ以上であり、前記信号線の表面粗さは、前記表皮深さ未満であることを特徴とする。
本発明の多層プリント配線板によれば、差動信号配線の信号伝送特性を良好に保ちつつ、EMIの放射を抑制することができる。
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
図1は、本発明の実施の形態に係る多層プリント配線板の概略構成を示す斜視図、図2は、図1に示す多層プリント配線板の表層における断面構造を示す部分断面図、図3は、図1に示す多層プリント配線板の内層における断面構造を示す部分断面図である。
図1に示すように本実施の形態に係る多層プリント配線板20は、信号層21〜24と、電源層またはグラウンド層からなる定電位層25〜28と、絶縁層29〜35とを備え、図示上層側から順に、信号層21、定電位層25、信号層22、定電位層26、定電位層27、信号層23、定電位層28、および信号層24の8層の導体層が、絶縁層29〜35を介して順次積層されている。
信号層21〜24は、高速信号を伝送する差動信号配線36を有する層である。差動信号配線36は、銅箔等の導体箔からなる一対の信号線37,38から構成される。図2、図3に示すように、信号線37,38は、表面に粗化加工が施されていない導体箔により構成されている。
定電位層25〜28は、多層プリント配線板20に実装されるICに電源電位を供給する電源層、またはICにグラウンド電位を供給するグラウンド層である。定電位層25〜28は、銅箔等の導体箔からなり、基板面の略一面に広がる導体ベタ層となっている。
定電位層25〜28を構成する導体箔の絶縁層29〜35との接続面のうち、1つの絶縁層を介して信号層21〜24に対向する接続面(信号層対向面)は、粗化加工が施されたアンカー層となっており、その表面粗さが、信号線37,38の表面粗さよりも大きくなっている。
定電位層25であれば、図2、図3に示すように、絶縁層29を介して表層の信号層21に対向する接続面25a、および絶縁層30を介して信号層22に対向する接続面25bがアンカー層となっている。また、定電位層26では、絶縁層31を介して内層の信号層22に対向する接続面26aがアンカー層となっている。絶縁層32を介して定電位層27に対向する接続面26bは、図示例のように粗化加工が施されていなくてもよいし、粗化加工が施されたアンカー層であってもよい。
上記と同様に、定電位層27の絶縁層33との接続面27b、定電位層28の絶縁層34との接続面28a、および定電位層28の絶縁層35との接続面28bがアンカー層となっている。定電位層27の絶縁層32との接続面27aは、アンカー層であってもよいし、アンカー層でなくてもよい。
アンカー層の表面粗さは、差動信号配線36の信号線37,38を流れる高周波電流の周波数に対応する表皮深さδ以上であり、粗化加工が施されていない信号線37,38の表面粗さは、表皮深さδ未満である。表皮深さδは、以下の(数式1)で表される。
ここで、fは高周波電流の周波数、σは信号層21〜24の信号線37,38および定電位層25〜28を構成する導体の導電率(S/m)、μrは導体の比透磁率(通常の金属では1)、μ0は真空中の透磁率(4π×10−7Wb/Am)である。
例えば、導電率5.8×107S/mの銅のf=100MHzにおける表皮深さは、6.6μmとなる。
絶縁層29〜35は、プリプレグ等の誘電体からなり、各導体層の間の導通を防止する層である。
このような多層プリント配線板20は、例えば次のようにして製造される。
まず、図4(a)に示すように、エポキシ樹脂等の絶縁樹脂をガラスクロスに含浸して半硬化させたプリプレグ40の一方面に、表面に粗化加工が施されていない導体箔41を重ね、プリプレグ40の他方面に、機械的研磨やエッチング等の化学的処理により両面に粗化加工が施された導体箔42を重ね、加熱しながら加圧する。これにより、図4(b)に示すような、プリプレグ40と導体箔41,42とが積層されたコア材43が形成される。ここで、導体箔42の粗化加工が施された面の表面粗さは、上記(数式1)で表される表皮深さδ以上とし、粗化加工が施されていない導体箔41の表面粗さは、表皮深さδ未満とする。
次いで、導体箔41をエッチングしてコア材43に信号線37,38からなる差動信号配線36を形成し、その後、図5に示すように、差動信号配線36が形成された4つのコア材43A〜43Dと、3つのプリプレグ44A〜44Cとを交互に重ね、加熱しながら加圧する。これにより、内層のコア材43B,43Cの差動信号配線36はそれぞれプリプレグ44A,44Cに埋め込まれ、図1に示す多層プリント配線板20が完成する。
なお、図示上下方向中央のプリプレグ44Bに接続されるコア材43B,43Cの導体箔42のプリプレグ44Bと接続される側の面42aが、図示例のように粗化加工が施されていない面であってもよいし、粗化加工が施された面であってもよい。
上記のように構成された多層プリント配線板20において、図示しない電流発生源から差動信号配線36の信号線37,38に供給された高周波電流は、表皮効果により信号線37,38の表面付近に集中するが、信号線37,38の表面には粗化加工が施されておらず、その表面粗さは、高周波電流の表皮深さδ未満であるため、高周波電流の伝送特性の低下が抑制される。
一方、信号線37,38を流れる高周波電流により定電位層25〜28に誘起されるノイズ電流(コモンモード電流)は、接続面25a,25b,26a,27b,28a,28bに施された表皮深さδ以上の粗化加工により定電位層25〜28内の伝送が抑制され、その結果、多層プリント配線板20が外部へのEMIの放射が抑制される。
このように本実施の形態に係る多層プリント配線板20によれば、差動信号配線36の信号伝送特性を良好に保ちつつ、EMIの放射を抑制することができる。
なお、本発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより、種々の発明を形成できる。
例えば、上記実施の形態では、8層の導体層を有する多層プリント配線板を例に説明したが、層数はこれに限らない。
20…多層プリント配線板、21〜24…信号層、25〜28…定電位層、29〜35…絶縁層、36…差動信号配線、37,38…信号線、25a,25b,26a,26b,27a,27b,28a,28b…接続面。
Claims (2)
- 一対の信号線からなる差動信号配線を有する信号層と、定電位層とを備え、前記信号層と前記定電位層とが絶縁層を介して積層された多層プリント配線板であって、
前記定電位層の前記絶縁層を介して前記信号層に対向する面である信号層対向面の表面粗さが、前記信号線の表面粗さよりも大きいことを特徴とする多層プリント配線板。 - 前記定電位層の前記信号層対向面の表面粗さは、前記信号線を流れる高周波電流の周波数に対応する表皮深さ以上であり、
前記信号線の表面粗さは、前記表皮深さ未満であることを特徴とする請求項1に記載の多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283169A JP2010114137A (ja) | 2008-11-04 | 2008-11-04 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283169A JP2010114137A (ja) | 2008-11-04 | 2008-11-04 | 多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114137A true JP2010114137A (ja) | 2010-05-20 |
Family
ID=42302497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008283169A Pending JP2010114137A (ja) | 2008-11-04 | 2008-11-04 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114137A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012156190A (ja) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | 半導体装置及び配線基板 |
JP2013138208A (ja) * | 2011-12-27 | 2013-07-11 | Hon Hai Precision Industry Co Ltd | 印刷回路基板 |
JP2016096355A (ja) * | 2015-12-24 | 2016-05-26 | 株式会社東芝 | 半導体装置およびシステム |
US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
US10212806B2 (en) | 2017-01-09 | 2019-02-19 | Laird Technologies, Inc. | Absorber assemblies having a dielectric spacer, and corresponding methods of assembly |
-
2008
- 2008-11-04 JP JP2008283169A patent/JP2010114137A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012156190A (ja) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | 半導体装置及び配線基板 |
US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
TWI660485B (zh) * | 2011-03-16 | 2019-05-21 | 日商東芝記憶體股份有限公司 | Semiconductor device |
US10388640B2 (en) | 2011-03-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor memory system |
US10607979B2 (en) | 2011-03-16 | 2020-03-31 | Toshiba Memory Corporation | Semiconductor memory system |
US11063031B2 (en) | 2011-03-16 | 2021-07-13 | Toshiba Memory Corporation | Semiconductor memory system |
US11705444B2 (en) | 2011-03-16 | 2023-07-18 | Kioxia Corporation | Semiconductor memory system |
JP2013138208A (ja) * | 2011-12-27 | 2013-07-11 | Hon Hai Precision Industry Co Ltd | 印刷回路基板 |
JP2016096355A (ja) * | 2015-12-24 | 2016-05-26 | 株式会社東芝 | 半導体装置およびシステム |
US10212806B2 (en) | 2017-01-09 | 2019-02-19 | Laird Technologies, Inc. | Absorber assemblies having a dielectric spacer, and corresponding methods of assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10993331B2 (en) | High-speed interconnects for printed circuit boards | |
US10172235B1 (en) | Wiring board and method for manufacturing the same | |
JP5388071B2 (ja) | 多層配線基板 | |
JP2010062516A (ja) | マイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法 | |
JP2002353588A (ja) | 配線基板及び配線基板の製造方法 | |
JP2012182437A (ja) | 配線基板及びその製造方法 | |
US20150257261A1 (en) | Printed wiring board | |
JP2010114137A (ja) | 多層プリント配線板 | |
JP2018093203A (ja) | 損失を低減したpcb伝送路 | |
JP5409682B2 (ja) | 多層導波管、及びその製造方法 | |
JP2000004080A (ja) | 薄膜多層印刷配線板 | |
CN111050466A (zh) | 插入损耗低且剥离强度大的pcb及其制作方法 | |
EP2941939B1 (en) | Printed circuit board | |
WO2021230216A1 (ja) | 高周波回路 | |
JP2000261150A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
WO2020027022A1 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP2013077769A (ja) | 回路基板 | |
JP2005236153A (ja) | 多層回路基板およびその製造方法 | |
JP2010123830A (ja) | プリント配線板とその製造方法 | |
JP6852803B2 (ja) | マルチワイヤ配線板 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JP5196546B2 (ja) | 多層基板 | |
JP6016376B2 (ja) | 配線板、電子ユニット及び配線板の製造方法 | |
JP5406252B2 (ja) | プリント配線回路及びその製造方法 | |
JP2007311723A (ja) | 多層回路基板 |