TWI543346B - 固態成像器件及其製造方法，及電子裝置 - Google Patents

固態成像器件及其製造方法，及電子裝置 Download PDF

Info

Publication number
TWI543346B
TWI543346B TW101103269A TW101103269A TWI543346B TW I543346 B TWI543346 B TW I543346B TW 101103269 A TW101103269 A TW 101103269A TW 101103269 A TW101103269 A TW 101103269A TW I543346 B TWI543346 B TW I543346B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
state imaging
solid
imaging device
wafer segment
Prior art date
Application number
TW101103269A
Other languages
English (en)
Other versions
TW201241999A (en
Inventor
林利彥
Original Assignee
新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新力股份有限公司 filed Critical 新力股份有限公司
Publication of TW201241999A publication Critical patent/TW201241999A/zh
Application granted granted Critical
Publication of TWI543346B publication Critical patent/TWI543346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8019—Arrangement of the bonding areas prior to mounting
    • H01L2224/80194—Lateral distribution of the bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

固態成像器件及其製造方法，及電子裝置
本揭示內容係關於一種固態成像器件、及其製造方法及包含一固態成像器件(諸如一相機)之電子裝置。
CMOS(互補金屬氧化物半導體)固態成像器件稱為一固態成像器件且此CMOS固態成像器件在數位靜態相機、數位視訊攝錄影機等中廣泛使用。近年來，作為在一行動裝置(諸如一蜂巢式電話，其裝配有一相機及一個人數位助理(PDA))中安裝的固態成像器件，鑑於電力消耗等等而頻繁地使用CMOS固態成像器件(其供應電壓係低的)。
在CMOS固態成像器件中，單位像素形成為具有用作一光電轉換器之一光電二極體及複數個像素電晶體。該CMOS固態成像器件具有：一像素陣列(像素區域)，其中複數個單位像素依一個二維陣列方式配置；及一周邊電路區域。該複數個像素電晶體係由MOS電晶體形成且由三個電晶體(即，一傳送電晶體、一重設電晶體及一放大電晶體)或四個電晶體(除包含此三個電晶體之外亦進一步包含一選擇電晶體)組成。
已提議多種相關技術固態成像器件作為此一CMOS固態成像器件，其組態為一種將形成藉由配置複數個像素獲得的像素陣列之一半導體晶片電連接至形成一執行信號處理之邏輯電路之一半導體晶片之器件。例如，日本專利公開案第2006-49361號揭示一種半導體模組，藉由將一背照式 影像感測器晶片(對於各像素單元，其具有一微墊)連接至一信號處理晶片(其具有一信號處理電路及由一微凸塊之一微墊)而獲得該半導體模組。
WO 2006/129762揭示一種半導體影像感測器模組，藉由堆疊包含一影像感測器之一第一半導體晶片、包含一類比/數位轉換器陣列之一第二半導體晶片及包含一記憶體元件陣列之一第三半導體晶片而獲得該半導體影像感測器模組。該第一半導體晶片係經由作為一導電連接導體之一泵而連接至該第二半導體晶片。該第二半導體晶片係藉由穿透該第二半導體晶片之一穿透接觸件而連接至該第三半導體晶片。
本申請案已提議以下固態成像器件。具體言之，藉由使包含一像素陣列之一半導體晶片區段及包含一邏輯電路之一半導體晶片區段彼此接合而獲得該固態成像器件。允許該固態成像器件達成較高效能使得各自半導體晶片區段可充分運用其等效能，且允許該固態成像器件達成較高大量生產率及成本降低。對於此固態成像器件之製造，兩者處於一半成品狀態之包含該像素陣列之第一半導體晶片區段及包含該邏輯電路之第二半導體晶片區段彼此接合。接著，該第一半導體晶片區段處理成一薄膜形狀且此後該像素陣列連接至該邏輯電路。藉由形成由以下組件組成的一連接互連件而建置連接：一連接導體，其連接至該第一半導體晶片區段之必備互連件；一穿透連接導體，其穿透該 第一半導體晶片區段且連接至該第二半導體晶片區段之必備互連件；及一耦合導體，其連結兩個連接導體。此後，藉由接合獲得的此組件處理成一製成品狀態且變成一晶片以組態為一背照式固態成像器件。
同時，作為用於藉由接合第一半導體晶片區段及第二半導體晶片區段獲得的上文描述的固態成像器件之一新技術，已設想一種不是藉由使用穿透連接導體之電連接方法但藉由引導銅(Cu)電極至兩個半導體晶片區段之表面而建置連接之方法。
圖22展示作為此技術之一實例之一固態成像器件。本實例之一背照式CMOS固態成像器件121組態為接合一第一半導體晶片區段122及一第二半導體晶片區段123之一裝置。在該第一半導體晶片區段122中，形成由一有效像素區域125及輸出一光學參考黑階之一光學黑區126組成的一像素陣列。在該第二半導體晶片區段123中，形成用作周邊電路之一邏輯電路127。
在第一半導體晶片區段122中，在由矽形成處理成一薄膜形狀之一第一半導體基板131中形成像素陣列124，其中以一矩陣二維地配置各包含用作一光電轉換器之一光電二極體PD及複數個像素電晶體Tr1及Tr2之複數個像素。在該半導體基板131之一前表面131a側上形成一多層佈線層134，其中藉由介入一層間絕緣膜112而安置由複數個層(例如，在此實例中為五層)之金屬M1至M5形成的互連件133[133a至133d]及142。銅(Cu)互連件用作為互連件133及 142。在該半導體基板131之背表面側上，藉由介入一絕緣膜135而形成覆蓋光學黑區126上之區域之一擋光膜136。此外，藉由介入一平面膜130而形成一彩色濾光器138及一晶片上透鏡139。
在圖22中，像素電晶體Tr1及Tr2展示為複數個像素電晶體之代表。儘管圖22示意地展示像素陣列124之像素，但是在圖23中展示一個像素之細節。在第一半導體晶片122中，在處理成一薄膜形狀之半導體基板131中形成光電二極體PD。例如，該光電二極體PD在基板表面側上具有一n型半導體區域135及一p型半導體區域136。在用以組態像素之基板表面上，藉由介入閘極絕緣膜而形成閘極電極137，且像素電晶體Tr1及Tr2各由該閘極電極137以及一對源極及汲極區域138形成。相鄰於該光電二極體PD之像素電晶體Tr1等效於一浮動擴散區FD。由一元件隔離區域139隔離各單位像素。
在第一半導體晶片區段122之多層佈線層134中，經由導電通孔141而在對應像素電晶體與互連件133之間及在彼此相鄰的上層與下層之互連件133之間建置連接。此外，由第五層金屬M5形成的連接互連件142經形成以面向第二半導體晶片區段123之一接合表面。該連接互連件142係經由該導電通孔141而連接至由第四層金屬M4形成的必備互連件133d。
在第二半導體晶片區段123中，在用作由矽形成的一第二半導體基板143中之各晶片區段之區域中形成用作周邊 電路之邏輯電路127。由包含一CMOS電晶體之複數個MOS電晶體Tr11至Tr14形成該邏輯電路127。在該半導體基板143之前表面側上，形成一多層佈線層147，其中藉由介入一層間絕緣膜144而安置由複數個層(例如，在此實例中為四層)金屬M11至M14形成的互連件145[145a至145c]及一連接互連件146。銅(Cu)互連件用作為該等互連件145。
在圖22中，MOS電晶體Tr11至Tr14展示為邏輯電路127之複數個MOS電晶體之代表。儘管圖22示意地展示該等MOS電晶體Tr11至Tr14，但是在圖24中展示(例如)MOS電晶體Tr11及Tr12之細節。在第二半導體晶片區段123中，該等MOS電晶體Tr11及Tr12之各者經形成以在半導體基板143之前表面側上之一半導體井區域中具有一對源極及汲極區域149以及藉由介入一閘極絕緣膜而形成的一閘極電極151。由一元件隔離區域152隔離該等MOS電晶體Tr11及Tr12之各者。
在第二半導體晶片區段123之多層佈線層147中，經由導電通孔153而在MOS電晶體Tr11至Tr14與互連件145之間及在彼此相鄰的上層與下層之互連件145之間建置連接。此外，由第四層金屬M14形成的連接互連件146經形成以面向第一半導體晶片區段122之接合表面。該連接互連件146係經由該導電通孔153而連接至由第三層金屬M13形成的必備互連件145c。
第一半導體晶片區段122及第二半導體晶片區段123係依使得其等各自多層佈線層134及147彼此相對且面向接合表 面之連接互連件142及146彼此直接接合之方式而彼此電連接。接合附近的層間絕緣膜154係由用於防止Cu互連件之Cu擴散之一Cu擴散障壁絕緣膜形成。
順便提一下，已證明在上文描述的固態成像器件121中，歸因於來自邏輯電路127中之MOS電晶體之熱載子之光發射入射在像素陣列側上且此光入射致使暗電流及隨機雜訊。因此，需要在形成該像素陣列之第一半導體晶片區段122與形成邏輯電路之第二半導體晶片區段123之間提供一擋光層。在圖22中，在該第一半導體晶片區段122之多層佈線層134中，一擋光層155形成為與互連件133分開。
為了在第一半導體晶片區段122與第二半導體晶片區段123之間形成擋光層155，有必要形成該擋光層155且實行電隔離及互連件形成以在該第一半導體晶片區段與該第二半導體晶片區段之間佈線，使得步驟數目變大。此外，該擋光層155需具有一足夠大膜厚度以減弱光。此擋光層155之存在增大藉由接合該第一半導體晶片區段122及該第二半導體晶片區段123獲得的整個半導體晶片之厚度且延伸電互連件形成之距離。此在互連件形成中增大技術難度且致使諸如固態成像器件之製造良率降低之問題。
本揭示內容已鑑於上文背景而產生且提供一種抑制整個半導體晶片之厚度、抑制歸因於來自一電晶體之熱載子之光發射之不利效果及允許步驟數目減少之固態成像器件及其製造方法。
本揭示內容亦提供一種可應用於(例如)包含此一固態成 像器件之一相機之電子裝置。
根據本揭示內容之一實施例，提供一種固態成像器件，其包含：一層壓半導體晶片，其經組態以藉由使兩個或兩個以上半導體晶片區段彼此接合且藉由依使多層佈線層彼此相對且彼此電連接之方式而使形成一像素陣列及一多層佈線層之至少一第一半導體晶片區段與形成一邏輯電路及一多層佈線層之一第二半導體晶片區段彼此接合而獲得；及一擋光層，其經組態以在該第一半導體晶片區段與該第二半導體晶片區段之間的接合附近由相同於該第一半導體晶片區段及該第二半導體晶片區段之一者或兩者之一經連接互連件層之層之一導電膜形成。該固態成像器件組態為一背照式固態成像器件。
在根據本揭示內容之實施例之固態成像器件中，該擋光層係在該第一半導體晶片區段與該第二半導體晶片區段之間的接合附近由相同於該第一半導體晶片區段及該第二半導體晶片區段之一者或兩者之該經連接互連件層之該導電膜形成。因此，由該擋光層防止歸因於來自邏輯電路之一電晶體之熱載子之發射光，且抑制發射光入射在像素陣列側上。此外，亦抑制繼該接合之後的整個半導體晶片之厚度。
根據本揭示內容之另一實施例，提供一種固態成像器件之製造方法。該方法包含：在用作一第一半導體晶圓中之一第一半導體晶片區段之一區域中形成至少一像素陣列及一多層佈線層；在用作一第二半導體晶圓中之一第二半導 體晶片區段之一區域中形成至少一邏輯電路及一多層佈線層。該方法亦包含：在該第一半導體晶圓及該第二半導體晶圓之一者或兩者之該多層佈線層中由相同於一經連接互連件層之層之一導電膜形成一擋光層。該方法進一步包含：依使得該第一半導體晶圓及該第二半導體晶圓之該等多層佈線層彼此相對且兩個晶圓之互連件彼此電連接之方式而使包含至少該第一半導體晶圓及該第二半導體晶圓之兩個或兩個以上半導體晶圓彼此接合；將該第一半導體晶圓處理成一薄膜形狀；及將該等接合半導體晶圓處理成一晶片。
在根據本揭示內容之實施例之一固態成像器件之製造方法中，在該第一半導體晶圓及該第二半導體晶圓之一者或兩者之多層佈線層中形成由相同於經連接互連件層之導電膜形成的擋光層。此外，該第一半導體晶圓及該第二半導體晶圓彼此接合使得其等各自多層佈線層彼此相對且兩個晶圓之互連件彼此電連接。此實現製造具有以下特徵之一固態成像器件。具體言之，抑制繼該接合之後的整個半導體晶片之厚度。此外，由該擋光層擋住歸因於來自邏輯電路之一電晶體之熱載子之發射光且抑制發射光入射在像素陣列側上。
根據本揭示內容之進一步實施例，提供一種電子裝置，其包含：一固態成像器件；一光學系統，其引導入射光至該固態成像器件之光電轉換器；及一信號處理電路，其處理該固態成像器件之一輸出信號。該固態成像器件組態為 根據本揭示內容之上文描述的實施例之固態成像器件。
根據本揭示內容之實施例之電子裝置包含具有上文描述的組態之固態成像器件作為其固態成像器件。因此，在該固態成像器件中，抑制繼接合之後的整個半導體晶片之厚度。此外，由擋光層擋住歸因於來自邏輯電路之一電晶體之熱載子之發射光且抑制發射光入射在像素陣列側上。
根據本揭示內容之實施例之固態成像器件及其製造方法可抑制整個半導體晶片之厚度且抑制歸因於來自一電晶體之熱載子之光發射之不利效果。此外，根據本揭示內容之實施例之固態成像器件及其製造方法實現減少製造步驟數目。
根據本揭示內容之實施例之電子裝置包含一固態成像器件，該固態成像器件係基於抑制歸因於來自一電晶體之熱載子之光發射之不利效果之接合晶片。此可提供一種電子裝置，諸如一高品質相機。
下文將描述用於實行本揭示內容之技術之模式(後文中稱為實施例)。描述次序如下。
1.CMOS固態成像器件之示意組態實例
2.第一實施例(固態成像器件之組態實例及其製造方法實例)
3.第二實施例(固態成像器件之組態實例及其製造方法實例)
4.第三實施例(電子裝置之組態實例)
<1.CMOS固態成像器件之示意組態實例>
圖1展示應用於本揭示內容之一實施例之一半導體器件之一CMOS固態成像器件之示意組態。此CMOS固態成像器件應用於各自實施例之固態成像器件。如在圖1中展示，本實例之一固態成像器件1具有：一像素陣列(所謂的像素區域)3，其中依一個二維陣列方式規則地配置各包含一光電轉換器之複數個像素2；及一周邊電路區段，其在一半導體基板11(例如，一矽基板)上。例如，該像素2具有：一光電二極體，其用作該光電轉換器；及複數個像素電晶體(所謂的MOS(金屬氧化物半導體)電晶體)。例如，可由三個電晶體(即，一傳送電晶體、一重設電晶體及一放大電晶體)組態該複數個像素電晶體。替代地，亦可能添加一選擇電晶體以由四個電晶體組態該等像素電晶體。單位像素之等效電路相似於一正常電路且因此省略其詳細描述。該像素2可組態為一單位像素。該像素2亦可能具有一共用像素結構。此像素共用結構係由複數個光電二極體、複數個傳送電晶體、一共用浮動擴散區及其他像素電晶體之一共用各自者組成。即，在共用像素中，複數個單位像素之光電二極體及傳送電晶體共用其他像素電晶體之一各自者。
周邊電路區段具有一垂直驅動電路4、行信號處理電路5、一水平驅動電路6、一輸出電路7、一控制電路8等等。
控制電路8接收一輸入時脈及資料以排序操作模式等等，且輸出固態成像器件之內部資訊之資料等等。具體言 之，該控制電路8基於一垂直同步信號、一水平同步信號及一主控時脈而產生一時脈信號及一控制信號以用作操作垂直驅動電路4、行信號處理電路5、水平驅動電路6等等之基礎。該控制電路8輸入此等信號至該垂直驅動電路4、該行信號處理電路5、該水平驅動電路6等等。
例如，垂直驅動電路4組態有一移位暫存器。該垂直驅動電路4選擇一像素驅動互連件且供應用於驅動像素之一脈衝給該選定像素驅動互連件以在一逐列基礎上驅動像素。具體言之，該垂直驅動電路4在一逐列基礎上循序地在垂直方向上對像素陣列3之各自像素2執行選擇性掃描且基於取決於(例如)在用作各像素2之光電轉換器之光電二極體中之經接收光之量而產生的一信號電荷經由垂直信號線9而供應一像素信號給行信號處理電路5。
例如，行信號處理電路5經安置用於像素2之各行且在一各像素行基礎上在列上執行信號處理，諸如對來自該等像素2之信號輸出之雜訊移除。具體言之，該等行信號處理電路5執行信號處理，諸如用於移除特定於該像素2之固定型樣雜訊之CDS(相關雙重取樣)、信號放大及AD(類比對數位)轉換。在該等行信號處理電路5之輸出階段處，一水平選擇開關(未展示)經提供以連接至一水平信號線10。
例如，水平驅動電路6組態有一移位暫存器。該水平驅動電路6循序地輸出一水平掃描脈衝以藉此繼而選擇行信號處理電路5之各者且使像素信號自該等行信號處理電路5之各者輸出至水平信號線10。
輸出電路7對經由水平信號線10自各行信號處理電路5循序地供應的信號執行信號處理且輸出所得信號。例如，在一些情況下該輸出電路7僅執行緩衝，且在其他情況下執行黑階調整、行變動校正、多種數位信號處理等。輸入/輸出終端機12與外界交換信號。
圖2A至圖2C展示根據本揭示內容之實施例之一相關技術CMOS固態成像器件及CMOS固態成像器件之基本示意組態。如在圖2A中展示，藉由在一半導體晶片162上安裝一像素陣列163、一控制電路164及一邏輯電路165以供信號處理而組態一相關技術CMOS固態成像器件161。正常情況下，由該像素陣列163及該控制電路164組態一影像感測器166。相比之下，如在圖2B中展示，在根據本揭示內容之一實施例之一CMOS固態成像器件20中，在一第一半導體晶片區段22中安裝一像素陣列23及一控制電路24，且在一第二半導體晶片區段26中安裝包含用於信號處理之一信號處理電路之一邏輯電路25。該第一半導體晶片區段22及該第二半導體晶片區段26彼此電連接以組態該CMOS固態成像器件20作為一半導體晶片。如在圖2C中展示，在根據本揭示內容之另一實施例之一CMOS固態成像器件21中，在該第一半導體晶片區段22中安裝該像素陣列23，且在該第二半導體晶片區段26中安裝該控制電路24及包含該信號處理電路之邏輯電路25。第一半導體晶片區段22及該第二半導體晶片區段26彼此電連接以組態該CMOS固態成像器件21作為一半導體晶片。
亦可能藉由取決於一CMOS固態成像器件之組態而使三個或三個以上半導體晶片區段彼此接合而組態該CMOS固態成像器件，儘管在圖中未展示。例如，亦可能藉由添加包含一記憶體元件陣列之一半導體晶片區段、包含另一電路元件之一半導體晶片區段等等(除上文描述的第一半導體晶片區段及第二半導體晶片區段之外)且使三個或三個以上半導體晶片區段彼此接合而組態一CMOS固態成像器件為一晶片。
<2.第二實施例> [固態成像器件之組態實例]
圖3展示根據本揭示內容之一實施例之一固態成像器件，具體言之根據本揭示內容之一第一實施例之一背照式CMOS固態成像器件。根據該第一實施例之一固態成像器件31具有一層壓半導體晶片32，藉由接合形成像素陣列23及控制電路24之第一半導體晶片區段22及形成邏輯電路25之第二半導體晶片區段26而獲得該層壓半導體晶片32，此相似於在圖2B中所展示。該第一半導體晶片區段22係依使得待於後文描述的其等各自多層佈線層彼此相對且連接互連件彼此直接接合之方式而接合至該第二半導體晶片區段26。
在第一半導體晶片區段22中，在由矽形成處理成一薄膜形狀之一第一半導體基板33中形成一像素陣列160，其中以一矩陣二維地配置各包含用作光電轉換器之一光電二極體PD及複數個像素電晶體Tr1及Tr2之複數個像素。此外， 在該半導體基板33上形成組態控制電路24之複數個MOS電晶體，儘管在圖中未展示。在該半導體基板33之一前表面33a側上形成一多層佈線層37，其中藉由介入一層間絕緣膜34而安置由複數個層(例如，在此實例中為五層)之金屬M1至M5形成的互連件35[35a至35d]及36。藉由一雙重鑲嵌方法形成的銅(Cu)互連件用作為互連件35及36。在該半導體基板33之背表面側上，藉由介入一絕緣膜38而形成覆蓋一光學黑區41上之區域之一擋光膜39。此外，藉由介入一平面膜43而在一有效像素區域42上形成一彩色濾光器44及一晶片上透鏡45。亦可能亦在該光學黑區41上形成該晶片上透鏡45。
在圖3中，像素電晶體Tr1及Tr2展示為複數個像素電晶體之代表。儘管圖3示意地展示像素陣列160之像素，但是在圖4中展示一像素之細節。在第一半導體晶片22中，在處理成一薄膜形狀之半導體基板33中形成光電二極體PD。例如，該光電二極體PD在基板表面側上具有一n型半導體區域46及一p型半導體區域47。在用以組態像素之基板表面上，各藉由介入閘極絕緣膜而形成閘極電極48，且像素電晶體Tr1及Tr2各由該閘極電極48以及一對源極及汲極區域49形成。相鄰於該光電二極體PD之像素電晶體Tr1等效於一浮動擴散區FD。由一元件隔離區域51隔離各單位像素。例如，該元件隔離區域51形成為一淺渠溝隔離(STI)結構，藉由在基板中形成的渠溝中埋入一絕緣膜(諸如SiO2)而獲得該淺渠溝隔離(STI)結構。
在第一半導體晶片區段22之多層佈線層37中，經由導電通孔52而在對應像素電晶體與互連件35之間及在彼此相鄰的上層與下層之互連件35之間建置連接。此外，由第五層金屬M5形成的連接互連件36經形成以面向第二半導體晶片區段26之一接合表面40。該連接互連件36係經由該導電通孔52而連接至由第四層金屬M4形成的必備互連件35d。
在第二半導體晶片區段26中，在用作由矽形成的一第二半導體基板54中之各晶片區段之區域中形成用作周邊電路之一邏輯電路55。由包含一CMOS電晶體之複數個MOS電晶體Tr11至Tr14形成該邏輯電路55。在該半導體基板54之前表面側上，形成一多層佈線層59，其中藉由介入一層間絕緣膜56而安置由複數個層(例如，在此實例中為四層)金屬M11至M14形成的互連件57[57a至57c]及58。藉由雙重鑲嵌方法之銅(Cu)互連件用作為該等互連件57及58。
在圖3中，MOS電晶體Tr11至Tr14展示為邏輯電路55之複數個MOS電晶體之代表。儘管圖3示意地展示該等MOS電晶體Tr11至Tr14，但是在圖5中展示(例如)MOS電晶體Tr11及Tr12之細節。在第二半導體晶片區段26中，該等MOS電晶體Tr11及Tr12之各者經形成以在半導體基板54之前表面側上之一半導體井區域中具有一對源極及汲極區域61以及藉由介入一閘極絕緣膜而形成的一閘極電極62。由(例如)具有STI結構之一元件隔離區域63隔離該等MOS電晶體Tr11及Tr12之各者。
在第二半導體晶片區段26之多層佈線層59中，經由導電 通孔64而在MOS電晶體Tr11至Tr14與互連件57之間及在彼此相鄰的上層與下層之互連件57之間建置連接。此外，由第四層金屬M14形成的連接互連件58經形成以面向第一半導體晶片區段22之接合表面40。該連接互連件58係經由該導電通孔64而連接至由第三層金屬M13形成的必備互連件57c。
第一半導體晶片區段22及第二半導體晶片區段26係依使得其等各自多層佈線層37及59彼此相對且面向接合表面40之連接互連件36及58彼此直接接合之方式而彼此電連接。接合附近的層間絕緣膜66係由一Cu擴散障壁絕緣膜(其用於防止Cu互連件之Cu擴散)及一絕緣膜(其不具有如在一後文待描述製造方法中展示的Cu擴散障壁特性)之組合形成。藉由熱擴散接合而實行由Cu互連件形成的連接互連件36與58之間的直接接合。藉由電漿接合或一黏附劑而實行在既不存在連接互連件36也不存在連接互連件58之接合表面處之絕緣膜66之間的接合。
在本實施例中，特定言之如在圖3及圖6中展示(主要部件之放大圖)在第一半導體晶片區段22與第二半導體晶片區段26之間的接合附近形成由相同於連接互連件層之導電膜形成的一擋光層68。本實施例之該擋光層68係由一擋光組件71(其由相同於該第一半導體晶片區段22之連接互連件36層之金屬M5形成)及一擋光組件72(其由相同於該第二半導體晶片區段26之連接互連件58層之金屬M14形成)形成。在此情況下，如在圖7A至圖7C中展示，該等擋光組 件71或72之一者(即，在本實例中該擋光組件71)形成為在俯視圖(見圖7A)中之垂直及水平方向上具有依預定間距之複數個孔隙73之一形狀。此外，其他擋光組件72形成為在俯視圖(見圖7B)中覆蓋該擋光組件71之孔隙73之點之一形狀。該擋光層68經組態使得擋光組件71與擋光組件72兩者依諸如在俯視圖中(見圖7C)中均勻地覆蓋表面之狀態彼此重疊。
擋光組件71及覆蓋該擋光組件71之孔隙73之擋光組件72經形成以彼此部分重疊。當連接互連件36及58彼此直接接合時，該擋光組件71及該擋光組件72在同時重疊部分處彼此直接接合。多種形狀可能如該擋光組件71之孔隙73之形狀。在圖中，該等孔隙73之各者形成為一長方形形狀。依一點方式之該擋光組件72具有覆蓋該等孔隙73之一形狀。在圖中，該擋光組件72之各點形成為一長方形形狀，其具有稍微大於該等孔隙73之對應者之一區域。一固定電位(例如，接地電位)較佳施加於擋光層68使得該擋光層68就該電位而言可係穩定。
[固態成像器件之製造方法實例]
圖8至圖16展示根據第一實施例之固態成像器件31之一製造方法實例。圖8至圖10展示使第一半導體晶片區段具有像素陣列之步驟。圖11至圖13展示使第二半導體晶片區段具有邏輯電路之步驟。圖14至圖16展示接合及後續處理之步驟。
首先，如在圖8中展示，在用作(例如)由矽形成的第一 半導體晶圓(後文中，稱為半導體基板)33中之各晶片區段之區域中形成一半導體井區域30，且在此半導體井區域30中形成用作各自像素之光電轉換器之光電二極體PD。可首先形成元件隔離區域51(見圖4)，儘管在圖中未展示。各光電二極體PD經形成以在該半導體井區域30之深度方向上延伸。在兩者組態像素陣列160之有效像素區域42及光學黑區41中形成該等光電二極體PD。
此外，在半導體井區域30之前表面側上形成組態各自像素之複數個像素電晶體。例如，可由一傳送電晶體、一重設電晶體、一放大電晶體及一選擇電晶體組態該等像素電晶體。在此，像素電晶體Tr1及Tr2展示為如上文描述的代表。該等像素電晶體Tr1及Tr2之各者具有該對源極及汲極區域以及藉由介入閘極絕緣膜形成的閘極電極，儘管在圖中未展示。
在半導體基板33之前表面側上，藉由介入層間絕緣膜34而形成由複數個層(即，在本實例中為四層)之金屬M1至M4形成的互連件35[35a、35b、35c及35d](包含導電通孔52)。可藉由一雙重鑲嵌方法而形成該等互連件35。具體言之，在該層間絕緣膜34中藉由一通孔優先程序而同時形成一連接孔及一互連渠溝，且一Cu擴散障壁金屬膜(其用於防止Cu擴散)及一Cu晶種膜形成。此後，藉由一電鍍方法而埋入一Cu材料層。Cu擴散障壁金屬膜之實例包含Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN膜及含有此等材料之合金膜。隨後，藉由化學機械拋光(CMP)方法而移除 過多Cu材料層，使得形成具平面導電通孔之一Cu互連單石。此後，沈積Cu擴散障壁絕緣膜，儘管在圖中未展示。例如，可使用SiN、SiC、SiCN或SiON或如樹脂之苯環丁烯(BCB：黏附劑)之一絕緣膜作為Cu擴散障壁絕緣膜。藉由重複此步驟，形成由四層之金屬M1至M4形成的互連件35a至35d。
接著如在圖9中展示，循序地形成不具有Cu擴散障壁特性之一第一絕緣膜76及不具有Cu擴散障壁特性之一第二絕緣膜77及一Cu擴散障壁絕緣膜75。該第一絕緣膜76及該第二絕緣膜77係由一SiO2膜、一SiCOH膜等形成。例如，如上文描述可使用SiN、SiC、SiCN或SiON或如樹脂之苯環丁烯(BCB：黏附劑)之一絕緣膜作為該Cu擴散障壁絕緣膜75。該Cu擴散障壁絕緣膜75、該第一絕緣膜76及該第二絕緣膜77等效於層間絕緣膜34。隨後，最外面的Cu擴散障壁絕緣膜75、該第二絕緣膜77及該第一絕緣膜76經圖案化以藉由一通孔優先程序藉由使用微影術及蝕刻技術而選擇性地打開通孔80。此後，該第二絕緣膜77經圖案化以選擇性地形成孔隙78及79。即，該等膜經圖案化以在對應於應形成擋光組件71之部件處具有孔隙78(除孔隙73之外的部件)，在對應於應形成連接互連件36之部件處具有孔隙79，且具有該等通孔80。
接著如在圖10中展示，藉由使用如上文描述之雙重鑲嵌方法在孔隙78及79及通孔80中埋入一Cu材料而形成具有孔隙73之擋光組件71、連接至互連件35d之導電通孔52及連 接互連件36。該擋光組件71及該連接互連件36係由第五層金屬M5形成。藉此，多層佈線層37係由互連件35a至35d、該連接互連件36、該擋光組件71形成。該等互連件35a至35d、該連接互連件36、該擋光組件71係由金屬M1至M5、層間絕緣膜34、Cu擴散障壁絕緣膜75、第一絕緣膜76及第二絕緣膜77形成。由第四層金屬M4形成連接至該連接互連件36之一互連件35d1經形成以充分延伸至該擋光組件71側且具有諸如與該擋光組件71重疊的一區域，使得可防止來自邏輯電路側之發射光洩漏至光電二極體PD側。
擋光組件71形成為具有孔隙73之一圖案之原因如下。若在該擋光組件71中之Cu圖案之區域設定為大的，則歸因於在化學機械拋光(CMP)中凹陷而產生一凹槽。因此，在基板之間的接合中產生一間隙且未獲得足夠黏附。替代地，若緊黏附之壓力設定為高使得可防止間隙產生，則歸因於應變之基板之間的失準變大且圖案之間的對準變難。因此，孔隙73經提供以限制擋光組件71之區域使得可防止凹槽產生。
擋光組件71直接接觸第二半導體晶片區段側上之接合表面中不存在Cu膜之表面。因此，Cu擴散障壁絕緣膜75可適合作為面向第一半導體晶片區段中之接合表面之層間絕緣膜。
同時，如在圖11中展示，在用作(例如)由矽形成的第二半導體晶圓(後文中，稱為半導體基板)54中之各晶片區段 之區域中形成一半導體井區域50。在此半導體井區域50中形成組態邏輯電路55之複數個MOS電晶體Tr11至Tr14。在此，該等MOS電晶體Tr11至Tr14表示為如上文描述的代表。可首先形成元件隔離區域63(見圖5)，儘管在圖中未展示。
在半導體基板54之前表面側上，藉由介入層間絕緣膜56而形成由複數個層(即，在本實例中為三層)之金屬M11至M13形成的互連件57[57a、57b及57c]，包含導電通孔64。可藉由雙重鑲嵌方法而形成該等互連件57。具體言之，在該層間絕緣膜56中藉由一通孔優先程序而同時形成一連接孔及一互連渠溝，且形成用於防止Cu擴散之一Cu擴散障壁金屬膜及一Cu晶種膜。此後，藉由一電鍍方法而埋入一Cu材料層。Cu擴散障壁金屬膜之實例包含Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN膜及含有此等材料之合金膜。隨後，藉由一化學機械拋光(CMP)方法而移除過多Cu材料層，使得形成具有平面導電通孔之一Cu互連單石。此後，沈積該Cu擴散障壁絕緣膜，儘管在圖中未展示。例如，可使用SiN、SiC、SiCN或SiON或如樹脂之苯環丁烯(BCB：黏附劑)之一絕緣膜作為該Cu擴散障壁絕緣膜。藉由重複此步驟，形成由三層之金屬M11至M13形成的互連件57a至57c。
接著如在圖12中展示，循序地形成不具有Cu擴散障壁特性之一第一絕緣膜82、不具有Cu擴散障壁特性之一第二絕緣膜83及一Cu擴散障壁絕緣膜81。該第一絕緣膜82及該第 二絕緣膜83係由SiO2膜、SiCOH膜等形成。例如，如上文描述可使用SiN、SiC、SiCN或SiON或如樹脂之苯環丁烯(BCB：黏附劑)之一絕緣膜作為該Cu擴散障壁絕緣膜81。該Cu擴散障壁絕緣膜81、該第一絕緣膜82及該第二絕緣膜83等效於層間絕緣膜56。隨後，最外面的Cu擴散障壁絕緣膜81、該第二絕緣膜83及該第一絕緣膜82經圖案化以藉由一通孔優先程序藉由使用微影術及蝕刻技術而選擇性地打開通孔86。此後，該第二絕緣膜83經圖案化以選擇性地形成孔隙84及85。在諸如覆蓋第一半導體晶片側之擋光組件71之孔隙73之位置處形成孔隙84。此孔隙84較佳經形成以具有諸如覆蓋該擋光組件71之孔隙73且與該擋光組件71部分重疊之一大小，使得當後來第一半導體基板接合至第二半導體基板時可防止歸因於接合失準之光洩漏。
即，膜經圖案化以在對應於應形成擋光組件72之部件處具有孔隙84，在對應於應形成連接互連件58之部件處具有孔隙85，且具有通孔86。
接著如在圖13中展示，藉由使用如上文描述之雙重鑲嵌方法在孔隙84及85及通孔86中埋入一Cu材料而形成具有一點形狀之擋光組件72、連接至互連件57c之導電通孔64及連接互連件58。該擋光組件72及該連接互連件58係由第四層金屬M14形成。藉此，多層佈線層59係由互連件57a至57c、該連接互連件58、該擋光組件72形成。該等互連件57a至57c、該連接互連件58、該擋光組件72係由金屬M11至M14、層間絕緣膜56、Cu擴散障壁絕緣膜81、第一絕緣 膜82及第二絕緣膜83形成。
接著如在圖14中展示，第一半導體基板33係依使得其等各自多層佈線層彼此相對且連接互連件36及58兩者直接接觸且彼此電連接之方式而接合至第二半導體基板54。即，該第一半導體基板33及該第二半導體基板54彼此實體接合且電連接。此時，擋光組件71及擋光組件72亦在重疊部分處彼此直接接合。具體言之，藉由熱處理而執行該連接互連件36與該連接互連件58之間及該擋光組件71與該擋光組件72之間的熱擴散接合。此時，熱處理溫度可設定至約100℃至500℃。此外，作為層間絕緣膜之絕緣膜經受表面處理且藉由電漿接合或黏附劑而彼此接合。該等連接互連件36及58以及該等擋光組件71及72之Cu表面容易被氧化。亦可能執行還原處理以在接合之前移除Cu表面上之氧化膜。例如，可由氫氣、氫及氬之混合氣體、氫電漿、氨電漿、氬電漿或類似物執行還原處理。
接著如在圖15中展示，第一半導體基板33接地且藉由使用CMP方法或類似方法而自待處理成一薄膜形狀之背表面側拋光，保留光電二極體PD之所要膜厚度。
接著如在圖16中展示，藉由介入絕緣膜38而在處理成一薄膜形狀之基板表面上形成覆蓋對應於光學黑區41之光電二極體PD上之區域之擋光膜39。此外，藉由介入平面膜43而在對應於有效像素區域42之光電二極體PD上形成彩色濾光器44及晶片上透鏡45。
隨後，執行將接合的第一半導體基板33及第二半導體基 板54分離成各自晶片之切削，使得獲得在圖3中展示的預期固態成像器件31。
作為用作擋光組件71及72、連接互連件36及58以及相同於其等之層之互連件之金屬M5至M14，具有高導電及高擋光能力且容易接合之一材料係較佳的。可使用一單一材料(諸如Al、W、Ti、Ta、Mo或Ru或一合金)作為具有此等特性(除Cu之外)之一材料。
較佳取決於涉及光發射之第二半導體晶片區段26側上之光波長而判定擋光層68之膜厚度(即，在本實例中擋光組件71及72之膜厚度)。在本實施例中，應擋住自該第二半導體晶片區段26之MOS電晶體之熱載子發射的光。因此，應考量具有一約1 μm波長之光而設計擋光層厚度。例如，擋光層68之膜厚度及因此擋光組件71及72之膜厚度可設定至約50 nm至800 nm。
圖17展示在特定膜厚度下透射率對關於Cu、Ta、Ti、Ru、W及AlSi之光波長。一曲線a1對應於具有一50 nm膜厚度之一Cu膜。一曲線b1對應於具有一50 nm膜厚度之一Ta膜。一曲線c1對應於具有一50 nm膜厚度之一Ti膜。一曲線d1對應於具有一62 nm膜厚度之一Ru膜。一曲線e1對應於具有一60 nm膜厚度之一W膜。一曲線f1對應於具有一60 nm膜厚度之一AlSi膜。基於圖17之圖表，可選擇適合於擋住具有一300 nm至1 μm波長之光之一金屬膜。
圖18展示在特定光波長下透射率對關於Cu、Ta、Ti、Ru及W之膜厚度。一直線a2展示在一575 nm波長下一Cu膜之 特性。一直線b2展示在一700 nm波長下一Ta膜之特性。一直線c2展示在一700 nm波長下一Ti膜之特性。一點d2展示在一700 nm波長下一Ru膜之特性。一直線e2展示在一700 nm波長下一W膜之特性。基於圖18之圖表，可選擇用以獲得所要擋光率之各自金屬膜之膜厚度。同樣在歸因於來自一電晶體之熱載子擋住近似一1 μm波長之發射光之情況下，可藉由一相似方法而選擇膜厚度。
在根據第一實施例之固態成像器件31及其製造方法中，在第一半導體晶片區段22與第二半導體晶片區段26之間的接合附近形成由相同於連接互連件36及58之層之金屬M5及M14形成的擋光層68。此擋光層68可抑制在該第一半導體晶片區段22之像素陣列上歸因於來自該第二半導體晶片區段26之邏輯電路55之MOS電晶體之熱載子之發射光之入射。因此，抑制歸因於熱載子之光發射之不利效果，且因此可抑制暗電流及隨機雜訊。
因為擋光層68係由相同於連接互連件36及58之層之金屬M5及M14形成，故整個接合半導體晶片之厚度可設定為小於圖22之相關技術實例，且可進一步減小固態成像器件31之厚度。此可在不增大整個半導體晶片之厚度之情況下提供具有較少暗電流及隨機雜訊之一固態成像器件。
在第一半導體晶片區段22中，由金屬M4形成經由導電通孔52而連接至連接互連件36之互連件35d1經形成以延伸至擋光組件71側且與該擋光組件71重疊。此可防止來自第二半導體晶片區段26之發射光透過一間隙而洩漏至像素陣 列。
在製造方法中，可同時形成互連件、連接互連件及擋光層。因此，達成製造步驟數目減少、遮罩步驟減少及材料成本降低，且可依低成本製造具有較少暗電流及隨機雜訊之一固態成像器件。在圖9之步驟中形成通孔80中，可容易形成通孔80，此係因為通孔之縱橫比低於圖22之相關技術實例。
在第一半導體基板33與第二半導體基板54之間的接合中，以一高面積比獲得所謂的金屬間接合(諸如連接互連件之間的接合及擋光組件之間的接合)。因此，獲得高接合強度，且抑制歸因於膜分離之異常。因此，可依一高良率製造一固態成像器件。
具有一大面積之金屬層(即，連接互連件36及58以及擋光層68)存在於第一半導體晶片區段22與第二半導體晶片區段26之間。因此，可分散來自邏輯電路55之熱輻射且可抑制在像素陣列側上溫度之上升。因此，可能提供當操作溫度上升時免於特性劣化(諸如像素陣列之暗電流)之一固態成像器件。
擋光層68係由一側具有孔隙73之擋光組件71及另一側具有覆蓋孔隙73之點之一形狀之擋光組件72形成。歸因於此特徵，擋光組件71及擋光組件72兩者之面積可設定為小的。因此，不產生歸因於在形成擋光組件中化學機械拋光(CMP)之一凹槽，此提供半導體晶片區段22與26兩者之間的有利接合。
[擋光層之修改實例]
多種形狀可能如第一半導體晶片區段22側上之擋光組件及第二半導體晶片區段26側上之擋光組件之形狀。圖19A至圖19C展示擋光層之一修改實例。該第一半導體晶片區段22側上之一擋光組件88形成為具有一必備寬度W1且依一必備間隔t1配置的複數個條帶之一形狀(見圖19A)。該第二半導體晶片區段26側上之擋光組件89形成為具有大於上文描述的寬度W1之一必備寬度W2(>W1)且依小於上文描述的間隔t1之一必備間隔t2(<t1)配置的複數個條帶之一形狀(見圖19B)。該擋光組件88之條帶部分之間距設定為等於該擋光組件89之條帶部分。藉由依使得在俯視圖中均勻地覆蓋表面之方式而使條帶方式擋光組件88與條帶方式擋光組件89彼此重疊而形成擋光層68(見圖19C)。具有此一擋光層68之固態成像器件亦具有相同於上文描述的有利效果。
<3.第二實施例> [固態成像器件之組態實例]
圖20展示根據本揭示內容之另一實施例之一固態成像器件，具體言之根據本揭示內容之一第二實施例之一背照式CMOS固態成像器件。在根據該第二實施例之一固態成像器件91中，在第一半導體晶片區段22側上由相同於連接互連件36之層之金屬M5形成一擋光層92。在整個表面上均勻地形成此擋光層92。甚至當歸因於在形成該擋光層92中在化學機械拋光(CMP)中凹陷產生一凹槽(其均勻地跨整個 表面)時，藉由增大緊黏附之壓力而實現接合。
其他組態相同於第一實施例。因此，相同於圖3中之部件被給定相同符號且省略重疊描述。
可在第一半導體晶片區段22及第二半導體晶片區段26之一者或兩者中提供均勻地跨整個表面之擋光層92。
[固態成像器件之製造方法實例]
可基於第一實施例之製造方法而製造根據第二實施例之固態成像器件91，除變更第一實施例之擋光層之圖案形狀之外。
根據第二實施例之固態成像器件91及其製造方法具有相同於上文對於第一實施例描述的有利效果。具體言之，在第一半導體晶片區段22與第二半導體晶片區段26之間的接合附近形成由相同於連接互連件36或/及58之層之金屬M5或/及M14形成的擋光層92。此擋光層92可抑制在該第一半導體晶片區段22之像素陣列上歸因於來自該第二半導體晶片區段26之邏輯電路55之MOS電晶體之熱載子之發射光之入射。因此，抑制歸因於熱載子之光發射之不利效果，且因此可抑制暗電流及隨機雜訊。
因為擋光層92係由相同於連接互連件36或/及58之層之金屬M5或/及M14形成，故整個接合半導體晶片之厚度可設定為小於圖22之相關技術實例，且可進一步減小固態成像器件91之厚度。此可在不增大整個半導體晶片之厚度之情況下提供具有較少暗電流及隨機雜訊之一固態成像器件。
在第一半導體晶片區段22中，由金屬M4形成經由導電通孔52而連接至連接互連件36之互連件35d1經形成以延伸至擋光層92側且與該擋光層92重疊。此可防止來自第二半導體晶片區段26之發射光透過一間隙而洩漏至像素陣列。
在製造方法中，可同時形成互連件、連接互連件及擋光層。因此，達成製造步驟數目減少、遮罩步驟減少及材料成本降低，且可依低成本製造具有較少暗電流及隨機雜訊之一固態成像器件。當在第一半導體晶片區段22側中提供擋光層92時，可容易形成通孔80，此係因為通孔之縱橫比低於圖22之相關技術實例。
在第一半導體基板33與第二半導體基板54之間的接合中，以一高面積比獲得所謂的金屬間接合(諸如連接互連件之間的接合及擋光層之間的接合)。因此，獲得高接合強度，且抑制歸因於膜分離之異常。因此，可依一高良率製造一固態成像器件。
具有一大面積之金屬層(即，連接互連件36及58以及擋光層92)存在於第一半導體晶片區段22與第二半導體晶片區段26之間。因此，可分散來自邏輯電路55之熱輻射且可抑制在像素陣列側上溫度之上升。因此，可能提供當操作溫度上升時免於特性劣化(諸如像素陣列之暗電流)之一固態成像器件。
上文描述的各自實施例亦可採用圖2C之組態。
上文描述的各自實施例具有兩個半導體晶片區段22及26彼此接合之組態。根據本揭示內容之一實施例之固態成像 器件亦可具有三個或三個以上半導體晶片區段彼此接合之一組態。例如，亦可能由三個半導體晶片區段(即，除具有像素陣列之第一半導體晶片區段及具有邏輯電路之第二半導體晶片區段之外的具有一記憶體電路之一第三半導體晶片區段)組態固態成像器件。在此情況下，該第一半導體晶片區段及該第二半導體晶片區段之至少組態係包含上文描述的擋光層68或92之一組態。
<4.第三實施例> [電子裝置之組態實例]
根據本揭示內容之上文描述的實施例之固態成像器件可應用於電子裝置，諸如以數位相機及視訊攝錄影機為代表的相機系統，具有一成像功能之蜂巢式電話及具有一成像功能之其他裝置。
圖21展示根據本揭示內容之一第三實施例之作為電子裝置之一應用實例之一相機。作為一實例，根據本實施例之相機係可拍攝一靜止影像或一移動影像之一視訊攝錄影機。本實施例之一相機101具有：一固態成像器件102；一光學系統103，其引導入射光至該固態成像器件102之一光接收感測器區段；及一快門器件104。此外，該相機101具有：一驅動電路105，其驅動該固態成像器件102；及一信號處理電路106，其處理該固態成像器件102之一輸出信號。
採用上文描述的各自實施例之任何固態成像器件作為固態成像器件102。光學系統(光學透鏡)103基於來自一對象 之影像光(入射光)而在該固態成像器件102之成像平面上形成一影像。藉此，在該固態成像器件102中累積一信號電荷達一特定週期。該光學系統103可係由複數個光學透鏡組成的一光學透鏡系統。快門器件104控制至該固態成像器件102之光照射之週期及擋光之週期。驅動電路105供應一驅動信號以控制該固態成像器件102之傳送操作及該快門器件104之快門操作。基於自該驅動電路105供應的驅動信號(時序信號)而執行該固態成像器件102之信號傳送。信號處理電路106執行多種信號處理。起因於信號處理之一視訊信號儲存在一儲存媒體(諸如一記憶體)中或輸出至一監測器。
根據第三實施例之電子裝置包含根據本揭示內容之任何上文描述的實施例之背照式固態成像器件。因此，由來自邏輯電路之MOS電晶體之熱載子發射的光不入射在像素陣列側上且可抑制暗電流及隨機雜訊。因此，可提供具高影像品質之電子裝置。例如，可提供具改良式影像品質等等之一相機。
[半導體器件之組態實例]
上文描述的擋光層68及92亦可應用於一半導體器件，藉由使具有一半導體積體電路之兩個半導體晶片區段彼此接合而獲得該半導體器件。例如，具有一第一邏輯電路之一第一半導體晶片及具有一第二邏輯電路之一第二半導體晶片彼此接合以組態一半導體器件，儘管在圖中未展示。該第一邏輯電路及該第二邏輯電路之各者係由複數個MOS電 晶體形成。該第一半導體晶片區段及該第二半導體晶片區段各具有一多層佈線層且經接合使得兩個多層佈線層彼此相對。在此組態中，一擋光層係由相同於如在第一實施例及第二實施例中描述的多層佈線層之互連件之層之金屬形成，且該等金屬彼此直接接觸並彼此機械連接及電連接。
根據此半導體器件，由擋光層擋住由來自一邏輯電路之MOS電晶體之熱載子發射的光且可抑制對其他邏輯電路之不利效果。
具有相似於上文描述的半導體器件之一擋光層之一組態亦可應用於一半導體器件，藉由使具有一邏輯電路之一第一半導體晶片區段及具有一記憶體電路之一第二半導體晶片區段彼此接合而獲得該半導體器件。亦在此半導體器件中，由擋光層擋住由來自該邏輯電路之MOS電晶體之熱載子發射的光且可抑制對該記憶體電路之不利效果。
本揭示內容含有關於在日本專利局於2011年2月8日申請之日本優先專利申請案JP 2011-024954中揭示之標的，該案之全文以引用方式併入本文中。
熟習此項技術者應瞭解可取決於設計需求及其他因素而發生多種修改、組合、子組合及替代，只要多種修改、組合、子組合及替代係在隨附申請專利範圍或其等等效物之範疇內。
1‧‧‧固態成像器件
2‧‧‧像素
3‧‧‧像素陣列/像素區域
4‧‧‧垂直驅動電路
5‧‧‧行信號處理電路
6‧‧‧水平驅動電路
7‧‧‧輸出電路
8‧‧‧控制電路
9‧‧‧垂直信號線
10‧‧‧水平信號線
11‧‧‧半導體基板
12‧‧‧輸入/輸出終端機
20‧‧‧互補金屬氧化物半導體(CMOS)固態成像器件
21‧‧‧互補金屬氧化物半導體(CMOS)固態成像器件
22‧‧‧第一半導體晶片區段
23‧‧‧像素陣列
24‧‧‧控制電路
25‧‧‧邏輯電路
26‧‧‧第二半導體晶片區段
30‧‧‧半導體井區域
31‧‧‧固態成像器件
32‧‧‧層壓半導體晶片
33‧‧‧第一半導體基板
33a‧‧‧半導體基板33之前表面
34‧‧‧層間絕緣膜
35a‧‧‧互連件
35b‧‧‧互連件
35c‧‧‧互連件
35d‧‧‧互連件
35d1‧‧‧互連件
36‧‧‧連接互連件
37‧‧‧多層佈線層
38‧‧‧絕緣膜
39‧‧‧擋光膜
40‧‧‧接合表面
41‧‧‧光學黑區
42‧‧‧有效像素區域
43‧‧‧平面膜
44‧‧‧彩色濾光器
45‧‧‧晶片上透鏡
46‧‧‧n型半導體區域
47‧‧‧p型半導體區域
48‧‧‧閘極電極
49‧‧‧源極及汲極區域
50‧‧‧半導體井區域
51‧‧‧元件隔離區域
52‧‧‧導電通孔
54‧‧‧第二半導體基板
55‧‧‧邏輯電路
56‧‧‧層間絕緣膜
57a‧‧‧互連件
57b‧‧‧互連件
57c‧‧‧互連件
58‧‧‧連接互連件
59‧‧‧多層佈線層
61‧‧‧源極及汲極區域
62‧‧‧閘極電極
63‧‧‧元件隔離區域
64‧‧‧導電通孔
66‧‧‧絕緣膜
68‧‧‧擋光層
71‧‧‧擋光組件
72‧‧‧擋光組件
73‧‧‧孔隙
75‧‧‧銅(Cu)擴散障壁絕緣膜
76‧‧‧第一絕緣膜
77‧‧‧第二絕緣膜
78‧‧‧孔隙
79‧‧‧孔隙
80‧‧‧通孔
81‧‧‧銅(Cu)擴散障壁絕緣膜
82‧‧‧第一絕緣膜
83‧‧‧第二絕緣膜
84‧‧‧孔隙
85‧‧‧孔隙
86‧‧‧通孔
88‧‧‧擋光組件
89‧‧‧擋光組件
91‧‧‧固態成像器件
92‧‧‧擋光層
101‧‧‧相機
102‧‧‧固態成像器件
103‧‧‧光學系統
104‧‧‧快門器件
105‧‧‧驅動電路
106‧‧‧信號處理電路
112‧‧‧層間絕緣膜
121‧‧‧固態成像器件
122‧‧‧第一半導體晶片區段
123‧‧‧第二半導體晶片區段
124‧‧‧像素陣列
125‧‧‧有效像素區域
126‧‧‧光學黑區
127‧‧‧邏輯電路
130‧‧‧平面膜
131‧‧‧第一半導體基板
131a‧‧‧第一半導體基板131之前表面
133a‧‧‧互連件
133c‧‧‧互連件
133b‧‧‧互連件
133d‧‧‧互連件
134‧‧‧多層佈線層
135‧‧‧絕緣膜
136‧‧‧p型半導體區域/擋光膜
137‧‧‧閘極電極
138‧‧‧源極及汲極區域
139‧‧‧元件隔離區域
141‧‧‧導電通孔
142‧‧‧連接互連件
143‧‧‧第二半導體基板
144‧‧‧層間絕緣膜
145a‧‧‧互連件
145b‧‧‧互連件
145c‧‧‧互連件
146‧‧‧連接互連件
147‧‧‧多層佈線層
149‧‧‧源極及汲極區域
151‧‧‧閘極電極
152‧‧‧元件隔離區域
153‧‧‧導電通孔
154‧‧‧層間絕緣膜
155‧‧‧擋光層
160‧‧‧像素陣列
161‧‧‧相關技術互補金屬氧化物半導體(CMOS)固態成像器件
162‧‧‧半導體晶片
163‧‧‧像素陣列
164‧‧‧控制電路
165‧‧‧邏輯電路
FD‧‧‧浮動擴散區
M1‧‧‧金屬
M2‧‧‧金屬
M3‧‧‧金屬
M4‧‧‧金屬
M5‧‧‧金屬
M11‧‧‧金屬
M12‧‧‧金屬
M13‧‧‧金屬
M14‧‧‧金屬
PD‧‧‧光電二極體
Tr1‧‧‧像素電晶體
Tr2‧‧‧像素電晶體
Tr11‧‧‧金屬氧化物半導體(MOS)電晶體
Tr12‧‧‧金屬氧化物半導體(MOS)電晶體
Tr13‧‧‧金屬氧化物半導體(MOS)電晶體
Tr14‧‧‧金屬氧化物半導體(MOS)電晶體
圖1係展示應用於本揭示內容之一實施例之一CMOS固態成像器件之一實例之一示意組態圖； 圖2A至圖2C係根據本揭示內容之實施例之固態成像器件及根據一相關技術實例之一固態成像器件之示意圖；圖3係展示根據本揭示內容之一第一實施例之一固態成像器件之一主要部件之一示意組態圖；圖4係展示圖3中之一第一半導體晶片區段之一主要部件之一放大組態圖；圖5係展示圖3中之一第二半導體晶片區段之一主要部件之一放大組態圖；圖6係圖3中之一接合部件之一主要部件之一放大組態圖；圖7A至圖7C係展示第一實施例中之一擋光層之組態圖；圖8係展示根據第一實施例之固態成像器件之一製造方法實例之一製造程序圖(第一圖)；圖9係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第二圖)；圖10係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第三圖)；圖11係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第四圖)；圖12係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第五圖)；圖13係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第六圖)； 圖14係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第七圖)；圖15係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第八圖)；圖16係展示根據第一實施例之固態成像器件之製造方法實例之一製造程序圖(第九圖)；圖17係用於說明本揭示內容之一實施例且展示光透射率對關於一特定膜厚度之波長的相依性之一圖表；圖18係用於說明本揭示內容之一實施例且展示光透射率對關於一特定波長之一金屬膜之膜厚度的相依性之一圖表；圖19A至圖19C係展示根據實施例之擋光層之一修改實例之組態圖；圖20係展示根據本揭示內容之一第二實施例之一固態成像器件之一主要部件之一示意組態圖；圖21係根據本揭示內容之一第三實施例之一電子裝置之一示意組態圖；圖22係根據一相關技術實例之一固態成像器件之一主要部件之一示意組態圖；圖23係展示圖22中之一第一半導體晶片區段之一主要部件之一放大組態圖；及圖24係展示圖22中之一第二半導體晶片區段之一主要部件之一放大組態圖。
22‧‧‧第一半導體晶片區段
26‧‧‧第二半導體晶片區段
30‧‧‧半導體井區域
31‧‧‧固態成像器件
32‧‧‧層壓半導體晶片
33‧‧‧第一半導體基板
33a‧‧‧半導體基板33之前表面
34‧‧‧層間絕緣膜
35a‧‧‧互連件
35b‧‧‧互連件
35c‧‧‧互連件
35d‧‧‧互連件
35d1‧‧‧互連件
36‧‧‧連接互連件
37‧‧‧多層佈線層
38‧‧‧絕緣膜
39‧‧‧擋光膜
40‧‧‧接合表面
41‧‧‧光學黑區
42‧‧‧有效像素區域
43‧‧‧平面膜
44‧‧‧彩色濾光器
45‧‧‧晶片上透鏡
48‧‧‧閘極電極
50‧‧‧半導體井區域
52‧‧‧導電通孔
54‧‧‧第二半導體基板
55‧‧‧邏輯電路
56‧‧‧層間絕緣膜
57a‧‧‧互連件
57b‧‧‧互連件
57c‧‧‧互連件
58‧‧‧連接互連件
59‧‧‧多層佈線層
62‧‧‧閘極電極
64‧‧‧導電通孔
66‧‧‧絕緣膜
68‧‧‧擋光層
71‧‧‧擋光組件
72‧‧‧擋光組件
160‧‧‧像素陣列
M1‧‧‧金屬
M2‧‧‧金屬
M3‧‧‧金屬
M4‧‧‧金屬
M5‧‧‧金屬
M11‧‧‧金屬
M12‧‧‧金屬
M13‧‧‧金屬
M14‧‧‧金屬
PD‧‧‧光電二極體
Tr1‧‧‧像素電晶體
Tr2‧‧‧像素電晶體
Tr11‧‧‧金屬氧化物半導體(MOS)電晶體
Tr12‧‧‧金屬氧化物半導體(MOS)電晶體
Tr13‧‧‧金屬氧化物半導體(MOS)電晶體
Tr14‧‧‧金屬氧化物半導體(MOS)電晶體

Claims (6)

  1. 一種固態成像器件，其包括：一層壓半導體晶片，其經組態以藉由使兩個或兩個以上半導體晶片區段彼此接合且藉由依使得多層佈線層彼此相對且彼此電連接之方式而使形成一像素陣列及一多層佈線層之至少一第一半導體晶片區段與形成一邏輯電路及一多層佈線層之一第二半導體晶片區段彼此接合而獲得；及一擋光層，其經組態以在該第一半導體晶片區段與該第二半導體晶片區段之間的接合附近藉由相同於該第一半導體晶片區段及該第二半導體晶片區段之一者或兩者之一經連接互連件層之層之一導電膜形成，其中該固態成像器件組態為一背照式固態成像器件，其中該擋光層係依使得在俯視圖中均勻地覆蓋一表面之方式而由該第一半導體晶片區段側上之該導電膜及該第二半導體晶片區段側上之該導電膜形成。
  2. 如請求項1之固態成像器件，其中該第一半導體晶片區段或該第二半導體晶片區段側上之該導電膜形成為具有複數個孔隙之一圖案，及該第二半導體晶片區段或該第一半導體晶片區段側上之該導電膜係依諸如與該第一半導體晶片區段或該第二半導體晶片區段側上之該導電膜部分重疊之方式而形成為覆蓋該複數個孔隙之一點圖案。
  3. 如請求項1之固態成像器件，其中該第一半導體晶片區 段及該第二半導體晶片區段之互連件係在該第一半導體晶片區段與該第二半導體晶片區段之間的一接合部件處彼此直接接合。
  4. 一種電子裝置，其包括：一固態成像器件；一光學系統，其經組態以引導入射光至該固態成像器件之一光電轉換器；及一信號處理電路，其經組態以處理該固態成像器件之一輸出信號，該固態成像器件包含：一背照式半導體晶片：其經組態以藉由使兩個或兩個以上半導體晶片區段彼此接合且藉由依使得該等多層佈線層彼此相對且彼此電連接之方式而使形成一像素陣列及一多層佈線層之至少一第一半導體晶片區段與形成一邏輯電路及一多層佈線層之一第二半導體晶片區段彼此接合而獲得；及一擋光層，其經組態以在該第一半導體晶片區段與該第二半導體晶片區段之間的接合附近由相同於該第一半導體晶片區段及該第二半導體晶片區段之一者或兩者之一經連接互連件層之層之一導電膜形成，其中該固態成像器件組態為一背照式固態成像器件，其中該擋光層係依照使得在俯視圖中均勻地覆蓋一表面之方式而由該第一半導體晶片區段側上之該導電 膜及該第二半導體晶片區段側上之該導電膜形成。
  5. 如請求項4之電子裝置，其中該第一半導體晶片區段或該第二半導體晶片區段側上之該導電膜形成為具有複數個孔隙之一圖案，及該第二半導體晶片區段或該第一半導體晶片區段側上之該導電膜係依照諸如與該第一半導體晶片區段或該第二半導體晶片區段側上之該導電膜部分重疊之方式而形成為覆蓋該複數個孔隙之一點圖案。
  6. 如請求項4之電子裝置，其中該第一半導體晶片區段及該第二半導體晶片區段之互連件係在該第一半導體晶片區段與該第二半導體晶片區段之間的一接合部件處彼此直接接合。
TW101103269A 2011-02-08 2012-02-01 固態成像器件及其製造方法，及電子裝置 TWI543346B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011024954A JP5696513B2 (ja) 2011-02-08 2011-02-08 固体撮像装置とその製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
TW201241999A TW201241999A (en) 2012-10-16
TWI543346B true TWI543346B (zh) 2016-07-21

Family

ID=46587838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103269A TWI543346B (zh) 2011-02-08 2012-02-01 固態成像器件及其製造方法，及電子裝置

Country Status (4)

Country Link
US (8) US8669602B2 (zh)
JP (1) JP5696513B2 (zh)
CN (1) CN102629616B (zh)
TW (1) TWI543346B (zh)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5708025B2 (ja) 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP5924922B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置
JP6044847B2 (ja) 2012-02-03 2016-12-14 ソニー株式会社 半導体装置及び電子機器
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8809123B2 (en) 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
US9406711B2 (en) * 2012-06-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for backside illuminated image sensors
JP2014022402A (ja) * 2012-07-12 2014-02-03 Toshiba Corp 固体撮像装置
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP6376245B2 (ja) * 2012-10-18 2018-08-22 ソニー株式会社 固体撮像装置、および電子機器
US10203411B2 (en) * 2012-11-02 2019-02-12 Maxim Integrated Products, Inc. System and method for reducing ambient light sensitivity of infrared (IR) detectors
JP6184080B2 (ja) 2012-11-20 2017-08-23 ソニー株式会社 撮像素子
JP6274729B2 (ja) * 2013-02-04 2018-02-07 キヤノン株式会社 固体撮像装置およびカメラ
JP6037878B2 (ja) * 2013-02-13 2016-12-07 オリンパス株式会社 撮像装置
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
JP2014165270A (ja) * 2013-02-22 2014-09-08 Sony Corp イメージセンサおよび電子機器
KR102011102B1 (ko) 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
US9768221B2 (en) * 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
JP6209890B2 (ja) * 2013-07-29 2017-10-11 ソニー株式会社 裏面照射型イメージセンサ、撮像装置、および電子機器
JP6184240B2 (ja) 2013-08-08 2017-08-23 オリンパス株式会社 固体撮像装置および撮像装置
CN110213508B (zh) 2013-08-12 2021-10-15 株式会社尼康 电子设备
JP6116437B2 (ja) 2013-08-13 2017-04-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
KR102136845B1 (ko) 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
WO2015068589A1 (ja) * 2013-11-06 2015-05-14 ソニー株式会社 半導体装置、固体撮像素子、および電子機器
KR102149772B1 (ko) * 2013-11-14 2020-08-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP6314477B2 (ja) * 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP2015138862A (ja) * 2014-01-22 2015-07-30 ソニー株式会社 固体撮像装置および電子機器
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP6245474B2 (ja) * 2014-04-21 2017-12-13 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器
WO2016013410A1 (ja) * 2014-07-22 2016-01-28 ソニー株式会社 固体撮像素子および電子機器
JP6482790B2 (ja) * 2014-08-21 2019-03-13 ルネサスエレクトロニクス株式会社 光半導体装置
JP6549366B2 (ja) 2014-09-19 2019-07-24 株式会社リコー 光電変換素子、画像読取装置及び画像形成装置
TWI747805B (zh) 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
US9437633B2 (en) * 2014-11-06 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Depth sensing pixel, composite pixel image sensor and method of making the composite pixel image sensor
US9560294B2 (en) * 2014-12-10 2017-01-31 Semiconductor Components Industries, Llc Systems and methods for pixel-level dark current compensation in image sensors
KR102261268B1 (ko) * 2014-12-29 2021-06-09 삼성전자주식회사 이미지 센서
TW201637190A (zh) * 2015-03-25 2016-10-16 Sony Corp 固體攝像裝置及電子機器
CN111883501A (zh) * 2015-05-18 2020-11-03 索尼公司 半导体装置和成像装置
JP6272387B2 (ja) 2015-05-29 2018-01-31 キヤノン株式会社 撮像素子および撮像装置
JP6633850B2 (ja) * 2015-07-08 2020-01-22 キヤノン株式会社 積層型固体撮像素子
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9978791B2 (en) 2015-07-31 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd Image sensor and method for manufacturing the same
WO2017038403A1 (ja) * 2015-09-01 2017-03-09 ソニー株式会社 積層体
GB2529567B (en) * 2015-09-22 2016-11-23 X-Fab Semiconductor Foundries Ag Light shield for light sensitive elements
JP6266185B2 (ja) * 2015-10-01 2018-01-24 オリンパス株式会社 撮像素子、内視鏡、及び内視鏡システム
KR102471159B1 (ko) * 2015-10-12 2022-11-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20170170215A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10297631B2 (en) * 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
JP6885393B2 (ja) * 2016-03-30 2021-06-16 ソニーグループ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2018006785A (ja) * 2016-06-27 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、撮像装置、及び信号処理方法
JP6856983B2 (ja) * 2016-06-30 2021-04-14 キヤノン株式会社 光電変換装置及びカメラ
JP6917716B2 (ja) 2017-01-23 2021-08-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の情報処理方法
JP6580111B2 (ja) * 2017-02-10 2019-09-25 キヤノン株式会社 撮像素子および撮像装置
JP2018133392A (ja) * 2017-02-14 2018-08-23 キヤノン株式会社 光電変換装置
DE112018000933T5 (de) * 2017-02-21 2019-10-31 Sony Semiconductor Solutions Corporation Bildaufnahmevorrichtung und elektronisches gerät
WO2018163236A1 (ja) * 2017-03-06 2018-09-13 オリンパス株式会社 半導体装置および半導体装置の製造方法
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
US11152418B2 (en) 2017-04-04 2021-10-19 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
WO2018186027A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US10998369B2 (en) * 2017-04-04 2021-05-04 Sony Semiconductor Solutions Corporation Solid-state imaging device having an electric coupling structure
JP6912922B2 (ja) 2017-04-12 2021-08-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
KR102372748B1 (ko) * 2017-04-24 2022-03-11 에스케이하이닉스 주식회사 적층형 이미지 센서
JP6399149B2 (ja) * 2017-05-12 2018-10-03 ソニー株式会社 撮像装置および方法
JP2018200909A (ja) * 2017-05-25 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP6963873B2 (ja) 2017-05-26 2021-11-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法および電子機器
JP7038494B2 (ja) * 2017-06-15 2022-03-18 ルネサスエレクトロニクス株式会社 固体撮像素子
US11244980B2 (en) 2017-06-29 2022-02-08 Sony Semiconductor Solutions Corporation Semiconductor device
JP2019012739A (ja) * 2017-06-29 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP6976744B2 (ja) * 2017-06-29 2021-12-08 キヤノン株式会社 撮像装置、撮像システム、および、移動体
JP7102119B2 (ja) 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
KR20220149639A (ko) * 2017-10-30 2022-11-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
KR102483548B1 (ko) * 2017-10-31 2023-01-02 삼성전자주식회사 이미지 센싱 장치
WO2019093122A1 (ja) 2017-11-07 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法、および電子機器
CN107833900A (zh) * 2017-11-07 2018-03-23 德淮半导体有限公司 背照式互补金属氧化物半导体图像传感器及其制造方法
JP6781140B2 (ja) * 2017-12-05 2020-11-04 株式会社ニコン 撮像装置
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
JP7112254B2 (ja) * 2018-05-31 2022-08-03 ルネサスエレクトロニクス株式会社 半導体モジュールおよび半導体モジュールを用いた通信方法
US11749609B2 (en) * 2018-06-29 2023-09-05 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
JP7362198B2 (ja) * 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP7291148B2 (ja) 2018-08-31 2023-06-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置
EP3627830A1 (en) * 2018-09-18 2020-03-25 IniVation AG Image sensor and sensor device for imaging temporal and spatial contrast
JP2020053569A (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置及び半導体装置の製造方法
TW202038456A (zh) 2018-10-26 2020-10-16 日商索尼半導體解決方案公司 固態攝像元件、固態攝像元件封裝及電子機器
JP2020086046A (ja) * 2018-11-21 2020-06-04 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法、並びに、半導体モジュールを用いた通信方法
CN112106176A (zh) * 2018-12-04 2020-12-18 索尼半导体解决方案公司 半导体装置和电子设备
CN113272961A (zh) 2019-02-28 2021-08-17 索尼半导体解决方案公司 图像传感器
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
CN110233159A (zh) * 2019-07-05 2019-09-13 德淮半导体有限公司 堆叠图像传感器及其制备方法
JP2021035015A (ja) * 2019-08-29 2021-03-01 株式会社東芝 固体撮像装置
FR3100926A1 (fr) * 2019-09-18 2021-03-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images réalisé en technologie 3D séquentielle
JP2021077776A (ja) * 2019-11-11 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
JP2020074596A (ja) * 2020-01-23 2020-05-14 株式会社ニコン 撮像装置
CN115280766B (zh) * 2020-03-06 2024-05-03 Oppo广东移动通信有限公司 图像传感器、成像装置、电子设备、图像处理系统及信号处理方法
JP2021158307A (ja) * 2020-03-30 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
US11837613B2 (en) 2020-05-29 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Germanium-containing photodetector and methods of forming the same
TWI789767B (zh) * 2020-05-29 2023-01-11 台灣積體電路製造股份有限公司 半導體結構及形成光檢測器的方法
US11233088B2 (en) 2020-06-12 2022-01-25 Omnivision Technologies, Inc. Metal routing in image sensor using hybrid bonding
KR20210154622A (ko) 2020-06-12 2021-12-21 삼성전자주식회사 3차원 반도체 장치 및 반도체 장치의 제조방법
JP2021197488A (ja) * 2020-06-17 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN113903754A (zh) * 2020-07-06 2022-01-07 思特威(上海)电子科技股份有限公司 Cmos图像传感器及其制作方法
KR20220036093A (ko) * 2020-09-15 2022-03-22 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2022082187A (ja) * 2020-11-20 2022-06-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20220087227A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 이미지 센서
CN116783716A (zh) * 2021-01-20 2023-09-19 索尼半导体解决方案公司 固态成像装置和电子设备
JPWO2023276744A1 (zh) * 2021-06-30 2023-01-05
WO2023106316A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 受光装置
CN114447026A (zh) * 2022-02-14 2022-05-06 成都捷翼电子科技有限公司 一种有机图像传感器制造方法
WO2024127853A1 (ja) * 2022-12-15 2024-06-20 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604301B2 (ja) * 1999-04-28 2011-01-05 株式会社デンソー 光センサ
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP2008277511A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び撮像装置
US8709855B2 (en) * 2008-06-05 2014-04-29 International Business Machines Corporation Intralevel conductive light shield
EP2300329A4 (en) 2008-06-10 2011-07-27 Gen Mills Inc PACKAGING FOR THE DISTRIBUTION OF LIQUID AND DRY FOOD
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
SG181620A1 (en) * 2009-12-11 2012-07-30 Fujifilm Corp Black curable composition, light-shielding color filter, light-shielding film and method for manufacturing the same, wafer level lens, and solid-state imaging device
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
US9496307B2 (en) 2016-11-15
US9911779B2 (en) 2018-03-06
CN102629616B (zh) 2016-09-07
US20200219924A1 (en) 2020-07-09
US11798971B2 (en) 2023-10-24
US8669602B2 (en) 2014-03-11
US20180166493A1 (en) 2018-06-14
US10622399B2 (en) 2020-04-14
US10121814B2 (en) 2018-11-06
US11164904B2 (en) 2021-11-02
US20190051691A1 (en) 2019-02-14
US20120199930A1 (en) 2012-08-09
TW201241999A (en) 2012-10-16
CN102629616A (zh) 2012-08-08
JP5696513B2 (ja) 2015-04-08
US20160020240A1 (en) 2016-01-21
US20220013568A1 (en) 2022-01-13
US20140145288A1 (en) 2014-05-29
JP2012164870A (ja) 2012-08-30
US20170053961A1 (en) 2017-02-23
US9171875B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
TWI543346B (zh) 固態成像器件及其製造方法，及電子裝置
KR101770077B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
TWI757433B (zh) 固態影像感測器，製造固態影像感測器之方法，以及電子器件
US11908879B2 (en) Semiconductor device