TWI789767B

TWI789767B - 半導體結構及形成光檢測器的方法

Info

Publication number: TWI789767B
Application number: TW110118880A
Authority: TW
Inventors: 洪志明; 王子睿; 黃冠傑; 施俊吉
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2020-05-29
Filing date: 2021-05-25
Publication date: 2023-01-11
Also published as: TW202213754A

Abstract

一種光伏電池包括嵌入在單晶矽基板中並延伸到單晶矽基板的近側水平表面的含鍺阱，其中含鍺阱包含原子百分比大於50%的鍺。含矽覆蓋結構位於含鍺阱的頂表面上，且包含原子百分比大於42%的矽。含矽覆蓋結構防止含鍺阱的氧化。通過植入第一導電類型的摻雜劑和第二導電類型的摻雜劑可以在溝渠內或橫跨溝渠形成光伏打接面。

Description

半導體結構及形成光檢測器的方法

本發明的實施例是有關於半導體結構及形成光檢測器的方法。

半導體影像感測器可以用於感測電磁輻射，例如可見範圍的光，紅外輻射和/或紫外線。互補金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)影像感測器(CIS)和電荷耦合裝置(charge-coupled device,CCD)感測器可適用於各類應用，諸如數位相機或與行動裝置整合的相機。這些裝置利用像素陣列(可包括光電二極體和電晶體)檢測由電子電洞對所產生的輻射。

本發明實施例的一種半導體結構包括光檢測器。所述光檢測器包括含鍺阱及含矽覆蓋結構。所述含鍺阱嵌入單晶矽基板中，並延伸至所述單晶矽基板的近側水平表面，其中所述含鍺阱包括原子百分比大於50%的鍺。所述含矽覆蓋結構位於所述含鍺阱的頂表面上，且包括原子百分比大於42%的矽原子。所述含鍺阱包括光伏打接面，所述光伏打接面包括第一導電類型的含鍺區域和第二導電類型的含鍺區域。

本發明實施例的一種半導體結構包括光檢測器。所述光檢測器包括含鍺阱及含矽覆蓋結構。所述含鍺阱嵌入單晶矽基板內並延伸到所述單晶矽基板的近側水平表面，其中所述含鍺阱包括原子百分比大於50%的鍺，且其中所述含鍺阱包括光伏打接面。所述含矽覆蓋結構位於所述含鍺阱的頂表面上，且包括原子百分比大於42%的矽原子。圍繞所述含鍺阱的所述單晶矽基板的一部分包括第一導電類型矽區域。所述含鍺阱包括第二導電類型的含鍺區域。

本發明實施例的一種形成光檢測器的方法包括：在單晶矽基板上沉積和圖案化介電罩幕層；通過所述介電罩幕層中的開口在所述單晶矽基板中蝕刻溝渠；在所述溝渠內形成含鍺阱，其中所述含鍺阱包含原子百分比大於50%的鍺；在所述含鍺阱的頂表面上形成含矽覆蓋結構；以及通過植入第一導電類型的摻雜劑和第二導電類型的摻雜劑在所述溝渠內或橫跨所述溝渠形成光伏打接面。

7:近側水平表面

10:單晶矽基板

12、92:介電罩幕層

17:遠側水平表面

20:淺溝渠絕緣結構

21:第一導電類型矽區域

28:第一摻雜光電二極體接觸區域

30:含鍺阱

30L:含鍺材料層

32:矽襯墊

34:矽覆蓋結構

41:氮化矽覆蓋結構

42:p摻雜的源極/汲極區

44:n摻雜的源極/汲極區

46:浮置汲極區

48:源極區

50:閘極介電

52:閘電極

60:第二導電類型摻雜阱

67:光阻層

68:摻雜阱接觸區域

69:溝渠

80:金屬互連結構

82:金屬通孔結構

84:金屬線結構

90、94:介電材料層

102:絕緣間隔物

104:基板穿孔結構

106:背側介電層

110:第一半導體基板

188:第一接合墊

190:第一介電材料層

198:外部接合墊

210:第二半導體基板

288:第二接合墊

290:第二介電材料層

301:第一導電類型的含鍺區域

302:第二導電類型的含鍺區域

305:額外的第一導電類型的含鍺區域

308:中間含鍺區域

340:鈍化矽區域

341:第一導電類型矽區域

342:第二導電類型矽區域

500:半導體基板

510:光檢測器區域

520:感測電路區域

610:傳輸電晶體

630:p型場效應電晶體

640:n型場效應電晶體

710、720:半導體晶粒

800:第一製程流程圖

810、820、830、840、850、921、922、923、924、925、926、927、928、929、930、931、1010、1020、1030、1110、1120、1130、1210、1220、1230、1240、1250、1260、1310、1320、1330、1340、1350、1360、1370:步驟

900:第二製程流程圖

950:像素

1000:第三製程流程圖

1050:陣列

1100:第四製程流程圖

1200:第五製程流程圖

1300:第六製程流程圖

結合附圖閱讀以下具體實施方式會最好地理解本揭露的方面。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為了論述清楚起見，可任意增大或減小各種特徵的尺寸。

圖1A是根據本發明一實施例的影像感測器像素陣列的第一配置平面圖。

圖1B是根據本發明另一實施例的影像感測器像素陣列的第二配置平面圖。

圖2A至圖2K是根據本發明的第一實施例在形成影像感測器像素期間時的第一示例性結構的依序垂直截面圖。

圖2L是根據本發明的第一實施例的第一示例性結構的替代配置的垂直截面圖。

圖3A和圖3B是根據本發明的第二實施例的包含影像感測器像素的第二示例性結構的配置垂直截面圖。

圖4A和圖4B是根據本發明的第二實施例的包含影像感測器像素的第三示例性結構的配置垂直截面圖。

圖5A至圖5F是根據本發明第四實施例在形成影像感測器像素期間時的第四示例性結構的依序垂直截面圖。

圖6A至圖6F是根據本發明第四實施例的第四示例性結構的替代配置的垂直截面圖。

圖7A至圖7G是根據本發明的第五實施例在影像感測器像素形成期間時的第五示例性結構的依序垂直截面圖。

圖7H是根據本發明的第五實施例的第五示例性結構的替代配置的垂直截面圖。

圖8是根據本發明的實施例的說明形成影像感測器的一示例性製程順序的第一製程流程圖。

圖9是說明圖2K或圖2L中所示之形成影像感測器的一示例性製程順序的第二製程流程圖。

圖10是說明圖3A或圖3B中所示之形成影像感測器的一示例性製程順序的第三製程流程圖。

圖11是說明圖4A或圖4B中所示之形成影像感測器的一示例性製程順序的第四製程流程圖。

圖12是說明圖5F和圖6A至圖6F中所示之形成影像感測器的一示例性製程順序的第五製程流程圖。

圖13是說明圖7G和圖7H中所示之形成影像感測器的一示例性製程順序的第六製程流程圖。

以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件和佈置的具體實例以簡化本揭露。當然，這些僅是實例且並不意圖為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵之上或第二特徵上形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可以不直接接觸的實施例。此外，本揭露可在各種實例中重複附圖標號和/或字母。此重複是出於簡化和清晰的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。具有相同附圖標號的元件亦可衍伸其由相同的材料組成所形成。

另外，為易於描述，可使用例如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及類似物的空間相對性術語，以描述如圖中所示出的一個元件或特徵與另一元件或特徵的關係。除圖中所描繪的定向外，空間相對性術語意圖涵蓋器件在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對性描述詞同樣可相應地進行解釋。

一般而言，本揭露的結構和方法可用於製造鍺基光檢測器和/或用於製造結合鍺基光檢測器陣列的影像感測器。詳細而言，本揭露的結構和方法可用於製造形成在矽基板上的鍺基光檢測器，即，矽鍺(germanium-in-silicon；GiS)光檢測器和/或包含GiS光檢測器陣列的影像感測器。這種光檢測器或影像感測器可在近紅外(NIR)光譜下提供高量子效率給各類感測應用設備。

一般而言，由於低量子效率，在紅外範圍內，矽基光檢測器展現低靈敏度。由於低光子吸收，在大於1,000nm的波長范圍內，矽基光檢測器提供較差的光學性能。鍺在紅外波長范圍內提供了更高的光子吸收率，卻增加製造設置在鍺基板上的互補金屬氧化物半導體(CMOS)裝置的困難度。

從本揭露的另一角度而言，可以在矽基板內形成鍺基光檢測器，以提供設置在矽基板上的互補金屬氧化物半導體(CMOS)的標準製程。從本揭露的另一角度而言，可藉由圍繞溝渠的矽基板環繞壁與藉由可包含氮化矽或結晶矽的上伏含矽覆蓋結構來鈍化包括鍺或矽鍺合金的含鍺材料部分。

本發明的實施例為含鍺材料部分提供了相對於矽基板的頂表面的經控制高度。例如，可形成具有經控制厚度的介電材料層，並且可使用化學機械平坦化技術來形成頂表面在介電罩幕層(dielectric mask layer)的頂表面的高度處的含鍺材料部分。含鍺材料部分可形成為結晶相。含鍺材料部分可以是單晶，其與矽基板中的單晶矽材料磊晶對齊。在一些實施例中，可使用選擇性磊晶成長製程來維持含鍺材料部分和矽基板的單晶矽材料之間的磊晶對齊。

含矽覆蓋結構可包括矽。在一個實施例中，含矽覆蓋結構的矽材料可以形成為單晶矽材料，以增強作為鈍化結構(即，作為擴散阻擋結構)的有效性。或者，含矽覆蓋結構可包括氮化矽。

圖1A是根據本發明一實施例的影像感測器像素陣列的第一配置平面圖。圖1B是根據本發明另一實施例的影像感測器像素陣列的第二配置平面圖。請參照圖1A和圖1B，兩平面圖分別例示影像感測器的多個像素950的陣列1050的第一配置和影像感測器的多個像素950的陣列1050的第二配置。影像感測器可以是背側照明(backside illuminated；BSI)影像感測器裝置。然而，為了簡單起見，本發明的實施例使用前側照明(front-side illuminated；FSI)影像感測器為範例說明。

每個像素950代表了用於從影像感測器生成影像的最小單位面積。在本說明書中，稱包括多個像素950的陣列1050的區域為像素陣列區域。像素陣列區域中的多個像素950可以行和列的方式設置。例如，像素陣列區域可包括M個列和N個化，其中M和N為起自1到2¹⁶的整數，例如從2⁸到2¹⁴。多個像素950的列數可以整數連續編號，範圍起自1到M，多個像素950的行數可以整數連續編號，範圍起自1到N。像素P_ij指的是第i列第j行的像素950。

每個像素950包括經配置用於檢測給定波長范圍的輻射的至少一個光檢測器。每個像素950可包括經配置用於檢測相應波長范圍的輻射的多個光檢測器，所述多個光檢測器中的每一者的相應波長范圍的輻射皆不同。在一個實施例中，每個像素950可包括多個子像素，每個子像素包括一個相應組合的光檢測器和電子電路，其中電子電路經配置用於檢測入射到光檢測器中的輻射。例如，像素950可包括經配置用於檢測紅色波長范圍(例如，介於635nm至700nm範圍)的輻射的子像素，經配置用於檢測綠色波長范圍(例如，介於520nm至560nm範圍)的輻射的子像素，以及經配置用於檢測藍色波長范圍(例如，介於450nm至490nm範圍)的輻射的子像素。這些子像素分別稱為紅色子像素，綠色子像素和藍色子像素。

一般而言，像素950產生關於單位檢測面積的入射輻射的資訊。子像素產生關於在單元檢測面積的區域內檢測到的具特定波長范圍內的入射輻射的強度的資訊。單色的像素950可僅包括單個子像素。經配置用於檢測入射輻射的光譜分佈的像素950包括具有至少兩個不同檢測波長范圍的多個子像素。像素陣列區域中的多個光檢測器可包括光電二極體，互補金屬氧化物半導體(CMOS)影像感測器，電荷耦合裝置(CCD)感測器，主動感測器，被動感測器，其他適用的感測器或其組合。

如下文所述，影像感測器內的子像素可使用設置在單晶矽基板內的含鍺阱來形成。儘管在接續描述中，各種示例性結構僅描述了包括包含單個鍺基光檢測器的光檢測器區域和包含用於鍺基光檢測器的感測電路的感測電路區域的單個子像素區域，但是應當理解，多個子像素區域可以設置成提供用於影像感測器的二維陣列的子像素。此外，應理解，可以可選地將另外的子像素，例如包括矽基光檢測器的子像素，併入影像感測器中。因此，由各種示例性結構的眾多實例提供包括像素陣列的影像感測器的多個實施例可明確適用於下文描述的每個示例性結構。

圖2A至2K是根據本發明的第一實施例的在形成影像感測器的像素期間的第一示例性結構的依序垂直截面圖。請參照圖2A，圖2A例示根據本發明的第一實施例的第一示例性結構。第一示例性結構包括半導體基板500，該半導體基板500包括單晶矽基板10。單晶矽基板10可具有一對主水平表面。位於頂側的主水平表面在本說明書中稱為近側水平表面(proximal horizontal surface)7。位於背側的主水平表面在本說明書中稱為遠側水平表面(distal horizontal surface)17。單晶矽基板10可以是單晶，並可具有合適的導電類型的摻雜，其可以是p型或n型。在一個實施例中，單晶矽基板10可具有第一導電類型的摻雜，且第一導電類型的摻雜劑的原子濃度介於1.0×10¹³/cm³至1.0×10¹⁷/cm³範圍內。然而，也可以使用濃度更淡或更濃的摻雜劑。

第一示例性結構包括：光檢測器區域510，其中將於隨後形成鍺基光檢測器；以及感測電路區域520，其中將於隨後形成用於鍺基光檢測器的感測電路。在一實施例中，可以進行遮蔽式離子植入製程以形成具有各種深度的各種摻雜區域。例如，通過離子植入可形成具有第二導電類型的摻雜的第二導電類型摻雜阱60。第二導電類型摻雜阱60可以形成為側向包圍單晶矽基板10的經環繞區域。第二導電類型不同於第一導電類型。例如，如果第一導電類型是p型，則第二導電類型是n型，反之亦然。第二導電類型摻雜阱60的深度可介於1微米至2微米範圍內，但也可以使用更淺或更深的深度。第二導電類型摻雜阱60可包括原子濃度介於1.0×10¹⁵/cm³至1.0×10¹⁸/cm³範圍內的第二導電類型的摻雜劑，但也可以使用濃度更淡或更濃的摻雜劑。

透過進行遮蔽式離子植入製程，可以在第二導電類型摻雜阱60的上部部分中形成具有第二導電類型的摻雜的多個摻雜阱接觸區域68。可重度摻雜摻雜阱接觸區域68以減小接觸電阻。摻雜阱接觸區域68可包括原子濃度介於1.0×10¹⁹/cm³至1.0×10²²/cm³範圍內的第二導電類型的摻雜劑，但也可以使用濃度更淡或更濃的摻雜劑。

具有第一導電類型的摻雜的第一摻雜光電二極體接觸區域28可形成在由第二導電類型摻雜阱60環繞的區域內的單晶矽基板10的近側水平表面7下方。可重度摻雜第一摻雜光電二極體接觸區域28以減小接觸電阻。第一摻雜光電二極體接觸區域28可以包括原子濃度介於1.0×10¹⁹/cm³至1.0×10²²/cm³範圍內的第一導電類型的摻雜劑，但也可以使用濃度更淡或更濃的摻雜劑。

請參照圖2B，在單晶矽基板10的近側水平表面7上可形成介電罩幕層12。介電罩幕層12包括諸如氧化矽的介電材料。在本發明範圍內，尚可預期其他合適的材料。可通過沉積氧化矽層或通過對單晶矽基板10的一部分表面進行熱氧化來形成介電罩幕層12。介電罩幕層12的厚度可介於50nm至300nm範圍內，例如在範圍80nm至150nm內，但也可以是更薄或更厚的厚度。

光阻層67可塗佈於介電罩幕層12上。對光阻層67進行微影圖案化，以在由第二導電類型摻雜阱60側向環繞的區域內形成一開口。可進行非等向性蝕刻製程以將光阻層67中的開口的圖案通過介電罩幕層12轉移到單晶矽基板10的上部部分中。在單晶矽基板10的上部部分中可形成溝渠69。溝渠69被第二導電類型摻雜阱60側向環繞，且與第二導電類型摻雜阱60側向向內隔開。溝渠69的深度可以大於，等於或小於第二導電類型摻雜阱60的深度。在一個實施例中，溝渠69的深度可介於0.5微米至10微米範圍內，例如為1微米至6微米的範圍，但也可以是更淺或更深的深度。溝渠69的側向尺寸介於0.5微米至30微米範圍內，例如為1微米至15微米的範圍，但也可以是更小或更大的側向尺寸。在溝渠69具有圓形或橢圓形水平橫截面形狀的實施例中，溝渠69的側向尺寸可以是溝渠69的水平橫截面形狀的直徑或主軸，或者在溝渠69的水平橫截面形狀是矩形的實施例中，溝渠69的側向尺寸可以是矩形一側邊的長度。光阻層67可在隨後製程中去除，例如透過灰化製程。

請參照圖2C，可將第一導電類型的摻雜劑植入到溝渠69的區域周圍。第一導電類型的摻雜劑至少被植入在第二導電類型摻雜阱60側向環繞的區域內。可執行多角度離子植入製程，以通過溝槽69的側壁植入第一導電類型的摻雜劑。此外，可以將第一導電類型的摻雜劑植入到位於單晶矽基板10的近側水平面7下方的單晶矽基板10表面部分中。另外，可以將第一導電類型的摻雜劑植入到位於溝渠69的底表面之下的單晶矽基板10的水平部分中。第一導電類型矽區域21可形成在單晶矽基板10內。第一導電類型矽區域21連接到第一摻雜光電二極體接觸區域28，該第一摻雜光電二極體接觸區域28是第一導電類型矽區域21的接觸區域。圍繞溝渠69每個側壁的第一導電類型矽區域21的側向寬度介於100nm至1,000nm範圍內，但也可以是更小或更大的側向尺寸。溝渠69的底表面下方的第一導電類型矽區域21的水平部分的厚度介於100nm至1,000nm範圍內，但也可以是更薄或更厚的厚度。

請參照圖2D，在一些實施例中，可選地從第一導電類型矽區域21的實體暴露表面成長矽襯墊32，該表面為溝渠69的表面。可通過選擇性矽磊晶製程來成長矽襯墊32，該選擇性矽磊晶製程僅從實體暴露的半導體表面成長磊晶，而不從介電表面成長矽。矽襯墊32可包括磊晶成長的矽，即，與單晶矽基板10的單晶矽材料磊晶對齊的單晶矽。矽襯墊32可以是本質半導體，或者可具有低摻雜。例如，矽襯墊32內的摻雜劑的原子濃度介於1.0×10¹³/cm³至1.0×10¹⁶/cm³範圍內，但也可以是更淡或更濃的摻雜劑濃度。在矽襯墊32不是本質半導體的實施例中，矽襯墊32的導電類型可以是第一導電類型或第二導電類型。矽襯墊32的厚度可介於5nm至200nm範圍內，例如在10nm至100nm的範圍內，但也可以是更薄或更厚的厚度。矽襯墊32(如果存在的話)可作為隨後沉積的含鍺材料與第一導電類型矽區域21之間的緩衝層。

請參照圖2E，在包括矽襯墊32的實施例中，可以從矽襯墊32的實體暴露表面成長含鍺材料，或者在不包括矽襯墊32的實施例中，可從第一導電類型矽區域21的實體暴露表面成長含鍺材料。含鍺材料包括原子百分比大於50%的鍺。在一實施例中，含鍺材料可包括經摻雜或未經摻雜的鍺，使得鍺的原子百分比為至少99%，並且基本上不含矽。在另一個實施例中，含鍺材料可包括矽鍺合金，其中鍺的原子百分比大於50%，且矽的原子百分比小於50%，例如從5%到30%。通過經沉積的含鍺材料可形成含鍺材料層30L。

含鍺材料層30L可通過選擇性沉積製程或非選擇性沉積製程而形成。選擇性沉積製程是含鍺材料從實體暴露的半導體表面(例如，矽襯墊32的實體暴露表面或第一導電類型矽區域21的實體暴露表面)成長的製程。在此實施例中，含鍺的反應物(例如鍺烷(germane)或二鍺烷(digermane))可以與蝕刻劑氣體(例如，氯化氫)的流動同時或交替地流入包含第一示例性結構的處理室中。一般而言，半導體材料(例如，含鍺材料)在半導體表面上的成長速率高於在介電表面上的成長速率。在選擇性沉積製程中，可控制流速和沈積溫度，使得淨沉積速率(即，沉積速率減去蝕刻速率)在半導體表面上為正值，而在介電表面上為負值。在此實施例中，含鍺材料的成長僅發生在半導體表面上。非選擇性沉積製程是含鍺材料從所有實體暴露表面成長的一種沉積製程。在此實施例中，沉積製程可使用含鍺的反應物而不使用蝕刻劑氣體。

在一個實施例中，用於沉積含鍺材料層30L的選擇性沉積製程或非選擇性沉積製程可以是磊晶沉積製程，即一種提供經沉積的含鍺材料的結晶結構與位於下面的材料部分的實體暴露表面處的晶體結構對齊的沉積製程。因此，沉積在溝渠69中的含鍺材料層30L的部分可以與矽襯墊32的晶體結構(在包括矽襯墊32的實施例中)磊晶對齊和/或與第一導電類型矽區域21的晶體結構磊晶對齊。在使用選擇性磊晶沉積製程來沉積含鍺材料層30L的實施例中，含鍺材料層30L的材料從矽襯墊32的實體暴露表面或第一導電類型矽區域21的實體暴露表面成長。在這樣的實施例中，整個含鍺材料層30L可以是單晶，且可與單晶矽基板10的單晶矽材料磊晶對齊。在使用非選擇性磊晶沉積製程來沉積含鍺材料層30L的實施例中，含鍺材料層30L的材料從矽襯墊32的實體暴露表面成長(在包括矽襯墊32的實施例中)或第一導電類型矽區域21的實體暴露表面成長，且從介電罩幕層12的實體暴露表面成長。在此實施例中，僅從矽襯墊32的實體暴露表面(在包括矽襯墊32的實施例中)或第一導電類型矽區域21的實體暴露表面成長的含鍺材料層30L的部分可以是單晶，且從介電罩幕層12的實體暴露表面成長的含鍺材料層30L的部分可以是多晶。

一般而言，可以進行磊晶沉積製程以在溝渠69內成長單晶含鍺材料。在溝渠69內成長的含鍺材料層30L的至少一部分可以是單晶，並可形成為與單晶矽基板10的單晶矽材料磊晶對齊。在此實施例中，位於溝渠69內的含鍺材料層30L的部分整體可以是單晶。

含鍺材料層30L可以是本質半導體，或者可以具有低摻雜。例如，含鍺材料層30L內的摻雜劑的原子濃度介於1.0× 10¹³/cm³至1.0×10¹⁸/cm³範圍內，但也可以使用更淡或更濃的摻雜劑濃度。

請參照圖2F，可從包括介電罩幕層12的頂表面的水平面上方去除含鍺材料的過量部分。在一個實施例中，可以進行化學機械平坦化(chemical mechanical planarization；CMP)製程以去除含鍺材料層30L位於包括介電罩幕層12的頂表面的水平面上方的部分。位於溝渠69內的含鍺材料層30L的剩餘部分包括含鍺材料部分，其在本說明書中稱為含鍺阱30。含鍺阱30的頂表面可以與介電罩幕層12的頂表面處在相同的水平面內。

雖然本揭露以含鍺阱30形成為單晶含鍺材料部分的實施例作為說明，但含鍺阱30可形成為多晶材料部分或非晶材料部分，即便處於低效率狀態。本揭露中也明確考慮到這樣的形態。

請參照圖2G，含鍺材料的剩餘部分可在介電罩幕層12中的開口內垂直地凹陷(recessed)。具體地，例如，通過進行凹陷蝕刻製程來使含鍺阱30和可選的矽襯墊32的上部垂直凹陷。在這樣的實施例中，垂直凹陷距離可以大於，等於或小於介電罩幕層12的厚度。不管垂直凹陷距離長短，含鍺阱30不接觸介電罩幕層12，且含鍺阱30的材料不接觸介電罩幕層12的任何含氧材料(例如，氧化矽)。在不使用矽襯墊32的實施例中，垂直凹陷距離可以大於介電罩幕層12的厚度，以防止含鍺阱30和介電罩幕層12之間的直接接觸。

請參照圖2H，可將含矽覆蓋材料沉積在含鍺阱30的實體暴露頂表面上。在存在矽襯墊32的實施例中，含矽覆蓋材料可以沉積在矽襯墊32的頂表面上。含矽覆蓋材料可包括和/或可以基本上由可防止氧擴散的含矽材料組成。例如，含矽覆蓋材料可包括矽或氮化矽，和/或可以基本上由矽或氮化矽組成。

在一個實施例中，可以進行選擇性磊晶製程以從含鍺阱30的頂表面成長矽。在此實施例中，可以在含鍺阱30之上形成包括單晶矽的鈍化矽區域340。或者，可以在形成多晶矽的條件下進行選擇性或非選擇性矽沉積製程。在此實施例中，鈍化矽區域340可包括多晶矽和/或可以基本上由多晶矽組成。

如果使用選擇性矽沉積製程(可以是或不是磊晶沉積製程)，則可以僅在介電罩幕層12中的開口內部形成鈍化矽區域340。在此實施例中，不需要平坦化製程，且鈍化矽區域340的頂表面可以位於包括介電罩幕層12的頂表面的水平面處下方或上方。如果使用非選擇性矽沉積製程，則可以進行諸如化學機械平坦化製程的平坦化製程以從包括介電罩幕層12的頂表面的水平面上方去除經沉積的矽材料的部分。在此實施例中，鈍化矽區域340的頂表面可以與介電罩幕層12的頂表面位於相同的水平面內。

在一個實施例中，所形成的鈍化矽區域340可包括本質矽或輕摻雜矽，即，矽包括原子濃度介於1.0×10¹³/cm³至1.0×10¹⁷/cm³範圍內的電摻雜劑。鈍化矽區域340中的摻雜導電類型可以是第一導電類型或第二導電類型。一般而言，取決於沉積條件，鈍化矽區域340可形成單晶矽部分，多晶矽部分，微晶矽部分或非晶矽部分。

請參照圖2I，可將第二導電類型的摻雜劑植入到鈍化矽區域340和含鍺阱30的上部部分中。含鍺阱30的經植入部分可以被轉換成第二導電類型的含鍺區域302，且鈍化矽區域340可以被轉換成第二導電類型矽區域342。在第二導電類型的含鍺區域302和第二導電類型矽區域342中的第二導電類型的電摻雜劑的原子濃度可介於1.0×10¹⁸/cm³至1.0×10²¹/cm³範圍內，但也可以使用更淡或更濃的摻雜劑濃度。第二導電類型的含鍺區域302的厚度介於50nm至500nm範圍內，但也可以是更薄或更厚的厚度。第二導電類型的含鍺區域302的厚度可介於50nm至300nm範圍內，但也可以是更薄或更厚的厚度。

在本說明書中，含鍺阱30的未經植入部分被稱為中間含鍺區域(intermediate germanium-containing region)308。中間含鍺區域308可以是本質半導體，或者可具有原子濃度介於1.0×10¹³/cm³至1.0×10¹⁸/cm³範圍的摻雜劑。中間含鍺區域308與第二導電類型的含鍺區域302接觸，且在側向上被第一導電類型矽區域21圍繞。中間含鍺區域308和第二導電類型的含鍺區域302的組合構成了含鍺阱30。

第一導電類型矽區域21，中間含鍺區域308和第二導電類型的含鍺區域302共同形成p-i-n型光伏打接面(photovoltaic junction)，即，包括p摻雜區，n摻雜區以及位於p摻雜區和n 摻雜區之間且包括本質半導體材料或輕摻雜半導體材料的中間半導體區的光伏打接面。在一個實施例中，第一導電類型可以是p型，第二導電類型可以是n型。在另一個實施例中，第一導電類型可以是n型，且第一導電類型可以是p型。光伏打接面可以橫跨溝渠69形成，換句話說，因為溝渠69外部存在第一導電類型矽區域21，所以光伏打接面可以在空間上橫跨溝渠69的邊界延伸。中間含鍺區域308位於溝渠69內，且可作為包括本質半導體材料或輕摻雜半導體材料的中間半導體區域。

在替代實施例中，中間含鍺區域308可具有第二導電類型的摻雜，且光伏打接面可包括形成在中間含鍺區域308和第一導電類型矽區域21之間的p-n接面(p-n junction)。在此實施例中，中間含鍺區域308可包括原子濃度介於1.0×10¹⁷/cm³至1.0×10²⁰/cm³範圍內的第二導電類型的摻雜劑，但也可以使用更淡或更濃的摻雜劑濃度。在不包括矽襯墊32的實施例中，可在溝渠69的側壁和底表面處形成p-n接面。在包括矽襯墊32的實施例中，矽襯墊32可以是本質半導體，可以是經p摻雜的，或者可以是經n摻雜的。一般而言，光伏打接面可包括橫跨含鍺阱30和包含第一導電類型矽區域21的單晶矽基板10所形成的p-i-n接面或p-n接面。

請參照圖2J，例如可通過進行濕蝕刻製程來去除介電罩幕層12。在介電罩幕層12包括氧化矽的實施例中，可進行使用稀氫氟酸的濕蝕刻製程以去除介電罩幕層12。

多個淺溝渠絕緣結構20可形成在單晶矽基板10的上部部分中。淺溝渠絕緣結構20可包括諸如氧化矽的介電填充材料，且提供與後續製程中會形成的半導體裝置的電隔離。在光檢測器區域510和感測電路區域520中形成各種場效應電晶體(例如傳輸電晶體(transfer transistor)610、p型場效應電晶體630、n型場效應電晶體640)。例如，可在光檢測器區域510中形成傳輸電晶體610，且可在感測電路區域520中形成p型場效應電晶體630和n型場效應電晶體640。各個場效應電晶體(例如傳輸電晶體610、p型場效應電晶體630、n型場效應電晶體640)可包括相應的閘極介電50，相應的閘電極52以及相應的一對源極區和汲極區。源極區和汲極區統稱為源極/汲極區。例如，p型場效應電晶體630可包括p摻雜的源極/汲極區42，且n型場效應電晶體640可包括n摻雜的源極/汲極區44。傳輸電晶體610可包括電連接至第二導電類型的含鍺區域302的源極區48和浮置汲極區46。第二導電類型的含鍺區域302和浮置汲極區46可具有第二導電類型的摻雜。根據需要可在感測電路區域520中形成各種摻雜阱。雖然本發明僅例示感測電路區域520中的兩個場效應電晶體，但是應當理解，在感測電路區域520中可形成提供子像素的感測電路的全套場效應電晶體。感測電路區域520中的場效應電晶體可以是各式電晶體，諸如重置電晶體(reset transistor)，源極隨耦器電晶體(source follower transistor)和選擇電晶體(select transistor)。任何用於感測存儲在第二導電類型的含鍺區域302 中的電荷的感測電路皆可形成。

請參照圖2K，在場效應電晶體(例如傳輸電晶體610、p型場效應電晶體630、n型場效應電晶體640)和第二導電類型矽區域342之上可形成多個介電材料層90和多個金屬互連結構80。各個介電材料層90包括相應的層間介電(interlayer dielectris；ILD)材料，例如未經摻雜的矽酸鹽玻璃，經摻雜的矽酸鹽玻璃，有機矽酸鹽玻璃和/或多孔介電材料。介電材料層90可包括介電襯墊(dielectric liner)，例如氮化矽介電襯墊，介電金屬氧化物介電襯墊，碳化矽介電襯墊和/或氮氧化矽介電襯墊。多個金屬互連結構80可包括多個金屬通孔結構82和多個金屬線結構84。第二導電類型矽區域342可以通過金屬互連結構80的子集電性連接至傳輸電晶體610的源極區48。

圖2L是根據本發明的第一實施例的第一示例性結構的替代配置垂直截面圖。請參照圖2L，通過使用氮化矽作為含矽覆蓋結構的材料，則可自圖2H的第一示例性結構衍伸出第一示例性結構的替代配置。包括氮化矽和/或基本上由氮化矽組成的氮化矽覆蓋結構41可形成在含鍺阱30的頂表面上。

隨後，可進行圖2I的製程步驟，以將含鍺阱30的上部部分轉換為第二導電類型的含鍺區域302。接著，可進行圖2J和2K的製程步驟。金屬通孔結構82可形成為通過氮化矽覆蓋結構41(其包括氮化矽)，以接觸第二導電類型的含鍺區域302。

一般而言，含矽覆蓋結構(例如第二導電類型矽區域342 或氮化矽覆蓋結構41)可位於含鍺阱30的頂表面上。含矽覆蓋結構(例如第二導電類型矽區域342或氮化矽覆蓋結構41)包括含矽的擴散阻擋材料，其可以是矽或氮化矽。如果含矽覆蓋結構(包括第二導電類型矽區域342)包括矽，則含矽覆蓋結構(包括第二導電類型矽區域342)中矽的原子百分比可大於98%，且可以大於99%，餘量是第二導電類型的電摻雜劑。如果含矽覆蓋結構(包括氮化矽覆蓋結構41)包括氮化矽，則矽的原子百分比可以為大約3/7×100%，大約為42.8%。一般而言，本發明的實施例的含矽覆蓋結構(例如第二導電類型矽區域342或氮化矽覆蓋結構41)可包括原子百分比大於42%的矽。

圖3A和圖3B是根據本發明的第二實施例的包含影像感測器像素的第二示例性結構配置垂直截面圖。圖3A例示其中含矽覆蓋結構包括第二導電類型矽區域342的配置，並且圖3B例示其中含矽覆蓋結構包括氮化矽覆蓋結構41的配置。

在第二示例性結構中，每個子像素的光伏打接面可形成在第一半導體基板110中。第一半導體基板110可以是可與上述的單晶矽基板10相同的單晶矽基板。包含多個金屬互連結構80的第一子集的多個第一介電材料層190可形成在第一半導體基板110之上。多個第一接合墊188可形成在第一介電材料層190上。被相應的絕緣間隔物102側向包圍的多個基板穿孔結構(through-substrate via structure)104可形成在第一半導體基板110中。

每個子像素的感測電路可以形成在第二半導體基板210上，該第二半導體基板可以是矽基板。在此實施例中，用於光檢測器的傳輸電晶體610可形成在第二半導體基板210上。包含多個金屬互連結構80的第二子集的多個第二介電材料層290可形成在第二半導體基板210之上。多個第二接合墊288可以形成在第二介電材料層290上。

通過晶圓對晶圓的接合，包括第一半導體基板110和第一介電材料層190的第一晶圓可被接合到包括第二半導體基板210和第二介電材料層290的第二晶圓。例如，多個第一接合墊188對齊多個第二接合墊288且設置在多個第二接合墊288上，並且可使每個配對的第一接合墊188和第二接合墊288進行金屬對金屬接合。隨後，可薄化第一半導體基板110的背側，以實體暴露多個基板穿孔結構104的頂表面。背側介電層106可形成在第一半導體基板110的背側上，並且多個外部接合墊198可通過背側介電層106而形成在相應的基板穿孔結構104的背側表面上。可以切割第一晶圓和第二晶圓的經接合組件以提供經接合半導體晶粒。每個經接合半導體晶粒可包括：第一半導體晶粒710，其包括第一半導體基板110和多個第一介電材料層190的經切割後的部分；以及第二半導體晶粒720，其包括第二半導體基板210和多個第二介電材料層290的經切割後的部分。

圖4A和圖4B是根據本發明的第二實施例的包含影像感測器像素的第三示例性結構配置垂直截面圖。圖4A例示其中含矽覆蓋結構包括第二導電類型矽區域342的配置，並且圖4B例示其中含矽覆蓋結構包括氮化矽覆蓋結構41的配置。

在第三示例性結構中，每個子像素的光伏打接面和每個子像素的感測電路的至少一個子集可形成在第一半導體基板110中，該第一半導體基板是可以與上述的單晶矽基板10相同的單晶矽基板。包含多個金屬互連結構80的第一子集的多個第一介電材料層190可形成在第一半導體基板110之上。被相應的絕緣間隔物102側向包圍的多個基板穿孔結構104可形成在第一半導體基板110中。

多個額外的半導體裝置，諸如p型場效應電晶體630和n型場效應電晶體640可形成在第二半導體基板210上，該第二半導體基板可以是矽基板。額外的半導體裝置可包括或不包括用於第一半導體基板110中光伏打接面的感測電路的組件。額外的半導體裝置可包括可與影像感測器的子像素接合使用的額外的半導體裝置。例如，額外的半導體裝置可包括可以支持影像感測器的操作的記憶體裝置或邏輯裝置。

第一半導體基板110上的裝置和第二半導體基板210上的裝置可以彼此面對面，背對背或面對背連接。例示的配置包括薄化第一半導體基板110的背側，在第一半導體基板110的背側上沉積背側介電層106，並且在多個基板穿孔結構104的底部表面上通過背側介電層106形成多個第一接合墊188的實施例。第一接合墊188接合到第二接合墊288，第二接合墊288設置在上伏於第二半導體基板210的第二介電材料層290中。

一般而言，在含鍺阱30內或其周圍可形成任何類型的光伏打接面。光伏打接面可以是垂直型的p-i-n接面，側向型的p-i-n接面，垂直型的p-n接面或側向型的p-n接面。此外，使用釘紮層(pinning layer)的釘紮型二極體的配置或單光子雪崩二極體(single-photon avalanche diode；SPAD)的配置也可被使用。雖然本文描述在含鍺阱30內或其周圍形成的光伏打接面的特定實施例，但應理解，當含鍺阱30被用於作為光伏打接面的組件時，本發明的內容範圍不受限於任何特定光伏打接面的配置。

含鍺阱30的含鍺材料可以是經摻雜鍺或包含大於50%原子百分比的鍺的經摻雜矽鍺合金。可以通過第一導電類型矽區域21和含矽覆蓋結構(例如第二導電類型矽區域342或氮化矽覆蓋結構41)的組合，或者通過矽襯墊32和含矽覆蓋結構(例如第二導電類型矽區域342或氮化矽覆蓋結構41)的組合來完全包封含鍺阱30。因此，可以避免在第一，第二和第三示例性結構內的含鍺阱30和介電材料層90或其他任何含氧組件之間的實體接觸，且含鍺阱30可以保持無氧化。

請參照圖2A至圖4B，根據本發明的各種實施例，提供了一種包括光檢測器的半導體結構。該光檢測器包括含鍺阱30，其嵌入在單晶矽基板(例如單晶矽基板10、第一半導體基板110)中並延伸到單晶矽基板(例如單晶矽基板10、第一半導體基板110)的近側水平表面7，其中含鍺阱30包含鍺的原子百分比大於50%(例如，從50%到100%)；以及含矽覆蓋結構(例如第二導電類型矽區域342或氮化矽覆蓋結構41)位於含鍺阱30的頂表面上，且包含原子百分比大於42%的矽原子。圍繞溝渠69的單晶矽基板(例如單晶矽基板10、第一半導體基板110)的一部分包括第一導電類型矽區域21。含鍺阱30包括第二導電類型的含鍺區域302。

在一個實施例中，光伏打接面可包括p-i-n接面(即第一導電類型矽區域21，中間含鍺區域308和第二導電類型的含鍺區域302)；以及含鍺阱30包括摻雜劑的原子濃度介於1.0×10¹³/cm³至1.0×10¹⁸/cm³範圍內，與第二導電類型的含鍺區域302接觸，且被第一導電類型矽區域21側向包圍的中間含鍺區域308。

在一個實施例中，半導體結構可包括單晶的矽襯墊32，其與第一導電類型矽區域21的內側壁接觸，側向包圍含鍺阱30，且與單晶矽基板(例如單晶矽基板10、第一半導體基板110)磊晶對齊。在一個實施例中，含鍺阱30包括與單晶的矽襯墊32和單晶矽基板(例如單晶矽基板10、第一半導體基板110)磊晶對齊的單晶含鍺半導體材料。

在一個實施例中，第一導電類型矽區域21連續地圍繞含鍺阱30，且包括與含鍺阱30的底表面接觸的第一水平延伸部分和在單晶矽基板(例如單晶矽基板10、第一半導體基板110)的近側水平表面7下方從含鍺阱30向外延伸的第二水平延伸部分。

所述半導體結構可包括位於單晶矽基板(例如單晶矽基板10、第一半導體基板110)上或通過多個介電材料層(例如第一介電材料層190、第二介電材料層290)及位於多個介電材料層(例如第一介電材料層190、第二介電材料層290)內的多個接合墊(例如第一接合墊188、第二接合墊288)接合到單晶矽基板(例如單晶矽基板10、第一半導體基板110)的第二半導體基板210上的感測電路；以及在第二導電類型的含鍺區域302和感測電路之間提供電連接的多個金屬互連結構80。

圖5A至圖5F是根據本發明第四實施例在形成影像感測器像素期間時的第四示例性結構的依序垂直截面圖。圖5A例示的第四示例性結構包括第一半導體基板110，其可以是單晶矽基板。第一半導體基板110可與第一示例性結構中的單晶矽基板10相同。近側水平表面7可位於第一半導體基板110的頂側上。介電罩幕層12可形成在近側水平表面7上，並且溝渠69可通過介電罩幕層12中的開口形成在第一半導體基板110的上部部分中。通過省略第一摻雜光電二極體接觸區域28、第二導電類型摻雜阱60和摻雜阱接觸區域68，則可從圖2B的第一示例性結構衍伸圖5A的第四示例性結構。

請參照圖5B，可以依序地進行圖2D、圖2E、圖2F和圖2G中的製程步驟，以形成矽襯墊32和含鍺阱30。矽襯墊32可具有與第一實施例中相同的厚度和相同的材料組成。含鍺阱30可具有與第一實施例相同的材料組成和相同的結晶度。含鍺阱30可以是單晶且與第一半導體基板110的單晶半導體基板磊晶對齊，或者可以是多晶半導體或非晶半導體。

請參照圖5C，可以將矽沉積在含鍺阱30的頂表面上。在一實施例中，經沉積的矽可包括未經摻雜的矽。如本說明書所述，未經摻雜的矽係指在沉積製程期間沒有刻意導入摻雜劑的矽。因此，未經摻雜的矽中的電摻雜劑的量可處於殘留量。例如，未經摻雜的矽可以是本質半導體，或者可以包括電摻雜劑，其摻雜劑濃度小於1.0×10¹⁶/cm³，例如從1.0×10¹²/cm³到1.0×10¹⁵/cm³。未經摻雜的矽提供相對較高的電阻率，並且有效抑制漏電流。通過選擇性沉積製程或非選擇性沉積製程可成長未經摻雜的矽。在使用非選擇性沉積製程的實施例中，經沉積的未經摻雜矽材料的過量部分可從包括介電罩幕層12的頂表面的水平面上方去除。經沉積的未經摻雜矽的剩餘部分包括鈍化矽區域340。鈍化矽區域340的頂表面可以位於包括介電罩幕層12的頂表面的水平面內。在使用選擇性沉積製程來沉積未經摻雜的矽的實施例中，可不需要進行平坦化製程。鈍化矽區域340作用為含鍺阱30的含矽覆蓋結構。

請參照圖5D，進行第一遮蔽式離子植入製程，將第一導電類型的摻雜劑植入到鈍化矽區域340的一部分和含鍺阱30的上部部分中。鈍化矽區域340的經植入部分包括第一導電類型矽區域341，且含鍺阱30的經植入部分包括第一導電類型的含鍺區域301。可重度摻雜第一導電類型矽區域341和第一導電類型的含鍺區域301。例如，第一導電類型矽區域341和第一導電類型的含鍺區域301中的每一者可包括原子濃度介於1.0×10¹⁹/cm³至2.0範圍內的第一導電類型的電摻雜劑。

進行第二遮蔽式離子植入製程，將第二導電類型的摻雜劑植入到鈍化矽區域340的另一部分和含鍺阱30的另一上部部分中。鈍化矽區域340的經植入部分包括第二導電類型矽區域342，且含鍺阱30的經植入部分包括第二導電類型的含鍺區域302。可重度摻雜第二導電類型矽區域342和第二導電類型的含鍺區域302。例如，第二導電類型矽區域342和第二導電類型的含鍺區域302中的每一者可包括原子濃度介於1.0×10¹⁹/cm³至2.0×10²¹/cm³範圍內的第二導電類型的電摻雜劑。

鈍化矽區域340的剩餘部分可在第一導電類型矽區域341和第二導電類型矽區域342之間提供側向隔離。鈍化矽區域340、第一導電類型矽區域341和第二導電類型矽區域342的組合構成矽覆蓋結構34，該矽覆蓋結構34是含矽覆蓋結構。

在本說明書中，含鍺阱30的未經植入部分被稱為中間含鍺區域308。中間含鍺區域308可以是本質半導體，或者可以具有原子濃度介於1.0×10¹³/cm³至1.0×10¹⁸/cm³的範圍內的摻雜劑。中間含鍺區域308在第一導電類型的含鍺區域301和第二導電類型的含鍺區域302之間提供側向間隔。中間含鍺區域308、第一導電類型的含鍺區域301和第二導電類型的含鍺區域302的組合構成了含鍺阱30。

請參照圖5E，例如通過進行等向性蝕刻製程(例如，濕蝕刻製程)，可去除介電罩幕層12。在第一半導體基板110之上，可形成多個第一介電材料層190、多個基板穿孔結構104、側向圍繞多個基板穿孔結構104的多個絕緣間隔物102、多個金屬互連結構80和多個第一接合墊188。

請參照圖5F，設置在圖2K的半導體基板500上的用於光檢測器的感測電路可形成在第二半導體基板210上。可形成用於設置在圖2K的半導體基板500上的光檢測器陣列的感測電路陣列。例如，用於光檢測器的各個感測電路可包括傳輸電晶體610以及額外的場效應電晶體，傳輸電晶體610包括源極區48和浮置汲極區46，且額外的場效應電晶體可包括p型場效應電晶體630和n型場效應電晶體640。設置在第二半導體基板210上的圖5F的感測電路可與設置在單晶矽基板10上的圖2K的感測電路相同。形成在多個第二介電材料層290內的多個金屬互連結構80可形成在第二半導體基板210之上，以提供在第二半導體基板210上的各種半導體裝置之間往來的電性接線。多個第二接合墊288可形成在多個第二介電材料層290上。

通過晶圓對晶圓的接合，包括第一半導體基板110和多個第一介電材料層190的第一晶圓可被接合到包括第二半導體基板210和多個第二介電材料層290的第二晶圓。例如，多個第一接合墊188對齊多個第二接合墊288且設置在多個第二接合墊288上，並且可使每個配對的第一接合墊188和第二接合墊288進行金屬對金屬接合。隨後，可薄化第一半導體基板110的背側，以實體暴露多個基板穿孔結構104的頂表面。背側介電層106可形成在第一半導體基板110的背側上，並且多個外部接合墊198可通過背側介電層106而形成在相應的基板穿孔結構104的背側表面上。可以切割第一晶圓和第二晶圓的經接合組件以提供經接合半導體晶粒。每個經接合半導體晶粒可包括：第一半導體晶粒710，其包括第一半導體基板110和多個第一介電材料層190的經切割後部分；第二半導體晶粒720，其包括第二半導體基板210和多個第二介電材料層290的經切割後的部分。

圖6A至6F是根據本發明第四實施例的第四示例性結構的替代配置垂直截面圖。請參照圖6A，通過省略矽襯墊32的設置，則可從圖5F的第四示例性結構衍伸第四示例性結構的第一替代配置。在此本實施例中，含鍺阱30可直接形成在溝渠69的側壁和水平表面上。因此，含鍺阱30可以直接與包括第一半導體基板110的單晶矽基板接觸。

請參照圖6B，通過形成代替矽覆蓋結構34的氮化矽覆蓋結構41，則可從圖6A的第四示例性結構的第一替代配置衍伸第四示例性結構的第二替代配置。在此實施例中，第一導電類型的含鍺區域301和第二導電類型的含鍺區域302中的每一者可與多個金屬互連結構80中的相應者(例如，相應的金屬通孔結構82)直接接觸。

請參照圖6C，通過形成多個第一導電類型的含鍺區域301和/或多個第二導電類型的含鍺區域302，則可從圖5F的第四示例性結構衍伸第四示例性結構的第三替代配置。在此實施例中，可以形成多個第一導電類型矽區域341和/或多個第二導電類型矽區域342。

請參照圖6D，通過形成多個第一導電類型的含鍺區域301和/或多個第二導電類型的含鍺區域302，則可從圖6A的第四示例性結構的第一替代配置衍伸第四示例性結構的第四替代配置。在此實施例中，可形成多個第一導電類型矽區域341和/或多個第二導電類型矽區域342。

請參照圖6E，通過使用第一導電類型的摻雜劑摻雜含鍺中間區域308形成額外的第一導電類型的含鍺區域305，則可從圖5F的第四示例性結構或圖6C的第四示例性結構的第三替代配置衍伸第四示例性結構的第五替代配置。在此實施例中，在額外的第一導電類型的含鍺區域305內的第一導電類型的摻雜劑的原子濃度可介於1.0×10¹⁷/cm³至1.0×10¹⁹/cm³的範圍內，但也可使用更淡或更濃的原子濃度的摻雜劑。在此實施例中，光伏打接面可以是p-n接面。

請參照圖6F，通過使用原子濃度與第一導電類型的含鍺區域301中的第一導電類型的摻雜劑的原子濃度相當的第一導電類型的摻雜劑摻雜中間含鍺區域308，則可從圖6E的第四示例性結構的第五替代配置衍伸第四示例性結構的第六替代配置。在此實施例中，第一導電類型的含鍺區域301取代中間含鍺區域308。在第一導電類型的含鍺區域301和第二導電類型的含鍺區域302 之間可形成p-n接面。含鍺阱30包括第一導電類型的含鍺區域301和第二導電類型的含鍺區域302，和/或由第一導電類型的含鍺區域301和第二導電類型的含鍺區域302組成。

圖7A至7G是根據本發明的第五實施例在影像感測器像素形成期間時的第五示例性結構的依序垂直截面圖。請參照圖7A，根據本發明的第五實施例，通過提供半導體基板500可形成第五示例性結構，該半導體基板500可包括單晶矽基板10。單晶矽基板10可與第一示例性結構中的基板相同。用於形成感測電路的半導體裝置可形成在單晶矽基板10的上部部分上和/或內。例如，半導體裝置可包括傳輸電晶體610，p型場效應電晶體630和n型場效應電晶體640。傳輸電晶體610可形成在光檢測器區域510中，並且p型場效應電晶體630和n型場效應電晶體640可形成在感測電路區域520中。各種場效應電晶體(例如傳輸電晶體610、p型場效應電晶體630、n型場效應電晶體640)可與第一示例性結構中的場效應電晶體相同。

可沉積諸如氧化矽的介電材料在單晶矽基板10的近側水平表面7上的多個半導體裝置之上，並可平坦化該介電材料以提供具有水平頂表面的介電罩幕層92。介電罩幕層92的厚度可以大於閘電極52的高度，且介電罩幕層92可以覆蓋閘電極52。

請參照圖7B，光阻層67可塗佈於介電罩幕層92上，且可對光阻層67進行微影圖案化，以在光檢測器區域510內形成一開口。可進行非等向性蝕刻製程以將光阻層67中的開口的圖案通過介電罩幕層92轉移到單晶矽基板10的上部部分中。在單晶矽基板10的上部部分中形成溝渠69。溝渠69的深度可以大於，等於或小於第二導電類型摻雜阱60的深度。在一個實施例中，溝渠69的深度可介於0.5微米至10微米的範圍內，例如在1微米至6微米的範圍內，但也可使用更淺或更深的深度。溝渠69的側向尺寸可介於0.5微米至30微米的範圍內，例如在1微米至15微米的範圍內。在溝渠69具有圓形或橢圓形水平橫截面形狀的實施例中，溝渠69的側向尺寸可以是溝渠69的水平橫截面形狀的直徑或主軸，或者在溝渠69的水平橫截面形狀是矩形的實施例中，溝渠69的側向尺寸可以是矩形一側邊的長度。光阻層67可在隨後製程中去除，例如透過灰化製程。

請參照圖7C，可進行圖2D和2E的製程步驟以形成矽襯墊32和含鍺材料層30L。矽襯墊32可具有與第一示例性結構中的矽襯墊32相同的厚度、相同的結晶度和/或相同的材料組成。含鍺材料層30L可具有與第一示例性結構中的含鍺材料層30L相同的結晶度和相同的材料組成。

請參照圖7D，可進行圖2F和2G的製程步驟以形成含鍺阱30。

請參照圖7E，可進行圖2H的製程步驟以形成鈍化矽區域340。在一實施例中，鈍化矽區域340可具有一個頂表面，該頂表面位於包括介電罩幕層92的頂表面的水平面內。

請參照圖7F，可進行圖5D的製程步驟以形成第一導電類型矽區域341、第一導電類型的含鍺區域301、第二導電類型矽區域342、第一導電類型的矽區域342以及第二導電類型的含鍺區域302。鈍化矽區域340的剩餘部分可在第一導電類型矽區域341和第二導電類型矽區域342之間提供側向隔離。鈍化矽區域340、第一導電類型矽區域341和第二導電類型矽區域342的組合構成矽覆蓋結構34，該矽覆蓋結構34是含矽覆蓋結構。中間含鍺區域308、第一導電類型的含鍺區域301和第二導電類型的含鍺區域302的組合構成含鍺阱30。或者，可形成圖6A至圖6D所示的任何p-i-n接面結構或圖6E和圖6F所示的p-n接面結構以取代圖7F所示的p-i-n接面。一般而言，上述的任何p-i-n接面或任何p-n接面可形成在溝渠69中。

請參照圖7G，可形成額外的多個介電材料層94和多個金屬互連結構80以提供多個半導體裝置和光檢測器的各個節點之間往來的電連接。例如，通過多個金屬互連結構80的子集和第二導電類型矽區域342，第二導電類型的含鍺區域302可連接到傳輸電晶體610的源極區48。通過多個金屬互連結構80的另一子集，第一導電類型的含鍺區域301可由偏壓電路適當地施加偏壓。

圖7H是根據本發明的第五實施例的第五示例性結構的替代配置的垂直截面圖。請參照圖7H，通過形成代替矽覆蓋結構34的氮化矽覆蓋結構41，則可從圖7G的第五示例性結構衍伸第五示例性結構的替代配置。在此實施例中，第一導電類型的含鍺區域301和第二導電類型的含鍺區域302中的每一者可直接接觸於多個金屬互連結構80中的相應者(例如，相應的金屬通孔結構82)。

一般而言，在含鍺阱30內可形成任何類型的光伏打接面。光伏打接面可以是垂直型的p-i-n接面，側向型的p-i-n接面，垂直型的p-n接面或側向型的p-n接面。此外，使用釘紮層的釘紮型二極體的配置或單光子雪崩二極體(SPAD)的配置也可被使用。雖然本文描述在含鍺阱30內形成的光伏打接面的特定實施例，但應理解，當含鍺阱30被用於作為光伏打接面的組件時，本發明的內容範圍不受限於任何特定光伏打接面的配置。

含鍺阱30的含鍺材料可以是經摻雜鍺或含原子百分比大於50%的鍺的經摻雜矽鍺合金。可通過第一導電類型矽區域21和含矽覆蓋結構(例如矽覆蓋結構34或氮化矽覆蓋結構41)的組合，或者通過矽襯墊32和含矽覆蓋結構(例如矽覆蓋結構34或氮化矽覆蓋結構41)的組合來完全包封含鍺阱30。因此，可以避免在第四或第五示例性結構內的含鍺阱30與介電材料層90或其他任何含氧組件之間的實體接觸，並且含鍺阱30可保持無氧化。

請參照圖5A至圖7H，根據本發明的各種實施例，提供了一種包括光檢測器的半導體結構。該光檢測器包括含鍺阱30，其嵌入在單晶矽基板(例如單晶矽基板10、第一半導體基板110)中並延伸到單晶矽基板(例如單晶矽基板10、第一半導體基板 110)的近側水平表面7，其中含鍺阱30包含原子百分比大於50%的鍺；以及含矽覆蓋結構(例如矽覆蓋結構34或氮化矽覆蓋結構41)，位於含鍺阱30的頂表面上，且包含原子百分比大於42%的矽原子。含矽覆蓋結構(例如矽覆蓋結構34或氮化矽覆蓋結構41)可包括基本上由摻雜的矽組成的矽覆蓋結構34，或者作為基本上由氮化矽組成的氮化矽覆蓋結構41。含鍺阱30包括光伏打接面，該光伏打接面包括第一導電類型的含鍺區域301和第二導電類型的含鍺區域302。

在一個實施例中，光伏打接面包括p-i-n接面；以及含鍺阱30包括中間含鍺區域308，該中間含鍺區域308的摻雜劑的原子濃度介於1.0×10¹³/cm³至1.0×10¹⁷/cm³範圍內，且該中間含鍺區域308與第一導電類型的含鍺區域301以及第二導電類型的含鍺區域302接觸。

在一個實施例中，矽覆蓋結構34包括與第一導電類型的含鍺區域301接觸的第一導電類型矽區域341；以及與第二導電類型的含鍺區域302接觸的第二導電類型矽區域342。

在一個實施例中，矽覆蓋結構34包括鈍化矽區域340，該鈍化矽區域340的摻雜劑的原子濃度介於1.0×10¹³/cm³至1.0×10¹⁷/cm³範圍內，且該鈍化矽區域340位於第一導電類型矽區域341與第二導電類型矽區域342之間。

在一個實施例中，含鍺阱30包括與單晶矽基板(例如單晶矽基板10、第一半導體基板110)磊晶對齊的單晶含鍺半導體材料。在一實施例中，含矽覆蓋結構(例如矽覆蓋結構34或氮化矽覆蓋結構41)的近側表面與含鍺阱30接觸；以及含矽覆蓋結構(例如矽覆蓋結構34或氮化矽覆蓋結構41)的遠側表面垂直地偏離包括單晶矽基板(例如單晶矽基板10、第一半導體基板110)的近側水平表面7的水平面。

在一實施例中，光伏打接面包括p-n接面；並且第一導電類型的含鍺區域301與第二導電類型的含鍺區域302接觸。

在一個實施例中，半導體結構可以包括感測電路以及多個介電材料層{例如介電材料層90、第一介電材料層190，(介電罩幕層92、介電材料層94)}，感測電路包括位於單晶矽基板(例如單晶矽基板10、第一半導體基板110)上的多個場效應電晶體，多個介電材料層{例如介電材料層90、第一介電材料層190，(介電罩幕層92、介電材料層94)}位於單晶矽基板(例如單晶矽基板10、第一半導體基板110)的近側水平表面7上並包含多個金屬互連結構80。多個金屬互連結構80的子集可以在第二導電類型的含鍺區域302和多個場效應電晶體中的一者的源極/汲極區(例如，傳輸電晶體610的源極區48)之間提供導電路徑。

在一個實施例中，半導體結構可包括；多個第一介電材料層190以及半導體晶粒720，多個第一介電材料層190位於單晶矽基板110的近側水平表面7上並包含多個第一金屬互連結構80和多個第一接合墊188，半導體晶粒720包括半導體基板210，感測電路以及多個第二介電材料層290，感測電路包括位於半導體基板210上的多個場效應電晶體，以及多個第二介電材料層290位於半導體基板210上並在其中包含多個第二金屬互連結構80和多個第二接合墊288。多個第二接合墊288可分別接合到多個第一接合墊188中的相應的一者，並且多個第一金屬互連結構80和多個第二金屬互連結構80的子集在第二導電類型的含鍺區域302和感測電路中的多個場效應電晶體中的一者的源極/汲極區(例如，傳輸電晶體610的源極區48)之間提供導電路徑。

請參照圖8，第一製程流程圖800例示根據本發明的一個實施例的用於形成影像感測器的一示例性製程順序。請參照步驟810和圖2B、圖5A和圖7A，介電罩幕層(例如介電罩幕層12、介電罩幕層92)可沉積和圖案化在單晶矽基板(例如單晶矽基板10、第一半導體基板110)之上。請參照步驟820以及圖2B、圖5A和圖7B，通過介電罩幕層(例如介電罩幕層12、介電罩幕層92)中的開口可在單晶矽基板(例如單晶矽基板10、第一半導體基板110)中蝕刻溝渠69。請參照步驟830和圖2C至圖2G、圖3A、圖3B、圖4A、圖4B、圖5B、圖5F、圖6A至圖6F、圖7C、圖7D和圖7H，含鍺阱30可形成在溝渠69內。含鍺阱30包括原子百分比大於50%的鍺。在一個實施例中，含鍺阱30可以是單晶，且可以與單晶矽基板(例如單晶矽基板10、第一半導體基板110)磊晶對齊。請參照步驟840和圖2H、圖2L，圖3A、圖3B、圖4A、圖4B、圖5C、圖5F、圖6A至圖6F、圖7E和圖7H，含矽覆蓋結構(例如矽覆蓋結構34或氮化矽覆蓋結構41) 可形成在含鍺阱30的頂表面上。請參照步驟850和圖2I至圖2L、圖3A、圖3B、圖4A、圖4B、圖5D至圖5F、圖6A至圖6F和圖7F至圖7H，通過植入第一導電類型的摻雜劑和第二導電類型的摻雜劑，光伏打接面可形成在溝渠69內或橫跨溝渠69。

請參照圖9，第二製程流程圖900例示用於形成圖2K或圖2L中所示之影像感測器的一示例性製程順序。請參照步驟921和圖2A，可提供單晶矽基板10。請參照步驟922和圖2B，經圖案化的介電罩幕層12可形成在單晶矽基板10的頂表面上，並且可藉由採用經圖案化的介電罩幕層12作為蝕刻遮罩以在單晶矽基板10的上部部分中形成溝渠69。請參照步驟923和圖2C，可例如通過離子植入第一導電類型的摻雜劑以在單晶矽基板10內的溝渠69周圍形成第一導電類型矽區域21。請參照步驟924和圖2D，矽襯墊32可以可選地從第一導電類型矽區域21的實體暴露表面成長。請參照步驟925和圖2E，含鍺材料層30L可形成在溝渠69中並在單晶矽基板10之上。在一個實施例中，可進行磊晶沉積製程以在溝渠69內部成長單晶含鍺材料以形成含鍺材料層30L。請參照步驟926和圖2F，可通過在含鍺材料層30L上進行平坦化製程以形成含鍺阱30。請參照步驟927和圖2G，含鍺阱30可以可選地進行垂直凹陷。請參照步驟928以及圖2H和圖2L，含矽覆蓋結構(例如，圖2H所示的鈍化矽區域340或圖2L所示的氮化矽覆蓋結構41)可在含鍺阱30的頂表面上形成。請參照步驟929以及圖2I和圖2L，可以通過用第二導電類型的摻雜劑摻雜含鍺阱30的上部部分以形成第二導電類型的含鍺區域302。請參照步驟930以及圖2J和圖2L，多個場效應電晶體(例如傳輸電晶體610、p型場效應電晶體630、n型場效應電晶體640)可形成在單晶矽基板10上的光檢測器區域510和感測電路區域520中。請參照步驟931以及圖2K和圖2L，多個介電材料層90和多個金屬互連結構80可形成在多個場效應電晶體(例如傳輸電晶體610、p型場效應電晶體630、n型場效應電晶體640)之上。

請參照圖10，第三製程流程圖1000例示用於形成圖3A或圖3B中所示之影像感測器的一示例性製程順序。請參照步驟1010，通過進行對應於圖9的第二製程流程圖900中的製程步驟921至929和步驟930的圖2A至圖2I、圖2K和圖2L的製程步驟，在第一半導體基板110中可形成子像素的光伏打接面。在此實施例中，如圖3A和圖3B所示，在第一半導體基板110上不存在多個場效應電晶體(例如傳輸電晶體610、p型場效應電晶體630、n型場效應電晶體640)。請參照步驟1020以及圖3A和圖3B，子像素的感測電路可形成在第二半導體基板210上，第二半導體基板210可以是矽基板。用於各個光檢測器的傳輸電晶體610可形成在第二半導體基板210上。請參照步驟1030以及圖3A和圖3B，通過晶圓對晶圓接合，可將包括第一半導體基板110和多個第一介電材料層190的第一晶圓接合到包括第二半導體基板210和多個第二介電材料層290的第二晶圓。隨後，薄化第一半導體基板110，並且可隨後切割經接合組件。圖3A例示含矽覆蓋結構包括鈍化矽區域340的實施例，並且圖3B例示含矽覆蓋結構包括氮化矽覆蓋結構41的實施例。

請參照圖11，第四製程流程圖1100例示用於形成圖4A或圖4B中所示之影像感測器的一示例性製程順序。請參照步驟1110，通過進行圖2A至圖2L的製程步驟，在第一半導體基板110中可形成子像素的光伏打接面。在這種情況下，如圖4A和圖4B所示，在第一半導體基板110上形成多個場效應電晶體。請參照步驟1120以及圖4A和圖4B，在可以是矽基板的第二半導體基板210上可形成多個額外的場效應電晶體(例如p型場效應電晶體630、n型場效應電晶體640)。在第一半導體基板110上可形成用於光檢測器的傳輸電晶體610，並且在第一半導體基板110和/或第二半導體基板210上可形成用於感測電路的多個場效應電晶體。請參照步驟1130以及圖4A和圖4B，通過晶圓對晶圓接合，可將包括第一半導體基板110和多個第一介電材料層190的第一晶圓接合到包括第二半導體基板210和多個第二介電材料層290的第二晶圓。隨後，薄化第一半導體基板110，並且隨後可切割經接合組件。圖4A例示含矽覆蓋結構包括鈍化矽區域340的實施例，並且圖4B例示含矽覆蓋結構包括氮化矽覆蓋結構41的實施例。

請參照圖12，第五製程流程圖1200例示用於形成圖5F和圖6A至圖6F中所示之影像感測器的一示例性製程順序。請參照步驟1210和圖2A至圖2C、圖5A和圖6A至圖6F，通過介電罩幕層12中的開口，可在第一半導體基板110的上部部分中形成溝渠69。如圖5F、圖6C、圖6E所示，可形成矽襯墊32，或者如圖6A、圖6B、圖6D和圖6F所示，可省略矽襯墊32。請參照步驟1220和圖2D、圖2E、圖2F、圖2G、圖5B和圖6A至圖6F，可以形成可選的矽襯墊32和含鍺阱30。請參照步驟1230以及圖5C和圖6A至圖6F，在介電罩幕層12中的開口內的含鍺阱30的頂表面上可形成鈍化矽區域340。請參照步驟1240以及圖5D和圖6A至圖6F，可以將電摻雜劑植入到含鍺阱30的上部部分和鈍化矽區域340中，以形成如圖5D和圖6A至圖6D所示的p-i-n接面，或者形成如圖6E和圖6F所示的p-n接面。請參照步驟1250以及圖5E和圖6A至圖6F，可以去除介電罩幕層12，並且在第一半導體基板110之上可形成多個第一介電材料層190，多個金屬互連結構80和多個第一接合墊188。請參照步驟1260以及圖5F和圖6A至圖6F，可以通過晶圓對晶圓接合，將包括第一半導體基板110和多個第一介電材料層190的第一晶圓接合到包括第二半導體基板210和多個第二介電材料層290的第二晶圓。隨後，可薄化第一半導體基板110，並且可以隨後切割經接合組件。

請參照圖13，第六製程流程圖1300例示用於形成圖7G和圖7H中所示之影像感測器的一示例性製程順序。請參照步驟1310和圖7A，感測電路的多個半導體裝置可形成在單晶矽基板 10的上部部分上和/或之中。請參照步驟1320和圖7B，可以形成穿過介電罩幕層92到單晶矽基板10的上部部分中的溝渠69。請參照步驟1330和圖7C，在溝渠69中可形成可選的矽襯墊32和含鍺材料層30L。請參照步驟1340和圖7D，通過圖案化含鍺材料層30L，可在溝渠69中形成含鍺阱30。請參照步驟1350以及圖7E和圖7H，在含鍺阱30的頂部上可形成包括鈍化矽區域34或氮化矽覆蓋結構41的含矽覆蓋結構。請參照步驟1360以及圖7F和圖7H，可進行離子植入製程以在溝渠69中形成p-i-n接面或p-n接面。請參照步驟1370以及圖7G和圖7H，在單晶矽基板10之上可形成額外的多個介電材料層94和多個金屬互連結構80，以提供多個半導體裝置和光檢測器的各個節點往來之間的電連接。

本揭露的鍺基光檢測器可以在紅外波長范圍內提供高量子效率。此外，與矽基光檢測器相比，本揭露的鍺基光檢測器可以為諸如高速距離測量的高速運動應用設備提供更高的操作速度和快速響應。本揭露的鍺基光檢測器可與標準CMOS邏輯裝置(例如，CMOS場效應電晶體)整合一起以併入到半導體晶粒中。

根據實施例，一種半導體結構，包括光檢測器，其中所述光檢測器包括：含鍺阱，嵌入單晶矽基板中，並延伸至所述單晶矽基板的近側水平表面，其中所述含鍺阱包括原子百分比大於50%的鍺；以及含矽覆蓋結構，位於所述含鍺阱的頂表面上，且包括原子百分比大於42%的矽原子，其中所述含鍺阱包括光伏打接面，所述光伏打接面包括第一導電類型的含鍺區域和第二導電類型的含鍺區域。在一些實施例中，所述光伏打接面包括p-i-n接面；以及所述含鍺阱包括中間含鍺區域，所述中間含鍺區域的摻雜劑的原子濃度介於1.0x10¹³/cm³至1.0x10¹⁷/cm³範圍內，並且所述中間含鍺區域與所述第一導電類型的含鍺區域和所述第二導電類型的含鍺區域接觸。在一些實施例中，所述含矽覆蓋結構包括：第一導電類型矽區域，與所述第一導電類型的含鍺區域接觸；以及第二導電類型矽區域，與所述第二導電類型的含鍺區域接觸。在一些實施例中，所述含矽覆蓋結構包括鈍化矽區域，所述鈍化矽區域的摻雜劑的原子濃度介於1.0×10¹³/cm³至1.0×10¹⁷/cm³的範圍內，並且所述鈍化矽區域位於所述第一導電類型矽區域和所述第二導電類型矽區域之間。在一些實施例中，所述含鍺阱包括與所述單晶矽基板磊晶對齊的單晶含鍺半導體材料。在一些實施例中，所述含矽覆蓋結構的近側表面與所述含鍺阱接觸；以及所述含矽覆蓋結構的遠側表面垂直偏離包括所述單晶矽基板的所述近側水平表面的水平面。在一些實施例中，所述光伏打接面包括p-n接面；以及所述第一導電類型的含鍺區域與所述第二導電類型的含鍺區域接觸。在一些實施例中，所述半導體結構更包括：感測電路，包括位於所述單晶矽基板上的多個場效應電晶體；以及多個介電材料層，位於所述單晶矽基板的所述近側水平面上並在其中包含多個金屬互連結構，其中在所述第二導電類型的含鍺區域和所述多個場效應電晶體中的一者的源極/ 汲極區之間，所述多個金屬互連結構的子集提供導電路徑。在一些實施例中，所述半導體結構更包括：多個第一介電材料層，位於所述單晶矽基板的所述近側水平面上，並在其中包含多個第一金屬互連結構和多個第一接合墊；半導體晶粒，包括半導體基板、感測電路以及多個第二介電材料層，所述感測電路包括位於所述半導體基板上的多個場效應電晶體，以及所述多個第二介電材料層位於所述半導體基板上並在其中包含多個第二金屬互連結構和多個第二接合墊，其中所述多個第二接合墊接合到所述多個第一接合墊中的相應者，並且所述多個第一金屬互連結構和所述多個第二金屬互連結構的子集在所述第二導電類型的含鍺區域和所述感測電路中的所述多個場效應電晶體中的一者的源極/汲極區之間提供導電路徑。

根據實施例，一種半導體結構，包括光檢測器，其中所述光檢測器包括：含鍺阱，嵌入單晶矽基板內並延伸到所述單晶矽基板的近側水平表面，其中所述含鍺阱包括原子百分比大於50%的鍺，且其中所述含鍺阱包括光伏打接面；以及含矽覆蓋結構，位於所述含鍺阱的頂表面上，且包括原子百分比大於42%的矽原子，其中圍繞所述含鍺阱的所述單晶矽基板的一部分包括第一導電類型矽區域，以及所述含鍺阱包括第二導電類型的含鍺區域。在一些實施例中，所述光伏打接面包括p-i-n接面；以及所述含鍺阱包括中間含鍺區域，所述中間含鍺區域的摻雜劑的原子濃度介於1.0x10¹³/cm³至1.0x10¹⁸/cm³的範圍內，所述中間含鍺區域與所述第二導電類型的含鍺區域接觸，並在側向上被所述第一導電類型矽區域包圍。在一些實施例中，所述半導體結構更包括：單晶矽襯墊，與所述第一導電類型矽區域的內側壁接觸，側向包圍所述含鍺阱，並且與所述單晶矽基板磊晶對齊。在一些實施例中，所述含鍺阱包括與所述單晶矽襯墊和所述單晶矽基板磊晶對齊的單晶含鍺半導體材料。在一些實施例中，所述第一導電類型矽區域連續地包圍所述含鍺阱，並且包括與所述含鍺阱的底表面接觸的第一水平延伸部分以及在所述單晶矽基板的所述近側水平表面下方從所述含鍺阱向外延伸的第二水平延伸部分。在一些實施例中，所述半導體結構更包括：感測電路，位於所述單晶矽基板上或半導體基板上，所述半導體基板通過多個介電材料層和位於所述多個介電材料層內的多個接合墊與所述單晶矽基板接合；以及多個金屬互連結構，提供電連接在所述第二導電類型的含鍺區域和所述感測電路之間。

根據實施例，一種形成光檢測器的方法包括：在單晶矽基板上沉積和圖案化介電罩幕層；通過所述介電罩幕層中的開口在所述單晶矽基板中蝕刻溝渠；在所述溝渠內形成含鍺阱，其中所述含鍺阱包含原子百分比大於50%的鍺；在所述含鍺阱的頂表面上形成含矽覆蓋結構；以及通過植入第一導電類型的摻雜劑和第二導電類型的摻雜劑在所述溝渠內或橫跨所述溝渠形成光伏打接面。在一些實施例中，將所述第一導電類型的摻雜劑植入到所述含鍺阱的第一部分中，以形成第一導電類型的含鍺區域；將所述第二導電類型的摻雜劑植入到所述含鍺阱的第二部分中，以形成第二導電類型的含鍺區域；以及所述光伏打接面包括形成在所述含鍺阱內的p-i-n接面或p-n接面。在一些實施例中，通過所述溝渠的側壁和底表面植入所述第一導電類型的摻雜劑，以在所述單晶矽基板內形成第一導電類型矽區域；將所述第二導電類型的摻雜劑植入到所述含鍺阱的一部分中，以形成第二導電類型的含鍺區域；以及所述光伏打接面包括橫跨所述含鍺阱和所述單晶矽基板而形成的p-i-n接面或p-n接面。在一些實施例中，通過以下方法形成所述含鍺阱：進行磊晶沉積製程以成長含鍺材料，其中在所述溝渠內成長的所述含鍺材料的一部分形成為與所述溝渠內的所述單晶矽基板磊晶對齊；從包括所述介電罩幕層的頂表面的水平面上方去除所述含鍺材料的過量部分；垂直凹陷在所述介電罩幕層的所述開口內的所述含鍺材料的剩餘部分。在一些實施例中，所述形成光檢測器的方法更包括：在所述單晶矽基板或在不同於所述單晶矽基板的半導體基板上形成感測電路；以及通過在第二導電類型的含鍺區域和所述感測電路上形成多個金屬互連結構，以將所述第二導電類型的含鍺區域和所述感測電路電連接。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應知，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。