TW201351621A - 影像感測元件與其形成方法 - Google Patents

影像感測元件與其形成方法 Download PDF

Info

Publication number
TW201351621A
TW201351621A TW102114135A TW102114135A TW201351621A TW 201351621 A TW201351621 A TW 201351621A TW 102114135 A TW102114135 A TW 102114135A TW 102114135 A TW102114135 A TW 102114135A TW 201351621 A TW201351621 A TW 201351621A
Authority
TW
Taiwan
Prior art keywords
substrate
depth
forming
image sensing
trenches
Prior art date
Application number
TW102114135A
Other languages
English (en)
Other versions
TWI587490B (zh
Inventor
U-Ting Chen
Dun-Nian Yaung
Jen-Cheng Liu
Yu-Hao Shih
Chih-Chien Wang
Shih-Pei Chou
Wei-Tung Huang
Cheng-Ta Wu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201351621A publication Critical patent/TW201351621A/zh
Application granted granted Critical
Publication of TWI587490B publication Critical patent/TWI587490B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供之影像感測元件的形成方法，包含之基板具有畫素區與周邊區。蝕刻周邊區以形成多個第一溝槽。每一第一溝槽具有深度D1。形成遮罩層於基板上。遮罩層具有多個開口於畫素區中。形成間隔物於每一開口之內表面上。經由畫素區中具有間隔物之每一開口，蝕刻形成多個第二溝槽。每一第二溝槽具有深度D2。深度D1大於深度D2。

Description

影像感測元件與其形成方法
本發明係關於影像感測元件與其形成方法。
在數位影像系統(如數位靜態或動態相機)中，發展方向之一為影像感測元件。影像感測元件包括檢測光與記錄光強度(亮度)之畫素陣列(或格)。畫素陣列以累積電荷的方式響應光，越多的光即越高的累積電荷。接著其他電路將處理累積電荷，以提供顏色與亮度至合適應用如數位相機。影像感測元件之一為背照式(BSI)影像感測元件。BSI影像感測元件可感測由基板背面入射的光量，而基板支撐BSI影像感測元件之影像感測電路。畫素格位於基板正面上，且基板的厚度薄到讓照射至基板背面的光可穿過並到達畫素格。
積體電路(IC)技術持續改良，而這些改良通常為縮小元件尺寸以降低成本、增加元件積體密度、增加元件速度、與改善元件效能。由於元件尺寸縮小的好處顯而易見，因此縮小IC元件如影像感測元件的努力持續進行。
由於元件尺寸縮小，BSI技術持續改良以進一步改善BSI影像感測元件的影像品質。雖然現有的BSI影像感測元件與其製作方法已持續縮小尺寸並符合特定目的，但仍無法完全滿足所有方向。
本發明一實施例提供一種影像感測元件的形成方法，包括：提供基板，且基板具有畫素區與周邊區；蝕刻周邊區以形成多個第一溝槽，且每一第一溝槽具有深度D1；形成遮罩層於基板上，且遮罩層具有多個開口於畫素區中；形成間隔物於每一開口之內表面上；以及經由畫素區中具有間隔物之每一開口，蝕刻形成多個第二溝槽，且每一第二溝槽具有深度D2，其中深度D1大於深度D2。
本發明一實施例提供一種影像感測元件的形成方法，包括：提供基板，基板具有正表面與背表面，且基板具有畫素區與周邊區；蝕刻周邊區中的正表面以形成多個第一溝槽，且每一第一溝槽於基板中具有深度D1；形成遮罩層於基板之正表面上，且遮罩層具有多個開口於畫素區中；窄化遮罩層中的每一開口；經由畫素區中窄化的每一開口，蝕刻形成多個第二溝槽，且每一第二溝槽於基板中具有深度D2，其中深度D1大於深度D2；形成至少光偵測器於畫素區的基板中，其中第二溝槽圍繞至少一光偵測器；以及形成彩色濾光片與透鏡於基板之背表面上，其中彩色濾光片與透鏡對準至少一光偵測器。
本發明一實施例提供一種影像感測元件，包括：基板，具有畫素區與周邊區；多個第一隔離結構位於周邊區中，其中每一第一隔離結構具有深度D1；多個第二隔離結構位於畫素區中，其中每一第二隔離結構具有深度D2，其中深度D1大於深度D2；以及畫素區中的第二隔離結構圍繞至少一光偵測器。
A-A’‧‧‧切線
D1、D2‧‧‧深度
W1、W2‧‧‧寬度
100‧‧‧影像感測元件
101‧‧‧畫素區
102‧‧‧周邊區
104‧‧‧基板
104a‧‧‧正表面
104B‧‧‧背表面
105‧‧‧硬遮罩層
105A‧‧‧上表面
106‧‧‧光偵測器
106A‧‧‧感光區
106B‧‧‧釘扎層
107A‧‧‧孔洞
107B‧‧‧第一溝槽
108、126‧‧‧隔離結構
109‧‧‧遮罩層
110‧‧‧轉換電晶體
111A、111B‧‧‧開口
112‧‧‧重置電晶體
113A‧‧‧間隔物層
113B‧‧‧間隔物
114‧‧‧源極隨耦電晶體
115‧‧‧第二溝槽
116‧‧‧選擇電晶體
118A、118B、120‧‧‧掺雜區
122‧‧‧PMOS電晶體
122A、124A‧‧‧閘極堆疊
122B、124B‧‧‧源極/汲極區
122C‧‧‧n型井
124‧‧‧NMOS電晶體
124C‧‧‧p型井
128‧‧‧多層內連線
130‧‧‧垂直內連線
132‧‧‧水平內連線
132‧‧‧導電結構
134‧‧‧層間介電層
136‧‧‧承載晶圓
138‧‧‧掺雜層
140‧‧‧抗反射層
142‧‧‧彩色濾光片
144‧‧‧透鏡
146‧‧‧入射射線
200‧‧‧方法
201、202、203、204、205‧‧‧步驟
第1A圖係本發明一或多個實施例中，影像感測元件中的畫素區的上視放大圖；第1B圖係本發明一或多個實施例中，沿著第1A圖中畫素區之切線A-A’與影像感測元件之周邊區的剖視圖；第2圖係本發明一或多個實施例中，形成影像感測元件之方法的流程圖；以及第3至8圖係根據第2圖之方法形成影像感測元件之製程剖視圖。
可以理解的是，下述揭露內容提供的不同實施例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。此外，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。另一方面，方向性用語如「頂部」、「正面」、「底部」、及「背面」僅用以說明單元之間的相對關係而非任何絕對方向。為簡化及清楚說明本發明，可採用任意比例繪示多種結構。
藉由切割線可分隔基板上的多個半導體晶片區。基板經過清潔、形成層狀結構、圖案化、蝕刻、與掺雜等多重步驟，以形成影像感測元件。用語「基板」一般為基體基板，其上可形成多種層狀物與元件結構。在某些實施例中，基板包含矽或半導體化合物如砷化鎵、磷化銦、矽化鍺、或碳化矽。 舉例來說，層狀物包括介電層、掺雜層、多晶矽層、或導電層。元件結構可為電晶體、電阻、及/或電容，藉由內連線層可內連線至額外積體電路。
在本發明一實施例中，影像感測元件100具有畫素區與周邊區。在此實施例中，影像感測元件100為背照式(BSI)影像感測元件。影像感測元件100之基板掺雜態樣取決於設計需求，比如p型基板或n型基板。在某些實施例中，p型指的是電洞作為半導體材料中主要的電荷載子，而n型指的是電子作為半導體材料中主要的電荷載子。
第1A圖係影像感測元件100中，基板104(見第1B圖)上的畫素區101其放大上視圖。如第1A圖所示，影像感測元件100包括畫素區101的陣列。每一畫素區101排列成行或列。畫素區101指的是單位晶胞，其含有至少一光偵測器106，與將電磁波轉換為電子訊號的多種電路。在此實施例中，光偵測器106包含光二極體以記錄光(射線)之強度或亮度。畫素區101可包含多種電晶體如轉換電晶體110、重置電晶體112、源極隨耦電晶體114、選擇電晶體116、其他合適之電晶體、或上述之組合。畫素區101可包含多種掺雜區於基板中，比如掺雜區118A、118B、及120。掺雜區118A、118B、及120作為前述電晶體之源極/汲極區。掺雜區120亦稱之為浮置擴散區，且位於轉換電晶體110與重置電晶體112之間。導電結構132位於部份的源極隨耦電晶體114上，並連接至掺雜區120。影像感測元件100亦包含多種隔離結構形成於基板中，以隔離基板的多種區域。在此實施例中，隔離結構108係形成於畫素區101中以隔離光偵測 器106、轉換電晶體110、重置電晶體112、源極隨耦電晶體114、與選擇電晶體116。周邊區中的額外電路、輸入/及或輸出元件可耦合至畫素陣列，以提供畫素區101所需的操作環境與外部連接。舉例來說，畫素陣列可耦合至周邊區中的讀取電路及/或控制電路。為簡化說明，下述揭露的影像感測元件只包含單一畫素區101，然而影像感測元件100可包含上述畫素的陣列，如第1A圖所示。
第1B圖係沿著第1A圖中畫素區101的切線A-A’與影像感測元件100之周邊區102的剖視圖。影像感測元件100包含之基板104具有正表面104a與背表面104B。在此實施例中，基板104係半導體基板如矽基板。在其他實施例中，基板104包含其他半導體元素如鍺及/或鑽石，半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦，或半導體合金如矽化鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化銦鎵、磷化銦鎵、磷砷化銦鎵、或上述之組合。基板104可為絕緣層上半導體(SOI)。在此實施例中，基板104為p型基板。用於基板104之p型掺質可為硼、鎵、銦、其他合適之p型掺質、或上述之組合。在另一實施例中，基板104可為n型掺雜基板。用於基板104之n型掺質可為磷、砷、其他合適之n型掺質、或上述之組合。佈植掺質的製程可為多重步驟與技術之離子佈植製程或擴散製程。
畫素區101包含至少一光偵測器106如光二極體，其包含感光區106A與釘扎層106B。感光區106A為形成於基板104中且具有n型及/或p型掺質之掺雜區，特別是沿著基板104 之正表面104a形成的掺雜區。在此實施例中，感光區106A為n型掺雜區。釘扎層106B係位於基板104之正表面104a中的感光區106A上的掺雜層。在此實施例中，釘扎層106B為p型佈植層。
畫素區101更包括多種電晶體如轉換電晶體110、重置電晶體112、源極隨耦電晶體114(見第1A圖)、與選擇電晶體116(見第1A圖)。每一電晶體具有對應的閘極堆疊於基板104的正表面104a上。轉換電晶體110之閘極堆疊位於部份的感光區106A上。畫素區101亦包括多種掺雜區於基板104中。掺雜區對應閘極堆疊，可作為前述電晶體之源極/汲極區。舉例來說，掺雜區120與118A為重置電晶體112之源極/汲極區。掺雜區120亦稱作浮置擴散區，且位於轉換電晶體110與重置電晶體112之間。掺雜區120可將光偵測器106之累積電荷轉換為電壓訊號，以利源極隨耦電晶體114(見第1A圖)處理。在此實施例中，掺雜區120為n型掺雜區。每一電晶體之閘極堆疊包含閘極介電層與閘極層。閘極介電層包含介電材料如氧化矽、高介電常數之介電材料、其他介電材料、或上述之組合。高介電常數之介電材料包含氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鋁、氧化鉿-氧化鋁合金、或上述之組合。閘極層包括多晶矽及/或金屬，包括鋁、銅、鈦、鉭、鎢、鉬、氮化鉭、矽鎳合金、矽鈷合金、氮化鈦、氮化鎢、鈦鋁合金、氮化鈦鋁、碳氮化鉭、碳化鉭、氮化鉭矽、或上述之組合。
周邊區102可包含耦合至畫素區之讀取電路及/或控制電路，以提供畫素區101所需的操作環境。在此實施例中， PMOS電晶體122與NMOS電晶體124如圖所示。PMOS電晶體122包含之閘極堆疊122A與源極/汲極區122B，係形成於n型井122C中。NMOS電晶體124包含之閘極堆疊124A與源極/汲極區124B，係形成於p型井124C中。
影像感測元件100更包括多個隔離結構126形成於周邊區102之基板104中，及多個隔離結構108形成於畫素區101之基板104中。隔離結構126與108隔離基板104的多種區域。在此實施例中，隔離結構108與126隔離PMOS電晶體122與NMOS電晶體124、光偵測器106、轉換電晶體110、重置電晶體112、源極隨耦電晶體114(見第1A圖)、及選擇電晶體116(見第1A圖)。隔離結構126與108包括氧化矽、氮化矽、氮氧化矽、其他絕緣材料、或上述之組合。每一隔離結構126具有深度D1，其定義為隔離結構126自正表面104a延伸至基板104中的距離。深度D1介於約2000 Å至約3500 Å之間。每一隔離結構108具有深度D2，其定義為隔離結構108自正表面104a延伸至基板104中的距離。深度D2介於約1000 Å至約1500 Å之間。深度D1大於深度D2。
影像感測元件100更包括多層內連線128於基板104之正表面104a上，且多層內連線128亦位於光偵測器106上。多層內連線128耦合至影像感測元件100之多種構件，比如光偵測器106。如此一來，可操作影像感測元件100之多種構件以適當響應入射光(影像射線)。多層內連線128之多種導電結構包含垂直內連線130如接點及/或通孔，與水平內連線132如線路。垂直內連線130與水平內連線132之導電材料包括鋁、鋁/ 矽/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物、或上述之組合。
多層內連線128的多種垂直內連線130與水平內連線132係埋置於層間介電層134中。層間介電層可為氧化矽、氮化矽、氮氧化矽、四乙氧矽酸鹽(TEOS)氧化物、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氟化矽玻璃(FSG)、碳掺雜之氧化矽、BLACK DIAMOND®(購自加洲Sata Clara之Applied Materials)、非晶氟化碳、低介電常數材料、聚亞醯胺、或上述之組合。層間介電層134可為多層結構。
承載晶圓136係位於基板104之正表面104a上。在此實施例中，承載晶圓136係連接至多層內連線128。承載晶圓136包含矽或玻璃。承載晶圓136可保護基板104之正表面104a上的多種結構(比如光偵測器106)，亦可在基板104之背表面104B上進行製程時提供機械強度與支撐。
影像感測元件100更包含掺雜層138於基板104之背表面104B中。掺雜層138之形成方法為佈植製程、擴散製程、回火製程、或上述之組合。在此實施例中，掺雜層包括p型掺質如硼、鎵、銦、或上述之組合。掺雜層138具有掺雜深度d，其定義為掺雜層138自基板104之背表面104B延伸至基板104中的距離。掺雜層138之掺雜深度、掺雜濃度、掺雜形狀、或上述之組合的選擇可增加量子效率、降低暗電流、或降低白畫素缺陷以最佳化影像品質。
影像感測元件100可更包括抗反射層140、彩色濾光片142、與透鏡144於基板104之背表面104B上。抗反射層140 包含介電材料如氮化矽或氮氧化矽。
彩色濾光片142位於抗反射層140上，並對準光偵測器106之感光區106A。彩色濾光片142係設計以讓預定波長的光穿過。舉例來說，彩色濾光片142可讓紅波長、綠波長、或藍波長之可見光穿過後，到達光偵測器106。在一實例中，彩色濾光片142包括染料為主的高分子，以濾除特定頻帶的光。
透鏡144係位於彩色濾光片142上，且亦對準光偵測器106之感光區106A。透鏡144相對於光偵測器106與彩色濾光片142可具有多種位置排列。如此一來，透鏡144可讓入射射線146聚焦於光偵測器106之感光區106A上。在另一實施例中，可調換彩色濾光片142與透鏡144之位置，使透鏡144夾設於抗反射層140與彩色濾光片142之間。
在一或多個實施例的操作中，影像感測元件100係接收入射射線146，其入射方向朝基板104之背表面104B。透鏡144將入射射線146導向彩色濾光片142。入射射線146接著由彩色濾光片142穿過抗反射層140後到達基板104與對應的光偵測器106(特別是感光區106A)。當入射射線146照射光偵測器106時，光偵測器106將累積電荷以響應入射射線。當轉換電晶體110的閘極開啟時，電荷將由光偵測器106轉換至掺雜區120。藉由導電結構132(見第1A圖)的連線，源極隨耦電晶體114可將掺雜區120之電荷轉換至電壓訊號。選擇電晶體116可讓讀取電子元件讀取畫素陣列之訊號列。重置電晶體112可作為開關以重置掺雜區120。當重置電晶體112開啟時，掺雜區120可有效地連接至電源以清除所有累積電荷。
第2圖係本發明一或多個實施例中，形成影像感測元件之方法200的流程圖。如方法200之流程圖所示，步驟201提供具有畫素區與周邊區的基板。接著進行步驟202以蝕刻形成多個第一溝槽於周邊區中。每一第一溝槽具有深度D1。接著進行步驟203以形成遮罩層於基板上。遮罩層具有多個開口於畫素區中。接著進行步驟204以形成間隔物於每一開口之內表面上。接著進行步驟205，經由畫素區中具有間隔物的每一開口，蝕刻形成多個第二溝槽。每一第二溝槽具有深度D2，且深度D1大於深度D2。在某些實施例中，方法200可依序進行步驟201、203、204、205、及202。步驟202之進行順序可晚於步驟205，即所謂的最終步驟。此外可以理解的是，在方法200之前、之中、或之後可進行額外步驟。
第3至8圖係根據第2圖之方法形成影像感測元件100之製程剖視圖。上述圖式已經簡化，以利本技術領域中具有通常知識者更了解本發明的概念。
方法200先進行步驟201，再接著進行步驟202，以形成第3圖之剖視圖中的影像感測元件100。基板104具有正表面104a與背表面104B。畫素區101與周邊區102係位於基板104中。基板104為半導體基板如矽基板。在此實施例中，基板104為p型矽基板。掺雜於基板104中的p型掺質包括硼、鎵、銦、其他合適之p型掺質、或上述之組合。在另一實施例中，基板104包含前述之合適材料。
硬遮罩層105係形成於基板104之正表面104a上。硬遮罩層105可為多層結構。在此實施例中，硬遮罩層105包含 墊層(未圖示)、位於墊層上的介電層(未圖示)、與位於介電層上的影像增強層(未圖示)。墊層(如氧化層)可作為基板104與其上之介電層之間的應力緩衝層。介電層可為含氮材料如氮化矽或氮氧化矽。在另一實施例中，介電層包括非晶碳材、碳化矽、或四乙氧矽酸鹽(TEOS)。影像增強層包括有機層如高分子材料或富含矽的氧化物(SRO)。影像增強層可增強其上的光阻層轉換之影像的準確性。硬遮罩層105之形成製程可為化學氣相沉積法(CVD)或電漿增強式化學氣相沉積法(PECVD)。接著以適當微影與蝕刻製程，可圖案化硬遮罩層105以形成多個孔洞107A，並露出周邊區102中的基板104之部份正表面104a。
藉由適當的蝕刻製程如反應性離子蝕刻(RIE)，可移除孔洞107A所露出的部份基板104，以形成多個第一溝槽107B於周邊區102中。每一第一溝槽107B具有深度D1，其定義為第一溝槽自正表面104a延伸至基板104中的距離。深度D1介於約2000 Å至約3500 Å之間。
接著進行方法200之步驟203以形成遮罩層於基板上，且遮罩層具有多個開口於畫素區中。進行步驟203可形成第4圖之剖視圖中的影像感測元件100。遮罩層109係形成於硬遮罩層105上。硬遮罩層109填滿第一溝槽107B與孔洞107A，其上表面高於硬遮罩層105之上表面105A。多個開口111A係形成於遮罩層109中，以露出畫素區101中的硬遮罩層105的部份上表面105A。每一開口111A具有寬度W1及內表面。遮罩層109包含光阻材料或介電材料，其抗蝕刻性與下方之硬遮罩層105之抗蝕刻性不同。藉由合適的微影及/或蝕刻製程可圖案化遮 罩層109，以形成多個開口111A。
在此實施例中，形成與圖案化第一光阻層(未圖示)。第一光阻層填滿第一溝槽107B與孔洞107A，但露出畫素區中的硬遮罩層105。接著形成第二光阻層於第一光阻層上，並露出硬遮罩層105。藉由合適的微影製程可圖案化第二光阻層，以形成多個開口111A。第一光阻層填入周邊區102中的第一溝槽107B與孔洞107A的好處在於，可形成平滑表面。第一光阻層的平滑表面，與露出的硬遮罩層105之上表面105A實質上同平面。第一光阻層之平滑表面，可讓形成開口111A於第二光阻層之微影製程具有較佳解析度。
接著進行方法200之步驟204以形成間隔物於每一開口之內表面上。第5及6圖即形成間隔物的剖視圖。形成間隔物層113A於第4圖的影像感測元件100上，即第5圖所示之剖視圖中的影像感測元件100。間隔物層113A係形成於遮罩層109之上表面上，與每一開口111A之內表面上。開口111A被窄化為寬度W2的開口111B。寬度W2小於寬度W1。間隔物層113A可為氧化矽、氮化矽、氮氧化矽、或PSG。間隔物層113A之形成製程可為化學氣相沉積法(CVD)、電漿增強式化學氣相沉積法(PECVD)、或高密度電漿化學氣相沉積法(HDPCVD)。
蝕刻間隔物層113A以形成間隔物113B後，可形成第6圖之剖視圖中的影像感測元件100。非等向蝕刻間隔物層113A，可形成間隔物113B於每一開口111B之內表面上。接著進行方法200之步驟205，以間隔物113B及遮罩層109作為蝕刻遮罩，移除未被蝕刻遮罩覆蓋的部份硬遮罩層105與部份基板 104。移除製程包含乾蝕刻製程、濕蝕刻製程、或上述之組合。經由開口111B移除部份基板104，可形成多個第二溝槽115於畫素區101中。每一第二溝槽115具有寬度W2與深度D2，且深度D2之定義為第二溝槽115自正表面104a延伸至基板104中的距離。深度D2介於約1000 Å至1500 Å之間。在形成第二溝槽115後，將移除間隔物113B與遮罩層109。
形成多個隔離結構126於周邊區102中，並形成多個隔離結構108於畫素區101中後，即形成第7圖之剖視圖中的影像感測元件100。在至少一實施例中，將介電材料填滿多個第一溝槽107B與第二溝槽115，並覆蓋硬遮罩層105。接著對介電材料施加平坦化製程如機械研磨製程(CMP)及/或蝕刻製程，以減少介電材料厚度並露出硬遮罩層105之上表面105A。如此一來，可分別形成隔離結構126與108於對應的多個第一溝槽107B與多個第二溝槽115。在某些實施例中，在平坦化製程後移除硬遮罩層105。接著進一步平坦化隔離結構126與108，使其表面與基板104之正表面104a共平面。隔離結構126與108可電性隔離基板104中的多種區域。
可以理解的是，在方法200之步驟205之前、之中、或之後可進行額外步驟。舉例來說，在步驟205後即第8圖之剖視圖中的影像感測元件100。至少一光偵測器106係形成於畫素區101中。光偵測器106包含感光區106A與釘扎層106B。在此實施例中，掺雜n型掺質之感光區106A沿著基板104的正表面104a。掺雜p型掺質之釘扎層106B位於基板104之正表面104a中的感光區106A上。掺雜區120係形成於畫素區101中。在此實 施例中，掺雜區120為n型掺雜區。
在周邊區102中，n型井122C與p型井124C係以佈植方式形成於基板104中。源極/汲極區122B與124B係以佈植方式形成於對應之n型井122C與p型井124中。
多個閘極堆疊如轉換電晶體110之閘極堆疊、重置電晶體112之閘極堆疊、閘極堆疊122A、及閘極堆疊124A係形成於基板104之正表面104a上。轉換電晶體110之閘極堆疊對應轉換電晶體110，且轉換電晶體位於畫素區101中的部份感光區106A上。重置電晶體112之閘極堆疊對應畫素區101中的重置電晶體112。閘極堆疊122A與124A對應周邊區102中的n型井122C與p型井124C。n型井122C中的閘極堆疊122A與源極/汲極區122B建構PMOS電晶體。同樣地，p型井124C中的閘極堆疊124A與源極/汲極區124B建構NMOS電晶體。轉換電晶體110之閘極堆疊、重置電晶體112之閘極堆疊、閘極堆疊122A、及閘極堆疊124A之形成方法為合適製程，包含沉積製程、微影圖案化製程、與蝕刻製程。
影像感測元件100更包括多層內連線128於基板104之正表面104a上。多層內連線128係耦接至影像感測元件100之多種構件如光偵測器106，可適當操作影像感測元件100之多種構件，以響應入射光(影像射線)。多層內連線128包含多種導電結構，比如垂直內連線130(接點及/或通孔)與水平內連線132(如線路)。垂直內連線130與水平內連線132之形成方法可為適當製程如沉積製程、微影圖案化製程、及蝕刻製程。
多層內連線之多種導電結構如垂直內連線130與 水平內連線132，係位於層間介電層134中。層間介電層134可為氧化矽、氮化矽、氮氧化矽、TEOS氧化物、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氟化氧化矽玻璃(FSG)、掺雜碳之氧化矽、低介電常數之介電材料、或上述之組合。層間介電層134可為多層結構。層間介電層134之形成方法可為適當製程如旋轉塗佈法、化學氣相沉積(CVD)、或電漿增強式化學氣相沉積(PECVD)。在一實施例中，多層內連線128與層間介電層134可由整合製程如鑲嵌製程形成。
在某些實施例中，在形成多層內連線128之製程後可進行額外製程步驟。如第1B圖所示，將承載晶圓136接合至多層內連線128。在基板104之背表面104B進行製程時，承載晶圓136可提供機械強度與支撐。對基板104之背表面進行平坦化製程如化學機械研磨製程(CMP)，可薄化基板104的厚度。對背表面104B進行佈植製程、擴散製程、回火製程、或上述之組合，可形成掺雜層138。掺雜層138可修復平坦化製程對背表面104B造成的損傷，並減少暗電流與白畫素等問題。在某些實施例中，基板104之背表面104B上可形成抗反射層140、彩色濾光片142、與透鏡144。彩色濾光片142與透鏡144對準光偵測器106之感光區106A。
在上述實施例中，影像感測元件100包括p型掺雜的基板104。上述多種結構如感光區106A、釘扎層106B、與掺雜區120的多種掺雜態樣，均對應p型掺雜基板中的影像感測單元。在另一實施例中，影像感測元件100可包含n型掺雜的基板104，或基板104中的n型材料。如此一來，多種結構如感光區 106A、釘扎層106B、與掺雜區120的多種掺雜態樣，需對應n型掺雜基板中的影像感測單元。
本發明的多種實施例均用以改良影像感測元件的效能。舉例來說，畫素區101中的間隔物113B可寬度W1之開口111A，縮小至寬度W2之開口111B。如此一來，後續形成之隔離結構108具有縮小的寬度W2。縮小的隔離結構108可讓畫素區101中的光偵測器106具有額外的功能空間。此外，畫素區101中第二溝槽115的深度D2，小於周邊區102中第一溝槽107B的深度D1。在形成對應隔離結構108之第二溝槽115時，可讓畫素區101的蝕刻損傷小於周邊區102，進而減少影像感測元件之黑電流或白畫素缺陷。
本發明一實施例提供一種影像感測元件的形成方法。基板具有畫素區與周邊區。蝕刻周邊區以形成多個第一溝槽。每一第一溝槽具有深度D1。形成遮罩層於基板上。遮罩層具有多個開口於畫素區中。形成間隔物於每一開口之內表面上。經由畫素區中具有間隔物之每一開口，蝕刻形成多個第二溝槽。每一第二溝槽具有深度D2。深度D1大於深度D2。
本發明一實施例提供一種影像感測元件的形成方法。基板具有正表面與背表面，且基板具有畫素區與周邊區。蝕刻周邊區中的正表面以形成多個第一溝槽，且每一第一溝槽於基板中具有深度D1。形成遮罩層於基板之正表面上。遮罩層具有多個開口於畫素區中。窄化遮罩層中的每一開口。經由畫素區中窄化的每一開口，蝕刻形成多個第二溝槽，且每一第二溝槽於基板中具有深度D2。深度D1大於深度D2。形成至少一光 偵測器於畫素區的基板中。第二溝槽圍繞至少一光偵測器。形成彩色濾光片與透鏡於基板之背表面上。彩色濾光片與透鏡對準至少一光偵測器。
本發明亦提供一種影像感測元件，包含具有畫素區與周邊區之基板。多個第一隔離結構位於周邊區中，其中每一第一隔離結構具有深度D1。多個第二隔離結構位於畫素區中，其中每一第二隔離結構具有深度D2。深度D1大於深度D2。畫素區中的第二隔離結構圍繞至少一光偵測器。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
D1、D2‧‧‧深度
100‧‧‧影像感測元件
101‧‧‧畫素區
102‧‧‧周邊區
104‧‧‧基板
104a‧‧‧正表面
104B‧‧‧背表面
108、126‧‧‧隔離結構

Claims (11)

  1. 一種影像感測元件的形成方法，包括：提供一基板，且該基板具有一畫素區與一周邊區；蝕刻該周邊區以形成多個第一溝槽，且每一該些第一溝槽具有深度D1；形成一遮罩層於該基板上，且該遮罩層具有多個開口於該畫素區中；形成一間隔物於每一該些開口之內表面上；以及經由該畫素區中具有該間隔物之每一該些開口，蝕刻形成多個第二溝槽，且每一該些第二溝槽具有深度D2，其中深度D1大於深度D2。
  2. 如申請專利範圍第1項所述之影像感測元件的形成方法，其中深度D1介於約2000 Å至約3500 Å之間，且其中深度D2介於約1000 Å至約1500 Å之間。
  3. 如申請專利範圍第1項所述之影像感測元件的形成方法，其中形成間隔物之步驟包括：形成間隔物層於該畫素區中的每一該些開口的內表面上；以及非等向蝕刻該間隔物層，以形成間隔物於每一該些開口之內表面上。
  4. 如申請專利範圍第1項所述之影像感測元件的形成方法，其中形成該遮罩層之步驟包括：形成第一光阻層以填滿該些第一溝槽並露出該畫素區；形成一第二光阻層於該第一光阻層與露出的該畫素區上； 以及圖案化該第二光阻層以形成該些開口。
  5. 如申請專利範圍第1項所述之影像感測元件的形成方法，更包括：將一介電材料填入該些第一溝槽中與該些第二溝槽中；平坦化該介電材料，以分別形成多個第一隔離結構與多個第二隔離結構；形成至少一感光區於被該些第二隔離結構圍繞的該畫素區中；以及形成一釘扎層於至少一該感光區上。
  6. 一種影像感測元件的形成方法，包括：提供一基板，該基板具有一正表面與一背表面，且該基板具有一畫素區與一周邊區；蝕刻該周邊區中的該正表面以形成多個第一溝槽，且每一該些第一溝槽於該基板中具有深度D1；形成一遮罩層於該基板之該正表面上，且該遮罩層具有多個開口於該畫素區中；窄化該遮罩層中的每一該些開口；經由該畫素區中窄化的每一該些開口，蝕刻形成多個第二溝槽，且每一該些第二溝槽於該基板中具有深度D2，其中深度D1大於深度D2；形成至少一光偵測器於該畫素區的該基板中，其中該些第二溝槽圍繞至少一該光偵測器；以及形成一彩色濾光片與一透鏡於該基板之該背表面上，其中 該彩色濾光片與該透鏡對準至少一該光偵測器。
  7. 如申請專利範圍第6項所述之影像感測元件的形成方法，其中深度D1介於約2000 Å至約3500 Å之間，且其中深度D2介於約1000 Å至約1500 Å之間。
  8. 如申請專利範圍第6項所述之影像感測元件的形成方法，其中窄化每一該些開口之步驟包括：形成一間隔物層於該畫素區中的每一開口之內表面上；以及非等向蝕刻該間隔物層，以形成間隔物於每一該些開口之內表面上。
  9. 如申請專利範圍第6項所述之影像感測元件的形成方法，在形成至少一該光偵測器前更包括：將一介電材料填入該些第一溝槽與該些第二溝槽中；平坦化該介電材料以分別形成多個第一隔離結構與多個第二隔離結構；以及形成一轉換電晶體之一閘極堆疊於部份至少一該光偵測器上的正表面上。
  10. 一種影像感測元件，包括：一基板，具有一畫素區與一周邊區；多個第一隔離結構位於該周邊區中，其中每一該些第一隔離結構具有深度D1；多個第二隔離結構位於該畫素區中，其中每一該些第二隔離結構具有深度D2，其中深度D1大於深度D2；以及該畫素區中的該些第二隔離結構圍繞至少一光偵測器。
  11. 如申請專利範圍第10項所述之影像感測元件，其中深度D1介於約2000 Å至約3500 Å之間，且其中深度D2介於約1000 Å至約1500 Å之間。
TW102114135A 2012-06-08 2013-04-22 影像感測元件與其形成方法 TWI587490B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/492,348 US9040891B2 (en) 2012-06-08 2012-06-08 Image device and methods of forming the same

Publications (2)

Publication Number Publication Date
TW201351621A true TW201351621A (zh) 2013-12-16
TWI587490B TWI587490B (zh) 2017-06-11

Family

ID=49714511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114135A TWI587490B (zh) 2012-06-08 2013-04-22 影像感測元件與其形成方法

Country Status (4)

Country Link
US (1) US9040891B2 (zh)
KR (1) KR101412883B1 (zh)
CN (1) CN103489883B (zh)
TW (1) TWI587490B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789767B (zh) * 2020-05-29 2023-01-11 台灣積體電路製造股份有限公司 半導體結構及形成光檢測器的方法
US11837613B2 (en) 2020-05-29 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Germanium-containing photodetector and methods of forming the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105480938B (zh) * 2014-10-10 2018-04-10 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN105185747B (zh) * 2015-09-25 2018-05-01 上海华力微电子有限公司 一种降低cmos图像传感器白像素的集成工艺
WO2020220155A1 (zh) * 2019-04-28 2020-11-05 深圳市大疆创新科技有限公司 图像传感器芯片、制造方法、图像传感器及拍摄装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043408A (ja) 2000-07-28 2002-02-08 Nec Kansai Ltd 半導体装置の製造方法
KR100477790B1 (ko) 2003-03-13 2005-03-22 매그나칩 반도체 유한회사 씨모스 이미지센서의 제조방법
CN1806335A (zh) * 2004-01-19 2006-07-19 松下电器产业株式会社 固体摄像器件及其制造方法
KR100745596B1 (ko) 2004-11-29 2007-08-02 삼성전자주식회사 이미지 센서 및 그 제조방법
US20080057612A1 (en) * 2006-09-01 2008-03-06 Doan Hung Q Method for adding an implant at the shallow trench isolation corner in a semiconductor substrate
US7642608B2 (en) * 2007-03-09 2010-01-05 Aptina Imaging Corporation Dual isolation for image sensors
KR101545638B1 (ko) 2008-12-17 2015-08-19 삼성전자 주식회사 이미지 센서 및 그 제조 방법, 이미지 센서를 포함하는 장치 및 그 제조 방법
US9196547B2 (en) * 2009-04-03 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Dual shallow trench isolation and related applications
US8674469B2 (en) * 2009-04-23 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for backside illuminated image sensor
JP5306123B2 (ja) * 2009-09-11 2013-10-02 株式会社東芝 裏面照射型固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789767B (zh) * 2020-05-29 2023-01-11 台灣積體電路製造股份有限公司 半導體結構及形成光檢測器的方法
US11837613B2 (en) 2020-05-29 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Germanium-containing photodetector and methods of forming the same

Also Published As

Publication number Publication date
CN103489883A (zh) 2014-01-01
CN103489883B (zh) 2017-03-01
KR20130138079A (ko) 2013-12-18
US9040891B2 (en) 2015-05-26
KR101412883B1 (ko) 2014-06-26
US20130327921A1 (en) 2013-12-12
TWI587490B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
CN106611765B (zh) 用于背侧深沟槽隔离的额外的掺杂区域
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
US9728570B2 (en) Deep trench isolation fabrication for BSI image sensor
TWI599025B (zh) 半導體影像感測元件與其形成方法
US7355229B2 (en) Masked spacer etching for imagers
KR101849494B1 (ko) 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법
US8211732B2 (en) Image sensor with raised photosensitive elements
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
US9437650B2 (en) Image device and methods of forming the same
KR102208880B1 (ko) 이미지 센서 디바이스들에 대한 컬러 필터 균일도
US9620550B2 (en) Backside illuminated image sensor structure
JP2011527829A (ja) 裏面トレンチを有する裏面照射型イメージセンサ
US20080303071A1 (en) Image Sensor and Method for Manufacturing the Same
JP2010258157A (ja) 固体撮像装置およびその製造方法
US20150349001A1 (en) Semiconductor isolation structure and manufacturing method thereof
US20220344383A1 (en) Backside structure for image sensor
TWI587490B (zh) 影像感測元件與其形成方法
US9673246B2 (en) Dual metal for a backside package of backside illuminated image sensor
TWI548074B (zh) 影像感測元件及其形成方法
CN101471300B (zh) 图像传感器及其制造方法
CN111916466A (zh) 图像传感器及其形成方法
TW202229937A (zh) 半導體影像感測器
CN117080227A (zh) 图像传感器及其制作方法
KR20210053264A (ko) 이미지 센서 디바이스용 차광층