CN116783716A - 固态成像装置和电子设备 - Google Patents

固态成像装置和电子设备 Download PDF

Info

Publication number
CN116783716A
CN116783716A CN202280008471.XA CN202280008471A CN116783716A CN 116783716 A CN116783716 A CN 116783716A CN 202280008471 A CN202280008471 A CN 202280008471A CN 116783716 A CN116783716 A CN 116783716A
Authority
CN
China
Prior art keywords
solid
imaging device
state imaging
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280008471.XA
Other languages
English (en)
Inventor
村濑拓郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116783716A publication Critical patent/CN116783716A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明进一步抑制PLS。一种固态成像装置包括：第一半导体衬底，具有设置有用于执行光电转换的多个光电转换部的第一半导体层和设置在与光入射表面相对的第一半导体层的表面侧上的第一布线层；第二半导体衬底，具有第二半导体层和第二布线层，第二半导体层设置有电荷保持部，电荷保持部用于保持光电转换部中产生的信号电荷，第二布线层设置在第二半导体层的一个表面上，并且第二半导体层与第一半导体衬底重叠并接合至第一半导体衬底，使得第二布线层位于第一布线层与所述第二半导体层之间；以及遮光层，设置在第一布线层和第二布线层中的至少一个中，以便位于在厚度方向上相对于电荷保持部的位置处。

Description

固态成像装置和电子设备
技术领域
本技术(根据本公开的技术)涉及固态成像装置和电子设备，并且具体地，涉及包括电荷保持部的固态成像装置和电子设备。
背景技术
传统上，诸如浮动扩散的电荷保持部已用作临时保持由诸如光电二极管的光电转换部进行光电转换的信号电荷的存储器。然而，在浮动扩散中暂时保持信号电荷的情况下，由于杂散光，寄生光感应(PLS)可能成为问题。更具体地，当杂散光进入浮动扩散时，也在浮动扩散内部执行光电转换而产生信号电荷，并且错误地检测信号电荷。因此，在以下专利文献1中，将浮动扩散的位置与像素的光学中心分离，以便与现有技术相比更好地抑制杂散光。
引用列表
专利文献
专利文献1：日本专利申请公开号2017-168566
发明内容
本发明要解决的问题
本技术的目的是提供能够进一步抑制PLS的固态成像装置和电子设备。
问题的解决方案
根据本技术的一个方面，提供了一种固态成像装置，包括：第一半导体衬底，包括第一半导体层和第一布线层，第一半导体层设置有执行光电转换的多个光电转换部，第一布线层设置在第一半导体层的与光入射表面相对的表面侧上；第二半导体衬底，包括第二半导体层和第二布线层，第二半导体层设置有电荷保持部，电荷保持部保持光电转换部中产生的信号电荷，第二布线层设置在第二半导体层的一个表面侧上，并且第二布线层与第一半导体衬底重叠并接合，使得第二布线层位于第一布线层与第二半导体层之间；以及遮光层，设置在第一布线层或第二布线层中的至少一者的在厚度方向上面向电荷保持部的位置处。
根据本技术的另一方面，提供包括固态成像装置和光学系统的电子设备，光学系统在固态成像装置上形成来自对象的成像光的图像。
根据本技术的另一方面，提供了一种固态成像装置，包括：第一半导体层，包括第一区域和第二区域，第一区域包括第一半导体材料，并且第二区域包括第二半导体材料，第二半导体材料的量子效率低于第一半导体材料的量子效率，量子效率指示光子被转换为电子的概率，并且第一半导体层包括执行光电转换的光电转换部和保持由光电转换部产生的信号电荷的电荷保持部，其中，光电转换部设置在包括第一区域和第二区域的区域中的至少第一区域中，并且电荷保持部设置在第二区域中。
根据本技术的另一方面，提供包括固态成像装置和光学系统的电子设备，光学系统在固态成像装置上形成来自对象的成像光的图像。
附图说明
图1是示出根据本技术的第一实施方式的固态成像装置的配置实例的芯片布局图。
图2是示出根据本技术的第一实施方式的固态成像装置的配置实例的框图。
图3是示出像素的配置实例的等效电路图。
图4A是示出沿图1的线A-A截取的截面结构的纵向截面图。
图4B是示出从第二表面的横截面视图中观看图4A时各部件之间的相对关系的横截面图。
图4C是示出从第六表面的横截面视图中观看图4A时各部件之间的相对关系的横截面图。
图5是示出图4A的主要部分的纵向截面图。
图6是用于说明根据本技术的第一实施方式的固态成像装置的浮动扩散和光吸收部的重置操作的时序图。
图7是示出图4C的各部件之间的相对关系的另一方面的横向截面图。
图8是示出根据本技术的第一实施方式的变形例1的固态成像装置的主要部分的纵向截面图。
图9A是示出根据本技术的第一实施方式的变形例2的固态成像装置的主要部分的纵向截面图。
图9B是示出从第六表面的横截面视图中观看图9A时各部件之间的相对关系的横截面图。
图10是用于说明根据本技术的第一实施方式的变形例2的固态成像装置的浮动扩散和光吸收部的重置操作的时序图。
图11是示出根据本技术的第一实施方式的变形例2的另一固态成像装置的主要部分的纵向截面图。
图12A是示出根据本技术的第一实施方式的变形例3的固态成像装置的主要部分的纵向截面图。
图12B是示出从第六表面的横截面视图中观看图12A时各部件之间的相对关系的横截面图。
图13A是示出根据本技术的第二实施方式的固态成像装置的主要部分的纵向截面图。
图13B是示出从第二表面的横截面视图中观看图13A时各部件之间的相对关系的横截面图。
图13C是示出从第六表面的横截面视图中观看图13A时各部件之间的相对关系的横截面图。
图14是示出根据本技术的第二实施方式的另一固态成像装置的主要部分的纵向截面图。
图15A是示出根据本技术的第二实施方式的变形例1的固态成像装置的主要部分的纵向截面图。
图15B是示出从第二表面的横截面视图中观看图15A时各部件之间的相对关系的横截面图。
图16是示出根据本技术的第二实施方式的变形例1的另一固态成像装置的主要部分的纵向截面图。
图17A是示出根据本技术的第二实施方式的变形例2的固态成像装置的主要部分的纵向截面图。
图17B是示出从第二表面的横截面视图中观看图17A时各部件之间的相对关系的横截面图。
图18是示出图17B的各部件之间的相对关系的另一方面的横向截面图。
图19是示出根据本技术的第二实施方式的变形例2的另一固态成像装置的主要部分的纵向截面图。
图20是示出根据本技术的第二实施方式的变形例3的固态成像装置的主要部分的纵向截面图。
图21是示出根据本技术的第二实施方式的变形例3的另一固态成像装置的主要部分的纵向截面图。
图22是示出根据本技术的第二实施方式的变形例4的固态成像装置的主要部分的纵向截面图。
图23是示出根据本技术的第二实施方式的变形例4的另一固态成像装置的主要部分的纵向截面图。
图24A是示出根据本技术的第二实施方式的变形例5的固态成像装置的主要部分的纵向截面图。
图24B是示出从第二表面的横截面视图中观看图24A时各部件之间的相对关系的横截面图。
图24C是示出从第六表面的横截面视图中观看图24A时各部件之间的相对关系的横截面图。
图25A是示出根据本技术的第二实施方式的变形例5的另一固态成像装置的主要部分的纵向截面图。
图25B是示出从第二表面的横截面视图中观看图25A时各部件之间的相对关系的横截面图。
图26A是示出根据本技术的第二实施方式的变形例6的固态成像装置的主要部分的纵向截面图。
图26B是示出从第二表面的横截面视图中观看图26A时各部件之间的相对关系的横截面图。
图26C是示出从第六表面的横截面视图中观看图26A时各部件之间的相对关系的横截面图。
图27A是示出根据本技术的第二实施方式的变形例6的另一固态成像装置的主要部分的纵向截面图。
图27B是示出当在第二表面中的横截面视图中观看图27A时各部件之间的相对关系的横截面图。
图28是示出根据本技术的第三实施方式的固态成像装置的主要部分的纵向截面图。
图29是示出根据使用本技术的固态成像装置的第四实施方式的距离成像设备的配置实例的框图。
具体实施方式
下面将参考附图描述用于实现本技术的优选实施方式。应注意，在下文中描述的实施方式示出本技术的代表性实施方式的实例，并且本技术的范围不因为该实例而受到限制。
在以下附图中，相同或相似的部分由相同或相似的参考标号表示。应注意，附图是示意性的，厚度与平面尺寸的关系、各层的厚度比等与实际的不同。因此，具体厚度和尺寸应参照以下说明来确定。另外，在附图的记载中，当然也包含彼此的尺寸关系或比率不同的部分。
此外，下面示出的第一实施方式至第四实施方式例证了用于体现本技术的技术构思的装置和方法，并且部件的材料、形状、结构、布置等不被指定为如下所述。在由权利要求中所描述的权利要求限定的技术范围内，可以对本技术的技术构思进行各种修改。
将按照以下顺序进行描述。
1.第一实施方式
2.第一实施方式的变形例1
3.第一实施方式的变形例2
4.第一实施方式的变形例3
6.第二实施方式
7.第二实施方式的变形例1
8.第二实施方式的变形例2
9.第二实施方式的变形例3
10.第二实施方式的变形例4
11.第二实施方式的变形例5
12.第二实施方式的变形例6
13.第三实施方式
14.第四实施方式
[第一实施方式]
<固态成像装置的整体配置>
本实施方式将描述本技术应用于作为背光照明型互补金属氧化物半导体(CMOS)图像传感器的固态成像装置1的实例。更具体地，本实施方式将描述本技术应用于通过飞行时间(ToF)方法测量距离的距离图像传感器的实例，该距离图像传感器为固态成像装置1的实例。
如图1所示，根据本技术的第一实施方式的固态成像装置1主要包括在平面视图中具有矩形二维平面形状的半导体芯片2。即，作为距离图像传感器的固态成像装置1安装在半导体芯片2上。半导体芯片2包括布置在中心部分的矩形像素区域2A和外围区域2B，该外围区域2B布置在像素区域2A外部以在二维平面中包围像素区域2A。
像素区域2A是接收由图29中的光学系统202聚集的光的光接收表面。如图1所示，在像素区域2A中，多个像素3沿着行方向(X方向)和与行方向交叉的列方向(Y方向)设置成阵列。每个像素3包括执行光电转换的光电转换部。半导体芯片2的厚度方向与Z方向平行。在图1的实例中，X方向和Y方向彼此正交，但是不限于正交状态，只要它们彼此相交即可。Z方向与X方向和Y方向垂直。在此，Z方向是半导体芯片2的厚度方向(即后述的第一半导体衬底20的厚度方向)也是后述的第二半导体衬底40、第一半导体层21、第一布线层31、第二半导体层41和第二布线层51的厚度方向。
在外围区域2B中布置有多个电极焊盘14。多个电极焊盘14中的每一个例如沿着半导体芯片2的二维平面中的四个侧面布置。多个电极焊盘14中的每一个电极焊盘是在半导体芯片2电连接至外部设备(未示出)时使用的输入/输出端子。
<逻辑电路>
如图2所示，半导体芯片2包括逻辑电路13，逻辑电路13包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8等。逻辑电路13包括例如互补MOS(CMOS)电路，其包括作为场效应晶体管的n沟道导电型金属氧化物半导体场效应晶体管(MOSFET)和p沟道导电型MOSFET。
逻辑电路13(具体地，输出电路7)向外部输出每个像素3的输出电压。例如，垂直驱动电路4逐行顺序地选择多个像素3。另外，垂直驱动电路4控制施加到后述的光吸收部23的阳极24的偏置电压VB。列信号处理电路5对从由垂直驱动电路4选择的行中的每个像素3输出的像素信号执行例如相关双采样(CDS)处理。例如，列信号处理电路5通过执行CDS处理提取像素信号的信号电平，并且保持与每个像素3接收的光量对应的像素数据。例如，水平驱动电路6将保持在列信号处理电路5中的像素数据顺次输出至水平信号线12。输出电路7对通过水平信号线12从每个列信号处理电路5顺序提供的像素信号执行信号处理，并且输出信号。例如，控制电路8控制逻辑电路13中的每个块(垂直驱动电路4、列信号处理电路5、水平驱动电路6以及输出电路7)的驱动。
图3是示出像素3的配置实例的等效电路图。如图3所示，向光吸收部23的阳极24施加作为负电压的偏置电压VB，并且作为有源元件的转移晶体管43的源极连接到光吸收部23的阴极25。处于浮动状态的浮动扩散44连接至转移晶体管43的漏极。浮动扩散44连接到作为有源元件的重置晶体管45的源极和作为有源元件的放大晶体管47的栅极。放大晶体管47的源极连接至作为有源元件的选择晶体管46的漏极，并且放大晶体管47的漏极连接至电源Vdd。选择晶体管46的源极连接至垂直信号线11。重置晶体管45的漏极连接至电源Vdd。
<半导体芯片的配置>
如图4A的纵截面图所示，半导体芯片2具有互相相对地接合的第一半导体衬底(光电转换衬底部)20和第二半导体衬底(电路衬底部)40。第一半导体衬底20包括上述像素区域2A，并且第二半导体衬底40包括诸如读出电路的逻辑电路的至少一部分。这里，第一半导体衬底20和第二半导体衬底40以接合表面S为边界彼此重叠并接合。另外，半导体芯片2包括平坦化膜71和微透镜层72。
第一半导体衬底20包括作为元件侧衬底的第一半导体层21和第一布线层31。第一半导体层21具有位于厚度方向(Z方向)上彼此相对的侧面上的第一表面S1和第二表面S2。此处，第一表面S1可被称为光入射表面或者背面，并且第二表可被称为与光入射表面相对的表面或者元件形成表面。第一布线层31设置在第一半导体层21的第二表面S2上，并且平坦化膜71和微透镜层72依次层压在第一表面S1上。第一布线层31具有在厚度方向上彼此相对的侧面上的第三表面S3和第四表面S4。第三表面S3是在第一半导体层21侧的表面并且与第二表面S2接触。第四表面S4是与第一半导体层21侧的表面(第三表面S3)相对的表面。注意，在图5和随后的附图中，将省略微透镜层72。
第二半导体衬底40包括作为电路侧衬底的第二半导体层41和第二布线层51。第二半导体层41具有第五表面S5和第六表面S6，第五表面S5和第六表面S6位于在厚度方向上彼此相对的侧面上。这里，第五表面S5可以被称为背面，并且第六表面S6可以被称为一个表面、元件形成表面或者第一半导体层21侧上的表面。第二布线层51设置在第二半导体层41的第六表面S6上。第二布线层51具有第七表面S7和第八表面S8，第七表面S7和第八表面S8位于在厚度方向上彼此相对的侧面上。第七表面S7是第二半导体层41侧的表面并且与第六表面S6相接触。第八表面S8是与第二半导体层41侧的表面(第七表面S7)相对的表面。
第二半导体衬底40与第一半导体衬底20重叠并接合，使得第二布线层51位于第一布线层31和第二半导体层41之间。具体地，通过第一布线层31的第四表面S4和第二布线层51的第八表面S8重叠并接合，而使得第一半导体衬底20和第二半导体衬底40重叠并接合。第一半导体衬底20和第二半导体衬底40也电连接。
<第一半导体衬底的配置>
如图4A和图4B所示，第一半导体衬底20包括将第一半导体层21分割成多个区域21a的分离部22。分离部22将相邻区域21a彼此电分离和光学分离。分离部22例如是槽形分离部。分离部22具有例如包括氧化硅(SiO2)的单层结构或者其中金属膜的两侧夹在绝缘膜之间的多层结构。
(第一半导体层的配置)
如图4A所示，第一半导体层21的每个区域21a包括光吸收部23、作为第一导电型(例如，p型)扩散区域的第一接触区域24以及作为不同于第一导电型的第二导电型(例如，n型)扩散区域的第二接触区域25。作为第一半导体层21，例如使用包括单晶硅的半导体衬底。
当光L从第一表面S1侧(光入射面侧)进入光吸收部23时，光吸收部23执行光电转换。即，光吸收部23用作吸收光L并产生电子(信号电荷)的光电转换部。光吸收部23是第一导电型或者第二导电型半导体区域，但是将描述为第一导电型半导体区域。光吸收部23的杂质浓度低于第一接触区域24和第二接触区域25的杂质浓度。
偏置电压VB被施加到第一半导体层21，以将在光吸收部23中产生的信号电荷从第一半导体衬底20侧推向第二半导体衬底40侧。更具体地，偏置电压VB被施加到作为第一导电型扩散区域的第一接触区域24。偏置电压VB是负电压。当向第一接触区域24施加偏置电压VB时，在光吸收部23中形成电势梯度，并且通过该电势梯度在第二导电型第二接触区域25中收集信号电荷。第一接触区域24设置在第一半导体层21中更接近第一表面S1的位置处，并且更具体地，第一接触区域24的一部分面向第一表面S1。此外，偏压VB经由包含在第一半导体衬底20中的通孔26a、配线26b、穿透第一半导体层21的硅通孔(TSV)26c、配线(未示出)等施加至第一接触区域24。第一接触区域24减小了与通孔26a的欧姆接触电阻并且用作阳极。
第二接触区域25，是第二导电类型的扩散区域，设置在第一半导体层21中更接近第二表面S2的位置处，并且更具体地，第二接触区域25的一部分面向第二表面S2。第二接触区域25减小了与稍后将描述的通孔33的欧姆接触电阻并且用作阴极。第二接触区域25从第一半导体层21输出信号电荷。
(第一布线层的配置)
第一布线层31包括第一层间绝缘膜(绝缘膜)32、通孔33以及元件侧上的第一金属膜M1。第一布线层31具有这样的结构，即通过在元件侧上经由介于其间的第一层间绝缘膜32层压第一金属膜M1。
元件侧上的第一金属膜M1包括第一连接焊盘34。第一连接焊盘34是设置在第一布线层31中的连接焊盘。第一连接焊盘34面向第一布线层31的第四表面S4。此外，第一连接焊盘34设置在沿Z方向面向浮动扩散44(在下文中表示为FD 44)的位置处，如图4A和图5的纵截面图所示。第一连接焊盘34包括金属。第一连接焊盘34包括例如铜(Cu)。此外，第一连接焊盘34还用作遮蔽已经从光入射面侧进入的光的遮光层60。
通孔33电连接第一半导体层21和第一连接焊盘34。更具体地，通孔33电连接第二接触区域25和第一连接焊盘34。通孔33包括金属。
<第二半导体衬底的配置>
(第二半导体层的配置)
如图4A和图4C所示，第二半导体层41包括第三接触区域42、转移晶体管43、FD 44、重置晶体管45、选择晶体管46、放大晶体管47和井接触48。第二半导体层41，例如，使用包括单晶硅的半导体衬底。
第三接触区域42是与第二接触区域25相同导电型(即，第二导电型)的扩散区域。第三接触区域42电连接至第二接触区域25，并且当偏置电压VB被施加至第一接触区域24时从第二接触区域25接收信号电荷。第三接触区域42减小与稍后描述的通孔53的欧姆接触电阻。
转移晶体管43例如是n沟道MOSFET。转移晶体管43被设置为在第三接触区域42与FD 44之间形成沟道，并且包括顺序层压在第六表面S6上的栅极绝缘膜(未示出)和转移栅电极43G。
转移晶体管43将通过光吸收部23的光电转换获得的信号电荷转移至FD 44。更具体地，转移晶体管43根据栅极与源极之间的电压将信号电荷从用作源极区域的第三接触区域42转移到用作漏极区域的FD 44。转移晶体管43常规地设置在第一半导体层21中，但是在本技术中移置到第二半导体层41。
FD 44是暂时积累从第三接触区域42转移的信号电荷的电荷积累区域。即，FD 44用作电荷保持部。FD 44是与第二接触区域25相同导电型(即，第二导电型)的浮动扩散区域。FD 44设置在第二半导体层41中。具体地，FD 44嵌入在第二半导体层41中。FD 44常规地设置在第一半导体层21中，但是在本技术中移置到第二半导体层41。
重置晶体管45例如是n沟道MOSFET。重置晶体管45包括顺次层压在第六表面S6上的栅极绝缘膜(未示出)和重置栅电极(RST)45G。重置晶体管45根据栅极与源极之间的电压将FD 44的电位重置至预定电位。
选择晶体管46例如是n沟道MOSFET。选择晶体管46包括顺次层压在第六表面S6上的栅极绝缘膜(未示出)和选择栅电极(SEL)46G。选择晶体管46根据栅极与源极之间的电压控制来自读出电路的像素信号的输出时序。
放大晶体管47例如是n沟道MOSFET。放大晶体管47包括顺次层压在第六表面S6上的栅极绝缘膜(未示出)和放大栅电极(AMP)47G。当选择晶体管46处于导通状态时，放大晶体管47放大FD 44的电位。
井接触48固定在预定电位。
(第二布线层的配置)
如图4A所示，第二布线层51包括第二层间绝缘膜(绝缘膜)52、电路侧上的第一金属膜M1至第五金属膜M5和通孔53。第二布线层51具有这样的结构，即，从第七表面S7侧经由第二层间绝缘膜52依次层压电路侧上的第一金属膜M1至第五金属膜M5。
电路侧上的第一金属膜M1包括金属层54，第二金属膜M2包括金属层55，第三金属膜M3包括金属层56，第四金属膜M4包括金属层57，并且第五金属膜M5包括第二连接焊盘58。例如，电路侧上的第一金属膜M1包括多个金属层54。多个金属层54通过相同的工艺形成。这同样适用于元件侧上的第一金属膜M1和第二金属膜M2至第五金属膜M5。
金属层54至金属层57包括金属。金属层54至57包括例如铜(Cu)或铝(Al)。第二连接焊盘58包括金属。第二连接焊盘58包括例如铜(Cu)。
在多个金属层54之中，设置在沿Z方向面向FD 44的位置处的金属层54被称为金属层54a，以与其他金属层54区分。此外，在多个金属层55之中，设置在沿Z方向面向FD 44的位置处的金属层55被称为金属层55a，以与其他金属层55区分。金属层54a、金属层55a和第二连接焊盘58中的每一个用作遮光层60，用于遮蔽从光入射面侧进入的光。
通孔53电连接不同层的金属膜。通孔53电连接电路侧上的第一金属膜M1至第五金属膜M5中的任意两个。例如，通孔53电连接金属层54和金属层55。此外，通孔53电连接金属膜和栅极电极。例如，通孔53电连接金属层54和转移栅电极43G。此外，通孔53电连接第二半导体层41，更具体地，通孔53电连接第三接触区域42和第一金属膜M1。例如，通孔53电连接第三接触区域42和金属层54。通孔53包括金属。
第二连接焊盘58是设置在第二布线层51中的连接焊盘。第二连接焊盘58面向第二布线层51的第八表面S8。第二连接焊盘58设置在Z方向上面向FD 44的位置处。第二连接焊盘58电连接至第二半导体层41，更具体地经由通孔53或布线中的至少一个电连接至第三接触区域42。例如，如图所示，第二连接焊盘58从金属层54经由金属层57和通孔53电连接至第三接触区域42。第二连接焊盘58接合至第一连接焊盘34。因此，第一半导体衬底20的第一半导体层21和第二半导体衬底40的第二半导体层41电连接。更具体地，第二接触区域25和第三接触区域42电连接。
<遮光层的配置>
在下文中，将参照图4A、图4C和图5描述遮光层60。遮光层60具有在光到达FD 44之前遮挡从光入射面进入的光的至少一部分的作用。因此，遮光层60被设置成在固态成像器件1的厚度方向上比设置有FD 44的第二半导体层41的第六表面S6更接近光入射表面。更具体地，遮光层60设置在第一半导体层21和第二半导体层41之间，即，在第一布线层31和第二布线层51中。此外，遮光层60设置在Z方向上面向FD 44的位置处。即，在水平方向上遮光层60的位置是面向FD 44的位置。这里，水平方向是与Z方向垂直的方向。
设置多个遮光层60。遮光层60包括设置在第一布线层31和第二布线层51中的电路侧上的第一金属膜M1、第二金属膜M2和第五金属膜M5以及元件侧上的第一金属膜M1。即，遮光层60包括第二连接焊盘58和第一连接焊盘34，第二连接焊盘58包括电路侧上的包括第一金属膜M1的金属层54a、包括第二金属膜M2的金属层55a和第五金属膜M5，第一连接焊盘34包括元件侧上的第一金属膜M1。
图4C是示出从第六表面S6的表面的横截面视图中观看第二半导体层41时各部件之间的相对关系的示图。在图4C中，金属层54a的轮廓54b、第一连接焊盘34的轮廓34b以及第二连接焊盘58的轮廓58b被投影。在平面视图中，金属层54a、第一连接焊盘34和第二连接焊盘58与整个FD 44重叠。换言之，在平面视图中，轮廓54b以及轮廓34b和轮廓58b在FD 44的轮廓44b的外部。另外，轮廓34b和轮廓58b在轮廓54b的外侧。当遮光层60与整个FD 44重叠时，覆盖FD 44的效果增加。因此，沿着第二布线层51的厚度方向行进的光L几乎不进入FD44。此外，遮光层60的面积越大，覆盖FD 44的效果越大。因此，沿倾斜方向行进的光L几乎不进入FD 44。倾斜方向是与Z方向交叉的方向。
遮光层60优选为在第二布线层51的厚度方向上更接近第二半导体层41(更具体地，FD 44)的金属层。金属层54a是设置在第二布线层51中的Z方向上面向FD 44的位置处的多个遮光层60之中的在第二布线层51的厚度方向上最接近第二半导体层41的金属层。
此外，遮光层60优选地包括更接近第二半导体层41的金属膜，更具体地，更接近在第二布线层51的厚度方向上的FD 44。金属层54a包括电路侧上的第一金属膜M1，该第一金属膜M1是设置在第二布线层51中的电路侧上的第一金属膜M1至第五金属膜M5的多个层中的最接近第二半导体层41的金属膜，更具体地，最接近在第二布线层51的厚度方向上的FD44。
随着在第二布线层51的厚度方向上遮光层60与第二半导体层41之间的距离(更具体地，遮光层60与FD 44之间的距离)减小，遮光层60的遮光效应增加。因此，从第二布线层51在厚度方向上的距离分布的观点来看，金属层54a在遮光方面比其他遮光层60更有利。
在第二布线层51的厚度方向上在金属层54a和FD 44之间的距离被表示为距离a。距离a越小，遮光越有利。即，随着距离a减小，金属层54a更接近FD 44，并且金属层54a覆盖FD 44的效果增加。然后，沿倾斜方向行进的光L几乎不进入FD 44。
此外，在第二布线层51的厚度方向上在金属层54a与第二连接焊盘58之间的距离被表示为距离b。比较距离a与距离b，距离a等于或小于距离b(a≤b)。此外，距离a可以显著小于距离b(a＜＜b)。
如图4A和图5所示，第二连接焊盘58是设置在第二布线层51中的遮光层60之中的最接近光入射面的遮光层，并且是最远离FD 44的遮光层。在第二连接焊盘58与金属层54a之间存在多个金属层的情况下，可能难以减小距离b。然而，增加第二连接焊盘58的宽度f和面积比增加金属层54a的面积限制更少。因此，可以使第二连接焊盘58的面积显著大于金属层54a的面积。具有大的宽度f和大的面积的第二连接焊盘58即使在第二连接焊盘58远离FD44时，作为遮光层60也是有效的。
第一连接焊盘34是设置在第一布线层31和第二布线层51中的遮光层60之中的最接近光入射面的遮光层，并且是最远离FD 44的遮光层。第一连接焊盘34也具有与第二连接焊盘58相同的配置和效果。
如图5所示，金属层54a在X方向上的宽度d大于FD 44在X方向上的宽度c。另一方面，金属层55a在X方向上的宽度e小于FD 44在X方向上的宽度c。金属层54a不与整个FD 44重叠，而仅与FD 44的一部分重叠。如上所述，即使在遮光层60仅与FD 44的一部分重叠的情况下，也可遮挡光L的至少一部分。然后，遮光层60和FD 44之间的重叠越大，遮光层60的遮光效果越好。
另外，虽然金属层54a、金属层55a、第一连接焊盘34和第二连接焊盘58单独用作遮光层60，但是通过组合多个遮光层60进一步增加遮光效果。这是因为，当光L从光入射面侧行进至第二半导体层41侧时，光L通过设置在第一布线层31和第二布线层51的厚度方向上的不同位置的遮光层60被顺序地遮挡。
具体地，在设置在第二布线层51中的在Z方向上面向FD 44的位置处的多个金属层之中，在第二布线层51的厚度方向上最接近第二半导体层41的金属层54a以及设置在第一布线层31中的第一连接焊盘34和设置在第二布线层51中并粘合至第一连接焊盘34的第二连接焊盘58中的至少一个的组合是有用的。这是因为具有较大面积的第一连接焊盘34或第二连接焊盘58与最接近FD 44的金属层54a的组合可利用彼此的强度。
<FD和光吸收部的重置操作>
接下来，将参照图6的时序图描述FD 44和光吸收部23的重置操作。通过重置FD 44和光吸收部23，可进一步抑制寄生光感应(PLS)。
从时间t0到时间t1的时段是其中FD 44和光吸收部23被重置的第一重置时段。从时间t1至时间t2的时段是累积由光电转换产生的信号电荷的累积时段。从时间t2至时间t3的周期是其中由转移晶体管43积累的信号电荷被转移至FD 44的转移周期。从时间t3至时间t4的时段是其中光吸收部23被重置的第二重置时段。
此外，图6示出重置晶体管45(RST)的导通/截止定时、将偏置电压VB施加至光吸收部23的定时以及转移晶体管43的导通/截止定时(TRG)。重置晶体管45仅在第一重置周期期间处于导通状态。偏置电压VB仅在累积时段期间被施加到光吸收部23。然后，转移晶体管43仅在转移时段期间处于导通状态。
在第一重置周期中，重置晶体管45导通，并且FD 44中剩余的信号电荷放电。另外，停止向光吸收部23施加偏置电压VB。当对光吸收部23停止施加偏置电压VB时，由光电转换产生的信号电荷在光吸收部23中重新组合并消失。以这种方式，通过去除残留在FD 44和光吸收部23中的信号电荷可以抑制PLS。
在下一个累积周期期间，通过光吸收部23的光电转换产生信号电荷。此外，在该累积周期期间，偏置电压VB被施加至光吸收部23，以将信号电荷从第一半导体衬底20侧推向第二半导体衬底40侧。
在转移周期期间，被推向第二半导体衬底40侧的信号电荷由转移晶体管43转移到FD 44。此外，在转移时段期间，停止对光吸收部23施加偏置电压VB，并且光吸收部23中的信号电荷被重新组合并消失。
在最后第二重置时段期间，继续停止向光吸收部23施加偏置电压VB的状态，并且光吸收部23中的信号电荷重新组合并消失。
<效果>
在根据第一实施方式的固态成像装置1中，由于传统地设置在第一半导体层21中的FD 44移置至第二半导体层41，所以设置在第一布线层31和第二布线层51中的金属层可用作抑制在FD 44上的光L的入射的遮光层60。
此外，遮光层60设置在Z方向上面向FD 44的位置处。因此，由于朝向FD 44传播的光L的至少一部分被遮光层60阻挡，因此可抑制在FD 44中执行光电转换。因此，可以抑制PLS。
此外，在根据第一实施方式的固态成像装置1中，由于遮光层60在平面视图中与整个FD 44重叠，所以覆盖FD 44的效果增加。可以遮蔽沿着固态成像装置1的厚度方向行进的光L。
此外，金属层54a是设置在第二布线层51中的Z方向上面向FD 44的位置处的多个遮光层60之中的在第二布线层51的厚度方向上最接近第二半导体层41的遮光层。此外，金属层54a包括在第二布线层51的厚度方向上更接近第二半导体层41的金属膜。因此，可减小在作为遮光层60的金属层54a与FD 44之间的第二布线层51的厚度方向上的距离a，因此，沿着倾斜方向行进的光L几乎不进入FD 44。
在本第一实施方式中，金属层54a在平面视图中与整个FD 44重叠，但是与金属层55a类似，可仅与FD 44的一部分重叠。图7是这种配置的实例。在构成金属层54a的轮廓54b的四个边54b-1、54b-2、54b-3和54b-4中，一些或所有边可位于FD 44的轮廓44b内。即使利用这种配置，金属层54a可以阻挡光L的至少一部分，并且因此，具有遮光效果。然后，金属层54a和FD 44之间的重叠越大，金属层54a的遮光效果越好。
此外，在本第一实施方式中，诸如金属层54a和金属层55a的遮光层60可以是专用于遮光的金属层，或者可以具有作为导电通路或端子的功能。在本第一实施方式中，第一连接焊盘34和第二连接焊盘58电连接第一半导体衬底20和第二半导体衬底40，但可以是专用于遮光的金属层。
注意，在本第一实施方式中，固态成像装置1是通过ToF方法执行距离测量的距离图像传感器，但是固态成像装置1可以是捕捉不具有距离信息的二维图像的固态成像装置。在这种情况下，固态成像装置1可包括滤色器等。
此外，本技术可以应用于同时关闭所有行中的快门的全局快门和关闭每行中的快门的卷帘快门两者。由于全局快门具有比卷帘快门慢的读取速度，从PLS抑制的观点来看，应用本技术的效果更好。
另外，在本第一实施方式中，偏置电压VB是负电压，但也可以固定在接地(参考电位)上。
另外，元件侧的金属膜的层数和电路侧的金属膜的层数不限于第一实施方式中描述的层数。
[第一实施方式的变形例1]
下面将描述图8中所示的本技术的第一实施方式的变形例1。根据本第一实施方式的变形例1的固态成像装置1与根据上述第一实施方式的固态成像装置1的不同之处在于第一接触区域的位置，并且固态成像装置1的其他配置与根据上述第一实施方式的固态成像装置1的配置基本上相同。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
第一接触区域24设置在第一半导体层21中更接近第二表面S2的位置处，并且更具体地，第一接触区域24的一部分面向第二表面S2。此外，偏置电压VB经由第一半导体衬底20的通孔26d、配线26e等施加至第一接触区域24。
<效果>
在根据第一实施方式的变形例1的固态成像装置1中，也可获得与根据上述第一实施方式的固态成像装置1的效果相同的效果。
[第一实施方式的变形例2]
下面将描述在图9A和图9B中示出的本技术的第一实施方式的变形例2。根据本第一实施方式的变形例2的固态成像装置1与根据上述第一实施方式的固态成像装置1的不同之处在于，设置放电晶体管49，并且固态成像装置1的其他配置与根据上述第一实施方式的固态成像装置1的配置基本上相同。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
第二半导体层41包括第三接触区域42、转移晶体管43、FD 44、重置晶体管45、选择晶体管46、放大晶体管47、井接触48和放电晶体管49。
放电晶体管49例如是n沟道MOSFET。包括依次层压在第六表面S6上的栅极绝缘膜(未示出)和放电栅电极(OFG)49G的放电晶体管49具有作为源极的第三接触区域42，并且根据栅极与源极之间的电压从第三接触区域42释放信号电荷。
<FD和光吸收部的重置操作>
接下来，将参照图10的时序图描述FD 44和光吸收部23的重置操作。应注意，与第一实施方式的图6的部件相同的部件将由相同的参考标号表示，并且将省略其描述。
图10还示出放电晶体管49(OFG)的导通/截止定时。然后，放电晶体管49在第一重置期间和第二重置期间处于导通状态，并且在累积期间和转移期间处于截止状态。此外，与上述第一实施方式的情况不同，在第一重置期间、累积期间、转移期间和第二重置期间的全部期间对光吸收部23施加偏置电压VB。
当放电晶体管49在第一重置周期和第二重置周期期间导通时，信号电荷在相同的周期期间从第三接触区域42放电。因此，即使在始终向光吸收部23施加偏置电压VB的情况下，也能够抑制PLS。
<效果>
在根据第一实施方式的变形例2的固态成像装置1中，也可获得与根据上述第一实施方式的固态成像装置1的效果相同的效果。
应注意，如图11所示，根据第一实施方式的变形例1的固态成像装置1可包括放电晶体管49。
[第一实施方式的变形例3]
下面将描述在图12A和图12B中示出的本技术的第一实施方式的变形例3。通过将上述第一实施方式的技术应用于存储器保持型全局快门来获得根据本第一实施方式的变形例3的固态成像装置1，并且固态成像装置1的其他配置基本类似于上述第一实施方式的固态成像装置1的配置。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
第二半导体层41包括具有第一转移栅电极431G的第一转移晶体管431和具有第二转移栅电极432G的第二转移晶体管432来代替第一实施方式的转移晶体管43。第二半导体层41还包括存储器44M和MC栅极44MG。其他结构与第一实施方式相同。
第一转移晶体管431将信号电荷从第三接触区域42转移至存储器44M。存储器44M是暂时累积从第3接触区域42转移的信号电荷的电荷累积区域。即，存储器44M作为电荷保持部发挥作用。存储器44M是与第二接触区域25相同导电型，即第二导电型的浮动扩散区域。存储器44M设置在第二半导体层41中。具体地，存储器44M嵌入在第二半导体层41中。存储器44M常规地设置在第一半导体层21中，但是在本技术中移置到第二半导体层41。第二转移晶体管432将累积在存储器44M中的信号电荷转移至FD 44。FD 44是暂时累积从存储器44M转移的信号电荷的电荷累积区域。即，FD 44用作电荷保持部。
<遮光层的配置>
遮光层60遮挡在光到达FD 44和存储器44M之前从光入射面入射的光的至少一部分。在图12A中，在图中省略了金属层54至金属层57，但是金属层中的至少一个用作存储器44M的遮光层60。
<效果>
在根据第一实施方式的变形例3的固态成像装置1中，也可获得与根据上述第一实施方式的固态成像装置1的效果相同的效果。
[第二实施方式]
下面将描述在图13A至图13C中示出的本技术的第二实施方式。根据本第二实施方式的固态成像装置1与根据上述第一实施方式的固态成像装置1的不同之处在于，在第一半导体层21中，光电转换部设置在包括第一半导体材料的第一区域中，并且浮动扩散设置在包括具有比第一半导体材料的量子效率低的量子效率的第二半导体材料的第二区域中，并且固态成像装置1的其他配置基本上类似于根据上述第一实施方式的固态成像装置1的配置。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
<第一半导体衬底的配置>
(第一半导体层的配置)
如图29中所示，距离成像设备201通过接收从光源装置211朝向对象投射并且在对象的表面上反射的光(调制光或脉冲光)，根据到对象的距离获取距离图像。此时，光源装置211发射特定波长或特定波长带的光，并且固态成像装置接收该光。在本技术的第二实施方式中，使用对从光源装置211发射的光具有不同灵敏度的第一半导体材料和第二半导体材料。
第一半导体层21包括包含第一半导体材料的第一区域27以及包含具有比第一半导体材料的量子效率低的量子效率的第二半导体材料的第二区域28。在此，量子效率表示光子被转换为电子的概率(效率)。即，对于特定波长的光，第二半导体材料的量子效率低于第一半导体材料的量子效率。第一半导体材料和第二半导体材料的组合是硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、砷化铟镓(InGaAs)和铜铟镓硒(CIGS)中的两种不同材料的组合，并且第二半导体材料是两种材料中具有较低量子效率的材料。此外，在上述材料中，硅具有最低的量子效率。因此，第二半导体材料可以是硅，并且与第二半导体材料组合的第一半导体材料可以是锗、硅锗、砷化镓、砷化铟镓和铜铟镓硒中的任一种。
在本技术的第二实施方式中，将基于光源装置211发射IR光(红外光)并且固态成像装置接收IR光的假设给出描述。此外，在本技术的第二实施方式中，将描述锗(第一半导体材料)和硅(第二半导体材料)的组合作为实例。
第一半导体层21的每个区域21a包括包含锗的第一区域27和包含硅的第二区域28。第一区域27和第二区域28是三维区域。第二区域28例如通过切割包括锗的晶圆的一部分并且将硅嵌入切割的部分而形成。此外，作为另一实例，第二区域28可以通过在锗晶圆的刮削部分处生长硅等来形成。硅在量子效率和对IR光的敏感度上低于锗。
如图13A所示，第二区域28在第一半导体层21中设置在第一半导体层21的厚度方向上更接近第二表面S2的位置处。此外，第二区域28面向第二表面S2，该第二表面是第一半导体层21的表面中的与光入射表面相对的表面。更具体地，如图13B所示，第二区域28仅在作为第二表面S2的一部分的第一范围S21中面向第二表面S2。第一范围S21是被轮廓线21b包围的区域。
第一区域27存在于除了面向第二区域28的第一范围S21的表面之外的表面周围。具体地，仅第一区域27被设置为第一半导体层21的在厚度方向上比第二区域28更接近光入射表面的一部分处的区域。此外，第一区域27面向第二表面S2的除了第一范围S21之外的整个局部表面。
第一半导体层21的每个区域21a包括光电二极管29、转移晶体管43、浮动扩散441(下文称为FD 441)和放电晶体管49。
光电二极管29设置在包括锗的第一区域27中。即，光电二极管29使用与硅相比在长波长带内具有灵敏度的材料。当光L从第一表面S1侧(光入射面侧)进入光电二极管29时，光电二极管29执行光电转换。即，光电二极管29用作吸收光L并产生电子(信号电荷)的光电转换部。
转移晶体管43例如是n沟道MOSFET。提供转移晶体管43以在光电二极管29和FD441之间形成沟道，并且包括依次层压在第二表面S2上的栅极绝缘膜(未示出)和转移栅电极43G。
转移晶体管43根据栅极与源极之间的电压将信号电荷从用作源极区域的光电二极管29转移至用作漏极区域的FD 441。
FD 441设置在包含硅的第二区域28中。FD 441是暂时累积从光电二极管29转移的信号电荷的电荷累积区域。即，FD 441用作电荷保持部。FD 441例如是第二导电类型的浮动扩散区域。
放电晶体管49例如是n沟道MOSFET。放电晶体管49包括依次层压在第二表面S2上的栅极绝缘膜(未示出)和放电栅电极(OFG)49G(未示出)，放电晶体管49具有光电二极管29作为源极，并且根据栅极与源极之间的电压从光电二极管29释放信号电荷。
(第一布线层的配置)
第一布线层31包括第一层间绝缘膜(绝缘膜)32、通孔33以及第一连接焊盘34。通孔33电连接FD 441和第一连接焊盘34。
<第二半导体衬底的配置>
(第二半导体层的配置)
如图13A和图13C所示，第二半导体层41包括浮动扩散442(在下文中表示为FD442)、重置晶体管45、选择晶体管46、放大晶体管47和井接触48。作为第二半导体层41，例如，使用包括单晶硅的半导体衬底。
FD 442是电连接至FD 441并暂时积累由光电转换产生的信号电荷的电荷积累区域。即，FD 442用作电荷保持部。FD 442例如是第二导电类型的浮动扩散区域。
重置晶体管45根据栅极和源极之间的电压将FD 442的电位重置到预定电位。
(第二布线层的配置)
第二布线层51包括第二层间绝缘膜(绝缘膜)52、通孔53、作为布线的金属层59和第二连接焊盘58。
FD 442和第二连接焊盘58经由通孔53电连接。除了通孔53之外，FD 442和第二连接焊盘58可经由金属层(未示出)电连接。
第二连接焊盘58接合至第一连接焊盘34。因此，FD 441和FD 442电连接。此外，放大栅电极47G和第二连接焊盘58经由通孔53和金属层59电连接。
<效果>
IR光是具有约780nm至1mm的波长的光。锗对主要在1000nm至1500nm的长波长带中的光敏感。即，锗主要对1000nm至1500nm的光进行光电转换。相反，硅主要表现出对400nm至800nm的光的灵敏度。即，硅主要对400nm至800nm的光执行光电转换。即，硅对IR光的灵敏度低于锗的灵敏度。换言之，对于IR光，硅的量子效率低于锗的量子效率。
在利用相同强度的IR光照射锗和硅的情况下，通过利用硅的光电转换产生的信号电荷比通过利用锗的光电转换产生的信号电荷的量足够小。因此，在利用相同强度的IR光照射设置在包含锗的第一区域27中的光电二极管29和设置在包含硅的第二区域28中的FD441的情况下，通过在FD 441中的光电转换产生的信号电荷的量比通过在光电二极管29中的光电转换产生的信号电荷的量足够小。
如上所述，在根据第二实施方式的固态成像装置1中，不同的材料用于FD 441和光电二极管29。因此，FD 441中的光电转换可被抑制，同时使用材料的量子效率的差异维持光电二极管29中的光电转换。因此，可以抑制PLS的影响。
此外，在根据第二实施方式的固态成像装置1中，在第一半导体层21的厚度方向上，包含锗的第一区域27存在于比第二区域28更接近光入射表面的第一半导体层21的区域中。因此，由于从光入射表面入射在第一半导体层21上的IR光首先被锗吸收，因此其强度在到达FD 441之前被削弱。如上所述，由于包含锗的第一区27吸收光以起到遮光的作用，因此可进一步抑制FD 441中的光电转换。由此，能够进一步抑制PLS的影响。
需注意，根据本技术的第二实施方式的固态成像装置1具有其中第一半导体衬底20和第二半导体衬底40彼此接合的配置，但如图14所示，可仅包括第一半导体衬底20作为衬底。在这种情况下，重置晶体管45、选择晶体管46和放大晶体管47也设置在第一半导体层21中。此外，重置晶体管45、选择晶体管46和放大晶体管47设置在第一半导体层21的第二区域28中。
[第二实施方式的变形例1]
下面将描述在图15A和图15B中示出的本技术的第二实施方式的变形例1。根据第二实施方式的变形例1的固态成像装置1与根据上述第二实施方式的固态成像装置1的不同之处在于第二区域28面向第二表面S2的整个表面，并且以相同的膜厚度存在于FD 441和光电二极管29的一部分中，并且固态成像装置1的其他配置与根据上述第二实施方式的固态成像装置1的配置基本上相同。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
<第一半导体衬底的配置>
(第一半导体层的配置)
如图15A所示，第二区域28在第一半导体层21中设置在第一半导体层21的厚度方向上更接近第二表面S2的位置处。此外，如图15B所示，第二区域28面向第二表面S2的整个表面，第二表面S2是第一半导体层21的表面之中的与光入射表面相对的表面。即，第一半导体层21具有分层设置的第一区域27和第二区域28。第二区域28的膜厚度均匀地设置在第一半导体层21中。如图15A所示，作为FD 441在Z方向上的厚度的厚度h等于或小于作为第二区域28在Z方向上的厚度(膜厚度)的厚度g(h≤g)。此外，仅第一区域27被设置为第一半导体层21的在厚度方向上比第二区域28更接近光入射表面的一部分处的区域。
光电二极管29设置在包括包含锗的第一区域27和包含硅的第二区域28两者的区域中。即，光电二极管29包含锗和硅。在此，硅相对于IR光的量子效率低于锗的量子效率。然而，光电二极管29在第一半导体层21的厚度方向上具有在更接近光入射面的位置处包括锗的第一区域27以及在更接近与光入射面相对的第二表面S2的位置处包括硅的第二区域28。因此，光电二极管29主要在第一区域27中执行光电转换。因为第一区域27在光电二极管29中被定位为远离光入射面侧，所以第一区域27对光电二极管29的光电转换没有很大贡献。FD 441设置在包含硅的第二区域28中。此外，因为第二区域28具有均匀的膜厚度，所以第二区域28在FD 441和光电二极管29的一部分中以相同的膜厚度存在。
<效果>
在根据第二实施方式的变形例1的固态成像装置1中，也可获得与根据上述第二实施方式的固态成像装置1的效果相同的效果。
此外，在根据第二实施方式的变形例1的固态成像装置1中，因为第二区域28以平面形状均匀地设置，所以制造过程变得容易。因此，可以提高固态成像装置1的批量生产能力。
此外，因为光电二极管29使用包括形成在比第二区域28更接近光入射面侧的位置处的锗的第一区域27执行光电转换，所以即使当包括包含硅的第二区域28时也可以获得足够的光电转换量。
应注意，根据本技术的第二实施方式的变形例1的固态成像装置1具有其中第一半导体衬底20和第二半导体衬底40彼此接合的配置，但如图16所示，可仅包括第一半导体衬底20作为衬底。
[第二实施方式的变形例2]
下面将描述图17A和图17B中所示的本技术的第二实施方式的变形例2。根据本第二实施方式的变形例2的固态成像装置1与根据上述第二实施方式的固态成像装置1的不同之处在于第二区域28设置有具有台阶的不同膜厚度，并且固态成像装置1的其他配置与根据上述第二实施方式的固态成像装置1的配置基本上相同。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
<第一半导体衬底的配置>
(第一半导体层的配置)
如图17A所示，第二区域28设置在第一半导体层21中在第一半导体层21的厚度方向上更接近第二表面S2的位置处。如图17B所示，第二区域28包括面向作为第二表面S2的一部分的第一范围S21的第一部分281和面向作为第二表面S2的不同于第一范围S21的一部分的第二范围S22的第二部分282。第一范围S21是由点划线所示的轮廓线21b包围的区域。在此，第二范围S22是第二表面S2的除了第一范围S21以外的整个局部表面。
如图17A所示，作为第一部分281在Z方向上的厚度(膜厚度)的厚度g大于作为第二部分282在Z方向上的厚度(膜厚度)的厚度i(i＜g)。如上所述，第二区域28具有在设置有FD441的第一部分281和另一第二部分282之间存在台阶的配置。FD 441被设置在具有大厚度的第一部分281处。厚度h作为FD 441在Z方向上的厚度，厚度h等于或小于第一部分281的厚度g并且大于第二部分282的厚度i(i＜h≤g)。
仅第一区域27被设置为第一半导体层21的在厚度方向上比第二区域28更接近光入射表面的一部分处的区域。光电二极管29设置在第一区域27中。如图17A所示，第一区域27包括：第一部分271，设置在厚度方向上比第一部分281更接近光入射面的部分处；以及第二部分272，设置在比第二部分282更接近光入射面的部分处。作为第二部分272在Z方向上的厚度(膜厚度)的厚度k大于作为第一部分271在Z方向上的厚度(膜厚度)的厚度j(j＜k)。光电二极管29设置在具有大厚度的第二部分272处。
<效果>
在根据第二实施方式的变形例2的固态成像装置1中，也可获得与根据上述第二实施方式的固态成像装置1的效果相同的效果。
此外，在根据第二实施方式的变形例2的固态成像装置1中，在第二区域28中，第二部分282是除了设置有FD 441的第一部分281之外的区域，第二部分282被设置为比第一部分281和FD 441薄。因此，可使第一区域27的第二部分272的厚度k大于第一部分271的厚度j，并且光电二极管29可被配置为仅有第一区域27。因此，由于光电二极管29形成为不包括诸如硅(第二半导体材料)和锗(第一半导体材料)的不同材料之间的接合部分，所以提高了固态成像装置1的性能。
要注意的是，第二范围S22是第二表面S2的除了第一范围S21以外的整个局部表面，但是如图18中所示，第二范围S22可以是第二表面S2的除了第一范围S21以外的部分。第二范围S22仅需要是第二表面S2的与第一范围S21不同的部分。
此外，光电二极管29仅包括第一区域27，但可以包括包含锗的第一区域27和包含硅的第二区域28的第二部分282两者。在这种情况下，尽管光电二极管29包含硅，但是光电二极管29中包含的硅的量小于上述第二实施方式的变形例1的情况下的量。因此，在光电二极管29中用于光电转换的锗的量增加，并且改善光电二极管29的性能。
需注意，根据本技术的第二实施方式的变形例2的固态成像装置1具有其中第一半导体衬底20和第二半导体衬底40彼此接合的配置，但如图19所示，可仅包括第一半导体衬底20作为衬底。
[第二实施方式的变形例3]
下面将描述在图20中示出的本技术的第二实施方式的变形例3。根据本第二实施方式的变形例3的固态成像装置1与根据上述第二实施方式的固态成像装置1的不同之处在于：将偏置电压VB从第一表面S1侧施加至第一半导体层21，以帮助将在光电二极管29中产生的信号电荷从第一半导体衬底20侧推向第二半导体衬底40侧，并且固态成像装置1的其他配置基本上类似于根据上述第二实施方式的固态成像装置1的配置。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
偏置电压VB被施加到设置在第一半导体层21中的作为第一导电型扩散区域的第一接触区域24。第一接触区域24设置在第一半导体层21中更接近第一表面S1的位置处，并且更具体地，第一接触区域24的一部分面向第一表面S1。此外，偏压VB经由包含在第一半导体衬底20中的通孔26a、配线26b、穿透第一半导体层21的硅通孔(TSV)26c、配线(未示出)等施加至第一接触区域24。
<效果>
在根据第二实施方式的变形例3的固态成像装置1中，也可获得与根据上述第二实施方式的固态成像装置1的效果相同的效果。
应注意，根据本技术的第二实施方式的变形例3的固态成像装置1具有其中第一半导体衬底20和第二半导体衬底40彼此接合的配置，但如图21中所示，可仅包括第一半导体衬底20作为衬底。
[第二实施方式的变形例4]
下面将描述在图22中示出的本技术的第二实施方式的变形例4。根据本第二实施方式的变形例4的固态成像装置1与根据上述第二实施方式的固态成像装置1的不同之处在于：偏置电压VB从第二表面S2侧施加至第一半导体层21，以帮助将在光电二极管29中产生的信号电荷从第一半导体衬底20侧推向第二半导体衬底40侧，并且固态成像装置1的其他配置基本上类似于根据上述第二实施方式的固态成像装置1的配置。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
第一接触区域24设置在第一半导体层21中更接近第二表面S2的位置处，并且更具体地，第一接触区域24的一部分面向第二表面S2。此外，偏置电压VB经由第一半导体衬底20的通孔26d、配线26e等施加至第一接触区域24。
<效果>
在根据第二实施方式的变形例4的固态成像装置1中，也可获得与根据上述第二实施方式的固态成像装置1的效果相同的效果。
应注意，根据本技术的第二实施方式的变形例4的固态成像装置1具有其中第一半导体衬底20和第二半导体衬底40彼此接合的配置，但如图23所示，可仅包括第一半导体衬底20作为衬底。
[第二实施方式的变形例5]
下面将描述在图24A至图24C中示出的本技术的第二实施方式的变形例5。通过将根据上述第二实施方式的技术应用于作为间接飞行时间(iToF)传感器的固态成像装置1来获得根据本第二实施方式的变形例5的固态成像装置1，并且固态成像装置1的其他配置与根据上述第二实施方式的固态成像装置1的配置基本上相同。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
第一半导体层21的每个区域21a包括第一区域27、第二区域28L和第二区域28R。此外，第一半导体层21的每个区域21a包括光电二极管29。光电二极管29设置在第一区域27中。更具体地，光电二极管29设置在第一区域27中的位于第二区域28L与第二区域28R之间的第三部分273处。
固态成像装置1包括用于光电二极管29的两个读出电路15L和15R。读出电路15L和15R中的每一个读出在光电二极管29中积累的信号电荷并且基于信号电荷输出信号(像素信号)。读出电路15L和15R中的每一个包括转移晶体管43、FD 441、FD 442、重置晶体管45、选择晶体管46以及放大晶体管47。读出电路15L和15R设置在图2中的光电二极管29和垂直信号线11之间。
如图24A所示，第二区域28L设置在区域21a中的读出电路15L侧的位置处，并且第二区域28R设置在区域21a中的读出电路15R侧的位置处。即，第二区域28L对应于读出电路15L，并且第二区域28R对应于读出电路15R。读出电路15L的FD 441设置在第二区域28L中，并且读出电路15R的FD 441设置在第二区域28R中。然后，读出电路15L的转移晶体管43将积累在光电二极管29中的信号电荷转移至读出电路15L的FD 441。类似地，读出电路15R的转移晶体管43将积累在光电二极管29中的信号电荷转移至读出电路15R的FD 441。如上所述，对于每个光电二极管29，固态成像装置1包括两个组，每个组各自包含FD 441、将光电二极管29中积累的信号电荷转移至FD 441的转移晶体管43和第二区域28。
在图29中所示的光源装置211在用光照射对象时以恒定周期照射或消失。然后，固态成像装置1以与光源装置211相同的周期交替地打开和关闭读出电路15L的转移晶体管43和读出电路15R的转移晶体管43。因此，固态成像装置1将通过光电二极管29的光电转换获得的信号电荷分布并转移至读出电路15L的FD 441和读出电路15R的FD 441。通过分布的信号电荷的比率来获得到对象的距离。
<效果>
在根据第二实施方式的变形例5的固态成像装置1中，也可获得与根据上述第二实施方式的固态成像装置1的效果相同的效果。
此外，即使在为一个光电二极管29设置两个读出电路15L和15R的情况下，也为两个读出电路中的每一个设置第二区域28。因此，可在第二区域28中形成两个读出电路的每个FD 441。
另外，对一个光电二极管29设置的读出电路的数量不限于2个，也可以是3个或更多。类似地，对于每个光电二极管29，固态成像装置1包括多个组，每个组包括FD 441、将光电二极管29中积累的信号电荷转移至FD 441的转移晶体管43和第二区域28。
需注意，根据本技术的第二实施方式的变形例5的固态成像装置1具有其中第一半导体衬底20和第二半导体衬底40彼此接合的配置，但如图25A和图25B所示，可仅包括第一半导体衬底20作为衬底。
[第二实施方式的变形例6]
下面将描述图26A至图26C中所示的本技术的第二实施方式的变形例6。根据本第二实施方式的变形例6的固态成像装置1与根据上述第二实施方式的固态成像装置1的不同之处在于，设置了一个FD 441由多个光电二极管29共享的像素共享结构，并且固态成像装置1的其他配置与根据上述第二实施方式的固态成像装置1的配置基本上相同。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
图26A至图26C示出四个光电二极管29共享一个FD 441的实例。区域21a中的每一个包括一个光电二极管29和一个转移晶体管43。像素共享结构被配置有多个光电二极管29、多个转移晶体管43、多个放电晶体管49、一个共享的FD 441和逐个共享的其他像素晶体管(重置晶体管45、选择晶体管46和放大晶体管47)。即，在共享像素中，配置多个单位像素的光电二极管29和转移晶体管43共享一个FD 44并且逐个共享其他像素晶体管。即，FD 44被设置成对于每个光电二极管29能够保持来自多个光电二极管29的信号电荷。
将被共享的FD 441被设置在第二区域28中。光电二极管29中的每一个设置在第一区域27中。
<效果>
在根据第二实施方式的变形例6的固态成像装置1中，也可获得与根据上述第二实施方式的固态成像装置1的效果相同的效果。
需注意，根据本技术的第二实施方式的变形例6的固态成像装置1具有其中第一半导体衬底20和第二半导体衬底40彼此接合的配置，但如图27A和图27B所示，可仅包括第一半导体衬底20作为衬底。
[第三实施方式]
下面将描述图28中所示的本技术的第三实施方式。通过将根据上述第二实施方式的技术与根据上述第一实施方式的固态成像装置1组合来获得根据第三实施方式的固态成像装置1，并且固态成像装置1的其他配置与根据上述第二实施方式的固态成像装置1的配置基本上相同。应注意，已经描述的部件将由相同的参考标号表示，并且将省略其描述。
在上述第一实施方式中，包括相同材料(例如，单晶硅)的半导体衬底用于第一半导体层21和第二半导体层41。在本第三实施方式中，第一半导体层21包括包含第一半导体材料的第一区域27，并且第二半导体层41包括包含第二半导体材料的第二区域28。例如，第一半导体层21包括第一半导体材料(例如锗)，第二半导体层41包括量子效率低于第一半导体材料的第二半导体材料(例如硅)。FD 44设置在第二区域28中。除了上述之外，根据本第三实施方式的固态成像装置1具有与根据第一实施方式的固态成像装置1相同的配置。
<效果>
在根据第三实施方式的固态成像装置1中，也可获得与根据上述第一实施方式的固态成像装置1的效果相同的效果。
此外，锗比硅对光L(诸如IR光)更敏感。因为具有这种敏感度的差异，当首先穿过锗时光L被吸收，并且此外，存在遮光层60，可以抑制光L到达FD 44的情况，并且甚至当光L可以到达FD 44时，由于敏感度的差异，可以抑制硅中的光电转换。
[第四实施方式]
在本第四实施方式中，将描述电子设备的配置实例。如图29中所示，作为电子设备的距离成像设备201包括光学系统202、半导体芯片(传感器芯片)2X、图像处理电路203、监视器204以及存储器205。距离成像设备201可以通过接收从光源装置211朝向对象投射并且在对象的表面上反射的光(调制光或脉冲光)根据到对象的距离获取距离图像。
光学系统202包括一个或多个光学透镜，并且将来自对象的成像光(入射光)引导至半导体芯片2X以在半导体芯片2X的光接收表面(传感器单元)上形成图像。
安装有上述第一实施方式的固态成像装置1的半导体芯片2被应用为半导体芯片2X，并且将表示从半导体芯片2X输出的光接收信号(APD OUT)获得的距离的距离信号提供至图像处理电路203。
图像处理电路203基于从半导体芯片2X提供的距离信号执行构建距离图像的图像处理，并且通过图像处理获得的距离图像(图像数据)被提供给监视器204并显示在监视器204上，或者被提供给存储器205并存储(记录)在存储器205中。
在如上所述构成的距离成像设备201中，通过应用上述半导体芯片2，可以仅基于来自具有高稳定性的像素3的光接收信号来计算至对象的距离并且生成高度精确的距离图像。即，距离成像设备201可以获取更精确的距离图像。
应注意，尽管安装有根据本技术的第一实施方式的固态成像装置1的半导体芯片2被应用为半导体芯片2X，但是可应用安装有根据第一实施方式的变形例1至3、第二实施方式及其变形例1至6以及第三实施方式或其组合中任一个的固态成像装置1的半导体芯片2。
<图像传感器的使用实例>
例如，上述半导体芯片2(图像传感器)可以用于感测诸如如下所述的可见光、红外光、紫外光和X射线的光的各种情况：
-拍摄用于观看的图像的装置，诸如数码相机以及具有相机功能的便携式设备；
-用于交通目的的装置，例如，拍摄汽车的前方、后方、周围、内部等的图像的车载传感器，用于监控行驶车辆和道路的监控摄像机，以及测量车辆等之间的距离以用于安全驾驶(例如，自动停止、驾驶员状况的识别等)的测距传感器；
-用于家用电器(诸如电视、冰箱和空调)的装置，该装置拍摄用户的手势并且根据手势执行设备操作；
-用于医疗和保健使用的装置，诸如内窥镜和通过接收红外光执行血管造影的装置；
-用于安全用途的装置，诸如安全监控摄像机和个人认证摄像机；
-用于美容护理的装置，如对皮肤成像的皮肤测量仪和对头皮成像的显微镜；
-用于运动用途的装置，如用于运动用途的动作相机和可穿戴相机等；
-用于农业的装置，诸如用于监测田地或农作物的状况的照相机。
<其他实施方式>
如上所述，根据第一到第四实施方式及其变形例描述了本技术，但是不应当理解，形成本公开的一部分的描述和附图限制本技术。根据本披露，不同替代实施方式、实例和操作技术对于本领域技术人员而言将是显而易见的。
例如，在第二实施方式及其变形例中，可以不设置放电晶体管49。此外，在第二实施方式的变形例3和变形例4中描述的施加偏置电压VB的配置可应用于作为第二实施方式的其他变形例的变形例1、2、5和6，或者可以是在第二实施方式及其变形例中不施加偏置电压VB的配置。
此外，第一实施方式至第四实施方式及其变形例中描述的技术构思可以彼此组合。例如，在根据上述第三实施方式的固态成像装置1中，使用在上述第二实施方式中描述的不同半导体材料的技术构思与根据第一实施方式的固态成像装置1组合，但相同的构思可与根据第一实施方式的变形例1至3的固态成像装置1组合。此外，例如，用上述第一实施方式中描述的遮光层60遮蔽第二半导体衬底40侧上的FD 44的技术构思可以与根据第二实施方式及其变形例1至6的固态成像装置1组合。此外，例如，根据第二实施方式的变形例5的iToF传感器的结构或根据第二实施方式的变形例6的共享FD 441的结构可应用于第二实施方式的变形例1至4，并且根据各个技术构思的各种组合是可能的。
如上所述，本技术当然包括本文中未描述的各种实施方式等。因此，本技术的技术范围仅由适当地根据上述描述的权利要求书所记载的本发明的特定事项来确定。
此外，在本说明书中描述的效果仅是示例并且不受限制，并且可以提供其他效果。
应注意，本技术还可具有以下配置：
(1)
第一半导体衬底，包括第一半导体层和第一布线层，所述第一半导体层设置有执行光电转换的多个光电转换部，所述第一布线层设置在所述第一半导体层的与光入射表面相对的表面侧上；
第二半导体衬底，包括第二半导体层和第二布线层，所述第二半导体层设置有电荷保持部，所述电荷保持部保持所述光电转换部中产生的信号电荷，所述第二布线层设置在所述第二半导体层的一个表面侧上，并且所述第二半导体衬底与所述第一半导体衬底重叠并接合，使得所述第二布线层位于所述第一布线层与所述第二半导体层之间；以及
遮光层，设置在所述第一布线层和所述第二布线层中的至少一者的在厚度方向上面向所述电荷保持部的位置处。
(2)
根据(1)所述的固态成像装置，其中，
在平面视图中所述遮光层与所述电荷保持部的至少一部分重叠。
(3)
根据(2)所述的固态成像装置，其中，
在平面视图中所述遮光层与所述电荷保持部的全部重叠。
(4)
根据(1)至(3)中任一项所述的固态成像装置，其中，
所述遮光层包括在所述第二布线层中设置的多个金属膜中在所述第二布线层的厚度方向上最接近所述第二半导体层的金属膜。
(5)
根据(1)至(3)中任一项所述的固态成像装置，其中，
所述遮光层是设置在所述第二布线层中在所述厚度方向上面向所述电荷保持部的位置处的多个金属层中最接近所述第二半导体层的金属层。
(6)
根据(1)至(3)中任一项所述的固态成像装置，其中，
所述遮光层是设置在所述第一布线层中的第一连接焊盘和设置在所述第二布线层中并且接合至所述第一连接焊盘的第二连接焊盘中的至少一个连接焊盘。
(7)
根据(1)至(3)中任一项所述的固态成像装置，其中，
设置有多个所述遮光层。
(8)
根据(7)所述的固态成像装置，其中，
所述遮光层包括：设置在所述第二布线层中在厚度方向上面向所述电荷保持部的位置处的多个金属层中在第二布线层的厚度方向上最接近所述第二半导体层的金属层，以及设置在所述第一布线层中的所述第一连接焊盘和设置在所述第二布线层中并且接合至所述第一连接焊盘的所述第二连接焊盘中的至少一个连接焊盘。
(9)
根据(1)至(8)中任一项所述的固态成像装置，其中，
所述第二半导体层包括转移晶体管，所述转移晶体管将通过光电转换获得的信号电荷转移到所述电荷保持部。
(10)
根据(1)至(9)中任一项所述的固态成像装置，其中，
所述第一半导体层包括第一半导体材料，并且所述第二半导体层包括第二半导体材料，所述第二半导体材料具有的量子效率低于所述第一半导体材料的量子效率，所述量子效率指示光子转换为电子的概率。
(11)
一种电子设备，包括：
固态成像装置；以及
光学系统，所述光学系统在所述固态成像装置上形成来自对象的成像光的图像，其中，
所述固态成像装置包括：
第一半导体衬底，包括第一半导体层和第一布线层，所述第一半导体层设置有执行光电转换的多个光电转换部，所述第一布线层设置在所述第一半导体层的与光入射表面相对的表面侧上，
第二半导体衬底，包括第二半导体层和第二布线层，所述第二半导体层设置有电荷保持部，所述电荷保持部保持所述光电转换部中产生的信号电荷，所述第二布线层设置在所述第二半导体层的一个表面上，并且所述第二半导体衬底与所述第一半导体衬底重叠并接合，使得所述第二布线层位于所述第一布线层与所述第二半导体层之间；以及
遮光层，设置在所述第一布线层和所述第二布线层中的至少一者的在厚度方向上面向所述电荷保持部的位置处。
(12)
一种固态成像装置，包括：
第一半导体层，包括第一区域和第二区域，所述第一区域包括第一半导体材料，并且所述第二区域包括第二半导体材料，所述第二半导体材料的量子效率低于所述第一半导体材料的量子效率，所述量子效率指示光子被转换为电子的概率，并且所述第一半导体层包括执行光电转换的光电转换部和保持由所述光电转换部产生的信号电荷的电荷保持部，其中，
所述光电转换部设置在包括所述第一区域和所述第二区域的至少所述第一区域的区域中，并且
所述电荷保持部设置在所述第二区域中。
(13)
根据(12)所述的固态成像装置，其中，
所述第二区域面向第二表面，所述第二表面是所述第一半导体层的表面中与光入射表面相对的一侧的表面。
(14)
根据(13)所述的固态成像装置，其中，
所述第二区域仅在作为所述第二表面的一部分的第一范围内面向所述第二表面。
(15)
根据(13)所述的固态成像装置，其中，
所述第二区域面向所述第二表面的整个表面。
(16)
根据(13)所述的固态成像装置，其中，
所述第二区域包括第一部分和第二部分，所述第一部分面向作为所述第二表面的一部分的第一范围，并且所述第二部分面向作为所述第二表面的不同于所述第一范围的部分的第二范围，
所述第一部分在所述第一半导体层的厚度方向上的尺寸大于所述第二部分在所述第一半导体层的厚度方向上的尺寸，并且
所述电荷保持部设置在所述第一部分处。
(17)
根据(12)和(13)中任一项所述的固态成像装置，其中，
所述光电转换部中的每一个包括多个组，每个组包括所述电荷保持部、将所述光电转换部中累积的信号电荷转移至所述电荷保持部的转移晶体管以及所述第二区域。
(18)
根据(12)至(16)中任一项所述的固态成像装置，其中，
所述电荷保持部中的一个被设置为对于每个所述光电转换部能够保持来自多个所述光电转换部的所述信号电荷。
(19)
根据(12)至(18)中任一项所述的固态成像装置，其中，
所述第一半导体材料是锗、硅锗、砷化镓、砷化铟镓或铜铟镓硒，并且
所述第二半导体材料是硅。
(20)
一种电子设备，包括：
光学系统，在所述固态成像装置上形成来自对象的成像光的图像，其中，
所述固态成像装置包括：
第一半导体层，包括第一区域和第二区域，所述第一区域包括第一半导体材料，并且所述第二区域包括第二半导体材料，所述第二半导体材料的量子效率低于所述第一半导体材料的量子效率，所述量子效率指示光子被转换为电子的概率，并且所述第一半导体层包括执行光电转换的光电转换部和保持由所述光电转换部产生的信号电荷的电荷保持部，
所述光电转换部设置在包括所述第一区域和所述第二区域的至少所述第一区域的区域中，并且
所述电荷保持部设置在所述第二区域中。
本技术的范围不限于示出和描述的实施方式，并且包括提供与旨在由本技术提供的效果等效的效果的所有实施方式。此外，本技术的范围不限于由权利要求限定的本发明特征的组合，并且可由所公开的所有特征中的具体特征的任何期望的组合限定。
参考标号列表
1 固态成像装置
2 半导体芯片
2A像素区域
2B 外围区域
3 像素
4 垂直驱动电路
5 列信号处理电路
6 水平驱动电路
7 输出电路
8 控制电路
13 逻辑电路
20 第一半导体衬底
21 第一半导体层
21a 区域
22 分离部
23 光吸收部
24 第一接触区域
25 第二接触区域
27 第一区域
28 第二区域
29 光电二极管
31 第一布线层
32 第一层间绝缘膜
33 通孔
34 第一连接焊盘
40 第二半导体衬底
41 第二半导体层
42 第三接触区域
43 转移晶体管
44 浮动扩散
45 重置晶体管
46 选择晶体管
47 放大晶体管
48 井接触
49 放电晶体管
51 第二布线层
52 第二层间绝缘膜
53 通孔
54、55、56、57金属层
58 第二连接焊盘
60 遮光层
71 平坦化膜
72 微透镜层
201 距离成像设备
202 光学系统
2X 半导体芯片
203 图像处理电路
204 监控器
205 存储器
211 光源装置
M1 第一金属膜
M2 第二金属膜
M3 第三金属膜
M4 第四金属膜
M5 第五金属膜
M6 第六金属膜

Claims (20)

1.一种固态成像装置，包括：
第一半导体衬底，包括第一半导体层和第一布线层，所述第一半导体层设置有执行光电转换的多个光电转换部，所述第一布线层设置在所述第一半导体层的与光入射表面相对的表面侧上；
第二半导体衬底，包括第二半导体层和第二布线层，所述第二半导体层设置有电荷保持部，所述电荷保持部保持所述光电转换部中产生的信号电荷，所述第二布线层设置在所述第二半导体层的一个表面侧上，并且所述第二半导体衬底与所述第一半导体衬底重叠并接合，使得所述第二布线层位于所述第一布线层与所述第二半导体层之间；以及
遮光层，设置在所述第一布线层和所述第二布线层中的至少一者的在厚度方向上面向所述电荷保持部的位置处。
2.根据权利要求1所述的固态成像装置，其中，
在平面视图中所述遮光层与所述电荷保持部的至少一部分重叠。
3.根据权利要求2所述的固态成像装置，其中，
在平面视图中所述遮光层与所述电荷保持部的全部重叠。
4.根据权利要求1所述的固态成像装置，其中，
所述遮光层包括在所述第二布线层中设置的多个金属膜中在所述第二布线层的厚度方向上最接近所述第二半导体层的金属膜。
5.根据权利要求1所述的固态成像装置，其中，
所述遮光层是设置在所述第二布线层中在所述厚度方向上面向所述电荷保持部的位置处的多个金属层中最接近所述第二半导体层的金属层。
6.根据权利要求1所述的固态成像装置，其中，
所述遮光层是设置在所述第一布线层中的第一连接焊盘和设置在所述第二布线层中并且接合至所述第一连接焊盘的第二连接焊盘中的至少一个连接焊盘。
7.根据权利要求1所述的固态成像装置，其中，
设置有多个所述遮光层。
8.根据权利要求7所述的固态成像装置，其中，
所述遮光层包括：设置在所述第二布线层中在厚度方向上面向所述电荷保持部的位置处的多个金属层中在第二布线层的厚度方向上最接近所述第二半导体层的金属层，以及设置在所述第一布线层中的第一连接焊盘和设置在所述第二布线层中并且接合至所述第一连接焊盘的第二连接焊盘中的至少一个连接焊盘。
9.根据权利要求1所述的固态成像装置，其中，
所述第二半导体层包括转移晶体管，所述转移晶体管将通过光电转换获得的信号电荷转移到所述电荷保持部。
10.根据权利要求1所述的固态成像装置，其中，
所述第一半导体层包括第一半导体材料，并且所述第二半导体层包括第二半导体材料，所述第二半导体材料具有的量子效率低于所述第一半导体材料的量子效率，所述量子效率指示光子转换为电子的概率。
11.一种电子设备，包括：
固态成像装置；以及
光学系统，所述光学系统在所述固态成像装置上形成来自对象的成像光的图像，其中，
所述固态成像装置包括：
第一半导体衬底，包括第一半导体层和第一布线层，所述第一半导体层设置有执行光电转换的多个光电转换部，所述第一布线层设置在所述第一半导体层的与光入射表面相对的表面侧上，
第二半导体衬底，包括第二半导体层和第二布线层，所述第二半导体层设置有电荷保持部，所述电荷保持部保持所述光电转换部中产生的信号电荷，所述第二布线层设置在所述第二半导体层的一个表面上，并且所述第二半导体衬底与所述第一半导体衬底重叠并接合，使得所述第二布线层位于所述第一布线层与所述第二半导体层之间；以及
遮光层，设置在所述第一布线层和所述第二布线层中的至少一者的在厚度方向上面向所述电荷保持部的位置处。
12.一种固态成像装置，包括：
第一半导体层，包括第一区域和第二区域，所述第一区域包括第一半导体材料，并且所述第二区域包括第二半导体材料，所述第二半导体材料的量子效率低于所述第一半导体材料的量子效率，所述量子效率指示光子被转换为电子的概率，并且所述第一半导体层包括执行光电转换的光电转换部和保持由所述光电转换部产生的信号电荷的电荷保持部，其中，
所述光电转换部设置在包括所述第一区域和所述第二区域的至少所述第一区域的区域中，并且
所述电荷保持部设置在所述第二区域中。
13.根据权利要求12所述的固态成像装置，其中，
所述第二区域面向第二表面，所述第二表面是所述第一半导体层的表面中与光入射表面相对的一侧的表面。
14.根据权利要求13所述的固态成像装置，其中，
所述第二区域仅在作为所述第二表面的一部分的第一范围内面向所述第二表面。
15.根据权利要求13所述的固态成像装置，其中，
所述第二区域面向所述第二表面的整个表面。
16.根据权利要求13所述的固态成像装置，其中，
所述第二区域包括第一部分和第二部分，所述第一部分面向作为所述第二表面的一部分的第一范围，并且所述第二部分面向作为所述第二表面的不同于所述第一范围的部分的第二范围，
所述第一部分在所述第一半导体层的厚度方向上的尺寸大于所述第二部分在所述第一半导体层的厚度方向上的尺寸，并且
所述电荷保持部设置在所述第一部分处。
17.根据权利要求12所述的固态成像装置，其中，
所述光电转换部中的每一个包括多个组，每个组包括所述电荷保持部、将所述光电转换部中累积的信号电荷转移至所述电荷保持部的转移晶体管以及所述第二区域。
18.根据权利要求12所述的固态成像装置，其中，
所述电荷保持部中的一个被设置为对于每个所述光电转换部能够保持来自多个所述光电转换部的所述信号电荷。
19.根据权利要求12所述的固态成像装置，其中，
所述第一半导体材料是锗、硅锗、砷化镓、砷化铟镓或铜铟镓硒，并且
所述第二半导体材料是硅。
20.一种电子设备，包括：
固态成像装置；以及
光学系统，在所述固态成像装置上形成来自对象的成像光的图像，其中，
所述固态成像装置包括：
第一半导体层，包括第一区域和第二区域，所述第一区域包括第一半导体材料，并且所述第二区域包括第二半导体材料，所述第二半导体材料的量子效率低于所述第一半导体材料的量子效率，所述量子效率指示光子被转换为电子的概率，并且所述第一半导体层包括执行光电转换的光电转换部和保持由所述光电转换部产生的信号电荷的电荷保持部，
所述光电转换部设置在包括所述第一区域和所述第二区域的至少所述第一区域的区域中，并且
所述电荷保持部设置在所述第二区域中。
CN202280008471.XA 2021-01-20 2022-01-07 固态成像装置和电子设备 Pending CN116783716A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021007008 2021-01-20
JP2021-007008 2021-01-20
PCT/JP2022/000295 WO2022158309A1 (ja) 2021-01-20 2022-01-07 固体撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN116783716A true CN116783716A (zh) 2023-09-19

Family

ID=82548869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280008471.XA Pending CN116783716A (zh) 2021-01-20 2022-01-07 固态成像装置和电子设备

Country Status (3)

Country Link
US (1) US20240063237A1 (zh)
CN (1) CN116783716A (zh)
WO (1) WO2022158309A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277512A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び光電変換素子アレイ
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
TWI696278B (zh) * 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
CN110970453B (zh) * 2018-10-01 2024-10-08 松下知识产权经营株式会社 摄像装置

Also Published As

Publication number Publication date
WO2022158309A1 (ja) 2022-07-28
US20240063237A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
CN109643722B (zh) 传感器芯片和电子装置
TWI832874B (zh) 光接收元件及距離測量模組
RU2688958C1 (ru) Твердотельное устройство формирования изображений, система формирования изображений и перемещаемый объект
JP7297751B2 (ja) 受光素子および測距モジュール
JP7225195B2 (ja) 受光素子および測距モジュール
CN112201666B (zh) 固体摄像器件和电子装置
WO2021215066A1 (ja) 光検出器及び電子機器
TW202006938A (zh) 受光元件及測距模組
TW202006788A (zh) 受光元件及測距模組
WO2009133799A1 (ja) 固体撮像装置
TW202133421A (zh) 固態成像裝置及電子裝置
TWI846709B (zh) 受光元件及測距模組
US20240128300A1 (en) Semiconductor device and electronic apparatus
JP7532025B2 (ja) 半導体装置および機器
US20240063237A1 (en) Solid-state imaging device and electronic equipment
JP4824241B2 (ja) 半導体エネルギー検出器
US20240266374A1 (en) Light detection device and electronic apparatus
JP7524407B2 (ja) 光検出素子および電子機器
JP7285351B2 (ja) 光検出素子および電子機器
JP7178597B2 (ja) 固体撮像素子
WO2021125155A1 (ja) 固体撮像素子
WO2024029383A1 (ja) 光検出装置及び電子機器
KR20240095209A (ko) 광 검출 장치 및 전자 기기
CN118103983A (zh) 光检测装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination