WO2021215066A1

WO2021215066A1 - 光検出器及び電子機器

Info

Publication number: WO2021215066A1
Application number: PCT/JP2021/003353
Authority: WO
Inventors: 悠介大竹; 壽史若野
Original assignee: ソニーセミコンダクタソリューションズ株式会社
Priority date: 2020-04-24
Filing date: 2021-01-29
Publication date: 2021-10-28
Also published as: US20230132945A1; EP4141939A4; TW202205686A; EP4141939A1; CN115398627A; KR20230002424A

Abstract

近赤外光に対する感度の向上及びタイミングジッタ特性の劣化を抑制する。光検出器は、光電変換部を有する画素が行列状に複数配置された画素領域を備え、光電変換部は、分離部で区画された第１半導体部と、第１半導体部の互いに反対側に位置する第１の面及び第２の面のうちの第１の面側に設けられ、かつゲルマニウムを含む第２半導体部と、第２半導体部に設けられ、かつ第２半導体部に入射した光を吸収してキャリアを生成する光吸収部と、第１半導体部に設けられ、かつ光吸収部で生成されたキャリアをアバランシェ増倍する増倍部と、を備えている。

Description

光検出器及び電子機器

　本技術（本開示に係る技術）は、光検出器及び電子機器に関し、特に、アバランシェフォトダイオード（ＡＰＤ：Ａvalanche Ｐhoto Ｄiode）を有する光検出器及び電子機器に適用して有効な技術に関するものである。

　光検出器として、近年、ＴｏＦ（Ｔime of Ｆlight）法により距離計測を行う距離画像センサが注目されている。この距離画素センサは、複数の画素が行列状に配置された画素アレイ部を備えている。そして、画素の寸法や画素構造によってデバイス全体の効率が決まる。

　特許文献１には、光電変換素子としてＡＰＤ素子が構成された光電変換部を有する画素が開示されている。光電変換部は、半導体層に入射した光を吸収してキャリアを生成する光吸収部と、この光吸収部で生成されたキャリアをアバランシェ増倍する増倍部とを有する。

特開２０１８－０８８４８８号公報

　ところで、光電変換部（ＡＰＤ素子）の近赤外光に対する感度を上げるためには、アバランシェ領域が形成される半導体層の厚さを厚くすることが有効である。しかしながら、半導体層の厚さを厚くすると、ＴｏＦとして重要なタイミングジッタ（Ｔiming Ｊitter）特性が劣化してしまう。

　本技術の目的は、近赤外光に対する感度の向上及びタイミングジッタ特性の劣化を抑制することが可能な光検出器及びそれを備えた電子機器を提供することにある。

　本技術の一態様に係る光検出器は、光電変換部を有する画素が行列状に複数配置された画素領域を備え、上記光電変換部は、分離部で区画された第１半導体部と、上記第１半導体部の互いに反対側に位置する第１の面及び第２の面のうちの上記第１の面側に設けられ、かつゲルマニウムを含む第２半導体部と、上記第２半導体部に設けられ、かつ上記第２半導体部に入射した光を吸収してキャリアを生成する光吸収部と、上記第１半導体部に設けられ、かつ上記光吸収部で生成されたキャリアをアバランシェ増倍する増倍部と、を備えている。

　本技術の他の態様に係る電子機器は、光電変換部を有する画素が行列状に複数配置された画素領域を備え、上記光電変換部は、分離部で区画された第１半導体部、上記第１半導体部の互いに反対側に位置する第１の面及び第２の面のうちの上記第１の面側に設けられ、かつゲルマニウムを含む第２半導体部、上記第２半導体部に設けられ、かつ上記第２半導体部に入射した光を吸収してキャリアを生成する光吸収部、及び上記第１半導体部に設けられ、かつ上記光吸収部で生成されたキャリアをアバランシェ増倍する増倍部を備えた光検出器と、上記第１半導体部の上記第１の面に被写体からの像光を結像させる光学系と、備えている。

本技術の第１実施形態に係る距離画像センサの一構成例を示すチップレイアウトである。本技術の第１実施形態に係る距離画像センサの一構成例を示すブロック図である。画素の一構成例を示す等価回路図である。画素の一構成例を示す要部平面図である。図４のII－II切断線に沿った断面構造を示す要部断面図である。図５の一部を拡大した要部拡大断面図である。画素領域及び周辺領域の断面構造を示す要部断面図である。本技術の第２実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第３実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第４実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第５実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第６実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第６実施形態に係る距離画像センサの第１変形例を示す要部断面図である。本技術の第６実施形態に係る距離画像センサの第２変形例を示す要部断面図である。本技術の第６実施形態に係る距離画像センサの第３変形例を示す要部断面図である。本技術の第７実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第８実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第９実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１０実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１１実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１２実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。図２０Ａの一部を拡大した要部拡大断面図である。本技術の第１３実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１４実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１５実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１６実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１７実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１８実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術の第１９実施形態に係る距離画像センサの画素の一構成例を示す要部断面図である。本技術のセンサチップを利用した距離画像機器の一構成例を示すブロック図である。

　以下、図面を参照して本技術の実施形態を詳細に説明する。
　なお、本技術の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

　また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。

　また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。そして、以下の実施形態では、半導体層の厚さ方向をＺ方向として説明する。

　〔第１実施形態〕
　この実施形態１では、光検出器として、裏面照射型のＣＭＯＳ（Ｃomplementary Ｍetal Ｏxide Ｓemiconductor）イメージセンサである距離画像センサに本技術を適用した一例について説明する。

　≪距離画像センサの全体構成≫
　図１に示すように、本技術の第１実施形態に係る距離画像センサ１は、平面視したときの二次元平面形状が矩形のセンサチップ２を主体に構成されている。すなわち、距離画像センサ１は、センサチップ２に搭載されている。センサチップ２は、二次元平面において、中央部に配置された矩形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして配置された周辺領域２Ｂとを備えている。

　画素領域２Ａは、図示しない光学系により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において、複数の画素３が行列状に配置されている。
　周辺領域２Ｂには、複数の電極パッド４が配置されている。複数の電極パッド４の各々は、例えば、センサチップ２の二次元平面における４つの辺に沿って配列されている。複数の電極パッド４の各々は、センサチップ２を図示しない外部装置と電気的に接続する際に用いられる入出力端子である。

　図２に示すように、センサチップ２は、画素領域２Ａとともにバイアス電圧印加部５を備えている。バイアス電圧印加部５は、画素領域２Ａに配置された複数の画素３の各々に対してバイアス電圧を印加する。
　図３に示すように、複数の画素３の各々の画素３は、光電変換素子として例えばＡＰＤ（アバランシェフォトダイオード）素子６と、例えばｐ型ＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）からなるクエンチング抵抗素子７と、例えば相補型ＭＯＳＦＥＴ（Ｃonplementary ＭＯＳ）からなるインバータ８とを備えている。

　ＡＰＤ素子６は、アノードがバイアス電圧印加部５（図２参照）と接続され、カソードがクエンチング抵抗素子７のソース端子と接続されている。ＡＰＤ素子６のアノードには、バイアス電圧印加部５からバイアス電圧Ｖ_Ｂが印加される。ＡＰＤ素子６は、カソードに大きな負電圧が印加されることによってアバランシェ増倍領域（空乏層）を形成し、１フォントの入射で発生する電子をアバランシェ増倍させることができる光電変換素子である。

　クエンチング抵抗素子７は、ＡＰＤ素子６と直列に接続され、ソース端子がＡＰＤ素子６のカソードと接続され、ドレイン端子が図示しない電源と接続されている。クエンチング抵抗素子７のドレイン端子には、電源から励起電圧Ｖ_Ｅが印加される。クエンチング抵抗素子７は、ＡＰＤ素子６でアバランシェ増倍された電子による電圧が負電圧Ｖ_ＢＤに達すると、ＡＰＤ素子６で増倍された電子を放出して、当該電圧を初期電圧に戻すクエンチング（quenting）を行う。

　図３に示すように、インバータ８は、入力端子がＡＰＤ素子６のカソード及びクエンチング抵抗素子７のソース端子と接続され、出力端子が図示しない後段の演算処理部と接続されている。インバータ８は、ＡＰＤ素子６で増倍された電子に基づいて受光信号を出力する。より具体的には、インバータ８は、ＡＰＤ素子６で増倍された電子により発生する電圧を整形する。そして、インバータ８は、１フォントの到来時刻を始点として例えば図３に示すパルス波形が発生する受光信号（ＡＰＤ　ＯＵＴ）を演算処理部に出力する。例えば、演算処理部は、それぞれの受光信号において１フォントの到来時刻を示すパルスが発生したタイミングに基づいて、被写体までの距離を求める演算処理を行って、画素３ごとに距離を求める。そして、それらの距離に基づいて、複数の画素３により検出された被写体までの距離を平面的に並べた距離画像が生成される。

　＜センサチップの構成＞
　図５に示すように、センサチップ２は、互いに向かい合って積層された第１半導体基体（センサ側半導体基体）１０及び第２半導体基体（ロジック側半導体基体）４０を備えている。第１半導体基体１０には、上述の画素領域２Ａが構成されている。第２半導体基体４０には、上述のバイアス電圧印加部５及び電極パッド４や、画素領域２Ａの画素３から出力された電荷に基づく画素信号を出力する読み出し回路や、垂直駆動回路、カラム信号処理回路、水平駆動回路及び出力回路などを含むロジック回路が構成されている。

　図５に示すように、第１半導体基体１０は、半導体層１１と、この半導体層１１の厚さ方向（Ｚ方向）において互いに反対側に位置する第１の面Ｓ１及び第２の面Ｓ２のうちの第１の面Ｓ１側に配置された多層配線層（センサ側多層配線層）３１とを備えている。また、第１半導体基体１０は、半導体層１１の第２の面Ｓ２側に、この第２の面Ｓ２側から順次積層された遮光膜６１、平坦化膜６２及びマイクロレンズ層６３を更に備えている。

　第２半導体基体４０は、半導体基板４１と、この半導体基板４１の第１及び第２の面のうちの第１の面側に配置された多層配線層（ロジック側多層配線層）５１と、を備えている。そして、第１半導体基体１０及び第２半導体基体４０は、各々の多層配線層３１，５１が互いに向かい合う状態で積層され、かつ各々の多層配線層３１，５１が電気的及び機械的に接続されている。

　＜第１半導体基体の構成＞
　図４から図６に示すように、第１半導体基体１０の半導体層１１は、分離部１３と、この分離部１３で区画された第１半導体部１４とを有している。そして、第１半導体部１４の互いに反対側に位置する第１の面及び第２の面のうちの第１の面側に、第１半導体部１４と重畳して第２半導体部２４が設けられている。ここで、第１半導体部１４の第１の面は半導体層１１の第１の面Ｓ１と同一面であり、また、第１半導体部１４の第２の面は半導体層１１の第２の面Ｓ２と同一面であるので、第１半導体部１４の第１の面及び第２の面を第１の面Ｓ１及び第２の面Ｓ２と呼ぶこともある。また、第１の面Ｓ１を主面、第２の面Ｓ２を光入射面又は裏面と呼ぶこともある。

　半導体層１１は、第１半導体部１４が分離部１３を介してＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されたドット状パターンで構成されている。この半導体層１１は、Ｘ方向及びＹ方向を含む二次元平面において、複数の第１半導体部１４が分離部１３を介して点在するドット状パターンの半導体点在層として定義することができる。また、この半導体層１１は、分離部１３で区画された第１半導体部１４がＸ方向及びＹ方向のそれぞれの方向に点在するドット状パターンの半導体点在層として定義することもできる。また、この半導体層１１は、隣り合う第１半導体部１４が分離部１３を介して連結された半導体連結層として定義することもできる。半導体層１１は、これに限定されないが、例えば、半導体基板に、この半導体基板の互いに反対側に位置する第１及び第２の面のうちの第１の面側から第２の面側に向かって延伸する分離部を形成し、そして、半導体基板の第２の面側に分離部が露出するまで切削加工を施して半導体基板の厚さを薄くすることによって形成することができる。第１半導体部１４は、画素３毎に対応して配置されている。分離部１３は、第１半導体部１４の第１の面Ｓ１側から第２の面Ｓ２側に亘って延伸している。

　図４から図６に示すように、複数の第１半導体部１４の各々の第１半導体部１４は、画素領域２Ａにおいて、複数の画素３の各々の画素３に対応して配置されている。そして、複数の第１半導体部１４の各々の第１半導体部１４は、半導体層１１の第１の面Ｓ１に向かって平面視したときの平面形状が方形状の平面パターンになっている。

　図４から図６に示すように、第２半導体部２４は、複数の第１半導体部１４の各々に設けられている。第２半導体部２４は、第１の面Ｓ１に向かって平面視したときの平面形状が方形状の平面パターンになっている（図４参照）。そして、第２半導体部２４は、第１の面Ｓ１に向かう平面視での外形サイズが第１半導体部１４の外形サイズよりも小さい構成となっている。すなわち、第２半導体部２４は、平面視での輪郭２４ａが第１半導体部１４の輪郭１４ａよりも内側（分離部１３の外側）に位置している。

　図４に示すように、１つの画素３に対応する分離部１３は、平面視での平面パターンが方形の環状平面パターンになっている。そして、画素領域２Ａに対応する分離部１３は、図４には詳細に図示していないが、平面視での平面パターンが方形の環状平面パターンの中に格子状平面パターンを有する複合平面パターンになっている。分離部１３は、互いに隣り合う第１半導体部１４と第１半導体部１４とを電気的及び光学的に分離している。

　図６に示すように、分離部１３は、第１半導体部１４の厚さ方向（Ｚ方向）に延伸する分離用導電体１３ａと、この分離用導電体１３ａの両側の側面を覆う分離用絶縁体１３ｂとを有している。すなわち、分離部１３は、第１半導体部１４の厚さ方向と直交する方向において、分離用導電体１３ａの両側を分離用絶縁体１３ｂで挟んだ３層構造になっている。そして、分離部１３は、第１半導体部１４の第１の面Ｓ１及び第２の面Ｓ２に亘って延伸している。分離用導電体１３ａは、光反射性及び導電性に優れた金属膜、例えばタングステン（Ｗ）膜で形成されている。分離用絶縁体１３ｂは、絶縁性に優れた絶縁膜、例えば酸化シリコン（ＳｉＯ_２）膜で形成されている。

　図７に示すように、遮光膜６１は、平面視で画素領域２Ａに配置されている。遮光膜６１は、詳細に図示していないが、所定の画素３の光が隣の画素３へ漏れ込まないように、平面視の平面パターンが後述する光電変換部２９の受光面側を開口する格子状平面パターンになっている。遮光膜６１は、これに限定されないが、例えば、半導体層１１側からチタン（Ｔｉ）膜及びタングステン（Ｗ）膜をこの順で順次積層した複合膜で構成されている。Ｔｉ膜及びＷ膜は、遮光性及び導電性を兼ね備えている。この遮光膜６１は、後で説明するが、中継電極としての機能も兼ね備えている。

　（光電変換部の構成）
　図６に示すように、複数の画素３の各々の画素３は、上述のＡＰＤ素子６が構成された光電変換部２９を備えている。光電変換部２９は、第１半導体部１４に設けられた増倍部１５と、第２半導体部２４に設けられた光吸収部２５とを備えている。

　第１半導体部１４は、例えば単結晶シリコン（Ｓｉ）で構成されている。第２半導体部２４は、ゲルマニウム（Ｇｅ）を含み、かつ第１半導体部１４よりもバンドギャップが狭い材料で構成されている。例えば、この第１実施形態では、第２半導体部２４は、第１半導体部１４側から、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）の化合物からなる真性半導体（ｉ－ＳｉＧｅ）層２６と、Ｓｉ及びＧｅの化合物からなり、第１半導体部１４のｐ型の第１半導体領域１６と同一導電型であるｐ型の外因性半導体（ｐ－ＳｉＧｅ）層２７とを順次配置した複合層で構成されている。

　光吸収部２５は、主に第２半導体部２４で構成され、第１半導体部１４の第２の面Ｓ２である光入射面側から入射した光を吸収して電荷（電子）を生成する光電変換機能を有する。そして、光吸収部２５で光電変換により生成された電荷はポテンシャル勾配によって増倍部１５へ流入する。

　増倍部１５は、光吸収部２５から流入した電荷をアバランシェ増倍する。増倍部１５は、第１半導体部１４の第１の面Ｓ１側に設けられたｐ型の第１半導体領域１６と、第１半導体部１４の第１の面Ｓ１側からｐ型の第１半導体領域１６よりも深い位置にｐ型の第１半導体領域１６の底部とｐｎ接合部１８を形成して設けられたｎ型の第２半導体領域１７とを有している。そして、このｐｎ接合部１８にアバランシェ増倍領域が形成される。アバランシェ増倍領域は、ｎ型の第２半導体領域１７に印加される大きな負電圧によって、ｐｎ接合部１８に形成される高電界領域（空乏層）であり、光電変換部２９（ＡＰＤ素子６）に入射する１フォントで生成された電子（ｅ－）を増倍する。

　第２半導体部２４は、真性半導体層２６が第１半導体部１４のｐ型の第１半導体領域１６と共有結合されている。真性半導体層２６上の外因性半導体層２７は、真性半導体層２６が共有結合する第１半導体領域１６と同一導電型で構成することが好ましい。

　第２半導体部２４の真性半導体層２６は、第１半導体部１４の第１の面Ｓ１上に例えばエピタキシャル成長法により選択的に形成したエピタキシャル層で構成されている。ｐ型の外因性半導体層２７は、例えば真性半導体層２６の上部にｐ型を呈する不純物としてボロン（Ｂ）イオンや二フッ化ボロン（ＢＦ_２）イオンなどを注入して形成したｐ型半導体領域で構成されている。ｐ型の外因性半導体層２７としては、真性半導体層２６上に更にエピタキシャル成長法により不純物を添加しながら形成したｐ型エピタキシャル層で構成してもよい。

　ここで、Ｇｅの単元素半導体やＧｅを含む化合物半導体は、Ｓｉの単元素半導体よりもバンドギャップが狭く、近赤外光に対する感度が高い。したがって、ＳｉＧｅの化合物からなる第２半導体部２４に光吸収部２５を構成し、Ｓｉからなる第１半導体部１４に増倍部１５を構成した光電変換部２９では、近赤外光を効率よく光電変換することができる。
　また、Ｇｅの単元素半導体やＧｅを含む化合物半導体は、Ｓｉの単元素半導体と親和性が高いため、ＳｉＧｅの化合物からなる第２半導体部２４とＳｉからなる第１半導体部１４とを容易に共有結合することができる。

　図６に示すように、第１半導体部１４の第１の面Ｓ１側には、第２半導体部２４を選択的に形成するための選択用絶縁膜２１が設けられている。この第１実施形態において、選択用絶縁膜２１は、分離部１３及び第１半導体部１４の表面を覆う表面型絶縁膜である。選択用絶縁膜２１としては、第１半導体部１４の第１の面Ｓ１側に例えばＣＶＤ法などによって堆積が可能な酸化シリコン（ＳｉＯ_２）膜、窒化シリコン（ＳｉＮ）膜、酸化アルミニウム（Ａｌ_２Ｏ_３）膜などの絶縁膜を用いることができる。

　選択用絶縁膜２１は、第２半導体部２４の直下の第１半導体部１４を除いて第２半導体部２４の外側に選択的に設けられている。選択用絶縁膜２１は、第１半導体部１４の一部を露出する開口部を有し、この開口部を通して第２半導体部２４が例えばエピタキシャル成長法により選択的に形成される。すなわち、第２半導体部２４は、第１半導体部１４上の選択用絶縁膜２１に設けられた開口部を通してエピタキシャル成長法により選択的に形成されたエピタキシャル層である。したがって、第２半導体部２４は、選択用絶縁膜２１に対して自己整合で第１半導体部１４の第１の面Ｓ１側に第１半導体部１４と共有結合をなして形成されている。

　図４及び図６に示すように、第１半導体部１４のｐ型の第１半導体領域１６及びｎ型の第２半導体領域１７の各々は、第１半導体部１４の外周に亘って分離部１３の分離用絶縁体１３ｂと接触している。そして、ｎ型の第２半導体領域１７は、第１半導体部１４の第２の面Ｓ２側に設けられた遮光膜６１を介して分離用導電体１３ａと電気定的に接続されている。

　図６に示すように、遮光膜６１は、Ｚ方向において分離部１３と重なっている。遮光膜６１は、幅が分離部１３の幅よりも幅広になっており、分離部１３を介して互いに隣り合う２つの第１半導体部１４の各々の周辺領域とも重なっている。遮光膜６１は、第２の面Ｓ２に向かって平面視したときの平面パターンが方形の環状平面パターンになっており、環状平面パターンの全周に亘って分離部１３の分離用導電体１３ａと電気的及び機械的に接続されていると共に、分離部１３を介して互いに隣り合う２つの第１半導体部１４の各々のｎ型の第２半導体領域１７と接触して電気的及び機械的に接続されている。

　遮光膜６１は、第１半導体部１４のｎ型の第２半導体領域１７と分離部１３の分離用導電体１３ａとの電気的な接続を中継している。そして、遮光膜６１は、上述したように、所定の画素３に入射した光が隣の画素３へ漏れ込まないように抑制している。したがって、遮光膜６１は、中継電極としての機能と遮光機能とを兼ね備えている。

　なお、図示していないが、ｎ型の第２半導体領域１７は、遮光膜６１とのオーミックコンタクト抵抗を低減する目的で、中継電極６１が接続される部分に、ｎ型の第２半導体領域１７よりも高不純物濃度の半導体領域からなるコンタクト領域が設けられている。

　（多層配線層の構成）
　図６に示すように、第１半導体基体１０の多層配線層３１は、層間絶縁膜３２を介して配線層が例えば２段に積層された２層配線構造になっている。半導体層１１側から数えて１層目の配線層には、第１メタル配線３５ａ及び第２メタル配線３５ｂが設けられている。半導体層１１側から数えて２層目の配線層には、メタルパッド３７ａ及び３７ｂが設けられている。そして、１層目の配線層と半導体層１１との間の層間絶縁膜３２には、コンタクト電極３４ａ及び３４ｂが埋め込まれている。また、１層目の配線層と２層目の配線層との間の層間絶縁膜３２には、コンタクト電極３６ａ及び３６ｂが埋め込まれている。

　コンタクト電極３４ａは、第２半導体部２４のｐ型の外因性半導体層２７と第１メタル配線３５ａとを電気的に接続している。コンタクト電極３４ｂは、分離部１３の分離用導電体１３ａと第２メタル配線３５ｂとを電気的に接続している。コンタクト電極３６ａは、第１メタル配線３５ａとメタルパッド３７ａとを電気的に接続している。コンタクト電極３６ｂは、第２メタル配線３５ｂとメタルパッド３７ｂとを電気的に接続している。メタルパッド３７ａ及び３７ｂは、後述する第２半導体基体４０の多層配線層５１に設けられたメタルパッド５７ａ及び５７ｂと、それぞれの金属間接合により電気的及び機械的に接続されている。

　＜第２半導体基体の構成＞
　図６に示すように、第２半導体基体４０の半導体基板４１には、バイアス電圧印加部５、読み出し回路、及びロジック回路などの回路を構成する電界効果トランジスタとして、例えば複数のＭＯＳＦＥＴが構成されている。図５及び図６では、複数のＭＯＳＦＥＴのゲート電極４２を示している。半導体基板４１としては、例えば単結晶シリコンかなる半導体基板を用いている。

　（多層配線層の構成）
　図６に示すように、第２半導体基体４０の多層配線層５１は、層間絶縁膜５２を介して配線層が例えば７段に積層された７層配線構造になっている。半導体基板４１側から数えて１層目～５層目の配線層の各々には、配線５３が設けられている。この１層目～５層目の各配線層の配線５３は、層間絶縁膜５２に埋め込まれたコンタクト電極を介して、異なる配線層の配線５３と電気的に接続されている。そして、１層目の配線層の配線５３は、層間絶縁膜５２に埋め込まれたコンタクト電極を介して半導体基板のＭＯＳＦＥＴと電気的に接続されている。図６では、１層目の配線層の配線５３がコンタクト電極を介してＭＯＳＦＥＴのゲート電極４２と電気的に接続された構成を一例として示している。

　半導体基板４１側から数えて６層目の配線層には、電極パッド５５ａ及び５５ｂが設けられている。半導体基板４１側から数えて７層目の配線層には、メタルパッド５７ａ及び５７ｂが設けられている。そして、６層目の配線層と７層目の配線層との間の層間絶縁膜５２には、コンタクト電極５６ａ及び５６ｂが設けられている。コンタクト電極５６ａは、電極パッド５５ａとメタルパッド５７ａとを電気的に接続している。コンタクト電極５６ｂは、電極パッド５５ｂとメタルパッド５７ｂとを電気的に接続している。電極パッド５５ａ及び５５ｂは、下層の配線層の配線５３と電気的に接続されている。メタルパッド５７ａは第１半導体基体１０側のメタルパッド３７ａと接合され、メタルパッド５７ｂは第１半導体基体１０側のメタルパッド３７ｂと接合されている。

　（導電経路の構成）
　図６に示すように、第２半導体基体４０では、電極パッド５５ａが各配線層の配線５３及び各層間絶縁膜５２のコンタクト電極を介して半導体基板４１のＭＯＳＦＥＴと電気的に接続され、かつコンタクト電極５６ａ及びメタルパッド５７ａと電気的に接続されている。そして、第１半導体基体１０では、メタルパッド３７ａが、コンタクト電極３６ａ、第１メタル配線３５ａ及びコンタクト電極３４ａを介して、第２半導体部２４のｐ型の外因性半導体層２７と電気的に接続されている。そして、第２半導体基体４０のメタルパッド５７ａは、第１半導体基体１０のメタルパッド３７ａと電気的及び機械的に接合されている。

　したがって、画素３は、第２半導体基体４０に構成されたバイアス電圧印加部５からバイアス電圧Ｖ_Ｂを、第１半導体基体１０に構成された第２半導体部２４（光吸収部２５）に供給することができる。

　また、図６に示すように、第２半導体基体４０では、電極パッド５５ｂが各配線層の配線５３及び各層間絶縁膜５２のコンタクト電極を介して半導体基板４１のＭＯＳＦＥＴと電気的に接続され、かつコンタクト電極５６ｂ及びメタルパッド５７ｂと電気的に接続されている。そして、第１半導体基体１０では、メタルパッド３７ａが、コンタクト電極３６ｂ、第２メタル配線３５ｂ、コンタクト電極３４ｂ、分離部１３の分離用導電体１３ａ及び中継電極６１を介して、第１半導体部１４のｎ型の第２半導体領域１７と電気的に接続されている。
　したがって、画素３は、第２半導体基体４０に構成されたクエンチング抵抗素子７のソース端子及びインバータ８の入力端子を、第１半導体基体１０に構成された第１半導体部１４のｎ型の第２半導体領域１７に電気的に接続することができるので、ｎ型の第２半導体領域１７（ＡＰＤ素子６のカソード）に対するバイアス調整を可能とすることができる。

　更に、分離部１３の分離用導電体１３ａは、クエンチング素子７のソース端子及びインバータ８の入力端子と、第１半導体部１４のｎ型の第２半導体領域１７とを電気的に接続する導電路として使用されている。したがって、画素３では、分離部１３の分離用導電体１３ａをバイアス電圧で電位固定することができる。

　ここで、エピタキシャル成長法で選択的に形成された第２半導体部２４では、中央領域よりも周辺領域で組成にバラツキが生じ易い。したがって、第２半導体部２４において組成が均一に形成され易い中央領域にコンタクト電極３４ａを接続することが好ましい。

　（周辺領域の構成）
　図７に示すように、半導体層１１は、分離部１３及び第１半導体部１４を備えていると共に、周辺領域２Ｂに配置された周辺半導体部１９を更に備えている。

　周辺半導体部１９は、第１半導体部１４と同一層で構成され、第１半導体部１４と同様の単結晶シリコンで構成されている。この周辺半導体部１９は、詳細に図示していないが、平面視での平面パターンが画素領域２Ａを囲む環状平面パターンで構成されている。

　周辺半導体部１９は、画素領域２Ａと隣り合い、かつ画素領域２Ａに供給される電位を共有する第１周辺領域１９ａと、この第１周辺領域１９ａの外側に第１周辺領域１９ａと電気的に分離された第２周辺領域１９ｂとを備えている。また、周辺半導体部１９は、第１周辺領域１９ａと第２周辺領域１９ｂとを電気的に分離する分離部２０を更に備えている。この第１実施形態では、これに限定されないが、２つの分離部２０Ａ及び２０Ｂを備えている。

　２つの分離部２０Ａ及び２０Ｂの各々は、詳細に図示していないが、平面視での平面パターンが画素領域２Ａを囲むようにして延伸する環状平面パターンになっている。そして、Ｘ方向及びＹ方向を含む二次元平面において、２つの分離部２０Ａ及び２０Ｂの各々は、図７に示すように、画素領域２Ａの最外周に配置された分離部１３から離間して配置されている。そして、２つの分離部２０Ａ及び２０Ｂも、互いに離間して配置されている。

　第１周辺領域１９ａは、画素領域２Ａの外側に画素領域２Ａを囲むようにして配置されている。また、第２周辺領域１９ｂは、第１周辺領域１９ａの外側に、第１周辺領域１９ａを囲むようにして配置されている。即ち、第１周辺領域１９ａ及び第２周辺領域１９ｂは、平面視での平面パターンが画素領域２Ａを囲む環状パターンになっている。ここで、周辺半導体部１９においても、半導体層１１の厚さ方向において互いに反対側に位置する第１の面及び第２の面のうち、第１の面を第１の面Ｓ１、第２の面を第２の面Ｓ２と呼ぶこともある。

　第１周辺領域１９ａは、例えばｎ型の第２半導体領域で構成されている。第２周辺領域１９ｂは、例えばｐ型の半導体領域で構成されている。２つの分離部２０Ａと２０Ｂとの間の周辺半導体部１９は、例えば第２周辺領域１９ｂと同様にｐ型の半導体領域で構成されている。

　図７に示すように、２つの分離部２０Ａ及び２０Ｂの各々は、周辺半導体部１９の第１の面Ｓ１側から第２の面Ｓ２側に亘って延伸している。そして、２つの分離部２０Ａ及び２０Ｂの各々は、分離部１３と同様に、周辺半導体部１９の厚さ方向（Ｚ方向）に延伸する分離用導電体１３ａと、この分離用導電体１３ａの両側の側面を覆う分離用絶縁体１３ｂとを有している。すなわち、２つの分離部２０Ａ及び２０Ｂの各々においても、周辺半導体部１９の厚さ方向（Ｚ方向）と直交する方向において、分離用導電体１３ａの両側を分離用絶縁体１３ｂで挟んだ３層構造になっている。２つの分離部２０Ａ及び２０Ｂの各々の分離用導電体１３ａ及び分離用絶縁体１３ｂは、上述の分離部１３の分離用導電体１３ａ及び分離用絶縁体１３ｂと、それぞれ同一工程で形成されている。

　２つの分離部２０Ａ及び２０Ｂの各々には、周辺半導体部１９の第２の面Ｓ２側に設けられた遮光膜６１ａがそれぞれ個別に電気的及び機械的に接続されている。この遮光膜６１ａは、上述の遮光膜６１と同一工程で形成されている。遮光膜６１ａは、平面視したときに、２つの分離部２０Ａ及び２０Ｂの各々と個別に重畳して配置されている。

　図７に示すように、画素領域２Ａの最外周に位置する遮光膜６１は、分離部１３の画素領域２Ａ側で第１半導体部１４のｎ型の第２半導体領域１７と接触して電気的及び機械的に接続されていると共に、分離部１３の周辺領域２Ｂ側で周辺半導体部１９の第１周辺領域１９ａと電気的及び機械的に接続されている。すなわち、画素領域２Ａの最外周の画素３と分離部１３を介して隣り合う周辺半導体部１９の第１周辺領域１９ａには、画素領域２Ａの各画素３に共通電位として供給されるバイアス電圧が印加される。この第１実施形態では、第２半導体部２４のｐ型の外因性半導体層２７と電気的に接続されたコンタクト電極３４ａをＡＰＤ素子６のアノード側、第１半導体部１４のｎ型の第２半導体領域１７と電気的に接続されたコンタクト電極３４ｂをＡＰＤ素子６のカソード側とする構成になっているので、周辺半導体部１９の第１周辺領域１９ａは各画素３の光電変換部２９に共通電位として供給されるカソード電位が共有される。

　遮光膜６１ａは、上述の遮光膜６１とは異なり、幅が分離部２０Ａ及び２０Ｂの幅よりも幅狭になっている。そして、分離部２０Ａと重畳する遮光膜６１ａは、周辺半導体部１９の第１周辺領域１９ａと電気的に分離され、分離部２０Ｂと重畳する遮光膜６１ａは、周辺半導体部１９の第２周辺領域１９ｂと電気的に分離されている。そして、分離部２０Ａと重畳する遮光膜６１ａ及び分離部２０Ｂと重畳する遮光膜６１ａは、分離部２０Ａと２０Ｂとの間の周辺半導体部１９とも電気的に分離されている。

　したがって、周辺半導体部１９の第２周辺領域１９ｂは、周辺半導体部１９の第１周辺領域１９ａに供給される電位とは異なる電位が印加される印加領域として共有することができる。この第１の実施形態では、第２周辺領域１９ｂをｐ型の半導体領域で構成しているので、第２周辺領域１９ｂを第１基準電位として例えばグランド電位に共有することができる。第２周辺領域１９ｂをｎ型の半導体領域で構成した場合は、第２周辺領域１９ｂを、第１基準電位よりも高い第２基準電位として例えばＶｄｄに共有することができる。

　なお、この第１実施形態では、２つの分離部２０Ａ及び２０Ｂで周辺半導体部１９の第１周辺領域１９ａと第２周辺領域１９ｂとを電気的に分離した場合について説明したが、分離部２０は１つでもよく、また、３つ以上設けてもよい。分離部２０をガードリングとして機能させる場合には、信頼性の観点から２つ以上設けることが好ましい。

　（その他の構成）
　図５から図７に示すように、平坦化膜６２は、平面視で画素領域２Ａ及び周辺領域２Ｂに亘って設けられ、半導体層１０の光入射面（第２の面Ｓ２）側が凹凸のない平坦面となるように、遮光膜６１及び６１ａを含めて半導体層１０の第２の面Ｓ２側の全体を覆っている。平坦化膜６２としては、例えば酸化シリコン膜が用いられている。

　図５から図７に示すように、マイクロレンズ層６３は、画素領域２Ａに配置された複数のマイクロレンズ部６３ａと、周辺領域２Ｂに配置された平坦部６３ｂとを有している。複数のマイクロレンズ部６３ａの各々のマイクロレンズ部６３ａは、画素領域２Ａにおいて、複数の画素３の各々の画素３、即ち複数の光電変換部２９の各々の光電変換部２９に対応して行列状に配置されている。マイクロレンズ部６３ａは、照射光を集光し、集光した光を、画素３の光電変換部２９に効率よく入射させる。複数のマイクロレンズ部６３ａは、半導体層１１の第２の面Ｓ２側において、マイクロレンズアレイを構成している。マイクロレンズ層６３は、例えばＳＴＳＲ又はＣＳｉＬなどの樹脂系材料で形成されている。

　図７に示すように、選択用絶縁膜２１は、画素領域２Ａ及び周辺領域２Ｂに亘って設けられ、周辺半導体部１９の第１の面Ｓ１側の全体を覆っている。したがって、第２半導体部２４は画素領域２Ａの第１半導体部１４に選択的に設けられているが、周辺領域２Ｂには設けられていない。

　≪第１実施形態の効果≫
　次に、この第１実施形態の主な効果について説明する。
　従来の光電変換部では、半導体部（半導体層）の厚さを厚くすることで、近赤外光に対する感度を上げることが可能である。しかしながら、１つの半導体部に光吸収部及び増倍部を構成しているため、半導体部の厚さを厚くすると、ＴｏＦとして重要なタイミングジッタ（Ｔiming Ｊitter）特性が劣化してしまう。即ち、従来の距離画像センサでは、近赤外光に対する感度と、タイミングジッタ特性とがトレードオフの関係にあった。

　これに対し、この第１実施形態の光電変換部２９では、図６に示すように、Ｓｉからなる第１半導体部１４に増倍部１５を構成し、第１半導体部１４よりもバンドギャップが狭く、近赤外光に対する感度が高い（良い）ゲルマニウム系の材料（ＳｉＧｅ）からなる第２半導体部２４に光吸収部２５を構成している。このため、第１半導体部１４及び第２半導体部２４を含む半導体部全体の厚さを厚くすることなく、近赤外光に対する感度の向上を図ることが可能である。また、半導体部全体の厚さを厚くすることなく、近赤外光に対する感度の向上を図ることが可能なので、半導体部の厚さの増加に伴うタイミングジッタ特性の劣化を抑制することが可能である。したがって、この第１実施形態に係る距離画像センサ１によれば、近赤外光に対する感度の向上及びタイミングジッタの劣化の抑制を図ることができる。

　また、この第１実施形態に係る距離画像センサ１は、周辺半導体部１９の第１の面Ｓ１が、第１半導体部１４の第１の面Ｓ１に第２半導体部２４を選択的に形成する選択用絶縁膜２１で覆われている。したがって、この第１実施形態に係る距離画像センサ１によれば、周辺半導体部１９に第２半導体部２４を形成することなく、第１半導体部１４の第１の面Ｓ１側に第２半導体部２４を選択的に形成することができる。

　また、この第１実施形態に係る距離画像センサ１は、第１半導体部１４の第１の面Ｓ１側に設けられたコンタクト電極３４ｂと、第１半導体部１４の第２の面Ｓ２側に設けられたｎ型の第２半導体領域１７とを電気的に接続する導電経路として分離部１３及び遮光膜６１を用いている。したがって、この第１実施形態に係る距離画像センサ１によれば、１つの画素３における光電変換部２９の占有面積を縮小することなく、第１半導体部１４の第１の面Ｓ１側に設けられたコンタクト電極３４ｂと、第１半導体部１４の第１の面Ｓ１側とは反対側の第２の面Ｓ２側に設けられたｎ型の第２半導体領域１７とを電気的に接続する導電経路を構築することができる。

　また、この第１の実施形態に係る距離画像センサ１は、第１半導体基体１０の多層配線層３１と第２半導体基体４０の多層配線層５１とをそれぞれのメタルパッド（メタルパッド３７ａと５７ａ，メタルパッド３７ｂと５７ｂ）で電気的に接続している。したがって、この第１の実施形態に係る距離画像センサ１は、光電変換部２９が設けられた第１半導体基体１０とは異なる第２半導体基体４０に読み出し回路を構成することができ、第１半導体基体１０に読み出し回路を構成する必要がないので、１つの画素３における光電変換部２９の占有面積を広くすることができ、感度の向上を図ることができる。

　なお、上述の第１実施形態では、第１半導体部１４側から、Ｓｉ及びＧｅの化合物からなる真性半導体層２６と、Ｓｉ及びＧｅの化合物からなるｐ型の外因性半導体層２７とを順次配置した２層構造で第２半導体部２４を構成した場合について説明した。しかしながら、本技術は、このＳｉＧｅの化合物に限定されるものではない。例えば、第２半導体部２４は、第１半導体部１４側から、Ｇｅからなる真性半導体層と、Ｇｅからなり、かつ第１半導体部１４のｐ型の第１半導体領域１６と同一導電型であるｐ型の外因性半導体層とを順次配置した２層構造で構成してもよい。この場合においても、上述の第１実施形態と同様の効果が得られる。Ｇｅからな真性半導体層は、上述の真性半導体層２６と同様に、エピタキシャル成長法で選択的に形成することができる。また、Ｇｅからなる外因性半導体層は、上述の外因性半導体層２７と同様に、エピタキシャル成長法、若しくはイオン注入法で形成することができる。

　また、上述の第１実施形態では、方形の平面パターンの第２半導体部２４について説明したが第２半導体部２４は円形の平面パターンで構成してもよい。この場合においても、上述の第１実施形態の距離画像センサ１と同様の効果が得られる。

　〔第２実施形態〕
　本技術の第２実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、光電変換部の構成が異なっている。
　すなわち、図８に示すように、この第２実施形態の光電変換部２９Ａは、図６に示す光電変換部２９の第２半導体部２４に代えて第２半導体部２４Ａを備えている。その他の構成は、上述の第１実施形態と同様である。

　図８に示すように、この第２実施形態の第２半導体部２４Ａは、ＳｉＧｅの化合物からなり、かつ第１半導体部１４のｐ型の第１半導体領域１６と同一導電型であるｐ型の外因性半導体層２７の単層で構成されている。第２半導体部２４Ａは、上述の第１の実施形態の第２半導体部２４と同様に、平面視での輪郭２４Ａ_１が第１半導体部１４の輪郭１４ａよりも内側に位置している。

　また、第２半導体部２４Ａは、選択用絶縁膜２１に対して自己整合で第１半導体部１４の第１の面Ｓ１側に形成されていると共に、第１半導体部１４のｐ型の第１半導体領域１６と共有結合されている。そして、光吸収部２５は第２半導体部２４Ａに設けられている。

　このように構成された第２半導体部２４Ａは、Ｓｉからなる第１半導体部１４よりもバンドギャップが狭く、近赤外光に対する感度が高い。したがって、この第２実施形態の光電変換部２９Ａにおいても、第１半導体部１４及び第２半導体部２４を含む半導体部全体の厚さを厚くすることなく、近赤外光に対する感度の向上を図ることが可能である。また、半導体部全体の厚さを厚くすることなく、近赤外光に対する感度の向上を図ることが可能なので、半導体部の厚さの増加に伴うタイミングジッタ特性の劣化を抑制することが可能である。よって、この第２実施形態に係る距離画像センサにおいても、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られる。

　なお、第２半導体部２４Ａは、Ｇｅからなるｐ型の外因性半導体層の単層で構成してもよい。この場合においても、上述の第１実施形態の距離画像センサ１と同様の効果が得られる。

　〔第３実施形態〕
　本技術の第３実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、画素の構成が異なっている。
　すなわち、図９に示すように、この第３実施形態の画素３は、図６に示す第１メタル配線３５ａに代えて第１メタル配線３５Ｂを備えている。その他の構成は、上述の第１実施形態と同様である。

　図９に示すように、この第３実施形態の第１メタル配線３５Ｂは、第２半導体部２４の第１半導体部１４側とは反対側（第１半導体部１４の第１の面Ｓ１側）に平面視で第２半導体部２４と重畳して設けられ、かつ平面視での輪郭３５Ｂ_１が第２半導体部２４の輪郭２４ａよりも外側に位置している。そして、第１メタル配線３５Ｂは、コンタクト電極３４ａを介して第２半導体部２４のｐ型の外因性半導体層２７と電気的に接続されていると共に、コンタクト電極３６ａを介してメタルパッド３７ａと電気的に接続されている。

　この第２実施形態の画素３では、第１半導体部１４の第２の面Ｓ２側である光入射面側から入射して光電変換部２９を通過した光は第１メタル配線３５Ｂで反射して光電変換部２９に戻るので、この第１メタル配線３５Ｂの反射効果により光電変換部２９（ＡＰＤ素子６）の量子効率の向上を図ることができる。したがって、この第２実施形態に係る距離画像センサによれば、上述の第１実施形態の距離画像センサ１と同様の効果が得られると共に、光電変換部２９の量子効率の向上を更に図ることができる。

　なお、第１メタル配線３５Ｂと第２メタル配線３５ｂとの絶縁耐性を確保するために、第１メタル配線３５Ｂは平面視での輪郭３５Ｂ_１が第１半導体部１４の輪郭１４ａよりも内側に位置する平面パターンで構成することが好ましい。

　〔第４実施形態〕
　本技術の第４実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、光電変換部の構成が異なっている。

　すなわち、図１０に示すように、この第４実施形態の光電変換部２９Ｃは、第１半導体部１４の第２の面Ｓ２側に設けられた凹凸形状の光反射部２８を更に備えている。その他の構成は、上述の第１実施形態と同様である。

　この光反射部２８は、第１半導体部１４の第２の面Ｓ２側から入射した光を第１半導体部１４の第１の面Ｓ１側に乱反射させることができるので、第２半導体部２４に入射する光量を二次元平面において均一化することができ、感度の向上を図ることができる。したがって、この第４実施形態に係る距離画像センサによれば、上述の距離画像センサ１と同様の効果が得られると共に、感度の向上を図ることができる。

　〔第５実施形態〕
　本技術の第５実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、光電変換部の構成が異なっている。
　すなわち、図１１に示すように、この第５実施形態の光電変換部２９Ｄは、図６に示す光電変換部２９の第２半導体部２４に代えて第２半導体部２４Ｄを備えている。その他の構成は、上述の第１実施形態と同様である。

　図１１に示すように、この第５実施形態の第２半導体部２４Ｄは、上面２４Ｄ_１と側面２４Ｄ_２とでなす内角θが鈍角となる方向に側面２４Ｄ_２が傾斜している。換言すれば、第２半導体部２４Ｄの側面２４Ｄ_２は、第２半導体部２４Ｄの上面２４Ｄ_１の面積が下面２４Ｄ_３の面積よりも小さくなる方向に傾斜している。

　この第５実施形態の光電変換部２９Ｄでは、第１半導体部１４の光入射面側（第２の面Ｓ２側）から入射した光は第１半導体部１４を通過して第２半導体部２４Ｄに入射する。そして、第２半導体部２４Ｄに入射した光は、第２半導体部２４Ｄの側面２４Ｄ_２により内側に反射するので、光吸収部２５（第２半導体部２４）での光吸収率の向上を図ることができる。したがって、この第５実施形態に係る距離画像センサによれば、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られると共に、光吸収部２５での光吸収率の向上を図ることができる。

　なお、第２半導体部２４Ｄの側面２４Ｄ_２は、第１半導体部１４上に第２半導体部２４Ｄをエピタキシャル成長法で選択的に成長させることによって容易に傾斜させることができる。

　〔第６実施形態〕
　本技術の第６実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、光電変換部の構成が異なっている。
　すなわち、図１２に示すように、この６実施形態に係る光電変換部２９Ｅは、第１半導体部１４に、第１半導体部１４の第１の面Ｓ１側から第２の面Ｓ２側に向かって延伸する溝部１４Ｅが設けられている。そして、ｐ型の第１半導体領域１６及びｎ型の第２半導体領域１７が溝部１４Ｅよりも第１半導体部１４の第２の面Ｓ２側に溝部１４Ｅと重畳して設けられている。そして、第２半導体部２４が溝部１４Ｅの中に配置され、溝部１４Ｅの底部において真性半導体層２６が第１半導体部１４のｐ型の第１半導体領域１６と共有結合されている。そして、溝部１４Ｅを除いて第１半導体部１４及び周辺半導体部１９を含む半導体層１１の第１の面Ｓ１側が選択用絶縁膜２１で覆われている。そして、第１半導体部１４及び周辺半導体部１９の厚さが上述の第１実施形態と比較して厚くなっている。そして、これに伴って分離部１３及び分離部２０も半導体層１１の厚さ方向に長く延伸している。その他の構成は、上述の第１実施形態と同様である。

　この第６実施形態に係る距離画像センサによれば、第１実施形態のように半導体層１１全体を薄くした場合と比較して第１半導体部１４及び周辺半導体部１９の機械的強度、換言すれば半導体層１１の機械的強度を高めるとができる。
　また、第１半導体部１４及び周辺半導体部１９の機械的強度を確保した状態で光電変換部２９Ｅにおける第１半導体部１４及び第２半導体部２４を含む半導体部全体の厚さを薄くすることができる。

　また、この第６実施形態に係る距離画像センサによれば、周辺半導体部１９に第２半導体部２４を形成することなく、溝部１４Ｅの中において、第１半導体部１４の第１の面Ｓ１側に第２半導体部２４を選択的に形成することができる。

　なお、第６実施形態の第１変形例として、図１３Ａに示すように、溝部１４Ｅの側壁に選択用絶縁膜２１を形成してもよい。
　また、第６実施形態の第２変形例として、図１３Ｂに示すように、溝部１４Ｅから露出するように溝部１４Ｅの中に第２半導体部２４を埋め込んでもよい。
　また、第６実施形態の第３変形例として、図１４に示すように、第２半導体部２４に代えて第５実施形態の第２半導体部２４Ｄを溝部１４Ｅの中に設けてもよい。

　〔第７実施形態〕
　本技術の第７実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、光電変換部の構成が異なっている。
　すなわち、図１５に示すように、この第７実施形態の光電変換部２９Ｆは、図６に示すｐ型の第１半導体領域１６に代えてｐ型の第１半導体領域１６Ｆを備えている。その他の構成は、上述の第１実施形態と同様である。

　図１５に示すように、この第７実施形態のｐ型の第１半導体領域１６Ｆは、分離部１３から離間している。そして、ｐ型の第１半導体領域１６Ｆが分離部１３から離間することにより、アバランシェ増倍領域が形成されるｐｎ接合部１８も分離部１３から離間している。そして、分離部１３の分離用導電体１３ａにはコンタクト電極３４ｂが接続されている。

　このように、ｐ型の第１半導体領域１６Ｆが分離部１３から離間することにより、アバランシェ増倍領域が形成されるｐｎ接合１８も分離部１３から離間するので、第１半導体部１４と分離部１３との界面で発生する暗電流によるアバランシェ増倍を抑制することができる。
　したがって、この第７実施形態に係る距離画像センサによれば、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られると共に、暗電流によるアバランシェ増倍を抑制することができる。

　〔第８実施形態〕
　本技術の第８実施形態に係る距離画像センサは、基本的に上述の第７実施形態に係る距離画像センサと同様の構成になっており、光電変換部の構成が異なっている。
　すなわち、図１６に示すように、この第８実施形態の光電変換部２９Ｇは、図１５に示す第７実施形態のｎ型の第２半導体領域１７に代えてｎ型の第２半導体領域１７Ｇを備えている。その他の構成は、上述の第７実施形態と同様である。

　図１６に示すように、この第８実施形態のｎ型の第２半導体領域１７Ｇは、第１半導体部１４の第１の面Ｓ１側からｐ型の第１半導体領域１６Ｆよりも深い位置にｐ型の第１半導体領域１６Ｆの底部とｐｎ接合部１８を形成して設けられ、かつ平面視での輪郭１７Ｇ_１１がｐ型の第１半導体領域１６Ｆの輪郭１６Ｆ_１よりも内側に位置する第１部分１７Ｇ_１を有する。また、ｎ型の第２半導体領域１７Ｇは、第１半導体部１４の第１の面Ｓ１側から第１部分１７Ｇ_１よりも深い位置に設けられ、かつ平面視での輪郭１７Ｇ_２１がｐ型の第１半導体領域１６Ｆの輪郭１６Ｆ_１よりも外側に位置する第２部分１７Ｇ_２を有する。第２部分１７Ｇ_２は、最外周（輪郭１７Ｇ_２１）が分離部１３に接している。そして、第１部分１７Ｇ_１の輪郭１７Ｇ_１１がｐ型の第１半導体領域１６Ｆの輪郭１６Ｆ_１よりも内側に位置することにより、ｐｎ接合部１８もｐ型の半導体領域１６Ｆの輪郭１６Ｆ_１より内側に位置する。

　このように、ｐ型の第１半導体領域１６Ｆとｐｎ接合部１８を形成する第１部分１７Ｇ_１が平面視でｐ型の第１半導体領域１６Ｆの輪郭１６Ｆ_１よりも内側に位置するようにｎ型の第２半導体領域１７Ｇを構成することにより、ｐｎ接合部１８がｐ型の第１半導体領域１６Ｆの輪郭１６Ｆ_１よりも内側に位置するので、ｐ型の第１半導体領域１６Ｆのエッジ部（輪郭１６Ｆ_１）での高電界を回避することができる。これにより、ｐ型の第１半導体領域１６Ｆのエッジ部に偏ったアバランシェ増倍を抑制することができ、ｐｎ接合部１８の全体に亘ってアバランシェ増倍を均一化することができるので、光検出効率を高めることができる。

　したがって、この第８実施形態に係る距離画像センサによれば、上述の第７実施形態に係る距離画像センサと同様の効果が得られると共に、光検出効率を高めることができる。

　〔第９実施形態〕
　本技術の第９実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、画素の構成が異なっている。
　すなわち、図１７に示すように、この第９実施形態の画素３は、図６に示す第１実施形態の選択用絶縁膜２１に代えて選択用絶縁膜２２を備えている。その他の構成は、第１実施形態と同様である。

　図１７に示すように、この第９実施形態の選択用絶縁膜２２は、第１半導体部１４に第１半導体部１４の第１の面Ｓ１から露出するようにして埋め込まれた埋込型で構成されている。この選択用絶縁膜２２は、例えば、第１半導体部１４に溝部を形成した後、この溝部を埋め込むようにして第１半導体部１４上に絶縁膜を形成し、その後、溝部内に絶縁膜が残存するように第１半導体部１４上の絶縁膜を選択的に除去することによって形成することができる。このようにして溝部内に選択的に形成される絶縁膜はＳＴＩ（Shallow Trench Isolation）構造と呼ばれている。

　選択用絶縁膜２２は、第２半導体部２４の直下の第１半導体部１４を除いて第２半導体部２４の外側の第１半導体部１４に選択的に設けられている。そして、選択用絶縁膜２２は、図示してないが、第１実施形態の選択用絶縁膜２１と同様に、画素領域２Ａ及び周辺領域２Ｂに亘って設けられ、周辺半導体部１９の第１の面Ｓ１側の全体を覆っている。したがって、この第９実施形態に係る距離画像センサおいても、第１実施形態に係る距離画像センサ１と同様に、周辺半導体部１９に第２半導体部２４を形成することなく、第１半導体部１４の第１の面Ｓ１側に第２半導体部２４を選択的に形成することができる。

　〔第１０実施形態〕
　本技術の第１０実施形態に係る距離画像センサは、基本的に上述の第９実施形態に係る距離画像センサと同様の構成になっており、光電変換部の構成が異なっている。

　すなわち、図１８に示すように、この第１０実施形態の光電変換部２９Ｈは、図１７に示す第９実施形態のｐ型の第１半導体領域１６に代えてｐ型の第１半導体領域１６Ｈを備えている。その他の構成は、上述の第９実施形態と同様である。

　図１８に示すように、この第１０実施形態のｐ型の第１半導体領域１６Ｈは、選択用絶縁膜２２から離間している。そして、ｐ型の第１半導体領域１６Ｈは、平面視での輪郭１６Ｈ_１が第２半導体部２４の輪郭２４ａよりも内側に位置している。そして、ｐ型の第１半導体領域１６Ｈが選択用絶縁膜２２から離間することにより、アバランシェ増倍領域が形成されるｐｎ接合１８も選択用絶縁膜２２から離間している。

　このように、ｐ型の第１半導体領域１６Ｈが選択用絶縁膜２２から離間することにより、アバランシェ増倍領域が形成されるｐｎ接合１８も選択用絶縁膜２２から離間するので、第１半導体部１４と選択用絶縁膜２２との界面で発生する暗電流によるアバランシェ増倍を抑制することができる。

　したがって、この第１０実施形態に係る距離画像センサによれば、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られると共に、暗電流によるアバランシェ増倍を抑制することができる。

　〔第１１実施形態〕
　本技術の第１１実施形態に係る距離画像センサは、基本的に上述の第１０実施形態に係る距離画像センサと同様の構成になっており、光電変換部の構成が異なっている。
　すなわち、図１９に示すように、この第１１実施形態の光電変換部２９Ｊは、図１８に示す第１０実施形態のｎ型の第２半導体領域１７に代えて図１６に示す第８実施形態のｎ型の半導体領域１７Ｇを備えている。その他の構成は、第１０実施形態と同様である。

　この光電変換部２９Ｊにおいても、ｐｎ接合部１８がｐ型の第１半導体領域１６Ｈの輪郭１６Ｈ_１よりも内側に位置するので、ｐ型の第１半導体領域１６Ｈのエッジ部（輪郭１６Ｈ_１）での高電界を回避することができる。これにより、ｐ型の第１半導体領域１６Ｈのエッジ部に偏ったアバランシェ増倍を抑制することができ、ｐｎ接合部１８の全体に亘ってアバランシェ増倍を均一化することができる。これにより、光検出効率を高めることができる。

　したがって、この第１１実施形態に係る距離画像センサにおいても、上述の第１０実施形態に係る距離画像センサと同様の効果が得られると共に、光検出効率を高めることができる。

　〔第１２実施形態〕
　本技術の第１２実施形態に係る距離画像センサは、基本的に上述の第９実施形態に係る距離画像センサと同様の構成になっており、画素の構成が異なっている。

　すなわち、図２０Ａに示すように、この第１２実施形態の画素３は、図１７に示す第９実施形態の分離部１３及び遮光膜６１に代えて分離部１３Ｋ及び遮光膜６１Ｋを備えている。そして、ｎ型の第２半導体領域１７と分離部１３Ｋとを電気的に接続する接続形態が異なっている。

　図２０Ａに示すように、分離部１３Ｋは、第１半導体層１１の第１の面Ｓ１側に設けられた第１部分１３Ｋ_１と、この第１部分１３Ｋ_１よりも深い位置に第１部分１３Ｋ_１と直列接続で設けられ、かつ第１部分１３Ｋ_１の幅よりも幅狭で構成された第２部分１３Ｋ_２とを有する。

　図２０Ｂに示すように、第１部分１３Ｋ_１は、上述の分離部１３と同様に、第１半導体部１４の厚さ方向（Ｚ方向）に延伸する分離用導電体１３ａ_１と、この分離用導電体１３ａ_１の両側の側面を覆う分離用絶縁体１３ｂ_１とを有している。また、第２部分１３Ｋ_２も、上述の分離部１３と同様に、第１半導体部１４の厚さ方向（Ｚ方向）に延伸する分離用導電体１３ａ_２と、この分離用導電体１３ａ_２の両側の側面を覆う分離用絶縁体１３ｂ_２とを有している。そして、第１部分１３Ｋ_１の分離用導電体１３ａ_１は、第２部分１３Ｋ_２の分離用導電体１３ａ_２よりも幅広となっている。そして、この第１部分１３Ｋ_１及び第２部分１３Ｋ_２を有する分離部１３Ｋは、第１半導体部１４の第１の面Ｓ１及び第２の面Ｓ２に亘って延伸している。分離用導電体１３ａ_１及び１３ａ_２は、光反射性及び導電性に優れた金属膜、例えばタングステン（Ｗ）膜で形成されている。分離用絶縁体１３ｂ_１及び１３ｂ_２は、絶縁性に優れた絶縁膜、例えば酸化シリコン（ＳｉＯ_２）膜で形成されている。

　分離部１３Ｋは、第１部分１３Ｋ_１の分離用導電体１３ａ_１の幅と第２部分１３Ｋ_２の分離用導電体１３ａ_２の幅との違いによる段差部１３ｃを有している。そして、この段差部１３ｃにｎ型の第２半導体領域１７の周辺部が電気的及び機械的に接続されている。すなわち、ｎ型の第２半導体領域１７は、第１半導体部１４の第２の面Ｓ２よりも第１の面Ｓ１側で分離部１３Ｋの分離用導電体（１３ａ_１，１３ａ_２）と電気的及び機械的に接続されている。換言すれば、ｎ型の第２半導体領域１７は、分離部１３Ｋの一端側と他端側との間の中間で分離部１３Ｋの分離用導電体（１３ａ_１，１３ａ_２）と電気的及び機械的に接続されている。

　図２０Ａ及び図２０Ｂに示すように、遮光膜６１Ｋは、上述の遮光膜６１と同様に、所定の画素３の光が隣の画素３へ漏れ込まないように、平面視の平面パターンが光電変換部２９の受光面側を開口する格子状平面パターンになっている。そして、遮光膜６１Ｋは、上述の遮光膜６１とは異なり、幅が分離部１３Ｋの幅よりも幅狭になっている。すなわち、この第１２実施形態の遮光膜６１Ｋは、遮光機能を備えているが、上述の遮光膜６１とは異なり、中継電極としての機能は備えていない。遮光膜６１Ｋは、例えば、半導体層１０側からチタン（Ｔｉ）膜及びタングステン（Ｗ）膜をこの順で順次積層した複合膜で構成されている。

　このように構成された第１２実施形態に係る距離画像センサにおいても、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られる。

　また、この第１２実施形態に係る距離画像センサは、ｎ型の第２半導体領域１７が第１半導体部１４の第２の面Ｓ２よりも第１の面Ｓ１側で分離部１３Ｋの分離用導電体（１３ａ_１，１３ａ_２）と電気的及び機械的に接続されているので、遮光膜６１Ｋを上述の実施形態の遮光膜６１よりも幅狭にすることができる。これにより、光電変換部２９における開口面積を広くすることができ、光電変換部２９の量子効率（受光感度）の向上を図ることができる。

　〔第１３実施形態〕
　本技術の第１３実施形態に係る距離画像センサは、基本的に上述の第１０実施形態に係る距離画像センサと同様の構成になっており、画素の構成が異なっている。

　すなわち、図２１に示すように、この第１３実施形態の画素３は、図１８の第１０実施形態の分離部１３及び遮光膜６１に代えて図２０Ａ及び図２０Ｂに示す第１２実施形態の分離部１３Ｋ及び遮光膜６１Ｋを備えている。その他の構成は、上述の第１０実施形態と同様である。

　この第１３実施形態に係る距離画像センサよれば、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られると共に、暗電流によるアバランシェ増倍を抑制することができる。また、光電変換部２９Ｈにおける開口面積を広くすることができ、光電変換部２９Ｈの量子効率（受光感度）の向上を図ることができる。

　〔第１４実施形態〕
　本技術の第１４実施形態に係る距離画像センサは、基本的に上述の第１１実施形態に係る距離画像センサと同様の構成になっており、画素の構成が異なっている。
　すなわち、図２２に示すように、この第１４実施形態の画素３は、図１９の第１１実施形態の分離部１３及び遮光膜６１に代えて図２０Ａ及び図２０Ｂに示す第１２実施形態の分離部１３Ｋ及び遮光膜６１Ｋを備えている。その他の構成は、上述の第１１実施形態と同様である。

　この第１４実施形態に係る距離画像センサによれば、上述の第１１実施形態に係る距離画像センサと同様の効果が得られると共に、光電変換部２９Ｊにおける開口面積を広くすることができるので、光電変換部２９Ｊの量子効率（受光感度）の向上を図ることができる。

　〔第１５実施形態〕
　本技術の第１５実施形態に係る距離画像センサは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、画素の構成が異なっている。
　すなわち、図２３に示すように、この第１５実施形態の画素３は、図６の第１実施形態の分離部１３及び遮光膜６１に代えて図２０Ａ及び図２０Ｂに示す第１２実施形態の分離部１３Ｋ及び遮光膜６１Ｋを備えている。その他の構成は、上述の第１実施形態と同様である。

　この第１５実施形態に係る距離画像センサによれば、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られると共に、光電変換部２９における開口面積を広くすることができ、光電変換部２９の量子効率（受光感度）の向上を図ることができる。

　〔第１６実施形態〕
　本技術の第１６実施形態に係る距離画像センサは、基本的に上述の第７実施形態に係る距離画像センサと同様の構成になっており、画素の構成が異なっている。
　すなわち、図２４に示すように、この第１６実施形態の画素３は、図１５の第７実施形態の分離部１３及び遮光膜６１に代えて図２０Ａ及び図２０Ｂに示す第１２実施形態の分離部１３Ｋ及び遮光膜６１Ｋを備えている。その他の構成は、上述の第７実施形態と同様である。

　この第１６実施形態に係る距離画像センサによれば、上述の第７実施形態に係る距離画像センサと同様の効果が得られると共に、光電変換部２９Ｆにおける開口面積を広くすることができるので、光電変換部２９Ｆの量子効率（受光感度）の向上を図ることができる。

　〔第１７実施形態〕
　本技術の第１７実施形態に係る距離画像センサは、基本的に上述の第８実施形態に係る距離画像センサと同様の構成になっており、画素の構成が異なっている。
　すなわち、図２５に示すように、この第１７実施形態の画素３は、図１６の第８実施形態の分離部１３及び遮光膜６１に代えて図２０Ａ及び図２０Ｂに示す第１２実施形態の分離部１３Ｋ及び６１Ｋを備えている。その他の構成は、上述の第８実施形態と同様である。

　この第１７実施形態に係る距離画像センサによれば、上述の第８実施形態に係る距離画像センサと同様の効果が得られると共に、光電変換部２９Ｇにおける開口面積を広くすることができるので、光電変換部２９Ｇの量子効率（受光感度）の向上を図ることができる。

　〔第１８実施形態〕
　本技術の第１８実施形態に係る距離画像センサは、基本的に上述の第７実施形態に係る距離画像センサと同様の構成になっており、画素の構成が異なっている。
　すなわち、図２６に示すように、この第１８実施形態の画素３は、図１５の第７実施形態のｎ型の第２半導体領域１７及び遮光膜６１に代えてｎ型の第２半導体領域１７Ｌ及び遮光膜６１Ｌを備えている。そして、ｎ型の第２半導体領域１７Ｌとコンタクト電極３４ｂとを電気的に接続する接続形態が異なっている。その他の構成は、上述の第７実施形態と同様である。

　図２６に示すように、この第１８実施形態のｎ型の第２半導体領域１７Ｌは、第１半導体部１４の第１の面Ｓ１側からｐ型の第１半導体領域１６Ｆよりも深い位置にｐ型の第１半導体領域１６Ｆの底部とｐｎ接合部１８を形成して設けられ、かつ平面視での輪郭がｐ型の第１半導体領域１６Ｆの輪郭よりも外側に位置する第１部分１７Ｌ_１と、この第１部分１７Ｌ_１から第１半導体部１４の第１の面Ｓ１側に分離部１３に沿って突出する第２部分１７Ｌ_２とを有する。そして、コンタクト電極３４ｂは、選択用絶縁膜２１を貫通して第２部分１７Ｌ_２と電気的及び機械的に接続されている。第２部分１７Ｌ_２は、分離部１３とｐ型の第１半導体領域１６Ｆとの間に配置されている。そして、ｐ型の第１半導体領域１６Ｆ及びｐｎ接合部１８は、第２部分１７Ｌ_２から離間している。すなわち、ｐ型の第１半導体領域１６Ｆは、ｎ型の第２半導体領域１７Ｌの第２部分１７Ｌ_２とコンタクト電極３４ｂとの接続部から離間している。
　なお、図示していないが、ｎ型の第２半導体領域１７Ｌの第２部分１７Ｌ_２には、コンタクト電極とのオーミック抵抗を低減する目的で、ｎ型の第２半導体領域１７Ｌよりも高不純物濃度のｎ型の半導体領域からなるコンタクト領域が設けられている。

　遮光膜６１Ｌは、上述の遮光膜６１ａと同様に、幅が分離部１３の幅よりも幅狭になっている。そして、遮光膜６１Ｌは、ｎ型の第２半導体領域１７Ｌと電気的に分離されている。即ち、遮光膜６１Ｌは遮光機能を有するが、遮光膜６１とは異なり、中継電極としての機能は有さない。

　この第１８実施形態に係る距離画像センサによれば、上述の第１実施形態に係る距離画像センサ１と同様の効果が得られる。また、ｐ型の第１半導体領域１６Ｆがｎ型の第２半導体領域１７Ｌとコンタクト電極３４ｂとの接続部から離間しているので、ｐ型の第１半導体領域１６Ｆのエッジ部でのアバランシェ増倍を抑制することができる。

　〔第１９実施形態〕
　本技術の第１９実施形態に係る距離画像センサは、基本的に上述の第１８実施形態に係る距離画像センサと同様の構成になっており、画素の構成が異なっている。
　すなわち、図２７に示すように、この第１８実施形態の画素３は、図２６の第１８実施形態のｎ型の第２半導体領域１７Ｌに代えてｎ型の第２半導体領域１７Ｍを備えている。その他の構成は、上述の第１８実施形態と同様である。

　図２７に示すように、この第１９実施形態のｎ型の第２半導体領域１７Ｍは、第１半導体部１４の第１の面Ｓ１側からｐ型の第１半導体領域１６Ｆよりも深い位置にｐ型の第１半導体領域１６Ｆの底部とｐｎ接合部１８を形成して設けられ、かつ平面視での輪郭がｐ型の第１半導体領域１６Ｆの輪郭よりも内側に位置する第１部分１７Ｍ_１を有する。また、ｎ型の第２半導体領域１７Ｍは、第１半導体部１４の第１の面Ｓ１側から第１部分１７Ｍ_１よりも深い位置に設けられ、かつ平面視での輪郭がｐ型の第１半導体領域１６Ｆの輪郭よりも外側に位置する第２部分１７Ｍ_２と、この第２部分１７Ｍ_２から第１半導体部１４の第１の面Ｓ１側に分離部１３に沿って突出する第３部分１７Ｍ_３とを有する。そして、コンタクト電極３４ｂは、選択用絶縁膜２１を貫通して第３部分１７Ｍ_３と電気的及び機械的に接続されている。第３部分１７Ｍ_３は、分離部１３とｐ型の第１半導体領域１６Ｆとの間に配置されている。そして、ｐ型の第１半導体領域１６Ｆ及びｐｎ接合部１８は、第３部分１７Ｍ_３から離間している。すなわち、ｐ型の第１半導体領域１６Ｆは、ｎ型の第２半導体領域１７Ｍの第３部分１７Ｍ_３とコンタクト電極３４ｂとの接続部から離間している。そして、第１部分１７Ｍ_１の輪郭がｐ型の第１半導体領域１６Ｆの輪郭よりも内側に位置することにより、ｐｎ接合部１８もｐ型の第１半導体領域１６Ｆの輪郭より内側に位置する。
　なお、図示していないが、ｎ型の第２半導体領域１７Ｍの第３部分１７Ｍ_３には、コンタクト電極とのオーミック抵抗を低減する目的で、ｎ型の第２半導体領域１７Ｍよりも高不純物濃度の半導体領域からなるコンタクト領域が設けられている。

　この第１９実施形態に係る距離画像センサによれば、上述の第１２実施形態に係る距離画像センサと同様の効果が得られる。また、ｐｎ接合部１８がｐ型の第１半導体領域１６Ｆの輪郭よりも内側に位置するので、ｐ型の第１半導体領域１６Ｆのエッジ部（輪郭１６Ｆ_１）での高電界を回避することができる。これにより、ｐ型の第１半導体領域１６Ｆのエッジ部に偏ったアバランシェ増倍を抑制することができ、ｐｎ接合部１８の全体に亘ってアバランシェ増倍を均一化することができるので、光検出効率を高めることができる。

　〔第２０実施形態〕
　上述の第１実施形態から第１９実施形態では、第１半導体領域（１６，１６Ｆ，１６Ｈ）及び外因性半導体層２７をｐ型の半導体で構成し、ｎ型の第２半導体領域（１７，１７Ｇ，１７Ｌ，１７Ｍ）をｎ型の半導体で構成した場合について説明したが、本技術は、ｐ型半導体とｎ型半導体とを入れ替えた構成においても適用することができる。入れ替えた場合は、正孔を検出する構成となるほか、アノードには正の電圧を印加して動作させる。
　なお、上述の第１実施形態から第２０実施形態に示したＡＰＤ（アバランシェフォトダイオード）素子には、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのＡＰＤ素子は、シングルフォトンアバランシェダイオード（ＳＰＡＤ）素子とも呼ばれている。

　〔電子機器の構成例〕
　図２８に示すように、電子機器としての距離画像機器２０１は、光学系２０２、センサチップ２、画像処理回路２０３、モニタ２０４、及びメモリ２０５を備えて構成される。距離画像機器２０１は、光源装置２１１から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。

　光学系２０１は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）をセンサチップ２に導き、センサチップ２の受光面（センサ部）に結像させる。

　センサチップ２としては、上述した各実施形態の距離画像センサを搭載したセンサチップ２（１０）が適用され、センサチップ２から出力される受光信号（ＡＰＤ　ＯＵＴ）から求められる距離を示す距離信号が画像処理回路２０３に供給される。

　画像処理回路２０３は、センサチップ２から供給された距離信号に基づいて距離画像を構築する画像処理を行い、その画像処理により得られた距離画像（画像データ）は、モニタ２０４に供給されて表示されたり、メモリ２０５に供給されて記憶（記録）されたりする。

　このように構成された距離画像機器２００では、上述したセンサチップ２を適用することで、安定性の高い画素３からの受光信号のみに基づいて被写体までの距離を演算し、精度の高い距離画像を生成することが可能となる。すなわち、距離画像機器２００は、より正確な距離画像を取得することができる。

　〔イメージセンサの使用例〕
　上述したセンサチップ２（イメージセンサ）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

　なお、本技術は、以下のような構成としてもよい。
（１）
　光電変換部を有する画素が行列状に複数配置された画素領域を備え、
　前記光電変換部は、
　分離部で区画された第１半導体部と、
　前記第１半導体部の互いに反対側に位置する第１の面及び第２の面のうちの前記第１の面側に設けられ、かつゲルマニウムを含む第２半導体部と、
　前記第２半導体部に設けられ、かつ前記第２半導体部に入射した光を吸収してキャリアを生成する光吸収部と、
　前記第１半導体部に設けられ、かつ前記光吸収部で生成されたキャリアをアバランシェ増倍する増倍部と、
　を備えている、光検出器。
（２）
　前記第２半導体部は、前記第１半導体部よりもバンドギャップが狭い、上記（１）に記載の光検出器。
（３）
　前記第２半導体部は、前記第１半導体部と共有結合されている、上記（１）又は（２）に記載の光検出器。
（４）
　前記第１半導体部はシリコンからなる、上記（１）から（３）の何れかに記載の光検出器。
（５）
　前記第２半導体部は、平面視での輪郭が前記第１半導体部の輪郭よりも内側に位置している、上記（１）から（４）の何れかに記載の光検出器。
（６）
　前記増倍部は、前記第１半導体部の前記第１の面側に設けられた第１導電型の第１半導体領域と、前記第１半導体部の前記第１の面側から前記第１半導体領域よりも深い位置に前記第１半導体領域とｐｎ接合部を形成して設けられた第２導電型の第２半導体領域と、を有し、前記ｐｎ接合部にアバランシェ増倍領域が形成される、上記（１）から（５）の何れかに記載の光検出器。
（７）
　前記第２半導体部は、ゲルマニウムからなり、かつ前記第１半導体領域と同一導電型の半導体層、若しくはシリコン及びゲルマニウムの化合物からなり、かつ前記第１半導体領域と同一導電型の外因性半導体層で構成されている、上記（６）に記載の光検出器。
（８）
　前記第２半導体部は、前記第１半導体部側から、シリコン及びゲルマニウムの化合物からなる真性半導体層と、シリコン及びゲルマニウムの化合物からなり、前記第１半導体領域と同一導電型の外因性半導体層とを順に配置した複合層、若しくは、前記第１半導体部側から、ゲルマニウムからなる真性半導体層と、ゲルマニウムからなり、前記第１半導体層と同一導電型の外因性半導体層とを順に配置した複合層で構成されている、上記（６）に記載の光検出器。
（９）
　前記第１半導体部の前記第１の面側に前記第２半導体部を選択的に形成する選択用絶縁膜を更に備え、
　前記第２半導体部は、前記選択絶縁膜に対して自己整合で選択的に形成されている、上記（１）から（８）の何れかに記載の光検出器。
（１０）
　前記選択用絶縁膜は、前記第１半導体部の前記第１の面側を覆う表面型絶縁膜、若しくは、前記第１半導体部に前記第１の面から露出するようにして埋め込まれた埋込型絶縁膜である、上記（９）に記載の光検出器。
（１１）
　前記分離部は、前記第１半導体部の厚さ方向に延伸する分離用導電体と、前記分離導電体の両側の側面をそれぞれ覆う分離用絶縁体とを有し、
　前記第２半導体領域は、前記分離用導電体と電気的に接続されている、上記（１）から（１０）の何れかに記載の光検出器。
（１２）
　前記第２半導体領域は、前記第１半導体部の前記第２の面側に設けられた中継電極を介して前記分離用導電体と電気的に接続されている、上記（１１）に記載の光検出器。
（１３）
　前記第２半導体領域は、前記第１半導体部の前記第２の面よりも前記第１の面側で前記分離用導電体と接続されている、上記（１１）に記載の光検出器。
（１４）
　前記第２半導体部の前記第１半導体部側と反対側に平面視で前記第２半導体部と重畳して設けられ、かつ輪郭が前記第２半導体部の輪郭よりも外側に位置する第１メタル配線を更に備えている、上記（１）から（１３）の何れかに記載の光検出器。
（１５）
　前記第１半導体部は、前記第２の面側に凹凸形状の光反射部を有する、上記（１）から（１４）の何れかに記載の光検出器。
（１６）
　前記第２半導体部は、上面と側面とでなす内角が鈍角となる方向に前記側面が傾斜している、上記（１）から（１５）の何れかに記載の光検出器。
（１７）
　前記第１半導体部は、前記第１の面側から前記第２の面側に向かって延伸する溝部を有し、
　前記第１及び第２半導体領域は、前記溝部よりも前記第１半導体部の前記第２の面側に前記溝部と重畳して設けられ、
　前記第２半導体部は、前記溝部の中に設けられている、上記（１）から（１６）の何れかに記載の光検出器。
（１８）
　前記画素領域の外側に配置された周辺領域と、前記周辺領域に前記第１半導体部と同一層で形成され、かつ前記選択用絶縁膜で覆われた周辺半導体部と、を更に備えている、上記（９）に記載の光検出器。
（１９）
　前記第１半導体領域は、前記分離部から離間している、上記（６）に記載の光検出器。
（２０）
　前記第２半導体領域は、前記第１半導体領域と前記ｐｎ接合部を形成する部分が平面視で前記第１半導体領域の輪郭よりも内側に位置している、請求項１９に記載の光検出器。
（２１）
　前記第１半導体部の前記第２の面側に設けられたマイクロレンズ層を更に備えている、上記（１）から（２０）の何れかに記載の光検出器。
（２２）
　分離部で区画された第１半導体部を有する半導体層、前記第１半導体部に設けられ、かつアバランシェ増倍領域が形成されるｐｎ接合部を有する増倍部、並びに前記第１半導体部の互いに反対側に位置する第１及び第２の面のうちの前記第１の面側に設けられ、かつゲルマニウムを含む第２半導体部を備えた光検出器と、前記第１半導体部の前記第１の面に被写体からの像光を結像させる光学系と、
を備えている電子機器。

　本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。

　１…距離画像センサ（光検出器）
　２…センサチップ
　２Ａ…画素領域
　２Ｂ…周辺領域
　３…画素
　４…電極パッド
　５…バイアス電圧印加部
　６…ＡＰＤ素子（アバランシェフォトダイオード素子）
　７…クエンチング抵抗素子
　８…インバータ
　１０…第１半導体基体（センサ側半導体基体）
　１１…半導体層
　１３，１３Ｋ…分離部
　１３ａ…分離用導電体
　１３ｂ…分離用絶縁体
　１４…第１半導体部
　１４Ｅ…溝部
　１５…増倍部
　１６，１６Ｆ，１６Ｈ…ｐ型の第１半導体領域
　１７，１７Ｇ，１７Ｌ，１７Ｍ…ｎ型の第２半導体領域
　１８…ｐｎ接合部
　１９…周辺半導体部
　１９ａ…第１周辺領域
　１９ｂ…第２周辺領域
　２０…分離部
　２１…表面型の選択用絶縁膜
　２２…埋込型の選択用絶縁膜
　２４，２４Ｄ…第２半導体部
　２５…光吸収部
　２６…真性半導体層（ｉ－ＳｉＧｅ）
　２７…ｐ型の外因性半導体層（ｐ－ＳｉＧｅ）
　２９，２９Ｃ，２９Ｄ，２９Ｅ，２９Ｇ，２９Ｈ，２９Ｊ…光電変換部
　３１…多層配線層（センサ側多層配線層）
　３２…層間絶縁膜
　３４ａ…，３４ｂ…コンタクト電極
　３５ａ，３５Ｂ…第１メタル配線，３５ｂ…第２メタル配線
　３６ａ，３６ｂ…コンタクト電極
　３７ａ，３７ｂ…メタルパッド
　４０…第２半導体基体（ロジック側半導体基体）
　４１…半導体基板
　４２…ゲート電極
　５１…多層配線層（ロジック側多層配線層）
　５２…層間絶縁膜
　５３…配線
　５５ａ，５５ｂ…電極パッド
　５６ａ，５６ｂ…コンタクト電極
　５７ａ，５７ｂ…メタルパッド
　６１，６１Ｋ…遮光膜（中継電極）
　６１ａ…遮光膜
　６２…平坦化膜
　６３…マイクロレンズ層
　６３ａ…マイクロレンズ部
　６３ｂ…平坦部

Claims

　光電変換部を有する画素が行列状に複数配置された画素領域を備え、
　前記光電変換部は、
　分離部で区画された第１半導体部と、
　前記第１半導体部の互いに反対側に位置する第１の面及び第２の面のうちの前記第１の面側に設けられ、かつゲルマニウムを含む第２半導体部と、
　前記第２半導体部に設けられ、かつ前記第２半導体部に入射した光を吸収してキャリアを生成する光吸収部と、
　前記第１半導体部に設けられ、かつ前記光吸収部で生成されたキャリアをアバランシェ増倍する増倍部と、
　を備えている、光検出器。
　前記第２半導体部は、前記第１半導体部よりもバンドギャップが狭い、請求項１に記載の光検出器。
　前記第２半導体部は、前記第１半導体部と共有結合されている、請求項１に記載の光検出器。
　前記第１半導体部はシリコンからなる、請求項１に記載の光検出器。
　前記第２半導体部は、平面視での輪郭が前記第１半導体部の輪郭よりも内側に位置している、請求項１に記載の光検出器。
　前記増倍部は、前記第１半導体部の前記第１の面側に設けられた第１導電型の第１半導体領域と、前記第１半導体部の前記第１の面側から前記第１半導体領域よりも深い位置に前記第１半導体領域とｐｎ接合部を形成して設けられた第２導電型の第２半導体領域と、を有し、前記ｐｎ接合部にアバランシェ増倍領域が形成される、請求項１に記載の光検出器。
　前記第２半導体部は、ゲルマニウムからなり、かつ前記第１半導体領域と同一導電型の半導体層、若しくはシリコン及びゲルマニウムの化合物からなり、かつ前記第１半導体領域と同一導電型の外因性半導体層で構成されている、請求項６に記載の光検出器。
　前記第２半導体部は、前記第１半導体部側から、シリコン及びゲルマニウムの化合物からなる真性半導体層と、シリコン及びゲルマニウムの化合物からなり、前記第１半導体領域と同一導電型の外因性半導体層とを順に配置した複合層、若しくは、前記第１半導体部側から、ゲルマニウムからなる真性半導体層と、ゲルマニウムからなり、前記第１半導体層と同一導電型の外因性半導体層とを順に配置した複合層で構成されている、請求項６に記載の光検出器。
　前記第１半導体部の前記第１の面側に前記第２半導体部を選択的に形成する選択用絶縁膜を更に備え、
　前記第２半導体部は、前記選択絶縁膜に対して自己整合で選択的に形成されている、請求項１に記載の光検出器。
　前記選択用絶縁膜は、前記第１半導体部の前記第１の面側を覆う表面型絶縁膜、若しくは、前記第１半導体部に前記第１の面から露出するようにして埋め込まれた埋込型絶縁膜である、請求項９に記載の光検出器。
　前記分離部は、前記第１半導体部の厚さ方向に延伸する分離用導電体と、前記分離導電体の両側の側面をそれぞれ覆う分離用絶縁体とを有し、
　前記第２半導体領域は、前記分離用導電体と電気的に接続されている、請求項１に記載の光検出器。
　前記第２半導体領域は、前記第１半導体部の前記第２の面側に設けられた中継電極を介して前記分離用導電体と電気的に接続されている、請求項１１に記載の光検出器。
　前記第２半導体領域は、前記第１半導体部の前記第２の面よりも前記第１の面側で前記分離用導電体と接続されている、請求項１１に記載の光検出器。
　前記第２半導体部の前記第１半導体部側と反対側に平面視で前記第２半導体部と重畳して設けられ、かつ輪郭が前記第２半導体部の輪郭よりも外側に位置する第１メタル配線を更に備えている、請求項１に記載の光検出器。
　前記第１半導体部は、前記第２の面側に凹凸形状の光反射部を有する、請求項１に記載の光検出器。
　前記第２半導体部は、上面と側面とでなす内角が鈍角となる方向に前記側面が傾斜している、請求項１に記載の光検出器。
　前記第１半導体部は、前記第１の面側から前記第２の面側に向かって延伸する溝部を有し、
　前記第１及び第２半導体領域は、前記溝部よりも前記第１半導体部の前記第２の面側に前記溝部と重畳して設けられ、
　前記第２半導体部は、前記溝部の中に設けられている、請求項１に記載の光検出器。
　前記画素領域の外側に配置された周辺領域と、前記周辺領域に前記第１半導体部と同一層で形成され、かつ前記選択用絶縁膜で覆われた周辺半導体部と、を更に備えている、請求項９に記載の光検出器。
　前記第１半導体領域は、前記分離部から離間している、請求項６に記載の光検出器。
　前記第２半導体領域は、前記第１半導体領域と前記ｐｎ接合部を形成する部分が平面視で前記第１半導体領域の輪郭よりも内側に位置している、請求項１９に記載の光検出器。
　前記第１半導体部の前記第２の面側に設けられたマイクロレンズ層を更に備えている、請求項１に記載の光検出器。
　分離部で区画された第１半導体部を有する半導体層、前記第１半導体部に設けられ、かつアバランシェ増倍領域が形成されるｐｎ接合部を有する増倍部、並びに前記第１半導体部の互いに反対側に位置する第１及び第２の面のうちの前記第１の面側に設けられ、かつゲルマニウムを含む第２半導体部を備えた光検出器と、
　前記第１半導体部の前記第１の面に被写体からの像光を結像させる光学系と、
　を備えている電子機器。