TWI837140B - 受光元件及測距模組 - Google Patents

受光元件及測距模組 Download PDF

Info

Publication number
TWI837140B
TWI837140B TW108120988A TW108120988A TWI837140B TW I837140 B TWI837140 B TW I837140B TW 108120988 A TW108120988 A TW 108120988A TW 108120988 A TW108120988 A TW 108120988A TW I837140 B TWI837140 B TW I837140B
Authority
TW
Taiwan
Prior art keywords
pixel
semiconductor region
substrate
light
voltage applying
Prior art date
Application number
TW108120988A
Other languages
English (en)
Other versions
TW202024566A (zh
Inventor
渡辺竜太
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202024566A publication Critical patent/TW202024566A/zh
Application granted granted Critical
Publication of TWI837140B publication Critical patent/TWI837140B/zh

Links

Images

Abstract

本技術係關於可提高特性之受光元件及測距模組。 本發明之受光元件構成為具備晶載透鏡、配線層、及配置於晶載透鏡與配線層間之半導體層，半導體層具備：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與第1電壓不同之第2電壓；第1電荷檢測部，其配置於第1電壓施加部之周圍；及第2電荷檢測部，其配置於第2電壓施加部之周圍；且第1電壓施加部與第2電壓施加部之各者於半導體層內由絕緣膜覆蓋。本技術可應用於例如以ToF方式產生距離資訊之受光元件等。

Description

受光元件及測距模組
本技術係關於受光元件及測距模組，尤其是關於可提高特性之受光元件及測距模組。
先前，已知有利用間接ToF(Time of Flight：飛行時間)方式之測距系統。此種測距系統中，如下感測器必不可少，該感測器可將藉由接收以某相位使用LED(Light Emitting Diode：發光二極體)或雷射照射之有效光抵達對象物並反射之光而獲得的信號電荷高速地分配至不同之區域。
因此，提出可藉由對例如感測器之基板直接施加電壓來使基板內產生電流，而高速調變基板內之大範圍區域的技術(例如參照專利文獻1)。此種感測器亦被稱為CAPD(Current Assisted Photonic Demodulator：電流輔助光子解調器)感測器。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-86904號公報
然而，上述之技術難以獲得充分特性之CAPD感測器。
例如，上述之CAPD感測器為於基板中之接收來自外部之光之側之面配置有配線等的正面照射型感測器。
為確保光電轉換區域，期望於PD(Photodiode，光二極體)，即光電轉換部之受光面側無配線等遮擋入射之光之光路者。然而，正面照射型之CAPD感測器中，根據構造，存在不得不於PD之受光面側配置電荷取出用之配線或各種控制線、信號線者，從而限制了光電轉換區域。即，存在無法確保充分之光電轉換區域，而導致像素感度等特性降低之情形。
又，於考慮於存在外界光之場所使用CAPD之情形時，由於外界光分量對於使用有效光進行測距之間接ToF方式而言成為雜訊分量，故為確保充分之SN比(Signal to Noise ratio：信號雜訊比)而獲得距離資訊，必須確保充分之飽和信號量(Qs)。然而，於正面照射型之CAPD中，由於配線佈局存在制約，故為確保電容，必須設法設置追加之電晶體等使用配線電容以外之方法。
再者，正面照射型CAPD中，於基板內之光入射之側配置有稱為抽頭之信號取出部。另一方面，於考慮Si(矽)基板內之光電轉換之情形時，於因光之波長而衰減率存在差異者之光入射面側產生光電轉換之比率較高。 因此，正面型之CAPD感測器中，於設置有信號取出部之抽頭區域中未分配信號電荷之區域即無效抽頭區域進行光電轉換之概率可能提高。間接ToF感測器中，由於使用根據有效光之相位而分配至各電荷儲存區域之信號獲得測距資訊，故於無效抽頭區域中直接光電轉換之分量成為雜訊，其結果，可能導致測距精度惡化。即，可能導致CAPD感測器之特性降低。
本技術係鑒於此種狀況而完成者，可提高特性。
本技術之第1態樣之受光元件構成為具備：晶載透鏡；配線層；及半導體層，其配置於上述晶載透鏡與上述配線層間；且上述半導體層具備：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部附近；及第2電荷檢測部，其配置於上述第2電壓施加部附近；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋。
本技術之第1態樣中構成為設置有晶載透鏡、配線層、及配置於上述晶載透鏡與上述配線層間之半導體層，且於上述半導體層設置有：第1電 壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部附近；及第2電荷檢測部，其配置於上述第2電壓施加部附近；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋。
本技術之第2態樣之測距模組具備：受光元件；光源，其照射亮度週期性地變動之照射光；及發光控制部，其控制上述照射光之照射時序；且上述受光元件構成為具備：晶載透鏡；配線層；及半導體層，其配置於上述晶載透鏡與上述配線層間；且上述半導體層具備：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部附近；及第2電荷檢測部，其配置於上述第2電壓施加部附近；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋。
本技術之第2態樣中，設置有受光元件；光源，其照射亮度週期性地變動之照射光；及發光控制部，其控制上述照射光之照射時序；且該受光 元件構成為具備晶載透鏡、配線層及配置於上述晶載透鏡與上述配線層間之半導體層，於上述半導體層設置有：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部之周圍；及第2電荷檢測部，其配置於上述第2電壓施加部之周圍；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋。
根據本技術之第1及第2態樣，可提高特性。
再者，此處記載之效果未必為受到限定者，亦可為本揭示中記載之任意效果。
1:受光元件
20:像素陣列部
21:抽頭驅動部
22:垂直驅動部
23:行處理部
24:水平驅動部
25:系統控制部
28:像素驅動線
29:垂直信號線
29A~29D:垂直信號線
30:電壓供給線
30A:電壓供給線
30B:電壓供給線
31:信號處理部
32:資料儲存部
51:像素
511~514:像素
51X:遮光像素
61:基板
62:晶載透鏡
63:像素間遮光膜
63-1:像素間遮光膜
63-2:像素間遮光膜
64:氧化膜
65:信號取出部
65-1:信號取出部
65-2:信號取出部
66:固定電荷膜
71:N+半導體區域
71-1:N+半導體區域
71-2:N+半導體區域
72-1:N-半導體區域
72-2:N-半導體區域
73:P+半導體區域
73-1:P+半導體區域
73-2:P+半導體區域
74-1:P-半導體區域
74-2:P-半導體區域
75-1:分離部
75-2:分離部
102:配線
103:配線
105:配線
106:配線
112:信號取出部
113:配線
114:配線
116:信號取出部
117:配線
118:配線
141:基板
142:基板
152:配線層
153:像素間遮光部
154:晶載透鏡
171:基板
172:基板
201-1:N+半導體區域
201-2:N+半導體區域
202-1:P+半導體區域
202-2:P+半導體區域
231:P+半導體區域
232-1:N+半導體區域
232-2:N+半導體區域
233:P+半導體區域
234-1:N+半導體區域
234-2:N+半導體區域
261:N+半導體區域
262-1:P+半導體區域
262-2:P+半導體區域
263:N+半導體區域
264-1:P+半導體區域
264-2:P+半導體區域
291-1:像素
291-2:像素
291-3:像素
301:P+半導體區域
302:N+半導體區域
303:信號取出部
304:P+半導體區域
305:N+半導體區域
331-1~331-4:信號取出部
341:P+半導體區域
342:N+半導體區域
371:信號取出部
372:信號取出部
381:P+半導體區域
382-1:N+半導體區域
382-2:N+半導體區域
383:P+半導體區域
384-1:N+半導體區域
384-2:N+半導體區域
411:晶載透鏡
441:分離區域
441-1:分離區域
441-2:分離區域
471:分離區域
471-1:分離區域
471-2:分離區域
501:基板
531:基板
561:基板
601:P+半導體區域
631:反射構件
671:P井區域
672-1:分離部
672-2:分離部
701:P井區域
721:傳送電晶體
721A:傳送電晶體
721B:傳送電晶體
722:FD
722A:FD
722B:FD
723:重設電晶體
723A:重設電晶體
723B:重設電晶體
724:放大電晶體
724A:放大電晶體
724B:放大電晶體
725:選擇電晶體
725A:選擇電晶體
725B:選擇電晶體
726A:恆定電流源電路部
726B:恆定電流源電路部
727:附加電容
727A:附加電容
727B:附加電容
728:切換電晶體
728A:切換電晶體
728B:切換電晶體
741:電壓供給線
741-1:電壓供給線
741-2:電壓供給線
811:多層配線層
812:層間絕緣膜
813:電源線
814:電壓施加配線
815:反射構件
816:電壓施加配線
817:控制線
821:升高部
822:曲面部
831:像素電晶體配線區域
832:接地線
833:電源線
834:接地線
841~844:控制線
851:控制線區域
852:電容區域
861~864:區域
911:半導體基板
912:支持基板
921:第1半導體基板
922:第2半導體基板
931:第1半導體基板
932:第2半導體基板
951:像素陣列區域9
952:控制電路
953:邏輯電路
954:區域控制電路
1011:P井區域
1012:氧化膜
1013:間隙區域
1021:P井區域
1022:P型半導體區域
1031:P井區域
1032:氧化膜
1033:氧化膜
1051:有效像素區域
1052:無效像素區域
1061:N型擴散層
1071:像素分離部
1101:電荷排出區域
1102:OPB區域
1121:開口像素區域
1122:遮光像素區域
1123:N型區域
1131:N型擴散層
1201:基板
1202:配線層
1203:金屬配線
1204:P型半導體區域
1211:基板
1212:配線層
1213:金屬配線
1214:絕緣膜
1231:像素陣列區域
1232:區域控制電路
1251:MIX接合部
1252:DET接合部
1253:電壓供給線
1261:周邊部
1301:P型半導體區域
1311:電極部
1311-1:電極部
1311-2:電極部
1311-3:電極部
1311-4:電極部
1311A:埋入部
1311A-1:埋入部
1311A-2:埋入部
1311B:突出部
1311B-1:突出部
1311B-2:突出部
1312:N+半導體區域
1312:N+半導體區域
1312-1:N+半導體區域
1312-2:N+半導體區域
1312-3:N+半導體區域
1312-4:N+半導體區域
1313:絕緣膜
1313-1:絕緣膜
1313-2:絕緣膜
1314:電洞濃度強化層
1314-1:電洞濃度強化層
1314-2:電洞濃度強化層
1321:第1面
1322:絕緣膜
1331:第2面
1332:絕緣膜
1351~1354:配線
1401:電源線
1401A~1401D:電源線
1411:VSS配線
1411A~1411E:VSS配線
1421:間隙
1451~1453:接點
1461:接點
1462:接點
1471~1473:接點
1481:接點
1482:接點
1511:垂直配線
1512:水平配線
1513:配線
1521:第1配線層
1522:第2配線層
1523:第3配線層
1531~1533:重疊部
1541:基板
1542:外周部
1543:外周部
1701-1~1701-9:位置
1711-1:DTI
1711-2:DTI
1712-1:DTI
1712-2:DTI
1721:位置
1721c:位置
1721x:位置
1801:相位差遮光膜
1811:相位差遮光膜
1821:晶載透鏡
1831:像素組
1841:偏光濾光片
1861:彩色濾光片
1871:IR截止濾光片
1872:彩色濾光片
1881:光電二極體
1882:像素分離部
5000:測距模組
5011:發光部
5012:發光控制部
5013:受光部
12000:車輛控制系統
12001:通信網路
12010:驅動系統控制單元
12020:車體系統控制單元
12030:車外資訊檢測單元
12031:攝像部
12040:車內資訊檢測單元
12041:駕駛者狀態檢測部
12050:整合控制單元
12051:微電腦
12052:聲音圖像輸出部
12053:車載網路I/F
12061:音響喇叭
12062:顯示部
12063:儀錶板
12100:車輛
12101~12105:攝像部
12111~12114:攝像範圍
A-A':線
A11~A30:箭頭
B-B':線
C-C':線
CAPD:電流輔助光子解調器
DET0:電荷
DET1:電荷
FDG:驅動信號
H:高
Imix:電流
L:低
LD:偏移量(光路差)
MIX0:電壓
MIX1:電壓
M1~M5:金屬膜
q0A~q4A:信號值
qA:信號值
qB:信號值
R11:區域
R12:區域
R21:區域
RST:驅動信號
SEL:選擇信號
T:照射時間
TA:第1抽頭
TAphase0:第1抽頭偏移0度之信號值
TAphase90:第1抽頭偏移90度之信號值
TAphase180:第1抽頭偏移180度之信號值
TAphase270:第1抽頭偏移270度之信號值
TB:第2抽頭
Tr:像素電晶體
TRG:驅動信號
VA1:電壓
VA2:電壓
VDD_1:第1電源電壓
VDD_2:第2電源電壓
VDD_A:第1電源電壓
VDD_B:第2電源電壓
VSS_1:第1VSS配線
VSS_2:第2VSS配線
VSS_A:第1VSS配線
VSS_B:第2VSS配線
W11~W14:箭頭
W31:箭頭
W32:箭頭
ΔT:延遲時間
圖1係表示受光元件之構成例之方塊圖。
圖2係表示像素之構成例之圖。
圖3係表示像素之信號取出部之部分之構成例的圖。
圖4係就提高感度進行說明之圖。
圖5係就提高電荷分離效率進行說明之圖。
圖6係就提高電子之取出效率進行說明之圖。
圖7係說明正面照射型中信號載子之移動速度之圖。
圖8係說明背面照射型中信號載子之移動速度之圖。
圖9係表示像素之信號取出部之部分之其他構成例的圖。
圖10係說明像素與晶載透鏡之關係之圖。
圖11係表示像素之信號取出部之部分之其他構成例的圖。
圖12係表示像素之信號取出部之部分之其他構成例的圖。
圖13係表示像素之信號取出部之部分之其他構成例的圖。
圖14係表示像素之信號取出部之部分之其他構成例的圖。
圖15係表示像素之信號取出部之部分之其他構成例的圖。
圖16係表示像素之其他構成例之圖。
圖17係表示像素之其他構成例之圖。
圖18係表示像素之其他構成例之圖。
圖19係表示像素之其他構成例之圖。
圖20係表示像素之其他構成例之圖。
圖21係表示像素之其他構成例之圖。
圖22係表示像素之其他構成例之圖。
圖23係表示像素之其他構成例之圖。
圖24係表示像素之其他構成例之圖。
圖25係表示像素之其他構成例之圖。
圖26係表示像素之其他構成例之圖。
圖27A、B係表示像素之其他構成例之圖。
圖28係表示像素之其他構成例之圖。
圖29係表示像素之其他構成例之圖。
圖30係表示像素之其他構成例之圖。
圖31係表示像素之等效電路之圖。
圖32係表示像素之另一等效電路之圖。
圖33A、B係表示採用週期(Periodic)配置之電壓供給線之配置例之圖。
圖34A、B係表示採用鏡面(Mirror)配置之電壓供給線之配置例之圖。
圖35A、B係說明週期配置與鏡面配置之特性之圖。
圖36係第14實施形態中之複數個像素之剖視圖。
圖37係第14實施形態中之複數個像素之剖視圖。
圖38係第9實施形態中之複數個像素之剖視圖。
圖39係第9實施形態之變化例1中之複數個像素之剖視圖。
圖40係表示第15實施形態中之複數個像素之剖視圖。
圖41係表示第10實施形態中之複數個像素之剖視圖。
圖42A~C係說明多層配線層之5層金屬膜之圖。
圖43A、B係說明多層配線層之5層金屬膜之圖。
圖44A~C係說明多晶矽層之圖。
圖45A~C係表示形成於金屬膜之反射構件之變化例之圖。
圖46A、B係表示形成於金屬膜之反射構件之變化例之圖。
圖47A~C係說明受光元件之基板構成之圖。
圖48係就像素電晶體區域周邊之雜訊進行說明之圖。
圖49A、B係說明像素電晶體區域周邊之雜訊抑制構造之圖。
圖50係說明像素電晶體區域周邊之電荷排出構造之圖。
圖51係說明像素電晶體區域周邊之電荷排出構造之圖。
圖52係就有效像素區域周邊之電荷排出進行說明之圖。
圖53A~D係表示設置於有效像素區域之外周之電荷排出區域之構成 例的俯視圖。
圖54係以遮光像素區域與N型區域構成電荷排出區域時之剖視圖。
圖55A、B係說明將像素電晶體配置於具有光電轉換區域之基板時之電流之流動的圖。
圖56係第18實施形態之複數個像素之剖視圖。
圖57係說明2片基板之電路分擔之圖。
圖58係說明第18實施形態之基板構成之圖。
圖59係表示MIX接合部與DET接合部之配置之俯視圖。
圖60係表示MIX接合部與DET接合部之配置之俯視圖。
圖61係說明消耗電流增大之問題之圖。
圖62A、B係第19實施形態之第1構成例之像素的俯視圖與剖視圖。
圖63A、B係第19實施形態之第2構成例之像素的俯視圖與剖視圖。
圖64A~C係表示第19實施形態之第1構成例及第2構成例之另一平面形狀的圖。
圖65A~C係表示第19實施形態之第1構成例及第2構成例之另一平面形狀的圖。
圖66A、B係第19實施形態之第3構成例之像素的俯視圖與剖視圖。
圖67A~C係表示第19實施形態之第3構成例之另一平面形狀之圖。
圖68A~C係表示第19實施形態之第3構成例之另一平面形狀之圖。
圖69係表示同時輸出4抽頭之像素信號時之像素陣列部之電路構成例的圖。
圖70係表示配置4條垂直信號線之配線佈局之圖。
圖71係表示配置4條垂直信號線之配線佈局之第1變化例之圖。
圖72係表示配置4條垂直信號線之配線佈局之第2變化例之圖。
圖73A、B係表示像素電晶體之配置例之變化例之圖。
圖74係表示圖73B之像素電晶體佈局中之連接佈局之圖。
圖75係表示圖73B之像素電晶體佈局中之配線佈局之圖。
圖76係表示於1個像素行設置2條電源線之配線佈局之圖。
圖77係表示VSS配線之配線例之俯視圖。
圖78係表示VSS配線之配線例之俯視圖。
圖79係就光瞳修正之第1方法進行說明之圖。
圖80係就光瞳修正之第1方法進行說明之圖。
圖81係就光瞳修正之第1方法進行說明之圖。
圖82A~C係就光瞳修正之第1方法進行說明之圖。
圖83係說明光瞳修正之第1方法中之晶載透鏡之偏移量的圖。
圖84係說明2相位(Phase)方式與4相位方式之圖。
圖85係說明電壓供給線之配線例之圖。
圖86A~C係第20實施形態之第1構成例之像素的剖視圖與俯視圖。
圖87A~F係表示第1及第2抽頭之排列例之圖。
圖88係說明第1及第2抽頭之驅動模式之圖。
圖89係第20實施形態之第2構成例之像素的剖視圖與俯視圖。
圖90A~F係表示相位差遮光膜與晶載透鏡之配置例之圖。
圖91係第21實施形態之像素之剖視圖。
圖92A、B係第21實施形態之像素之俯視圖。
圖93A、B係第22實施形態之像素之剖視圖。
圖94A~D係第22實施形態之像素之俯視圖。
圖95係表示測距模組之構成例之方塊圖。
圖96係表示車輛控制系統之概略構成之一例的方塊圖。
圖97係表示車外資訊檢測部及攝像部之設置位置之一例的說明圖。
以下，參照圖式，對應用本技術之實施形態進行說明。
<第1實施形態>
<受光元件之構成例>
本技術係可藉由將CAPD感測器設為背面照射型之構成而提高像素感度等特性者。
本技術可應用於構成藉由例如間接ToF方式進行測距之測距系統之受光元件或具有此種受光元件之攝像裝置等。
例如，測距系統可應用於搭載於車輛，並測定至處於車外之對象物之距離的車載用系統、或測定至使用者之手等對象物之距離，並基於該測定結果辨識使用者之手勢之手勢辨識用系統等。於該情形時，手勢辨識之結果可用於例如汽車導航系統之操作等。
圖1係表示應用本技術之受光元件之一實施形態之構成例的方塊圖。
圖1所示之受光元件1為背面照射型之CAPD感測器，且設置於例如具 有測距功能之攝像裝置。
受光元件1構成為具有：像素陣列部20，其形成於未圖示之半導體基板上；及周邊電路部，其積體於與像素陣列部20相同之半導體基板上。周邊電路部例如由抽頭驅動部21、垂直驅動部22、行處理部23、水平驅動部24及系統控制部25構成。
於受光元件1亦進而設置有信號處理部31及資料儲存部32。再者，信號處理部31及資料儲存部32可搭載於與受光元件1相同之基板上，亦可配置於與攝像裝置中之受光元件1不同之基板上。
像素陣列部20構成為按列方向及行方向之矩陣狀2維配置有產生對應於接收到之光量之電荷，並輸出對應於該電荷之信號的像素51。即，像素陣列部20具有複數個像素51，其等將入射之光進行光電轉換，並輸出對應於自該結果獲得之電荷之信號。此處，列方向意指水平方向之像素51之排列方向，行方向意指垂直方向之像素51之排列方向。列方向為圖中之橫向，行方向為圖中之縱向。
像素51接收自外部入射之光，尤其是紅外光且進行光電轉換，並輸出對應於自該結果獲得之電荷的像素信號。像素51具有：第1抽頭TA，其施加特定之電壓MIX0(第1電壓)，並檢測經電荷轉換之電荷；及第2抽頭TB，其施加特定之電壓MIX1(第2電壓)，並檢測經電荷轉換之電荷。
抽頭驅動部21經由特定之電壓供給線30將特定之電壓MIX0供給至像素陣列部20之各像素51之第1抽頭TA，並經由特定之電壓供給線30將特定之電壓MIX1供給至第2抽頭TB。因此，於像素陣列部20之1個像素行，配線有傳輸電壓MIX0之電壓供給線30與傳輸電壓MIX1之電壓供給線30之2條電壓供給線30。
像素陣列部20中，相對於矩陣狀之像素排列，於每個像素列沿著列方向配線有像素驅動線28，於各像素行沿著行方向配線有2條垂直信號線29。例如，像素驅動線28傳輸用以進行自像素讀出信號時之驅動之驅動信號。再者，圖1中，將像素驅動線28表示為1條配線，但並非限定於1條者。像素驅動線28之一端連接於垂直驅動部22之各列所對應之輸出端。
垂直驅動部22由移位暫存器及位址解碼器等構成，且以全像素同時或列單位等驅動像素陣列部20之各像素。即，垂直驅動部22構成控制垂直驅動部22之系統控制部25，並且構成控制像素陣列部20之各像素之動作的驅動部。
根據垂直驅動部22之驅動控制而自像素列之各像素51輸出之信號通過垂直信號線29輸入至行處理部23。行處理部23對自各像素51通過垂直信號線29輸出之像素信號進行特定之信號處理，並且暫時保持信號處理後之像素信號。
具體而言，行處理部23進行雜訊去除處理或AD(Analog to Digital： 類比轉數位)轉換處理等作為信號處理。
水平驅動部24由移位暫存器及位址解碼器等構成，且依序選擇行處理部23之對應於像素行之單位電路。藉由該水平驅動部24之選擇掃描，依序輸出行處理部23中於每個單位電路進行了信號處理之像素信號。
系統控制部25由產生各種時序信號之時序產生器等構成，且基於以該時序產生器產生之各種時序信號，進行抽頭驅動部21、垂直驅動部22、行處理部23及水平驅動部24等之驅動控制。
信號處理部31至少具有運算處理功能，且基於自行處理部23輸出之像素信號進行運算處理等各種信號處理。資料儲存部32於信號處理部31中之信號處理時，暫時儲存該處理所需之資料。
<像素之構成例>
接著，對設置於像素陣列部20之像素之構成例進行說明。設置於像素陣列部20之像素例如如圖2所示般構成。
圖2係表示設置於像素陣列部20之1個像素51之剖面，該像素51接收自外部入射之光，尤其是紅外光並進行光電轉換，且輸出對應於自該結果獲得之電荷。
像素51例如具有：基板61，其包含矽基板等P型之半導體層；及晶載 透鏡62，其形成於該基板61上。
例如，基板61於圖中為縱方向之厚度，即與基板61之面垂直之方向之厚度為20μm以下。再者，當然，亦可將基板61之厚度設為20μm以上，只要根據受光元件1之目標特性等決定其之厚度即可。
又，基板61為例如1E+13級以下之基板濃度之高電阻P-Epi基板等，基板61之電阻(電阻率)為例如500[Ωcm]以上。
此處，基板61之基板濃度與電阻之關係例如於基板濃度為6.48E+12[cm3]時電阻為2000[Ωcm]，於基板濃度為1.30E+13[cm3]時電阻為1000[Ωcm]，於基板濃度為2.59E+13[cm3]時電阻為500[Ωcm]，及於基板濃度為1.30E+14[cm3]時電阻為100[Ωcm]等。
圖2中，基板61之上側之面為基板61之背面，且係供來自外部之光入射至基板61之光入射面。另一方面，基板61之下側之面為基板61之正面，且形成有為未圖示之多層配線層。於基板61之光入射面上形成有包含具有正之固定電荷之單層膜或積層膜的固定電荷膜66，於固定電荷膜66之上表面形成有將自外部入射之光聚光並使其入射至基板61內之晶載透鏡62。固定電荷膜66將基板61之光入射面側設為電洞累積狀態，而抑制暗電流之產生。
再者，像素51中，於固定電荷膜66上之像素51之端部分，形成有用 以防止鄰接之像素間之串擾的像素間遮光膜63-1及像素間遮光膜63-2。以下，於無須特別區分像素間遮光膜63-1及像素間遮光膜63-2之情形時，簡稱為像素間遮光膜63。
於該例中，來自外部之光經由晶載透鏡62入射至基板61內，但像素間遮光膜63係為不使自外部入射之光入射至基板61上與像素51鄰接設置之其他像素之區域而形成。即，自外部入射至晶載透鏡62，並朝向與像素51鄰接之其他像素之光被像素間遮光膜63-1及像素間遮光膜63-2遮擋，而防止向鄰接之其他像素內入射。
由於受光元件1為背面照射型之CAPD感測器，故基板61之光入射面成為所謂之背面，且不於該背面上形成包含配線等之配線層。又，於基板61中與光入射面相反側之面之部分，藉由積層形成有配線層，該配線層形成有用以驅動形成於像素51內之電晶體等之配線及用以自像素51讀出信號之配線等。
於基板61內與光入射面相反之面側，即圖中下側之面之內側部分，形成有氧化膜64、信號取出部65-1及信號取出部65-2。信號取出部65-1相當於圖1中說明之第1抽頭TA，信號取出部65-2相當於圖1中說明之第2抽頭TB。
該例中，於基板61之與光入射面相反側之面附近處之像素51之中心部分形成有氧化膜64，於該氧化膜64之兩端分別形成有信號取出部65-1及 信號取出部65-2。
此處，信號取出部65-1具有N型半導體區域即N+半導體區域71-1及施體雜質濃度低於N+半導體區域71-1之N-半導體區域72-1、P型半導體區域即P+半導體區域73-1及受體雜質濃度低於P+半導體區域73-1之P-半導體區域74-1。此處，施體雜質列舉例如相對於Si之磷(P)或砷(As)等元素週期表中屬於5族之元素，受體雜質列舉例如相對於Si之硼(B)等元素週期表中屬於3族之元素。將成為施體雜質之元素稱為施體元素，將成為受體雜質之元素稱為受體元素。
圖2中，於基板61之與光入射面相反側之面之表面內側部分中與氧化膜64之右側鄰接之位置形成有N+半導體區域71-1。又，於N+半導體區域71-1之圖中上側以覆蓋(包圍)該N+半導體區域71-1之方式形成有N-半導體區域72-1。
再者，於N+半導體區域71-1之右側形成有P+半導體區域73-1。又，於P+半導體區域73-1之圖中上側以覆蓋(包圍)該P+半導體區域73-1之方式形成有P-半導體區域74-1。
再者，於P+半導體區域73-1之右側形成有N+半導體區域71-1。又，於N+半導體區域71-1之圖中上側以覆蓋(包圍)該N+半導體區域71-1之方式形成有N-半導體區域72-1。
同樣地，信號取出部65-2具有N型半導體區域即N+半導體區域71-2及施體雜質濃度低於N+半導體區域71-2之N-半導體區域72-2、P型半導體區域即P+半導體區域73-2及受體雜質濃度低於P+半導體區域73-2之P-半導體區域74-2。
圖2中，於基板61之與光入射面相反側之面之表面內側部分中與氧化膜64之左側鄰接之位置形成有N+半導體區域71-2。又，於N+半導體區域71-2之圖中上側以覆蓋(包圍)該N+半導體區域71-2之方式形成有N-半導體區域72-2。
再者，於N+半導體區域71-2之左側形成有P+半導體區域73-2。又，於P+半導體區域73-2之圖中上側以覆蓋(包圍)該P+半導體區域73-2之方式形成有P-半導體區域74-2。
再者，於P+半導體區域73-2之左側形成有N+半導體區域71-2。又，於N+半導體區域71-2之圖中上側以覆蓋(包圍)該N+半導體區域71-2之方式形成有N-半導體區域72-2。
於基板61之與光入射面相反側之面之表面內側部分中像素51之端部分，形成有與像素51之中心部分同樣之氧化膜64。
以下，於無須特別區分信號取出部65-1及信號取出部65-2之情形時，亦簡稱為信號取出部65。
又，以下，於無須特別區別N+半導體區域71-1及N+半導體區域71-2之情形時，簡稱為N+半導體區域71，於無須特別區別N-半導體區域72-1及N-半導體區域72-2之情形時，簡稱為N-半導體區域72。
再者，以下，於無須特別區別P+半導體區域73-1及P+半導體區域73-2之情形時，簡稱為P+半導體區域73，於無須特別區別P-半導體區域74-1及P-半導體區域74-2之情形時，簡稱為P-半導體區域74。
又，基板61中，於N+半導體區域71-1與P+半導體區域73-1間，由氧化膜等形成用以將該等區域分離之分離部75-1。同樣地，於N+半導體區域71-2與P+半導體區域73-2間，亦由氧化膜等形成用以將該等區域分離之分離部75-2。以下，於無須特別區分分離部75-1及分離部75-2之情形時，亦簡稱為分離部75。
設置於基板61之N+半導體區域71作為檢測自外部入射至像素51之光之光量，即藉由基板61之光電轉換產生之信號載子之量的電荷檢測部發揮功能。再者，除N+半導體區域71外，亦可將施體雜質濃度較低之N-半導體區域72包括在內而視為電荷檢測部。又，P+半導體區域73作為用以將大量載子電流注入至基板61，即對基板61直接施加電壓而於基板61內產生電場的電壓施加部發揮功能。再者，除P+半導體區域73外，亦可將受體雜質濃度較低之P-半導體區域74包括在內而視為電壓施加部。
像素51中，於N+半導體區域71-1，直接連接有未圖示之浮動擴散區域即FD(Floating Diffusion，浮動擴散)部(以下亦特別稱為FD部A)，且該FD部A進而經由未圖示之放大電晶體等連接於垂直信號線29。
同樣地，於N+半導體區域71-2，直接連接有與FD部A不同之其他FD部(以下亦特別稱為FD部B)，且該FD部B進而經由未圖示之放大電晶體等連接於垂直信號線29。此處，FD部A與FD部B連接於互不相同之垂直信號線29。
例如，於欲藉由間接ToF方式測定至對象物之距離之情形時，自設置有受光元件1之攝像裝置朝對象物射出紅外光。接著，當該紅外光被對象物反射而作為反射光返回至攝像裝置時，受光元件1之基板61接收入射之反射光(紅外光)並進行光電轉換。抽頭驅動部21驅動像素51之第1抽頭TA與第2抽頭TB，並將藉由光電轉換獲得之電荷DET所對應之信號分配至FD部A與FD部B。
例如，於某時序，抽頭驅動部21經由接點等對2個P+半導體區域73施加電壓。具體而言，例如抽頭驅動部21對第1抽頭TA即P+半導體區域73-1施加MIX0=1.5V之電壓，對第2抽頭TB即P+半導體區域73-2施加MIX1=0V之電壓。
如此，於基板61中之2個P+半導體區域73間產生電場，電流自P+半導體區域73-1流向P+半導體區域73-2。於該情形時，基板61內之電洞 (hole)向P+半導體區域73-2之方向移動，電子向P+半導體區域73-1之方向移動。
因此，於此種狀態下，當來自外部之紅外光(反射光)經由晶載透鏡62入射至基板61內，且該紅外光於基板61內進行光電轉換而轉換成電子與電洞之對時，獲得之電子藉由P+半導體區域73間之電場而被導向P+半導體區域73-1之方向，且向N+半導體區域71-1內移動。
於該情形時，因光電轉換產生之電子作為用以檢測入射至像素51之紅外光之量，即對應於紅外光之受光量之信號的信號載子使用。
藉此，於N+半導體區域71-1，儲存有對應於向N+半導體區域71-1內移動之電子之電荷，該電荷經由FD部A或放大電晶體、垂直信號線29等由行處理部23檢測。
即，N+半導體區域71-1之儲存電荷DET0被傳送至直接連接於該N+半導體區域71-1之FD部A，且被傳送至FD部A之電荷DET0所對應之信號經由放大電晶體或垂直信號線29由行處理部23讀出。接著，對讀出之信號，於行處理部23中實施AD轉換處理等處理，並將自該結果獲得之像素信號向信號處理部31供給。
該像素信號為表示對應於由N+半導體區域71-1檢測出之電子之電荷量，即儲存於FD部A之電荷DET0之量的信號。換言之，像素信號亦可稱 為表示像素51中接收到之紅外光之光量的信號。
再者，此時，與N+半導體區域71-1之情形同樣，對應於N+半導體區域71-2中檢測出之電子之像素信號亦可適當用於測距。
又，於接下來之時序，以產生與目前為止於基板61內產生之電場相反方向之電場的方式，藉由抽頭驅動部21經由接點等對2個P+半導體區域73施加電壓。具體而言，例如，對第1抽頭TA即P+半導體區域73-1施加MIX0=0V之電壓，對第2抽頭TB即P+半導體區域73-2施加MIX1=1.5V之電壓。
藉此，於基板61中之2個P+半導體區域73間產生磁場，電流自P+半導體區域73-2流向P+半導體區域73-1。
當此種狀態下，來自外部之紅外光(反射光)經由晶載透鏡62入射至基板61內，且該紅外光於基板61內進行光電轉換而轉換成電子與電洞之對時，獲得之電子藉由P+半導體區域73間之電場被導向P+半導體區域73-2之方向，且向N+半導體區域71-2內移動。
藉此，於N+半導體區域71-2，儲存有對應於向N+半導體區域71-2內移動之電子之電荷，該電荷經由FD部B或放大電晶體、垂直信號線29等由行處理部23檢測。
即，N+半導體區域71-2之儲存電荷DET1被傳送至直接連接於該N+半導體區域71-2之FD部B，且被傳送至FD部B之電荷DET1所對應之信號經由放大電晶體或垂直信號線29由行處理部23讀出。接著，對讀出之信號，於行處理部23中實施AD轉換處理等處理，並將自該結果獲得之像素信號向信號處理部31供給。
再者，此時，與N+半導體區域71-2之情形同樣，對應於N+半導體區域71-1中檢測出之電子之像素信號亦可適當用於測距。
如此，於相同之像素51中獲得以互不相同之期間之光電轉換獲得之像素信號時，信號處理部31基於該等像素信號算出表示至對象物之距離之距離資訊，並向後段輸出。
如此，將信號載子分配至互不相同之N+半導體區域71，並基於該等信號載子所對應之信號算出距離資訊之方法被稱為間接ToF方式。
圖2中於自上而下之方向即與基板61之面垂直之方向觀察像素51中之信號取出部65之部分時，例如，如圖3所示，成為由N+半導體區域71包圍P+半導體區域73之周圍之構造。再者，圖3中，對與圖2之情形對應之部分標註同一符號而適當省略其之說明。
於圖3所示之例中，於像素51之中央部分形成有未圖示之氧化膜64，於像素51之自中央稍微靠端側之部分形成有信號取出部65。尤其，此 處，於像素51內形成有2個信號取出部65。
而且，於各信號取出部65內，於其中心位置以矩形狀形成有P+半導體區域73。以該P+半導體區域73為中心，P+半導體區域73之周圍被矩形狀，更詳細而言矩形框形狀之N+半導體區域71包圍。即，N+半導體區域71以包圍P+半導體區域73之周圍之方式形成。
又，像素51中，以使自外部入射之紅外光聚光於像素51之中心部分，即箭頭A11所示之部分之方式形成晶載透鏡62。換言之，自外部入射至晶載透鏡62之紅外光藉由晶載透鏡62聚光於箭頭A11所示之位置，即圖2中之氧化膜64之圖2中上側之位置。
因此，紅外光被聚光於信號取出部65-1與信號取出部65-2間之位置。藉此，抑制紅外光向與像素51鄰接之像素入射而產生串擾，且亦可抑制紅外光直接入射至信號取出部65。
例如，當紅外光直接入射至信號取出部65時，會導致電荷分離率即Cmod(Contrast between active and inactive tap：有效抽頭與無效抽頭間之對比度)或Modulation contrast(調變對比度)降低。
此處，將進行以光電轉換獲得之電荷DET所對應之信號之讀出之信號取出部65，即應檢測以光電轉換獲得之電荷DET之信號取出部65稱為有效抽頭(active tap)。
相反，將基本上不進行以光電轉換獲得之電荷DET所對應之信號之讀出之信號取出部65，即不為有效抽頭之信號取出部65稱為無效抽頭(inactive tap)。
於上述之例中，對P+半導體區域73施加1.5V電壓之信號取出部65為有效抽頭，對P+半導體區域73施加0V電壓之信號取出部65為無效抽頭。
Cmod按以下之式(1)計算，且係表示入射之紅外光之以光電轉換產生之電荷中多少%量之電荷可被有效抽頭即信號取出部65之N+半導體區域71檢測出，即可否取出電荷所對應之信號的指標，且表示電荷分離效率。式(1)中，I0為由2個電荷檢測部(P+半導體區域73)之一者檢測出之信號，I1為由另一者檢測出之信號。
Cmod={|I0-I1|/(I0+I1)}×100……(1)
因此，例如，當自外部入射之紅外光入射至無效抽頭之區域，且於該無效抽頭內進行光電轉換時，藉由光電轉換產生之信號載子即電子移動至無效抽頭內之N+半導體區域71之可能性較高。如此，藉由光電轉換獲得之一部分之電子之電荷未被有效抽頭內之N+半導體區域71檢測出，從而導致Cmod即電荷分離率降低。
因此，像素51中，藉由將紅外光聚光至位於與2個信號取出部65大致相等距離之位置之像素51之中心部分附近，而使自外部入射之紅外光於無 效抽頭之區域被光電轉換之概率降低，從而可提高電荷分離效率。又，像素51中調變對比度亦提高。換言之，可將藉由光電轉換獲得之電子容易地引導至有效抽頭內之N+半導體區域71。
根據如上之受光元件1，可獲得如下之效果。
即，首先，由於受光元件1為背面照射型，故可將量子效率(QE)×開口率(FF(Fill Factor：填充因子))最大化，可提高受光元件1之測距特性。
例如，如圖4之箭頭W11所示，普通之正面照射型影像感測器係於光電轉換部即PD101中之供來自外部之光入射之光入射面側形成有配線102或配線103的構造。
因此，例如產生如下之情況：如箭頭A21或箭頭A22所示，自外部具有某程度之角度而相對於PD101傾斜入射之光之一部分被配線102或配線103遮擋而未入射至PD101。
相對於此，背面照射型之影像感測器係例如如箭頭W12所示，於光電轉換部即PD104中與供來自外部之光入射之光入射面相反側之面上形成有配線105或配線106的構造。
因此，與正面照射型之情形相比，可確保充分之開口率。即，例如如箭頭A23或箭頭A24所示，自外部具有某程度之角度而相對於PD104傾 斜入射之光不會被配線遮擋而入射至PD104。藉此，可接收到更多之光而提高像素之感度。
藉由設為此種背面照射型而獲得之像素感度之提高效果於背面照射型之CAPD感測器即受光元件1中亦可獲得。
又，例如，正面照射型之CAPD感測器中，如箭頭W13所示，於光電轉換部即PD111之內部供來自外部之光入射之光入射面側形成有被稱為抽頭之信號取出部112，更詳細而言係抽頭之P+半導體區域或N+半導體區域。又，正面照射型之CAPD感測器為於光入射面側形成有配線113、或連接於信號取出部112之接點或金屬等之配線114的構造。
因此，例如產生如下之情況：如箭頭A25或箭頭A26所示，不僅自外部具有某程度之角度而相對於PD111傾斜入射之光之一部分被配線113等遮擋而未入射至PD111，如箭頭A27所示，相對於PD111垂直入射之光亦被配線114遮擋而未入射至PD111。
相對於此，背面照射型之CAPD感測器係例如如箭頭W14所示，於光電轉換部即PD115中與供來自外部之光入射之光入射面相反側之面之部分形成有信號取出部116之構造。又，於PD115中之與光入射面側相反側之面上形成有配線117、或連接於信號取出部116之接點或金屬等之配線118。
此處，PD115對應於圖2所示之基板61，信號取出部116對應於圖2所 示之信號取出部65。
此種構造之背面照射型CAPD感測器中，與正面照射型之情形相比，可確保充分之開口率。因此，可將量子效率(QE)×開口率(FF)最大化，可提高測距特性。
即，例如，如箭頭A28或箭頭A29所示，自外部具有某程度之角度而相對於PD115傾斜入射之光不會被配線遮擋而入射至PD115。同樣，如箭頭A30所示，相對於PD115垂直入射之光亦不會被配線等遮擋而入射至PD115。
如此，背面照射型之CAPD感測器中，不僅具有某程度之角度入射之光，相對於PD115垂直入射之在正面照射型中被連接於信號取出部(抽頭)之配線等反射之光亦可被接收到。藉此，可接收到更多之光而提高像素之感度。換言之，可將量子效率(QE)×開口率(FF)最大化，其結果，可提高測距特性。
尤其，於將抽頭配置於像素之中央附近而非像素外緣之情形時，正面照射型之CAPD感測器中，無法確保充分之開口率且像素之感度降低，但於背面照射型之CAPD感測器即受光元件1中，可不拘於抽頭之配置位置而確保充分之開口率，可提高像素之感度。
又，背面照射型之受光元件1中，由於在基板61中與供來自外部之紅 外光入射之光入射面相反側之面附近形成有信號取出部65，故可使無效抽頭區域中之紅外光之光電轉換之產生減少。藉此，可提高Comd即電荷分離效率。
圖5係表示正面照射型與背面照射型之CAPD感測器之像素剖視圖。
圖5左側之正面照射型之CAPD感測器中，圖中基板141之上側為光入射面，於基板141之光入射面側積層有包含複數層之配線之配線層152、像素間遮光部153及晶載透鏡154。
圖5右側之正面照射型之CAPD感測器中，於圖中與感光入射面相反側之基板142之下側形成有包含複數層配線之配線層152，於光入射面側即基板142之上側，積層有像素間遮光部153及晶載透鏡154。
再者，圖5中灰色之梯形形狀表示以晶載透鏡154將紅外光聚光，藉此光強度較強之區域。
例如，正面照射型之CAPD感測器中，於基板141之光入射面側有存在無效抽頭及有效抽頭之區域R11。因此，當直接入射至有效抽頭之分量較多，並於有效抽頭之區域進行光電轉換時，以該光電轉換獲得之信號載子於有效抽頭之N+半導體區域中不被檢測出。
正面照射型之CAPD感測器中，由於基板141之光入射面附近之區域 R11中紅外光之強度較強，故於區域R11內進行紅外光之光電轉換之概率提高。即，由於入射至無效抽頭附近之紅外光之光量較多，故有效抽頭中無法檢測出之信號載子增加，導致電荷分離效率降低。
相對於此，背面照射型之CAPD感測器中，於基板142之遠離光入射面之位置，即與光入射面側相反側之面附近之位置，有存在無效抽頭及有效抽頭之區域R12。此處，基板142對應於圖2所示之基板61。
於該例中，於基板142之與光入射面側相反側之面之部分有區域R12，由於區域R12位於遠離光入射面之位置，故於該區域R12附近，入射之紅外光之強度相對變弱。
於基板142之中心附近或光入射面附近等紅外光之強度較強之區域中，藉由光電轉換獲得之信號載子藉由基板142內產生之電場而被引導至有效抽頭，並於有效抽頭之N+半導體區域中被檢測出。
另一方面，於包含無效抽頭之區域R12附近，由於入射之紅外光之強度相對弱，故區域R12內進行紅外光之光電轉換之概率降低。即，由於入射至無效抽頭附近之紅外光之光量較少，故有效抽頭附近之藉由光電轉換產生，且向無效抽頭之N+半導體區域移動之信號載子(電子)之數量減少，故可提高電荷分離效率。作為結果，可改善測距特性。
再者，背面照射型之受光元件1中，由於可實現基板61之薄層化，故 可提高信號載子即電子(電荷)之取出效率。
例如，正面照射型之CAPD感測器中，由於無法充分地確保開口率，故如圖6之箭頭W31所示，為確保更高之量子效率，抑制量子效率×開口率之降低，必須使基板171厚至某程度。
如此，基板171內與光入射面相反側之面附近之區域，例如區域R21之部分中電位之傾斜變緩，實質上與基板171垂直之方向之電場減弱。於該情形時，由於信號載子之移動速度變慢，故自進行光電轉換後至在有效抽頭之N+半導體區域中檢測出信號載子為止所需之時間變長。再者，圖6中，基板171內之箭頭表示基板171中與基板171垂直之方向之電場。
又，當基板171較厚時，自基板171內之遠離有效抽頭之位置至有效抽頭內之N+半導體區域為止之信號載子之移動距離變長。因此，於遠離有效抽頭之位置，自進行光電轉換後至在有效抽頭之N+半導體區域中檢測信號載子為止所需之時間進一步變長。
圖7係表示基板171之厚度方向之位置與信號載子之移動速度之關係。區域R21對應於擴散電流區域。
如此，當基板171變厚時，例如，驅動頻率較高時，即，高速進行抽頭(信號取出部)之有效與無效之切換時，區域R21等遠離有效抽頭之位置中產生之電子未被完全引入至有效抽頭之N+半導體區域。即，若抽頭成 為有效之時間較短，則產生無法於有效抽頭之N+半導體區域檢測出區域R21內等產生之電子(電荷)之情況，故電子之取出效率降低。
相對於此，背面照射型之CAPD感測器中，由於可確保充分之開口率，故例如如圖6之箭頭W32所示，即便將基板172薄化，亦可確保充分之量子效率×開口率。此處，基板172對應於圖2之基板61，基板172內之箭頭表示與基板172垂直之方向之電場。
圖8係表示基板172之厚度方向之位置與信號載子之移動速度之關係。
如此，當基板172中之與基板172垂直之方向之厚度變薄時，實質上與基板172垂直之方向之電場增強，而僅使用信號載子之移動速度較快之漂移電流區域之電子(電荷)，不使用信號載子之移動速度較慢之擴散電流區域之電子。藉由僅使用漂移電流區域之電子(電荷)，自進行光電轉換後至在有效抽頭之N+半導體區域中檢測出信號載子為止所需之時間縮短。又，當基板172之厚度變薄時，信號載子之至有效抽頭內之N+半導體區域為止之移動距離亦縮短。
基於該等情況，背面照射型之CAPD感測器中，於驅動頻率較高時，亦可將於基板172內之各區域產生之信號載子(電子)充分地引入至有效抽頭之N+半導體區域，可提高電子之取出效率。
又，藉由基板172之薄層化，即便為較高之驅動頻率，亦可確保充分之電子之取出效率，可提高高速驅動耐性。
尤其，於背面照射型之CAPD感測器中，由於可對基板172，即基板61直接施加電壓，故切換抽頭之有效及無效之響應速度較快，可以較高之驅動頻率驅動。又，由於可對基板61直接施加電壓，故基板61內之可調變區域擴大。
再者，背面照射型之受光元件1(CAPD感測器)中，由於可獲得充分之開口率，故相應地可將像素微細化，而可提高像素之微細化耐性。
此外，受光元件1中，可藉由設為背面照射型而實現BEOL(Back End Of Line：後段製程)電容設計之自由化，藉此，可提高飽和信號量(Qs)之設計自由度。
<第1實施形態之變化例1>
<像素之構成例>
再者，以上如圖3所示，基板61內之信號取出部65之部分係以將N+半導體區域71與P+半導體區域73設為矩形狀之區域的情形為例進行了說明。然而，於自與基板61垂直之方向觀察時之N+半導體區域71與P+半導體區域73之形狀可設為任意之形狀。
具體而言，例如如圖9所示，亦可將N+半導體區域71與P+半導體區 域73設為圓形。再者，圖9中，對與圖3之情形對應之部分標註同一符號而適當省略其之說明。
圖9係表示自與基板61垂直之方向觀察像素51中之信號取出部65之部分時的N+半導體區域71及P+半導體區域73。
於該例中，於像素51之中央部分形成有未圖示之氧化膜64，於像素51之自中央稍微靠端側之部分形成有信號取出部65。尤其，此處，於像素51內形成有2個信號取出部65。
且，各信號取出部65中，於其等之中心位置形成有圓形狀之P+半導體區域73，以該P+半導體區域73為中心，藉由圓形狀，更詳細而言係圓環狀之N+半導體區域71包圍P+半導體區域73之周圍。
圖10係將晶載透鏡62與矩陣狀2維配置有具有圖9所示之信號取出部65之像素51之像素陣列部20之一部分重疊的俯視圖。
如圖10所示，晶載透鏡62形成於像素單位。換言之，形成有1個晶載透鏡62之單位區域對應於1像素。
再者，圖2中，於N+半導體區域71與P+半導體區域73間，配置有以氧化膜等形成之分離部75，但分離部75可有可無。
<第1實施形態之變化例2>
<像素之構成例>
圖11係表示像素51中之信號取出部65之平面形狀之變化例的俯視圖。
信號取出部65之平面形狀除圖3所示之矩形狀、圖9所示之圓形狀外，亦可如圖11所示形成為八角形狀。
又，圖11係表示於N+半導體區域71與P+半導體區域73間，形成有以氧化膜等形成之分離部75時之俯視圖。
圖11所示之A-A'線表示後述之圖37之剖視線，B-B'線表示後述之圖36之剖視線。
<第2實施形態>
<像素之構成例>
再者，以上，以於信號取出部65內由N+半導體區域71包圍P+半導體區域73之周圍之構成為例進行了說明，但亦可由P+半導體區域包圍N+半導體區域之周圍。
此種情形時，像素51例如如圖12所示般構成。再者，圖12中，對與圖3之情形對應之部分標註同一符號，而適當省略其之說明。
圖12係表示自與基板61垂直之方向觀察像素51中之信號取出部65之部分時之N+半導體區域及P+半導體區域的配置。
於該例中，於像素51之中央部分形成有未圖示之氧化膜64，於像素51之自中央稍微靠圖中上側之部分形成有信號取出部65-1，於像素51之自中央稍微靠圖中下側之部分形成有信號取出部65-2。尤其，於該例中，像素51內之信號取出部65之形成位置為與圖3之情形相同之位置。
於信號取出部65-1內，於信號取出部65-1之中心形成有對應於圖3所示之N+半導體區域71-1之矩形狀之N+半導體區域201-1。且，該N+半導體區域201-1之周圍由對應於圖3所示之P+半導體區域73-1之矩形狀，更詳細而言係矩形框形狀之P+半導體區域202-1包圍。即，P+半導體區域202-1以包圍N+半導體區域201-1之周圍之方式形成。
同樣地，於信號取出部65-2內，於信號取出部65-2之中心形成有對應於圖3所示之N+半導體區域71-2之矩形狀之N+半導體區域201-2。且，該N+半導體區域201-2之周圍由對應於圖3所示之P+半導體區域73-2之矩形狀，更詳細而言係矩形框形狀之P+半導體區域202-2包圍。
再者，以下，於無須特別區分N+半導體區域201-1及N+半導體區域201-2之情形時，亦簡稱為N+半導體區域201。又，以下，於無須特別區分P+半導體區域202-1及P+半導體區域202-2之情形時，亦簡稱為P+半導體區域202。
於將信號取出部65設為圖12所示之構成之情形時，亦與設為圖3所示之構成之情形同樣，N+半導體區域201作為用以檢測信號載子之量之電荷檢測部發揮功能，P+半導體區域202作為用以對基板61直接施加電壓而產生電場之電壓施加部發揮功能。
<第2實施形態之變化例1>
<像素之構成>
又，即便與圖9所示之例同樣，設為N+半導體區域201之周圍由P+半導體區域202包圍之配置之情形時，該等N+半導體區域201及P+半導體區域202之形狀亦可設為任意形狀。
即，例如，如圖13所示，可將N+半導體區域201與P+半導體區域202設為圓形狀。再者，圖13中，對與圖12之情形對應之部分標註同一符號而適當省略其之說明。
圖13係表示自與基板61垂直之方向觀察像素51中之信號取出部65之部分時的N+半導體區域201及P+半導體區域202。
於該例中，於像素51之中央部分形成有未圖示之氧化膜64，於像素51之自中央稍微靠端側之部分形成有信號取出部65。尤其，此處，於像素51內形成有2個信號取出部65。
且，各信號取出部65中，於其等之中心位置形成有圓形狀之N+半導體區域201，以該N+半導體區域201為中心，藉由圓形狀，更詳細而言係圓環狀之P+半導體區域202包圍N+半導體區域201之周圍。
<第3實施形態>
<像素之構成例>
再者，形成於信號取出部65內之N+半導體區域與P+半導體區域亦可設為線形狀(長方形狀)。
此種情形時，例如，像素51如圖14所示般構成。再者，圖14中，對與圖3之情形對應之部分標註同一符號，而適當省略其之說明。
圖14係表示自與基板61垂直之方向觀察像素51中之信號取出部65之部分時之N+半導體區域及P+半導體區域的配置。
於該例中，於像素51之中央部分形成有未圖示之氧化膜64，於像素51之自中央稍微靠圖中上側之部分形成有信號取出部65-1，於像素51之自中央稍微靠圖中下側之部分形成有信號取出部65-2。尤其，於該例中，像素51內之信號取出部65之形成位置為與圖3之情形相同之位置。
於信號取出部65-1內，於信號取出部65-1之中心形成有對應於圖3所示之P+半導體區域73-1之線形狀之P+半導體區域231。且，於該P+半導體區域231之周圍，以夾入P+半導體區域231之方式形成對應於圖3所示之 N+半導體區域71-1之線形狀的N+半導體區域232-1及N+半導體區域232-2。即，P+半導體區域231形成於被N+半導體區域232-1與N+半導體區域232-2夾隔之位置。
再者，以下，於無須特別區分N+半導體區域232-1及N+半導體區域232-2之情形時，亦簡稱為N+半導體區域232。
圖3所示之例中，設為P+半導體區域73由N+半導體區域71包圍之構造，但於圖14所示之例中，成為P+半導體區域231由鄰接設置之2個N+半導體區域232夾隔之構造。
同樣地，於信號取出部65-2內，於信號取出部65-2之中心形成有對應於圖3所示之P+半導體區域73-2之線形狀之P+半導體區域233。且，於該P+半導體區域233之周圍，以夾入P+半導體區域233之方式形成對應於圖3所示之N+半導體區域71-2之線形狀的N+半導體區域234-1及N+半導體區域234-2。
再者，以下，於無須特別區分N+半導體區域234-1及N+半導體區域234-2之情形時，亦簡稱為N+半導體區域234。
圖14之信號取出部65中，P+半導體區域231及P+半導體區域233作為對應於圖3所示之P+半導體區域73之電壓施加部發揮功能，N+半導體區域232及N+半導體區域234作為對應於圖3所示之N+半導體區域71之電荷檢 測部發揮功能。於該情形時，例如將N+半導體區域232-1及N+半導體區域232-2之兩者之區域連接於FD部A。
又，設為線形狀之P+半導體區域231、N+半導體區域232、P+半導體區域233及N+半導體區域234之各區域之圖中橫向之長度可為任意長度，該等各區域亦可不為相同之長度。
<第4實施形態>
<像素之構成例>
再者，圖14所示之例中，以P+半導體區域231或P+半導體區域233被N+半導體區域232或N+半導體區域234夾入之構造為例進行了說明，但反之亦可設為由P+半導體區域夾入N+半導體區域之形狀。
此種情形時，例如，像素51如圖15所示般構成。再者，圖15中，對與圖3之情形對應之部分標註同一符號，而適當省略其之說明。
圖15係表示自與基板61垂直之方向觀察像素51中之信號取出部65之部分時之N+半導體區域及P+半導體區域的配置。
於該例中，於像素51之中央部分形成有未圖示之氧化膜64，於像素51之自中央稍微靠端側之部分形成有信號取出部65。尤其，於該例中，像素51內之2個各信號取出部65之形成位置為與圖3之情形相同的位置。
於信號取出部65-1內，於信號取出部65-1之中心形成有對應於圖3所示之N+半導體區域71-1之線形狀之N+半導體區域261。且，於該N+半導體區域261之周圍，以夾入N+半導體區域261之方式形成對應於圖3所示之P+半導體區域73-1之線形狀的P+半導體區域262-1及P+半導體區域262-2。即，N+半導體區域261形成於由P+半導體區域262-1與P+半導體區域262-2夾隔之位置。
再者，以下，於無須特別區分P+半導體區域262-1及P+半導體區域262-2之情形時，亦簡稱為P+半導體區域262。
同樣地，於信號取出部65-2內，於信號取出部65-2之中心形成有對應於圖3所示之N+半導體區域71-2之線形狀之N+半導體區域263。且，於該N+半導體區域263之周圍，以夾入N+半導體區域263之方式形成對應於圖3所示之P+半導體區域73-2之線形狀的P+半導體區域264-1及P+半導體區域264-2。
再者，以下，於無須特別區分P+半導體區域264-1及P+半導體區域264-2之情形時，亦簡稱為P+半導體區域264。
圖15之信號取出部65中，P+半導體區域262及P+半導體區域264作為對應於圖3所示之P+半導體區域73之電壓施加部發揮功能，N+半導體區域261及N+半導體區域263作為對應於圖3所示之N+半導體區域71之電荷檢測部發揮功能。再者，設為線形狀之N+半導體區域261、P+半導體區域 262、N+半導體區域263及P+半導體區域264之各區域之圖中橫向之長度可為任意長度，該等各區域亦可不為相同之長度。
<第5實施形態>
<像素之構成例>
再者，以上，就於構成像素陣列部20之各像素內，分別設置有2個信號取出部65之例進行了說明，但設置於像素內之信號取出部之數量可為1個，亦可為3個以上。
例如，於在像素51內形成有1個信號取出部之情形時，像素之構成例如如圖16所示般構成。再者，圖16中，對與圖3之情形對應之部分標註同一符號，而適當省略其之說明。
圖16係表示自與基板垂直之方向觀察設置於像素陣列部20之一部分像素中之信號取出部之部分時之N+半導體區域及P+半導體區域的配置。
於該例中，表示設置於像素陣列部20之像素51、及作為與該像素51鄰接之像素51之區分符號而表示之像素291-1至像素291-3，於該等各像素形成有1個信號取出部。
即，像素51中，於像素51之中央部分形成有1個信號取出部65。且，信號取出部65中，於其之中心位置形成有圓形狀之P+半導體區域301，並以該P+半導體區域301為中心，由圓形狀，更詳細而言係圓環狀之N+半導 體區域302包圍P+半導體區域301之周圍。
此處，P+半導體區域301對應於圖3所示之P+半導體區域73，並作為電壓施加部發揮功能。又，N+半導體區域302對應於圖3所示之N+半導體區域71，並作為電荷檢測部發揮功能。再者，P+半導體區域301或N+半導體區域302可設為任意之形狀。
又，位於像素51周圍之像素291-1至像素291-3亦為與像素51同樣之構造。
即，例如，於像素291-1之中央部分形成有1個信號取出部303。且，信號取出部303中，於其之中心位置形成有圓形狀之P+半導體區域304，並以該P+半導體區域304為中心，由圓形狀，更詳細而言係圓環狀之N+半導體區域305包圍P+半導體區域304之周圍。
該等P+半導體區域304及N+半導體區域305分別對應於P+半導體區域301及N+半導體區域302。
再者，以下，於無須特別區分像素291-1至像素291-3之情形時，亦簡稱為像素291。
如此，於各像素形成有1個信號取出部(抽頭)之情形時，於欲藉由間接ToF方式測定與對象物之距離時，使用相互鄰接之若干個像素，並基於 就該等像素獲得之像素信號算出距離資訊。
例如，若關注像素51，且於將像素51之信號取出部65設為有效抽頭之狀態下，例如以使包含像素291-1之與像素51鄰接之若干個像素291之信號取出部303成為無效抽頭之方式驅動各像素。
作為一例，例如以使像素291-1或像素291-3等相對於像素51於圖中上下左右鄰接之像素之信號取出部成為無效抽頭之方式驅動。
其後，若切換以使像素51之信號取出部65成為有效抽頭之方式施加之電壓，則本次包含像素291-1之與像素51鄰接之若干個像素291之信號取出部303成為有效抽頭。
接著，基於在將信號取出部65設為有效抽頭之狀態下自信號取出部65讀出之像素信號、與在將信號取出部303設為有效抽頭之狀態下自信號取出部303讀出之像素信號，算出距離資訊。
如此，於設置於像素內之信號取出部(抽頭)之數量為1個之情形時，亦可使用相互鄰接之像素藉由間接ToF方式進行測距。
<第6實施形態>
<像素之構成例>
又，如上所述，亦可於各像素內設置3個以上之信號取出部(抽頭)。
例如，於像素內形成有4個信號取出部(抽頭)之情形時，像素陣列部20之各像素如圖17所示般構成。再者，圖17中，對與圖16之情形對應之部分標註同一符號，而適當省略其之說明。
圖17係表示自與基板垂直之方向觀察設置於像素陣列部20之一部分像素中之信號取出部之部分時之N+半導體區域及P+半導體區域的配置。
圖17所示之C-C'線之剖視圖如後述之圖36。
於該例中，表示設置於像素陣列部20之像素51與像素291，且於該等各像素形成有4個信號取出部。
即，像素51中，於像素51之中央與像素51之端部分間之位置，即像素51中央之圖中左下側位置、左上側位置、右上側位置及右下側位置形成有信號取出部331-1、信號取出部331-2、信號取出部331-3、及信號取出部331-4。
該等信號取出部331-1至信號取出部331-4對應於圖16所示之信號取出部65。
例如，信號取出部331-1中，於其之中心位置形成有圓形狀之P+半導體區域341，並以該P+半導體區域341為中心，由圓形狀，更詳細而言係 圓環狀之N+半導體區域342包圍P+半導體區域341之周圍。
此處，P+半導體區域341對應於圖16所示之P+半導體區域301，並作為電壓施加部發揮功能。又，N+半導體區域342對應於圖16所示之N+半導體區域302，並作為電荷檢測部發揮功能。再者，P+半導體區域341或N+半導體區域342可設為任意之形狀。
又，信號取出部331-2至信號取出部331-4亦設為與信號取出部331-1同樣之構成，且分別具有作為電壓施加部發揮功能之P+半導體區域、與作為電荷檢測部發揮功能之N+半導體區域。再者，形成於像素51周圍之像素291為與像素51同樣之構造。
以下，於無須特別區分信號取出部331-1至信號取出部331-4之情形時，亦簡稱為信號取出部331。
如此，於各像素設置有4個信號取出部之情形時，藉由例如間接ToF方式測距時，使用像素內之4個信號取出部算出距離資訊。
作為一例，若關注像素51，且例如於將信號取出部331-1及信號取出部331-3設為有效抽頭之狀態下，以使信號取出部331-2及信號取出部331-4成為無效抽頭之方式驅動像素51。
其後，切換施加於各信號取出部331之電壓。即，以使信號取出部 331-1及信號取出部331-3成為無效抽頭，且使信號取出部331-2及信號取出部331-4成為有效抽頭之方式驅動像素51。
接著，基於在將信號取出部331-1及信號取出部331-3設為有效抽頭之狀態下自該等信號取出部331-1及信號取出部331-3讀出之像素信號、與在將信號取出部331-2及信號取出部331-4設為有效抽頭之狀態下自該等信號取出部331-2及信號取出部331-4讀出之像素信號，算出距離資訊。
<第7實施形態>
<像素之構成例>
再者，於像素陣列部20之相互鄰接之像素間可共用信號取出部(抽頭)。
此種情形時，像素陣列部20之各像素例如如圖18所示般構成。再者，圖18中，對與圖16之情形對應之部分標註同一符號，而適當省略其之說明。
圖18係表示自與基板垂直之方向觀察設置於像素陣列部20之一部分像素中之信號取出部之部分時之N+半導體區域及P+半導體區域的配置。
於該例中，表示設置於像素陣列部20之像素51與像素291，於該等各像素形成有2個信號取出部。
例如，像素51中，於像素51之圖中上側之端部分形成有信號取出部371，於像素51之圖中下側之端部分形成有信號取出部372。
信號取出部371為像素51與像素291-1共用。即，信號取出部371既用作像素51之抽頭，亦用作像素291之抽頭。又，信號取出部372為像素51及與該像素51之圖中下側鄰接之未圖示之像素共用。
信號取出部371內，於其之中心位置形成有對應於圖14所示之P+半導體區域231之線形狀的P+半導體區域381。且，於該P+半導體區域381之圖中上下方之位置，以夾入P+半導體區域381之方式形成有對應於圖14所示之N+半導體區域232之線形狀的N+半導體區域382-1及N+半導體區域382-2。
尤其，於該例中，P+半導體區域381形成於像素51與像素291-1之邊界部分。又，N+半導體區域382-1形成於像素51內之區域，N+半導體區域382-2形成於像素291-1內之區域。
此處，P+半導體區域381作為電壓施加部發揮功能，N+半導體區域382-1及N+半導體區域382-2作為電荷檢測部發揮功能。再者，以下，於無須特別區分N+半導體區域382-1及N+半導體區域382-2之情形時，亦簡稱為N+半導體區域382。
又，P+半導體區域381或N+半導體區域382可設為任意之形狀。再 者，N+半導體區域382-1及N+半導體區域382-2可連接於相同之FD部，亦可連接於互不相同之FD部。
於信號取出部372內，形成有線形狀之P+半導體區域383、N+半導體區域384-1及N+半導體區域384-2。
該等P+半導體區域383、N+半導體區域384-1及N+半導體區域384-2分別對應於P+半導體區域381、N+半導體區域382-1及N+半導體區域382-2，且設為同樣配置與形狀、功能。再者，於無須特別區分N+半導體區域384-1及N+半導體區域384-2之情形時，亦簡稱為N+半導體區域384。
如以上般，於鄰接像素間共用信號取出部(抽頭)之情形時，可藉由與圖3所示之例同樣之動作進行間接ToF方式之測距。
如圖18所示，於像素間共用信號取出部之情形時，例如P+半導體區域381與P+半導體區域383間之距離等成為用以使電場即電流產生之對之P+半導體區域間之距離變長。換言之，可藉由於像素間共用信號取出部而將P+半導體區域間之距離最大限度變長。
藉此，由於P+半導體區域間電流難以流動，故可降低像素之消耗電力，又，亦有利於像素之微細化。
再者，此處，對由相互鄰接之2個像素共用1個信號取出部之例進行 了說明，但亦可由相互鄰接之3個以上之像素共用1個信號取出部。又，於由相互鄰接之2個以上之像素共用信號取出部之情形時，可僅共用信號取出部中之用以檢測信號載子之電荷檢測部，亦可僅共用用以使電場產生之電壓施加部。
<第8實施形態>
<像素之構成例>
再者，亦可不特別設置像素陣列部20之像素51等各像素上所設置之晶載透鏡或像素間遮光部。
具體而言，例如，將像素51設為圖19所示之構成。再者，圖19中，對與圖2之情形對應之部分標註同一符號，而適當省略其之說明。
圖19所示之像素51之構成與圖2所示之像素51之不同點在於未設置晶載透鏡62，其他之點皆為與圖2之像素51相同之構成。
於圖19所示之像素51，由於在基板61之光入射面側未設置晶載透鏡62，故可使自外部向基板61入射之紅外光之衰減進一步減少。藉此，可於基板61接收之紅外光之光量增加，而可提高像素51之感度。
<第8實施形態之變化例1>
<像素之構成例>
又，可將像素51之構成設為例如圖20所示之構成。再者，圖20中， 對與圖2之情形對應之部分標註同一符號，而適當省略其之說明。
圖20所示之像素51之構成與圖2所示之像素51之不同點在於不設置像素間遮光膜63-1及像素間遮光膜63-2，其他之點皆為與圖2之像素51同樣之構成。
圖20之例中，由於在基板61之光入射面側未設置像素間遮光膜63，故串擾之抑制效果降低，但由於被像素間遮光膜63遮擋之紅外光亦入射至基板61內，故可提高像素51之感度。
再者，當然，亦可不於像素51設置晶載透鏡62及像素間遮光膜63。
<第8實施形態之變化例2>
<像素之構成例>
此外，例如如圖21所示，亦可將晶載透鏡之光軸方向之厚度最佳化。再者，圖21中，對與圖2之情形對應之部分標註同一符號，而適當省略其之說明。
圖21所示之像素51之構成與圖2所示之像素51之不同點在於代替晶載透鏡62而設置晶載透鏡411，其他之點皆為與圖2之像素51同樣之構成。
圖21所示之像素51中，於基板61之光入射面側，即圖中上側形成有晶載透鏡411。該晶載透鏡411與圖2所示之晶載透鏡62相比，光軸方向之 厚度即圖中縱向之厚度變薄。
一般而言，設置於基板61正面之晶載透鏡較厚者有利於入射至晶載透鏡之光之聚光。然而，由於可藉由將晶載透鏡411薄化而相應地使透過率提高，從而提高像素51之感度，故只要根據基板61之厚度或欲將紅外光聚光之位置等而適當地決定晶載透鏡411之厚度即可。
<第9實施形態>
<像素之構成例>
再者，亦可於形成於像素陣列部20之像素與像素間，設置用以提高鄰接像素間之分離特性而抑制串擾之分離區域。
此種情形時，像素51例如如圖22所示般構成。再者，圖22中，對與圖2之情形對應之部分標註同一符號，並適當省略其之說明。
圖22所示之像素51之構成與圖2所示之像素51之不同點在於基板61內設置有分離區域441-1及分離區域441-2，其他之點皆為與圖2之像素51同樣之構成。
圖22所示之像素51中，於基板61內之像素51及與該像素51鄰接之其他像素之邊界部分，即像素51之圖中左右之端部分，藉由遮光膜等形成將鄰接像素分離之分離區域441-1及分離區域441-2。再者，以下，於無須特別區分分離區域441-1及分離區域441-2之情形時，亦簡稱為分離區域 441。
例如，於形成分離區域441時，藉由自基板61之光入射面側，即圖中上側之面朝圖中下方向(與基板61之面垂直之方向)以特定之深度於基板61形成長溝槽(溝)，並於該溝槽部分藉由埋入形成遮光膜而設為分離區域441。該分離區域441作為遮擋自光入射面入射至基板61內，並朝向與像素51鄰接之其他像素之紅外光的像素分離區域發揮功能。
藉由如此形成埋入型之分離區域441，可提高像素間之紅外光之分離特性，可抑制串擾之產生。
<第9實施形態之變化例1>
<像素之構成例>
再者，於像素51形成埋入型之分離區域之情形時，例如如圖23所示，亦可設置有貫通基板61全體之分離區域471-1及分離區域471-2。再者，圖23中，對與圖2之情形對應之部分標註同一符號，並適當省略其之說明。
圖23所示之像素51之構成與圖2所示之像素51之不同點在於基板61內設置有分離區域471-1及分離區域471-2，其他之點皆為與圖2之像素51同樣之構成。即，圖23所示之像素51為代替圖22所示之像素51之分離區域441而設置分離區域471-1及分離區域471-2之構成。
圖23所示之像素51中，於基板61內之像素51及與該像素51鄰接之其他像素之邊界部分，即圖像51之圖中左右之端部分，藉由遮光膜等形成貫通基板61全體之分離區域471-1及分離區域471-2。再者，以下，於無須特別區分分離區域471-1及分離區域471-2之情形時，亦簡稱為分離區域471。
例如，於形成分離區域471時，藉由自基板61之與光入射面側相反側之面，即圖中下側之面朝圖中上方向形成長溝槽(溝)。此時，該等溝槽以貫通基板61之方式形成至到達基板61之光入射面為止。且，藉由於如此形成之溝槽部分藉由埋入形成遮光膜而設為分離區域471。
藉由此種埋入型之分離區域471，亦可提高像素間之紅外光之分離特性，可抑制串擾之產生。
<第10實施形態>
<像素之構成例>
再者，形成有信號取出部65之基板之厚度可根據像素之各種特性等決定。
因此，例如如圖24所示，可將構成像素51之基板501設為厚於圖2所示之基板61者。再者，圖24中，對與圖2之情形對應之部分標註同一符號，並適當省略其之說明。
圖24所示之像素51之構成與圖2所示之像素51之不同點在於代替基板61而設置基板501，其他之點皆為與圖2之像素51相同之構成。
即，圖24所示之像素51中，於基板501之光入射面側形成有晶載透鏡62、固定電荷膜66及像素間遮光膜63。又，於基板501之與光入射面側相反側之面之表面附近形成有氧化膜64、信號取出部65及分離部75。
基板501包含例如厚度為20μm以上之P型半導體基板，且基板501與基板61僅基板之厚度不同，形成有氧化膜64、信號取出部65及分離部75之位置於基板501及基板61中為相同之位置。
再者，適當形成於基板501或基板61之光入射面側等之各種層(膜)之膜厚等，亦根據像素51之特性等最佳化即可。
<第11實施形態>
<像素之構成例>
再者，以上就構成像素51之基板包含P型半導體基板之例進行了說明，但亦可例如如圖25所示包含N型半導體基板。再者，圖25中，對與圖2之情形對應之部分標註同一符號，並適當省略其之說明。
圖25所示之像素51之構成與圖2之像素51之不同點在於代替基板61而設置基板531，其他之點皆為與圖2之像素51相同之構成。
圖25所示之像素51中，例如於矽基板等包含N型半導體層之基板531之光入射面側形成有晶載透鏡62、固定電荷膜66及像素間遮光膜63。
又，於基板531之與光入射面側相反側之面之表面附近形成有氧化膜64、信號取出部65及分離部75。形成有該等氧化膜64、信號取出部65及分離部75之位置於基板531及基板61中為相同之位置，信號取出部65之構成在基板531與基板61中亦相同。
基板531之例如圖中縱向之厚度，即與基板531之面垂直之方向之厚度為20μm以下。
又，基板531設為例如1E+13級以下之基板濃度之高電阻之N-Epi基板等，且基板531之電阻(電阻率)成為例如500[Ωcm]以上。藉此，可降低像素51中之消耗電力。
此處，基板531之基板濃度與電阻之關係例如於基板濃度為2.15E+12[cm3]時，電阻為2000[Ωcm]，於基板濃度為4.30E+12[cm3]時，電阻為1000[Ωcm]，於基板濃度為8.61E+12[cm3]，電阻為500[Ωcm]，及於基板濃度為4.32E+13[cm3]時，電阻為100[Ωcm]等。
如此，即便將像素51之基板531設為N型半導體基板，亦可藉由與圖2所示之例同樣之動作，獲得同樣之效果。
<第12實施形態>
<像素之構成例>
再者，與參照圖24說明之例同樣，亦可根據像素之各種特性等決定N型半導體基板之厚度。
因此，例如，如圖26所示，亦可將構成像素51之基板561設為厚於較圖25所示之基板531者。再者，圖26中，對與圖25之情形對應之部分標註同一符號，並適當省略其之說明。
圖26所示之像素51之構成與圖25所示之像素51之不同點在於：代替基板531而設置基板561，其他之點皆為與圖25之像素51相同之構成。
即，圖26所示之像素51中，於基板561之光入射面側形成有晶載透鏡62、固定電荷膜66及像素間遮光膜63。又，於基板561之與光入射面側相反側之面之表面附近形成有氧化膜64、信號取出部65及分離部75。
基板561包含例如厚度為20μm以上之N型半導體基板，且基板561與基板531僅基板之厚度不同，形成氧化膜64、信號取出部65及分離部75之位置於基板561及基板531中為相同之位置。
<第13實施形態>
<像素之構成例>
又，例如，可藉由對基板61之光入射面側施加偏壓而強化基板61內 之與基板61之面垂直之方向(以下亦簡稱為Z方向)的電場。
此種情形時，像素51設為例如圖27所示之構成。再者，圖27中，對與圖2之情形對應之部分標註同一符號，並適當省略其之說明。
圖27之A表示圖2所示之像素51，該像素51之基板61內之箭頭表示基板61內之Z方向之電場的強度。
相對於此，圖27之B表示對基板61之光入射面施加偏壓(電壓)時之像素51之構成。圖27之B之像素51之構成設為基本上與圖2所示之像素51之構成相同，但於基板61之光入射面側界面新追加形成P+半導體區域601。
對形成於基板61之光入射面側界面之P+半導體區域601，自像素陣列部20之內部或外部施加0V以下之電壓(負偏壓)，藉此強化Z方向之電場。圖27B之像素51之基板61內之箭頭表示基板61內之Z方向之電場強度。圖27B之基板61內描繪之箭頭之粗度粗於圖27A之像素51之箭頭，Z方向之電場更強。如此，可藉由對形成於基板61之光入射面側之P+半導體區域601施加負偏壓而強化Z方向之電場，提高信號取出部65之電子取出效率。
再者，用以對基板61之光入射面側施加電壓之構成不限定於設置P+半導體區域601之構成，亦可設為其他之任意構成。例如，於基板61之光入射面與晶載透鏡62間藉由積層形成透明電極膜，並對該透鏡電極膜施加 電壓，藉此施加負偏壓。
<第14實施形態>
<像素之構成例>
再者，為提高像素51對紅外線之感度，可於基板61之與光入射面相反側之面上設置大面積之反射構件。
此種情形時，像素51例如如圖28所示般構成。再者，圖28中，對與圖2之情形對應之部分標註同一符號，並適當省略其之說明。
圖28所示之像素51之構成與圖2之像素51之不同點在於：於基板61之與光入射面相反側之面上設置有反射構件631，其他之點皆為與圖2之像素51相同之構成。
圖28所示之例中，以覆蓋基板61之與光入射面相反側之面全體之方式設置反射紅外光之反射構件631。
該反射構件631只要為紅外光之反射率較高者，則可為任意者。例如，可將積層於基板61之與光入射面相反側之面上之多層配線層內的銅或鋁等金屬(Metal)用作反射構件631，亦可於基板61之與光入射面相反側之面上形成多晶矽或氧化膜等反射構造並設為反射構件631。
藉由如此於像素51設置反射構件631，可將經由微透鏡62自光入射面 入射至基板61內，且未於基板61內進行光電轉換而透過基板61之紅外光以反射構件631反射而使其向基板61內再度入射。藉此，可進一步增加於基板61內進行光電轉換之紅外光之量，而提高量子效率(QE)，即，像素51對紅外光之感度。
<第15實施形態>
<像素之構成例>
再者，為抑制附近像素之光之誤偵測，可於基板61之與光入射面相反側之面上設置大面積之遮光構件。
此種情形時，像素51可設為例如將圖28所示之反射構件631置換成遮光構件之構成。即，圖28所示之像素51中，覆蓋基板61之與光入射面相反側之面全體之反射構件631被設為遮擋紅外光之遮光構件631'。遮光構件631'以圖28之像素51之反射構件631代替。
該遮光構件631'只要為紅外光之遮光率較高者，則可為任意者。例如，可將積層於基板61之與光入射面相反側之面上之多層配線層內的銅或鋁等金屬(Metal)用作遮光構件631'，亦可於基板61之與光入射面相反側之面上形成多晶矽或氧化膜等遮光構造並設為遮光構件631'。
藉由如此與像素51設置遮光構件631'，可抑制經由晶載透鏡62自光入射面入射至基板61內，且未於基板61內進行光電轉換而透過基板61之紅外光於配線層散射並入射至附近像素。藉此，可防止於附近像素中誤偵 測光。
再者，遮光構件631'可藉由以例如包含金屬之材料形成而兼作反射構件631。
<第16實施形態>
<像素之構成例>
再者，可代替像素51之基板61中之氧化膜64而設置包含P型半導體區域之P井區域。
此種情形時，像素51例如如圖29所示般構成。再者，圖29中，對與圖2之情形對應之部分標註同一符號而適當省略其之說明。
圖29所示之像素51之構成與圖2所示之像素51之不同點在於：代替氧化膜64而設置有P井區域671、分離部672-1及分離部672-2，其他之點皆為與圖2之像素51相同之構成。
圖29所示之例中，於基板61內與光入射面相反之面側，即圖中下側之面之內側之中央部分，形成有包含P型半導體區域之P井區域671。又，於P井區域671與N+半導體區域71-1之間，藉由氧化膜等形成用以將該等區域分離之分離部672-1。同樣地，於P井區域671與N+半導體區域71-2之間，藉由氧化膜等形成用以將該等區域分離之分離部672-2。圖29所示之像素51中，P-半導體區域74於圖中上方向為較N-半導體區域72更廣之區 域。
<第17實施形態>
<像素之構成例>
又，可除像素51之基板61中之氧化膜64外進而設置包含P型半導體區域之P井區域。
此種情形時，像素51例如如圖30所示般構成。再者，圖30中，對與圖2之情形對應之部分標註同一符號而適當省略其之說明。
圖30所示之像素51與圖2所示之像素51之不同點在於：新設置P井區域701，其他之點皆為與圖2之像素51相同之構成。即，圖30所示之例中，於基板61內之氧化膜64之上側形成有包含P型半導體區域之P井區域701。
如以上般，根據本技術，可藉由將CAPD感測器設為背面照射型之構成，而提高像素感度等之特性。
<像素之等效電路構成例>
圖31係表示像素51之等效電路。
像素51相對於包含N+半導體區域71-1及P+半導體區域73-1等之信號取出部65-1，而具有傳送電晶體721A、FD722A、重設電晶體723A、放 大電晶體724A及選擇電晶體725A。
又，像素51相對於包含N+半導體區域71-2及P+半導體區域73-2等之信號取出部65-2而具有傳送電晶體721B、FD722B、重設電晶體723B、放大電晶體724B及選擇電晶體725B。
抽頭驅動部21對P+半導體區域73-1施加特定之電壓MIX0(第1電壓)，對P+半導體區域73-2施加特定之電壓MIX1(第2電壓)。上述之例中，電壓MIX0及MIX1之一者為1.5V，另一者為0V。P+半導體區域73-1及73-2為施加有第1電壓或第2電壓之電壓施加部。
N+半導體區域71-1及71-2為檢測並儲存入射至基板61之光經光電轉而產生之電荷之電荷檢測部。
傳送電晶體721A於供給至閘極電極之驅動信號TRG變為有效狀態時，響應於此而變為導通狀態，藉此將儲存於N+半導體區域71-1之電荷傳送至FD722A。傳送電晶體721B於供給至閘極電極之驅動信號TRG變為有效狀態時，響應於此而變為導通狀態，藉此將儲存於N+半導體區域71-2之電荷傳送至FD722B。
FD722A暫時保持自N+半導體區域71-1供給之電荷DET0。FD722B暫時保持自N+半導體區域71-2供給之電荷DET1。FD722A對應於參照圖2說明之FD部A，FD722B對應於參照圖2說明之FD部B。
重設電晶體723A於供給至閘極電極之驅動信號RST變為有效狀態時，響應於此而變為導通狀態，藉此將儲存於FD722A之電位重設為特定之位準(電源電壓VDD)。重設電晶體723B於供給至閘極電極之驅動信號RST變為有效狀態時，響應於此而變為導通狀態，藉此將儲存於FD722B之電位重設為特定之位準(電源電壓VDD)。再者，於將重設電晶體723A及723B設為有效狀態時，傳送電晶體721A及721B亦同時設為有效狀態。
放大電晶體724A之源極電極經由選擇電晶體725A連接於垂直信號線29A，藉此構成連接於垂直信號線29A之一端之恆定電流源電路部726A之負載MOS與源極跟隨器電路。放大電晶體724B之源極電極經由選擇電晶體725B連接於垂直信號線29B，藉此構成連接於垂直信號線29B之一端之恆定電流源電路部726B之負載MOS與源極跟隨器電路。
選擇電晶體725A連接於放大電晶體724A之源極電極與垂直信號線29A間。選擇電晶體725A於供給至閘極電極之選擇信號SEL變為有效狀態時響應於此而成為導通狀態，將自放大電晶體724A輸出之像素信號輸出至垂直信號線29A。
選擇電晶體725B連接於放大電晶體724B之源極電極與垂直信號線29B間。選擇電晶體725B於供給至閘極電極之選擇信號SEL變為有效狀態時響應於此而成為導通狀態，將自放大電晶體724B輸出之像素信號輸出至垂直信號線29B。
像素51之傳送電晶體721A及721B、重設電晶體723A及723B、放大電晶體724A及724B、以及選擇電晶體725A及725B例如由垂直驅動部22控制。
<像素之其他等效電路構成例>
圖32係表示像素51之其他等效電路。
圖32中，對與圖31對應之部分標註同一符號，而適當省略其之說明。
圖32之等效電路相對於圖31之等效電路，對信號取出部65-1及65-2之兩者追加附加電容727及控制其之連接之切換電晶體728。
具體而言，於傳送電晶體721A與FD722A之間，經由切換電晶體728A連接有附加電容727A，於傳送電晶體721B與FD722B之間，經由切換電晶體728B連接有附加電容727B。
切換電晶體728A於供給至閘極電極之驅動信號FDG變為有效狀態時響應於此而成為導通狀態，使附加電容727A連接於FD722A。切換電晶體728B於供給至閘極電極之驅動信號FDG變為有效狀態時響應於此而成為導通狀態，使附加電容727B連接於FD722B。
垂直驅動部22例如於入射光之光量較多之高照度時，將切換電晶體728A及728B設為有效狀態，連接FD722A與附加電容727A，同時連接FD722B與附加電容727B。藉此，於高照度時可儲存更多之電荷。
另一方面，於入射光之光量較少之低照度時，垂直驅動部22將切換電晶體728A及728B設為無效狀態，而將附加電容727A及727B分別與FD部722A及722B切離。
如圖31之等效電路，可省略附加電容727，但可藉由設置附加電容727，並根據入射光量分開使用而確保高動態範圍。
<電壓供給線之配置例>
接著，參照圖33至圖35，就用以對各像素51之信號取出部65之電壓施加部即P+半導體區域73-1及73-2施加特定之電壓MIX0或MIX1的電壓供給線之配置進行說明。圖33及圖34所示之電壓供給線741對應於圖1所示之電壓供給線30。
再者，圖33及圖34中，作為各像素51之信號取出部65之構成，採用圖9所示之圓形狀之構成進行說明，但當然亦可為其他之構成。
圖33A係表示電壓供給線之第1配置例之俯視圖。
第1配置例中，對矩陣狀2維配置之複數個像素51，於水平方向上鄰 接之2像素間(邊界)，沿垂直方向配線電壓供給線741-1或741-2。
電壓供給線741-1連接於像素51內存在2個之信號取出部65中之一者即信號取出部65-1之P+半導體區域73-1。電壓供給線741-2連接於像素51內存在2個之信號取出部65中之另一者即信號取出部65-2之P+半導體區域73-2。
於該第1配置例中，由於對2行像素配置有2條電壓供給線741-1及741-2，故像素陣列部20中，排列之電壓供給線741之條數與像素51之行數大致相等。
圖33B係表示電壓供給線之第2配置例之俯視圖。
第2配置例中，對矩陣狀2維配置之複數個像素51之1個像素行，沿垂直方向配線2條電壓供給線741-1或741-2。
電壓供給線741-1連接於像素51內存在2個之信號取出部65中之一者即信號取出部65-1之P+半導體區域73-1。電壓供給線741-2連接於像素51內存在2個之信號取出部65中之另一者即信號取出部65-2之P+半導體區域73-2。
於該第2配置例中，由於相對1個像素行而配線2條電壓供給線741-1及741-2，故相對2行像素，配置有4條電壓供給線741。像素陣列部20 中，排列之電壓供給線741之條數為像素51之行數之大約2倍。
圖33A及B之配置例皆為將電壓供給線741-1連接於信號取出部65-1之P+半導體區域73-1，且將電壓供給線741-2連接於信號取出部65-2之P+半導體區域73-2之構成相對於在垂直方向排列之像素週期性重複之週期配置(週期性配置)。
圖33A之第1配置例可減少相對像素陣列部20配線之電壓供給線741-1及741-2之條數。
圖33B之第2配置例與第1配置例相比，配線之條件增加，但由於相對1條電壓供給線741連接之信號取出部65之數量為1/2，故可減少配線之負載，從而於高速驅動或像素陣列部20之總像素數較多時有效。
圖34A係表示電壓供給線之第3配置例之俯視圖。
第3配置例與圖33A之第1配置例同樣，係對2行像素配置有2條電壓供給線741-1及741-2之例。
第3配置例與圖33A之第1配置例之不同點在於，於垂直方向上排列之2像素，信號取出部65-1與65-2之連接端不同。
具體而言，例如，某像素51中，將電壓供給線741-1連接於信號取出 部65-1之P+半導體區域73-1，將電壓供給線741-2連接於信號取出部65-2之P+半導體區域73-2，但於其下方或上方之像素51中，將電壓供給線741-1連接於信號取出部65-2之P+半導體區域73-2，將電壓供給線741-2連接於信號取出部65-1之P+半導體區域73-1。
圖34B係表示電壓供給線之第4配置例之俯視圖。
第4配置例與圖33B之第2配置例同樣，係對2行像素配置有2條電壓供給線741-1及741-2之例。
第4配置例與圖33B之第2配置例之不同點在於垂直方向上排列之2像素，信號取出部65-1與65-2之連接端不同。
具體而言，例如，某像素51中，將電壓供給線741-1連接於信號取出部65-1之P+半導體區域73-1，將電壓供給線741-2連接於信號取出部65-2之P+半導體區域73-2，但於其下方或上方之像素51中，將電壓供給線741-1連接於信號取出部65-2之P+半導體區域73-2，將電壓供給線741-2連接於信號取出部65-1之P+半導體區域73-1。
圖34A之第3配置例可減少對像素陣列部20配線之電壓供給線741-1及741-2之條數。
圖34B之第4配置例與第3配置例相比，配線之條件增加，但由於對1 條電壓供給線741連接之信號取出部65之數量為1/2，故可減少配線之負載，從而於高速驅動或像素陣列部20之總像素數較多時有效。
圖34A及B之配置例皆為相對於上下(垂直方向)鄰接之2像素之連接端鏡面反轉之鏡面配置。
週期配置如圖35A所示，由於施加至隔著像素邊界鄰接之2個信號取出部65之電壓為不同之電壓，故產生鄰接像素間之電荷交換。因此，電荷之傳送效率優於鏡面配置，但鄰接像素之串擾特性劣於鏡面配置。
另一方面，鏡面配置如圖35B所示，由於施加至隔著像素邊界鄰接之2個信號取出部65之電壓為相同之電壓，故抑制鄰接像素間之電荷交換。因此，電荷之傳送效率劣於週期配置，但鄰接像素之串擾特性優於週期配置。
<第14實施形態之複數個像素之剖面構成>
圖2等表示之像素之剖面構成中，省略形成於基板61之與光入射面相反之表面側之多層配線層之圖示。
因此，於以下，對上述之若干實施形態，以不省略多層配線層之形式表示鄰接之複數個像素之剖視圖。
首先，如圖36及圖37，表示圖28所示之第14實施形態之複數個像素 之剖視圖。
圖28所示之第14實施形態為於基板61之與光入射面相反側具備大面積之反射構件631之像素的構成。
圖36相當於圖11之B-B'線之剖視圖，圖37相當於圖11之A-A'線之剖視圖。又，圖17之C-C'線之剖視圖亦可如圖36所示。
如圖36所示，各像素51中，於中心部分形成有氧化膜64，於該氧化膜64之兩側，分別形成有信號取出部65-1及信號取出部65-2。
信號取出部65-1中，以P+半導體區域73-1及P-半導體區域74-1為中心，以包圍該等P+半導體區域73-1及P-半導體區域74-1之周圍之方式形成N+半導體區域71-1及N-半導體區域72-1。P+半導體區域73-1及N+半導體區域71-1與多層配線層811接觸。P-半導體區域74-1以覆蓋P+半導體區域73-1之方式配置於P+半導體區域73-1之上方(晶載透鏡62側)，N-半導體區域72-1以覆蓋N+半導體區域71-1之方式配置於N+半導體區域71-1之上方(晶載透鏡62側)。換言之，P+半導體區域73-1及N+半導體區域71-1配置於基板61內之多層配線層811側，N-半導體區域72-1及P-半導體區域74-1配置於基板61內之晶載透鏡62側。又，於N+半導體區域71-1與P+半導體區域73-1間，藉由氧化膜等形成有用以將該等區域分離之分離部75-1。
信號取出部65-2中，以P+半導體區域73-2及P-半導體區域74-2為中 心，以包圍該等P+半導體區域73-2及P-半導體區域74-2之周圍之方式形成N+半導體區域71-2及N-半導體區域72-2。P+半導體區域73-2及N+半導體區域71-2與多層配線層811接觸。P-半導體區域74-2以覆蓋P+半導體區域73-2之方式配置於P+半導體區域73-2之上方(晶載透鏡62側)，N-半導體區域72-2以覆蓋N+半導體區域71-2之方式配置於N+半導體區域71-2之上方(晶載透鏡62側)。換言之，P+半導體區域73-2及N+半導體區域71-2配置於基板61內之多層配線層811側，N-半導體區域72-2及P-半導體區域74-2配置於基板61內之晶載透鏡62側。又，於N+半導體區域71-2與P+半導體區域73-2間，藉由氧化膜等形成有用以將該等區域分離之分離部75-2。
相鄰之像素51彼此之邊界區域即特定之像素51之信號取出部65-1之N+半導體區域71-1及其鄰接之像素51之信號取出部65-2之N+半導體區域71-2間，亦形成有氧化膜64。
於基板61之與光入射面側(圖36及圖37之上表面)之界面，形成有固定電荷膜66。
如圖36所示，若將針對每個像素而形成於基板61之光入射面側之晶載透鏡62分成於高度方向上於像素內之區域整面厚度均勻升高之升高部821與厚度因像素內之位置而異之曲面部822，則升高部821之厚度形成得薄於曲面部822之厚度。由於升高部821之厚度越厚，傾斜之入射光越容易被像素間遮光膜63反射，故可藉由將升高部821之厚度形成得較薄，而將傾斜之入射光亦引入至基板61內。又，曲面部822之厚度越厚，越能將 入射光聚光於像素中心。
於針對每個像素而形成有晶載透鏡62之基板61之與光入射面側相反側，形成有多層配線層811。換言之，於晶載透鏡62與多層配線層811間，配置有半導體層即基板61。多層配線層811以5層金屬膜M1至M5及其等間之層間絕緣膜812構成。再者，圖36中，由於多層配線層811之5層金屬膜M1至M5中最外側之金屬膜M5位於看不見之場所，故未圖示，但於自與圖36之剖視圖不同之方向之剖視圖之圖37中予以圖示。
如圖37所示，於多層配線層811之與基板61之界面部分之像素邊界區域形成有像素電晶體Tr。像素電晶體Tr為圖31及圖32中表示之傳送電晶體721、重設電晶體723、放大電晶體724及選擇電晶體725之任一者。
多層配線層811之5層金屬膜M1至M5中最接近基板61之金屬膜M1，包含有用以供給電源電源之電源線813、用以對P+半導體區域73-1或73-2施加特定電壓之電壓施加配線814、及反射入射光之構件即反射構件815。圖36之金屬膜M1中，除電源線813及電壓施加配線814以外之配線成為反射構件815，但為避免圖式之繁瑣而省略一部分符號。反射構件815為基於反射入射光之目的而設置之虛設配線，相當於圖28所示之反射構件631。反射構件815以俯視時與電荷檢測部即N+半導體區域71-1及71-2重疊之方式配置於N+半導體區域71-1及71-2之下方。再者，於代替圖28所示之第14實施形態之反射構件631而設置第15實施形態之遮光構件631'之情形時，圖36之反射構件815之部分成為遮光構件631'。
又，金屬膜M1中，為將儲存於N+半導體區域71之電荷向FD722傳送，亦形成連接N+半導體區域71與傳送電晶體721之電荷取出配線(圖36中未圖示)。
再者，於該例中，將反射構件815(反射構件631)與電荷取出配線配置於金屬膜M1之同一層，但未必限定於配置於同一層者。
自基板61側起第2層之金屬膜M2中，形成有例如連接於金屬膜M1之電壓施加配線814之電壓施加配線816、傳輸驅動信號TRG、驅動信號RST、選擇信號SEL、驅動信號FDG等之控制線817、接地線等。又，金屬膜M2中，形成有FD722B或附加電容727A。
自基板61側起之第3層之金屬膜M3中，形成有例如垂直信號線29或屏蔽用之VSS配線等。
自基板61側起之第4層及第5層之金屬膜M4及M5中，形成有例如用以對信號取出部65之電壓施加部即P+半導體區域73-1及73-2，施加特定電壓之MIX0或MIX1之電壓供給線741-1及741-2(圖33、圖34)。
再者，對多層配線層811之5層之金屬膜M1至M5之平面配置，下文參照圖42及圖43進行敍述。
<第9實施形態之複數個像素之剖視構成>
圖38係以不省略多層配線層之形式，就複數個像素表示圖22中表示之第9實施形態之像素構造的剖視圖。
圖22中表示之第9實施形態係於基板61內之像素邊界部分具備自基板61之背面(光入射面)側以特定之深度形成長溝槽(溝)，並埋入遮光膜之分離區域441之像素的構成。
關於包含信號取出部65-1及65-2以及多層配線層811之5層金屬膜M1至M5等之其他構成，與圖36所示之構成同樣。
<第9實施形態之變化例1之複數個像素之剖面構成>
圖39係以不省略多層配線層之形式就複數個像素表示圖23中表示之第9實施形態之變化例1之像素構造的剖視圖。
圖23中表示之第9實施形態之變化例1係於基板61內之像素邊界部分具備貫通基板61全體之分離區域471之像素的構成。
關於包含信號取出部65-1及65-2以及多層配線層811之5層金屬膜M1至M5等之其他構成，與圖36所示之構成同樣。
<第16實施形態之複數個像素之剖面構成>
圖40係以不省略多層配線層之形式就複數個像素表示圖29中表示之 第16實施形態之像素構造的剖視圖。
圖29中表示之第16實施形態係於基板61內之與光入射面相反之面側，即圖中下側之面之內側之中央部分具備P井區域671的構成。又，於P井區域671與N+半導體區域71-1間，藉由氧化膜等形成分離部672-1。同樣地，於P井區域671與N+半導體區域71-2間，亦藉由氧化膜等形成分離部672-2。於基板61下側之面之像素邊界部分亦形成有P井區域671。
關於包含信號取出部65-1及65-2以及多層配線層811之5層金屬膜M1至M5等之其他構成，與圖36所示之構成同樣。
<第10實施形態之複數個像素之剖面構成>
圖41係以不省略多層配線層之形式就複數個像素表示圖24中表示之第10實施形態之像素構造的剖視圖。
圖24中表示之第10實施形態為代替基板61而設置有基板厚較厚之基板501之像素之構成。
關於包含信號取出部65-1及65-2以及多層配線層811之5層金屬膜M1至M5等之其他構成，與圖36所示之構成同樣。
<5層金屬膜M1至M5之平面配置例>
接著，參照圖42及圖43，對圖36至圖41中表示之多層配線層811之5 層金屬膜M1至M5之平面配置例進行說明。
圖42A係表示多層配線層811之5層金屬膜M1至M5中第1層之金屬膜M1之平面配置例。
圖42B係表示多層配線層811之5層金屬膜M1至M5中第2層之金屬膜M2之平面配置例。
圖42C係表示多層配線層811之5層金屬膜M1至M5中第3層之金屬膜M3之平面配置例。
圖43A係表示多層配線層811之5層金屬膜M1至M5中第4層之金屬膜M4之平面配置例。
圖43B係表示多層配線層811之5層金屬膜M1至M5中第5層之金屬膜M5之平面配置例。
再者，圖42A至C及圖43A及B中，以虛線表示像素51之區域、與具有圖11所示之八角形狀之信號取出部65-1及65-2之區域。
圖42A至C及圖43A及B中，圖式之縱向為像素陣列部20之垂直方向，圖式之橫向為像素陣列部20之水平方向。
於多層配線層811之第1層之金屬膜M1，如圖42A所示，形成有反射紅外光之反射構件631。於像素51之區域中，相對信號取出部65-1及65-2各者形成有2片反射構件631，信號取出部65-1之2片反射構件631與信號取出部65-1之2片反射構件631相對於垂直方向對稱形成。
又，水平方向上，於相鄰之像素51之反射構件631之間配置有像素電晶體配線區域831。於像素電晶體配線區域831形成有連接傳送電晶體721、重設電晶體723、放大電晶體724或選擇電晶體725之像素電晶體Tr間之配線。該像素電晶體Tr用之配線亦以2個信號取出部65-1及65-2之中間線(未圖示)為基準，沿垂直方向對稱形成。
又，垂直方向上，於相鄰之像素51之反射構件631間，形成有接地線832、電源線833、接地線834等配線。該等配線亦以2個信號取出部65-1及65-2之中間線為基準，沿垂直方向對稱形成。
如此，第1層之金屬膜M1於像素內之信號取出部65-1側之區域、與信號取出部65-2側之區域對稱配置，於信號取出部65-1與65-2中均等地調整配線負載。藉此，減少信號取出部65-1與65-2之驅動不均。
第1層之金屬膜M1中，藉由在形成於基板61之信號取出部65-1與65-2之下側形成大面積之反射構件631，而使經由晶載透鏡62入射至基板61內，且未於基板61內進行光電轉換而透過基板61之紅外光被反射構件631反射而再度向基板61內入射。藉此，可使於基板61內進行光電轉換之紅 外光之量更多，提高量子效率(QE)即像素51對紅外光之感度。
另一方面，於第1層之金屬膜M1中，於代替反射構件631而於與反射構件631相同之區域配置遮光構件631'之情形時，抑制經由晶載透鏡62自光入射面入射至基板61內，且未於基板61內進行光電轉換而透過基板61之紅外光於配線層散射並入射至附近像素。藉此，可防止於附近像素中誤偵測光。
於多層配線層811之第2層之金屬膜M2，如圖42B所示配置有控制線區域851，該控制線區域851於信號取出部65-1與65-2間之位置，形成有將特定之信號沿水平方向傳輸之控制線841至844等。控制線841至844係例如傳輸驅動信號TRG、驅動信號RST、選擇信號SEL或驅動信號FDG之線。
藉由將控制線區域851配置於2個信號取出部65間，使對信號取出部65-1及65-2各者之影響均等，而可減少信號取出部65-1與65-2之驅動不均。
又，於第2層之金屬膜M2之與控制線區域851不同之特定區域，配置有形成有FD72B或附加電容727A之電容區域852。電容區域852中，藉由將金屬膜M2圖案形成為梳子形狀而構成FD722B或附加電容727A。
藉由將FD722B或附加電容727A配置於第2層之金屬膜M2，可根據 設計上期望之配線電容，自由地配置FD722B或附加電容727A之圖案，從而可提高設計自由度。
於多層配線層811之第3層之金屬膜M3，如圖42C所示，至少形成有將自各像素51輸出之像素信號傳輸至行處理部23之垂直信號線29。為提高像素信號之讀出速度，可對1個像素行配置3條以上之垂直信號線29。又，除垂直信號線29外，亦可配置屏蔽配線，而降低耦合電容。
於多層配線層811之第4層之金屬膜M4及第5層之金屬膜M5，於各像素51之信號取出部65之P+半導體區域73-1及73-2，形成有用以施加特定電壓MIX0或MIX1之電壓供給線741-1及741-2。
圖43A及B所示之金屬膜M4及金屬膜M5係表示採用圖33A中表示之第1配置例之電壓供給線741時之例。
金屬膜M4之電壓供給線741-1經由金屬膜M3及M2連接於金屬膜M1之電壓施加配線814(例如圖36)，電壓施加配線814連接於像素51之信號取出部65-1之P+半導體區域73-1。同樣地，金屬膜M4之電壓供給線741-2經由金屬膜M3及M2連接於金屬膜M1之電壓施加配線814(例如圖36)，電壓施加配線814連接於像素51之信號取出部65-2之P+半導體區域73-2。
金屬膜M5之電壓供給線741-1及741-2連接於像素陣列部20周邊之抽頭驅動部21。金屬膜M4之電壓供給線741-1與金屬膜M5之電壓供給線 741-1於平面區域中於兩者之金屬膜所處之特定位置藉由未圖示之通孔等連接。來自抽頭驅動部21之特定電壓MIX0或MIX1於金屬膜M5之電壓供給線741-1及741-2傳輸，並供給至金屬膜M4之電壓供給線741-1及741-2，且自電壓供給線741-1及741-2經由金屬膜M3及M2供給至金屬膜M1之電壓施加配線814。
藉由將受光元件1設為背面照射型之CAPD，例如如圖43A及B所示，可將用以對各像素51之信號取出部65施加特定電壓MIX0或MIX1之電壓供給線741-1及741-2沿垂直方向配線等可自由地設計驅動配線之配線寬度及佈局。又，亦可實現適於高速驅動之配線或考慮降低負載之配線。
<像素電晶體之平面配置例>
圖44係使圖42A中表示之第1層之金屬膜M1、與形成形成於其之上方之像素電晶體Tr之閘極電極等之多晶矽層重疊的俯視圖。
圖44A係將圖44C之金屬膜M1與圖44B之多晶矽層重疊之俯視圖，圖44B係僅多晶矽層之俯視圖，圖44C係僅金屬膜M1之俯視圖。圖44C之金屬膜M1之俯視圖與圖42A所示之俯視圖相同，但省略陰影線。
如參照圖42A所說明，於各像素之反射構件631間，形成有像素電晶體配線區域831。
於像素電晶體配線區域831，例如如圖44B所示配置對應於信號取出 部65-1及65-2各者之像素電晶體Tr。
圖44B中，以2個信號取出部65-1及65-2之中間線(未圖示)為基準，自接近中間線之側，形成有重設電晶體723A及723B、傳送電晶體721A及721B、切換電晶體728A及728B、選擇電晶體725A及725B以及放大電晶體724A及724B之閘極電極。
連接圖44C所示之金屬膜M1之像素電晶體Tr間之配線亦以2個信號取出部65-1及65-2之中間線(未圖示)為基準，沿垂直方向對稱形成。
如此，將像素電晶體配線區域831內之複數個像素電晶體Tr於信號取出部65-1側之區域與信號取出部65-2側之區域對稱配置，藉此可降低信號取出部65-1與65-2之驅動不均。
<反射構件631之變化例>
接著，參照圖45及圖46，對形成於金屬膜M1之反射構件631之變化例進行說明。
於上述之例中，如圖42A所示，於像素51內之成為信號取出部65周邊之區域，配置有大面積之反射構件631。
相對於此，反射構件631例如如圖45A所示，亦可以格子形狀之圖案配置。如此，藉由以格子形狀之圖案形成反射構件631，可消除圖案異向 性，可降低反射能力之XY異向性。換言之，藉由以格子形狀之圖案形成反射構件631，可降低入射光偏向一部分區域反射，而易於等向反射，故而測距精度提高。
或又，反射構件631例如如圖45B所示，亦可以條紋形狀之圖案配置。如此，由於可藉由以條紋形狀之圖案形成反射構件631而亦將反射構件631之圖案用作配線電容，故可實現將動態範圍擴大至最大限之構成。
再者，圖45B為垂直方向之條紋形狀之例，但亦可設為水平方向之條紋形狀。
或又，反射構件631例如如圖45C所示，亦可僅配置於像素中心區域，更具體而言為2個信號取出部65間。如此，將反射構件631形成於像素中心區域，且不形成於像素端，藉此，可一面獲得利用反射構件631提高像素中心區域之感度之效果，一面抑制傾斜光入射時之向鄰接像素反射的分量，可實現重視抑制串擾之構成。
又，反射構件631例如如圖46A所示，亦可藉由將一部分圖案配置為梳子形狀，而將金屬膜M1之一部分分配至FD722或附加電容727之配線電容。圖46A中，以實線圓包圍之區域861至864內之梳子形狀構成FD722或附加電容727之至少一部分。FD722或附加電容727可適當分配配置於金屬膜M1與金屬膜M2。可將金屬膜M1之圖案平衡性較佳地配置於反射構件631與FD722或附加電容727之電容。
圖46B係表示未配置反射構件631時之金屬膜M1之圖案。為使於基板61內進行光電轉換之紅外光之量更多，提高像素51之感度，較佳為配置反射構件631，但亦可採用不配置反射構件631之構成。
圖45及圖46所示之反射構件631之配置例亦可同樣地應用於遮光構件631'。
<受光元件之基板構成例>
圖1之受光元件1可採用圖47A至C中任一基板構成。
圖47A係表示以1片半導體基板911與其下方之支持基板912構成受光元件1之例。
於該情形時，於上側之半導體基板911形成有對應於上述之像素陣列部20之像素陣列區域951、控制像素陣列區域951之各像素之控制電路952、及包含像素信號之信號處理電路之邏輯電路953。
控制電路952包含有上述之抽頭驅動部21、垂直驅動部22、水平驅動部24等。邏輯電路953包含有進行像素信號之AD轉換處理等之行處理部23、及根據以像素內之2個以上之信號取出部65各者取得之像素信號之比率算出距離的距離算出處理、進行校正處理等之信號處理部31。
或又，受光元件1如圖47B所示，可設為將形成有像素陣列區域951及控制電路952之第1半導體基板921與形成有邏輯電路953之第2半導體基板922積層的構成。再者，第1半導體基板921與第2半導體基板922藉由例如貫通通孔或Cu-Cu金屬耦合而電性連接。
或又，受光元件1如圖47C所示，亦可設為將第1半導體基板931與第2半導體基板932積層之構成，該第1半導體基板931僅形成有像素陣列區域951；該第2半導體基板932形成有將控制各像素之控制電路與處理像素信號之信號處理電路設置於1像素單位或複數個像素之區域單位的區域控制電路954。第1半導體基板931與第2半導體基板932例如藉由貫通通孔或Cu-Cu之金屬耦合而電性連接。
如圖47C之受光元件1，根據以1像素單位或區域單位設置控制電路與信號處理電路之構成，可針對每個分割控制單位設定最佳之驅動時序或增益，可不拘於距離或反射率取得最佳化之距離資訊。又，由於可僅驅動一部分區域而非像素陣列區域951之整面，故亦可根據動作模式抑制消耗電力。
<像素電晶體周邊之雜訊對策例>
且說，於像素陣列部20中沿水平方向排列之像素51之邊界部，如圖37之剖視面所示，配置有重設電晶體723、放大電晶體724、及選擇電晶體725等之像素電晶體Tr。
若更詳細地圖示圖37所示之像素邊界部之像素電晶體配置區域，則如圖48所示，重設電晶體723、放大電晶體724、及選擇電晶體725等像素電晶體Tr形成於基板61之正面側上所形成之P井區域1011。
P井區域1011相對於形成於信號取出部65之N+半導體區域71周圍之STI(Shallow Trench Isolation：淺溝渠隔離)等氧化膜64，沿平面方向離開特定間隔而形成。又，於基板61之背面側界面，形成有兼作像素電晶體Tr之閘極絕緣膜之氧化膜1012。
此時，於基板61之背面側界面，於氧化膜64與P井區域1011間之間隙區域1013，藉由氧化膜1012中之正電荷形成之電位而易於儲存電子，於無電子排出機構之情形時，電子溢出擴散並被收集於N型半導體區域而成為雜訊。
因此，如圖49A所示，將P井區域1021沿平面方向延伸形成至與鄰接之氧化膜64接觸，以基板61之背面側界面不存在間隙區域1013之方式形成。藉此，由於可防止將電子儲存於圖48所示之間隙區域1013，故可抑制雜訊。P井區域1021之雜質濃度以高於光電轉換區域即基板61之P型半導體區域1022而形成。
或又，如圖49B所示，亦可將形成於信號取出部65之N+半導體區域71周圍之氧化膜1032沿平面方向延伸形成至P井區域1031，藉此，以於基板61之背面側界面中不存在間隙區域1013之方式形成。於該情形時，P井 區域1031內之重設電晶體723、放大電晶體724、選擇電晶體725等像素電晶體Tr間亦以氧化膜1033元件分離。氧化膜1033例如以STI形成，且可以與氧化膜1032同一步驟形成。
根據圖49A或B之構成，於基板61之背面側界面，由於可藉由使像素之邊界部之絕緣膜(氧化膜64、氧化膜1032)與P井區域(P井區域1021、P井區域1031)相接而消除間隙區域1013，故可防止電子儲存而抑制雜訊。圖49A或B之構成亦可應用於本說明書記載之任意實施形態。
或，於設為仍然保留間隙區域1013之構成之情形時，可藉由採用圖50或圖51所示之構成而抑制於間隙區域1013中產生之電子之儲存。
圖50係表示於1像素2維配置具有2個信號取出部65-1及65-2之2抽頭之像素51之俯視圖中之氧化膜64、P井區域1011及間隙區域1013的配置。
於2維配置之像素間未以STI或DTI(Deep Trench Isolation：深溝渠隔離)分離之情形時，P井區域1011如圖50所示，與行方向排列之複數個像素相連而形成為行狀。
在配置於像素陣列部20之有效像素區域1051外側之無效像素區域1052內之像素51之間隙區域1013，設置有N型擴散層1061作為排出電荷之汲極，而可將電子排出至該N型擴散層1061。N型擴散層1061形成於基板61之背面側界面，且對N型擴散層1061施加GND(0V)或正電壓。各像 素51之間隙區域1013中產生之電子向無效像素區域1052內之N型擴散層1061沿垂直方向(行方向)移動，且被像素行共用之N型擴散層1061收集，因而可抑制雜訊。
另一方面，如圖51所示，於藉由使用STI或DTI等之像素分離部1071分離像素間之情形時，可於各像素51之間隙區域1013設置N型擴散層1061。藉此，由於各像素51之間隙區域1013中產生之電子自N型擴散層1061排出，故可抑制雜訊。圖50及圖51之構成亦可應用於本說明書記載之任意實施形態。
<有效像素區域周邊之雜訊>
接著，進而對有效像素區域周邊之電荷排出進行說明。
於與有效像素區域鄰接之外周部存在例如配置有遮光像素之遮光像素區域。
如圖52所示，遮光像素區域之遮光像素51X中，與有效像素區域之像素51同樣地形成有信號取出部65等。又，於遮光像素區域之遮光像素51X，將像素間遮光膜63形成於像素區域整面，而成為光不入射之構造。又，遮光像素51X中，多數情況下不施加驅動信號。
另一方面，於與有效像素區域鄰接之遮光像素區域中，來自透鏡之斜入射光、來自像素間遮光膜63之繞射光、來自多層配線層811之反射光 入射而產生光電子。由於產生之光電子無排出目的地，故儲存於遮光像素區域，並藉由濃度梯度擴散至有效像素區域與信號電荷混合而成為雜訊。該有效像素區域周邊之雜訊成為所謂之邊框不均。
因此，作為於有效像素區域周邊產生之雜訊之對策，受光元件1可將圖53A至D之任一者之電荷排出區域1101設置於有效像素區域1051之外周。
圖53A至D係表示設置於有效像素區域1051之外周之電荷排出區域1101之構成例的俯視圖。
圖53A至D之任一者中，均在配置於基板61之中央部之有效像素區域1051之外周設置有電荷排出區域1101，且進而於電荷排出區域1101之外側設置有OPB區域1102。電荷排出區域1101為內側虛線之矩形與外側虛線之矩形間標註陰影線之區域。OPB區域1102係配置有將像素間遮光膜63形成於區域整面，且與有效像素區域之像素51同樣驅動而檢測黑位準信號的OPB像素。圖53A至D中，標註灰色之區域表示藉由形成有像素間遮光膜63而遮光的區域。
圖53A之電荷排出區域1101以配置有開口像素之開口像素區域1121與配置有遮光像素51X之遮光像素區域1122構成。開口像素區域1121之開口像素為具有與有效像素區域1051之像素51相同之像素構造，且進行特定驅動之像素。遮光像素區域1122之遮光像素51X為除像素間遮光膜63形 成於像素區域整面之點外，具有與有效像素區域1051之像素51相同之像素構造，且進行特定之驅動的像素。
開口像素區域1121於有效像素區域1051之外周四邊之各行或各列具有1像素以上之像素行或像素列。遮光像素區域1122亦於開口像素區域1121之外周四邊之各行或各列具有1像素以上之像素行或像素列。
圖53B之電荷排出區域1101以配置有遮光像素51X之遮光像素區域1122及配置有N型擴散層之N型區域1123構成。
圖54係以遮光像素區域1122與N型區域1123構成電荷排出區域1101時之剖視圖。
N型區域1123係由像素間遮光膜63將其區域整面遮光，且於基板61之P型半導體區域1022內，代替信號取出部65而形成高濃度之N型半導體區域即N型擴散層1131的區域。對N型擴散層1131，自多層配線層811之金屬膜M1始終或間歇性施加0V或正電壓。N型擴散層1131例如可形成於N型區域1123之P型半導體區域1022全域，且俯視時形成為連續之大致環狀，亦可部分形成於N型區域1123之P型半導體區域1022，且俯視時將複數個N型擴散層1131分散配置成大致環狀。
返回至圖53B，遮光像素區域1122於有效像素區域1051之外周四邊之各行或各列，具有1像素以上之像素行或像素列。N型區域1123亦於遮 光像素區域1122之外周四邊之各行或各列具有特定之行寬或列寬。
圖53C之電荷排出區域1101以配置有遮光像素之遮光像素區域1122構成。遮光像素區域1122於有效像素區域1051外周之四邊之各行或各列具有1像素以上之像素行或像素列。
圖53D之電荷排出區域1101以配置有開口像素之開口像素區域1121及配置有N型擴散層之N型區域1123構成。
開口像素區域1121之開口像素及遮光像素區域1122之遮光像素51X進行之特定之驅動，只要為包含對像素之N型半導體區域始終或間歇地施加正電壓之動作者即可，較佳為於依據有效像素區域1051之像素51之時序，與像素51之驅動同樣地，對像素電晶體與P型半導體區域或N型半導體區域施加驅動信號之動作。
圖53A至D所示之電荷排出區域1101之構成例係一例，且不限定於該等例。電荷排出區域1101只要為具備進行特定驅動之開口像素、進行特定驅動之遮光像素、具有始終或間歇地施加0V或正電壓之N型擴散層之N型區域之任一者的構成即可。因此，例如可使開口像素、遮光像素、N型區域混存於1個像素行或像素列，亦可於有效像素區域之周邊四邊之像素列或像素行，配置開口像素、遮光像素、或N型區域之不同種類。
如此，於有效像素區域1051之外周，設置電荷排出區域1101，藉此 可抑制於有效像素區域1051以外儲存電子，可抑制自有效像素區域1051外側擴散至有效像素區域1051之光電荷被加於信號電荷而導致雜訊產生。
又，藉由將電荷排出區域1101設置於OPB區域1102之近前側，可防止有效像素區域1051外側之遮光區域中產生之光電子擴散至OPB區域1102，因此可防止將雜訊加於黑位準信號。圖53A至D所示之構成亦可應用於本說明書記載之任意實施形態。
<第18實施形態>
接著，參照圖55，對於具有光電轉換區域之基板61配置像素電晶體時之電流之流動進行說明。
像素51中，藉由對2個信號取出部65之P+半導體區域73施加例如1.5V之正電壓或0V之電壓而於2個P+半導體區域73間產生電場，而使電流自施加1.5V之P+半導體區域73流動至施加0V之P+半導體區域73。然而，由於形成於像素邊界部之P井區域1011亦為GND(0V)，故不僅於2個信號取出部65間流動之電流，如圖55A所示，電流亦自施加1.5V之P+半導體區域73流動至P井區域1011。
圖55B係表示圖42A所示之像素電晶體配線區域831之配置的俯視圖。
信號取出部65之面積可藉由佈局變更而縮小，相對於此，像素電晶體配線區域831之面積由1個像素電晶體之專有面積與像素電晶體之數量及配線面積決定，因此，難以僅靠在佈局設計上設法來縮小面積。因此，若欲縮小像素51之面積，則像素電晶體配線區域831之面積成為主要之限制要因。為維持感測器之光學尺寸，且高解像度化，必須縮小像素尺寸，但像素電晶體配線區域831之面積成為限制。又，當維持像素電晶體配線區域831之面積並且縮小像素51之面積時，圖55B中，於以虛線箭頭表示之像素電晶體配線區域831流動之電流路徑縮短，電阻降低，電流增加。因此，像素51之面積縮小關係到消耗電力之增加。
<像素之構成例>
因此，如圖56所示，亦可採用將受光元件1設為積層2片基板之積層構造，且於與具有光電轉換區域之基板不同之基板，配置所有像素電晶體之構成。
圖56係第18實施形態之像素之剖視圖。
圖56係與上述之圖36等同樣，表示相當於圖11之B-B'線之複數個像素之剖視圖。
圖56中，對與圖36所示之第14實施形態之複數個像素之剖視圖對應之部分標註同一符號，並適當省略其之部分說明。
圖56之第18實施形態中，受光元件1將基板1201與基板1211之2片基板積層而構成。基板1201對應於圖36所示之第14實施形態之基板61，例如，以具有P型半導體區域1204作為光電轉換區域之矽基板等構成。基板1211亦以矽基板等構成。
再者，具有光電轉換區域之基板1201除以矽基板等構成外，亦可以例如GaAs、InP、GaSb等化合物半導體、Ge等狹帶隙半導體、塗佈有有機光電轉換膜之玻璃基板或塑製基板構成。於以化合物半導體構成基板1201之情形時，可期待直接轉移型能帶構造之量子效率之提高、感度提高、基板薄膜化之感測器之低矮化。又，由於電子之移動率提高，故可提高電子收集效率，由於電洞之移動率較低，故可降低消耗電力。於以窄帶隙半導體構成基板1201之情形時，可期待窄帶隙之近紅外區域之量子效率提高、感度提高。
基板1201與基板1211以基板1201之配線層1202與基板1211之配線層1212相向之形式貼合。且，基板1201側之配線層1202之金屬配線1203與基板1211側之配線層1212之金屬配線1213藉由例如Cu-Cu接合而電性連接。再者，配線層相互之電性連接不限定於Cu-Cu接合，亦可為例如Au-Au接合或Al-Al接合等同種金屬接合，Cu-Au接合、Cu-Al接合或Au-Al接合等異種金屬接合等。又，可進而於基板1201之配線層1202或基板1211之配線層1212之任一者設置第14實施形態之反射構件631或第15實施形態之遮光構件631'。
具有光電轉換區域之基板1201與上述之第1至第17實施形態之基板61之不同點在於，未於基板1201形成重設電晶體723、放大電晶體724及選擇電晶體725等所有之像素電晶體Tr。
圖56之第18實施形態中，重設電晶體723、放大電晶體724及選擇電晶體725等像素電晶體Tr形成於圖中下方之基板1211側。圖56中，雖圖示有重設電晶體723、放大電晶體724及選擇電晶體725，但傳送電晶體721亦形成於基板1211之未圖示之區域。
於基板1211與配線層1212間，形成有兼作像素電晶體之閘極絕緣膜之絕緣膜(氧化膜)1214。
因此，雖省略圖示，但於相當於圖11之A-A'線之剖視圖觀察第18實施形態之像素之情形時，圖37中形成於像素邊界部之像素電晶體Tr未形成於基板1201。
若使用圖31所示之像素51之等效電路，表示配置於基板1201與基板1211各者之元件，則如圖57所示，作為電壓施加部之P+半導體區域73、及作為電荷檢測部之N+半導體區域71形成於基板1201，傳送電晶體721、FD722、重設電晶體723、放大電晶體724及選擇電晶體725形成於基板1211。
若根據圖47表示第18實施形態之受光元件1，則如圖58所示，受光元 件1係積層基板1201與基板1211而構成。
於基板1201之像素陣列區域1231，自圖47C所示之像素陣列區域951形成除去傳送電晶體721、FD722、重設電晶體723、放大電晶體724及選擇電晶體725之部分。
於基板1211之區域控制電路1232，除圖47C所示之區域控制電路954外，亦形成有像素陣列部20之各像素之傳送電晶體721、FD722、重設電晶體723、放大電晶體724及選擇電晶體725。圖1所示之抽頭驅動部21、垂直驅動部22、行處理部23、水平驅動部24、系統控制部25、信號處理部31及資料儲存部32亦形成於基板1211。
圖59係表示授受電壓MIX之基板1201及基板1211間之電性接合部即MIX接合部、與授受信號電荷DET之基板1201及基板1211間之電性接合部即DET接合部的俯視圖。再者，圖59中，為避免圖式之繁瑣，省略MIX接合部1251與DET接合部1252之符號之一部分。
如圖59所示，用以供給電壓MIX之MIX接合部1251與用以取得信號電荷DET之DET接合部1252之各者設置於例如每個像素51。於該情形時，電壓MIX及信號電荷DET以像素單位於基板1201與基板1211間交接。
或又，如圖60所示，用以取得信號電荷DET之DET接合部1252可於像素區域內以像素單位設置，但用以供給電壓MIX之MIX接合部1251設 置於像素陣列部20外側之周邊部1261。周邊部1261中，自基板1211供給之電壓MIX經由基板1201中沿垂直方向配線之電壓供給線1253供給至各像素51之電壓施加部即P+半導體區域73。如此，關於供給電壓MIX之MIX接合部1251，可藉由於複數個像素共通化而減少基板全體中之MIX接合部1251之數量，而易於實現像素尺寸或晶片尺寸之微細化。
再者，圖60之例係沿垂直方向配線電壓供給線，且於像素行共通化之例，但亦可沿水平方向配線電壓供給線1253，且於像素列共通化。
又，上述之第18實施形態中，已對藉由Cu-Cu接合將基板1201與基板1211之電性接合電性連接之例進行說明，但亦可使用其他之電性連接方法，例如TCV(Through Chip Via：晶片通孔)或使用微凸塊之凸塊接合等。
根據上述之第18實施形態，藉由基板1201與基板1211之積層構造構成受光元件1，且於與具有P型半導體區域1204作為光電轉換區域之基板1201不同之基板1211，配置有進行作為電荷檢測部之N+半導體區域71之信號電荷DET之讀出動作的所有像素電晶體，即傳送電晶體721、重設電晶體723、放大電晶體724及選擇電晶體725。藉此，可解決參照圖55說明之問題。
即，像素51之面積可不拘於像素電晶體配線區域831之面積而縮小，且無須變更光學尺寸而可高解像度化。又，由於避免自信號取出部65向像 素電晶體配線區域831之電流增加，故亦可降低消耗電力。
<第19實施形態>
接著，對第19實施形態進行說明。
為提高CAPD感測器之電荷分離效率Cmod，必須增強作為電壓施加部之P+半導體區域73或P-半導體區域74之電位。尤其，於必須高感度地檢測如紅外光般之長波長光之情形時，如圖61所示，必須將P-半導體區域74擴大至半導體層之較深位置，或將施加之正電壓提高至高於電壓VA1之電壓VA2。於該情形時，因電壓施加部間之低電阻化而易於流動電流Imix，故消耗電流增大成為問題。又，於為提高解像度而將像素尺寸微細化之情形時，因電壓施加部間之距離縮短而低電阻化，故消耗電流增大成為問題。
<第19實施形態之第1構成例>
圖62A係第19實施形態之第1構成例之像素之俯視圖，圖62B係第19實施形態之第1構成例之像素之剖視圖。
圖62A係圖62B之B-B'線之俯視圖，圖62B係圖62A之A-A'線之剖視圖。
再者，圖62中，僅表示形成於像素51之基板61之部分，例如，形成於光入射面側之晶載透鏡62或形成於光入射面相反側之多層配線層811等 之圖示予以省略。省略圖示之部分可與上述之其他實施形態同樣地構成。例如，可於光入射面之相反側之多層配線層811設置反射構件631或遮光構件631'。
第19實施形態之第1構成例中，於基板61之光電轉換區域即P型半導體區域1301之特定位置，形成有作為施加特定電壓MIX0之電壓施加部發揮功能之電極部1311-1與作為施加特定電壓MIX1之電壓施加部發揮功能的電極部1311-2。
電極部1311-1以埋入至基板61之P型半導體區域1301內之埋入部1311A-1與突出於基板61之第1面1321之上部的突出部1311B-1構成。
電極部1311-2亦同樣，以埋入至基板61之P型半導體區域1301內之埋入部1311A-2與突出於基板61之第1面1321之上部的突出部1311B-2構成。電極部1311-1及1311-2以例如鎢(W)、鋁(Al)、銅(Cu)等金屬材料、矽或多晶矽等導電性材料形成。
如圖62A所示，平面形狀形成為圓形之電極部1311-1(之埋入部1311A-1)與電極部1311-2(之埋入部1311A-2)以像素之中心點為對稱點而點對稱地配置。
於電極部1311-1之外周(周圍)，形成有作為電荷檢測部發揮功能之N+半導體區域1312-1，於電極部1311-1與N+半導體區域1312-1間，插入 有絕緣膜1313-1與電洞濃度強化層1314-1。
同樣地，於電極部1311-2之外周(周圍)，形成有作為電荷檢測部發揮功能之N+半導體區域1312-2，於電極部1311-2與N+半導體區域1312-2間，插入有絕緣膜1313-2與電洞濃度強化層1314-2。
電極部1311-1及N+半導體區域1312-1構成上述之信號取出部65-1，電極部1311-2及N+半導體區域1312-2構成上述之信號取出部65-2。
電極部1311-1於基板61內如圖62B所示，由絕緣膜1313-1覆蓋，且該絕緣膜1313-1由電洞濃度強化層1314-1覆蓋。電極部1311-2、絕緣膜1313-2及電洞濃度強化層1314-2之關係亦同樣。
絕緣膜1313-1及1313-2例如以氧化膜(SiO2)等構成，且以與形成於基板61之第1面1321上之絕緣膜1322同一步驟形成。再者，於基板61之與第1面1321相反側之第2面1331上，亦形成有絕緣膜1332。
電洞濃度強化層1314-1及1314-2以P型半導體區域構成，且以例如離子注入法、固相擴散法、電漿摻雜法等形成。
以下，於無須特別區分電極部1311-1及電極部1311-2之情形時，亦簡稱為電極部1311，於無須特別區分N+半導體區域1312-1及N+半導體區域1312-2之情形時，亦簡稱為N+半導體區域1312。
又，於無須特別區分電洞濃度強化層1314-1及電洞濃度強化層1314-2之情形時，亦簡稱為電洞濃度強化層1314，於無須特別區分絕緣膜1313-1及絕緣膜1313-2之情形時，亦簡稱為絕緣膜1313。
可按照以下之程序形成電極部1311、絕緣膜1313及電洞濃度強化層1314。首先，對基板61之P型半導體區域1301，自第1面1321側進行蝕刻，藉此至特定之深度形成溝。接著，於形成之溝之內周，藉由離子注入法、固相擴散法、電漿摻雜法等形成電洞濃度強化層1314，其後形成絕緣膜1313。接著，於絕緣膜1313之內部埋入導電性材料，藉此形成埋入部1311A。其後，於基板61之第1面1321上之整面，形成金屬材料等導電性材料，其後藉由蝕刻僅保留電極部1311之上部，藉此形成突出部1311B-1。
構成為電極部1311之深度成為至少深於電荷檢測部即N+半導體區域1312之位置，但較佳構成為成為深於基板61之一半之位置。
根據如上構成之第19實施形態之第1構成例之像素51，於基板61之深度方向形成溝，藉由利用導電性材料埋入之電極部1311，可對在基板61之深度方向之較廣區域中進行光電轉換之電荷，獲得電荷之分配效果，因此，可提高對長波長光之電荷分離效率Cmod。
又，藉由設為由絕緣膜1313覆蓋電極部1311之外周部之構造，抑制 於電壓施加部間流動之電流，因而可降低消耗電流。或，於以相同之消耗電流進行比較之情形時，可對電壓施加部施加高電壓。再者，由於即便縮短電壓施加部間之距離亦可抑制消耗電流，故可藉由將像素尺寸微細化來增加像素數而高解像度化。
再者，於第19實施形態之第1構成例中，電極部1311之突出部1311B可省略，但藉由設置突出部1311B，增強與基板61垂直之方向之電場，而易於聚集電荷。
又，於欲提高施加電壓之調變率，進一步提高電荷分離效率Cmod之情形時，可省略電洞濃度強化層1314。於設置有電洞濃度強化層1314之情形時，可抑制因形成溝之蝕刻時之損傷或污染物質引起之產生電子。
第19實施形態之第1構成例係基板61之第1面1321及第2面1331之任一者皆可為光入射面，且可為背面照射型及正面照射型之任一者，但較佳為背面照射型。
<第19實施形態之第2構成例>
圖63A係第19實施形態之第2構成例之像素之俯視圖，圖63B係第19實施形態之第2構成例之像素之剖視圖。
圖63A係圖63B之B-B'線之俯視圖，圖63B係圖63A之A-A'線之俯視圖。
再者，圖63之第2構成例中，對與圖62對應之部分標註同一符號，且著眼於與圖62之第1構成例不同之部分進行說明，而適當省略共通之部分之說明。
圖63之第2構成例中，不同點在於電極部1311之埋入部1311A貫通半導體層即基板61，其他之點皆共通。電極部1311之埋入部1311A自基板61之第1面1321形成至第2面1331，於電極部1311之外周部形成有絕緣膜1313與電洞濃度強化層1314。關於未形成作為電荷檢測部之N+半導體區域1312之側之第2面1331，由絕緣膜1332覆蓋整面。
如該第2構成例，可構成為作為電壓施加部之電極部1311之埋入部1311A貫通基板61。即便於該情形時，由於可對在相對於基板61之深度方向之較廣區域中進行光電轉換之電荷獲得電荷分配效果，故可提高對長波長光之電荷分離效率Cmod。
又，藉由設為由絕緣膜1313覆蓋電極部1311之外周部之構造，而抑制於電壓施加部間流動之電流，因而可降低消耗電流。或又，於以相同之消耗電流進行比較之情形時，可對電壓施加部施加高電壓。再者，由於即便縮短電壓施加部間之距離亦可抑制消耗電流，故可藉由將像素尺寸微細化來增加像素數而高解像度化。
第19實施形態之第2構成例係基板61之第1面1321及第2面1331之任 一者皆可為光入射面，且可為背面照射型及正面照射型之任一者，但較佳為背面照射型。
<平面形狀之其他例>
上述之第19實施形態之第1構成例及第2構成例係將電壓施加部即電極部1311與電荷檢測部即N+半導體區域1312之平面形狀形成為圓形。
然而，電極部1311與N+半導體區域1312之平面形狀並非限定於圓形者，亦可為圖11所示之八角形、或圖12所示之長方形、或正方形等形狀。又，配置於1像素之信號取出部65(抽頭)之個數不限定於2個，亦可為圖17所示之4個等。
圖64A至C係相當於圖62B之B-B'線之俯視圖，且表示信號取出部65之個數為2個，構成信號取出部65之電極部1311與N+半導體區域1312之平面形狀為圓形以外之形狀時的例。
圖64A係電極部1311與N+半導體區域1312之平面形狀為垂直方向較長之縱長之長方形的例。
圖64A中，電極部1311-1與電極部1311-2以像素之中心點為對稱點，點對稱地配置。又，電極部1311-1與電極部1311-2對向配置。形成於電極部1311之外周之絕緣膜1313、電洞濃度強化層1314、及N+半導體區域1312之形狀及位置關係亦與電極部1311同樣。
圖64B係電極部1311與N+半導體區域1312之平面形狀為L字形之例。
圖64C係電極部1311與N+半導體區域1312之平面形狀為梳子形之例。
圖64B及C中，電極部1311-1與電極部1311-2亦以像素之中心點為對稱點，點對稱地配置。又，電極部1311-1與電極部1311-2對向配置。形成於電極部1311之外周之絕緣膜1313、電洞濃度強化層1314、及N+半導體區域1312之形狀及位置關係亦同樣。
圖65A至C係相當於圖62B之B-B'線之俯視圖，且表示信號取出部65之個數為4個，構成信號取出部65之電極部1311與N+半導體區域1312之平面形狀為圓形以外之形狀時的例。
圖65A係電極部1311與N+半導體區域1312之平面形狀為垂直方向較長之縱長之長方形的例。
圖65A中，縱長之電極部1311-1至1311-4沿水平方向以特定之間隔配置，且以像素之中心點為對稱點而點對稱地配置。又，電極部1311-1及1311-2與電極部1311-3及1311-4對向配置。
電極部1311-1與電極部1311-3藉由配線1351電性連接，構成例如施加電壓MIX0之信號取出部65-1(第1抽頭TA)之電壓施加部。N+半導體區域1312-1與N+半導體區域1312-3藉由配線1352電性連接，且構成檢測信號電荷DET1之信號取出部65-1(第1抽頭TA)之電荷檢測部。
電極部1311-2與電極部1311-4藉由配線1353電性連接，構成例如施加電壓MIX1之信號取出部65-2(第2抽頭TB)之電壓施加部。N+半導體區域1312-2與N+半導體區域1312-4藉由配線1354電性連接，且構成檢測信號電荷DET2之信號取出部65-2(第2抽頭TB)之電荷檢測部。
因此，換言之，圖65A之配置中，平面形狀為矩形之信號取出部65-1之電壓施加部及電荷檢測部之組，與平面形狀為矩形之信號取出部65-2之電壓施加部及電荷檢測部之組沿水平交替配置。
形成於電極部1311外周之絕緣膜1313及電洞濃度強化層1314之形狀及位置關係亦同樣。
圖65B係電極部1311與N+半導體區域1312之平面形狀為正方形之例。
圖65B之配置中，平面形狀為矩形之信號取出部65-1之電壓施加部及電荷檢測部之組，對向配置於像素51之對角方向，平面形狀為矩形之信號取出部65-2之電壓施加部及電荷檢測部之組，對向配置於與信號取出部 65-1不同之對角方向。
圖65C係電極部1311與N+半導體區域1312之平面形狀為三角形之例。
圖65C之配置中，平面形狀為三角形之信號取出部65-1之電壓施加部及電荷檢測部之組，對向配置於像素51之第1方向(水平方向)，平面形狀為三角形之信號取出部65-2之電壓施加部及電荷檢測部之組，對向配置於與第1方向正交，且與信號取出部65-1不同之第2方向(垂直方向)。
即便於圖65B及C中，在4個電極部1311-1至1311-4以像素之中心點為對稱點而點對稱地配置之點，電極部1311-1與電極部1311-3藉由配線1351電性連接之點，N+半導體區域1312-1與N+半導體區域1312-3藉由配線1352電性連接之點，電極部1311-2與電極部1311-4藉由配線1353電性連接之點，N+半導體區域1312-2與N+半導體區域1312-4藉由配線1354電性連接之點上亦同樣。形成於電極部1311外周之絕緣膜1313及電洞濃度強化層1314之形狀及位置關亦與電極部1311同樣。
<第19實施形態之第3構成例>
圖66A係第19實施形態之第3構成例之像素之俯視圖，圖66B係第19實施形態之第3構成例之像素之剖視圖。
圖66A係圖66B之B-B'線之俯視圖，圖66B係圖66A之A-A'線之剖視 圖。
再者，圖66之第3構成例中，關於與圖62之第1構成例對應之部分，標註同一符號，著眼於與圖62之第1構成例不同之部分進行說明，適當省略共通之部分之說明。
圖62之第1構成例及圖63之第2構成例中，電壓施加部即電極部1311與電荷檢測部即N+半導體區域1312配置於與基板61相同之平面側，即第1面1321側之周圍(附近)。
相對於此，圖66之第3構成例中，電壓施加部即電極部1311配置於與形成有電荷檢測部即N+半導體區域1312之基板61之第1面1321相反側之平面側，即第2面1331側。電極部1311之突出部1311B形成於基板61之第2面1331之上部。
又，電極部1311配置於俯視時與N+半導體區域呈中心位置重疊之位置。圖66之例係電極部1311與N+半導體區域1312之圓形之平面區域完全一致之例，但亦可未必完全一致，只要中心位置重疊，則亦可為任一者之平面區域較大。又，即便中心位置亦不完全一致，只要為可視為大致一致之範圍即可。
第3構成例除電極部1311與N+半導體區域1312之位置關係以外皆與上述之第1構成例同樣。如該第3構成例，作為電壓施加部之電極部1311 之埋入部1311A形成至與形成有電極部1311之第2面1331相反側之第1面1321上所形成之電荷檢測部即N+半導體區域1312附近之較深位置。於該情形時，由於對在相對於基板61之深度方向之較廣區域進行光電轉換之電荷獲得電荷分配效果，故可提高對長波波長之電荷分離效率Cmod。
又，藉由設為以絕緣膜1313覆蓋電極部1311之外周部之構造，抑制於電壓施加部間流動之電流，故可降低消耗電流。或，於以相同之消耗電流進行比較之情形時，可將高電壓施加於電壓施加部。再者，由於即便縮短電壓施加部間之距離亦可抑制消耗電流，故可藉由將像素尺寸微細化來增加像素數而高解像度化。
第19實施形態之第3構成例係基板61之第1面1321及第2面1331之任一面皆可為光入射面，且可為背面照射型及正面照射型之任一者，但較佳為背面照射型。於以背面照射型構成第3構成例之情形時，第2面1331成為形成有晶載透鏡62之側之面，例如，如圖60所示，可將對電極部1311供給施加電壓之電壓供給線1253沿像素陣列部20之垂直方向配線，且於像素陣列部20外側之周邊部1261藉由貫通基板61之貫通電極而連接於表面側之配線。
<平面形狀之其他例>
上述之第19實施形態之第3構成例中，電壓施加部即電極部1311與電荷檢測部即N+半導體區域1312之平面形狀形成為圓形。
然而，電極部1311與N+半導體區域1312之平面形狀並非限定於圓形者，亦可為圖11所示之八角形、圖12所示之長方形、或正方形等形狀。又，配置於1像素之信號取出部65(抽頭)之個數不限定於2個，亦可為如圖17所示之4個等。
圖67A至C係相當於圖66B之B-B'線之俯視圖，且係表示信號取出部65之個數為2個，構成信號取出部65之電極部1311與N+半導體區域1312之平面形狀為圓形以外之形狀時的例。
圖67A係電極部1311與N+半導體區域1312之平面形狀為垂直方向較長之縱長之長方形的例。
圖67A中，電荷檢測部即N+半導體區域1312-1與N+半導體區域1312-2以像素之中心點為對稱點，點對稱地配置。又，N+半導體區域1312-1與N+半導體區域1312-2對向配置。配置於與N+半導體區域1312之形成面相反側之第2面1331側之電極部1311或形成於電極部1311外周之絕緣膜1313及電洞濃度強化層1314之形狀及位置關係亦與N+半導體區域1312同樣。
圖67B係電極部1311與N+半導體區域1312之平面形狀為L字形之例。
圖67C係電極部1311與N+半導體區域1312之平面形狀為梳子形之 例。
圖67B及C中，N+半導體區域1312-1與N+半導體區域1312-2以像素之中心點為對稱點，點對稱地配置。又，N+半導體區域1312-1與N+半導體區域1312-2對向配置。配置於與N+半導體區域1312之形成面相反側之第2面1331側之電極部1311、或形成於電極部1311之外周之絕緣膜1313及電洞濃度強化層1314之形狀及位置關係亦與N+半導體區域1312同樣。
圖68A至C係相當於圖66B之B-B'線之俯視圖，且表示信號取出部65之個數為4個，構成信號取出部65之電極部1311與N+半導體區域1312之平面形狀為圓形以外之形狀時的例。
圖68A係電極部1311與N+半導體區域1312之平面形狀為垂直方向較長之縱長之長方形的例。
圖68A中，縱長之N+半導體區域1312-1至1312-4沿水平方向以特定之間隔配置，且以像素之中心點為對稱點而點對稱地配置。又，N+半導體區域1312-1及1312-2與N+半導體區域1312-3及1312-4對向配置。
形成於第2面1331側之未圖示之電極部1311-1與電極部1311-3藉由配線1351電性連接，構成例如施加電壓MIX0之信號取出部65-1(第1抽頭TA)之電壓施加部。N+半導體區域1312-1與N+半導體區域1312-3藉由配線1352電性連接，且構成檢測信號電荷DET1之信號取出部65-1(第1抽頭 TA)之電荷檢測部。
形成於第2面1331側之未圖示之電極部1311-2與電極部1311-4藉由配線1353電性連接，構成例如施加電壓MIX1之信號取出部65-2(第2抽頭TB)之電壓施加部。N+半導體區域1312-2與N+半導體區域1312-4藉由配線1354電性連接，且構成檢測信號電荷DET2之信號取出部65-2(第2抽頭TB)之電荷檢測部。
因此，換言之，圖68A之配置中，平面形狀為矩形之信號取出部65-1之電壓施加部及電荷檢測部之組，與平面形狀為矩形之信號取出部65-2之電壓施加部及電荷檢測部之組沿水平交替配置。
形成於電極部1311外周之絕緣膜1313及電洞濃度強化層1314之形狀及位置關係亦同樣。
圖68B係電極部1311與N+半導體區域1312之平面形狀為正方形之例。
圖68B之配置中，平面形狀為矩形之信號取出部65-1之電壓施加部及電荷檢測部之組，對向配置於像素51之對角方向，平面形狀為矩形之信號取出部65-2之電壓施加部及電荷檢測部之組對向配置於與信號取出部65-1不同之對角方向。
圖68C係電極部1311與N+半導體區域1312之平面形狀為三角形之例。
圖68C之配置中，平面形狀為三角形之信號取出部65-1之電壓施加部及電荷檢測部之組沿第1方向(水平方向)對向配置，平面形狀為三角形之信號取出部65-2之電壓施加部及電荷檢測部之組，對向配置於與第1方向正交，且與信號取出部65-1不同之第2方向(垂直方向)。
即便於68B及C中，4個電極部1311-1至1311-4以像素之中心點為對稱點而點對稱地配置之點，電極部1311-1與電極部1311-3藉由配線1351電性連接之點，N+半導體區域1312-1與N+半導體區域1312-3藉由配線1352電性連接之點，電極部1311-2與電極部1311-4藉由配線1353電性連接之點，N+半導體區域1312-2與N+半導體區域1312-4藉由配線1354電性連接之點上亦同樣。形成於電極部1311外周之絕緣膜1313及電洞濃度強化層1314之形狀及位置關係亦與電極部1311同樣。
<配線佈局之另一例>
就於上述之圖31及圖32之像素電路或圖42之金屬膜M3之例中，對應於2個信號取出部65(2個抽頭TA及TB)而於1個像素行配置2條垂直信號線29之構成進行說明。
然而，亦可設為例如於1個像素行配置4條垂直信號線29，且同時輸出垂直方向上鄰接之2像素之總計4抽頭之像素信號的構成。
圖69係表示同時輸出垂直方向上鄰接之2像素之總計4抽頭之像素信號時之像素陣列部20之電路構成例。
圖69係表示像素陣列部20中矩陣狀2維配置之複數個像素51中2x2之4像素之電路構成。再者，圖69中，於區分2x2之4個像素51之情形時，表示成像素511至514。
各像素51之電路構成係參照圖32說明之具備附加電容727與控制其之連接之切換電晶體728之電路構成。由於電路構成之說明重複故予以省略。
於像素陣列部20之1個像素行，沿垂直方向配線有電壓供給線30A及30B。且，對沿垂直方向排列之複數個像素51之第1抽頭TA，經由電壓供給線30A供給特定之電壓MIX0，對第2抽頭TB，經由電壓供給線30B供給特定之電壓MIX1。
又，於像素陣列部20之1個像素行，沿垂直方向配線有4條垂直信號線29A至29D。
像素511及像素512之像素行中，垂直信號線29A例如將像素511之第1抽頭TA之像素信號傳輸至行處理部23(圖1)，垂直信號線29B將像素511之第2抽頭TB之像素信號傳輸至行處理部23，垂直信號線29C將於同一行上 與像素511鄰接之像素512之第1抽頭TA之像素信號傳輸至行處理部23，垂直信號線29D將像素512之第2抽頭TB之像素信號傳輸至行處理部23。
像素513及像素514之像素行中，垂直信號線29A例如將像素513之第1抽頭TA之像素信號傳輸至行處理部23(圖1)，垂直信號線29B將像素513之第2抽頭TB之像素信號傳輸至行處理部23，垂直信號線29C將於同一行上與像素513鄰接之像素514之第1抽頭TA之像素信號傳輸至行處理部23，垂直信號線29D將像素514之第2抽頭TB之像素信號傳輸至行處理部23。
另一方面，像素陣列部20之水平方向上，於像素列單位配置有向重設電晶體723傳輸驅動信號RST之控制線841、向傳送電晶體721傳輸驅動信號TRG之控制線842、向切換電晶體728傳輸驅動信號FDG之控制線843及向選擇電晶體725傳輸選擇信號SEL之控制線844。
驅動信號RST、驅動信號FDG、驅動信號TRG、及選擇信號SEL自垂直驅動部22對垂直方向上鄰接之2列之各像素51供給相同之信號。
如此，於像素陣列部20，於1個像素行配置4條垂直信號線29A至29D，藉此，可於2列單位，同時讀出像素信號。
圖70係表示於1個像素行配置4條垂直信號線29A至29D時之多層配線層811之第3層即金屬膜M3之佈局。
換言之，圖70係圖42C中表示之金屬膜M3之佈局之變化例。
圖70之金屬膜M3之佈局中，於1個像素行配置有4條垂直信號線29A至29D。又，於1個像素行配置有供給電源電壓VDD之4條電源線1401A至1401D。
再者，圖70中，為作參考，以虛線表示像素51之區域與圖11所示之具有八角形狀之信號取出部65-1及65-2之區域。後述之圖71至圖76中亦同樣。
圖70之金屬膜M3之佈局中，於垂直信號線29A至29D與電源線1401A至1401D之鄰近處，配置有GND電位之VSS配線(接地配線)1411。VSS配線1411中，有配置於垂直信號線29A至29D之鄰近處之線寬較細之VSS配線1411B、配置於垂直信號線29B與像素邊界部之電源線1401C間、及垂直信號線29C與像素邊界部之電源線1401D間之線寬較粗之VSS配線1411A。
為提高信號之穩定性，有效的是提高供給至電源線1401之電源電壓VDD或提高經由電壓供給線30A及30B供給之電壓MIX0或MIX1，但另一方面，電流增加使配線之可靠性惡化。因此，如圖70所示，對於1像素行，關於至少1條VSS配線1411，可藉由設置粗於電源線1401之線寬之VSS配線1411A而降低電流密度，提高配線之可靠性。圖70係表示對1像素行，於像素區域內對稱地設置2條VSS配線1411A之例。
又，圖70之佈局中，於垂直信號線29A至29D各者之鄰近處，配置有VSS配線1411(1411A或1411B)。藉此，可使垂直信號線29不易受到來自外部之電位變動影響。
再者，不限定於圖70所示之多層配線層811之第3層之金屬膜M3，關於其層之金屬膜亦同樣，可將信號線、電源線、控制線之相鄰之配線設為VSS配線。例如，關於圖42B所示之第2層即金屬膜M2之控制線841至844，亦可將VSS配線配置於控制線841至844各者之兩側。藉此，控制線841至844可降低來自外部之電位變動之影響。
圖71係表示於1個像素行配置4條垂直信號線29A至29D時之多層配線層811之第3層即金屬膜M3之佈局的第1變化例。
圖71之金屬膜M3之佈局與圖70所示之金屬膜M3之佈局之不同點在於，4條垂直信號線29A至29D各者鄰近處之VSS配線1411為相同之線寬。
更具體而言，圖70之金屬膜M3之佈局中，垂直信號線29C之兩側配置有線寬較粗之VSS配線1411A與線寬較細之VSS配線1411B，垂直信號線29B之兩側亦配置有線寬較粗之VSS配線1411A與線寬較細之VSS配線1411B。
相對於此，圖71之金屬膜M3之佈局中，垂直信號線29C之兩側皆配置有線寬較細之VSS配線1411B，垂直信號線29B之兩側亦皆配置有線寬較細之VSS配線1411B。其他之垂直信號線29A及29D各者之兩側亦配置有線寬較細之VSS配線1411B。4條垂直信號線29A至29D之兩側之VSS配線1411B之線寬相同。
可藉由將垂直信號線29兩側之VSS配線1411之線寬設為相同，而使串擾之影響度均勻，可降低特性不均。
圖72係表示於1個像素行配置4條垂直信號線29A至29D時之多層配線層811之第3層即金屬膜M3之佈局的第2變化例。
圖72之金屬膜M3之佈局與圖70所示之金屬膜M3之佈局之不同點在於：將粗線寬之VSS配線1411A置換成於內側規則地設置有複數個間隙1421之VSS配線1411C。
即，VSS配線1411C具有粗於電源線1401之線寬，且於其之內側，沿垂直方向以特定之週期重複排列有複數個間隙1421。圖72之例係間隙1421之形狀為矩形之例，但不限定於矩形，亦可為圓形或多角形。
可藉由於配線區域之內側設置複數個間隙1421，而提高形成(加工)寬幅之VSS配線1411C時之穩定性。
再者，圖72係將圖70所示之金屬膜M3之VSS配線1411A置換成VSS配線1411C之佈局，但當然亦可將圖71所示之金屬膜M3之VSS配線1411A置換成VSS配線1411C之佈局。
<像素電晶體之另一佈局例>
接著，參照圖73，對圖44B所示之像素電晶體之配置例之變化例進行說明。
圖73A係再次表示圖44B所示之像素電晶體之配置之圖。
另一方面，圖73B係表示像素電晶體之配置之變化例。
圖73A中，如圖44B所說明，以2個信號取出部65-1及65-2之中間線(未圖示)為基準，自接近中間線之側朝外側依序形成有重設電晶體723A及723B、傳送電晶體721A及721B、切換電晶體728A及728B、選擇電晶體725A及725B、放大電晶體724A及724B之閘極電極。
於配置該像素電晶體之情形時，於重設電晶體723A及723B間，配置有第1電源電壓VDD(VDD_1)之接點1451，於放大電晶體724A及724B之閘極電極之外側分別配置有第2電源電壓VDD(VDD_2)之接點1452及1453。
又，於選擇電晶體725A與切換電晶體728A之閘極電極間，配置有與第1VSS配線(VSS_A)之接點1461，於選擇電晶體725B與切換電晶體728B 之閘極電極間，配置有與第2VSS配線(VSS_B)之接點1462。
配置此種像素電晶體之情形時，如圖70至圖72所示，於1個像素行需要4條電源線1401A至1401D。
另一方面，圖73B中，以2個信號取出部65-1及65-2之中間線(未圖示)為基準，自接近中間線之側朝外側依序形成有切換電晶體728A及728B、傳送電晶體721A及721B、重設電晶體723A及723B、放大電晶體724A及724B、選擇電晶體725A及725B之閘極電極。
於配置該像素電晶體之情形時，於切換電晶體728A及728B間，配置有與第1VSS配線(VSS_1)之接點1471，於選擇電晶體725A及725B之閘極電極之外側，分別配置有與第2VSS配線(VSS_2)之接點1472及1473。
又，於放大電晶體724A與重設電晶體723A之閘極電極間，配置有第1電源電壓VDD(VDD_A)之接點1481，於放大電晶體724B與重設電晶體723B之閘極電極間，配置有第2電源電壓VDD(VDD_B)之接點1482。
此種像素電晶體配置之情形時，與圖73A之像素電晶體佈局相比，由於可減少電源電壓之接點數，故可簡化電路。又，亦可減少於像素陣列部20配線之電源線1401之配線，可於1個像素行以2條電源線1401構成。
再者，圖73B之像素電晶體佈局中，可省略切換電晶體728A及728B 間之與第1VSS配線(VSS_1)之接點1471。藉此，可降低縱向之像素電晶體之密集度。又，可藉由減少與VSS配線之接點，而降低於用以施加電壓MIX0或MIX1之電壓供給線741(圖33、圖34)與VSS配線間流動之電流。
於省略與第1VSS配線(VSS_1)之接點1471之情形時，可於垂直方向較大地形成放大電晶體724A及724B。藉此，可降低像素電晶體之雜訊，可降低信號不均。
或又，於圖73B之像素電晶體佈局中，亦可省略與第2VSS配線(VSS_2)之接點1472及1473。藉此，可降低縱向之像素電晶體之密集度。又，可藉由減少與VSS配線之接點，而降低於用以施加電壓MIX0或MIX1之電壓供給線741(圖33、圖34)與VSS配線間流動之電流。
於省略與第2VSS配線(VSS_2)之接點1472及1473之情形時，可於垂直方向較大地形成放大電晶體724A及724B。藉此，可降低像素電晶體之雜訊，可降低信號不均。
圖74係表示圖73B之像素電晶體佈局中之連接金屬膜M1之像素電晶體Tr間之配線佈局。圖74對應於連接圖44C所示之金屬膜M1之像素電晶體Tr間之配線。連接像素電晶體Tr間之配線可跨及金屬膜M2、M3等其他之配線層而連接。
圖75係表示設為圖73B之像素電晶體佈局，且於1個像素行設為2條 電源線1401時之多層配線層811之第3層之金屬膜M3的佈局。
圖75中，關於與圖70對應之部分標註同一符號而省略該部分之說明。
若將圖75之金屬膜M3之佈局與圖70之金屬膜M3之佈局進行比較，則省略圖70之4條電源線1401A至1401D中之2條電源線1401C及1401D，且將線寬較粗之VSS配線1411A置換成線寬更粗之VSS配線1411D。
如此，可藉由增加VSS配線1411之面積(線寬)而進一步降低電流密度，提高配線之可靠性。
圖76係表示設為圖73B之像素電晶體佈局，且於1個像素行設為2條電源線1401時之多層配線層811之第3層之金屬膜M3的另一佈局。
圖76中，關於與圖70對應之部分標註同一符號而省略該部分之說明。
若將圖76之金屬膜M3之佈局與圖70之金屬膜M3之佈局進行比較，則省略圖70之4條電源線1401A至1401D中之2條電源線1401A及1401B，且置換成線寬較粗之VSS配線1411E。
如此，可藉由增加VSS配線1411之面積(線寬)而進一步降低電流密 度，提高配線之可靠性。
再者，圖75及圖76所示之金屬膜M3之佈局係將圖70所示之金屬膜M3之佈局變更為2條電源線1401之例，但將圖71及圖72所示之金屬膜M3之佈局變更為2條電源線1401之例亦同樣。
即，對於將4條垂直信號線29A至29D各者鄰近處之VSS配線1411設為相同之線寬之圖71之金屬膜M3之佈局、具有設置了複數個間隙1421之VSS配線1411C之圖72之金屬膜M3之佈局，亦可變更成2條電源線1401之構成。
藉此，可進而獲得與圖71同樣，使串擾之影響度均勻，可降低特性不均，或又，與圖72同樣，可提高形成較寬之VSS配線1411C時之穩定性的效果。
<電源線及VSS配線之配線例>
圖77係表示多層配線層811中之VSS配線之配線例之俯視圖。
VSS配線如圖77所示，於多層配線層811中，可如第1配線層1521、第2配線層1522及第3配線層1523般形成複數個配線層。
於第1配線層1521，相對於水平方向以特定之間隔配置複數條例如於像素陣列部20沿垂直方向延伸之垂直配線1511，於第2配線層1522，相對 於垂直方向以特定之間隔配置複數條例如於像素陣列部20沿水平方向延伸之水平配線1512，於第3配線層1523，以例如粗於垂直配線1511及水平配線1512之線寬，且以至少包圍像素陣列部20之外側之方式配置有沿垂直方向或水平方向延伸的配線1513，且連接於GND電位。配線1513亦以連接外周部之對向之配線1513彼此之方式配線於像素陣列部20內。
第1配線層1521之垂直配線1511與第2配線層1522之水平配線1512於俯視時兩者重疊之重疊部1531之各者中，藉由通孔等連接。
又，第1配線層1521之垂直配線1511與第3配線層1523之配線1513於俯視時兩者重疊之重疊部1532之各者中，藉由通孔等連接。
又，第2配線層1522之水平配線1512與第3配線層1523之配線1513於俯視時兩者重疊之重疊部1533之各者中，藉由通孔等連接。
再者，圖77中，為防止圖式變得繁瑣，關於重疊部1531至1533，僅於1處標註符號。
如此，VSS配線形成於多層配線層811之複數層配線層，於像素陣列部20內，可以俯視時與垂直配線1511及水平配線1512成為格子狀之方式配線。藉此，可降低像素陣列部20內之傳播延遲，可抑制特性不均。
圖78係表示多層配線層811中之VSS配線之另一配線例之俯視圖。
圖78中，關於與圖77對應之部分，標註同一符號而適當省略其之說明。
圖77中，第1配線層1521之垂直配線1511與第2配線層1522之水平配線1512未形成於形成於像素陣列部20之外周之配線1513之外側。圖78中，延伸形成至像素陣列部20外周之配線1513之外側。而且，垂直配線1511之各者於像素陣列部20外側之基板1541之外周部1542連接於GND電位，水平配線1512之各者於像素陣列部20外側之基板1541之外周部1543連接於GND電位。
換言之，圖77中，第1配線層1521之垂直配線1511與第2配線層1522之水平配線1512經由外周之配線1513連接於GND電位，但圖78中，不僅於此，垂直配線1511與水平配線1512自身亦直接連接於GND電位。再者，垂直配線1511及水平配線1512自身連接於GND電位之區域如圖78之外周部1542及1543般，可為基板1541之四邊，亦可為特定之一邊、兩邊或三邊。
如此，VSS配線形成於多層配線層811之複數個配線層，且可於像素陣列部20內以俯視時成為格子狀之方式配線。藉此，可降低像素陣列部20內之傳播延遲，可抑制特性不均。
再者，圖77及圖78係作為VSS配線之配線例進行說明，但關於電源 線亦可同樣地配線。
圖70至圖76中說明之VSS配線1411及電源線1401可於多層配線層811之複數個配線層，如圖77及圖78所示之VSS配線或電源線般配置。圖70至圖76中說明之VSS配線1411及電源線1401亦可應用於本說明書記載之任意實施形態。
<光瞳修正之第1方法>
接著，對受光元件1中之光瞳修正之第1方法進行說明。
CAPD感測器即受光元件1與影像感測器同樣地，可進行根據對應於像素陣列部20之面內位置之主光線之入射角之不同，將晶載透鏡62或像素間遮光膜63向像素陣列部20之平面中心偏移的光瞳修正。
具體而言，如圖79所示，像素陣列部20之各位置1701-1至1701-9中之像素陣列部20之中心部之位置1701-5之像素51中，晶載透鏡62之中心與形成於基板61之信號取出部65-1及65-2間之中心一致，但像素陣列部20之周邊部之位置1701-1至1701-4及1701-6及1701-9之像素51中，晶載透鏡62之中心向像素陣列部20之平面中心側偏移配置。像素間遮光膜63-1及63-2亦與晶載透鏡62同樣地向像素陣列部20之平面中心側偏移而配置。
又，如圖80所示，像素51中，為防止入射光向鄰接像素入射，於像素邊界部形成有自基板61之晶載透鏡62側即背面側沿基板深度方向形成 至特定之深度之溝(溝槽)DTI1711-1及1711-2之情形時，像素陣列部20之周邊部之位置1701-1至1701-4及1701-6及1701-9之像素51中，除晶載透鏡62與像素間遮光膜63-1及63-2外，DTI1711-1及1711-2亦向像素陣列部20之平面中心側偏移而配置。
或又，如圖81所示，像素51中，為防止入射光向鄰接像素入射，於像素邊界部形成有自基板61之多層配線層811側即表面側沿基板深度方向形成至特定深度之溝(溝槽)之DTI1712-1及1712-2之情形時，像素陣列部20之周邊部之位置1701-1至1701-4及1701-6及1701-9之像素51中，除晶載透鏡62與像素間遮光膜63-1及63-2外，DTI1712-1及1712-2亦向像素陣列部20之平面中心側偏移而配置。
再者，作為將鄰接像素彼此之基板61分離，而防止入射光向鄰接像素入射之像素分離部，亦可為代替DTI1711-1、1711-2、1712-1、及1712-2，而設置貫通基板61將鄰接像素分離之貫通分離部的構成。於該情形時，同樣地，於像素陣列部20之周邊部之位置1701-1至1701-4及1701-6及1701-9之像素51中，貫通分離部向像素陣列部20之平面中心側偏移而配置。
如圖79至圖81所示，藉由使晶載透鏡62與像素間遮光膜63等一起向像素陣列部20之平面中心側偏移，可使主光線對準各像素內之中心，但於CAPD感測器即受光元件1中，由於藉由對2個信號取出部65(抽頭)間賦予電壓而流動電流來調變，故各像素內之最佳之入射位置不同。因此，受光 元件1中，與於影像感測器中進行之光學性之光瞳修正不同，故尋求對測距最佳之光瞳修正技術。
參照圖82，說明CAPD感測器即受光元件1中進行之光瞳修正與影像感測器中進行之光瞳修正之不同。
再者，圖82A至C中，3×3之9個像素51表示對應於圖79至圖81之像素陣列部20之位置1701-1至1701-9的像素51。
圖82A係表示不進行光瞳修正時之晶載透鏡62之位置與基板表面側之主光線之位置1721。
於不進行光瞳修正之情形時，像素陣列部20內之任意位置1701-1至1701-9之像素51中，亦以晶載透鏡62之中心與像素內之2個抽頭之中心，即第1抽頭TA(信號取出部65-1)及第2抽頭TB(信號取出部65-2)之中心一致之方式配置。於該情形時，基板表面側之主光線之位置1721如圖82A所示，成為因像素陣列部20內之位置1701-1至1701-9而異之位置。
於影像感測器進行之光瞳修正中，如圖82B所示，以主光線之位置1721於像素陣列部20內之任意位置1701-1至1701-9之像素51中，均與第1抽頭TA及第2抽頭TB之中心一致之方式配置晶載透鏡62。更具體而言，晶載透鏡62如圖79至圖81所示，向像素陣列部20之平面中心側偏移而配置。
相對於此，於受光元件1中進行之光瞳修正中，如圖82C所示，於自圖82B所示之主光線之位置1721成為第1抽頭TA與第2抽頭TB之中心位置之晶載透鏡62之位置，更靠第1抽頭TA側配置晶載透鏡62。圖82B與圖82C之主光線之位置1721之偏移量係隨著自像素陣列部20之中心位置向外周部去而越大。
圖83係說明使主光線之位置1721向第1抽頭TA側偏移時之晶載透鏡62之偏移量的圖。
例如，像素陣列部20之中心部之位置1701-5中之主光線之位置1721c、與像素陣列部20之周邊部之位置1701-4中之主光線之位置1721x之偏移量LD，與針對像素陣列部20之周邊部之位置1701-4中之光瞳修正之光路差LD相等。
換言之，以主光線之光路長度於像素陣列部20之各像素中一致之方式，自第1抽頭TA(信號取出部65-1)與第2抽頭TB(信號取出部65-2)之中心位置向第1抽頭TA側偏移。
此處，向第1抽頭TA側偏移係由於採用以下方式為前提之故：將受光時序設為4相位，僅使用第1抽頭TA之輸出值，算出對應於與物體之距離之延遲時間ΔT所對應之相位偏移(Phase：相位差)。
圖84係說明利用間接ToF方式之ToF感測器中，2相位之檢測方式(2相位方式)與4相位之檢測方式(4相位方式)的時序圖。
自特定之光源輸出以依照射時間T重複接通/斷開照射之方式調變之(1週期=2T)之照射光，受光元件1中，僅延遲對應於與物體之距離之延遲時間ΔT而接收到反射光。
2相位方式中，受光元件1於第1抽頭TA與第2抽頭TB中，以相位偏移180度之時序受光。可以第1抽頭TA中受光之信號值qA與第2抽頭TB中受光之信號值qB之分配比檢測對應於延遲時間ΔT之相位偏移量θ。
相對於此，4相位方式中，以與照射光同一之相位(即相位差0)、偏移90度之相位(相位差90)、偏移180度之相位(相位差180)、偏移270度之相位(相位差270)之4個時序受光。如此，於偏移180度之相位中檢測出之信號值TAphase180與2相位方式中之第2抽頭TB中接收到之信號值qB相同。因此，若以4相位檢測，則可僅以第1抽頭TA與第2抽頭TB之任一者之信號值，檢測對應於延遲時間ΔT之相位偏移量θ。4相位方式中，將檢測相位偏移量θ之抽頭稱為相位偏移檢測抽頭。
此處，於將第1抽頭TA與第2抽頭TB中之第1抽頭TA設為檢測相位偏移量θ之相位偏移檢測抽頭之情形時，光瞳修正中，於像素陣列部20之各像素，以主光線之光路長度大致一致之方式向第1抽頭TA側偏移。
4相位方式中，將第1抽頭TA之以相位差0、相位差90、相位差180、相位差270檢測出之信號值分別設為q0A、q1A、q2A、q3A時，以第1抽頭TA檢測出之相位偏移量θA依以下之式(2)算出。
Figure 108120988-A0305-02-0132-1
又，以第1抽頭TA檢測時之4相位方式之CmodA依以下之式(3)算出。
Figure 108120988-A0305-02-0132-2
如式(3)所示，4相位方式中之CmodA為(q0A-q2A)/(q0A+q2A)與(q1A-q3A)/(q1A+q3A)中之較大者之值。
如以上般，受光元件1係變更晶載透鏡62及像素間遮光膜63之位置，而以主光線之光路長度於像素陣列部20之面內之各像素中變為大致相同之方式進行光瞳修正。換言之，受光元件1以像素陣列部20面內之各像素之相位偏移檢測抽頭即第1抽頭TA中之相位偏移量θA大致相同之方式進行光瞳修正。此處，可消除晶片之面內依存性，可提高測距精度。此處，上述之大致一致或大致相同表示除完全一致或完全相同外，於可視為相同之特定範圍內相等。光瞳修正之第1方法亦可應用於本說明書記載之任意實施形態。
<光瞳修正之第2方法>
接著，對受光元件1中之光瞳修正之第2方法進行說明。
上述光瞳修正之第1方法中，較適於決定為使用第1抽頭TA與第2抽頭TB中之第1抽頭TA之信號算出相位偏移(相位差)之情形，但亦存在無法決定使用哪個抽頭之情形。此種情形時，可藉由以下之第2方法進行光瞳修正。
光瞳修正之第2方法中，以第1抽頭TA之DC對比度DCA及第2抽頭TB之DC對比度DCB於像素陣列部20面內之各像素中大致相同之方式，將晶載透鏡62及像素間遮光膜63之位置向平面中心側偏移而配置。於亦形成有自基板61之晶載透鏡62側形成之DTI1711、或自表面側形成之DTI1712之情形時，與第1方法同樣地，亦偏移配置其等之位置。
第1抽頭TA之DC對比度DA與第2抽頭TB之DC對比度DCB依以下之式(4)及式(5)算出。
Figure 108120988-A0305-02-0133-3
式(4)中，AH表示將無間歇連續照射之連續光直接照射於受光元件1，並以施加有正電壓之第1抽頭TA檢測出之信號值，BL表示以施加有0或 負電壓之第2抽頭TB檢測出之信號值。式(5)中，BH表示將無間歇連續照射之連續光直接照射於受光元件1，並以施加有正電壓之第2抽頭TB檢測出之信號值，AL表示以施加有0或負電壓之第1抽頭TA檢測出之信號值。
期望第1抽頭TA之DC對比度DCA與第2抽頭TB之DC對比度DCB相等，且第1抽頭TA之DC對比度DCA與第2抽頭TB之DC對比度DCB於像素陣列部20面內之任意位置亦大致一致，但於第1抽頭TA之DC對比度DCA與第2抽頭TB之DC對比度DCB因像素陣列部20之面內位置而異之情形時，以像素陣列部20之中心部與外周部之第1抽頭TA之DC對比度DCA之偏移量、和像素陣列部20之中心部與外周部之第2抽頭TB之DC對比度DCB之偏移量大致一致之方式，將晶載透鏡62、像素間遮光膜63等之位置向平面中心側偏移而配置。
如以上般，受光元件1係變更晶載透鏡62及像素間遮光膜63之位置，而以第1抽頭TA之DC對比度DCA及第2抽頭TB之DC對比度DCB於像素陣列部20面內之各像素中大致相同之方式進行光瞳修正。藉此，可消除晶片之面內依存性，可提高測距精度。此處，上述之大致一致或大致相同表示除完全一致或完全相同外，於可視為相同之特定範圍內相等。光瞳修正之第2方法亦可應用於本說明書記載之任意實施形態。
再者，圖84所示之第1抽頭TA及第2抽頭TB之受光時序由自抽頭驅動部21經由電壓供給線30供給之電壓MIX0及MIX1控制。由於電壓供給線30於1個像素行共通地沿像素陣列部20之垂直方向配線，故與抽頭驅動部 21之距離越遠，越會產生由RC(Resistor-Capacitance：電阻-電容)分量所致之延遲。
因此，如圖85所示，根據與抽頭驅動部21之距離，變更電壓供給線30之電阻、電容，而使各像素51之驅動能力為大致均勻，藉此可以使相位偏移(相位差)或DC對比度DC於像素陣列部20之面內大致均勻之方式進行修正。具體而言，根據與抽頭驅動部21之距離，以線寬變粗之方式配置電壓供給線30。
<第20實施形態>
以下之第20至第22實施形態中，對可取得根據第1抽頭TA與第2抽頭TB之信號之分配比求出之測距資訊以外之輔助資訊的受光元件1之構成例進行說明。
首先，對可取得相位差資訊作為根據第1抽頭TA與第2抽頭TB之信號之分配比求出之測距資訊以外之輔助資訊的受光元件1之構成進行說明。
<第20實施形態之第1構成例>
圖86A係第20實施形態之第1構成例之像素之剖視圖，圖86B及C係第20實施形態之第1構成例之像素之俯視圖。
圖86A之剖視圖中，對於與上述之其他實施形態對應之部分，標註同一符號而適當省略該部分之說明。
圖86中，於基板61之晶載透鏡62側之面即上表面之一部分像素51，新設置有相位差檢測用之相位差遮光膜1801。相位差遮光膜1801例如如圖86B及C所示，遮擋第1抽頭TA側或第2抽頭TB側之任一者之像素區域之單側之一半。圖86B係沿上下方向(垂直方向)排列第1抽頭TA及第2抽頭TB之像素51之例，圖86C係沿左右方向(水平方向)排列第1抽頭TA及第2抽頭TB之像素51之例。
第20實施形態之第1構成例之像素51可於像素陣列部20內設為如圖87A至F之任一者所示之排列。
圖87A係表示將第1抽頭TA及第2抽頭TB沿上下方向排列之像素51行例狀排列之像素51的排列例。
圖87B係表示將第1抽頭TA及第2抽頭TB沿左右方向排列之像素51行例狀排列之像素51的排列例。
圖87C係表示將第1抽頭TA及第2抽頭TB沿上下方向排列之像素51行例狀排列，且於鄰接之行中像素位置沿上下方向偏移半像素之像素51的排列例。
圖87D係表示將第1抽頭TA及第2抽頭TB沿左右方向排列之像素51行例狀排列，且於鄰接之行中像素位置沿上下方向偏移半像素之像素51的排 列例。
圖87E係表示將第1抽頭TA及第2抽頭TB沿上下方向排列之像素51與將第1抽頭TA及第2抽頭TB沿左右方向排列之像素51在列方向及行方向上交替排列之像素51的排列例。
圖87F係表示將第1抽頭TA及第2抽頭TB沿上下方向排列之像素51與將第1抽頭TA及第2抽頭TB沿左右方向排列之像素51在列方向及行方向上交替排列且於鄰接之行中像素位置沿上下方向偏移半像素之像素51的排列例。
圖86之像素51以圖87A至F之任一排列配置，且於該像素陣列部20內，如圖86B或C般，將遮擋第1抽頭TA側之單側之一半之像素51與遮擋第2抽頭TB側之單側之一半之像素51配置於附近之位置。又，遮擋第1抽頭TA側之單側之一半之像素51與遮擋第2抽頭TB側之單側之一半之像素51之組於像素陣列部20內，分散配置複數個。
第20實施形態之第1構成例中，除於一部分像素51設置有相位差遮光膜1801之點以外，皆與例如圖2所示之第1實施形態、或圖36中說明之第14或第15實施形態同樣地構成，但圖86中，對於其他之構成，予以簡化表示。
若簡單地說明圖86之相位差遮光膜1801以外之構成，則像素51具有 包含P型半導體層之基板61與形成於該基板61上之晶載透鏡62。於晶載透鏡62與基板61間，形成有像素間遮光膜63與相位差遮光膜1801。形成有相位差遮光膜1801之像素51中，與相位差遮光膜1801鄰接之像素間遮光膜63係與相位差遮光膜1801連續(一體)形成。於像素間遮光膜63與相位差遮光膜1801之下表面，雖省略圖示，但如圖2所示亦形成有固定電荷膜66。
於形成有晶載透鏡62之基板61之與光入射面側相反側之面，形成有第1抽頭TA與第2抽頭TB。第1抽頭TA相當於上述之信號取出部65-1，第2抽頭TB相當於信號取出部65-2。對第1抽頭TA，自抽頭驅動部21(圖1)經由形成於多層配線層811之電壓供給線30A供給特定之電壓MIX0，對第2抽頭TB經由電壓供給線30B供給特定之電壓MIX1。
圖88係於第20實施形態之第1構成例中，將抽頭驅動部21驅動第1抽頭TA及第2抽頭TB時之驅動模式彙總之表。
具有相位差遮光膜1801之像素51中，可藉由圖88所示之模式1至模式5之5種驅動方法檢測相位差。
模式1為與不具備相位差遮光膜1801之其他像素51同樣之驅動。模式1中，抽頭驅動部21於特定之受光期間，對設為有效抽頭之第1抽頭TA施加正電壓(例如1.5V)，且對設為無效抽頭之第2抽頭TB施加0V之電壓。於接下來之受光期間，對設為有效抽頭之第2抽頭TB施加正電壓(例如1.5 V)，且對設為無效抽頭之第1抽頭TA施加0V之電壓。對形成於多層配線層811之基板61之像素邊界區域之傳送電晶體721、重設電晶體723等像素電晶體Tr(圖37)施加0V(VSS電位)。
模式1中，可根據於第1抽頭TA側之單側之一半被遮擋之像素51中將第2抽頭TB設為有效抽頭之信號，及於第2抽頭TB側之單側之一半被遮擋之像素51中將第1抽頭TA設為有效抽頭之信號，檢測相位差。
模式2中，抽頭驅動部21對第1抽頭TA與第2抽頭TB之兩者施加正電壓(例如1.5V)。對形成於多層配線層811之基板61之像素邊界區域之像素電晶體Tr施加0V(VSS電位)。
模式2中，由於可以第1抽頭TA與第2抽頭TB之兩者均等地檢測信號，故可根據第1抽頭TA側之單側之一半被遮擋之像素51之信號與第2抽頭TB側之單側之一半被遮擋之像素51之信號，檢測相位差。
模式3係於模式2之驅動中，將第1抽頭TA及第2抽頭TB之施加電壓附加對應於像素陣列部20內之像高之權重的驅動。更具體而言，像素陣列部20內之像高(與光學中心之距離)越大，越設置施加於第1抽頭TA與第2抽頭TB之電位差。若進一步說明，則以像素陣列部20內之像高越大，位於像素陣列部20內側(中心部側)之抽頭側之施加電壓越大之方式驅動。藉此，可根據施加於抽頭之電壓之電位差進行光瞳修正。
模式4係於模式2之驅動中，對形成於基板61之像素邊界區域之像素電晶體Tr施加負偏壓(例如-1.5V)而非0V(VSS電位)的模式。可藉由對形成於素邊界區域之像素電晶體Tr施加負偏壓而強化自像素電晶體Tr向第1抽頭TA及第2抽頭TB之電場，可容易地將信號電荷即電子引入至抽頭。
模式5係於模式3之驅動中對形成於基板61之像素邊界區域之像素電晶體Tr施加負偏壓(例如-1.5V)而非0V(VSS電位)的模式。藉此，可強化自像素電晶體Tr向第1抽頭TA及第2抽頭TB之電場，可容易地將信號電荷即電子引入至抽頭。
上述之模式1至模式5之5種驅動方法之任一者中，由於在第1抽頭TA側之單側之一半被遮擋之像素51與第2抽頭TB側之單側之一半被遮擋之像素51，因遮光區域之不同而於讀出信號產生相位差(圖像偏移)，故可檢測相位差。
根據如上構成之第20實施形態之第1構成例，受光元件1於排列有複數個具備第1抽頭TA及第2抽頭TB之像素51之像素陣列部20之一部分像素51，具有藉由相位差遮光膜1801遮擋第1抽頭TA側之單側一半之像素51及藉由相位差遮光膜1801遮擋第2抽頭TB側之單側一半之像素51。藉此，作為根據第1抽頭TA與第2抽頭TB之信號分配比求出之測距資訊以外之輔助資訊，可取得相位差資訊。可根據檢測出之相位差資訊推算出焦點位置而提高深度方向之精度。
<第20實施形態之第2構成例>
圖89係表示第20實施形態之第2構成例之像素之剖視圖。
圖89之剖視圖中，對與上述之第20實施形態之第1構成例對應之部分標註同一符號而適當省略該部分之說明。
圖86所示之第1構成例中，於1像素單位形成有晶載透鏡62，但圖89之第2構成例中，相對複數個像素51形成有1個晶載透鏡1821。於基板61之晶載透鏡1821側之面即上表面之一部分像素51，新設置有相位差檢測用之相位差遮光膜1811。相位差遮光膜1811形成於共用同一晶載透鏡1821之複數個像素51中特定之像素51。與相位差遮光膜1811鄰接之像素間遮光膜63係與相位差遮光膜1811連續(一體)形成之點與第1構成例同樣。
圖90A至F係表示第20實施形態之第2構成例可取得之相位差遮光膜1811與晶載透鏡1821之配置的俯視圖。
圖90A係表示相位差遮光膜1811與晶載透鏡1821之第1配置例。
圖90A所示之像素組1831包含沿上下方向(垂直方向)排列之2個像素51，且相對於沿上下方向排列之2個像素51配置有1個晶載透鏡1821。又，共用1個晶載透鏡1821之2個像素51之第1抽頭TA與第2抽頭TB之配置相同。且，使用相位差遮光膜1811之形成位置對稱之2組像素組1831之未 形成相位差遮光膜1811之2個像素51檢測相位差。
圖90B係表示相位差遮光膜1811與晶載透鏡1821之第2配置例。
圖90A所示之像素組1831包含沿上下方向(垂直方向)排列之2個像素51，且相對於沿上下方向排列之2個像素51配置有1個晶載透鏡1821。又，共用1個晶載透鏡1821之2個像素51之第1抽頭TA與第2抽頭TB之配置相反。且，使用相位差遮光膜1811之形成位置對稱之2組像素組1831之未形成相位差遮光膜1811之2個像素51檢測相位差。
圖90C係表示相位差遮光膜1811與晶載透鏡1821之第3配置例。
圖90C所示之像素組1831包含沿左右方向(水平方向)排列之2個像素51，且相對於沿左右方向排列之2個像素51配置有1個晶載透鏡1821。又，共用1個晶載透鏡1821之2個像素51之第1抽頭TA與第2抽頭TB之配置相同。且，使用相位差遮光膜1811之形成位置對稱之2組像素組1831之未形成相位差遮光膜1811之2個像素51檢測相位差。
圖90D係表示相位差遮光膜1811與晶載透鏡1821之第4配置例。
圖90D所示之像素組1831包含沿左右方向(水平方向)排列之2個像素51，且相對於沿左右方向排列之2個像素51配置有1個晶載透鏡1821。又，共用1個晶載透鏡1821之2個像素51之第1抽頭TA與第2抽頭TB之配置 相反。且，使用相位差遮光膜1811之形成位置對稱之2組像素組1831之未形成相位差遮光膜1811之2個像素51檢測相位差。
圖90E係表示相位差遮光膜1811與晶載透鏡1821之第5配置例。
圖90E所示之像素組1831包含2×2排列之4個像素51，且相對於4個像素51配置1個晶載透鏡1821。又，共用1個晶載透鏡1821之4個像素51之第1抽頭TA與第2抽頭TB之配置相同。且，使用相位差遮光膜1811之形成位置對稱之2組像素組1831之未形成相位差遮光膜1811之4個像素51檢測相位差。
圖90F係表示相位差遮光膜1811與晶載透鏡1821之第6配置例。
圖90F所示之像素組1831包含2×2排列之4個像素51，且相對於4個像素51配置1個晶載透鏡1821。又，共用1個晶載透鏡1821之4個像素51之第1抽頭TA與第2抽頭TB之配置相反。且，使用相位差遮光膜1811之形成位置對稱之2組像素組1831之未形成相位差遮光膜1811之4個像素51檢測相位差。
如以上般，作為相對複數個像素51形成1個晶載透鏡1821時之配置，有相對2像素形成1個晶載透鏡1821之配置、或相對4像素形成1個晶載透鏡1821之配置，可採用任一者。相位差遮光膜1811遮擋成為1個晶載透鏡1821下之單側之一半的複數個像素。
第2構成例中之驅動模式可為參照圖88說明之模式1至模式5之5種驅動方法。
因此，根據第20實施形態之第2構成例，受光元件1於排列有複數個具備第1抽頭TA及第2抽頭TB之像素51之像素陣列部20之一部分像素51，具有相位差遮光膜1811之形成位置對稱之2組像素組1831。藉此，作為根據第1抽頭TA與第2抽頭TB之信號分配比求出之測距資訊以外之輔助資訊，可取得相位差資訊。可根據檢測出之相位差資訊推算出焦點位置而提高深度方向之精度。
再者，作為構成像素陣列部20之複數個像素51，可使第20實施形態之第1構成例之像素51與第20實施形態之第2構成例之像素51混存。
<不具備相位差遮光膜之變化例>
上述之第20實施形態之第1構成例及第2構成例中，已對於晶載透鏡62與基板61間，形成有相位差遮光膜1801或1811之構成進行說明。
然而，即便為不具備相位差遮光膜1801或1811之像素51，只要使用模式1至模式5之5種驅動方法中之同時對第1抽頭TA與第2抽頭TB施加正電壓之模式2至模式5的驅動，則可取得相位差資訊。例如，可藉由以模式2至模式5驅動1個晶載透鏡1821下之複數個像素中單側一半之像素51，而取得相位差資訊。對1像素配置1個晶載透鏡62之構成，亦可藉由以模式2 至模式5驅動而取得相位差資訊。
因此，於不具備相位差遮光膜1801或1811之像素51中，可藉由進行模式2至模式5之驅動，而取得相位差資訊。於該情形時，可根據檢測出之相位差資訊推算出焦點位置而提高深度方向之精度。
再者，於不具備相位差遮光膜1801或1811之像素51中，欲使用模式1之驅動取得相位差資訊之情形時，只要將自光源照射之照射光設為不間歇地連續照射之連續光，則可取得相位差資訊。
<第21實施形態>
接著，對可取得偏光度資訊作為根據第1抽頭TA與第2抽頭TB之信號之分配比求出之測距資訊以外之輔助資訊的受光元件1之構成例進行說明。
圖91係表示第21實施形態之像素之剖視圖。
圖91中，對與上述之第20實施形態對應之部分標註同一符號，而適當省略該部分之說明。
圖91之第21實施形態中，於晶載透鏡62與基板61間，形成有偏光濾光片1841。第21實施形態之像素51除設置有偏光濾光片1841之點以外與例如圖2所示之第1實施形態或圖36中說明之第14或第15實施形態同樣地 構成。
偏光濾光片1841、晶載透鏡62以及第1抽頭TA及第2抽頭TB設為圖92A或B之任一者之配置。
圖92A係表示第21實施形態中之偏光濾光片1841、晶載透鏡62以及第1抽頭TA及第2抽頭TB之第1配置例的俯視圖。
偏光濾光片1841如圖92A所示具有0度、45度、135度或135度之任一者之偏光方向，偏光方向各相差45度之4種偏光濾光片1841於2×2之4像素單位，形成於像素陣列部20內之特定像素51。
晶載透鏡62設置於像素單位，且第1抽頭TA及第2抽頭TB之位置關係於所有像素中皆相同。
圖92B係表示第21實施形態中之偏光濾光片1841、晶載透鏡62以及第1抽頭TA及第2抽頭TB之第2配置例的俯視圖。
偏光濾光片1841如圖92B所示具有0度、45度、135度或135度之任一者之偏光方向，偏光方向各相差45度之4種偏光濾光片1841於2×2之4像素單位，形成於像素陣列部20內之特定像素51。
晶載透鏡62設置於像素單位，且第1抽頭TA及第2抽頭TB之位置關係 於在橫向上相鄰之像素中相反。換言之，第1抽頭TA及第2抽頭TB之配置相反之像素行在橫向上交替配置。
具備偏光濾光片1841之像素51之驅動方法可為第20實施形態中參照圖88說明之模式1至模式5之5種驅動方法。
第21實施形態中，排列於像素陣列部20之複數個像素51中一部分之複數個像素51，具備如圖91及圖92所示之偏光濾光片1841。
可藉由以模式1至模式5之任一者驅動具備偏光濾光片1841之像素51，而取得偏光度資訊。根據取得之偏光度資訊，可取得被攝體即物體面之表面狀態(凹凸)及相對距離差相關之資訊、或算出反射方向、或取得至玻璃等透明物體自身及透明物體前方之物體的測距資訊。
又，將自光源照射之照射光之頻率設定為複數種，且依每個頻率使偏光方向不同，藉此可實現多重頻率之並行測距。例如，同時照射20MHz、40MHz、60MHz、100MHz之4種照射光，並使各者之偏光方向對準偏光濾光片1841之偏光方向而設為0度、45度、135度、135度，藉此可同時接收到4種照射光之反射光，而取得測距資訊。
再者，可將受光元件1之像素陣列部20之所有像素51設為具備偏光濾光片1841之像素51。
<第22實施形態>
接著，對可取得RGB之每個波長之感度資訊作為根據第1抽頭TA與第2抽頭TB之信號之分配比求出之測距資訊以外之輔助資訊的受光元件1之構成例進行說明。
圖93係表示第22實施形態之像素之剖視圖。
第22實施形態中，受光元件1具有圖93A或B之至少一者之像素51作為像素陣列部20之一部分像素51。
圖93A及B中，對與上述之第20實施形態對應之部分標註同一符號而適當省略該部分之說明。
圖93A所示之像素51於晶載透鏡62與基板61間形成有使R(Red：紅)、G(Green：綠)、B(Blue：藍)之任一者之波長透過之彩色濾光片1861。圖93A所示之像素51除設置有彩色濾光片1861之點以外，例如與圖2所示之第1實施形態、或圖36中說明之第14或第15實施形態同樣地構成。
另一方面，圖93B中，於晶載透鏡62與基板61之間，積層形成有截止紅外光之IR截止濾光片1871與彩色濾光片1872之像素51、與未形成IR截止濾光片1871與彩色濾光片1872之像素51鄰接配置。且，於形成有IR截止濾光片1871與彩色濾光片1872之像素51之基板61，形成有光電二極 體1881而非第1抽頭TA及第2抽頭TB。再者，於形成有光電二極體1881之像素51之像素邊界部形成有分離鄰接像素與基板61之像素分離部1882。像素分離部1882以由絕緣膜覆蓋例如鎢(W)、鋁(Al)、銅(Cu)等金屬材料、多晶矽等導電性材料之外周之形式形成。藉由像素分離部1882，限制與鄰接像素之電子之移動。具有光電二極體1881之像素51經由與具有第1抽頭TA及第2抽頭TB之像素51不同之控制配線分開驅動。其他之構成與例如圖2所示之第1實施形態、或圖36中表示之第14實施形態同樣。
圖94A係表示將圖93A所示之像素51以2×2排列之4像素區域中之彩色濾光片1861之配置的俯視圖。
對2×2之4個像素區域，彩色濾光片1861設為將包含使G透過之濾光片、使R透過之濾光片、使B透過之濾光片、及使IR透過之濾光片之4種以2×2排列的構成。
圖94B係表示與將圖93A所示之像素51以2×2排列之4像素區域相關之圖93A之A-A'線之俯視圖。
圖93A所示之像素51中，將第1抽頭TA及第2抽頭TB配置於像素單位。
圖94C係表示將圖93B所示之像素51以2×2排列之4像素區域中之彩色濾光片1872之配置的俯視圖。
對於2×2之4像素區域，彩色濾光片1872設為將包含使G透過之濾光片、使R透過之濾光片、使B透過之濾光片、及空氣(無濾光片)之4種以2×2排列的構成。再者，亦可代替空氣而配置使全波長(R、G、B、IR)透過之清透濾光片。
彩色濾光片1872中，於使G透過之濾光片、使R透過之濾光片、使B透過之濾光片之上層，如圖93B所示，配置有IR截止濾光片1871。
圖94D係表示與將圖93B所示之像素51以2×2排列之4像素區域相關之圖93B之B-B'線之俯視圖。
於2×2像素區域之基板61部分，於具有使G、R或B透過之濾光片之像素51形成有光電二極體1881，於具有空氣(無濾光片)之像素51形成有第1抽頭TA及第2抽頭TB。又，於形成有光電二極體1881之像素51之像素邊界部，形成有分離鄰接像素與基板61之像素分離部1882。
如以上般，圖93A所示之像素51具有圖94A所示之彩色濾光片1861與圖94B所示之光電轉換區域之組合，圖93B所示之像素51具有圖94C所示之彩色濾光片1872與圖94D所示之光電轉換區域之組合。
然而，亦可替換圖94A及C之彩色濾光片與圖94B及D之光電轉換區域之組合。即，作為第22實施形態之像素51之構成，亦可設為將圖94A所 示之彩色濾光片1861與圖94D所示之光電轉換區域組合之構成、或圖94C所示之彩色濾光片1872與圖94B所示之光電轉換區域組合之構成。
具備第1抽頭TA及第2抽頭TB之像素51之驅動可為參照圖88說明之模式1至模式5之5種驅動方法。
具有光電二極體1881之像素51之驅動與具有第1抽頭TA及第2抽頭TB之像素51之驅動分開地進行與通常之影像感測器之像素同樣之驅動。
根據第22實施形態，受光元件1可具備如圖93A所示之於形成有第1抽頭TA及第2抽頭TB之基板61之光入射面側具備彩色濾光片1861之像素51，作為排列複數個具備第1抽頭TA及第2抽頭TB之像素51之像素陣列部20之一部分。藉此，可依G、R、B、及IR之波長取得信號，而可提高物體識別力。
又，根據第22實施形態，受光元件1可具備如圖93B所示之代替第1抽頭TA及第2抽頭TB而於基板61內具有光電二極體1881，且於光入射面側具備彩色濾光片1872之像素51，作為排列複數個具備第1抽頭TA及第2抽頭TB之像素51之像素陣列部20之一部分。藉此，可取得與影像感測器同樣之G信號、R信號及B信號，可提高物體識別力。
再者，亦可將圖93A所示之具備第1抽頭TA及第2抽頭TB與彩色濾光片1861之像素51、與圖93B所示之具備光電二極體1881與彩色濾光片 1872之像素51之兩者形成於像素陣列部20內。
又，受光元件1之像素陣列部20之所有像素51亦可以組合圖94A與B獲得之像素、組合圖94C與D獲得之像素、組合圖94A與D獲得之像素、組合圖94C與B獲得之像素之至少1種構成。
<測距模組之構成例>
圖95係表示使用圖1之受光元件1輸出測距資訊之測距模組之構成例的方塊圖。
測距模組5000具備發光部5011、發光控制部5012及受光部5013。
發光部5011具有發出特定波長之光之光源，發出亮度週期性變動之照射光並照射於物體。例如，發光部5011具有波長為780nm至1000nm範圍之紅外光之發光二極體作為光源，且與自發光控制部5012供給之矩形波之發光控制信號CLKp同步而產生照射光。
再者，發光控制信號CLKp係只要為週期信號，則不限定於矩形波。例如，發光控制信號CLKp可為正弦波。
發光控制部5012將發光控制信號CLKp供給至發光部5011及受光部5013而控制照射光之照射時序。該發光控制信號CLKp之頻率為例如20百萬赫茲(MHz)。再者，發光控制信號CLKp之頻率不限定於20百萬赫茲 (MHz)，亦可為5百萬赫茲(MHz)等。
受光部5013接收自物體反射之反射光，並根據受光結果而針對每個像素算出距離資訊，產生針對每個像素以灰階值表示與物體之距離之深度圖像並輸出。
對受光部5013使用上述之受光元件1，作為受光部5013之受光元件1例如基於發光控制信號CLKp，根據以像素陣列部20之各像素51之信號取出部65-1及65-2各者之電荷檢測部(N+半導體區域71)檢測出之信號強度，針對每個像素算出距離資訊。
如以上般，作為藉由間接ToF方式求出至被攝體之距離資訊並輸出之測距模組5000之受光部5013，可組入圖1之受光元件1。作為測距模組5000之受光部5013，採用上述之各實施形態之受光元件1，具體而言係設為背面照射型而提高像素感度之受光元件，藉此可提高作為測距模組5000之距離特性。
<對移動體之應用例>
本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、腳踏車、個人移動載具、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。
圖96係表示可應用本揭示之技術之移動體控制系統之一例即車輛控 制系統之概略構成例的方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖96所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。
驅動系統控制單元12010根據各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛舵角之轉向機構、及產生車輛之制動力之控制裝置等控制裝置發揮功能。
車體系統控制單元12020根據各種程式控制車體中裝備之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈之控制裝置發揮功能。於該情形時，可對車體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，並且接收拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等物體檢測處理或距離檢測處理。
攝像部12031係接收光並輸出對應於該光之受光量之電氣信號的光感測器。攝像部12031可將電氣信號以圖像形式輸出，亦可作為測距之資訊輸出。又，攝像部12031接收之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或注意力集中程度，亦可判斷駕駛者是否在打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避開車輛碰撞或緩和衝擊、基於車輛距離之追隨行駛、車速維持行駛、車輛之碰撞警告或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能 為目的之協調控制。
又，微電腦12051可藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不拘於駕駛者之操作而自律地行駛之自動駕駛為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據由車外資訊檢測單元12030偵測到之前方車或對向車之位置而控制頭燈，進行以將遠光切換成近光等謀求防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性地通知資訊之輸出裝置，發送聲音及圖像中之至少一者之輸出信號。於圖96之例中，作為輸出裝置，例示有音響喇叭12061、顯示部12062及儀錶板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖97係表示攝像部12031之設置位置之例之圖。
於圖97中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前鼻、側視鏡、後保險桿、後門及車廂內之擋風玻璃之上部等位置。前鼻所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100後方之圖像。車廂內之擋風玻璃之上部所具備之攝像部12105主要使用於檢測前方車輛或行人、障礙物、號志機、交通標識或車道線等。
再者，於圖97表示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設置於前鼻之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之攝影機，亦可為具有相位差檢測用像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114中之與各立體物之距離，及該距離之時間變化(相對於車輛12100之相對速度)，藉此可擷取尤其位於車輛12100之行進 路上之最近之立體物、且為在與車輛12100大致相同之方向以特定速度(例如為0km/h以上)行駛之立體物作為前方車。再者，微電腦12051可設定與前方車之近前側應預先確保之車間距離，進行自動剎車控制(亦包含停止追隨控制)或自動加速控制(亦包含追隨起步控制)等。如此般可進行以不拘於駕駛者之操作而自律地行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051基於自攝像部12101至12104獲得之距離資訊，將立體物相關之立體物資訊分類成二輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而加以擷取，用於自動避開障礙物。例如，微電腦12051可將車輛12100周邊之障礙物識別為車輛12100之駕駛者可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞危險性，當遇到碰撞危險性為設定值以上且有可能碰撞之狀況時，經由音響喇叭12061或顯示部12062對駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或避開轉向，藉此可進行用以避開碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。上述行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之步驟、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之步驟而進行。若微電腦12051判斷攝像部12101至12104之攝像圖像中存在行人，且辨識為行人，則聲音圖像輸出部12052以對該經辨識出之行人重疊顯示用以強調之方形 輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已對可應用本揭示之技術之車輛控制系統之一例進行說明。本揭示之技術可應用於以上說明之構成中之攝像部12031等。具體而言，可藉由將例如圖1所示之受光元件1應用於攝像部12031而提高感度等特性。
本技術之實施形態並非限定於上述之實施形態者，可於不脫離本技術之主旨之範圍內進行各種變更。
例如，當然可將以上說明之2個以上之實施形態適當組合。即，例如可根據使像素之感度等之哪種特性優先，而適當選擇設置於像素內之信號取出部之個數或配置位置、信號取出部之形狀或是否設為共用構造、有無晶載透鏡、有無像素間遮光部、有無分離區域、晶載透鏡或基板之厚度、基板之種類或膜設計、有無對光入射面之偏壓、有無反射構件等。
又，於上述之實施形態中，已對使用電子作為信號載子之例進行說明，但亦可將光電轉換中產生之電洞用作信號載子。此種情形時，由P+半導體區域構成用以檢測信號載子之電荷檢測部，由N+半導體區域構成用以使基板內產生電場之電壓施加部，且只要於設置於信號取出部之電荷檢測部中，檢測出作為信號載子之電洞即可。
根據本技術，將CAPD感測器設為背面照射型之受光元件之構成，藉此可提高測距特性。
再者，上述之實施形態記載了對形成於基板61之P+半導體區域73直接施加電壓，藉由產生之電場而使進行了光電轉換之電荷移動之驅動方式，但本技術不限定於該驅動方式，亦可應用於其他之驅動方式。例如，可為以下之驅動方式：使用形成於基板61之第1及第2傳送電晶體與第1及第2浮動擴散區域，對第1及第2傳送電晶體之閘極分別施加特定之電壓，藉此將進行了光電轉換之電荷分別經由第1傳送電晶體分配儲存於第1浮動擴散區域，或經由第2傳送電晶體分配儲存於第2浮動擴散區域。於該情形時，形成於基板61之第1及第2傳送電晶體分別作為對閘極施加特定電壓之第1及第2電壓施加部發揮功能，形成於基板61之第1及第2浮動擴散區域分別作為檢測藉由光電轉換產生之電荷之第1及第2電荷檢測部發揮功能。
又，換言之，對形成於基板61之P+半導體區域73直接施加電壓，藉由產生之電場而使進行了光電轉換之電荷移動之驅動方式中，被設為第1及第2電壓施加部之2個P+半導體區域73為施加特定電壓之控制節點，被設為第1及第2電荷檢測部之2個N+半導體區域71為檢測電荷之檢測節點。對形成於基板61之第1及第2傳送電晶體之閘極施加特定電壓，使進行了光電轉換之電荷分配儲存於第1浮動擴散區域或第2浮動擴散區域之驅動方式中，第1及第2傳送電晶體之閘極為施加特定電壓之控制節點，形成於基板61之第1及第2浮動擴散區域為檢測電荷之檢測節點。
又，本說明書中記載之效果僅為例示而非限定者，亦可為其他之效果。
再者，本技術亦可採取如下之構成。
(1)一種受光元件，其構成為具備：晶載透鏡；配線層；及半導體層，其配置於上述晶載透鏡與上述配線層間；且上述半導體層具備：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部附近；及第2電荷檢測部，其配置於上述第2電壓施加部附近；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋。
(2)
如上述(1)記載之受光元件，其中上述配線層至少具有具備反射構件之1層，且上述反射構件以俯視時與上述第1電荷檢測部或上述第2電荷檢測部重疊之方式設置。
(3)
如上述(1)或(2)記載之受光元件，其中 上述配線層至少具有具備遮光構件之1層，且上述遮光構件以俯視時與上述第1電荷檢測部或上述第2電荷檢測部重疊之方式設置。
(4)
如上述(1)至(3)中任一項記載之受光元件，其中上述第1及第2電壓施加部、上述第1及第2電荷檢測部配置於上述半導體層之相同之平面側。
(5)
如上述(1)至(4)中任一項記載之受光元件，其中上述第1及第2電壓施加部貫通上述半導體層而構成。
(6)
如上述(1)至(5)中任一項記載之受光元件，其中上述第1電荷檢測部配置於上述第1電壓施加部之周圍，上述第2電荷檢測部配置於上述第2電壓施加部之周圍。
(7)
如上述(1)至(3)中任一項記載之受光元件，其中上述第1及第2電壓施加部配置於上述半導體層之與形成有上述第1及第2電荷檢測部之面相反之平面側。
(8)
如上述(7)記載之受光元件，其中上述第1電壓施加部配置於俯視時中心位置與上述第1電荷檢測部重疊之位置，上述第2電壓施加部配置於俯視時中心位置與上述第2電荷檢測部重 疊之位置。
(9)
如上述(1)至(6)中任一項記載之受光元件，其中構成為：上述第1電壓施加部與上述第2電壓施加部之各者之深度成為深於上述第1及第2電荷檢測部之位置。
(10)
如上述(1)至(9)中任一項記載之受光元件，其中上述第1及第2電壓施加部具備形成於較上述半導體層之界面更靠上表面之突出部。
(11)
如上述(1)至(10)中任一項記載之受光元件，其中於上述第1電壓施加部與上述第2電壓施加部各者之上述絕緣膜之更外周具備電洞濃度強化層。
(12)
如上述(1)至(11)中任一項記載之受光元件，其中上述第1電壓施加部、上述第2電壓施加部、上述第1電荷檢測部及上述第2電荷檢測部之平面形狀為圓形、矩形或三角形之任一者，且相對於像素中心而點對稱地配置。
(13)
如上述(1)至(11)中任一項記載之受光元件，其中上述第1電壓施加部、上述第2電壓施加部、上述第1電荷檢測部及上述第2電荷檢測部之平面形狀為L字形或梳子形，且對向配置。
(14)
如上述(1)至(13)中任一項記載之受光元件，其中平面形狀為矩形之上述第1電壓施加部及上述第1電荷檢測部之組，與平面形狀為矩形之上述第2電壓施加部及上述第2電荷檢測部之組交替配置。
(15)
如上述(1)至(12)中任一項記載之受光元件，其中平面形狀為矩形之上述第1電壓施加部及上述第1電荷檢測部之組沿像素之對角方向對向配置，平面形狀為矩形之上述第2電壓施加部及上述第2電荷檢測部之組沿與上述第1電壓施加部及上述第1電荷檢測部不同之對角方向對向配置。
(16)
如上述(1)至(12)中任一項記載之受光元件，其中平面形狀為三角形之上述第1電壓施加部及上述第1電荷檢測部沿像素之第1方向對向配置，平面形狀為三角形之上述第2電壓施加部及上述第2電荷檢測部沿與上述第1方向正交之第2方向對向配置。
(17)
如上述(1)至(16)中任一項記載之受光元件，其中上述第1電壓施加部及上述第2電壓施加部以矽、多晶矽或金屬材料形成。
(18)
如上述(1)至(17)中任一項記載之受光元件，其中上述第1及第2電壓施加部分別以形成於上述半導體層之第1及第2P型半導體區域構成。
(19)
如上述(1)至(17)中任一項記載之受光元件，其中上述第1及第2電壓施加部分別以形成於上述半導體層之第1及第2傳送電晶體構成。
(20)
一種測距模組，其具備：受光元件；光源，其照射亮度週期性地變動之照射光；及發光控制部，其控制上述照射光之照射時序；且上述受光元件構成為具備：晶載透鏡；配線層；及半導體層，其配置於上述晶載透鏡與上述配線層間；且上述半導體層具備：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部之周圍；及第2電荷檢測部，其配置於上述第2電壓施加部之周圍；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋。
61:基板
1301:P型半導體區域
1311-1:電極部
1311-2:電極部
1311A-1:埋入部
1311A-2:埋入部
1311B-1:突出部
1311B-2:突出部
1312-1:N+半導體區域
1312-2:N+半導體區域
1313-1:絕緣膜
1313-2:絕緣膜
1314-1:電洞濃度強化層
1314-2:電洞濃度強化層
1321:第1面
1322:絕緣膜
1331:第2面
1332:絕緣膜
A-A':線
B-B':線
DET0:電荷
DET1:電荷
MIX0:電壓
MIX1:電壓

Claims (19)

  1. 一種受光元件，其包含：晶載透鏡；配線層；及半導體層，其配置於上述晶載透鏡與上述配線層間；且上述半導體層具備：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部附近；及第2電荷檢測部，其配置於上述第2電壓施加部附近；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋，其中上述第1電壓施加部及上述第2電壓施加部配置於上述半導體層之與形成有上述第1電荷檢測部及上述第2電荷檢測部之面相反之平面側。
  2. 如請求項1之受光元件，其中上述配線層至少具有具備反射構件之1層，且上述反射構件以俯視時與上述第1電荷檢測部或上述第2電荷檢測部重疊之方式設置。
  3. 如請求項1之受光元件，其中上述配線層至少具有具備遮光構件之1層，且 上述遮光構件以俯視時與上述第1電荷檢測部或上述第2電荷檢測部重疊之方式設置。
  4. 如請求項1之受光元件，其中上述第1及第2電壓施加部、上述第1及第2電荷檢測部配置於上述半導體層之相同之平面側。
  5. 如請求項1之受光元件，其中上述第1及第2電壓施加部貫通上述半導體層。
  6. 如請求項1之受光元件，其中上述第1電荷檢測部配置於上述第1電壓施加部之周圍，上述第2電荷檢測部配置於上述第2電壓施加部之周圍。
  7. 如請求項1之受光元件，其中上述第1電壓施加部配置於俯視時中心位置與上述第1電荷檢測部重疊之位置，上述第2電壓施加部配置於俯視時中心位置與上述第2電荷檢測部重疊之位置。
  8. 如請求項1之受光元件，其中上述第1電壓施加部與上述第2電壓施加部之各者之深度成為深於上述第1及第2電荷檢測部之位置。
  9. 如請求項1之受光元件，其中上述第1及第2電壓施加部具備形成於較上述半導體層之界面更靠上表面之突出部。
  10. 如請求項1之受光元件，其進一步包含：電洞濃度強化層，其於上述第1電壓施加部與上述第2電壓施加部各者之上述絕緣膜之更外周。
  11. 如請求項1之受光元件，其中上述第1電壓施加部、上述第2電壓施加部、上述第1電荷檢測部及上述第2電荷檢測部之平面形狀為圓形、矩形或三角形之任一者，且相對於像素中心而點對稱地配置。
  12. 如請求項1之受光元件，其中上述第1電壓施加部、上述第2電壓施加部、上述第1電荷檢測部及上述第2電荷檢測部之平面形狀為L字形或梳子形，且對向配置。
  13. 如請求項1之受光元件，其中平面形狀為矩形之上述第1電壓施加部及上述第1電荷檢測部之組，與平面形狀為矩形之上述第2電壓施加部及上述第2電荷檢測部之組交替配置。
  14. 如請求項1之受光元件，其中平面形狀為矩形之上述第1電壓施加部及上述第1電荷檢測部之組沿像素之對角方向對向配置，平面形狀為矩形之上述第2電壓施加部及上述第2電荷檢測部之組沿與上述第1電壓施加部及上述第1電荷檢測部不同之對角方向對向配置。
  15. 如請求項1之受光元件，其中平面形狀為三角形之上述第1電壓施加部及上述第1電荷檢測部沿像素之第1方向對向配置，平面形狀為三角形之上述第2電壓施加部及上述第2電荷檢測部沿與上述第1方向正交之第2方向對向配置。
  16. 如請求項1之受光元件，其中上述第1電壓施加部及上述第2電壓施加部以矽、多晶矽或金屬材料形成。
  17. 如請求項1之受光元件，其中上述第1及第2電壓施加部分別以形成於上述半導體層之第1及第2P型半導體區域構成。
  18. 如請求項1之受光元件，其中上述第1及第2電壓施加部分別以形成於上述半導體層之第1及第2傳送電晶體構成。
  19. 一種測距模組，其包含：受光元件，其具備：晶載透鏡；配線層；及半導體層，其配置於上述晶載透鏡與上述配線層間；且上述半導體層具備：第1電壓施加部，其施加第1電壓；第2電壓施加部，其施加與上述第1電壓不同之第2電壓；第1電荷檢測部，其配置於上述第1電壓施加部之周圍；及第2電荷檢測部，其配置於上述第2電壓施加部之周圍；且上述第1電壓施加部與上述第2電壓施加部之各者於上述半導體層內由絕緣膜覆蓋，光源，其照射亮度週期性地變動之照射光；及發光控制部，其控制上述照射光之照射時序；其中上述第1及第2電壓施加部配置於上述半導體層之與形成有上述第1及第2電荷檢測部之面相反之平面側。
TW108120988A 2018-07-18 2019-06-18 受光元件及測距模組 TWI837140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-135396 2018-07-18
JP2018135396 2018-07-18

Publications (2)

Publication Number Publication Date
TW202024566A TW202024566A (zh) 2020-07-01
TWI837140B true TWI837140B (zh) 2024-04-01

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167044A1 (ja) 2015-04-14 2016-10-20 ソニー株式会社 固体撮像装置、撮像システムおよび距離計測方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167044A1 (ja) 2015-04-14 2016-10-20 ソニー株式会社 固体撮像装置、撮像システムおよび距離計測方法

Similar Documents

Publication Publication Date Title
TWI832874B (zh) 光接收元件及距離測量模組
KR102613095B1 (ko) 수광 소자 및 거리 측정 모듈
KR20200043545A (ko) 수광 소자, 촬상 소자, 및, 촬상 장치
TWI816827B (zh) 受光元件及測距模組
TWI834685B (zh) 受光元件及測距模組
WO2020017338A1 (ja) 受光素子および測距モジュール
JP7395462B2 (ja) 受光素子および測距モジュール
TWI813698B (zh) 受光元件及測距模組
TWI822807B (zh) 受光元件及測距模組
WO2020017340A1 (ja) 受光素子および測距モジュール
TWI837140B (zh) 受光元件及測距模組
TWI846709B (zh) 受光元件及測距模組
TWI845517B (zh) 受光元件及測距模組