TWI517408B - 電晶體 - Google Patents

電晶體 Download PDF

Info

Publication number
TWI517408B
TWI517408B TW099136690A TW99136690A TWI517408B TW I517408 B TWI517408 B TW I517408B TW 099136690 A TW099136690 A TW 099136690A TW 99136690 A TW99136690 A TW 99136690A TW I517408 B TWI517408 B TW I517408B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
film
insulating film
semiconductor film
Prior art date
Application number
TW099136690A
Other languages
English (en)
Other versions
TW201133863A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201133863A publication Critical patent/TW201133863A/zh
Application granted granted Critical
Publication of TWI517408B publication Critical patent/TWI517408B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

電晶體
本發明關於一種使用氧化物半導體的場效應電晶體，例如薄膜電晶體。
使用形成在具有絕緣表面的基板之上的半導體薄膜來構成薄膜電晶體(TFT)的技術引人注目。薄膜電晶體用於以液晶電視機為代表的顯示裝置。作為可以應用於薄膜電晶體的半導體薄膜已知有矽類半導體材料，但是作為其他材料，氧化物半導體受到關注。
作為氧化物半導體的材料，已知氧化鋅或以氧化鋅為成分的材料。使用電子載子濃度低於1018/cm3的非晶氧化物(氧化物半導體)形成的薄膜電晶體已被揭示(專利文獻1至3)。
[專利文獻1]　日本專利申請公告第2006-165527號公報
[專利文獻2]　日本專利申請公告第2006-165528號公報
[專利文獻3]　日本專利申請公告第2006-165529號公報
另外，在形成薄膜的製程中，在氧化物半導體和化學計算成分之間產生差異。例如，因氧過剩或缺乏而氧化物半導體的導電率變化。另外，在氧化物半導體的薄膜形成中混入的氫形成氧(O)-氫(H)鍵而成為電子施體，這成為使導電率變化的因素。再者，由於OH基是極性分子，所以對於如由氧化物半導體製造的薄膜電晶體那樣的主動裝置成為使其特性變動的因素。
即使電子載子濃度低於1018/cm3，氧化物半導體實際上也是n型，在所述專利文獻中揭示的薄膜電晶體僅得到103的開關比。像這樣的薄膜電晶體的開關比低是因為截止電流高的緣故。
另外，在顯示裝置的製造步驟或操作時有如下問題，亦即，在元件、電極或佈線等中蓄積不需要的電荷。例如，在使用薄膜電晶體的情況下，若產生上述那樣的電荷的蓄積，則產生寄生通道而洩漏電流流過。另外，在使用底部閘極型電晶體的情況下，在半導體層中的背通道部(設置在半導體層的上部的源極電極及汲極電極之間的區域)的表面或內部蓄積電荷且產生寄生通道，因此容易產生洩漏電流而臨界電壓變動。
另外，為了提高薄膜電晶體的場效應遷移率，減小載子移動的通道長度，但是若使通道長度減小，則薄膜電晶體的截止電流上升。
於是，本發明的一個實施例之目的在於提供一種薄膜電晶體，其中，操作速度快，在導通時能夠流過大量電流，並在截止時截止電流非常降低。
本發明的一個實施例是一種垂直型薄膜電晶體，其中，藉由去除氧化物半導體中會成為電子施體(施體)的雜質，使用本徵或實際上本徵的半導體的其能隙大於矽半導體的氧化物半導體形成通道形成區。
換言之，本發明的一個實施例是一種垂直型薄膜電晶體，其中，使用氧化物半導體膜形成通道形成區，在該氧化物半導體膜中，以氧化物半導體所含有的氫濃度為低於或等於5×1019/cm3，較佳為低於或等於5×1018/cm3，更佳為低於或等於5×1017/cm3的方式來去除氧化物半導體所含有的氫或OH基，並且使載子濃度為低於或等於5×1014/cm3，較佳為低於或等於5×1012/cm3。
氧化物半導體的能隙為高於或等於2 eV，較佳為高於或等於2.5 eV，更佳為高於或等於3 eV，使形成施體的氫等的雜質儘量降低，並且載子濃度為低於或等於1×1014/cm3，較佳為低於或等於1×1012/cm3。
另外，在本發明的一個實施例中之多個薄膜電晶體的閘極電極隔著覆蓋源極電極、氧化物半導體膜以及汲極電極的閘極絕緣膜彼此相對向。換言之，多個薄膜電晶體的閘極電極隔著閘極絕緣膜而與源極電極、氧化物半導體膜以及汲極電極的側面相對向。由此，通道長度大。
根據本發明的一個實施例，藉由使用氫濃度降低了且高純度化了的氧化物半導體，可以提高薄膜電晶體的場效應遷移率及導通電流，並可以極大降低截止電流。
以下參照附圖詳細說明本發明的實施例模式。但是，本發明不侷限於以下的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不違離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。注意，在以下說明的本發明的結構中，不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而有時省略其重複說明。
另外，本說明書所說明的每一個附圖所示的每一個結構的大小、層的厚度或區域有時為了清晰可見而可能被誇大。因此，比例並不必然限於附圖中的比例。
另外，在本說明書中使用的“第一”、“第二”、“第三”等序數是為了避免結構要素的混同的，而不在數目方面上進行限定。因此，可以將“第一”適當地代替“第二”或“第三”等而說明。
另外，電壓是指兩個點電位之間的差，而電位是指靜電場中的單位電荷在某一個點具有的靜電能(電位能量)。但是，一般來說，在很多情況下，當將某一個點上的電位和成為標準的電位(例如，接地電位)之間的電位差僅稱為電位或電壓，將電位和電壓看作同義詞而使用。由此，在本說明書中，除了在特別指定的情況下之外，既可以將電位稱為電壓，又可以將電壓稱為電位。
(實施例模式1)
在本實施例模式中，參照圖1A和1B說明場效應電晶體，例如薄膜電晶體的結構。
圖1A是薄膜電晶體133的俯視圖，圖1B是相當於沿著圖1A的鏈條線A-B的剖面圖。
如圖1B所示，在形成在基板101上的絕緣膜103上層疊有第一電極105、氧化物半導體膜107以及第二電極109。另外，覆蓋第一電極105、氧化物半導體膜107以及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111上設置有第三電極113、115。在閘極絕緣膜111、第三電極113、115上設置有用作為層間絕緣膜的絕緣膜117。在絕緣膜117中形成有開口部，在該開口部中形成有與第一電極105連接的佈線131(參照圖1A)，與第二電極109連接的佈線129，與第三電極113連接的佈線125，與第三電極115連接的佈線127。第一電極105用作為薄膜電晶體的源極電極及汲極電極的其中一者。第二電極109用作為薄膜電晶體的源極電極及汲極電極中的另一者。第三電極113、115用作為薄膜電晶體的閘極電極。
本實施例模式的薄膜電晶體是垂直型薄膜電晶體，其特徵在於用作為閘極電極的第三電極113與第三電極115分離，並隔著第一電極105、氧化物半導體膜107以及第二電極109相對向。
另外，薄膜電晶體是指至少具有包括閘極、汲極電極以及源極電極的三個端子的元件，並在汲極區和源極區之間具有通道形成區，並且可以電流藉由汲極區、通道形成區以及源極區流過。在此，因為源極電極和汲極電極根據薄膜電晶體的結構或操作條件等而更換，所以很難限定哪個是源極電極哪個是汲極電極。因此，有時不將用作為源極電極及汲極電極的區域稱為源極電極或汲極電極。在此情況下，作為一個例子，有時將用作為源極電極及汲極電極的區域分別記為第一端子、第二端子。或者，有時將用作源極電極及汲極電極的區域分別記為第一電極、第二電極。或者，有時將用作為源極電極及汲極電極的區域分別記為第一區、第二區。
基板101需要至少具有耐受後續的加熱處理的耐熱性。作為基板101，可以使用鋇硼矽酸鹽玻璃、硼矽酸鋁玻璃等玻璃基板。
另外，作為玻璃基板，在後續的加熱處理的溫度高時，較佳使用應變點為高於或等於730℃的基板。另外，作為玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等的玻璃材料。另外，一般藉由使其包含的氧化鋇(BaO)多於使其包含的氧化硼(B2O3)，可以獲得更實用的耐熱玻璃。因此，較佳使用包含比B2O3多的BaO的玻璃基板。
另外，也可以使用陶瓷基板、石英基板、藍寶石基板等由絕緣體所構成的基板代替上述玻璃基板。此外，可以使用晶化玻璃基板等。
絕緣膜103由如氧化矽膜、氧氮化矽膜等氧化物絕緣膜或者如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等的氮化物絕緣膜形成。另外，絕緣膜103也可以具有疊層結構，例如，可以採用從基板101側層疊上述氮化物絕緣膜的任一個以上和上述氧化物絕緣膜的任一個以上的結構。
第一電極105及第二電極109由選自鋁、鉻、銅、鉭、鈦、鉬、鎢、釔中的元素；或以上述元素為成分的合金；組合上述元素的合金等形成。另外，可以使用選自錳、鎂、鋯、鈹中的一種或多種的材料。另外，第一電極105可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；鈦膜、層疊在鈦膜上的鋁膜、層疊在其上的鈦膜的三層結構等。另外，也可以使用：組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一個或多個元素的膜、合金膜或氮化膜。
另外，氧化物半導體膜107可以使用以InMO3(ZnO)m(m>0且m不侷限於整數)表示的薄膜。在此，M表示選自Ga、Fe、Ni、Mn和Co中的一種金屬元素或多種金屬元素。例如，作為M可以舉出Ga、Ga和Ni或Ga和Fe等。另外，在上述氧化物半導體膜中，除作為M包含的金屬元素以外，作為雜質元素也可以包含其他遷移金屬元素或該遷移金屬的氧化物。在以InMO3(ZnO)m(m>0且m不侷限於整數)表示的結構的氧化物半導體層中，作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，該薄膜也稱為In-Ga-Zn-O類膜。
作為氧化物半導體膜107，除了上述In-Ga-Zn-O類膜外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。另外，也可以上述氧化物半導體膜包含Si。
在本實施例模式所使用的氧化物半導體膜107中，包含在氧化物半導體膜中的氫為低於或等於5×1019/cm3，較佳為低於或等於5×1018/cm3，更佳為低於或等於5×1017/cm3，包含在氧化物半導體膜中的氫被除去。換言之，以儘量不含有氧化物半導體膜的主要成分以外的雜質的方式使氧化物半導體膜高純度化。另外，氧化物半導體膜107的載子濃度為低於或等於5×1014/cm3，較佳為低於或等於1×1014/cm3，更佳為低於或等於5×1012/cm3，更進一步較佳為低於或等於1×1012/cm3。換言之，氧化物半導體膜的載子濃度非常接近O。另外，能帶為高於或等於2 eV，較佳為高於或等於2.5 eV，更佳為高於或等於3 eV。另外，可以藉由利用二次離子質譜分析法(SIMS)來測定氧化物半導體膜中的氫濃度。另外，可以藉由利用霍爾效應測定來測定載子密度。
氧化物半導體膜107的厚度較佳為大於或等於30 nm且小於或等於3000 nm。藉由使氧化物半導體膜107的厚度減薄，可以使薄膜電晶體的通道長度變小，並可以製造導通電流及場效應遷移率高的薄膜電晶體。另一方面，藉由使氧化物半導體膜107的厚度變厚，典型上為大於或等於100 nm且小於或等於3000 nm，可以製造大功率用的半導體裝置。
閘極絕緣膜111可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鋁膜的單層或疊層形成。閘極絕緣膜111與氧化物半導體膜107接觸的部分較佳含有氧，更佳的是，由氧化矽膜形成。藉由使用氧化矽膜，可以對氧化物半導體膜107供應氧，並可以使其特性良好。
另外，作為閘極絕緣膜111，使用矽酸鉿(HfSiOx)、添加有N的HfSiOxNy、鋁酸鉿(HfAlOx)、氧化鉿、氧化釔等的high-k材料來可以降低閘極洩漏電流。再者，可以使用high-k材料與氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鋁膜中的任一個以上的疊層結構。閘極絕緣膜111的厚度被設定為大於或等於50 nm且小於或等於500 nm。藉由使閘極絕緣膜111的厚度減薄，可以製造場效應遷移率高的薄膜電晶體，並可以在同一基板上製造驅動電路。另一方面，藉由使閘極絕緣膜111的厚度變厚，可以降低閘極洩漏電流。
用作為閘極電極的第三電極113、115可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素；以上述元素為成分的合金；組合上述元素的合金膜等來形成。另外，也可以使用選自錳、鎂、鋯、鈹中的一種或多種材料。另外，第三電極113、115可以採用單層結構或兩層以上的疊層結構。例如，具有如下結構：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；鈦膜、層疊在鈦膜上的鋁膜、層疊在其上的鈦膜的三層結構等。另外，也可以使用：組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合多種元素的合金膜或氮化膜。
接著，參照能帶圖說明具有氧化物半導體膜107的薄膜電晶體的操作。
圖2是示出使用本實施例模式所示的氧化物半導體膜的反交錯型薄膜電晶體的縱向剖面圖。在汲極電極(D)上層疊有氧化物半導體膜(OS)及源極電極(S)，在汲極電極、氧化物半導體膜以及源極電極上設置有閘極絕緣膜(GI)，在其上設置有被分離的閘極電極(GE1、GE2)。
圖3A和3B是示出沿著圖2所示的A-A'剖面的能帶圖(示意圖)。圖3A示出將源極電極和汲極電極之間的電壓設定為0 V(VD=0 V)的情況，圖3B示出在對汲極電極施加正電壓(VD>0)的情況下，虛線示出不對閘極施加電壓的情況(VG=0)，而實線示出對閘極施加正電壓(VG>0)的情況。在不對閘極施加電壓的情況下因能勢壘高而不從電極將載子(電子)注射入到氧化物半導體側，因此示出電流不流過的截止狀態。另一方面，藉由對閘極施加正電壓，降低能勢壘，因此示出電流流過的導通狀態。
圖4A和4B是沿著圖2的B-B'剖面的能帶圖(示意圖)。圖4A示出對閘極(GE1、GE2)施加正電位(+VG)的狀態，即在源極電極和汲極電極之間載子(電子)流過的ON狀態(導通狀態)。另外，圖4B示出對閘極(GE1、GE2)施加負電位(-VG)的狀態，即截止狀態(非導通狀態，少數載子不流過的狀態)的情況。
圖5示出真空能階和金屬的功函數(ΦM)、氧化物半導體膜的電子親和力(χ)的關係。
在室溫下金屬的自由電子處於簡並態(degenerate state)，並且費米能階位於傳導帶內。另一方面，現有的氧化物半導體膜一般為n型，此時的費米能階(EF)從位於帶隙中間的本徵費米能階(Ei)離開而位於接近於傳導帶的部分。另外，已知氧化物半導體膜所含有的氫的一部分成為施體而成為n型化的原因之一。
針對於此，根據本實施例模式的氧化物半導體膜是如下半導體膜，即藉由從氧化物半導體膜去除n型雜質的氫，並以儘量不包含氧化物半導體膜的主要成分以外的雜質的方式實現高純度化，來實現本徵(i型)，或接近於本徵型。換言之，具有如下特徵，即不是添加雜質實現i型化，而是藉由儘量去除氫、水、羥基或氫化物等的雜質來實現高純度化了的i型(本徵半導體)或接近於i型。因此，費米能階(EF)可以得到與本徵費米能階(Ei)相同的能階。
一般認為在氧化物半導體膜的帶隙(Eg)為3.15 eV的情況下，電子親和力(χ)為4.3 eV。構成源極電極及汲極電極的鈦(Ti)的功函數實質上等於氧化物半導體膜的電子親和力(χ)。此時，在金屬-氧化物半導體膜介面，不對電子形成肖特基勢壘。
換言之，在金屬的的功函數(ΦM)與氧化物半導體膜的電子親和力(χ)實質上相同的情況下，在金屬與氧化物半導體膜接觸時示出如圖3A所示那樣的能帶圖(示意圖)。
在圖3B中，黑色圓點(●)示出電子，在對汲極施加正電位時，電子越過勢壘(h)並注射入到氧化物半導體膜，而流向汲極。此時，勢壘(h)的高度根據閘極電壓和汲極電壓變化，但是在施加正的汲極電壓時，勢壘(h)的高度小於沒有施加電壓的圖3A的勢壘(h)的高度，亦即帶隙(Eg)的1/2。
此時，如圖4A所示那樣，電子遷移在閘極絕緣膜和高純度化了的氧化物半導體膜之間的介面的在能方面上穩定的氧化物半導體膜側的最低部。
另外，在圖4B中，在對閘極電極(GE1、GE2)施加負電位(反偏壓)時，由於實際上沒有少數載子的電洞，所以電流值非常接近於0。
例如，即使使用通道寬度W為1×104 μm，通道長度為3 μm的薄膜電晶體，截止電流也極度低，即為低於或等於10-13A，並可以得到0.1 V/dec.(閘極絕緣膜的厚度為100 nm)的臨界值(S值)。
像這樣，藉由以儘量不包含氧化物半導體膜的主要成分以外的雜質，典型上是氫、水、羥基或氫化物等的方式實現高純度化，可以使薄膜電晶體進行良好的操作。尤其是可以降低截止電流。
在通道形成為與基板實質上平行的橫向薄膜電晶體中，由於除通道以外還需要設置源極電極及汲極電極，基板中的薄膜電晶體的佔有面積變大，所以阻礙小型化。然而，在垂直型薄膜電晶體中，由於層疊源極電極、通道及汲極電極，所以可以減小基板表面上的佔有面積。其結果是可以實現薄膜電晶體的小型化。
另外，由於垂直型薄膜電晶體的通道長度由氧化物半導體膜的厚度而控制，所以藉由使氧化物半導體膜107的厚度薄，可以形成通道長度小的薄膜電晶體。由於藉由使通道長度小，可以降低源極電極、通道及汲極電極的串聯電阻，所以可以使薄膜電晶體的導通電流及場效應遷移率上升。另外，具有氫濃度降低並高純度化了的氧化物半導體膜的薄膜電晶體的截止電流極度低，並且在截止時該薄膜電晶體成為電流幾乎沒流過的絕緣狀態。由此，即使氧化物半導體膜的厚度減薄，垂直型薄膜電晶體的通道長度變小，也可以實現在非導通狀態時幾乎沒流過截止電流的薄膜電晶體。
像這樣，藉由使用氫濃度降低並高純度化了的氧化物半導體膜，可以製造適合於高清晰化，操作速度快，在導通時能夠流過大量電流，在截止時幾乎不流過電流的薄膜電晶體。
(實施例模式2)
在本實施例模式中，參照圖6A和6B說明與實施例模式1不同的結構的場效應電晶體，例如薄膜電晶體的結構。
圖6A是薄膜電晶體141、143的俯視圖，圖6B是相當於沿著圖6A的鏈條線A-B的剖面圖。
如圖6B所示，在形成在基板101上的絕緣膜103上層疊有第一電極105、106、氧化物半導體膜107以及第二電極109。另外，覆蓋第一電極105、106、氧化物半導體膜107以及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111上設置有第三電極113、115。在閘極絕緣膜111、第三電極113、115上設置有用作為層間絕緣膜的絕緣膜117。在絕緣膜117中形成有開口部，藉由開口部之一形成有與第一電極105連接的佈線131(參照圖6A)，與第一電極106連接的佈線132(參照圖6A)，與第二電極109連接的佈線129，與第三電極113連接的佈線125，與第三電極115連接的佈線127。
第一電極105用作為薄膜電晶體141的源極電極及汲極電極的其中一者。第一電極106用作為薄膜電晶體143的源極電極及汲極電極的其中一者。第二電極109用作為薄膜電晶體141、143的源極電極及汲極電極中的另一者。第三電極113用作為薄膜電晶體141的閘極電極。第三電極115用作為薄膜電晶體143的閘極電極。
本實施例模式的特徵是第一電極105和第一電極106被分離。並且，本實施例模式的特徵是使薄膜電晶體141和薄膜電晶體143藉由第二電極109及佈線129而被串聯連接。此時，第一電極105用作為薄膜電晶體141的源極電極及汲極電極的其中一者(例如，用作為源極電極)。第二電極109用作為薄膜電晶體141的源極電極及汲極電極中的另一者(例如，用作為汲極電極)。第三電極113用作為薄膜電晶體141的閘極電極。另外，第二電極109用作為薄膜電晶體143的源極電極及汲極電極的其中一者(例如，用作為源極電極)。第一電極106用作為薄膜電晶體143的源極電極及汲極電極中的另一者(例如，用作為汲極電極)。第三電極115用作為薄膜電晶體143的閘極電極。
換言之，使薄膜電晶體141和薄膜電晶體143藉由第二電極109而被串聯連接。此時，也可以不設置佈線129。
另外，也可以使薄膜電晶體141和薄膜電晶體143並聯連接。此時，設置用於連接第一電極105及第一電極106的導電層。
本實施例模式的薄膜電晶體141、143與實施例模式1同樣地使用氫濃度降低並高純度化了的氧化物半導體膜。由此，可以實現薄膜電晶體的良好操作。尤其是可以減少截止電流。其結果是，可以製造適合於高清晰化，操作速度快，在導通時能夠流過大量電流，在截止時幾乎不流過電流的薄膜電晶體。
(實施例模式3)
在本實施例模式中對與上述實施例模式不同的本發明的一個實施例的場效應電晶體，例如薄膜電晶體進行說明。
圖7A和7B示出本實施例模式的薄膜電晶體的一個例子。
圖7A和7B所示的薄膜電晶體具有與實施例模式1所示的薄膜電晶體同樣的疊層結構。亦即，在形成在基板101上的絕緣膜103上層疊有第一電極105A至105D、氧化物半導體膜107以及第二電極109。另外，覆蓋第一電極105A至105D、氧化物半導體膜107以及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111上設置有第三電極113A至113D。在閘極絕緣膜111、第三電極113A至113D上設置有用作為層間絕緣膜的絕緣膜117。在絕緣膜117中形成有開口部，藉由開口部之一形成有與第一電極105A至105D連接的佈線125A至125D以及藉由開口部之一形成有與第二電極109連接的佈線129。第一電極105A至105D用作為薄膜電晶體的源極電極及汲極電極的其中一者。第二電極109用作為薄膜電晶體的源極電極及汲極電極中的另一者。第三電極113A至113D用作為薄膜電晶體的閘極電極。
本實施例模式的薄膜電晶體是垂直型薄膜電晶體，用作為閘極電極的第三電極113A至113D互相被分離，並且藉由第一電極105A至105D、氧化物半導體膜107以及第二電極109而使第三電極113A與第三電極113C相對向，並使第三電極113B與第三電極113D相對向。
圖7A和7B所示的薄膜電晶體133係由多個薄膜電晶體所構成。明確而言，薄膜電晶體133具有四個薄膜電晶體141A至141D。
薄膜電晶體141A的閘極係由第三電極113A所構成，其源極電極及汲極電極的其中一者係由第一電極105A所構成，並且其源極電極及汲極電極中的另一者係由第二電極109所構成。薄膜電晶體141B的閘極係由第三電極113B所構成，其源極電極及汲極電極的其中一者係由第一電極105B所構成，並且其源極電極及汲極電極中的另一者係由第二電極109所構成。薄膜電晶體141C的閘極係由第三電極113C所構成，其源極電極及汲極電極的其中一者係由第一電極105C所構成，並且其源極電極及汲極電極中的另一者係由第二電極109所構成。薄膜電晶體141D的閘極係由第三電極113D所構成，其源極電極及汲極電極的其中一者係由第一電極105D所構成，並且其源極電極及汲極電極中的另一者係由第二電極109所構成。
另外，由於本實施例模式所示的各層的材料及形成方法與實施例模式1同樣，所以省略與實施例模式1相同的說明。
本實施例模式的薄膜電晶體133與實施例模式1同樣地使用氫濃度降低並高純度化了的氧化物半導體膜。由此，可以實現薄膜電晶體的良好操作。尤其是可以減少截止電流。其結果是，可以製造適合於高清晰化，操作速度快，在導通時能夠流過大量電流，在截止時幾乎不流過電流的薄膜電晶體。
(實施例模式4)
在本實施例模式中參照圖8A至8E說明圖1A和1B所示的薄膜電晶體的製造過程。
如圖8A所示，在基板101上形成絕緣膜103，在絕緣膜103上形成第一電極105。第一電極105用作為薄膜電晶體的源極電極及汲極電極的其中一者。
絕緣膜103可以藉由濺射法、CVD法、塗敷法等來形成。
另外，在藉由濺射法形成絕緣膜103的情況下，較佳去除藉由殘留在處理室內的氫、水、羥基或氫化物等來形成絕緣膜103。這是因為不使絕緣膜103包含氫、水、羥基或氫化物等的緣故。為了去除殘留在處理室內的氫、水、羥基或氫化物等，較佳使用吸附型真空泵。作為吸附型真空泵，例如，較佳使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用具有冷阱的渦輪泵。在藉由使用低溫泵進行排氣的處理室中，由於雜質，尤其是氫、水、羥基或氫化物等排出，所以在該處理室中形成絕緣膜103時，可以降低絕緣膜103所含有的雜質的濃度。
另外，在形成絕緣膜103時使用的濺射氣體較佳使用高純度氣體，該高純度氣體是氫、水、羥基或氫化物等雜質被去除得使其濃度約為ppm的單位或約為ppb的單位的氣體。
在濺射法中，有作為濺射電源使用高頻電源的RF濺射法、使用直流電源的DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
另外，也有可以設置材料不同的多個靶材的多源濺射裝置。多源濺射裝置能夠在同一個處理室中層疊形成不同的材料膜或在同一個的處理室中同時使多種材料放電來進行膜形成。
另外，有利用如下濺射法的濺射裝置：亦即，在處理室內具備磁鐵系統的磁控管濺射法；以及不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
另外，作為濺射法，還有在沉積時使靶材物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法以及在沉積時對基板也施加電壓的偏壓濺射法。
在本說明書的濺射中，可以適當地使用上述濺射裝置以及濺射方法。
在本實施例模式中，將基板101傳送到處理室，在處理室中引入包含氫、水、羥基或氫化物等被去除的高純度氧的濺射氣體，使用矽靶材，並在基板101上作為絕緣膜103形成氧化矽膜。另外，在形成絕緣膜103時，也可以將基板101被加熱。
例如，使用石英(較佳為合成石英)，基板溫度為108℃，基板和靶材之間的距離(T-S之間的距離)為60 mm，壓力為0.4 Pa，高頻電源為1.5 kW，在氧及氬(氧與氬流量率為1：1，(每個流量率為25 sccm)的氛圍下藉由RF濺射法形成氧化矽膜。膜厚度較佳為100 nm。另外，可以使用矽靶材代替石英(較佳為合成石英)。另外，作為濺射氣體使用氧或氧和氬的混合氣體來進行濺射。
另外，在絕緣膜103形成為疊層結構的情況下，例如在氧化矽膜和基板之間使用包含氫、水、羥基或氫化物等被去除的高純度氮的濺射氣體及矽靶材來形成氧化矽膜。在此情況下，與氧化矽膜同樣，較佳去除殘留在處理室內的氫、水、羥基或氫化物等來形成氮化矽膜。另外，在該製程中，也可以將基板101被加熱。
在作為絕緣膜103層疊氮化矽膜和氧化矽膜的情況下，可以在同一處理室中使用相同的矽靶材來形成氮化矽膜和氧化矽膜。首先，引入包含氮的濺射氣體，使用安裝在處理室內的矽靶材來形成氮化矽膜，然後轉換包含氧的濺射氣體並使用同一矽靶材來形成氧化矽膜。由於可以不暴露到大氣地連續形成氮化矽膜及氧化矽膜，所以可以防止氫、水、羥基或氫化物等雜質吸附在氮化矽膜的表面上。
可以在絕緣膜103上藉由濺射法、CVD法或真空蒸鍍法形成導電膜，在該導電膜上藉由微影製程形成抗蝕劑掩模，使用該抗蝕劑掩模對導電膜進行蝕刻來形成第一電極105。或者，藉由不使用微影製程而使用印刷法、噴墨法等形成第一電極105，可以減少製程數。另外，第一電極105的端部的形狀形成為錐形，由此提高後續形成的閘極絕緣膜的覆蓋率，因此這是較佳的。藉由將第一電極105的端部與絕緣膜103的角度設定為高於或等於30°且低於或等於60°，較佳為高於或等於40°且低於或等於50°，可以提高後續形成的閘極絕緣膜的覆蓋率。
在本實施例模式中，作為第一電極105的導電膜，藉由濺射法形成50 nm厚的鈦膜，形成100 nm厚的鋁膜，並形成50 nm厚的鈦膜。接著，使用藉由微影製程形成的抗蝕劑掩模進行蝕刻來形成第一電極105。
接著，如圖8B所示，在第一電極105上形成氧化物半導體膜107及第二電極109。氧化物半導體膜107用作為薄膜電晶體的通道形成區，第二電極109用作為薄膜電晶體的源極電極及汲極電極中的另一者。
在此說明氧化物半導體膜107及第二電極109的製造方法。
在基板101及第一電極105上藉由濺射法形成氧化物半導體膜。接著，在氧化物半導體膜上形成導電膜。
為了在氧化物半導體膜107中儘量不包含氫，較佳作為預處理，在濺射裝置的預熱室中對形成有第一電極105的基板101進行預熱，使吸附到基板101的氫、水、羥基或氫化物等雜質脫離並排出。另外，設置在預熱室的排氣單元較佳是低溫泵。另外，也可以省略該預熱處理。另外，該預熱既可以對後續形成的閘極絕緣膜111的形成之前的基板101進行，又可以對後續形成的第三電極113、115的形成之前的基板101進行。
另外，在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣並產生電漿的反向濺射，使第一電極105的表面淨化，由此可以使第一電極105及氧化物半導體膜的介面的電阻降低，因此這是較佳的。反向濺射是指如下方法：不對靶材側施加電壓，而在氬氛圍下使用高頻電源對基板側施加電壓，在基板附近產生電漿來對表面進行修改。另外，也可以使用氮、氦等代替氬氛圍。
在本實施例模式中，藉由使用In-Ga-Zn-O類氧化物半導體供膜形成用靶材的濺射法來形成氧化物半導體膜。另外，氧化物半導體膜可以在稀有氣體(典型上是氬)氛圍下、氧氛圍下或稀有氣體(典型上是氬)及氧混合氛圍下藉由濺射法形成。另外，在使用濺射法的情況下，可以包含大於或等於2 wt%且小於或等於10 wt%的SiO2的靶材形成氧化物半導體膜。
在形成氧化物半導體膜時使用的濺射氣體較佳使用高純度氣體，該高純度氣體是氫、水、羥基或氫化物等雜質被去除得使其濃度約為ppm的單位或約為ppb的單位的氣體。
作為用於使用濺射法來製造氧化物半導體膜的靶材，可以使用以氧化鋅為主要成分的金屬氧化物的靶材。另外，作為金屬氧化物的靶材的其他例子，可以使用包含In、Ga以及Zn的氧化物半導體膜形成用靶材(作為組成比，In2O3：Ga2O3：ZnO=1：1：1[mol%]、In：Ga：Zn=1：1：0.5[atom%])。另外，作為包含In、Ga以及Zn的氧化物半導體膜形成用靶材，也可以使用具有In：Ga：Zn=1：1：1[atom%]或者In：Ga：Zn=1：1：2[atom%]的組成比的靶材。氧化物半導體膜形成用靶材的填充率為高於或等於90%且低於或等於100%，較佳為高於或等於95%且低於或等於99.9%。使用填充率高的氧化物半導體膜形成用靶材形成的氧化物半導體膜為緻密的膜。
氧化物半導體膜在保持為減壓狀態的處理室內保持基板，去除殘留在處理室內的水，引入氫、水、羥基或氫化物等被去除的濺射氣體，作為靶材使用金屬氧化物在絕緣膜103及第二電極109上形成氧化物半導體膜。為了去除殘留在處理室內的氫、水、羥基或氫化物等，較佳使用吸附型真空泵。例如，較佳使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用具有冷阱的渦輪泵。在藉由使用低溫泵排氣的處理室中，由於例如氫、水、羥基或氫化物等(更佳的是包含碳原子的化合物)排出，所以可以降低氧化物半導體膜所含有的雜質的濃度。另外，也可以一邊使基板加熱一邊形成氧化物半導體膜。
在本實施例模式中，作為氧化物半導體膜的膜形成條件的一個例子，應用如下條件：基板溫度為室溫；基板和靶材之間的距離為110 mm；壓力為0.4 Pa；直流(DC)電源為0.5 kW；在氧及氬(氧流量15 sccm：氬流量30 sccm)的氛圍下。另外，藉由使用脈衝直流(DC)電源，可以減少在進行沉積時產生的粉狀物質(也稱為微粒、塵屑等)，並且膜厚分佈也變得均勻，所以這是較佳的。氧化物半導體膜的厚度較佳為大於或等於30 nm且小於或等於3000 nm。另外，根據所應用的氧化物半導體膜材料，適當的厚度不同，根據材料適當地選擇厚度既可。
另外，形成氧化物半導體膜時的濺射法及濺射裝置可以適當地使用絕緣膜103所示的濺射法及濺射裝置。
成為第二電極109的導電膜可以適當地使用形成第一電極105的材料及方法。在此，作為成為第二電極109的導電膜，按順序層疊50 nm厚的鈦膜、100 nm厚的鋁膜以及50 nm厚的鈦膜。
接著，藉由微影製程在導電膜上形成抗蝕劑掩模，使用該抗蝕劑掩模對成為第二電極109的導電膜及成為氧化物半導體膜107的氧化物半導體膜進行蝕刻，形成島狀的第二電極109及島狀的氧化物半導體膜107。另外，藉由噴墨法製造抗蝕劑掩模代替藉由微影製程形成的抗蝕劑掩模，可以減少製程數。藉由該蝕刻，藉由將第二電極109及氧化物半導體膜107的端部與第一電極105的角度設定為大於或等於30°且小於或等於60°，較佳為大於或等於40°且小於或等於50°，可以提高後續形成的閘極絕緣膜的覆蓋率。
另外，此時的導電膜及氧化物半導體膜的蝕刻可以使用乾式蝕刻及濕式蝕刻的其中一者或兩者。為了形成所想要的形狀的氧化物半導體膜107及第二電極109，根據材料適當地調節蝕刻條件(蝕刻液、蝕刻時間、溫度等)。
另外，在成為第二電極109的導電膜及氧化物半導體膜與第一電極105的蝕刻速率不同時，選擇如下條件：第一電極105的蝕刻速率低且成為第二電極109的導電膜及氧化物半導體膜的蝕刻速率高。或者，選擇氧化物半導體膜的蝕刻速率低且成為第二電極109的導電膜的蝕刻速率高的條件，在對成為第二電極109的導電膜進行蝕刻後，選擇第一電極105的蝕刻速率低且氧化物半導體膜的蝕刻速率高的條件。
作為對氧化物半導體膜進行濕式蝕刻的蝕刻液，可以使用：將磷酸、醋酸以及硝酸混合的溶液；或氨水-過氧化氫混合液(過氧化氫：氨水：水=5：2：2)等。此外，還可以使用ITO07N(由關東化學株式會社所製造)。
另外，藉由清洗去除濕式蝕刻後的蝕刻液以及被蝕刻掉的材料。也可以提純包括該被蝕刻掉的材料的蝕刻劑的廢液，來重複使用所含的材料。藉由從該蝕刻後的廢液收集包含在氧化物半導體層中的銦等的材料並將其重複使用，可以高效地使用資源且實現低成本化。
另外，作為對氧化物半導體膜進行乾式蝕刻時使用的蝕刻氣體，較佳使用含有氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4)等)。
另外，還可以使用包含氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、對上述氣體添加氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾式蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極層的電力量、施加到基板側的電極的電力量、基板側的電極溫度等)，以便將氧化物半導體膜蝕刻為所想要加工的形狀。
在本實施例模式中，作為蝕刻劑使用氨水-過氧化氫混合液(氨、水、過氧化氫的混合液)，在對成為第二電極109的導電膜進行蝕刻之後，使用磷酸、醋酸以及硝酸混合的溶液對氧化物半導體膜進行蝕刻來形成氧化物半導體膜107。
接著，在本實施例模式中進行第一加熱處理。第一加熱處理的溫度設定為大於或等於400℃且小於或等於750℃，較佳為大於或等於400℃且低於基板的應變點。在此，將基板引入到加熱處理裝置之一的電爐中，在對氧化物半導體膜在氮、稀有氣體等惰性氣體氛圍下以450℃加熱1小時之後，藉由不接觸到大氣，可以防止對氧化物半導體膜再次侵入的氫、水、羥基或氫化物等，氫濃度被降低並高純度化，可以得到i型化或電際上i型化了的氧化物半導體膜。換言之，藉由該第一加熱處理可以進行氧化物半導體膜107的脫水化及脫氫化的至少其中一者。
另外，在第一加熱處理中，較佳不使氮或氦、氖、氬等稀有氣體包含氫、水、羥基或氫化物等。或者，較佳將引入在加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度被設定為6N(99.9999%)以上，較佳被設定為7N(99.99999%)以上(亦即雜質濃度為低於或等於1 ppm，較佳為低於或等於0.1 ppm)。
另外，根據第一加熱處理的條件或氧化物半導體膜的材料，有時氧化物半導體膜晶化並成為微晶膜或多晶膜。例如，有時成為晶化率為高於或等於90%或高於或等於80%的微晶氧化物半導體膜。另外，根據第一加熱處理的條件或氧化物半導體膜的材料，有時成為不包含結晶成分的非晶氧化物半導體膜。另外，有時在非晶的氧化物半導體膜中混在微晶部(粒徑為大於或等於1 nm且小於或等於20 nm(典型上是大於或等於2 nm且小於或等於4 nm))的氧化物半導體膜。
另外，氧化物半導體膜的第一加熱處理也可以對形成島狀氧化物半導體膜之前的氧化物半導體膜進行。在此情況下，在進行第一加熱處理之後，從加熱裝置取出基板，並進行微影製程。
另外，對氧化物半導體膜起脫水化、脫氫化的作用的加熱處理可以在如下任一個情況下進行：在形成氧化物半導體膜之後；在氧化物半導體膜上層疊成為第二電極的導電膜之後；在第一電極、氧化物半導體膜以及第二電極上形成閘極絕緣膜之後；或者在形成閘極電極之後。
接著，如圖8C所示，第一電極105、氧化物半導體膜107、第二電極109上形成閘極絕緣膜111。
由於藉由去除雜質，i型化或實際上i型化了的氧化物半導體膜(氫濃度降低了並高純度化了的氧化物半導體膜)對介面態、介面電荷非常敏感，所以與閘極絕緣膜111的介面很重要。由此，與高純度化了的氧化物半導體膜接觸的閘極絕緣膜111被要求高品質化。
例如，藉由使用微波(2.45 GHz)的高密度電漿CVD，可以形成緻密且絕緣耐壓性高的高品質的絕緣膜，因此這是較佳的。這是因為氫濃度降低了並高純度化了的氧化物半導體膜與高品質的閘極絕緣膜密接，可以使介面態降低並介面特性良好。
當然，只要作為閘極絕緣膜可以形成良好的絕緣膜，就可以適當地使用濺射法或電漿CVD法等其他膜形成方法。另外，也可以使用藉由閘極絕緣膜的形成之後的加熱處理使閘極絕緣膜的膜品質、與氧化物半導體膜的介面特性修改的絕緣膜。無論在上述任何情況下，使用如下閘極絕緣膜即可，該閘極絕緣膜不僅具有良好的膜品質，而且使與氧化物半導體膜的介面態密度降低，並可以形成良好的介面。
再者，在85℃、2×106 V/cm、12小時的閘極偏壓.溫度測試(BT測試)下，對氧化物半導體膜添加有雜質，雜質和氧化物半導體膜的主要成分的接合由強電場(B：偏壓)和高溫(T：溫度)斷開，所產生的懸空鍵引起臨界電壓(Vth)的漂移。
針對於此，儘量去除氧化物半導體膜的雜質，尤其是氫或水等，如上述那樣使與閘極絕緣膜的介面特性良好，因此本發明的一個實施例可以得以對BT測試穩定的薄膜電晶體。
藉由濺射法形成閘極絕緣膜111，可以降低閘極絕緣膜111中的氫濃度。在藉由濺射法形成氧化矽膜的情況下，作為靶材使用矽靶材或石英靶材，作為濺射氣體使用氧或氧及氬的混合氣體來進行濺射法。
另外，也可以使與氧化物半導體膜接觸地設置的絕緣膜包含鹵素(例如，氟或氯)或者在使氧化物半導體膜露出的狀態下藉由在包含鹵素的氣體氛圍中進行的電漿處理使氧化物半導體膜包含鹵素，並去除雜質，該雜質是在氧化物半導體膜中或與該氧化物半導體膜接觸地設置的絕緣膜的介面存在有的氫、水、羥基或氫化物(也稱為氫化合物)等。在使絕緣膜包含鹵素的情況下，該絕緣膜中的鹵素濃度為約5×1018 atoms/cm3至1×1020 atoms/cm3即可。
另外，如上所述，當在氧化物半導體膜中或氧化物半導體膜和與其接觸的絕緣膜的介面包含鹵素，與氧化物半導體膜接觸地設置的絕緣膜是氧化物絕緣膜時，較佳由氮化物絕緣膜覆蓋不與氧化物半導體膜接觸之一側的氧化物絕緣膜。換言之，設置接觸於與氧化物半導體膜接觸的氧化物絕緣膜上的氮化矽膜等即可。藉由採用這樣的結構，可以降低氫、水、羥基或氫化物等雜質侵入到氧化物絕緣膜中。
閘極絕緣膜111也可以採用從第一電極105、氧化物半導體膜107以及第二電極109側層疊氧化矽膜和氮化矽膜的結構。例如，也可以作為第一閘極絕緣膜形成大於或等於5 nm且小於或等於300 nm的氧化矽膜(SiOx(x>0))，在第一閘極絕緣膜上作為第二閘極絕緣膜藉由濺射法層疊大於或等於50 nm且小於或等於200 nm的氮化矽膜(SiNy(y>0))，來形成100 nm厚的閘極絕緣膜。在本實施例模式中，壓力為0.4 Pa，高頻電源為1.5 kW，在氧及氬(氧與氬流量率為1：1，(每個流量率為25 sccm)氛圍下藉由RF濺射法形成100 nm厚的氧化矽膜。
接著，也可以在惰性氣體氛圍下或在氧氣體氛圍下進行第二加熱處理(較佳為大於或等於200℃且小於或等於400℃，例如大於或等於250℃且小於或等於350℃)。另外，該第二加熱處理也可以在後續形成第三電極113、115、絕緣膜117以及佈線125、127及129中的任一個之後進行。藉由該加熱處理，可以使包含在氧化物半導體膜中的氫或水擴散到閘極絕緣膜。
接著，在閘極絕緣膜111上形成用作為閘極電極的第三電極113、115。
可以在閘極絕緣膜111上藉由濺射法、CVD法或真空蒸鍍法形成成為第三電極113、115的導電膜，在該導電膜上藉由微影製程形成抗蝕劑掩模，並使用該抗蝕劑掩模對導電膜進行蝕刻來形成第三電極113、115。
在本實施例模式中在藉由濺射法形成150 nm厚的鈦膜之後，對藉由微影製程形成的抗蝕劑掩模進行蝕刻來形成第三電極113、115。
藉由上述製程，可以形成具有氫濃度降低了並高純度化了的氧化物半導體膜107的薄膜電晶體133。
接著，如圖8D所示，在閘極絕緣膜111及第三電極113、115上形成絕緣膜117之後，形成接觸孔119、121、123。
絕緣膜117使用如氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等氧化物絕緣膜、或者如氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁等氮化物絕緣膜。或者，可以使用氧化物絕緣膜及氮化物絕緣膜的疊層。
絕緣膜117藉由濺射法、CVD法等形成。另外，在藉由濺射法形成絕緣膜117的情況下，也可以將基板101加熱到100℃至400℃，並引入包含氫、水、羥基或氫化物等被去除的高純度氮的濺射氣體使用矽靶材來形成絕緣膜。在此情況下，也較佳一邊去除殘留在處理室內的氫、水、羥基或氫化物等一邊形成絕緣膜。
另外，在形成絕緣膜117之後，還可以在大氣中以高於或等於100℃且低於或等於200℃進行高於或等於1小時且低於或等於30小時的加熱處理。藉由該加熱處理，可以得到常截止(normally off)狀態的薄膜電晶體。由此，可以提高顯示裝置或半導體裝置的可靠性。
藉由微影製程形成抗蝕劑掩模，選擇性地進行蝕刻去除閘極絕緣膜111及絕緣膜117的一部分，來形成到達第一電極105、第二電極109以及第三電極113、115的接觸孔119、121、123。
接著，在閘極絕緣膜111以及接觸孔119、121、123上形成導電膜之後，使用藉由微影製程形成的抗蝕劑掩模進行蝕刻來形成佈線125、127、129、131。另外，也可以藉由噴墨法形成抗蝕劑掩模。由於若藉由噴墨法形成抗蝕劑掩模則不使用光掩模，所以可以減少製造成本。
佈線125、127、129及131可以與第一電極105同樣地形成。
另外，在第三電極113、115以及佈線125、127、129及131之間也可以設置用於平坦化的平坦化絕緣膜。作為平坦化絕緣膜的典型例子，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等具有耐熱性的有機材料來形成。此外，除了這些有機材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹酯、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等。另外，也可以層疊使用這些材料而形成的多個絕緣膜，來形成平坦化絕緣膜。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
對平坦化絕緣膜的形成方法沒有特別的限制，可以根據其材料利用如下方法及設備：濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等的方法；刮片、輥塗機、幕塗機、刮刀塗佈機等的設備。
如上所述，可以降低在氧化物半導體膜中的氫濃度，並實現高純度化。由此，可以實現氧化物半導體膜的穩定化。另外，藉由低於或等於玻璃轉移溫度的加熱處理可以形成少數載子的數量極少，帶隙寬的氧化物半導體膜。由此，由於可以使用大面積基板製造薄膜電晶體，所以可以提高產量。另外，藉由使用該氫濃度降低了並高純度化了的氧化物半導體膜，可以製造適合於高清晰化，操作速度快，在導通時能夠流過大量電流，在截止時幾乎不流過電流的薄膜電晶體。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
(實施例模式5)
在本實施例模式中，參照圖8A和8B及圖9A和9B說明具有與實施例模式4不同的氧化物半導體膜的場效應電晶體，例如薄膜電晶體。
與實施例模式4同樣地，如圖8A所示，在基板101上形成絕緣膜103及第一電極105。接著，如圖8B所示，在第一電極105上形成氧化物半導體膜107及第二電極109。
接著，進行第一加熱處理。本實施例模式中的第一加熱處理與上述實施例模式中的第一加熱處理不同，藉由該加熱處理，如圖9B所示，可以形成在其表面中形成有晶粒的氧化物半導體膜151。在本實施例模式中，使用由從電阻加熱器等的加熱器的熱傳導和熱輻射的至少其中一者來加熱待處理物的裝置而進行第一加熱處理。在此，加熱處理的溫度為高於或等於500℃且低於或等於700℃，較佳為高於或等於650℃且低於或等於700℃。另外，雖然對於加熱處理溫度的上限從發明的本質的部分沒有要求，但是加熱處理溫度的上限需要在基板101的耐熱性的範圍內。另外，加熱處理的時間較佳為高於或等於1分鐘且低於或等於10分鐘。由於藉由對第一加熱處理應用RTA處理來可以在短時間內進行加熱處理，所以可以減少對於基板101的熱影響。換言之，與進行很長時間的加熱處理的情況相比，可以上升加熱處理溫度的上限。另外，在氧化物半導體膜的表面附近可以選擇性地形成所指定的結構的晶粒。
作為在本實施例模式中可以使用的加熱裝置，有GRTA(氣體快速熱退火)裝置、LRTA(燈快速熱退火)裝置等的RTA(快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱待處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與待處理物起反應的惰性氣體如氬等的稀有氣體或氮。
例如，作為第一加熱處理，也可以進行GRTA，該GRTA是如下處理：將基板移動到加熱到650℃至700℃的高溫的氮或稀有氣體等的惰性氣體氛圍中，在進行幾分鐘的加熱之後，從在加熱到高溫的惰性氣體中取出基板。藉由使用GRTA，可以在短時間內進行高溫加熱處理。
另外，在第一加熱處理中，較佳不使氮或氦、氖、氬等稀有氣體包含氫、水、羥基或氫化物等。或者，較佳將引入在加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度被設定為6N(99.9999%)以上，較佳被設定為7N(99.99999%)以上(亦即雜質濃度為低於或等於1 ppm，較佳為低於或等於0.1 ppm)。
另外，上述加熱處理只要在形成氧化物半導體膜107之後就可以隨時進行，但是為了促進脫水化或脫氫化，較佳在氧化物半導體膜107的表面上設置其他結構要素之前進行上述加熱處理。另外，上述加熱處理不侷限於進行一次，而可以進行多次。
在此，圖9B示出圖9A的虛線部153的放大圖。
氧化物半導體膜151具有以非晶為主要結構的非晶區155和形成在氧化物半導體膜151的表面中的晶粒157。另外，晶粒157形成在離表面的深度為低於或等於20 nm的區域(表面附近)。但是，在氧化物半導體膜151的厚度變厚的情況下不侷限於此。例如，在氧化物半導體膜151的厚度為大於或等於200 nm的情況下，“表面的附近(表面附近)”是指離表面的厚度(深度)為氧化物半導體膜的厚度的10%以下的區域。
在此，非晶區155具有以非晶氧化物半導體膜為主要結構。另外，“主要”是指例如佔有高於或等於50%的狀態。在此情況下，非晶氧化物半導體膜在非晶區155中以volume%(或weight%)佔有高於或等於50%的狀態。換言之，除非晶氧化物半導體膜以外還包含氧化物半導體膜的結晶等，其含有率較佳以volume%(或weight%)小於50%，但是不侷限於這些範圍內。
在作為氧化物半導體膜的材料使用In-Ga-Zn-O類氧化物半導體時，上述非晶區155的組成較佳為Zn的含量(atomic%)小於In或Ga的含量(atomic%)。這是因為藉由具有上述組成，可以容易形成所指定的組成的晶粒157的緣故。
然後，與實施例模式4同樣地，形成閘極絕緣膜和用作為閘極電極的第三電極來製造薄膜電晶體。
由於氧化物半導體膜151的表面附近與閘極絕緣膜接觸，所以成為通道。藉由成為通道的區域具有晶粒，在源極電極、通道以及汲極電極之間的電阻減少的同時，載子遷移率上升。由此，具有該氧化物半導體膜151的薄膜電晶體的場效應遷移率上升，並可以實現良好的電特性。
另外，由於晶粒157與非晶區155相比穩定，所以當在氧化物半導體膜151的表面附近具有晶粒157時，可以降低在非晶區155中引入雜質(例如，氫、水、羥基或氫化物等)。由此，可以提高氧化物半導體膜151的可靠性。
藉由上述步驟，可以降低在氧化物半導體膜中的氫濃度，並實現高純度化。由此，可以實現氧化物半導體膜的穩定化。另外，藉由低於或等於玻璃轉移溫度的加熱處理可以形成少數載子的數電極少，帶隙寬的氧化物半導體膜。由此，由於可以使用大面積基板製造薄膜電晶體，所以可以提高產量，另外，藉由使用該氫濃度降低了並高純度化了的氧化物半導體膜，可以製造適合於高清晰化，操作速度快，在導通時能夠流過大量電流，在截止時幾乎不流過電流的薄膜電晶體。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
(實施例模式6)
在本實施例模式中，參照圖8A至8E說明圖1A和1B所示的薄膜電晶體的製造過程。
與實施例模式4同樣地，如圖8A所示，在基板101上形成第一電極105。
接著，如圖8B所示，在第一電極105上形成氧化物半導體膜107及第二電極109。
另外，在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體並產生電漿的反向濺射，去除附著在第一電極105的表面上的塵屑或氧化膜，由此可以使第一電極105及氧化物半導體膜的介面的電阻降低，因此這是較佳的。另外，也可以使用氮、氦等代替氬氛圍。
在基板101及第一電極105上藉由濺射法形成氧化物半導體膜。接著，在氧化物半導體膜上形成導電膜。
在本實施例模式中，藉由使用In-Ga-Zn-O類氧化物半導體膜形成用靶材的濺射法來形成氧化物半導體膜。在本實施例模式中，在保持為減壓狀態的處理室內保持基板，將基板加熱到室溫或低於400℃。然後，去除殘留在處理室內的氫、水、羥基或氫化物等，引入氫、水、羥基或氫化物等被去除的濺射氣體，在絕緣膜103及第一電極105上形成氧化物半導體膜。為了去除殘留在處理室內的氫、水、羥基或氫化物等，較佳使用吸附型真空泵。例如，較佳使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用具有冷阱的渦輪泵。在藉由使用低溫泵排氣的處理室中，由於例如氫、水、羥基或氫化物等(更佳的是包含碳原子的化合物)排出，所以可以降低氧化物半導體膜所含有的雜質的濃度。另外，藉由一邊藉由低溫泵去除殘留在處理室內的氫、水、羥基或氫化物等一邊進行濺射形成，在基板溫度為高於或等於室溫且低於400℃的情況下也可以形成減少氫原子、水等雜質的氧化物半導體膜。
在本實施例模式中，應用如下沉積條件：基板和靶材之間的距離為100 mm；壓力為0.6 Pa；直流(DC)電源為0.5 kW；在氧(氧流量比率為100%)的氛圍下。另外，藉由使用脈衝直流(DC)電源，可以減少在進行膜形成時產生的粉狀物質(也稱為微粒、塵屑等)，並且膜厚分佈也變得均勻，所以這是較佳的。氧化物半導體膜的厚度較佳為大於或等於30 nm且小於或等於3000 nm。另外，由於根據所應用的氧化物半導體膜材料，適當的厚度不同，所以根據材料適當地選擇厚度既可。
另外，形成氧化物半導體膜時的濺射法及濺射裝置可以適當地使用絕緣膜103所示的濺射法及濺射裝置。
接著，成為第二電極109的導電膜可以適當地使用形成第一電極105的材料及方法。
接著，與實施例模式4同樣地，對成為第二電極109的導電膜及氧化物半導體膜107的氧化物半導體膜進行蝕刻，形成島狀的第二電極109及島狀的氧化物半導體膜107。為了形成所想要的形狀的氧化物半導體膜107及第二電極109，根據材料適當地調節蝕刻條件(蝕刻液、蝕刻時間、溫度等)。
接著，如圖8C所示，與實施例模式4同樣地，在第一電極105、氧化物半導體膜107、第二電極109上形成閘極絕緣膜111。較佳使閘極絕緣膜111與氧化物半導體膜107的介面特性為良好，藉由使用μ波(2.45 GHz)的高密度電漿CVD形成閘極絕緣膜111，可以形成緻密且具有高絕緣耐壓性和高品質的絕緣膜，因此這是較佳的。另外，若作為閘極絕緣膜可以形成良好的絕緣膜，則可以應用濺射法或電漿CVD法等其他形成方法。
另外，較佳在形成閘極絕緣膜111之前進行反向濺射，至少去除附著在氧化物半導體膜107的表面上的抗蝕劑殘渣等。
另外，也可以在形成閘極絕緣膜111之前，藉由使用N2O、N2或Ar等的氣體的電漿處理，去除附著在被露出的氧化物半導體膜的表面上的氫、水、羥基或氫化物等。另外，也可以使用氧和氬的混合氣體進行電漿處理。在進行電漿處理的情況下，較佳以不接觸到大氣的方式形成與氧化物半導體膜的一部分接觸的閘極絕緣膜111。
另外，為了在閘極絕緣膜111中儘量不包含氫、水、羥基或氫化物等，較佳作為預處理，在濺射裝置的預熱室中對形成有第一電極105至第二電極109的基板101進行預熱，使吸附到基板101的氫、水、羥基或氫化物等雜質脫離並排出。或者，較佳在形成閘極絕緣膜111之後，對基板101在濺射裝置的預熱室進行預熱，使吸附到基板101的氫、水、羥基或氫化物等雜質脫離並排出。另外預熱的溫度為高於或等於100℃且低於或等於400℃，較佳為高於或等於150℃且低於或等於300℃。另外，設置在預熱室的排氣單元較佳是低溫泵。另外，也可以省略該預熱處理。
閘極絕緣膜111也可以採用從第一電極105、氧化物半導體膜107以及第二電極109側層疊氧化矽膜和氮化矽膜的結構。例如，也可以作為第一閘極絕緣膜藉由濺射法形成大於或等於5 nm且小於或等於300 nm的氧化矽膜(SiOx(x>0))，在第一閘極絕緣膜上作為第二閘極絕緣膜層疊大於或等於50 nm且小於或等於200 nm的氮化矽膜(SiNy(y>0))，來形成閘極絕緣膜。
接著，如圖8C所示，與實施例模式4同樣地，在閘極絕緣膜111上形成用作為閘極電極的第三電極113、115。
藉由上述步驟，可以形成具有氫濃度降低了的氧化物半導體膜107的薄膜電晶體133。
在如上所述那樣形成氧化物半導體膜時，藉由去除殘留在反應氛圍中的氫、水、羥基或氫化物等，可以降低該氧化物半導體膜中的氫濃度。由此，可以實現氧化物半導體膜的穩定化。
接著，如圖8D所示，與實施例模式4同樣地，在閘極絕緣膜111及第三電極113、115上形成絕緣膜117之後，形成接觸孔119、121、123。
接著，如圖8E所示，與實施例模式4同樣地，形成佈線125、127、129。
另外，在形成絕緣膜117之後，與實施例模式4同樣地，還可以在大氣中以高於或等於100℃且低於或等於200℃進行高於或等於1小時且低於或等於30小時的加熱處理。藉由該加熱處理，可以得到常截止狀態的薄膜電晶體。由此，可以提高顯示裝置或半導體裝置的可靠性。
另外，還可以在第三電極113、115及佈線125、127、129之間設置用於平坦化的平坦化絕緣膜。
如上所述那樣形成氧化物半導體膜時，藉由去除殘留在反應氛圍中的氫、水、羥基或氫化物等，可以降低該氧化物半導體膜中的氫濃度，並可以實現高純度化。由此，可以實現氧化物半導體膜的穩定化。另外，藉由低於或等於玻璃轉移溫度的加熱處理可以形成少數載子的數量極少，帶隙寬的氧化物半導體膜。由此，由於可以使用大面積基板製造薄膜電晶體，所以可以提高產量，另外，藉由使用該氫濃度降低了並高純度化了的氧化物半導體膜，可以製造適合於高清晰化，操作速度快，在導通時能夠流過大量電流，在截止時幾乎不流過電流的薄膜電晶體。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
(實施例模式7)
在本實施例模式中，參照圖10及圖11說明使用上述實施例模式所示的薄膜電晶體的顯示裝置的元件基板及像素結構。
圖10示出顯示裝置的顯示部中的像素160的俯視圖，圖11示出沿著圖10的虛線A-B及C-D的剖面圖。
在本實施例模式中，作為控制像素電極的電位的像素薄膜電晶體，使用實施例模式1所示的薄膜電晶體133而說明，但是可以適當地使用其他實施例模式所示的薄膜電晶體。用作為薄膜電晶體133的源極電極和汲極電極的其中一者的第一電極105與像素電極167連接。用作為薄膜電晶體133的源極電極和汲極電極中的另一者的第二電極109藉由導電膜165與信號線161連接。另外，使用與第一電極105相同的層形成電容佈線163。導電膜165及像素電極167形成在用於平坦化的平坦化絕緣膜171上。
另外，實施例模式1至6所示的薄膜電晶體由於使用氫濃度降低了並高純度化了的氧化物半導體膜，所以截止電流低。由此，不需要設置保持對像素電極施加的信號電壓的電容元件。換言之，由於不需要追加設置電容佈線163，所以可以提高像素的孔徑比。
平坦化絕緣膜171可以適當地使用實施例模式4所示的平坦化絕緣膜的材料。
像素電極167根據各顯示裝置使用適當的導電膜來形成。
本實施例模式所示的元件基板可以適當地使用液晶顯示裝置、發光顯示裝置、電泳顯示裝置以及其他顯示裝置。另外，像素的結構不侷限於圖10及圖11，可以適當地設置薄膜電晶體、二極體、電容元件。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
(實施例模式8)
在本實施例模式中，說明如下情況：製造薄膜電晶體，並將該薄膜電晶體應用於像素部和週邊電路部(驅動電路等)來製造具有顯示功能的半導體裝置(顯示裝置)。藉由將週邊電路部的一部或全部一起形成在與像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。在發光元件的範圍內包括利用電流或電壓控制亮度的元件，明確而言，包括無機EL(電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，構成顯示裝置的元件基板在各像素部中具備用於將電流供給到顯示元件的單元。明確而言，元件基板既可以是形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電層之後且進行蝕刻之前的狀態。
以下，在本實施例模式中示出液晶顯示裝置的一個例子。圖12A1、12A2及12B是一種面板的平面圖及剖面圖，其中，使用第二基板4006和密封材料4005將形成在第一基板4001上的薄膜電晶體4010及薄膜電晶體4011和液晶元件4013密封。這裏，圖12A1和12A2相當於平面圖，而圖12B相當於沿著圖12A1和12A2的M-N線的剖面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。換言之，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體或多晶半導體形成在另外準備的基板上。
另外，對於另外形成的驅動電路的連接方法沒有特別的限制，可以適當地採用COG方法、引線接合方法、TAB方法等。圖12A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖12A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖12B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。薄膜電晶體4010及薄膜電晶體4011上設置有絕緣膜4020。
例如，薄膜電晶體4010及薄膜電晶體4011可以應用上述實施例模式等所示的電晶體。
另外，液晶元件4013所具有的像素電極4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極4031形成在第二基板4006上。液晶元件4013由上述像素電極4030、對置電極4031和液晶層4008形成。另外，像素電極4030、對置電極4031分別設置有用作為對準膜的絕緣膜4032及絕緣膜4033，且像素電極4030、對置電極4031隔著該絕緣膜4032及絕緣膜4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以適當地使用實施例模式1所示的基板101。另外，可以使用金屬(典型上是不鏽鋼)、陶瓷、塑膠等。作為塑膠，可以使用FRP(玻璃纖維強化塑膠)基板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜等。另外，也可以使用具有將鋁箔夾在PVF膜或聚酯膜之間的結構的薄片。
此外，柱狀隔離物4035是為控制像素電極4030和對置電極4031之間的距離(單元間隙)而設置的。柱狀隔離物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的。另外，還可以使用球狀隔離物代替柱狀隔離物。另外，對置電極4031電連接至設置在與薄膜電晶體4010同一基板上的共同電位線。例如，能夠隔著配置在一對基板之間的導電粒子電連接對置電極4031和共同電位線。另外，導電粒子較佳包含在密封材料4005中。
另外，還可以使用不需要對準膜的顯示藍相的液晶。藍相是液晶相的一種，是指因升溫而即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以較佳使用混合有高於或等於5 wt%的手性試劑的液晶組成物。由此，能夠改善溫度範圍。包含顯示藍相的液晶和手性試劑的液晶組成物具有如下特徵：回應時間短，即為10 μs至100 μs；具有光學各向同性而不需要對準處理；視角依賴性小。
另外，雖然在本實施例模式中示出透射型液晶顯示裝置的一個例子，但是不侷限於此，既可為反射型液晶顯示裝置又可為半透射型液晶顯示裝置。
另外，雖然在本實施例模式所示的液晶顯示裝置中示出在基板的外側(可見側)設置偏光板，並在內側設置著色層、用於顯示元件的電極的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例模式的結構，只要根據偏光板和著色層的材料或製造過程條件適當地設定即可。另外，還可以設置黑掩模(黑矩陣)作為遮光膜。
另外，在本實施例模式中，為減少起因於薄膜電晶體的表面凹凸，利用絕緣膜4020覆蓋上述實施例模式中獲得的薄膜電晶體，但是所揭示的發明不侷限於此。
作為絕緣膜4020，可以適當地使用實施例模式4所示的平坦化絕緣膜的材料。
像素電極4030和對置電極4031可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
另外，像素電極4030和對置電極4031還可以使用包含導電高分子(也稱為導電聚合物)的導電組成物。使用導電組成物而形成的像素電極的薄層電阻較佳為低於或等於1.0×104Ω/sq.，且波長較佳為550 nm時的透光率為高於或等於70%。另外，包含在導電組成物中的導電高分子的電阻率較佳為低於或等於0.1 Ω‧cm。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給給信號線驅動電路4003、掃描線驅動電路4004、像素部4002等的各種信號是從FPC 4018供給的。
另外，連接端子電極4015由與液晶元件4013所具有的像素電極4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010及薄膜電晶體4011的源極電極或汲極電極相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC 4018所具有的端子。
此外，雖然在圖12A1、12A2以及12B中示出另外形成信號線驅動電路4003並將該信號線驅動電路4003安裝在第一基板4001上的例子，但是本實施例模式不侷限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
(實施例模式9)
在本實施例模式中，參照圖13說明作為半導體裝置的一個例子的主動矩陣型電子紙。能夠與上述實施例模式所示的電晶體同樣地製造用於半導體裝置的薄膜電晶體650。
圖13所示的電子紙是採用旋轉球顯示方式的電子紙的一個例子。旋轉球顯示方式是指一種方法，其中，將一個半球表面為黑色而另一個半球表面為白色的球形粒子配置在第一電極與第二電極之間，並且在第一電極與第二電極之間產生電位差來控制球形粒子的方向，以進行顯示。
設置在基板600上的薄膜電晶體650是所揭示的發明的一個實施例的電晶體，其中，氧化物半導體膜被該氧化物半導體膜上方的源極電極或汲極電極與該氧化物半導體膜下方的源極電極或汲極電極夾持。另外，源極電極或汲極電極藉由形成在絕緣膜中的接觸孔電連接至第一電極660。在基板602上設置有第二電極670，並且在第一電極660和第二電極670之間設置有球形粒子680，該球形粒子680具有黑色區680a和白色區680b。另外，在球形粒子680的周圍充滿有樹脂等的填料682(參照圖13)。在圖13中，第一電極660相當於像素電極，並且第二電極670相當於公用電極。第二電極670與設置在與薄膜電晶體650同一個基板上的公用電位線電連接。
還可以使用電泳顯示元件而代替旋轉球。在此情況下，例如使用直徑為約10 μm至200 μm的微膠囊，該微膠囊封入有透明的液體、帶正電的白色微粒和帶負電的黑色微粒。當由第一電極和第二電極施加電場時，白色微粒和黑色微粒移動到相反方向，從而顯示白色或黑色。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，即使在亮度不夠的地方也可以辨別顯示部。另外，還有如下優點：即使不向顯示部供應電源，也可以保持顯示過一次的影像。
如上所述，藉由使用所揭示的發明，可以製造高性能的電子紙。本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
(實施例模式10)
在本實施例模式中，作為半導體裝置示出發光顯示裝置的例子。在此，使用利用電致發光的發光元件而示出顯示裝置所具有的顯示元件。利用電致發光的發光元件是根據其發光材料是有機化合物還是無機化合物而區分的，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞從一對電極分別注射入到包含發光有機化合物的層，而流過電流。然後，由於這些載子(電子及電洞)再結合，而獲得發光。根據這種機制，該發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件的結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機制是利用施體能階和受體能階的施體-受體再結合型發光。薄膜型無機EL元件具有利用電介質層夾持發光層並進一步利用電極夾持該夾有發光層的電介質層的結構，且其發光機制是利用金屬離子的內層電子躍遷的定域型發光。另外，在此作為發光元件使用有機EL元件而進行說明。
接著，參照圖14A和14B說明相當於半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及剖面。圖14A和14B是一種面板的平面圖及剖面圖，其中，使用第二基板4506和密封材料4505密封形成在第一基板4501上的薄膜電晶體4509、薄膜電晶體4510及發光元件4511。這裏，圖14A示出平面圖，而圖14B相當於沿著圖14A的H-I線的剖面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b的方式設置有密封材料4505。另外，在像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b上設置有第二基板4506。就是說，像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b被第一基板4501、密封材料4505和第二基板4506與填料4507一起密封。像這樣，較佳使用氣密性高且脫氣少的保護膜(接合膜、紫外線固化樹脂膜等)或覆蓋材料等進行封裝(封入)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b包括多個薄膜電晶體，在圖14B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509及薄膜電晶體4510，可以應用上述實施例模式所示的薄膜電晶體。
此外，發光元件4511所具有的作為像素電極的第一電極4517與薄膜電晶體4510的源極電極或汲極電極電連接。另外，發光元件4511的結構是由第一電極4517、發光層4513、第二電極4514所構成的疊層結構，但是不侷限於本實施例模式所示的結構。可以根據從發光元件4511取出的光的方向等而適當地改變上述結構。
在第一電極4517、第二電極4514中，作為用作為陰極的電極，可以使用功函數低且反射光的導電膜。例如，較佳地使用諸如Ca、Al、MgAg、AlLi等的材料來形成用作為陰極的電極。用作為陽極的電極使用透射光的導電材料形成。例如，可以使用具有透光性的導電材料，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷等來形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極4517上形成開口部，並且將該開口部的側壁形成為具有連續的曲率的傾斜面。
發光層4513既可以由單層所構成，又可以由多層的疊層所構成。
也可以在第二電極4514及分隔壁4520上形成保護膜，以防止氧、氫、水、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b及像素部4502等的各種信號是從FPC 4518a、FPC 4518b供給的。
在本實施例模式中，示出如下例子：連接端子電極4515由與發光元件4511的第一電極4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、薄膜電晶體4510的源極電極或汲極電極相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC 4518a所具有的端子。
位於從發光元件4511取出光的方向上的基板需要具有透光性。作為具有透光性的基板，有玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等。
作為填料4507，除了氮、氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固性樹脂等。例如，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯-醋酸乙烯酯)等。在本實施例模式中，示出作為填料使用氮的例子。
若有需要，則還可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、濾色片等的光學薄膜。另外，也可以對表面進行抗反射處理。例如，可以進行抗眩光處理，該處理可以藉由利用表面的凹凸來擴散反射光，降低眩光。
信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b也可以由另外準備的基板上的單晶半導體或多晶半導體形成。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例模式不侷限於圖14A和14B的結構。
藉由上述製程，可以製造高性能的發光顯示裝置(顯示面板)。本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
(實施例模式11)
在本實施例模式中，對具備上述實施例模式所說明的顯示裝置的電子設備的例子進行說明。
圖15A是可攜式遊戲機，其可以包括殼體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、記錄媒體讀取部9672等。圖15A所示的可攜式遊戲機可以有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；藉由與其他可攜式遊戲機進行無線通信而實現資訊共用；等。另外，圖15A所示的可攜式遊戲機可以具有各種功能，而不侷限於這些功能。
圖15B是數位相機，其可以包括殼體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、快門按鈕9676、影像接收部9677等。圖15B所示的具有電視影像接收功能的數位相機可以具有如下功能：拍攝靜止影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；由天線接收各種資訊；對所拍攝的影像或由天線接收到的資訊進行儲存；將所拍攝的影像或由天線接收到的資訊顯示在顯示部上；等。另外，圖15B所示的具有電視影像接收功能的數位相機可以具有各種功能，而不侷限於這些功能。
圖15C是電視影像接收機，其可以包括殼體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636等。圖15C所示的電視影像接收機可以具有如下功能：對電視電波進行處理而將其轉換為視頻信號；對視頻信號進行處理並將其轉換為適於顯示的信號；對視頻信號的幀頻率進行轉換；等。另外，圖15C所示的電視影像接收機可以具有各種功能，而不侷限於這些功能。
圖16A是電腦，其可以包括殼體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、定位裝置9681、外部連接埠9680等。圖16A所示的電腦可以具有如下功能：將各種資訊(靜止影像、動態影像、文字影像等)顯示在顯示部上；利用各種軟體(程式)控制處理；無線通信或有線通信等的通信；利用通信功能而連接到各種電腦網路；利用通信功能進行各種資料的發送或接收；等。另外，圖16A所示的電腦可以具有各種功能，而不侷限於這些功能。
接著，圖16B是手機，其可以包括殼體9630、顯示部9631、揚聲器9633、操作鍵9635、麥克風9638等。圖16B所示的手機可以具有如下功能：顯示各種資訊(靜止影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；利用各種軟體(程式)控制處理；等。另外，圖16B所示的手機可以具有各種功能，而不侷限於這些功能。
接著，圖16C是電子紙(也稱為電子閱讀器)，其可以包括殼體9630、顯示部9631、操作鍵9635等。圖16C所示的電子紙可以具有如下功能：顯示各種資訊(靜止影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；利用各種軟體(程式)控制處理；等。另外，圖16C所示的電子紙可以具有各種功能，而不侷限於這些功能。
本實施例模式所述的電子設備在構成顯示部的多個像素中可以減少截止電流。由此，可以保持使用儲存電容器能夠保持電壓的期間長，可以形成具備可以實現顯示靜止影像等時的低功耗化的顯示裝置的電子設備。另外，藉由實現孔徑比的提高，可以形成具有高清晰度的顯示部的顯示裝置。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
本說明書根據2009年10月30日在日本專利局受理的日本專利申請編號2009-251060而製作，所述申請內容包括在本說明書中。
101．．．基板
103．．．絕緣膜
105．．．電極
106．．．電極
107．．．氧化物半導體膜
109．．．電極
111．．．閘極絕緣膜
113．．．電極
115．．．電極
117．．．絕緣膜
119．．．接觸孔
121．．．接觸孔
123．．．接觸孔
125．．．佈線
127．．．佈線
129．．．佈線
131．．．佈線
132．．．佈線
133．．．薄膜電晶體
141．．．薄膜電晶體
143．．．薄膜電晶體
151．．．氧化物半導體膜
153．．．虛線部
155．．．非晶區
157．．．晶粒
160．．．像素
161．．．信號線
163．．．電容佈線
165．．．導電膜
167．．．像素電極
171．．．平坦化絕緣膜
600．．．基板
602．．．基板
650．．．薄膜電晶體
660．．．電極
670．．．電極
680．．．球形粒子
682．．．填料
105A．．．電極
105B．．．電極
105C．．．電極
105D．．．電極
113A．．．電極
113B．．．電極
113C．．．電極
113D．．．電極
125A．．．佈線
125B．．．佈線
125C．．．佈線
125D．．．佈線
141A．．．薄膜電晶體
141B．．．薄膜電晶體
141C．．．薄膜電晶體
141D．．．薄膜電晶體
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣膜
4030．．．像素電極
4031．．．對置電極
4032．．．絕緣膜
4033．．．絕緣膜
4035．．．隔離物
4501．．．衬底
4502．．．像素部
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4513．．．發光層
4514．．．電極
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極
4519．．．各向異性導電膜
4520．．．分隔壁
680a．．．黑色區
680b．．．白色區
9630．．．殼體
9631．．．顯示部
9633．．．揚聲器
9635．．．操作鍵
9636．．．連接端子
9638．．．麥克風
9672．．．記錄媒體讀取部
9676．．．快門按鈕
9677．．．影像接收部
9680．．．外部連接埠
9681．．．定位裝置
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4518a．．．FPC
4518b．．．FPC
在附圖中：
圖1A和1B是說明薄膜電晶體的俯視圖及剖面圖；
圖2是使用氧化物半導體的反交錯型薄膜電晶體的縱向剖面圖；
圖3A和3B是沿著圖2所示的A-A'剖面的能帶圖(示意圖)；
圖4A是示出對閘極(GE1、GE2)施加正電位(+VG)的狀態的圖，圖4B是示出閘極(GE1、GE2)施加負電位(-VG)的狀態的圖；
圖5是示出真空能階和金屬的功函數(ΦM)之間的關係以及真空能階和氧化物半導體的電子親和力(χ)之間的關係的圖；
圖6A和6B是說明薄膜電晶體的俯視圖及剖面圖；
圖7A和7B是說明薄膜電晶體的俯視圖及剖面圖；
圖8A至8E是說明薄膜電晶體的製造方法的剖面圖；
圖9A和9B是說明薄膜電晶體的製造方法的剖面圖；
圖10是說明顯示裝置的像素的俯視圖；
圖11是說明顯示裝置的像素的剖面圖；
圖12A1、12A2以及12B是半導體裝置的平面圖及剖面圖；
圖13是半導體裝置的剖面圖；
圖14A和14B是半導體裝置的平面圖及剖面圖；
圖15A至15C是示出電子設備的圖形；
圖16A至16C是示出電子設備的圖形。
125、129、127．．．佈線
105、109、113．．．電極
103、117．．．絕緣膜
115．．．電極
111．．．閘極絕緣膜
133．．．薄膜電晶體
107．．．氧化物半導體膜
101．．．基板

Claims (14)

  1. 一種半導體裝置，包括：基板；該基板上的第一絕緣膜；該第一絕緣膜上的第一電極；該第一電極上的氧化物半導體膜；該氧化物半導體膜上的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及隔著該閘極絕緣膜而與該氧化物半導體膜的側表面相鄰的第三電極，該第三電極與該閘極絕緣膜相接觸，其中，該氧化物半導體膜的氫濃度為低於或等於5×1019/cm3。
  2. 一種半導體裝置，包括：基板；該基板上的第一絕緣膜；該第一絕緣膜上的第一電極；該第一電極上的氧化物半導體膜；該氧化物半導體膜上的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及隔著該閘極絕緣膜而與該氧化物半導體膜的側表面相鄰的多個第三電極，該多個第三電極與該閘極絕緣膜相接觸， 其中，該氧化物半導體膜的氫濃度為低於或等於5×1019/cm3。
  3. 一種半導體裝置，包括：基板；該基板上的第一絕緣膜；該第一絕緣膜上的多個第一電極；該多個第一電極上的氧化物半導體膜；該氧化物半導體膜上的第二電極；覆蓋該多個第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及隔著該閘極絕緣膜而與該氧化物半導體膜的側表面相鄰的多個第三電極，該多個第三電極與該閘極絕緣膜相接觸，其中，該氧化物半導體膜的氫濃度為低於或等於5×1019/cm3。
  4. 如申請專利範圍第1項的半導體裝置，還包括在該第三電極上的第二絕緣膜。
  5. 如申請專利範圍第2或3項的半導體裝置，還包括在該多個第三電極上的第二絕緣膜。
  6. 如申請專利範圍第4項的半導體裝置，其中，該第二絕緣膜具有疊層結構。
  7. 如申請專利範圍第5項的半導體裝置，其中，該第二絕緣膜具有疊層結構。
  8. 如申請專利範圍第1至3項中任一項的半導體裝置， 其中，該第一絕緣膜具有疊層結構。
  9. 如申請專利範圍第1至3項中任一項的半導體裝置，其中，該閘極絕緣膜包括氮化矽。
  10. 如申請專利範圍第1項的半導體裝置，其中，將該第一電極用作為源極電極和汲極電極的其中一者，其中，將該第二電極用作為該源極電極和該汲極電極中的另一者，且其中，將該第三電極用作為閘極電極。
  11. 如申請專利範圍第2項的半導體裝置，其中，將該第一電極用作為源極電極和汲極電極的其中一者，其中，將該第二電極用作為該源極電極和該汲極電極中的另一者，且其中，將該多個第三電極用作為閘極電極。
  12. 如申請專利範圍第3項的半導體裝置，其中，將該多個第一電極用作為源極電極和汲極電極的其中一者，其中，將該第二電極用作為該源極電極和該汲極電極中的另一者，且其中，將該多個第三電極用作為閘極電極。
  13. 如申請專利範圍第1至3項中任一項的半導體裝置，其中，該氧化物半導體膜的載子濃度為低於或等於5×1014/cm3。
  14. 如申請專利範圍第1至3項中任一項的半導體裝置，其中，該氧化物半導體膜的通道區包括晶粒。
TW099136690A 2009-10-30 2010-10-27 電晶體 TWI517408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009251060 2009-10-30

Publications (2)

Publication Number Publication Date
TW201133863A TW201133863A (en) 2011-10-01
TWI517408B true TWI517408B (zh) 2016-01-11

Family

ID=43921835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136690A TWI517408B (zh) 2009-10-30 2010-10-27 電晶體

Country Status (6)

Country Link
US (2) US8704218B2 (zh)
JP (5) JP5665477B2 (zh)
KR (1) KR20120099657A (zh)
CN (1) CN102668095B (zh)
TW (1) TWI517408B (zh)
WO (1) WO2011052409A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052410A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011062041A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101862539B1 (ko) * 2010-03-26 2018-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI508294B (zh) 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
JP2013042117A (ja) 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013115111A (ja) * 2011-11-25 2013-06-10 Hitachi Ltd 酸化物半導体装置およびその製造方法
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
CN102683193B (zh) * 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
US8941106B2 (en) 2012-04-12 2015-01-27 E Ink Holdings Inc. Display device, array substrate, and thin film transistor thereof
JP6220641B2 (ja) * 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
CN104201112A (zh) * 2014-09-28 2014-12-10 青岛大学 一种基于水溶液薄膜晶体管的制备方法
CN105655403B (zh) * 2014-12-03 2019-01-25 鸿富锦精密工业（深圳）有限公司 一种垂直型薄膜晶体管及其制作方法
TWI624874B (zh) * 2014-12-03 2018-05-21 鴻海精密工業股份有限公司 一種垂直型電晶體及其製作方法
KR102245607B1 (ko) * 2015-01-06 2021-04-28 삼성디스플레이 주식회사 액정 표시 장치
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
CN104934327A (zh) * 2015-05-20 2015-09-23 青岛大学 一种基于氧化钪高k介电层薄膜晶体管的制备方法
CN105514173B (zh) * 2016-01-06 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
KR20170117261A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US10782580B2 (en) * 2016-04-29 2020-09-22 Samsung Display Co., Ltd. Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN106910780B (zh) 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
JP2020057661A (ja) * 2018-09-28 2020-04-09 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2052853A (en) * 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate
JPS60124963A (ja) * 1983-12-12 1985-07-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
JPS60182762A (ja) 1984-02-29 1985-09-18 Fujitsu Ltd 薄膜ダイオ−ド
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63296378A (ja) * 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
JPH01283879A (ja) 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 薄膜形半導体装置とその製造方法
JPH022833A (ja) 1988-06-15 1990-01-08 Toray Ind Inc 流体分離装置
JPH022833U (zh) * 1988-06-16 1990-01-10
JPH02192766A (ja) * 1989-01-21 1990-07-30 Sumitomo Metal Ind Ltd 薄膜半導体素子
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2535721B2 (ja) * 1993-06-07 1996-09-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH0794737A (ja) * 1993-09-22 1995-04-07 Oki Electric Ind Co Ltd 薄膜トランジスタ
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR19990004787A (ko) * 1997-06-30 1999-01-25 배순훈 박막형 광로 조절 장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW434907B (en) * 1998-12-09 2001-05-16 Matsushita Electronics Corp Semiconductor memory apparatus and its manufacturing method
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001244482A (ja) 1999-12-22 2001-09-07 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4172628B2 (ja) * 2002-09-09 2008-10-29 シャープ株式会社 半導体装置およびその製造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7001846B2 (en) * 2003-05-20 2006-02-21 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005167164A (ja) 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7528017B2 (en) 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5145666B2 (ja) * 2006-07-31 2013-02-20 株式会社リコー 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP2009218414A (ja) * 2008-03-11 2009-09-24 Seiko Epson Corp 半導体装置及びその製造方法
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20180137606A (ko) 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052410A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor

Also Published As

Publication number Publication date
JP2011119691A (ja) 2011-06-16
CN102668095A (zh) 2012-09-12
JP6589029B2 (ja) 2019-10-09
JP5665477B2 (ja) 2015-02-04
KR20120099657A (ko) 2012-09-11
JP2017108193A (ja) 2017-06-15
JP6845292B2 (ja) 2021-03-17
CN102668095B (zh) 2016-08-03
US9112041B2 (en) 2015-08-18
US20140225108A1 (en) 2014-08-14
US8704218B2 (en) 2014-04-22
US20110101337A1 (en) 2011-05-05
TW201133863A (en) 2011-10-01
JP2015092590A (ja) 2015-05-14
JP2019216274A (ja) 2019-12-19
JP2018201057A (ja) 2018-12-20
WO2011052409A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
JP6589029B2 (ja) 半導体装置
TWI521700B (zh) 電晶體
JP6953570B2 (ja) 半導体装置の作製方法
US10840268B2 (en) Display device and electronic device including the same
JP5973596B2 (ja) 半導体装置の作製方法
TWI532102B (zh) 半導體裝置及其製造方法
JP2023010831A (ja) 半導体装置
TWI617036B (zh) 半導體裝置及半導體裝置的製造方法
TWI620331B (zh) 半導體裝置
TWI578535B (zh) 半導體裝置及半導體裝置的製造方法
TWI496288B (zh) 非線性元件，顯示裝置及電子裝置
US20110101338A1 (en) Non-linear element, display device including non-linear element, and electronic device including display device
TW201735368A (zh) 半導體裝置及製造半導體裝置的方法
TW201705308A (zh) 半導體裝置以及半導體裝置的製造方法