JPS60182762A - 薄膜ダイオ−ド - Google Patents

薄膜ダイオ−ド

Info

Publication number
JPS60182762A
JPS60182762A JP59037916A JP3791684A JPS60182762A JP S60182762 A JPS60182762 A JP S60182762A JP 59037916 A JP59037916 A JP 59037916A JP 3791684 A JP3791684 A JP 3791684A JP S60182762 A JPS60182762 A JP S60182762A
Authority
JP
Japan
Prior art keywords
thin film
transition metal
metal oxide
oxide semiconductor
film diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59037916A
Other languages
English (en)
Inventor
Tetsuzo Yoshimura
徹三 吉村
Masanori Watanabe
渡辺 正紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59037916A priority Critical patent/JPS60182762A/ja
Publication of JPS60182762A publication Critical patent/JPS60182762A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は薄膜ダイオードに係り5特にメモリ機能を有す
る薄膜ダイオードに関するものである。
(2)技術の背景 絶縁体薄膜を挾んだ2つの導体からなる電極の間に電圧
を加えると電圧−電流特性に非直線性が認められること
は知られていてこれらはトンネル効果の立場からの説明
がされている。その具体的な構成としては第1図ta+
、 (blに示すようにガラス等の基板1上に第1のア
ルミニウム(八7り膜2を真空蒸着し、空気中又は酸素
(02)中で表面酸化することで例えば酸化アルミニウ
ム(A7!203)膜3を形成し5該Aβ203膜上に
第2のΔβ股4を蒸着した素子を作って上記第1及び第
2のAI!、膜間に電圧を掛けた時に流れる電流は非直
線性を示す。又、アモルファスシリコンやセレン(S 
e)等を用いた薄膜ダイオード等も知られている。
(3)従来技術の問題点 上記した薄膜ダイオードではメモリ性がないためにメモ
リ特性を持ったスイッチング素子が得られなかった。
(4)発明の目的 本発明は上記した点に鑑みなされたものでメモリ性のあ
るスイッチング素子として利用出来る薄膜ダイオードを
提供することを目的とするものである。
(5)発明の構成 そして上記目的は本発明によれば2つの電極に挾まれた
遷移金属酸化物半導体薄膜の少くとも一方の界面にショ
ットキー障壁を形成したことを特徴とする薄膜ダイオー
ド及び2つの電極に挾まれた遷移金属酸化物半導体薄膜
の少なくとも一方の界面にp−nジ中ンクションを形成
したことを特徴とする薄膜ダイオードを提供することに
よって達成される。
(6)発明の実施例 以下9本発明の一実施例を図面に。Lってi′r−述す
る。
第2図は本発明の薄膜ダイオードの構成を示す斜視図で
ある。
第2図に於てΣは薄膜ダイオードを示すもので1は第1
図と同様のガラス基板で該ガラス基板上に下側電極6と
してチタン(Ti)を蒸着し、遷移金属酸化物半導体薄
膜7としてはRFリアクテブ・マグネl−ロン・スパッ
タ(RF reactionlIla8neLron 
sputtering)の雰囲気を02(3X10−’
 Torr)としターゲットにタングステンW(10c
mφ)を用い、基板1との距離を5cmとし、RFパワ
ーをiooowとして酸化タングステン(WOX)(X
≦3)を形成した。
更に上記遷移金属酸化物半導体薄膜7」二にイリジウム
(I r)をスパックリングにより形成することで」二
側電極8を形成した。
尚、上記遷移金属酸化物半導体薄膜7の厚みは7000
人、アクティブ面積はQ、Qlcnlである。
上述の如く構成した薄膜ダイオード星は第1図て示しノ
コと同様に電圧−電流特性は第3図に示すように非直線
性を示す。即ち第3図で電圧(V)は」二側電極8側に
加えた電圧で上側及び下側電極8.6間に流れる電流(
輔)は図の曲線9のように非常に良好な整流性を示す。
面、上記実施例では遷移金属酸化物半導体薄膜用の酸化
物としてWOX (x≦3)を用いたが。
該W Oxの代りに酸化モリブテン(M o Ox )
(X≦3)、酸化バナジウム(V 20 x ) (x
≦5)及びこれらの混合物を02ガス圧4 X 10−
’〜8 X 10 ” Torr ・5 W/ cnt
以上のパワーでスパックリングする様にしても良い。
更に上記電極8としてはlrを用いたがこの代りに白金
(PL)、パラジウム(I)d)、タングステン(W)
5タンクル(Ta>、酸化錫(Sn02)、酸化インジ
ウム:錫(In 202 : Sn)等の金属及び酸化
金属を選択することができる。
上記したWO,等の遷移金属酸化物半導体薄膜7はn型
半導体物質でこれより仕事函数の大きな上側電極8を選
択すれば接合面はショットキー障壁を形成するようにな
って、第3図に示す整流特性を示−tFilE膜ダイオ
ードが得られる。
上述の如く構成した薄膜ダイオードtの上下電極6.7
間に±2.7V程度の三角波電圧を数回加えるようなエ
ージングを行なうと第4図(al、 (blに示ずよう
なヒステリシス特性を持った薄膜ダイオードをiqるこ
とが出来る。
第4図farは縦軸に電流A/cJを横軸に電圧を取り
下側電極6側で電圧を測定したもので第3図の場合とは
逆にマイナス側が順方向、プラス側が逆方向となってい
る。周波数は0.0111zであり、第4図(b)の場
合は第4図(a)と同一の条件で周波数はIK fiz
の場合を示す。
第1図(al、 (1+lJjに曲線10a、IObに
示ずように逆方向バイアス電圧1.6’V近傍で急激に
71流が流れ始め2.5V程度迄電圧を増大して行くと
0.25 A/ cntの電流が流れ、その後電圧を0
■方向に下げて行くとヒステリシスカーブlla、11
bを画いて、1゜6■近傍で電流は0となり、更にマ・
イナス方向(第4図(al、 (blでは順方向)に電
圧を減少させて行くと一2■近傍から急激に電流がマイ
ナス方向に流れ、0.5 A/c+I+の電流が流れ。
その後電圧を0■方向に上げて行くとヒステリシスカー
ブ12a、12bを画いて−1,2V近傍で電流はOと
なっている。
このようなヒステリシスカーブを形成する理由としては
遷移金属酸化物半導体薄膜7を介して上下電極8,6間
に加えた逆又は順バイアス電圧によって薄膜へのプロト
ンの出入りおよび薄膜中のイオン(proton)が移
動することで膜中の空乏層の厚さか変化することによっ
て発生ずるものと指定される。このハン]・モデルメカ
ニズムを実証するものとして第5図に示すように電圧を
横軸にとり、縦FIIJに容量Cをとって電圧を零から
マイナス方向に下げノこ後に0方iiJ 4こ戻し、更
にプラス方向に上げて行きO方向に戻した時の容量値は
第5図の曲線13で示すように容量値が変化し、空乏層
の伸縮に対応している。即ち、容量が大きいことは空乏
層が小さいことであり、小さいことは空乏層が拡がった
事を意味している。
上記実施例ではこのようなヒステリシス特性を有するS
膜ダイオードの上下電挽間に挟着する遷移金属酸化物半
導体薄膜としてW OX 、V 20 x 。
MoO,等を用いて、上側電極8との間にシジソトキー
障壁を形成した場合について述べたが、遷移金属酸化物
半導体薄膜のWOxと上側電極Ir間にP−N接合を形
成するようなP型のT rox(X≦3)を介在させる
ことでTi−WOう−IrQX−1r構成としても第6
図に示すようにエージングでV−1特性にヒステリシス
14を与えることが出来る。
上記I roxの代りにN i O’x (x≦2)を
用いることも出来る。
上記した各構成の薄膜ダイオードを用いてメモリ機能を
有するスイッチング素子として利用した場合の実施例を
第7図乃至第10図について詳述する。
第7図及び第9図はアドレスパルスVaと読み出しパル
スの関係を示す模式図であり、第8図及び第10図は本
発明の薄膜ダイオードのアドレス電圧と読み出し電流と
の関係を示すものである。
第7図は第4図(a)に示すヒステリシス曲線に示すよ
うに順方向のアドレスパルス15 (パルス電圧Va、
パルス幅500+ns)によってトリガを加えた場合に
10秒後に負電圧パルス16で読み出した場合を示した
。この場合の読み出し電流とアドレス電圧Vaの関係は
第8図曲線17に示すようにアドレス電圧−2■近傍で
急激に流れ始め、然も第4図(alの12a部分に示さ
れるようにヒステリシス特性を有するために50On+
sのパルス幅を持つアドレスパルス15で書き込んだ場
合、10秒後迄は読み出しが可能となり、メモリ機能を
有するスイッチング手段を得ることが可能となる。
第9図は第4図(alに示す順方向パルス、即ちアドレ
スパルス15によりスイッチング用のトリガを掛番〕、
読み出しパルス16aを正電圧で行なった場合であり、
第10図に曲線18に示すように=2v(]近から電流
は急激に立ち上がる。
上記スイッチングはアドレスパルス印加後、少くとも数
10秒は薄膜ダイオード5内でメモリされる。即ち本発
明の薄113ダイオードはメモリ機能を有するスイッチ
ング手段に利用することが可能となる。
更に上記薄膜ダイオードばエレク1−ロク1」ミックデ
ィバイスのマトリックス駆動や画像メモリ等に利用する
ことが可能である。
(7)発明の効果 本発明は叙上のように構成させたのでメモリ機能を有す
る薄膜ダイオードが提供出来るとともに。
該薄膜ダイオードをスイッチング手段に用いることでメ
モリ機能を有するスイッチング素子を得られる特徴を有
する。
【図面の簡単な説明】
第1図(a)、 +b)は従来の薄膜ダイオード′の側
面図及び平面図、第2図は本発明の薄膜ダイオードの斜
視図、第3図は第2図に示す薄膜ダイオードの電圧−電
流特性図、第4図(a)、 (b)は第2図示の薄膜ダ
イオードにエージングを掛けた場合の電圧−電流特性図
で第4図(a)は印加している3角波の周波数が0.0
1117.第4図(blばI K fizの場合を示す
。 第5図は第2図示の薄膜ダイオードに0ボルトからマイ
ナス方]口農と電圧を減少させ、更にOボルト方向に電
圧を増加させた後にプラス方向に電圧を増加させ更に0
ボルト方向に減少させた場合の容量変化を示す特性図、
第6図は本発明の他の実施態様の薄11Qダイオードの
電圧−電流特性図、第7図及び第9図は本発明の薄膜ダ
イオードにスイッチング用のアドレスパルスを加えて所
定時間後に読み出す場合のアドレスパルスと読み出しパ
ルスの関係を示す模式的波形図、第8図及び第1θ図は
アドレス電圧印加後の読み出し電流曲線図である。 1・・・ガラス等の基板、 2・・・第1のAβ欣、 
3・・・Al2O2膜。 4・・・第2のAIl膜、 5・・・薄膜ダイオード、
 6・・・下側電極1 7・・・遷移金属酸化物半導体
薄膜、 8・・・」二側電極。 第1図 4 第2図 l 第3図 第4図 (剰 電JE(V) (此) (4) 吃JE(V) −(!り jIS 図 第6図 1乙 電JE(V)

Claims (1)

  1. 【特許請求の範囲】 (1)2つの電極に挾まれた遷移金属酸化物半導体薄膜
    の少くとも一方の界面にシヨ・ノドキー障壁を形成した
    ことを特徴とする薄膜ダイオード。 (2)2つの電極に挾まれた遷移金属酸化物半導体薄膜
    の少なくとも一方の界面にp−nジャンクションを形成
    したことを特徴とする薄膜ダイオード′。 (3)前記薄膜ダイオードの電圧−電流特性のヒステリ
    シスを用いてスイッチングを行なうことを特徴とする特
    許請求の範囲第1項記載の薄膜ダイオード。 (4)前記薄膜ダイオードの電圧−電流特性のヒステリ
    シスを用いてスイッチングを行なうことを特徴とする特
    許請求の範囲第2項記載の薄膜ダイオード。 (5)前記遷移金属酸化物半導体薄1模がWO8(X≦
    3)であることを特徴とする特許請求の範囲第1項記載
    の薄膜ダイオード。 (6)前記遷移金属酸化物半導体薄膜がM o Oう(
    X≦3)であることを特徴とする特許請求の範囲第1項
    記載の薄膜ダイオード。 (7)前記遷移金属酸化物半導体3X膜が■20X(X
    ≦5)であることを特徴とする特許請求の範囲第1項記
    載のvJ膜ダイオード。 (8)前記遷移金属酸化物半導体薄膜が■208(X≦
    5)、Mob、(x≦3)、WO,(x≦3)の混合物
    であることを特徴とする特許請求の範囲第1項記載の薄
    膜ダイオード。 (9)前記遷移金属酸化物半導体薄膜がWOx(X≦3
    )であることを特徴とする特許請求の範囲第2項記載の
    薄膜ダイオード。 (10)前記遷移金属酸化物半導体薄膜がM o Ox
    (X≦3)であることを特徴とする特許請求の範囲第2
    項記載の薄膜ダイオード。 (11)前記遷移金属酸化物半導体薄膜がV20x(X
    ≦5)であることを特徴とする特許請求の範間第2項記
    載の薄膜ダイオード。 (12)前記遷移金属酸化物半導体薄膜がV2O8(X
    ≦5)、MobX (x≦3)、WO,(x≦3)の混
    合物であることを特徴とするll”I’−a’l請求の
    範囲第2項記載の薄膜ダイオード。 (13)前記遷移金属酸化物半導体薄膜の少なくとも一
    方の界面に形成したP型材料がIr0x(x≦2)であ
    ることを特徴とする特許請求の範囲第2項記載の薄膜ダ
    イオ−1′。 (14)前記遷移金属酸化物半導体薄膜の少くとも一方
    の界面に形成したP型材料がNiOx (x≦2)であ
    ることを特徴とする特許請求の範囲第2項記載の薄膜グ
    イオート。 (15)前記遷移金属酸化物半導体薄膜の少なくとも一
    方の界面に形成したP型材料かlroウ (×≦2)、
    N1px (x≦2)の混合物であることを特徴とする
    特許請求の範囲第2項記載の薄膜ダイオード。 (1G)前記2つの電極の内の一方がIn、PL。 Pd、W、Ta、SnO2,In2O3:3nの内の一
    つであることを特徴とする特許請求の範囲第1項記載の
    ′4膜ダイオード。 (17)前記2つの電極の内の基板側の一方がI’ i
    であることを特徴とするqロイI請求の範囲第1項記載
    の薄膜ダイオード。 (18)前記2つの電極の内の基板側の一方が′Fiで
    あることを特徴とする特許請求の範囲第2項記載の薄膜
    ダイオード−0 (19)前記WOXからなる遷移金属酸化物半導体薄膜
    をRFマグネソI・ロンスパッタリングにより5 W/
    cII1以上のパワー、酸素ガス圧5 X 10−’〜
    8X10”l−−ルの雰囲気で形成してなることを特徴
    とする特許請求の範囲第5項記載の薄膜ダイオード。 (20)前記スイッチングに於て、オフからオンへのス
    イッチングを順方向電圧パルスにより駆動してなること
    を特徴とする特許請求の範囲第3項記載の薄膜ダイオー
    ド。 (2I)前記スイッチングに於て、オンからオフへのス
    イッチングを逆方向電圧パルスにより駆動してなること
    を特徴とする特許請求の範囲第3項記載の薄膜ダイオー
    ド。
JP59037916A 1984-02-29 1984-02-29 薄膜ダイオ−ド Pending JPS60182762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59037916A JPS60182762A (ja) 1984-02-29 1984-02-29 薄膜ダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59037916A JPS60182762A (ja) 1984-02-29 1984-02-29 薄膜ダイオ−ド

Publications (1)

Publication Number Publication Date
JPS60182762A true JPS60182762A (ja) 1985-09-18

Family

ID=12510864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59037916A Pending JPS60182762A (ja) 1984-02-29 1984-02-29 薄膜ダイオ−ド

Country Status (1)

Country Link
JP (1) JPS60182762A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512773A (en) * 1993-12-23 1996-04-30 U.S. Philips Corporation Switching element with memory provided with Schottky tunnelling barrier
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
US9112041B2 (en) 2009-10-30 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Transistor having an oxide semiconductor film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512773A (en) * 1993-12-23 1996-04-30 U.S. Philips Corporation Switching element with memory provided with Schottky tunnelling barrier
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
US9112041B2 (en) 2009-10-30 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Transistor having an oxide semiconductor film
US9385114B2 (en) 2009-10-30 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device

Similar Documents

Publication Publication Date Title
JPS6188578A (ja) 非線形素子
GB2129183A (en) Matrix display device
US4645308A (en) Low voltage solid-state lateral coloration electrochromic device
JPS60182762A (ja) 薄膜ダイオ−ド
TW201304150A (zh) 具二極體整流能力的電阻式記憶體
JPS6247170A (ja) 高逆方向抵抗形ダイオ−ド装置
US4790883A (en) Low light level solar cell
JPS6080894A (ja) 非線形素子によりアドレスされる表示スクリーンとその製造方法
Nakai et al. On the tunneling current through thin aluminum-oxide films
CN113113538A (zh) 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
JPH0247633A (ja) マトリックス型液晶表示パネル
JPS60181732A (ja) エレクトロクロミツク表示装置
KR970000461B1 (ko) 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법
JP2727193B2 (ja) 電子放出素子の製造方法
Kováč et al. Fabrication and characterization of Si/SiO/TiO/ZnO heterostructures from sputtered and oxidized Ti-film
Mordvintsev et al. Effect of the Material of Electrodes on Electroformation and Properties of Memristors Based on Open Metal–SiO2–Metal Sandwich Structures
KR102674512B1 (ko) 모트 멤트랜지스터 및 이의 제조 방법
Bhatt et al. A study on design aspects of MIM diodes for high frequency applications
JPS6085576A (ja) 薄膜光電変換素子の製造方法
Bian et al. Photovoltaic and resistance switching properties of NiO/Pb0. 92La0. 08 (Zr0. 52Ti0. 48) O3/LaNiO3
TWI474441B (zh) 非揮發性記憶體
KR101283767B1 (ko) 비휘발성 저항 변화 메모리 소자
JPS62119978A (ja) 非晶質太陽電池素子
JP5376195B2 (ja) 整流性変化型素子
JPS61284957A (ja) イメ−ジセンサ