TWI474441B - 非揮發性記憶體 - Google Patents

Description

非揮發性記憶體

本發明是有關於一種記憶體，且特別是有關於一種非揮發性記憶體。

記憶體，顧名思義便是用以儲存資料或數據的半導體元件。當電腦微處理器之功能越來越強，軟體所進行的程式與運算越來越龐大時，記憶體的需求也就越來越高，為了製作容量大且便宜的記憶體以滿足這種需求的趨勢，記憶體的技術與製程，已成為半導體科技持續往高積集度挑戰的驅動力。在各種非揮發性記憶體中，電阻式記憶體具有操作電壓小、多狀態記憶、記憶時間長、面積小及結構簡單等優點，故電阻式記憶體已成為未來記憶體發展的趨勢。

電阻式記憶體通常包括電阻式記憶單元和二極體單元。具有一個電阻式記憶單元和一個二極體單元的電阻式記憶體稱為具有1D1R結構的電阻式記憶體。1D1R結構可使電阻式記憶體具有超高密度及低成本，並可用來避免讀取錯誤的問題。

此外，在一般的1D1R結構中，通常是使用雙極性電阻式記憶單元來搭配二極體單元。然而，具有此種1D1R結構的電阻式記憶體在高電阻與低電阻狀態之間往往只能承受一次的轉態操作，因而影響電阻式記憶體的效能。

有鑑於此，本發明提出一種非揮發性記憶體，其具有單極性電阻式記憶單元與二極體單元。

本發明提供一種非揮發性記憶體，其包括單極性電阻式記憶單元以及二極體單元，其中二極體單元與單極性電阻式記憶單元電性連接。二極體單元包括第一電極、第二電極、氧化鈷層以及氧化銦鋅層。第一電極與第二電極相對配置。氧化鈷層配置於第一電極與第二電極之間。氧化銦鋅層配置於第一電極與氧化鈷層之間。

在本發明之一實施例中，上述之氧化鈷層的厚度例如介於1 nm至1000 nm之間。

在本發明之一實施例中，上述之氧化銦鋅層的厚度例如介於1 nm至1000 nm之間。

在本發明之一實施例中，上述之第一電極的材料例如為鉑或鎢。

在本發明之一實施例中，上述之第一電極的厚度例如介於10 nm至1000 nm之間。

在本發明之一實施例中，上述之第二電極的材料例如為鉑或鎢。

在本發明之一實施例中，上述之第二電極的厚度例如介於10 nm至1000 nm之間。

在本發明之一實施例中，上述之二極體單元配置於單極性電阻式記憶單元上。

在本發明之一實施例中，上述之二極體單元與單極性 電阻式記憶單元上皆配置於基底上。

基於上述，在本發明的非揮發性記憶體中，分別利用氧化鈷及氧化銦鋅作為二極體單元的p型半導體層及n型半導體層，並將此二極體單元與單極性電阻式記憶單元電性搭配而構成1D1R結構的非揮發性記憶體。因此，本發明的非揮發性記憶體不僅可具有良好的整流效果，更可承受重複100次以上的高電阻與低電阻之間的轉態操作，並使得高電阻與低電阻之間可維持高的讀取鑑別度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

為了使本發明易理解，在以下各實施例中，相同的元件符號代表相同的元件，且不再重複另外說明。

第一實施例

圖1是本發明之第一實施例的非揮發性記憶體的剖面示意圖。請參照圖1，非揮發性記憶體10包括單極性電阻式記憶單元200以及二極體單元300。單極性電阻式記憶單元200配置於基底100上。基底100例如為矽基底。此外，介電層120配置於單極性電阻式記憶單元200與基底100之間。介電層120的材料例如為氧化物，且其厚度例如介於10 nm至500 nm之間。介電層120用以使單極性電阻式記憶單元200與基底100電性隔離。另外，附著層 130選擇性地配置於單極性電阻式記憶單元200與介電層120之間。附著層130的材料例如為鈦，且其厚度例如介於10 nm至100 nm之間。附著層130用以增加單極性電阻式記憶單元200與介電層120之間的附著力。

在本實施例中，單極性電阻式記憶單元200包括依序配置於介電層120上的電極210a、轉態層220a、轉態層220b和電極210b。電極210a的材料例如為氮化鈦。轉態層220a的材料例如為氧化鉿，且其厚度例如介於2 nm至8 nm之間。轉態層220b的材料例如為氧化鋯，且其厚度例如介於2 nm至8 nm之間。電極210b的材料例如為鉑或鎢，其厚度例如介於10 nm至1000 nm之間。

特別一提的是，在本實施例中，單極性電阻式記憶單元200的結構與材料亦可視實際需求而進行改變，此為本領域技術人員所熟知的技術，於此不另行說明。

二極體單元300配置於單極性電阻式記憶單元200上。在本實施例中，二極體單元300包括依序配置於單極性電阻式記憶單元200上的電極210b、氧化銦鋅層320、氧化鈷層330以及電極310a。也就是說，在非揮發性記憶體10中，單極性電阻式記憶單元200與二極體單元300共用電極210b。當然，在其他實施例中，單極性電阻式記憶單元200與二極體單元300也可以不共用電極210b，而是具有各自的電極。電極310a的材料例如是鉑或鎢，且其厚度例如介於10 nm至1000 nm之間。

此外，氧化銦鋅層320作為二極體單元300中的n型 半導體層，而氧化鈷層330作為二極體單元300中的p型半導體層。氧化銦鋅層320的厚度例如介於1 nm至1000 nm之間。氧化鈷層330的厚度例如介於1 nm至1000 nm之間。在本實施例中，氧化銦鋅層320配置於氧化鈷層330下方。然而，依照記憶體的實際操作方式，在其他實施例中，氧化銦鋅層320則可配置於氧化鈷層330上方。

值得一提地是，因為氧化鈷及氧化銦鋅兩者皆為低能隙的材料，故以兩者分別作為二極體單元300中的p型半導體層及n型半導體層時，可使得二極體單元300得到大的順向/逆向電流比值(F/R current ratio)，進而使得非揮發性記憶體10具有高的順向電流及好的整流效果。此外，當非揮發性記憶體10具有上述之二極體單元300時，非揮發性記憶體10可在高電阻與低電阻之間重複多次轉態操作，並使得高電阻與低電阻之間具有高的讀取鑑別度。

第二實施例

圖2是本發明之第二實施例的非揮發性記憶體的剖面示意圖。請參照圖2，非揮發性記憶體20與非揮發性記憶體10的差異在於：在非揮發性記憶體20中，二極體單元300配置於附著層130上，而單極性電阻式記憶單元200則配置於二極體單元300上，且二者共用電極210a。

第三實施例

圖3是本發明之第三實施例的非揮發性記憶體的剖面 示意圖。請參照圖3，非揮發性記憶體30與非揮發性記憶體10的差異在於：在非揮發性記憶體30中，二極體單元300與單極性電阻式記憶單元200皆配置於附著層130上，且二極體單元300與單極性電阻式記憶單元200例如藉由內連線(未繪示)而彼此電性連接。在本實施例中，單極性電阻式記憶單元200與二極體單元300各自具有一對電極，即單極性電阻式記憶單元200具有電極210a與電極210b，而二極體單元300具有電極310a與電極310b。在單極性電阻式記憶單元200中，電極210a、轉態層220a、轉態層220b與電極210b依序配置於附著層130上。在二極體單元300中，電極310a、氧化銦鋅層320、氧化鈷層330與電極310a依序配置於附著層130上。

在上述各實施例中，各膜層的堆疊順序以及單極性電阻式記憶單元200與二極體單元300之間的配置關係為本領域技術人員所熟知的技術，本領域技術人員可視實際需求而進行調整。

實驗例 二極體單元300的製作及測試

首先，提供經過RCA清潔步驟清洗過後的矽基板以作為基底100。然後，將基底100放入高溫爐管中，以於矽基板上形成厚度約為200 nm的二氧化矽薄膜作為介電層120。接著，利用電子束蒸鍍法形成厚度約為30 nm的鈦薄膜作為附著層130。然後，利用電子束蒸鍍法形成厚 度約為80 nm的鉑薄膜作為下電極(電極210b或電極310a)。接下來，在室溫及約為10 mTorr的壓力下，以18 sccm氣體流量(氬氣：氧氣=1：2)及1.05 W/cm² 的電漿功率密度，利用交流磁控濺鍍法形成厚度約為10 nm的氧化銦鋅薄膜作為氧化銦鋅層320。繼之，在室溫及約為10 mTorr的壓力下，以18 sccm氣體流量(氬氣：氧氣=2：1)及1.05 W/cm² 的電漿功率密度，再次利用交流磁控濺鍍法形成厚度約為10 nm的氧化鈷薄膜作為氧化鈷層330。最後，再次利用電子束蒸鍍法並搭配金屬光罩形成厚度約為50 nm且面積為1.76×10^-4 cm² 的鉑薄膜作為電極310a。至此，完成二極體單元300的製作。

以下對上述所形成的電極210b、氧化銦鋅層320、氧化鈷層330及電極310a構成二極體單元300，進行各項測試，其測試結果如圖4至圖6所示。

圖4表示對二極體單元300進行偏壓測試所得到的電壓與電流的關係圖。圖4的横軸代表施加於二極體單元300的偏壓值，而縱軸代表施加偏壓後所得的電流值。由圖4可知，當對二極體單元300加負的直流偏壓時，電流會隨電壓增加；而當對二極體單元300施加正的直流偏壓時，電流不會隨著電壓增加而明顯增加。由此可知，二極體單元300具有良好的整流效果。此外，由圖4亦可知，在對二極體單元300進行100次測試時所得到的電流值，和僅進行10次測試所得到的電流值並無明顯差異，亦即，二極體單元300至少可重複承受100次以上的操作。

圖5為根據圖4的結果所作的曲線分析。圖5的橫軸代表施加二極體單元300的偏壓值，而縱軸代表對其電流值進行對數計算後所得的值。請參照圖5，曲線的斜率為8，若以斜率=1/nkT進行計算，可得知二極體單元300的理想因子為5，此值於符合氧化物二極體的理想因子的範圍。

圖6為二極體單元300的順向/逆向電流比值關係圖。圖6的横軸代表所施加偏壓的絕對值，而縱軸代表其順向/逆向電流比值。由圖6可知，本發明的二極體單元300具有良好的整流效果，且在| 2 | V時，順向/逆向電流比值可高達7×10³ 。此結果顯示二極體單元300具有高的順向電流特性，因此非常適合來搭配電阻式記憶單元使用。

本發明的非揮發性記憶體的測試

將上述二極體單元300搭配單極性電阻式記憶單元200以形成本發明的非揮發性記憶體後，對本發明記憶體進行各項測試，其測試結果如圖7至圖9所示。

圖7為對本發明的非揮發性記憶體進行偏壓測試所得的電壓與電流的關係圖。圖7的橫軸代表所施加的偏壓值，而縱軸代表所施加偏壓所對應的電流值。由圖7可知，當對本發明的非揮發性記憶體施以正偏壓的寫入電壓時，電流會隨著電壓增加而增加，而當電流到達其限流值(約1 mA)時，本發明的非揮發性記憶體將從高電阻狀態轉換至低電阻狀態。當對本發明的非揮發性記憶體施以正偏壓 的抹除電壓時，在前述抹除電壓到達2 V時，電流將急遽下降至原本的電流值，此種情形代表本發明的非揮發性記憶體由低電阻狀態轉換至高電阻狀態。此外，此結果顯示，本發明的非揮發性記憶體至少可以重複100次以上的高電阻與低電阻之間的轉態操作。

圖8表示本發明的非揮發性記憶體的記憶力測試結果。上述之記憶力測試，是分別在室溫及85℃下，對本發明的非揮發性記憶體分別施以正偏壓的寫入電壓及正偏壓的抹除電壓，藉此將本發明的非揮發性記憶體分別轉換至低電阻狀態及高電阻狀態。接著，再以1 V的電壓分別讀取低電阻狀態及高電阻狀態的本發明的非揮發性記憶體的電流值。圖8的橫軸代表由本發明的非揮發性記憶體讀取資料的時間，而縱軸代表所讀取到的電流。由圖8可知，在1×10⁵ 秒之後，仍可從本發明的非揮發性記憶體讀取正確的資料，且無任何記憶力劣化的情形發生。且兩記憶狀態(高電阻狀態與低電阻狀態)在室溫與85℃下，分別有著40倍以上的電阻比值。此代表本發明的非揮發性記憶體在較高溫下，仍能維持40倍以上的讀取鑑別度。

圖9表示本發明的非揮發性記憶體的非破壞性讀取測試結果。上述之非破壞性讀取測試，是分別在室溫及85℃下，對本發明的非揮發性記憶體分別施以正偏壓的寫入電壓及正偏壓的抹除電壓，藉此將本發明的非揮發性記憶體分別轉換至低電阻狀態及高電阻狀態。接著，再以1 V分別讀取低電阻狀態及高電阻狀態的本發明的非揮發性記憶 體並量測其電流值。圖9的橫軸代表由本發明的非揮發性記憶體讀取資料的時間，而縱軸代表所讀取到的電流。由圖9可知，在連續讀取10000秒之後，仍可從本發明的非揮發性記憶體讀取正確的資料，且無任何記憶力劣化的情形發生。此外，在室溫與85℃下，高電阻狀態或低電阻狀態仍維持35倍以上的差距。此代表本發明的非揮發性記憶體在高溫及常溫下高電阻與低電阻狀態，仍能維持35倍以上的讀取鑑別度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、20、30‧‧‧非揮發性記憶體

100‧‧‧基底

120‧‧‧介電層

130‧‧‧附著層

200‧‧‧單極性電阻式記憶單元

210a、210b、310a、310b‧‧‧電極

220a、220b‧‧‧轉態層

300‧‧‧二極體單元

320‧‧‧氧化銦鋅層

330‧‧‧氧化鈷層

圖1是本發明之第一實施例的非揮發性記憶體的剖面示意圖。

圖2是本發明之第二實施例的非揮發性記憶體的剖面示意圖。

圖3是本發明之第三實施例的非揮發性記憶體的剖面示意圖。

圖4表示本發明二極體單元進行偏壓測試的結果。

圖5為根據圖4的結果所作的曲線分析。

圖6為本發明二極體單元的順向/逆向電流比值關係圖。

圖7表示本發明的非揮發性記憶體進行偏壓測試的結果。

圖8表示本發明的非揮發性記憶體的記憶力測試結果。

圖9表示本發明的非揮發性記憶體的非破壞性讀取測試結果。

10‧‧‧非揮發性記憶體

100‧‧‧基底

120‧‧‧介電層

130‧‧‧附著層

200‧‧‧單極性電阻式記憶單元

210a、210b、310a‧‧‧電極

220a、220b‧‧‧轉態層

300‧‧‧二極體單元

320‧‧‧氧化銦鋅層

330‧‧‧氧化鈷層

Claims (9)

1. 一種非揮發性記憶體，包括：單極性電阻式記憶單元；以及二極體單元，與所述單極性電阻式記憶單元電性連接，所述二極體單元包括：第一電極；第二電極，與所述第一電極相對配置；氧化鈷層，配置於所述第一電極與所述第二電極之間；以及氧化銦鋅層，配置於所述第一電極與所述氧化鈷層之間。
2. 如申請專利範圍第1項所述之非揮發性記憶體，其中所述氧化鈷層的厚度介於1 nm至1000 nm之間。
3. 如申請專利範圍第1項所述之非揮發性記憶體，其中所述氧化銦鋅層的厚度介於1 nm至1000 nm之間。
4. 如申請專利範圍第1項所述之非揮發性記憶體，其中所述第一電極的材料包括鉑或鎢。
5. 如申請專利範圍第1項所述之非揮發性記憶體，其中所述第一電極的厚度介於10 nm至1000 nm之間。
6. 如申請專利範圍第1項所述之非揮發性記憶體，其中所述第二電極的材料包括鉑或鎢。
7. 如申請專利範圍第1項所述之非揮發性記憶體，其中所述第二電極的厚度介於10 nm至1000 nm之間。
8. 如申請專利範圍第1項所述之非揮發性記憶體，其 中所述二極體單元配置於所述單極性電阻式記憶單元上。
9. 如申請專利範圍第1項所述之非揮發性記憶體，其中所述二極體單元與所述單極性電阻式記憶單元上皆配置於基底上。