KR102674512B1 - 모트 멤트랜지스터 및 이의 제조 방법 - Google Patents

모트 멤트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR102674512B1
KR102674512B1 KR1020210160940A KR20210160940A KR102674512B1 KR 102674512 B1 KR102674512 B1 KR 102674512B1 KR 1020210160940 A KR1020210160940 A KR 1020210160940A KR 20210160940 A KR20210160940 A KR 20210160940A KR 102674512 B1 KR102674512 B1 KR 102674512B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide thin
mott
vanadium
vanadium oxide
Prior art date
Application number
KR1020210160940A
Other languages
English (en)
Other versions
KR20230074888A (ko
Inventor
서형탁
따이 유이 르
샤히드 이큐발
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020210160940A priority Critical patent/KR102674512B1/ko
Publication of KR20230074888A publication Critical patent/KR20230074888A/ko
Application granted granted Critical
Publication of KR102674512B1 publication Critical patent/KR102674512B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

바나듐 산화물 및 실리콘 산화물을 포함하는 모트 멤트랜지스터 및 이의 제조 방법이 개시된다. 본 발명의 실시예에 따른 모트 멤트랜지스터는, 표면에 실리콘(Si) 산화물 박막이 형성된 기판, 상기 실리콘 산화물 박막 상에 배치된 바나듐(V) 산화물 박막 및 상기 실리콘 산화물 박막과 상기 바나듐 산화물 박막 사이에 실리콘, 바나듐 및 산소를 포함하는 혼합 계면층을 포함할 수 있다. 본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법은 바나듐 산화물 타겟 물질을 이용하고, RF 스퍼터링 공정을 통해 실리콘 산화물 박막 상에 바나듐 산화물 박막을 형성하는 단계를 포함할 수 있다.

Description

모트 멤트랜지스터 및 이의 제조 방법{MOTT MEMTRANSISTOR AND MANUFACTURING METHOD THEREOF}
본 발명은 바나듐 산화물 및 실리콘 산화물을 포함하는 모트 멤트랜지스터 및 이의 제조 방법에 관한 것이다.
일반적으로, 시냅스 기능을 모방하기 위하여 2단자 멤리스터가 사용되어 왔다. 그러나 다단계 학습 및 망각 프로세스와 같은 정교한 시냅스 기능을 모방하기 위해서는, 여러 신호 입력을 통해 동시 학습을 수행해야 하므로, 더 많은 단자가 있는 메모리 장치가 필수적이다. 하지만 다중 단자 메모리 장치의 기술적 발전은 충분하지 않다. 나아가, 2단자 스위치와 달리 3단자 트랜지스터는 전하 전송을 더 잘 제어할 수 있기 때문에 상기와 같은 장치를 구현하는데 있어서 필수적이다.
따라서 멤트랜지스터는 인공적으로 생물학적 시냅스의 기능을 모방하여 공식화되지 않은 복작한 계산을 실행할 수 있는 최첨단 시냅스 시스템 개발을 위한 유방한 후보이다. 위와 같은 필요성에도 불구하고, 멤트랜지스터는 작동 전력, 온/오프 스위칭 속도 및 장기 안정성과 같은 몇 가지 심각한 문제점을 안고 있다.
메모리 스위칭 메커니즘 중 모트(Mott) 메모리는 외부 전기장이 인가되는 경우 Mott MIT(Metal-to-insulator transition)전이를 이용한 것으로, 전력 소모가 낮고 빠른 스위칭 속도를 가진 메모리로 주목받고 있다. 특히 바나듐 산화물, 특히 전기 전도성이 높은 VO2 및 전기 전도성이 낮은 V2O5가 가장 많이 연구되는 재료이다.
상기와 같은 잠재력에도 불구하고, 바나듐 산화물을 이용한 멤트랜지스터는 단일상 VO2 필름 증착의 어려움, 다상 VOx의 신뢰할 수 있는 Mott 전이, VO2를 불안정하게 하는 작동 중 열 발생 등의 문제점을 안고 있다. 따라서 바나듐 산화물을 이용하는 모트 멤트랜지스터의 개발에 있어서, 이러한 문제점을 극복하여 다중 단자 메모리 장치의 개발 가능성을 여는 것이 본 발명의 과제이다.
본 발명의 일 목적은 낮은 작동 전력, 빠른 스위칭 속도 및 장기적인 안정성을 가지는 모트 멤트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 상기 모트 멤트랜지스터를 제조하는 방법을 제공하는 것이다.
본 발명의 실시예에 따른 모트 멤트랜지스터는, 표면에 실리콘(Si) 산화물 박막이 형성된 기판; 상기 실리콘 산화물 박막 상에 배치된 바나듐(V) 산화물 박막; 상기 실리콘 산화물 박막과 상기 바나듐 산화물 박막 사이에 실리콘, 바나듐 및 산소를 포함하는 혼합 계면층; 상기 바나듐 산화물 박막의 일측면에 형성된 전도성 특성을 갖는 소스 전극; 상기 소스 전극과 이격되어 상기 바나듐 산화물 박막의 타측면에 형성된 전도성 특성을 갖는 드레인 전극; 및 상기 바나듐 산화물 박막 및 상기 혼합 계면층에 전기장을 인가하는 게이트 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막의 두께는 30 내지 80 nm 이고, 상기 혼합 계면층의 두께는 1 내지 20 nm 일 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막은 산소 결함(oxygen defect)을 포함하고, 상기 소스 전극과 상기 드레인 전극 사이에 전압이 인가되는 경우, 상기 산소 결함을 통해 산소 원자의 전위가 일어나며 상기 바나듐 산화물 박막의 상전이가 유도됨으로써 상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화할 수 있다.
일 실시예에 있어서, 상기 게이트 전극에 전압이 인가되는 경우, 상기 바나듐 산화물 박막 및 상기 혼합 계면층에서 전하가 충전 또는 방전됨으로써 상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화할 수 있다.
일 실시예에 있어서, 상기 소스 전극과 상기 드레인 전극 사이에 인가되는 전압은 0.05 내지 1 V 이고, 상기 게이트 전극에 인가되는 전압은 -1 내지 1 V 이며, 상기 모트 멤트랜지스터가 작동하는 온도는 30 내지 60 ℃일 때, 상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화할 수 있다.
일 실시예에 있어서, 상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화할 때, 상기 모트 멤트랜지스터가 상기 전도도의 변화 당 소모하는 전력은 30 내지 300 fJ일 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막 상에 보호막을 더 포함할 수 있다.
일 실시예에 있어서, 상기 보호막은 알루미늄 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 보호막의 두께는 0.5 내지 20 nm 일 수 있다.
본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법은 바나듐(Ⅴ) 산화물(V2O5) 타겟 물질을 이용하고, 200 내지 700 ℃ 에서 수행되는 RF 스퍼터링(RF sputtering) 공정을 통해 실리콘 산화물 박막 상에 바나듐 산화물 박막을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 RF 스퍼터링 공정을 500 내지 600 ℃ 에서 수행하여 상기 실리콘 산화물 박막 및 상기 바나듐 산화물 박막 사이에 실리콘, 바나듐 및 산소를 포함하는 혼합 계면층이 형성되도록 RF 스퍼터링 공정을 수행할 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막의 두께가 30 내지 80 nm 가 되도록 형성하고, 상기 혼합 계면층의 두께가 1 내지 20 nm 가 되도록 형성할 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막 상에 보호막을 증착하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 보호막은 알루미늄 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 보호막의 두께가 0.5 내지 20 nm 이 되도록 원자층증착법(Atomic layer deposition)을 통해 증착할 수 있다.
본 발명의 실시예에 따른 모트 멤트랜지스터는 낮은 바이어스 전압, 인간 두뇌의 작동 온도와 비슷한 온도 하에서 작동이 가능하다.
본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법은 상기와 같은 모트 멤트랜지스터를 제조하기 위한 공정 방법 및 공정 조건을 제공한다.
도 1은 본 발명의 실시예에 따른 모트 멤트랜지스터를 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법을 나타낸 흐름도이다.
도 3은 본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법을 나타낸 도면이다.
도 4 내지 도 11은 본 발명의 실시예에 따른 모트 멤트랜지스터의 구조 및 물리적 특성을 나타낸 도면 및 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 모트 멤트랜지스터를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 모트 멤트랜지스터는, 표면에 실리콘(Si) 산화물 박막(10)이 형성된 기판(33); 상기 실리콘 산화물 박막 상에 배치된 바나듐(V) 산화물 박막(20); 상기 실리콘 산화물 박막과 상기 바나듐 산화물 박막 사이에 실리콘, 바나듐 및 산소를 포함하는 혼합 계면층(15); 상기 바나듐 산화물 박막의 일측면에 형성된 전도성 특성을 갖는 소스 전극(31); 상기 소스 전극과 이격되어 상기 바나듐 산화물 박막의 타측면에 형성된 전도성 특성을 갖는 드레인 전극(32); 및 상기 바나듐 산화물 박막 및 상기 혼합 계면층에 전기장을 인가하는 게이트 전극을 포함할 수 있다.
상기 기판(33)은 전도성 물질을 포함하여 상기 게이트 전극으로 이용될 수 있거나 상기 기판(33)과 별개로 전도성 물질을 포함하는 상기 게이트 전극이 상기 실리콘 산화물 박막(10)에 접촉할 수 있다. 또한, 상기 혼합 계면층(15)은 상기 바나듐 산화물 박막(20)이 본 발명의 실시예에 따른 모트 멤트랜지스터의 채널로 작동할 때, 하위채널(sub-channel)로 작동하여 본 발명의 실시예에 따른 모트 멤트랜지스터에 고속 용량성 메모리 모드를 제공할 수 있다. 이로써, 본 발명의 실시예에 따른 모트 멤트랜지스터는 박막 트랜지스터(Thin Film Transistor; TFT)의 구성을 포함할 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막(20)의 두께는 약 30 내지 80 nm 이고, 상기 혼합 계면층(15)의 두께는 약 1 내지 20 nm 일 수 있다. 상기와 같은 두께의 한정을 통해, 본 발명의 실시예에 따른 모트 멤트랜지스터는 산업상 이용가능한 크기 및 성능을 유지할 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막(20)은 산소 결함(oxygen defect)을 포함하고, 상기 소스 전극(31)과 상기 드레인 전극(32) 사이에 전압이 인가되는 경우, 상기 산소 결함을 통해 산소 원자의 전위가 일어나며 상기 바나듐 산화물 박막(20)의 상전이가 유도됨으로써 상기 소스 전극(31)과 상기 드레인 전극(32) 사이의 전도도가 변화할 수 있다. 예를 들어, 상기 바나듐 산화물 박막(20)의 상전이로 인하여 발생하는 상기 소스 전극(31)과 상기 드레인 전극(32) 사이의 전도도의 변화는 모트 MIT 전이(Mott Metal-to-insulator transition)일 수 있다.
일 실시예에 있어서, 상기 게이트 전극에 전압이 인가되는 경우, 상기 바나듐 산화물 박막(20) 및 상기 혼합 계면층(15)에서 전하가 충전 또는 방전됨으로써 상기 소스 전극(31)과 상기 드레인 전극(32) 사이의 전도도가 변화할 수 있다. 예를 들어, 상기 바나듐 산화물 박막(20) 및 상기 혼합 계면층(15)은 상기 게이트 전극에 인가되는 전압에 따라 작동하는 용량성 메모리로 작동할 수 있다.
일 실시예에 있어서, 상기 소스 전극(31)과 상기 드레인 전극(32) 사이에 인가되는 전압은 약 0.05 내지 1 V 이고, 상기 게이트 전극에 인가되는 전압은 약 -1 내지 1 V 이며, 상기 모트 멤트랜지스터가 작동하는 온도는 약 30 내지 60 ℃일 때, 상기 소스 전극(31)과 상기 드레인 전극(32) 사이의 전도도가 변화할 수 있다. 예를 들어, 상기 소스 전극(31)과 상기 드레인 전극(32) 사이에 인가되는 전압은 약 0.05 내지 0.1 V 이고, 상기 게이트 전극에 인가되는 전압은 약 -1 내지 1 V 이며, 상기 모트 멤트랜지스터가 작동하는 온도는 약 35 내지 60 ℃일 때, 상기 소스 전극(31)과 상기 드레인 전극(32) 사이의 전도도가 변화할 수 있다.
상기와 같은 적정한 온도와 낮은 바이어스 전압 하에서 모트 멤트랜지스터의 초고속 스위칭이 발생함으로서, 낮은 전력 소모 및 상온에서의 운용 가능성을 실현할 수 있으며, 장기적인 사용에 따른 불안정성 문제를 완화할 수 있다. 또한 상기와 같은 온도에서 상기에서 서술한 상기 혼합 계면층(15)의 용량성 메모리 효과 및 상기 바나듐 산화물 박막(20)의 모트 전이의 결합이 더욱 잘 발생할 수 있다.
일 실시예에 있어서, 상기 소스 전극(31)과 상기 드레인 전극(32) 사이의 전도도가 변화할 때, 상기 모트 멤트랜지스터가 상기 전도도의 변화 당 소모하는 전력은 약 30 내지 300 fJ일 수 있다. 예를 들어, 상기 모트 멤트랜지스터가 상기 전도도의 변화 당 소모하는 전력은 약 190 내지 230 fJ일 수 있다. 상기와 같은 저전력 소모는 상기 모트 멤트랜지스터를 이용한 컴퓨팅 등의 산업 분야의 경제성을 부여하며, 특히 인간의 뉴런과 유사한 전력 소모를 통해 인체 모방이 가능하다.
일 실시예에 있어서, 상기 바나듐 산화물 박막 상에 보호막(40)을 더 포함할 수 있다. 상기와 같이 보호막(40)을 추가함으로써 본 발명의 실시예에 따른 모트 멤트랜지스터의 안정성을 개선하고 수명을 연장할 수 있다.
일 실시예에 있어서, 상기 보호막(40)은 알루미늄 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 보호막(40)의 두께는 약 0.5 내지 20 nm 일 수 있다. 상기와 같이 알루미늄 산화물을 포함하는 보호막(40)을 초박형으로 제조함으로써 바나듐 산화물 박막(20)에 대한 알루미늄 도핑 효과를 피할 수 있다. 예를 들어, 상기 알루미늄 산화물을 포함하는 보호막(40)의 두께는 3 내지 6 nm 일 수 있다. 일 예로, 상기 알루미늄 산화물을 포함하는 보호막(40)의 두께는 4.5 내지 5.5 nm 일 수 있다.
도 2 및 도 3은 본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법은 바나듐(Ⅴ) 산화물(V2O5) 타겟 물질을 이용하고, 약 200 내지 700 ℃ 에서 수행되는 RF 스퍼터링(RF sputtering) 공정을 통해 실리콘 산화물 박막 상에 바나듐 산화물 박막을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 RF 스퍼터링 공정을 약 500 내지 600 ℃ 에서 수행하여 상기 실리콘 산화물 박막 및 상기 바나듐 산화물 박막 사이에 실리콘, 바나듐 및 산소를 포함하는 혼합 계면층이 형성되도록 RF 스퍼터링 공정을 수행할 수 있다. 상기와 같은 온도에서 본 발명의 실시예에 따른 모트 멤트랜지스터의 혼합 계면층이 유의한 두께로 형성될 수 있다.
일 실시예에 있어서, 상기 바나듐 산화물 박막의 두께가 약 30 내지 80 nm 가 되도록 형성하고, 상기 혼합 계면층의 두께가 약 1 내지 20 nm 가 되도록 형성할 수 있다. 상기와 같은 두께의 한정을 통해, 본 발명의 실시예에 따른 모트 멤트랜지스터는 산업상 이용가능한 크기 및 성능을 유지할 수 있다.
도 3을 참조하면, 일 실시예에 있어서, 상기 바나듐 산화물 박막 상에 보호막을 증착하는 단계를 더 포함할 수 있다. 상기와 같이 보호막을 증착하는 단계를 더 포함하여, 본 발명의 실시예에 따른 모트 멤트랜지스터 제조 방법에 의해 제조된 모트 멤트랜지스터는 높은 습도 환경에서 안정적인 메모리 성능을 유지할 수 있다.
보호막의 재료를 구성하는 물질은 특별히 제한되지 않는다. 일 실시예에 있어서, 상기 보호막은 알루미늄 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 보호막의 두께가 약 0.5 내지 20 nm 이 되도록 원자층증착법(Atomic layer deposition)을 통해 증착할 수 있다. 상기와 같이 알루미늄 산화물을 포함하는 보호막을 초박형으로 제조함으로써 바나듐 산화물 박막에 대한 알루미늄 도핑 효과를 피할 수 있다. 예를 들어, 상기 알루미늄 산화물을 포함하는 보호막의 두께는 3 내지 6 nm 일 수 있다. 일 예로, 상기 알루미늄 산화물을 포함하는 보호막의 두께는 4.5 내지 5.5 nm 일 수 있다.
이하 본 발명의 실시예에 대해 상술한다. 다만, 하기에 기재된 실시예는 본 발명의 일부 실시 형태에 불과한 것으로서, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예 1]
285 nm 두께의 실리콘 산화물 웨이퍼를 준비하였다. 상기 웨이퍼를 5분 동안 아세톤, 이소프로판올 및 탈이온수로 초음파 세척하였다. 그 후 상기 웨이퍼를 에탄올로 세척하고, 질소 가스 분위기에서 건조시킨 후, 100 ℃에서 30분 동안 핫플레이트를 통해 어닐링하였다. 상기 과정을 거친 웨이퍼는 RF 스퍼터링의 기판으로 사용되었다. 바나듐 산화물 박막은 30분 동안 V2O5를 타겟물질로 하여 RF 스퍼터링에 의해 상기 기판에 증착되었다. 온도는 600 ℃로 유지하였다. 고순도 아르곤 가스(99.999 %)가 3 mTorr의 압력을 유지하면서 30 sccm의 유속으로 상기 RF 스퍼터링이 수행되는 챔버 내부에 주입되었다. 증착 과정에서 작동 전력은 80 W로 유지되었다. 상기 바나듐 산화물 박막의 균일성을 구현하기 위해, 상기 바나듐 산화물 박막이 증착되는 기판의 회전 속도는 5 RPM으로 유지되었다. TFT 구성을 완성하기 뒤해, 금/크롬을 포함하는 소스 및 드레인 전극이 섀도우 마스크(shadow mask)를 통한 전자빔 증발법에 의해 증착되었다. 실시예 1에 따른 모트 멤트랜지스터를 V600이라고 하였다.
[실시예 2]
실시예 1에 따른 모트 멤트랜지스터를 제조한 후, 5 nm 알루미늄 산화물 박막이 100 ℃에서 ALD에 의해 증착되었다. 실시예 2에 따른 모트 멤트랜지스터를 A/V600이라고 하였다.
[실시예 3]
실시예 1에 따른 모트 멤트랜지스터를 제조하되, RF 스퍼터링을 수행하는 챔버의 온도는 300 ℃로 유지되었다. 실시예 3에 따른 모트 멤트랜지스터를 V300이라고 하였다.
[실시예 4]
실시예 2에 따른 모트 멤트랜지스터를 제조하되, RF 스퍼터링을 수행하는 챔버의 온도는 300 ℃로 유지되었다. 실시예 4에 따른 모트 멤트랜지스터를 A/V300이라고 하였다.
[실험예 1]
실시예에 따른 모트 멤트랜지스터에서 바나듐 산화물 박막의 균일성과 혼합 계면층의 존재를 확인하기 위해 FESEM 및 TEM 관찰을 수행하였다. 도 4는 실시예에 따른 모트 멤트랜지스터의 FESEM 및 TEM 상을 나타낸 것이다. 도 4를 참조하면, 좌측 FESEM 상에서 두께 55 nm의 바나듐 산화물 박막이 실리콘 산화물 박막 및 전극 사이에 끼워져 있는 단면을 확인할 수 있다. 우측 TEM 상에서 실시예 1에 따른 V600 샘플 및 실시예 3에 따른 V300 샘플의 각 바나듐 산화물 박막 및 실리콘 산화물 박막의 계면에서 혼합 계면층이 형성되는 것을 확인 할 수 있다. 본 실험예를 통해 600 ℃의 고온이 실리콘 산화물의 열 팽창을 유도하고, 혼합 계면층을 형성하기 위해 바나듐 산화물 및 실리콘 산화물의 결합 및 확산을 위한 충분한 열 에너지를 제공함을 확인할 수 있다.
[실험예 2]
실시예에 따른 모트 멤트랜지스터를 전자에너지 손실 분광법(TEM-EELS)로 분석하였다. 도 5는 실시예에 따른 모트 멤트랜지스터를 TEM-EELS로 분석한 결과를 나타내는 도면 및 그래프이다. 도 5를 참조하면, 518 및 525 eV의 피크는 바나듐 L 전이(각각 V-L3 및 V-L2)에 해당하는 반면, 530-560 eV의 피크는 바나듐 산화물의 산호 K 전이(O-K)에서 유래했다. 실리콘 산화물은 538 eV에서 O-K 피크에 기여했다. 2 nm 이하의 프로파일에서 V300 및 V600의 V-L 피크와 O-K 가장자리의 위치는 유사했다. 다른 4 nm 이상의 프로파일에서는 V300에서 V-L 및 O-K 피크가 관찰되지 않은 반면, V600에서는 해당 피크가 유지되었다. 본 실험예를 통해 두 샘플에서 모두 혼합 계면층이 형성되었지만, V300의 경우 그 두께가 더 얇음을 확인할 수 있다.
[실험예 3]
실시예 1에 따른 모트 멤트랜지스터의 바나듐 산화물 박막을 국부적인 전기적 특성과 표면의 형태를 확인하기 위해 전도성 원자간력현미경(c-AFM)을 이용하여 관찰하였다. 본 실험예에 이용된 c-AFM은 두 개의 전도성 프로브를 이용했고, 상기 전도성 프로브는 백금/이리듐으로 코팅된 실리콘이며, 직경이 약 20 nm이다. 도 6은 실시예 1에 따른 모트 멤트랜지스터의 c-AFM 상 및 상기 상 상의 밟은 지점에서 얻은 나노스케일 전류-전압 플롯을 나타낸다. 도 6의 (a)를 참조하면, 실시예 1에 따른 모트 멤트랜지스터의 바나듐 산화물 박막의 80% 이상을 덮고 있는 밟은 점은 바나듐 산화물 입자이며, 고전류 신호로 표시되는 것에 비추어, V2O5로 절연성을 타나내지 않고 전기 전도성을 나타내는 바나듐 산화물임을 확인할 수 있다. 도 6의 (b)를 참조하면, 상기 밝은 지점에서 작성한 나노스케일 전류-전압(IV) 플롯은 c-AFM 프로브와 바나듐 산화물 사이에 쇼트키 유사 접합이 존재하고, 실온에서 ±1 V의 바이어스 전압에서 바나듐 산화물 입자를 고저항 상태에서 저저항 상태로 전환한다는 것을 확인할 수 있다. I-V 플롯 작성을 위해 접지된 금/크롬 전극과 상기 전도성 프로브를 바이어스 전극으로 사용하였다. 스위핑 방향은 플롯에 표시되며, 1→3은 순방향, 4→6은 역방향을 나타낸다. 도 6의 (c)를 참조하면, 두개의 금/크롬 전극과 Keithley 4200-SCS 반도체 매개변수분석기를 사용하여 얻은 V600의 I-V 플롯은 동일한 소스에도 불구하고 c-AFM을 사용하여 기록된 것보다 더 높은 소스-드레인 전류(IDS)를 나타낸다. 이는 바나듐 산화물이 있는 금/크롬 전극과 채널 길이 및 너비가 각각 100 μm 및 1 mm인 더 넓은 전하 수송 영역 사이의 오믹 접촉 때문이다. 또한 이러한 I-V 플롯에서 전하 전송을 위한 채널 길이는 다르지만, 저항성 스위칭 전압(약 0.5 V)는 다소 낮았고, 두 경우 모두 거의 동일했다. 이로써 바나듐 산화물 박막이 전도성 필라멘트 스위칭 메커니즘이 아닌 모트 전이 스위칭 메커니즘을 가지고 있음을 확인할 수 있다.
[실험예 4]
실시예에 따른 모트 멤트랜지스터의 성능을 실험하기 위해 Keithley 4200-SCS 시스템을 사용하여 게이팅의 효과를 실험했다. 도 7은 본 발명의 실시예에 따른 모트 맴트랜지스터의 게이팅의 효과를 실험한 결과이다. 도 7의 (a)를 참조하면, 스위핑 방향은 플롯에 표시되었고, 1→3은 순방향, 4→7은 역방향을 나타낸다. VG = 1V에서 플롯의 모양은 용량성 장치의 충전 및 방전 곡선과 유사하다. 여기서 VG>VDS이기 때문에 그 모양은 바나듐 산화물 박막의 모트 전이 스위칭보다 우세한 혼합 계면층의 용량성 스위칭을 나타낸다. 도 7의 (b)를 참조하면, VDS = 0V 및 스위핑 VG = ±5V로 얻은 누설 특성 플롯(IGS-VG)은 혼합 계면층의 전하 저장으로 인해 가장 낮은 누설 전류(IGS)가 V600에 해당함을 보여준다. 이는 실리콘 산화물보다 훨씬 강하다. 도 7의 (c)를 참조하면, 고정 VDS = 0.5V 및 스위핑 VG = ±1V로 얻은 전하 이동 특성 플롯(IDS-VG)은 가장 넓은 용량성 스위칭 형태와 가장 높은 전류 레벨도 V600에 해당함을 보여준다. 일반적으로 증착 온도를 증가시켜 혼합 계면층의 형성을 촉진하는 것은 채널 전류의 증가 및 누설 전류의 감소를 유도한다. 이로써 혼합 계면층의 용량성 메모리와 바나듐 산화물 박막의 모트 전이의 결합을 확인할 수 있다.
[실험예 5]
실시예에 따른 모트 멤트랜지스터의 성능을 실험하기 위해 Keithley 4200-SCS 시스템을 사용하여 모니터링 하였다. 도 8은 본 발명의 실시예에 따른 모트 맴트랜지스터를 모니터링한 결과를 나타낸다. 도 8을 참조하면, 전하 이동 특성 플롯은 채널 전류에 대한 VDS 증가의 영향을 보여준다. VDS가 감소하면 전류 레벨은 감소하지만 온/오프 비율은 증가한다. 이로써 VDS와 VG(VDS는 VG보다 작거나 같음)의 작은 바이어스(0.05~1V)에서 바나듐 산화물의 모트 전이와 혼합 계면층의 용량성 메모리 간의 결합 효과가 더 좋음을 확인할 수 있고, 이는 장치의 전력 소비를 낮추는 데 유리하다.
[실험예 6]
실시예에 따른 모트 멤트랜지스터를 열 의존적 전기 측정하였다. 도 9는 열 의존적 전기 측정한 결과를 나타내는 도면이다. 혼합 계면층의 용량성 메모리가 최대 120 ℃의 온도에서 유지된다는 것을 확인할 수 있다. 그러나 바나듐 산화물의 낮은 상전이 온도(약 45 내지 68℃) 때문에 혼합 계면층의 용량성 메모리와 바나듐 산화물 박막의 모트 전이의 결합 효과는 60 ℃ 이상에서 감소했다. 하지만 여전히 35 내지 50 ℃에서 두 층의 결합된 효과가 뚜렷함을 확인할 수 있다.
[실험예 7]
실시예 1 및 2에 따른 모트 멤트랜지스터를 제조 직후 및 한 달 후 IDS-VG 를 측정했고, 각각의 누설 전류 및 전하 이동을 측정하여 성능을 확인했다. 도 10은 상기와 같은 모트 멤트랜지스터의 보호막을 테스트한 결과를 나타낸 도면이다. 도 10의 (a)를 참조하면, V600 및 A/V600를 제조한 직후 테스트하고, 한달 동안 상대 습도 30 내지 50 %에 노출시킨 후 테스트하여 얻은 IDS-VG에서 본 발명의 실시예에 따른 모트 멤트랜지스터가 알루미늄 산화물을 포함하는 보호막을 포함하는 경우 바나듐 산화물의 추가 산화(저항 스위칭을 약화시킴)를 방지하여 수명이 향상됨을 확인할 수 있다. 도 10의 (b)를 참조하면, V600 및 A/V600 멤트랜지스터의 누설 전류 및 전하 이동 곡선에 따르면 보호막이 있는 경우에도 동일한 전기적 특성을 보임을 확인할 수 있다. 또한 5 nm 이하의 초박형 알루미늄 산화물층을 사용함으로써 바나듐 산화물 박막의 알루미늄 도핑 효과를 회피할 수 있음을 확인할 수 있다.
[실험예 8]
실시예 2에 따른 모트 멤트랜지스터를 시냅스 소자로 응용하여 테스트하기 위해 Keithley 4200-SCS 시스템에 연결된 Keithley 4225 증폭기를 사용하여 나노초 범위의 펄스 측정값을 얻었다. 도 11은 상기와 같은 테스트의 결과를 나타낸 도면이다. 도 11의 (a)를 참조하면, 강화(potentiation; VDS = 0.5 V, VG = 0.1 V) 및 강하(depression; VDS = -0.5 V, VG = 0.1 V)에서 A/V600의 시냅스 가중치 거동을 확인할 수 있다. VDS는 시냅스 전 입력으로 도입되었고, IDS는 시냅스 후 출력으로 측정되었다. 양의 펄스는 축전지와 같이 전하 축적을 일으켜 충전 현상이 일어났고, 이 현상은 음의 펄스를 인가하여 방전 현상을 일으킴으로써 역전되었다. 도 11의 (b)를 참조하면, 전기 펄스 강화 및 강하에서 IDS의 변화는 펄스 수의 함수로 표시됨을 확인할 수 있다. IDS가 20개의 연속 강화 펄스 적용 시 약 230.5μA까지 점진적으로 증가하고, 동일한 수의 강하 펄스 적용 시 꾸준히 감소함을 확인할 수 있다. 여기서 VG는 0.1V로 고정되었다. 이로써 본 발명의 실시예에 따른 모트 멤트랜지스터는 시냅스 소자로 활용될 수 있음을 확인할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 실리콘 산화물 박막 15: 혼합 계면층
20: 바나듐 산화물 박막 31: 소스 전극
32: 드레인 전극 33: 기판 또는 게이트 전극
40: 보호막

Claims (15)

  1. 표면에 실리콘(Si) 산화물 박막이 형성된 기판;
    상기 실리콘 산화물 박막 상에 배치된 바나듐(V) 산화물 박막;
    상기 실리콘 산화물 박막과 상기 바나듐 산화물 박막 사이에 실리콘, 바나듐 및 산소를 포함하는 혼합 계면층;
    상기 바나듐 산화물 박막의 일측면에 형성된 전도성 특성을 갖는 소스 전극;
    상기 소스 전극과 이격되어 상기 바나듐 산화물 박막의 타측면에 형성된 전도성 특성을 갖는 드레인 전극; 및
    상기 바나듐 산화물 박막 및 상기 혼합 계면층에 전기장을 인가하는 게이트 전극을 포함하고
    상기 바나듐 산화물 박막은 산소 결함(oxygen defect)을 포함하고,
    상기 소스 전극과 상기 드레인 전극 사이에 전압이 인가되는 경우, 상기 산소 결함을 통해 산소 원자의 전위가 일어나며 상기 바나듐 산화물 박막의 상전이가 유도됨으로써 상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화하는 것을 특징으로 하는,
    모트 멤트랜지스터.
  2. 제1항에 있어서,
    상기 바나듐 산화물 박막의 두께는 30 내지 80 nm 이고,
    상기 혼합 계면층의 두께는 1 내지 20 nm 인 것을 특징으로 하는,
    모트 멤트랜지스터.
  3. 삭제
  4. 제1항에 있어서,
    상기 게이트 전극에 전압이 인가되는 경우, 상기 바나듐 산화물 박막 및 상기 혼합 계면층에서 전하가 충전 또는 방전됨으로써 상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화하는 것을 특징으로 하는,
    모트 멤트랜지스터.
  5. 제4항에 있어서,
    상기 소스 전극과 상기 드레인 전극 사이에 인가되는 전압은 0.05 내지 1 V 이고,
    상기 게이트 전극에 인가되는 전압은 -1 내지 1 V 이며,
    상기 모트 멤트랜지스터가 작동하는 온도는 30 내지 60 ℃일 때,
    상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화하는 것을 특징으로 하는,
    모트 멤트랜지스터.
  6. 제5항에 있어서,
    상기 소스 전극과 상기 드레인 전극 사이의 전도도가 변화할 때, 상기 모트 멤트랜지스터가 상기 전도도의 변화 당 소모하는 전력은 30 내지 300 fJ인 것을 특징으로 하는,
    모트 멤트랜지스터.
  7. 제1항, 제2항 및 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 바나듐 산화물 박막 상에 보호막을 더 포함하는 것을 특징으로 하는,
    모트 멤트랜지스터.
  8. 제7항에 있어서,
    상기 보호막은 알루미늄 산화물을 포함하는 것을 특징으로 하는,
    모트 멤트랜지스터.
  9. 제8항에 있어서,
    상기 보호막의 두께는 0.5 내지 20 nm 인 것을 특징으로 하는,
    모트 멤트랜지스터.
  10. 바나듐(Ⅴ) 산화물(V2O5) 타겟 물질을 이용하고, 500 내지 600 ℃ 에서 수행되는 RF 스퍼터링(RF sputtering) 공정을 통해 실리콘 산화물 박막 상에 바나듐 산화물 박막을 형성하는 단계를 포함하고,
    상기 실리콘 산화물 박막 및 상기 바나듐 산화물 박막 사이에 실리콘, 바나듐 및 산소를 포함하는 혼합 계면층이 형성되도록 RF 스퍼터링 공정을 수행하는 것을 특징으로 하는,
    모트 멤트랜지스터 제조 방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 바나듐 산화물 박막의 두께가 30 내지 80 nm 가 되도록 형성하고,
    상기 혼합 계면층의 두께가 1 내지 20 nm 가 되도록 형성하는 것을 특징으로 하는,
    모트 멤트랜지스터 제조 방법.
  13. 제10항 또는 제12항에 있어서,
    상기 바나듐 산화물 박막 상에 보호막을 증착하는 단계를 더 포함하는 것을 특징으로 하는,
    모트 멤트랜지스터 제조 방법.
  14. 제13항에 있어서,
    상기 보호막은 알루미늄 산화물을 포함하는 것을 특징으로 하는,
    모트 멤트랜지스터 제조 방법.
  15. 제14항에 있어서,
    상기 보호막의 두께가 0.5 내지 20 nm 가 되도록 원자층증착법(Atomic layer deposition)을 통해 증착하는 것을 특징으로 하는,
    모트 멤트랜지스터 제조 방법.
KR1020210160940A 2021-11-22 2021-11-22 모트 멤트랜지스터 및 이의 제조 방법 KR102674512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210160940A KR102674512B1 (ko) 2021-11-22 2021-11-22 모트 멤트랜지스터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210160940A KR102674512B1 (ko) 2021-11-22 2021-11-22 모트 멤트랜지스터 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230074888A KR20230074888A (ko) 2023-05-31
KR102674512B1 true KR102674512B1 (ko) 2024-06-11

Family

ID=86543971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210160940A KR102674512B1 (ko) 2021-11-22 2021-11-22 모트 멤트랜지스터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102674512B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027326A (ja) * 2005-07-14 2007-02-01 Niigata Univ 有機電界効果トランジスタ
JP2010153586A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP2016187030A (ja) * 2014-06-20 2016-10-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、入出力装置、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027326A (ja) * 2005-07-14 2007-02-01 Niigata Univ 有機電界効果トランジスタ
JP2010153586A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP2016187030A (ja) * 2014-06-20 2016-10-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、入出力装置、及び電子機器

Also Published As

Publication number Publication date
KR20230074888A (ko) 2023-05-31

Similar Documents

Publication Publication Date Title
Sangwan et al. Multi-terminal memtransistors from polycrystalline monolayer molybdenum disulfide
US20210098611A1 (en) Dual-gated memtransistor crossbar array, fabricating methods and applications of same
Aglieri et al. Resistive switching in microscale anodic titanium dioxide-based memristors
Qi et al. Highly uniform switching of HfO2− x based RRAM achieved through Ar plasma treatment for low power and multilevel storage
Praveen et al. Top electrode dependent resistive switching in M/ZnO/ITO memristors, M= Al, ITO, Cu, and Au
Michalas et al. Electrical characteristics of interfacial barriers at metal—TiO2 contacts
Zhang et al. Memristive behavior of ZnO/NiO stacked heterostructure
Li et al. Optimizing endurance performance of Ga2O3 random resistive access memories by altering oxygen vacancy content
Yun et al. Artificial synapse characteristics of a ZnO-based memristor with a short-term memory effect
Sun et al. Effect of carrier screening on ZnO-based resistive switching memory devices
Gan et al. Annealing effects on resistive switching of IGZO-based CBRAM devices
Sun et al. Boron nitride and molybdenum disulfide as 2D composite element selectors with flexible threshold switching
Aziz et al. Improved memory performance of ALD grown HfO2 films by nitrogen doping
Su et al. Interface barrier-induced conversion of resistive switching mechanism in Mn-doped BiFeO3 memristor
US9312484B2 (en) Memory structure and preparation method thereof
Fu et al. Enhancing LiAlO X synaptic performance by reducing the Schottky barrier height for deep neural network applications
Lata et al. Bipolar resistive switching behavior and endurance in RF-sputtered bilayer HfO2/ZrO2 resistive random access memory
Qi et al. Enhanced resistive switching performance of aluminum oxide dielectric with a low temperature solution-processed method
KR102674512B1 (ko) 모트 멤트랜지스터 및 이의 제조 방법
Hu et al. Interfacial reaction induced digital-to-analog resistive switching in TiO2-based memory devices
Chen et al. Tunable Si dangling bond pathway induced forming-free hydrogenated silicon carbide resistive switching memory device
Kamarozaman et al. Effect of film thickness on the memristive behavior of spin coated titanium dioxide thin films
Huang et al. Stability-Enhanced Resistive Random-Access Memory via Stacked In x Ga1–x O by the RF Sputtering Method
Zaman et al. Experimental verification of current conduction mechanism for a lithium niobate based memristor
Yi et al. Coexistence of Digital and Analog Resistive Switching Behaviours in Ag/CuAlO2/TiO2/p++-Si Memristor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant