TWI517386B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI517386B
TWI517386B TW099140219A TW99140219A TWI517386B TW I517386 B TWI517386 B TW I517386B TW 099140219 A TW099140219 A TW 099140219A TW 99140219 A TW99140219 A TW 99140219A TW I517386 B TWI517386 B TW I517386B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
oxide
insulating layer
Prior art date
Application number
TW099140219A
Other languages
English (en)
Other versions
TW201138108A (en
Inventor
山崎舜平
鄉戶宏充
河江大輔
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201138108A publication Critical patent/TW201138108A/zh
Application granted granted Critical
Publication of TWI517386B publication Critical patent/TWI517386B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體裝置
本發明係有關於包括氧化物半導體之經絕緣的閘極電晶體。
近年來，使用形成在具有絕緣表面的基板之上的半導體薄膜(具有厚度約幾奈米至幾百奈米)來形成經絕緣的閘極電晶體之技術已引起關注。經絕緣的閘極電晶體被廣泛應用到諸如IC和電光裝置等半導體裝置，以及被預期尤其可快速發展作為影像顯示裝置的切換元件。各種金屬氧化物存在且被使用於各種應用。氧化銦是眾所皆知的材料且被使用作為液晶顯示器等等所需之透明電極材料。
一些金屬氧化物具有半導體特性。具有半導體特性之此種金屬氧化物的例子包括氧化鎢、氧化錫、氧化銦、及氧化鋅。已知道在其每一個中具有氧化物半導體特性的此種金屬氧化物被使用於通道形成區之經絕緣的閘極電晶體。(專利文件1及2)。
[參考文件]
[專利文件1]日本公告專利申請案號碼2007-123861
[專利文件2]日本公告專利申請案號碼2007-096055
包括氧化物半導體之元件具有極高的場效遷移率，及如此不僅可被應用到顯示裝置的像素之切換元件，而且亦可被應用到驅動器電路。另外，包括氧化物半導體之元件亦可被應用到習知包括塊體(bulk)電晶體之裝置，諸如記憶體元件或攝像(image pickup)裝置等。
對任何使用而言，就高精確性或高整合性而言，希望元件可降低尺寸，及尺寸降低的限制不但需要考量諸如短通道效應等與結構所組合的因素所導致之問題，而且考量材料的特性和實體處理技術來決定。
本發明的實施例之目的在於提供具有令人滿意的電特性之經絕緣的閘極電晶體，其中，可將短通道效應抑制到極限。
根據本發明的實施例，已受到脫水作用或除氫作用的步驟和添加氧的步驟之高度純化的氧化物半導體被使用於形成通道區於其中之經絕緣的閘極電晶體之氧化物半導體層。
根據本發明的實施例之氧化物半導體為藉由將欲成為電子施者(施體)的雜質降至最低而變成本徵或實質上為本徵，及具有比矽半導體大的能帶隙之半導體。尤其是，氧化物半導體的能帶隙為2 eV或更多，較佳為2.5 eV或更多，更佳為3 eV或更多。
也就是說，本發明的實施例為使用氧化物半導體形成通道區之經絕緣的閘極電晶體。在氧化物半導體中，氧化物半導體所含有的氫或OH根被去除，使得由二次離子質譜儀(SIMS)所測量的最小值一般，氧化物半導體中的氫濃度為5 x 1019/cm3或更低，較佳為5 x 1018/cm3或更低，更佳為5 x 1017/cm3或更低，又更佳為1 x 1016/cm3或更低，及載子濃度為低於1 x 1012/cm3，較佳為低於1 x 1011/cm3，更佳為低於或等於1.45 x 1010/cm3，其為矽的本徵載子濃度。在通常使用的矽或神化鎵中，即使充分降低施體或受體的濃度，仍無法達成此種極低的載子濃度。那是因為矽或神化鎵的能帶隙各自為稍大於1 eV，及利用能帶隙的此種位準，由於約室溫的熱激發而產生載子。另外，在諸如碳化矽和氮化鎵等寬能帶隙半導體中，具有明顯少的由於熱激發所產生之載子；然而，晶體缺陷、局部化學計量差等等導致載子的產生。因此，在此種半導體材料中，除非氧化物半導體材料具有缺陷少之理想晶體，否則無法達成極低的載子濃度。換言之，本發明的實施例所使用之氧化物半導體可具有其載子濃度，僅由於具有有能帶隙為2 eV或更多，較佳為2.5 eV或更多，較佳為3 eV或更多的特性以及具有由於晶體缺陷沒有載子的特性，它們為氧化物半導體特有的特性。根據本發明人的發現，在許多氧化物半導體中，尤其是在含鋅的氧化物半導體中，除了諸如氫、氧、和氮等一些例外，雜質並未變成施體或受體，以及氫的離子化率相當低。已知由這些氧化物半導體中的氧空位(氧不足)產生載子，及藉由適當熱處理可消除氧空位。也就是說，根據本發明的實施例，具有上述此種極低載子濃度之本徵或實質上為本徵半導體係可藉由將氧化物半導體層中的氫濃度設定為上述位準，及然後在氧氛圍中經由熱處理充填氧空位(氧不足)所獲得。
以上述方式已高度純化之氧化物半導體被使用於經絕緣的閘極電晶體之通道形成區，藉以經絕緣的閘極電晶體具有正常關閉的電特性；因此，當汲極電壓為1 V至10 V的範圍內之指定電壓時，關閉電流(當閘極和源極之間的電壓為0 V或更低時流動在源極和汲極之間的電流)可以是1 × 10-13 A或更低，或者關閉電流密度(藉由將關閉電流除以經絕緣的閘極電晶體之通道寬度所獲得的數值)可以是100 aA/μm(aA：阿安培，a(atto)意謂10-18倍)或更低，較佳為10 aA/μm或更低，更佳為1 aA/μm或更低。
雖然如上述可獲得極低的關閉電流特性，但是空乏層可能擴大及如此短通道效應容易發生，因為通道形成區係使用具有極低載子濃度之此種本徵或實質上為本徵半導體所形成。尤其是，本發明的實施例所處理之氧化物半導體具有如上述相當低的載子濃度；因此，甚至在具有從一般認知不會產生短通道效應之足夠長的通道長度之經絕緣的閘極電晶體中，短通道效應發生。然而，此種事實尚未被好好研究。由於關於此事實的檢驗，本發明人已發現，最佳化氧化物半導體層和閘極絕緣層的厚度來抑制此種短通道效應是有效的。根據本發明的實施例，在具有通道長度0.2 μm至3.0 μm(含)之經絕緣的閘極電晶體中，由於短通道效應所導致的臨界電壓之變化量的最大值(ΔVth)可被抑制到低於0.5 V，較佳為0.25 V或更低，更佳為0.1 V或更低。
此說明書所揭示之發明的實施例為經絕緣的閘極電晶體，其包括閘極電極層；與閘極電極層重疊之閘極絕緣層；與閘極電極層重疊之氧化物半導體層，且閘極絕緣層在氧化物半導體層與閘極電極層之間；與氧化物半導體層的部分重疊之源極和汲極電極；以及與氧化物半導體層相接觸之氧化物絕緣層。氧化物半導體層的載子濃度低於1 x 1012/cm3。形成在氧化物半導體層中之通道的長度為0.2 μm至3.0 μm(含)。氧化物半導體層的厚度為15 nm至30 nm(含)。閘極絕緣層的厚度為20 nm至50 nm(含)。
此說明書所揭示之發明的另一實施例為經絕緣的閘極電晶體，其包括閘極電極層；與閘極電極層重疊之閘極絕緣層；與閘極電極層重疊之氧化物半導體層，且閘極絕緣層在氧化物半導體層與閘極電極層之間；與氧化物半導體層的部分重疊之源極和汲極電極；以及與氧化物半導體層相接觸之氧化物絕緣層。氧化物半導體層的載子濃度低於1 x 1012/cm3。形成在氧化物半導體層中之通道的長度為0.2 μm至3.0 μm(含)。氧化物半導體層的厚度為15 nm至100 nm(含)。閘極絕緣層的厚度為10 nm至20 nm(含)。
本發明的實施例之目的係為了利用上述結構來達成下面目的。臨界電壓之變化量的最大值(ΔVth)為低於0.5V，較佳為0.25 V或更低，更佳為0.1 V或更低。為了抑制ΔVth到0.25 V或更低，較佳將閘極絕緣層和氧化物半導體層的厚度設定分別為10 nm至20 nm(含)和15 nm至50 nm(含)，或分別為20 nm至50 nm(含)和15 nm或更低。為了抑制ΔVth到0.1 V或更低，較佳將閘極絕緣層和氧化物半導體層的厚度分別設定為10 nm至20 nm(含)和15 nm或更低。
在上述結構中，經絕緣的閘極電晶體之閘極電極層係可使用膜來予以形成，此膜含有選自鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、及鈧中的金屬元素作為其主要成分；合金膜；或這些膜的兩或更多之堆疊。
源極電極層和汲極電極層係可使用可被使用於閘極電極層之金屬元素的任一者來予以形成，或可被形成具有鉻、鉭、鈦、鉬、鎢等等的高熔點金屬層形成在鋁、銅等等的金屬層上方及/或下方之結構。在使用鋁的例子中，可使用添加諸如矽、鈦、鉭、鎢、鉬、鉻、釹、或釔等防止小丘或鬚狀物產生在鋁膜中之元素的鋁材來取代純鋁。
作為閘極絕緣層，可使用氧化矽、氮氧化矽、氧氮化矽、氮化矽、氧化鋁、氧化鉿、及氧化鉭等等的任一者之單層膜或疊層膜。
在上述結構中，經絕緣的閘極電晶體包括氧化物絕緣層在氧化物半導體層之上，及氧化物絕緣層係可使用以氧化矽膜、氧氮化矽膜、氧化鋁膜、或氮氧化鋁膜為代表之無機絕緣膜來予以形成。
需注意的是，作為氧化物半導體層，可使用以InMO3(ZnO) m (m>0)表示的薄膜。此處，M表示選自Ga(鎵)、Al(鋁)、Mn(錳)、及Co(鈷)中的一或多個金屬元素。例如，M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等等。
藉由形成具有上述結構之經絕緣的閘極電晶體，甚至在本徵或實質上為本徵半導體被用於通道形成區之例子中，仍可將短通道效應抑制到極限，及在通道長度的上述範圍中，可將臨界電壓之變化量的最大值抑制到低於0.5 V。
需注意的是，在此說明書中，半導體裝置意指藉由利用半導體特性來運作之一般裝置，及電光裝置、半導體電路、和電子裝置都是半導體裝置。
根據本發明的實施例，甚至在包括具有短通道長度之結構的本徵或實質上為本徵之高度純化的氧化物半導體層之經絕緣的閘極電晶體中，仍可藉由適當設定氧化物半導體層和閘極絕緣層的厚度來抑制短通道效應。
將參考圖式說明實施例和例子。需注意的是，本發明並不侷限於下面說明，及精於本技藝之人士應容易明白，在不違背本發明的精神和範圍之下，可以各種方式修改本發明的模式和細節。因此，本發明不應被闡釋作侷限於下面實施例和例子的說明。需注意的是，在下述本發明的結構中，在不同圖式中以相同參考號碼表示相同部位或具有類似功能之部位，及省略其說明。
(實施例1)
在此實施例中，將說明根據本發明的實施例之經絕緣的閘極電晶體之結構及經絕緣的閘極電晶體之製造方法。
在此實施例中，採用反轉堆疊式經絕緣的閘極電晶體作為例子，及圖1圖解其結構。需注意的是，結構並不侷限於反轉堆疊式結構，而可採用其他底部接觸結構、頂部閘極結構等等的任一者。
圖1所示之經絕緣的閘極電晶體在基板400之上包括閘極電極層421、閘極絕緣層402、氧化物半導體層404、源極電極層445a、汲極電極層445b、氧化物絕緣層427、及用作為保護膜之絕緣層428。
此外，圖1中的“L”表示形成在氧化物半導體層404中之通道區的通道長度，及由源極電極層445a和汲極電極層445b之間的距離來予以界定。通常，當距離短時，延伸到通道區之源極區和汲極區的空乏層之比例可能增加，使得難以以閘極電壓控制電流。換言之，所謂短通道效應可能發生。尤其是在本發明的實施例之經絕緣的閘極電晶體中，因為具有極低載子濃度之本徵或實質上為本徵半導體的氧化物半導體層被用於通道形成區，所以空乏層可能延伸且因而可能發生短通道效應。
當發生短通道效應時，例如，臨界電壓改變，及另外次臨界擺動和關閉電流增加以及源極和汲極之間的耐壓減少；因此，電晶體的特性變得相當糟糕。為了抑制短通道效應，降低通道形成層之氧化物半導體層的厚度，使得由於汲極電場所導致之空乏層的延伸可被抑制；以及降低閘極絕緣層的厚度來增加閘極電場，使得汲極電場的影響大幅減少是有效的。
因此，在具有極低載子濃度的本徵或實質上為本徵半導體之根據本發明的實施例之氧化物半導體層被用於通道形成區的例子中，相對於在某種範圍中的通道長度，氧化物半導體層和閘極絕緣層具有較佳的厚度範圍，如此使短通道效應能夠被抑制。當具有通道長度0.2 μm至3.0 μm(含)之經絕緣的閘極電晶體包括具有下列厚度之氧化物半導體層和閘極絕緣層時，可將臨界電壓之變化量的最大值抑制到低於0.5 V。
閘極電極層421可被形成具有使用諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、或鈧等金屬材料；含這些金屬材料的任一者作為其主要成分之合金材料；或含這些金屬材料的任一者之氮化物的單層結構或層式結構。藉由使用有效之諸如鋁或銅等低電阻金屬材料來形成閘極電極層係較佳的；然而，低電阻金屬材料與高熔點金屬材料組合使用係較佳的，這是因為其具有諸如低耐熱性和容易被腐蝕等不利點。作為高熔點金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等等。
源極電極層445a和汲極電極層445b(包括形成在與源極電極層445a和汲極電極層445b同一層中之配線層)係可使用可被使用於閘極電極層之金屬元素的任一者來予以形成，或者可被形成具有鉻、鉭、鈦、鉬、鎢等等的高熔點金屬層形成在鋁、銅等等的金屬層上方及/或下方之結構。另一選擇是，當使用添加諸如矽、鈦、鉭、鎢、鉬、鉻、釹、或釔等防止小丘或鬚狀物產生在鋁膜中之元素的鋁材時，可增加耐熱性。
另一選擇是，源極電極層445a和汲極電極層445b(包括形成在與源極電極層445a和汲極電極層445b同一層中之配線層)係可使用導電金屬氧化物來予以形成。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦和氧化錫的合金(In2O3-SnO2，縮寫為ITO)、氧化銦和氧化鋅的合金(In2O3-ZnO)、或含矽或氧化矽之金屬氧化物材料的任一者。
作為閘極絕緣層402，可使用藉由CVD法、濺鍍法等等所形成之氧化矽、氮氧化矽、氧氮化矽氮化矽、氧化鋁、氧化鉿、氧化鉭等等的任一者之單層膜或疊層膜。閘極絕緣層402的厚度為10 nm至20 nm(含)或20 nm至50 nm(含)，及選擇性地與氧化物半導體層的厚度之例子組合，下面將說明。
作為使用於氧化物半導體層404之材料，可使用四成分金屬氧化物材料，諸如In-Sn-Ga-Zn-O類的材料等；三成分金屬氧化物材料，諸如In-Ga-Zn-O類的材料、In-Sn-Zn-O類的材料、In-Al-Zn-O類的材料、Sn-Ga-Zn-O類的材料、Al-Ga-Zn-O類的材料、或Sn-Al-Zn-O類的材料等；或兩成分金屬氧化物材料，諸如In-Zn-O類的材料、Sn-Zn-O類的材料、Al-Zn-O類的材料、Zn-Mg-O類的材料、Sn-Mg-O類的材料、或In-Mg-O類的材料等；In-O類的材料、Sn-O類的材料、或Zn-O類的材料。此外，上述材料可含有SiO2。此處，例如，In-Ga-Zn-O類的材料意謂含銦(In)、鎵(Ga)、及鋅(Zn)的氧化物，及並未特別限制組成比。另外，In-Ga-Zn-O類的材料可含有除了In、Ga、及Zn以外的元素。
氧化物半導體層404係可藉由濺鍍法來予以形成。當閘極絕緣層402的厚度為10 nm至20 nm(含)時，氧化物半導體層404的厚度較佳為15 nm至100 nm(含)，及當閘極絕緣層402的厚度為20 nm至50 nm(含)時，氧化物半導體層404的厚度較佳為15 nm至30 nm(含)。利用此種組合，可將短通道效應抑制到極限。
在形成之後，利用電爐、RTA(快速熱退火)設備等等，氧化物半導體層404受到脫水或除氫處理。以400℃至750℃(含)，在鈍氣氛圍中，執行脫水或除氫處理。需注意的是，在使用玻璃等作為基板之例子中，需要在低於或等於基板的應變點之溫度中執行脫水或除氫處理。例如，可以450℃使用電爐執行加熱一小時。利用RTA設備，可短時間執行脫水或除氫；因此，甚至在高於玻璃基板的應變點之溫度中仍可執行處理。
用作為通道保護層之氧化物絕緣層427係設置在氧化物半導體層404、源極電極層445a、和汲極電極層445b之上。氧化物絕緣層427係使用以氧化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、或氮氧化鋁膜為代表之無機絕緣膜所形成。
另外，絕緣層428較佳被設置作為保護膜。作為絕緣層428，較佳使用氮化矽膜、氧氮化矽膜、或氮化鋁膜。
雖然未圖示出，但是導電膜可被設置在氧化物絕緣層427或絕緣層428之上，以與通道形成區重疊，以便形成背部閘極電極層。就抑制臨界電壓的變化而言，將背部閘極電極層的電位設定為特有電位(例如、地電位)是有效的。
接著，將參考圖2A至2E來說明製造圖1的包括氧化物半導體層之經絕緣的閘極電晶體之方法。
首先，導電膜係形成在具有絕緣表面之基板400之上。然後，藉由第一微影處理來形成抗蝕劑遮罩，及選擇性地蝕刻導電膜，使得閘極電極層421被形成。
需注意的是，可以噴墨法形成抗蝕劑遮罩。以噴墨法形成抗蝕劑遮罩而不需要光罩；因此，可降低製造成本。
形成閘極電極層421之導電膜係使用選自鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、及鈧中的元素；包括上述元素的任一者作為其主要成分之金屬材料；含這些元素的任一者或上述金屬材料的任一者之組合的合金膜；這些元素的任一者、上述金屬材料的任一者、及合金膜的任一者之堆疊等等來予以形成。
當稍後執行的熱處理之溫度高時，較佳使用具有應變點730℃或更高之玻璃基板作為基板400。作為玻璃基板的材料，例如，可使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃等玻璃材料。
需注意的是，可使用諸如陶瓷基板、石英基板、或藍寶石基板等使用絕緣體所形成的基板作為基板400，以取代上述玻璃基板。另一選擇是，可使用結晶玻璃基板等等。
雖然未圖示出，但是用作為基底膜的絕緣層可被設置在基板400和閘極電極層421之間。基底膜具有防止雜質元素從基板400擴散出之功能，及可被形成具有使用氮化矽膜、氧化矽膜、氧氮化矽膜、和氮氧化矽膜的一或多個之單層結構或層式結構。
作為形成絕緣層的方法之例子，將說明藉由濺鍍法形成氧化矽層之例子。例如，在下面條件下以RF濺鍍法形成氧化矽膜：使用石英(較佳為合成石英)作為靶材；基板溫度為108℃；基板和靶材之間的距離(T-S距離)為60 mm；壓力為0.4 Pa；高頻功率為1.5 kW；及氛圍為含氧和氬之氛圍(氧對氬的流率為1:1(各自之流率為25 sccm)。氧化矽膜的厚度為100 nm。實施者可適當改變這些條件。需注意的是，可使用矽靶材作為當形成氧化矽膜時所使用的靶材，來取代石英(較佳為合成石英)。作為濺鍍氣體，使用氧或氧和氬的混合氣體，及利用RF濺鍍法。
在該情況中，較佳在去除處理室所剩餘的濕氣時形成絕緣層。這是為了防止氫、氫氧根、及濕氣被包含在絕緣層中。
為了去除處理室所剩餘的濕氣，使用捕集式真空泵較佳。例如，可使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵排空的沈積室中，去除氫原子、諸如水(H2O)等含氫原子之化合物等等，藉以可降低在沈積室中所形成之絕緣層中的雜質(尤其是氫)濃度。
較佳使用將諸如氫、水、氫氧根、或氫化物等雜質去除至幾ppm或幾ppb的濃度之高純度氣體作為當形成絕緣層時所使用的濺鍍氣體。
濺鍍法的例子包括上述RF濺鍍法，其中，使用高頻電源作為濺鍍電源；DC濺鍍法；及脈衝式DC濺鍍法，其中，以脈衝方式施加偏壓。RF濺鍍法主要用在形成絕緣膜時，及DC濺鍍法主要被使用在形成金屬導電膜時。
此外，亦具有多源濺鍍設備，其中，可設定複數個不同材料的靶材。利用多源濺鍍設備，可將不同材料的膜形成堆疊在同一室中，或可在同一室中同時為膜形成濺鍍複數種材料。
此外，具有設置有磁性系統在室內之濺鍍設備，其係用於磁電管濺鍍法；及用以在未使用輝光放電之下使用藉由使用微波所產生的電漿之ECR濺鍍法的濺鍍設備。
而且，作為使用濺鍍法之沉積法，亦具有反應性濺鍍法，其中在沉積期間靶材物質和濺鍍氣體成分彼此起化學反應，以形成其薄的化合物膜；以及偏壓濺鍍法，其中，在沉積期間亦施加電壓到基板。實施者可適當選擇這些濺鍍法的任一者。
另外，絕緣層可具有層式結構，其中，例如諸如氮化矽層、氧氮化矽層、氮化鋁層、或氧氮化鋁層等氮化物絕緣層和上述氧化物絕緣層以此順序而自基板側被堆疊。
例如，引進去除氫和濕氣及含有高純度氮之濺鍍氣體及使用矽靶材，藉以將氮化矽層形成在氧化矽層和基板之間。在此情況中，類似於氧化矽層，較佳在去除處理室所剩餘的濕氣同時形成氮化矽層。
在形成氮化矽層的情況中，可在膜形成中加熱基板。
在氮化矽層和氧化矽層的堆疊因此被設置作為絕緣層之情況中，可在同一處理室中藉由使用共同矽靶材來形成氮化矽層和氧化矽層。在首先引進含氮的濺鍍氣體之後，使用安裝在處理室中之矽靶材來形成氮化矽層，然後將濺鍍氣體切換成含氧的濺鍍氣體，及同一矽靶材被使用以形成氧化矽層。結果，可在未暴露於空氣之下連續形成氮化矽層和氧化矽層；因此，可防止諸如氫和濕氣等雜質吸附至氮化矽層的表面上。
接著，將閘極絕緣層402形成在閘極電極層421之上。
此處，稍後待形成之氧化物半導體層為藉由去除雜質而變成本徵或實質上為本徵之氧化物半導體(高度純化的氧化物半導體)，及相當容易受到介面能階和介面電荷的影響；因此，與閘極絕緣層的介面相當重要。因此，欲與高度純化的氧化物半導體接觸之閘極絕緣層需要具有高品質。
例如，較佳使用微波(2.45 GHz)的高密度電漿CVD被利用，因為可形成緻密、具有高耐壓、及具有高品質之絕緣膜。當高度純化的氧化物半導體和高品質的閘極絕緣層彼此緊密接觸時，可降低介面能階，及可獲得令人滿意的介面特性。無須說，只要能夠形成高品質絕緣層作為閘極絕緣層，可利用諸如濺鍍法或電漿CVD法等另一膜形成法。而且，能夠形成經由形成絕緣層之後所執行的熱處理來提高與氧化物半導體之介面的品質和特性之絕緣層。在任一情況中，形成具有令人滿意的品質作為閘極絕緣層且能夠降低與氧化物半導體的介面能態密度以形成令人滿意的介面之絕緣層。
例如，在以85℃利用2 x 106 V/cm達12小時的閘極偏壓溫度應力測試(BT測試)中，若添加雜質到氧化物半導體，則雜質和氧化物半導體的主要成分之間的接合被高電場(B：偏壓)和高溫度(T：溫度)破壞，及所產生的懸鍵導致臨界電壓(Vth)的飄移。相反地，根據本發明的實施例，如上述將氧化物半導體的雜質，尤其是氫、水等等降至最低，及使氧化物半導體和閘極絕緣層之間的介面特性令人滿意，藉以可獲得對BT測試穩定之經絕緣的閘極電晶體。
在此實施例中，閘極絕緣層402係使用使用微波(2.45 GHz)的高密度電漿CVD設備來予以形成。此處，高密度電漿CVD設備意指可實現高於或等於1 x 1011/cm3的電漿密度之設備。例如，藉由施加3 kW至6 kW(含)的微波功率而產生電漿。
甲矽烷氣體(SiH4)、氧化亞氮(N2O)、和稀有氣體被引進室內作為來源氣體，以在10 Pa至30Pa(含)的壓力下產生高密度電漿，及絕緣層形成在基板之上。隨後，可在停止供應甲矽烷氣體之後，藉由在未暴露於空氣之下引進氧化亞氮(N2O)和稀有氣體，在絕緣層的表面上執行電漿處理。至少在形成絕緣層之後，藉由引進氧化亞氮(N2O)和稀有氣體在絕緣層的表面上執行電漿處理。經由上述處理程序所形成的絕緣層為即使其具有小於100 nm的小厚度，仍可確保可靠性之絕緣層。
在形成閘極絕緣層402中，引進到室內之甲矽烷氣體(SiH4)對氧化亞氮(N2O)的流率是在1:10至1:200的範圍中。此外，作為引進到室內之稀有氣體，可使用氦、氬、氪、氙等等。尤其是，使用不昂貴的氬較佳。
另外，使用高密度電漿CVD設備所形成之絕緣層具有絕佳的階梯覆蓋和絕佳的厚度可控制性。
使用高密度電漿CVD設備所形成之絕緣層的品質明顯不同於藉由使用習知平行板電漿CVD設備所獲得之絕緣層的品質。例如，當它們使用相同蝕刻劑來彼此比較時，使用高密度電漿CVD設備所形成之絕緣層的蝕刻率低於使用習知平行板電漿CVD設備所形成之絕緣層的蝕刻率10%或更多或20%或更多。也就是說，使用高密度電漿CVD設備所形成之絕緣層可說是緻密的。
在此實施例中，使用高密度電漿CVD設備所形成之具有厚度10 nm至50 nm(含)的氮氧化矽膜(亦稱作SiOxNy，其中x>y>0)被使用作為閘極絕緣層402。
另一選擇是，藉由電漿CVD法、濺鍍法等等，可將閘極絕緣層402形成具有使用氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、氧化鉿層、及氧化鉭層的任一者之單層或層式結構。需注意的是，閘極絕緣層402係藉由濺鍍法來形成，使得其盡可能含有越少越好的氫較佳。在藉由濺鍍法形成氧化矽膜之情況中，使用矽靶材或石英靶材作為靶材，及使用氧或氧和氬的混合氣體作為濺鍍氣體。另外，藉由類似於用以形成絕緣層(基底膜)之上述方法的方法，在去除處理室所剩餘的濕氣同時形成閘極絕緣層402係較佳的。
另一選擇是，閘極絕緣層402可具有堆疊氧化矽層和氮化矽層之結構。例如，可以下面此種方式形成具有總厚度10 nm至50 nm(含)的閘極絕緣層：氧化矽層(SiOx(x>0))作為第一閘極絕緣層，然後在第一閘極絕緣層之上堆疊氮化矽層(SiNy(y>0))作為第二閘極絕緣層。
接著，在閘極絕緣層402之上，氧化物半導體膜被形成到厚度為10 nm至100 nm(含)(見圖2A)。
此處，如上所述，閘極絕緣層和氧化物半導體膜的厚度之組合被設定，使得當通道長度L在0.2 μm至3.0 μm的範圍內時，可將臨界電壓之變化量的最大值抑制到低於0.5 V。
作為氧化物半導體膜，可使用以InMO3(ZnO) m (m>0)表示的薄膜。此處，M表示選自Ga(鎵)、Al(鋁)、Mn(錳)、及Co(鈷)中的一或多個金屬元素。例如，M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等等。
在此實施例中，氧化物半導體膜係藉由使用In-Ga-Zn-O類的氧化物半導體靶材，以濺鍍法所形成。作為濺鍍氣體，可使用稀有氣體(典型上為氬)、氧、或稀有氣體(典型上為氬)和氧的混合氣體。
較佳使用將諸如氫、水、氫氧根、或氫化物等雜質去除至幾ppm或幾ppb的濃度之高純度氣體作為濺鍍氣體。
作為用於濺鍍法之膜形成靶材，使用具有下列組成比之金屬氧化物：In2O3:Ga2O3:ZnO的組成比為1:1:1[莫耳比]。另一選擇是，可使用具有下列組成比之金屬氧化物：In2O3:Ga2O3:ZnO的組成比為1:1:2[莫耳比]。
膜形成靶材的充填率為90%至100%(含)較佳較佳為95%至100%(含)。藉由使用具有高充填率之膜形成靶材，可形成緻密的氧化物半導體膜。
基板被支撐於保持在降壓下之處理室中，引進去除氫和濕氣之濺鍍氣體到剩餘濕氣被去除的處理室內，及藉由使用金屬氧化物作為靶材，將氧化物半導體膜形成在絕緣層之上。為了去除處理室所剩餘的濕氣，較佳使用捕集式真空泵。例如，較佳使用低溫泵、離子泵、或鈦昇華泵。另外，抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵排空的沈積室中，去除氫原子、諸如水(H2O)等含氫原子之化合物(含碳原子之化合物更好)等等，藉以可降低在沈積室中所形成之氧化物半導體膜中的雜質濃度。當形成氧化物半導體膜時可加熱基板。
沉積條件的例子如下：基板溫度為室溫、基板和靶材之間的距離為110 mm、壓力為0.4 Pa、DC功率為0.5 kW、及氛圍為含氧和氬之氛圍(氧的流率為15 sccm：氬的流率為30 sccm)。使用脈衝式DC電源係較佳的，因為可降低膜形成時所產生的粒子(亦稱作粉末物質或灰塵)，及可使膜厚度均勻。
需注意的是，在藉由濺鍍法形成氧化物半導體膜之前，藉由引進氬氣和產生電漿之反向濺鍍去除附著於待形成氧化物半導體膜的表面之灰塵係較佳的。此處，與離子與濺鍍靶材碰撞之一般濺鍍相比，反向濺鍍為離子與待處理的表面碰撞，使得表面被修改之方法。需注意的是，可使用氮氛圍、氦氛圍、氧氛圍等等來取代氬氛圍。
在形成氧化物半導體膜之前，可在鈍氣氛圍(例如、氮、氦、氖、或氬)中執行熱處理(以高於或等於400℃及低於基板的應變點)，使得閘極絕緣層所含有之諸如氫和水等雜質被去除。
接著，經由第二微影處理將氧化物半導體膜處理成島型氧化物半導體層。也就是說，抗蝕劑被塗敷於氧化物半導體膜之上，及以已知的微影法來處理來形成抗蝕劑遮罩。可以噴墨法形成抗蝕劑遮罩。當以噴墨法形成抗蝕劑遮罩時，可降低製造成本(見圖2B)。
然後，氧化物半導體層404受到第一熱處理。第一熱處理的溫度高於或等於400℃及低於750℃、高於或等於於400℃及低於基板的應變點較佳。此處，將基板引進熱處理設備的其中之一的電爐，在氮氛圍中以450℃於氧化物半導體層上執行熱處理一小時。經由第一熱處理，可實施氧化物半導體層404的脫水作用或除氫作用。當溫度從熱處理溫度下降時可將氛圍切換成氧。藉由當溫度降低時將氛圍切換成氧，氧被供應到氧化物半導體中之氧空位部。當產生載子之氧空位被消除時，可明顯降低載子，因此可獲得具有本發明的特徵之極低載子濃度的氧化物半導體。
需注意的是，在此說明書中，在諸如氮等鈍氣或稀有氣體的氛圍下之熱處理被稱作用於脫水作用或除氫作用的熱處理。在此說明書中，“除氫作用”不表示藉由熱處理只去除H2。為了方便，去除H、OH等等亦被稱作“脫水作用或除氫作用”。
用於熱處理的設備並不侷限於電爐，及可以是設置有用以使用來自諸如電阻加熱元件等加熱元件的熱傳導或熱輻射來加熱待處理之物體的裝置者。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)等RTA(快速熱退火)設備。LRTA設備為用以藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱待處理的物體之設備。GRTA設備為使用高溫氣體的熱處理之設備。作為氣體，使用諸如氮等不會由於熱處理與待處理的物體起反應之鈍氣或諸如氬等稀有氣體。
例如，作為第一熱處理，GRTA可被執行如下。基板被轉移及放置在已被加熱至高溫650℃至700℃之鈍氣中，加熱幾分鐘，及從已被加熱至高溫之鈍氣中轉移及取出。GRTA能夠短時間內高溫熱處理。
需注意的是，在第一熱處理中，水、氫等等未包括在熱處理氛圍中較佳，例如、氮或諸如氦、氖、或氬等稀有氣體。因此，引進到熱處理用的設備之氮或諸如氦、氖、或氬等稀有氣體具有純度6N(99.9999%)或更高係較佳的，7N(99.99999%)或更高更佳(亦即、雜質濃度被設定為1 ppm或更低，較佳為0.1 ppm或更低)。當使用氧時，氧的純度較佳在類似的位準。
依據第一熱處理的條件或氧化物半導體層的材料，氧化物半導體層404可被結晶成微晶膜或多晶膜。例如，氧化物半導體層可被結晶，以變成具有結晶90%或更多或80%或更多的程度之微晶氧化物半導體層。另外，依據第一熱處理的條件或氧化物半導體層的材料，氧化物半導體層可變成未含有結晶成分之非晶氧化物半導體層。氧化物半導體層可變成微晶部(具有晶粒直徑大於或等於1 nm及小於或等於20 nm，典型上大於或等於2 nm及小於或等於4 nm)混合到非晶氧化物半導體層內之氧化物半導體層。
另一選擇是，可在尚未被處理成島型氧化物半導體層之氧化物半導體膜之上執行氧化物半導體層的第一熱處理。在那情況中，在第一熱處理之後，從加熱設備取出基板及執行微影處理。需注意的是，理想上，在稍後步驟中水不附著於氧化物半導體層。
需注意的是，以下面時序的任一者可執行氧化物半導體層上之脫水作用或除氫作用的熱處理：在形成氧化物半導體層之後；在源極電極層和汲極電極層被形成在氧化物半導體層上之後；以及在氧化物絕緣層被形成在源極電極層和汲極電極層上之後。
在上述條件下已充分脫水或除氫之氧化物半導體層中，甚至當已脫水或除氫的氧化物半導體層被增加到450℃時，利用熱去吸附光譜法(TDS)仍未偵測到顯示濕氣的排放之光譜中的兩峰值約250℃至300℃之至少一峰值。
在半導體層404被形成具有島型之後，導電膜被形成在閘極絕緣層402和氧化物半導體層404之上。
導電膜係使用選自鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、及鈧中的元素；包括上述元素的任一者作為其主要成分之合金；含上述元素的任一者之組合的合金等等。導電膜可具有鉻、鉭、鈦、鉬、鎢等等的高熔點金屬層形成在鋁、銅等等的金屬層上方及/或下方之結構。在使用鋁的情況中，可使用添加諸如矽、鈦、鉭、鎢、鉬、鉻、釹、或釔等防止小丘或鬚狀物產生在鋁膜中之元素的鋁材，藉以可增加耐熱性。
另一選擇是，導電膜係可使用導電金屬氧化物來予以形成。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦和氧化錫的合金(In2O3-SnO2，縮寫為ITO)、氧化銦和氧化鋅的合金(In2O3-ZnO)、或含矽或氧化矽之金屬氧化物材料的任一者。
接著，執行第三微影處理。形成抗蝕劑遮罩及導電膜被選擇性地蝕刻，使得源極電極層445a和汲極電極層445b被形成。之後，去除抗蝕劑遮罩(見圖2C)。
用以形成源極電極層445a和汲極電極層445b之抗蝕劑遮罩係可以噴墨法來予以形成。當以噴墨法形成抗蝕劑遮罩時，不使用光罩；因此可降低製造成本。
然後，氧化物絕緣層427被形成在氧化物半導體層404、源極電極層445a、和汲極電極層445b之上(見圖2D)。氧化物絕緣層427係使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等等來予以形成。在此實施例中，藉由濺鍍法，以氧化矽膜形成氧化物絕緣層427。
可使用諸如水和氫等雜質未被混合到氧化物絕緣層427內之方法來適當形成具有厚度1 nm或更多之氧化物絕緣層427。在此實施例中，以濺鍍法形成氧化矽膜給氧化物絕緣層427。膜形成時之基板溫度可從室溫到300℃，及在此實施例中為100℃。為了防止諸如水和氫等雜質在膜形成時進入，在膜形成之前，在降壓下以溫度從150℃至350℃執行預烘烤兩至十分鐘，使得附著於表面的濕氣等被揮發，以在未暴露於空氣下形成氧化物絕緣層427係較佳的。可在稀有氣體(典型上為氬)氛圍、氧氛圍、或含有稀有氣體(典型上為氬)和氧的混合氛圍中，以濺鍍法形成氧化矽膜。另外，可使用氧化矽靶材或矽靶材作為靶材。例如，藉由使用矽靶材，可在氧和稀有氣體的氛圍中，以濺鍍法形成氧化矽膜。被形成與氧化物半導體層接觸之氧化物絕緣層係使用未含有諸如濕氣、氫離子、及OH-及阻隔此種雜質從外面進入之無機絕緣膜所形成。
接著，在諸如氮氛圍等鈍氣氛圍中執行第二熱處理(以溫度從200℃至400℃較佳，如從250℃至350℃)。例如，在氮氛圍中以250℃執行第二熱處理達一小時。另一選擇是，可在高溫中短時間執行RTA處理。在氧化物絕緣層427與氧化物半導體層404的部分接觸之狀態中執行第二熱處理。需注意的是，經由第二熱處理，經由第一熱處理(脫水作用或除氫作用)而具有較低電阻之氧化物半導體層404是在氧過量狀態。因此，氧化物半導體層404可具有較高電阻(成為i型)。
在此實施例中，在形成氧化矽膜之後執行第二熱處理；然而，只要在形成氧化矽膜之後，熱處理的時序並不侷限於緊接在形成氧化矽膜之後的時序。需注意的是，熱處理的時序並不侷限於那時序，而可被執行複數次，例如，在微影處理或膜形成步驟之前或之後。
另外，可在空氣中以從100℃至200℃(含)執行熱處理達1小時至30小時。可在固定加熱溫度中執行此熱處理。另一選擇是，下面之加熱溫度中的變化可被重複實施複數次：加熱溫度從室溫增加到溫度100℃至200℃(含)，然後降低到室溫。另外，可在形成氧化物絕緣層之前，於降壓下執行此熱處理。在降壓下，可縮短加熱時間。
接著，保護絕緣層之絕緣層428被形成在氧化物絕緣層427之上(見圖2E)。作為絕緣層428，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等等。在此實施例中，藉由濺鍍法，以氮化矽膜形成絕緣層428。
當形成氧化物半導體膜時，以上述方式，藉由熱處理去除氛圍中的殘餘濕氣及去除膜中的濕氣；因此，可降低氧化物半導體膜中之氫和氫化物的濃度。此外，執行在含氧的氛圍中之退火處理或在氧化物半導體膜與氧化物絕緣層相接觸的同時的退火處理，藉以可將氧供應到氧空位。因此，可設置包括具有載子濃度低於1 x 1012/cm3，較佳為低於1 x 1011/cm3，更佳具有矽的本徵載子濃度為1.45 x 1010/cm3或更低的本徵或實質上為本徵氧化物半導體之經絕緣的閘極電晶體。
另外，藉由令人滿意地控制經絕緣的閘極電晶體之通道長度以及氧化物半導體層和閘極絕緣層的厚度，在此種本徵或實質上為本徵氧化物半導體中，可將短通道效應抑制到極限。
需注意的是，此實施例所說明的結構可與其他實施例所說明之結構的任一者和例子適當組合。
(實施例2)
根據本發明的實施例，欲成為氧化物半導體中之載子的施體(或受體)之雜質被降至明顯的低位準，藉以使半導體成為本徵或實質上為本徵，及氧化物半導體被用於經絕緣的閘極電晶體。在此實施例中，將藉由使用以用於評估的元件(亦稱作TEG)和能帶圖所獲得之關閉電流的測量值來說明經絕緣的閘極電晶體包括本徵或實質上為本徵半導體之事實。
圖3為並聯連接各具有通道長度L 3μm和通道寬度W 50 μm之200個經絕緣的閘極電晶體之具有通道長度L 3μm和通道寬度W 10000 μm之經絕緣的閘極電晶體之初始特性圖。此外，圖4A圖解其俯視圖，而圖4B圖解其部分放大圖。圖4B中的點線所包圍之區域為具有通道長度L 3μm、通道寬度W 50 μm、及Lov長度1.5 μm之一階段的經絕緣的閘極電晶體。為了測量經絕緣的閘極電晶體之初始特性，在基板溫度為室溫、源極和汲極之間的電壓(下面稱作汲極電壓或VD)為10 V、及源極和閘極之間的電壓(下面稱作閘極電壓或VG)在-20 V及+20 V之間變化的條件下，測量源極-汲極電流(下面稱作汲極電流或ID)的變化特性，亦即、VG-ID特性。需注意的是，圖3圖示-20 V至+5 V的範圍中之VG。
如圖3所示，當VD為低於或等於測量裝置(半導體參數分析器，由Agilent Technologies Inc.所製造的Agilent 4156C)的解析度(100 fA)之1 V及10 V時，具有通道寬度W 10000 μm之經絕緣的閘極電晶體具有關閉電流1 x 10-13 A或更低。
換言之，具有正常關閉的電特性，經絕緣的閘極電晶體可操作，使得當汲極電壓為1 V至10 V範圍內的指定電壓時，經絕緣的閘極電晶體之每單位通道寬度的汲極電流(亦即、藉由汲極電流除以通道寬度所獲得的值(單位：μm))可以是100 aA/μm或更低，較佳為10 aA/μm或更低，更佳為1 aA/μm或更低。
將說明製造測量所使用之經絕緣的閘極電晶體之方法。
首先，藉由CVD法而在玻璃基板之上形成氮化矽層作為基底膜，及將氮氧化矽層形成在氮化矽層之上。在氮氧化矽層之上，藉由濺鍍法形成鎢層作為閘極電極層。此處，鎢層被選擇性地蝕刻，以形成閘極電極層。
接著，藉由CVD法形成具有厚度為100 nm之氮氧化矽層作為閘極絕緣層。
然後，藉由使用In-Ga-Zn-O類的金屬氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:2[莫耳比])，以濺鍍法而在閘極絕緣層之上形成具有厚度為50 nm的氧化物半導體膜。此處，氧化物半導體膜被選擇性地蝕刻，以形成島型氧化物半導體層。
之後，在氮氛圍中，在清潔爐(clean oven)中，以450℃對氧化物半導體層執行第一熱處理一小時。
接著，藉由濺鍍法而在氧化物半導體層之上形成鈦層(具有厚度150 nm)作為源極電極層和汲極電極層。此處，藉由選擇性地蝕刻鈦層，源極電極層和汲極電極層被形成，使得各個經絕緣的閘極電晶體具有通道長度L 3 μm和通道寬度W 50 μm。具有通道長度L 3 μm和通道寬度W 10000 μm之經絕緣的閘極電晶體係藉由並聯連接各自具有通道長度L 3μm和通道寬度W 50 μm之200個經絕緣的閘極電晶體所獲得。
然後，藉由反應性濺鍍法，將氧化矽層形成至厚度300 nm且與氧化物半導體層相接觸以作為保護絕緣層。此處，保護層之氧化矽層被選擇性地蝕刻，使得開口部被形成在閘極電極層、源極電極層、和汲極電極層之上。之後，在氮氛圍中以250℃執行第二熱處理一小時。
然後，在VG-ID特性的測量之前，以150℃執行熱處理10小時。
經由上述處理，製造底部閘極型之經絕緣的閘極電晶體。
經絕緣的閘極電晶體之關閉電流是如圖3所示的1 x 10-13 A之原因即為，在上述製造處理中可充分降低氧化物半導體層中的氫濃度和氧化物半導體層中的氧空位。氧化物半導體層中的氫濃度為5 x 1019/cm3或更低，較佳為5 x 1018/cm3或更低，更佳為5 x 1017/cm3或更低，又更佳為1 x 1016/cm3或更低。需注意的是，氧化物半導體層中的氫濃度係由二次離子質譜儀(SIMS)所測量。
雖然上文說明In-Ga-Zn-O類的氧化物半導體之例子，但是本發明的實施例並不特別侷限於此。可使用另一氧化物半導體材料，諸如In-Sn-Zn-O類的氧化物半導體、Sn-Ga-Zn-O類的氧化物半導體、Al-Ga-Zn-O類的氧化物半導體、Sn-Al-Zn-O類的氧化物半導體、In-Zn-O類的氧化物半導體、In-Sn-O類的氧化物半導體、Sn-Zn-O類的氧化物半導體、Al-Zn-O類的氧化物半導體、In-O類的氧化物半導體、Sn-O類的氧化物半導體、或Zn-O類的氧化物半導體等。作為另一氧化物半導體材料，可使用混合有2.5 wt%至10 wt%(含)的鋁之In-Al-Zn-O類的氧化物半導體，或混合有2.5 wt%至10 wt%(含)的矽之In-Zn-O類的氧化物半導體。
C-V測量所測量之氧化物半導體層的載子濃度等同矽的載子濃度或低於或等於矽的載子濃度。
經絕緣的閘極電晶體具有通道長度L 10 nm至1000 nm(含)。在該情況中，可增加電路操作速度，及因為關閉電流極小，所以可進一步降低電力消耗。
此外，在電路設計中，當經絕緣的閘極電晶體被關閉時，氧化物半導體層可被視作絕緣體。
之後，評估此實施例所製造之經絕緣的閘極電晶體之關閉電流的溫度特性。在考量使用經絕緣的閘極電晶體之終端產品中的環境電阻、性能維持等等時，溫度特性是重要的。無須說，較小的變化量較佳，因此增加產品的設計彈性。
關於溫度特性，在設置有經絕緣的閘極電晶體之基板各別恆溫-30℃、0℃、25℃、40℃、60℃、80℃、100℃、及120℃中，汲極電壓為6 V、和閘極電壓在-20 V和+20 V之間變化的條件下，使用恆溫器獲得VG-ID特性。
圖5A圖示以上述溫度所測量和彼此重疊之VG-ID特性，及圖5B圖示由圖5A中的點線所包圍之關閉電流的範圍之放大圖。由圖式的箭頭所指示的最右邊曲線為在-30℃所獲得之曲線；最左邊曲線為在120℃所獲得之曲線；及以其他溫度所獲得的曲線位在最右邊曲線和最左邊曲線之間。幾乎難以觀察到開啟電流的溫度相依性。另一方面，如圖5B的放大圖也清楚圖示一般，除了閘極電壓-20 V附近之外，在所有溫度中關閉電流為1 x 10-12 A或更低，其在測量裝置的解析度附近，及未觀察到關閉電流的溫度相依性。換言之，甚至在高溫120℃中，關閉電流保持在1 x 10-12 A或更低，及假設通道寬度W為10000 μm，可看出關閉電流極小。
因此，包括藉由高度純化所獲得的本徵或實質上為本徵氧化物半導體(純化的氧化物半導體)之經絕緣的閘極電晶體幾乎顯示出溫度對關閉電流沒有影響。其說明當純化時氧化物半導體未顯示出對溫度的相依性，及費米能階位在禁帶的中間，如圖7A的能帶圖所示。那亦由於氧化物半導體具有3 eV或更多的能帶隙及包括極少的熱激發載子。此外，源極區和汲極區在衰退狀態，此亦為對溫度沒有相依性的一因素。經絕緣的閘極電晶體主要利用從衰退的源極區注射到氧化物半導體之載子來操作，及上述特性(關閉電流從溫度獨立出)係可藉由從溫度獨立出的載子濃度來說明。將參考下面的能帶圖來說明此極低的關閉電流。
圖6為包括氧化物半導體之反轉堆疊式經絕緣的閘極電晶體之縱向橫剖面圖。氧化物半導體層(OS)係設置在閘極電極層(GE1)之上，且閘極絕緣層(GI)係插入在氧化物半導體層(OS)與閘極電極層(GE1)之間，及源極電極層(S)和汲極電極層(D)設置在其之上。
圖7A及7B為沿著圖6的A-A’之橫剖面的能帶圖(概要圖)。圖7A圖解供應至源極之電位等於供應至汲極之電位(VD=0 V)之例子，而圖7B圖解相對於源極的正電位供應到汲極(VD>0)之例子。
圖8A及8B為沿著圖6的B-B’之橫剖面的能帶圖(概要圖)。圖8A圖解正電位(VG>0)被供應到閘極(G1)的狀態，亦即、載子(電子)流動在源極和汲極之間的開啟狀態。圖8B圖解負電位(VG<0)被供應到閘極(G1)的狀態，亦即、關閉狀態(其中少數載子不流動)。
圖9為真空位準、金屬的功函數(Φ M)、和氧化物半導體的電子親和力(χ)之間的關係圖。
習知氧化物半導體通常為n型，及在該情況中，費米能階(Ef)遠離位在能帶隙的中間之本徵費米能階(Ei)，及位在導電帶附近。已知氧化物半導體中的氫局部變成施體及為產生n型氧化物半導體的成因之一。
反之，根據本發明的實施例之氧化物半導體為以下面方式而成為本徵(i型)或實質上為本徵的氧化物半導體：為了高度純化，從氧化物半導體去除產生n型雜質的氫，使得氧化物半導體盡可能少包括除了氧化物半導體的主要成分以外之雜質。亦即、本發明的實施例之特徵即為非藉由添加雜質元素而是藉由將諸如氫和水等雜質降至最低而使氧化物半導體成為或接近高度純化的i型(本徵)半導體。因此，費米能階(Ef)可比得上本徵費米能階(Ei)。
其說明在氧化物半導體的能帶隙(Eg)為3.15 eV之情況中，電子親和力(χ)為4.3 eV。包含在源極電極和汲極電極之鈦(Ti)的功函數實質上等於氧化物半導體之電子親和力(χ)。在此情況中，對抗電子的Schottky(肖特基)障壁並未被形成在金屬和氧化物半導體之間的介面中。
也就是說，在金屬的功函數(Φ M)等於氧化物半導體的電子親和力(χ)之情況中，當金屬和氧化物半導體彼此相接觸時，顯現出圖7A的此種能帶圖(概要圖)。
在圖7B中，黑點(‧)表示電子。當正電位被供應到閘極時，電子橫越障壁(h)上方而被注射到氧化物半導體，且流動到汲極。在該情況中，障壁(h)的高度視閘極電壓和汲極電壓而定。當施加正汲極電壓時，障壁(h)的高度低於未施加電壓(亦即、能帶隙(Eg)的一半)的圖7A中之障壁的高度。
在那時，如圖8A所示，注射到氧化物半導體內的電子流經氧化物半導體。另外，在圖8B中，當負電位被供應到閘極電極(G1)時，實質上未存在少數載子之電洞。因此，電流值盡可能接近0。
例如，甚至在具有通道寬度W 1 x 104 μm和通道長度3 μm之經絕緣的閘極電晶體中，在室溫中關閉電流可低於或等於10-13 A，及次臨界擺動(S值)可以是0.1 V/dec。(閘極絕緣層的厚度：100 nm)。
需注意的是，矽半導體的本徵載子濃度為1.45 x 1010/cm3(300 K)及甚至在室溫中仍存在載子。此意味甚至在室溫中存在熱激發載子。另外，因為矽半導體的能帶隙為1.12 eV，所以使用矽半導體之電晶體的關閉電流視溫度而大幅波動。
因此，未僅藉由將具有寬能帶隙之氧化物半導體使用於電晶體，而且藉由高度純化氧化物半導體，以盡可能防止除了主要成分以外的雜質包含在其內，使得載子濃度低於1 x 1012/cm3，較佳低於1 x 1011/cm3，更佳低於或等於矽的本徵載子濃度之1.45 x 1010/cm3，可大部分消除在實際操作溫度中被熱激發的載子，及只藉由從源極側所注射的電子來操作電晶體。因此，能夠獲得關閉電流被降至1 x 10-13 A或更低及幾乎不會由於溫度變化而改變之電晶體，藉此可以極穩定的方式操作電晶體。
本發明的實施例之技術概念為不添加雜質到氧化物半導體，相反地，藉由去除不受歡迎地存在於其內之諸如水或氫等雜質來高度純化氧化物半導體本身。換言之，本發明的一個實施例之特徵為，藉由去除形成施體能階之水或氫，或者藉由供應氧到在去除時使其變成氧空位狀態之氧化物半導體，而高度純化氧化物半導體本身。
在氧化物半導體中，甚至緊接在膜形成之後，藉由二次離子質譜儀(SIMS)觀察氫在1020/cm3的等級。本發明的實施例之一個技術概念係藉由有意去除形成施體能階之諸如水或氫等雜質及進一步將去除水或氫同時減少之氧添加到氧化物半導體而高度純化氧化物半導體，以獲得在電方面為i型(本徵)半導體。
結果，氧化物半導體盡可能含有越少的氫和載子係較佳的。氧化物半導體為已去除載子之純化的i型(本徵)半導體，當被用於經絕緣的閘極電晶體時，給予氧化物半導體作為從源極所供應的載子(電子)之通道的意義，而非有意包括電流的載子。
結果，從氧化物半導體完全去除或明顯降低載子，藉以可減少經絕緣的閘極電晶體之關閉電流，此為本發明的實施例之技術概念。也就是說，作為準則，氫的濃度應為5 x 1019/cm3或更低，較佳為5 x 1018/cm3或更低，更佳為5 x 1017/cm3或更低，又更佳為1 x 1016/cm3或更低。載子濃度低於1 x 1012/cm3，較佳低於1 x 1011/cm3，更佳低於或等於矽的本徵載子濃度之1.45 x 1010/cm3。根據本發明的實施例之技術概念，理想的氫濃度和載子濃度為零或接近零。
此外，結果，氧化物半導體用作為路徑，及氧化物半導體本身為i型(本徵)半導體，其被高度純化，以不供應載子或供應極少的載子，及載子由源極或汲極側上的電極供應。
因此，關閉電流較佳盡可能地小，及本發明的實施例之特徵為，在施加汲極電壓1 V至10 V之經絕緣的閘極電晶體之特性中，在通道寬度中每微米的關閉電流為100 aA/μm或更低，較佳為10 aA/μm或更低，更佳為1 aA/μm或更低。
此實施例可與其他實施例所說明之結構的任一者和例子適當組合實施。
(實施例3)
在本發明的實施例中，以使其成為本徵或實質上為本徵之氧化物半導體應用到經絕緣的閘極電晶體。其說明在本徵或實質上為本徵半導體中，空乏層可能擴大及因此短通道效應容易發生。在此實施例中，將說明通道長度的範圍，和氧化物半導體層及n通道經絕緣的閘極電晶體之閘極絕緣層的厚度之範圍，其讓短通道效應能夠被抑制。
通常，當通道長度短時，空乏層可能從源極區和汲極區延伸到通道區，使得難以控制隨著閘極電壓的開和關。換言之，所謂的短通道效應可能發生。空乏層的寬度視通道中的施體之濃度而定；當降低施體的濃度時，能夠增加空乏層的寬度。尤其是在根據本發明的實施例之經絕緣的閘極電晶體中，因為具有極低載子濃度的本徵或實質上為本徵半導體之氧化物半導體被用於通道形成區，所以容易發生短通道效應。
當短通道效應發生時，例如，臨界電壓減少，次臨界擺動和關閉電流增加，及源極和汲極之間的耐壓減少；因此，電晶體的特性變得相當糟糕。以前，在大部分例子中，在矽半導體中，通道中之施體或受體的濃度增加，使得短通道效應可被抑制。這是因為經絕緣的閘極電晶體之源極或汲極和通道受pn接面的控制。然而，在本發明的實施例所使用的氧化物半導體中，通常難以提高受體的濃度以增加電洞和難以形成pn接面，及因為關閉電流會增加所以在通道中提高施體濃度並不理想。根據本發明的實施例，本徵或實質上為本徵氧化物半導體被用於通道形成層。因此，在抑制短通道效應中，降低氧化物半導體層的厚度，使得盡可能地抑制由於汲極電場所導致的空乏層之延伸；以及降低閘極絕緣層的厚度以增加閘極電場，使得大幅減少汲極電場的影響可有效取代提高通道中之施體或受體的濃度。在本發明的實施例中，將聚焦於臨界電壓來說明藉由下面科學計算所獲得的結果。計算相對於通道長度的有限範圍之氧化物半導體層和閘極絕緣層的厚度之較佳範圍，因而讓短通道效應能夠被抑制。
圖10為科學計算所使用之經絕緣的閘極電晶體之結構模型。經絕緣的閘極電晶體同樣為實施例1及2所採用之反轉堆疊式，及包括閘極電極層、閘極絕緣層、氧化物半導體層、源極電極層、汲極電極層、被形成與源極電極層、汲極電極層、和氧化物半導體層相接觸之氧化物絕緣層。需注意的是，可使用底部接觸型或頂部閘極型的結構模型，及在那情況中，獲得與下述ΔVth相同的值。
此處，例如，鎢或鉬被使用於閘極電極層，氮氧化矽膜被使用於閘極絕緣層，In-Ga-Zn-O膜被使用於氧化物半導體層，及鈦被使用於源極電極層和汲極電極層。表格1圖示科學計算所使用的參數。需注意的是，Nd、Eg、Φm、及χ分別表示施體濃度、能帶隙、功函數、及電子親和力。使用參數的數值來執行計算，及只要它們具有相同的數值可使用任何其他材料。表格中連字號所示的項目未被使用於計算。
在考量短通道效應開始變得醒目的範圍及包括氧化物半導體之裝置的實際範圍下，計算的物體之經絕緣的閘極電晶體之通道長度(L)的範圍為0.2 μm至3.0 μm(含)(0.2 μm、0.3 μm、0.4 μm、0.5 μm、0.7 μm、1.0 μm、2.0 μm、3.0 μm)。閘極絕緣層(Tox)的厚度範圍為10 nm至100 nm(含)(10 nm、20 nm、50 nm、及100 nm)。氧化物半導體層(Tos)的厚度範圍為15 nm至500 nm(含)(15 nm、30 nm、50 nm、及100 nm)。另外，通道Nd中之施體的濃度被假設為氧化物半導體的本徵載子濃度Ni，亦即、1.7 x 10-8/cm3。其他項目亦被假設為表格1所示之數值，及Silvaco Data Systems公司所製造的裝置模擬器“Atlas”被使用於計算。作為遷移率模型，使用“恆定低場效遷移率模型”，及本徵電子遷移率和本徵電洞遷移率分別被假設為15 cm2/V‧sec和0.1 cm2/V‧sec。此外，導電帶中之能態的有效密度(在300 K時)和價電子帶中之能態的有效密度(在300 K時)各自被假設為5 x 1018/cm3，及從所獲得的電流-電壓特性計算出當汲極電壓為1 V時之臨界電壓。
圖11A至11D為在標繪不同的氧化物半導體層厚度(Tos)之例子中的計算結果圖，其中，水平軸和垂直軸分別表示通道長度(L)和臨界電壓(Vth)。需注意的是，圖11A至11D圖示在閘極絕緣層的各自厚度(Tox)之例子中的結果。
各圖顯現出臨界電壓隨著通道長度降低而減少之趨勢。這是因為短通道效應之臨界電壓的變化。從圖表中，可發現臨界電壓的變化隨著氧化物半導體層和閘極絕緣層的厚度降低而被抑制。
表格2共同圖示結果，其中臨界電壓之變化量的最大值(ΔVth)被假設為通道長度L為3.0 μm時和通道長度L為0.2μm時之間的臨界電壓差(ΔVth=Vth(L=3.0 μm)-Vth(L=0.2 μm))。
此處，ΔVth越低越好。為了增加半導體裝置的設計彈性，當氧化物半導體層和閘極絕緣層的厚度被設定，使得ΔVth可低於0.5 V，較佳為0.25 V或更低，更佳為0.1 V或更低時，以形成元件。
為了抑制ΔVth低於0.5 V，將閘極絕緣層和氧化物半導體層的厚度分別設定為10 nm至20 nm(含)和15 nm至100 nm(含)，或者較佳分別設定為20 nm至50 nm(含)和15 nm至30 nm(含)。為了抑制ΔVth低於0.25 V，將閘極絕緣層和氧化物半導體層的厚度分別設定為10 nm至20 nm(含)和15 nm至50 nm(含)，或者較佳分別設定為20 nm至50 nm(含)和15 nm或更低。另外，為了抑制ΔVth低於0.1 V或更低，將閘極絕緣層和氧化物半導體層的厚度分別較佳設定為10 nm至20 nm(含)和15 nm或更低。
因此，藉由科學計算來計算出不同通道長度的例子之間的靶材ΔVth，及當氧化物半導體層和閘極絕緣層的厚度被設定使得ΔVth可以是小的時形成裝置。因此，可增加半導體裝置的設計彈性。
此實施例可與其他實施例所說明之結構的任一者和例子適當組合實施。
(實施例4)
使用實施例1至3的任一者所說明之經絕緣的閘極電晶體之半導體裝置可應用到各種電子用品(包括遊戲機)。電子裝置的例子為電視裝置(亦稱作電視或電視接收器)、電腦、電腦周邊設備、諸如數位相機或數位視頻相機等相機、數位相框、行動電話(亦稱作行動電話聽筒或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲頻再生裝置、諸如柏青哥機等大型遊戲機等等。
圖12A圖解電視裝置的例子。在電視裝置9600中，顯示部9603係結合在外殼9601中。顯示部9603可顯示影像。此處，外殼9601係藉由機座9605來予以支撐。
可利用外殼9601的操作開關或分開的遙控器9610來操作電視裝置9600。可利用遙控器9610的操作鍵9609來控制頻道和音量，使得可控制顯示在顯示部9603上的影像。而且，遙控器9610可被設置有用以顯示從遙控器9610輸出的資料之顯示部9607。
需注意的是，電視機9600係設置有接收器、數據機等等。藉由使用接收器，可接收一般的電視廣播。而且，當透過數據機以線路或不以線路將電視裝置而被連接到通訊網路時，可執行單向(從發射器到接收器)或雙向(發射器和接收器之間或接收器之間等)資訊通訊。
圖12B圖解數位相框的例子。例如，在數位相框9700中，顯示部9703係結合在外殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示利用數位相機等等所拍攝之影像的資料及用作為一般相框。
需注意的是，數位相框9700係設置有操作部、外部連接部(USB終端、可連接到諸如USB纜線等各種纜線之終端等等)、記錄媒體插入部等等。雖然可將這些組件設置在設置顯示部的表面上，但是為了數位相框9700的設計，將它們設置在側表面或背表面上係較佳的。例如，儲存以數位相機所拍攝的影像資料之記憶體被插入在數位相框的記錄媒體插入部，藉此可將影像資料轉移和顯示在顯示部9703上。
數位相框9700可被組構成無線發送和接收資料。可利用無線式地轉移想要的影像資料來顯示之結構。
圖13A為可攜式遊戲機，且係由外殼9881和外殼9891兩外殼所構成。以接合部9893來連接外殼9881和外殼9891，使得可攜式遊戲機可開或關。顯示部9882和顯示部9883係分別結合在外殼9881和外殼9891中。此外，圖13A所示之可攜式遊戲機係設置有揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接終端9887、感測器9888(包括，測量力、位移、位置、速度、加速度、角速度、旋轉數目、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、梯度、振動、氣味、或紅外線之功能)、及麥克風9889)等等。無須說，可攜式遊戲機的結構並不侷限於上述，及可利用至少設置有本發明的半導體裝置之其他結構。可攜式遊戲機可適當設置其他配件。圖13A所示之可攜式遊戲機具有閱讀儲存在記錄媒體中的程式或資料以將其顯示在顯示部上之功能，及藉由無線通訊與另一可攜式遊戲機共享資訊之功能。需注意的是，除了上述者，圖13A之可攜式遊戲機的功能並不侷限於上述，及可攜式遊戲機可具有各種功能。
圖13B圖解大型遊戲機之投幣機的例子。在投幣機9900中，顯示部9903係結合在外殼9901中。此外，投幣機9900包括諸如啟動控制桿或停止開關等操作機構、投幣孔、揚聲器等等。無須說，投幣機9900的結構並不侷限於上述，及可利用至少設置有本發明的半導體裝置之其他結構。投幣機9900可適當包括其他配件。
圖14A圖解行動電話的例子。行動電話1000包括結合在外殼1001中之顯示部1002、操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等等。
當以手指等等觸碰圖14A所示之顯示部1002時，可將資料輸入到行動電話1000。而且，可藉由以手指等等觸碰顯示部1002來進行打電話或寫郵件。
主要具有三個顯示部1002的螢幕模式。第一模式為主要用以顯示影像之顯示模式。第二模式為用以輸入諸如正文等資料之輸入模式。第三模式為組合顯示模式和輸入模式兩模式之顯示和輸入模式。
例如，在打電話或寫郵件時，可選擇主要用以輸入正文之正文輸入模式給顯示部1002，使得可輸入顯示在螢幕上的正文。在該情況中，在顯示部1002的螢幕之幾乎整個區域上顯示鍵盤或數字按鈕係較佳的。
當包括諸如迴轉儀或加速度感測器等用以偵測傾斜的感測器之偵測裝置設置在行動電話1000內時，顯示部1002的螢幕上之顯示可藉由決定行動電話1000的安裝方向來自動切換(行動電話聽筒1000是風景模式還是肖像模式用的水平或垂直置放)。
藉由觸碰顯示部1002或操作外殼1001的操作按鈕1003來切換螢幕模式。另一選擇是，螢幕模式係可依據顯示在顯示部1002上之影像種類來做切換。例如，當顯示在顯示部上的影像之信號為移動影像資料的信號時，螢幕模式被切換到顯示模式。當信號為正文資料的信號時，螢幕模式被切換到輸入模式。
另外，在輸入模式中，當偵測到顯示部1002中的光學感測器所感測之信號同時某段週期未執行藉由觸碰顯示部1002的輸入時，螢幕模式可被控制，以便從輸入模式切換到顯示模式。
顯示部1002可用作為影像感測器。例如，當以手掌或手指觸碰顯示部1002時取得掌印、指印的影像，藉以可執行個人識別。另外，藉由設置發出近紅外線光之背光或感測光源給顯示部，可取得手指靜脈、手掌靜脈等的影像。
圖14B亦圖解行動電話的例子。圖14B的行動電話包括顯示裝置9410，其中，顯示部9412和操作按鈕9413係包括在外殼9411中；以及通訊裝置9400，其中，操作按鈕9402、外部輸入終端9403、麥克風9404、揚聲器9405、和當接收到電話時會發光之發光部9406係包括在外殼9401中。可以如箭頭所示一般雙向將具有顯示功能之顯示裝置9410從具有電話功能之通訊9400拆下或裝附在其上。因此，顯示裝置9410的短軸可被裝附於通訊裝置9400的短軸，及顯示裝置9410的長軸可被裝附於通訊裝置9400的長軸。此外，當只需要顯示功能時，可從通訊裝置9400拆下顯示裝置9410而單獨使用。可在各個都具有可再充電蓄電池的通訊裝置9400和顯示裝置9410之間藉由無線或有線通訊來發送或接收影像或輸入資訊。
需注意的是，此實施例所說明的結構可與其他實施例所說明之結構的任一者適當組合使用。
(例子)
在此例中，將說明藉由製造包括具有使短通道效應能夠被抑制的厚度之閘極絕緣層和氧化物半導體層之經絕緣的閘極電晶體且在實施例3被計算所獲得之結果。
在此例中，將說明藉由評估具有圖15所示的結構之經絕緣的閘極電晶體之電特性所獲得的結果。圖15之經絕緣的閘極電晶體為頂部閘極頂部接觸型(被稱作TGTC型)電晶體，及在基板500之上包括作為用作為基底膜之絕緣層501的氧化矽膜；作為氧化物半導體層504之30 nm的In-Ga-Zn-O膜；作為源極和汲極電極層454a和545b之50 nm的鎢膜；作為閘極絕緣層502之15 nm氮氧化矽膜；作為閘極電極層521之含從閘極絕緣層502以30 nm氮化鉭膜和370 nm鎢膜順序而被堆疊的膜；及作為中間層絕緣層527之300 nm氧化矽膜。
雖然未圖解，但是作為經由形成在中間層絕緣層中的接觸孔而被連接到源極電極層454a、汲極電極層454b、和閘極電極層521之配線層，50 nm鈦膜、100 nm鋁膜、和5 nm鈦膜被形成。由於它們，所以可容易達成經絕緣的閘極電晶體之電特性。需注意的是，圖式中的L表示通道長度。
實施例1說明製造底部閘極經絕緣的閘極電晶體之方法。需注意的是，可藉由改變製造方法的順序來製造頂部閘極經絕緣的閘極電晶體。因此，關於製造方法的細節可參考實施例1。
如實施例3所說明一般，為了抑制短通道效應，使得ΔVth可低於0.5 V，根據科學計算，將閘極絕緣層和氧化物半導體層的厚度分別設定為10 nm至20 nm(含)和15 nm至100 nm(含)，或者分別設定為20 nm至50 nm(含)和15 nm至30 nm(含)。在此例所評估之經絕緣的閘極電晶體中，將氧化物半導體層504和閘極絕緣層502的厚度分別設定為30 nm及15 nm，及通道長度L和通道寬度W分別被設定為0.8 μm和10.1 μm，作為來自上述厚度範圍的例子。
圖16圖示25個經絕緣的閘極電晶體之VG-ID特性，其在閘極電壓為-6 V至+6 V及汲極電壓為0.1 V或3 V的條件下所測量且彼此重疊。圖式中實線顯示電流而虛線顯示場效遷移率。這些經絕緣的閘極電晶體之臨界電壓的中間和平均分別為約0.25 V和約0.27 V。藉由比較結果與圖17所示之科學計算結果(閘極絕緣層的厚度為10 nm或20 nm及氧化物半導體層的厚度為30 nm)，發現它們相近，及證實可抑制短通道效應。
本申請案係依據日本專利局於2009、11、27所提出之日本專利申請案序號2009-270809，藉以併入其全文做為參考。
400．．．基板
402．．．閘極絕緣層
404．．．氧化物半導體層
421．．．閘極電極層
427．．．氧化物絕緣層
428．．．絕緣層
445a．．．源極電極層
445b．．．汲極電極層
500．．．基板
501．．．絕緣層
502．．．閘極絕緣層
504．．．氧化物半導體層
521．．．閘極電極層
527．．．中間層絕緣層
545a．．．源極電極層
545b．．．汲極電極層
1000．．．行動電話
1001．．．外殼
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
9400．．．通訊裝置
9401．．．外殼
9402．．．操作按鈕
9403．．．外部輸入終端
9404．．．麥克風
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．外殼
9412．．．顯示部
9413．．．操作按鈕
9600．．．電視裝置
9601．．．外殼
9603．．．顯示部
9605．．．機座
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．外殼
9703．．．顯示部
9881．．．外殼
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接終端
9888．．．感測器
9889．．．麥克風
9890．．．發光二極體燈
9891．．．外殼
9893．．．接合部
9900．．．投幣機
9901．．．外殼
9903．．．顯示部
圖1為根據本發明的實施例之電晶體的橫剖面圖。
圖2A至2E為根據本發明的實施例之電晶體的製造處理之橫剖面圖。
圖3為包括氧化物半導體之經絕緣的閘極電晶體之VG-ID特性圖。
圖4A及4B為包括氧化物半導體之經絕緣的閘極電晶體之照片。
圖5A及5B為包括氧化物半導體之經絕緣的閘極電晶體之VG-ID特性(溫度特性)圖。
圖6為包括氧化物半導體之反轉堆疊式經絕緣的閘極電晶體之縱向橫剖面圖。
圖7A及7B為對應於沿著圖6的A-A’所取之橫剖面的能帶圖(概要圖)。
圖8A及8B為對應於沿著圖6的B-B’所取之橫剖面的能帶圖(概要圖)；圖8A為正電位(VG>0)供應到閘極(G1)之狀態圖，而圖8B為負電位(VG<0)供應到閘極(G1)之狀態圖。
圖9為真空位準、金屬的功函數(Φ M)、和氧化物半導體的電子親和力(χ)之間的關係圖。
圖10為用於科學計算之經絕緣的閘極電晶體之結構模型圖。
圖11A至11D為藉由以科學計算來計算臨界電壓所獲得之結果圖。
圖12A及12B為電子裝置圖。
圖13A及13B為電子裝置圖。
圖14A及14B為電子裝置圖。
圖15為根據本發明的實施例之電晶體的橫剖面圖。
圖16為根據本發明的實施例之電晶體的VG-ID特性圖。
圖17為根據本發明的實施例之電晶體的臨界電壓與科學計算結果之比較圖。
400．．．基板
402．．．閘極絕緣層
404．．．氧化物半導體層
421．．．閘極電極層
427．．．氧化物絕緣層
445a．．．源極電極層
445b．．．汲極電極層
428．．．絕緣層

Claims (12)

  1. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，鄰接該閘極電極層；以及氧化物半導體層，相鄰該閘極電極層，且該閘極絕緣層在該氧化物半導體層與該閘極電極層之間，其中，該氧化物半導體層的載子濃度低於1 x 1012/cm3，其中，形成在該氧化物半導體層中之通道的長度為0.2μm至3.0μm，其中，該氧化物半導體層的厚度為15nm至30nm，其中，該閘極絕緣層的厚度為20nm至50nm，其中，該氧化物半導體層包含氫濃度為5 x 1019/cm3或更低的區域，以及其中，當施加1V至10V的汲極電壓時，每微米通道寬度的關閉電流為100aA/μm或更低。
  2. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，鄰接該閘極電極層；以及氧化物半導體層，相鄰該閘極電極層，且該閘極絕緣層在該氧化物半導體層與該閘極電極層之間，其中，該氧化物半導體層的載子濃度低於1 x 1012/cm3，其中，形成在該氧化物半導體層中之通道的長度為 0.2μm至3.0μm，其中，該氧化物半導體層的厚度為15nm至100nm，其中，該閘極絕緣層的厚度為10nm至20nm，其中，該氧化物半導體層包含氫濃度為5 x 1019/cm3或更低的區域，以及其中，當施加1V至10V的汲極電壓時，每微米通道寬度的關閉電流為100aA/μm或更低。
  3. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，在該閘極電極層之上；氧化物半導體層，其在該閘極絕緣層之上，該氧化物半導體層與該閘極電極層重疊，且該閘極絕緣層在該氧化物半導體層與該閘極電極層之間，源極和汲極電極層，在該氧化物半導體層之上，該源極和汲極電極層與該氧化物半導體層的部分重疊；以及氧化物絕緣層，在該源極和汲極電極層之上，該氧化物絕緣層與該氧化物半導體層相接觸，其中，該氧化物半導體層的載子濃度低於1 x 1012/cm3，其中，形成在該氧化物半導體層中之通道的長度為0.2μm至3.0μm，其中，該氧化物半導體層的厚度為15nm至30nm，其中，該閘極絕緣層的厚度為20nm至50nm，其中，該氧化物半導體層包含氫濃度為5 x 1019/cm3 或更低的區域，以及其中，當施加1V至10V的汲極電壓時，每微米通道寬度的關閉電流為100aA/μm或更低。
  4. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，在該閘極電極層之上；氧化物半導體層，在該閘極絕緣層之上，該氧化物半導體層與該閘極電極層重疊，且該閘極絕緣層在該氧化物半導體層與該閘極電極層之間，源極和汲極電極層，在該氧化物半導體層之上，該源極和汲極電極層與該氧化物半導體層的部分重疊；以及氧化物絕緣層，在該源極和汲極電極層之上，該氧化物絕緣層與該氧化物半導體層相接觸，其中，該氧化物半導體層的載子濃度低於1 x 1012/cm3，其中，形成在該氧化物半導體層中之通道的長度為0.2μm至3.0μm，其中，該氧化物半導體層的厚度為15nm至100nm，其中，該閘極絕緣層的厚度為10nm至20nm，其中，該氧化物半導體層包含氫濃度為5 x 1019/cm3或更低的區域，以及其中，當施加1V至10V的汲極電壓時，每微米通道寬度的關閉電流為100aA/μm或更低。
  5. 一種半導體裝置，包含： 閘極電極層；閘極絕緣層，鄰接該閘極電極層；以及氧化物半導體層，相鄰該閘極電極層，且該閘極絕緣層在該氧化物半導體層與該閘極電極層之間，其中，形成在該氧化物半導體層中之通道的長度為3.0μm或更短，其中，該氧化物半導體層的厚度為15nm至30nm，其中，該氧化物半導體層包含氫濃度為5 x 1019/cm3或更低的區域，以及其中，當施加1V至10V的汲極電壓時，每微米通道寬度的關閉電流為100aA/μm或更低。
  6. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，鄰接該閘極電極層；以及氧化物半導體層，相鄰該閘極電極層，且該閘極絕緣層在該氧化物半導體層與該閘極電極層之間，其中，該氧化物半導體層的載子濃度低於1 x 1012/cm3，其中，形成在該氧化物半導體層中之通道的長度為3.0μm或更短，其中，該氧化物半導體層的厚度為15nm至30nm，其中，該氧化物半導體層包含氫濃度為5 x 1019/cm3或更低的區域，以及其中，當施加1V至10V的汲極電壓時，每微米通道寬 度的關閉電流為100aA/μm或更低。
  7. 根據申請專利範圍第5或6項之半導體裝置，其中，形成在該氧化物半導體層中之該通道的該長度為0.2μm或更長。
  8. 根據申請專利範圍第1至6項中之任一項之半導體裝置，其中，該閘極電極層包含膜，該膜含有選自鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、及鈧中的金屬元素作為其主要成分；合金膜；或這些膜的任一者之堆疊。
  9. 根據申請專利範圍第3或4項之半導體裝置，其中，該源極和汲極電極層包含膜，該膜含有選自鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、及鈧中的金屬元素作為其主要成分；合金膜；或這些膜的任一者之堆疊。
  10. 根據申請專利範圍第1至6項中之任一項之半導體裝置，其中，該閘極絕緣層包含氧化矽、氮氧化矽、氧氮化矽、氮化矽、氧化鋁、氧化鉿、及氧化鉭的任一者之單層膜或疊層膜。
  11. 根據申請專利範圍第3或4項之半導體裝置，其中，該氧化物絕緣層包含選自氧化矽、氧氮化矽、氧化鋁、及氮氧化鋁中之無機絕緣膜。
  12. 一種電子裝置，包含根據申請專利範圍第1至6項中之任一項之半導體裝置。
TW099140219A 2009-11-27 2010-11-22 半導體裝置 TWI517386B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009270809 2009-11-27

Publications (2)

Publication Number Publication Date
TW201138108A TW201138108A (en) 2011-11-01
TWI517386B true TWI517386B (zh) 2016-01-11

Family

ID=44066301

Family Applications (3)

Application Number Title Priority Date Filing Date
TW099140219A TWI517386B (zh) 2009-11-27 2010-11-22 半導體裝置
TW104135604A TWI585981B (zh) 2009-11-27 2010-11-22 半導體裝置
TW106107978A TWI632687B (zh) 2009-11-27 2010-11-22 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW104135604A TWI585981B (zh) 2009-11-27 2010-11-22 半導體裝置
TW106107978A TWI632687B (zh) 2009-11-27 2010-11-22 半導體裝置

Country Status (6)

Country Link
US (4) US8373203B2 (zh)
JP (4) JP5701582B2 (zh)
KR (3) KR20180059577A (zh)
CN (1) CN102640293B (zh)
TW (3) TWI517386B (zh)
WO (1) WO2011065198A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180059577A (ko) * 2009-11-27 2018-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
WO2013001579A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN102789107A (zh) * 2012-09-07 2012-11-21 深圳市华星光电技术有限公司 液晶显示面板
WO2014042187A1 (ja) * 2012-09-14 2014-03-20 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置
US20150279865A1 (en) * 2012-10-03 2015-10-01 Sharp Kabushiki Kaisha Semiconductor device and display device
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
CN103048840B (zh) * 2012-11-12 2015-04-01 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板和显示装置
KR102101863B1 (ko) * 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
JP2015032520A (ja) * 2013-08-05 2015-02-16 株式会社神戸製鋼所 有機ｅｌディスプレイ
KR101512726B1 (ko) * 2013-10-15 2015-04-20 연세대학교 산학협력단 패시베이션층 조성물, 패시베이션 방법, 박막 트랜지스터 및 박막 트랜지스터 제조 방법
CN103700699A (zh) * 2013-12-19 2014-04-02 深圳市华星光电技术有限公司 一种栅金属结构及其制造方法
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN104992951A (zh) * 2015-06-19 2015-10-21 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
KR101788929B1 (ko) * 2015-09-25 2017-11-15 아주대학교산학협력단 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
WO2017066332A1 (en) 2015-10-13 2017-04-20 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
JP7068265B2 (ja) 2016-07-07 2022-05-16 アモルフィックス・インコーポレイテッド アモルファス金属ホットエレクトロントランジスタ
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
CN107799608A (zh) * 2017-11-13 2018-03-13 华南理工大学 一种薄膜晶体管及其制备方法和应用
CN107978610B (zh) * 2017-11-30 2020-04-24 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制造方法
JP2019161182A (ja) * 2018-03-16 2019-09-19 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
KR20200130466A (ko) * 2018-03-30 2020-11-18 아모르픽스, 인크 비정질 금속 박막 트랜지스터
CN109638070B (zh) * 2018-12-12 2021-01-15 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN109638082B (zh) * 2018-12-12 2021-05-25 华南理工大学 薄膜晶体管以及制备方法
CN111129162B (zh) * 2019-12-31 2022-10-04 华南理工大学 一种薄膜晶体管、显示基板、显示面板及显示装置
CN113661574B (zh) * 2020-03-12 2024-04-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002222973A (ja) * 2001-01-29 2002-08-09 Sharp Corp 光電変換素子およびその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR20060064264A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4851103B2 (ja) * 2005-03-01 2012-01-11 学校法人常翔学園 酸化亜鉛系トランジスタ
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5127161B2 (ja) * 2005-05-30 2013-01-23 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007035867A (ja) * 2005-07-26 2007-02-08 Oki Electric Ind Co Ltd 半導体装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5500771B2 (ja) * 2006-12-05 2014-05-21 株式会社半導体エネルギー研究所 半導体装置及びマイクロプロセッサ
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) * 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
US7851352B2 (en) 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5403390B2 (ja) * 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101915251B1 (ko) 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180059577A (ko) * 2009-11-27 2018-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US20160064572A1 (en) 2016-03-03
JP2011135059A (ja) 2011-07-07
KR20120099450A (ko) 2012-09-10
TWI632687B (zh) 2018-08-11
US20130140560A1 (en) 2013-06-06
TW201138108A (en) 2011-11-01
US8373203B2 (en) 2013-02-12
US8680521B2 (en) 2014-03-25
KR20180059577A (ko) 2018-06-04
US9184299B2 (en) 2015-11-10
JP2015122530A (ja) 2015-07-02
TW201727914A (zh) 2017-08-01
CN102640293A (zh) 2012-08-15
JP2018148232A (ja) 2018-09-20
JP5701582B2 (ja) 2015-04-15
KR20170091760A (ko) 2017-08-09
US20110127525A1 (en) 2011-06-02
WO2011065198A1 (en) 2011-06-03
TW201605052A (zh) 2016-02-01
US9570628B2 (en) 2017-02-14
TWI585981B (zh) 2017-06-01
CN102640293B (zh) 2015-07-22
JP6349440B2 (ja) 2018-06-27
JP2017175152A (ja) 2017-09-28
US20140191232A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
TWI517386B (zh) 半導體裝置
US10074733B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5816330B2 (ja) 半導体装置
JP2023178340A (ja) 発光表示装置の作製方法
JP6050020B2 (ja) 酸化物半導体膜、及び半導体装置
US8436403B2 (en) Semiconductor device including transistor provided with sidewall and electronic appliance
KR101718753B1 (ko) 반도체 장치 및 그 제작 방법
US8653513B2 (en) Semiconductor device with sidewall insulating layer
US20150008428A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR101822526B1 (ko) 반도체 장치와 그 제작 방법
US9716182B2 (en) Semiconductor device
JP2024010113A (ja) 金属酸化物膜