TWI430278B - 包括局域資料線之系統及裝置及其使用，製造及操作之方法 - Google Patents

包括局域資料線之系統及裝置及其使用，製造及操作之方法 Download PDF

Info

Publication number
TWI430278B
TWI430278B TW098104194A TW98104194A TWI430278B TW I430278 B TWI430278 B TW I430278B TW 098104194 A TW098104194 A TW 098104194A TW 98104194 A TW98104194 A TW 98104194A TW I430278 B TWI430278 B TW I430278B
Authority
TW
Taiwan
Prior art keywords
transistors
data line
local
array
line
Prior art date
Application number
TW098104194A
Other languages
English (en)
Other versions
TW200941493A (en
Inventor
Werner Juengling
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200941493A publication Critical patent/TW200941493A/zh
Application granted granted Critical
Publication of TWI430278B publication Critical patent/TWI430278B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

包括局域資料線之系統及裝置及其使用，製造及操作之方法
本發明之實施例大體係關於電子裝置，且更特定言之，在某些實施例中，係關於具有局域資料線之電子裝置。
在一些記憶體裝置中，諸如電容器之儲存裝置經由資料線(例如，數位線)與感測放大器通信。通常，電容器以其充電狀態來儲存資料，例如，一充電電容器可表示一邏輯值"1"，且一未充電電容器可表示一邏輯值"0"。為讀取來自電容器之資料，閉合一在電容器與資料線之間的開關，且電子在電容器與資料線之間流動，藉此改變資料線之電壓。電壓之此變化通常藉由感測放大器來記錄，感測放大器可將電壓變化分類為指示電容器正儲存0或電容器正儲存1。
與儲存資料之電容器相比，資料線常常具有一相對較大之電容。在一些設計中，單資料線可伺服複數個電容器。此等資料線可能相對較長，在一些設計中在記憶體之整個區塊上延伸。沿其長度，資料線可電容性地耦接至處於不同電壓之其他導體，諸如其他資料線之導體。此電容性耦合被稱為"寄生電容"，且其可使記憶體裝置之操作減慢。已知寄生電容使儲存資料之電容器改變資料線電壓的速率減慢，藉此增加讀取來自電容器之資料所花費的時間量。
下文描述本發明之各種實施例。為了提供此等實施例之一簡明描述，未在說明書中描述一實際實施例之所有特徵。應瞭解在任何此實際實施例之開發中，如在任何工程或設計項目中，必須做出諸多實施例特定之決策以達成開發者之特定目標，諸如順應系統相關及商業相關之約束，不同實施例之順應性可彼此不同。此外，應瞭解，此一開發努力可為複雜且耗時的，然而，但對於具有此揭示內容之益處的一般技術者而言將為設計、生產，及製造中之一常規任務。
如上文所提及，寄生電容使特定類型之記憶體裝置減慢，但此問題藉由隨後描述實施例中之一些來減輕，該等實施例中之一者為一具有比習知裝置之資料線短的局域資料線之記憶體裝置。如下文所解釋，在一些實施例中，可將用於複數個記憶體單元之資料線分成多個稱為"局域資料線"之較短區段。若干局域資料線可共用單一全域資料線，且全域資料線可將局域資料線連接至感測放大器。在一些實施例中，局域資料線及全域資料線可藉由經組態以一次將一局域資料線連接至全域資料線的開關而彼此鏈接，藉此減少記憶體單元與感測放大器之間的路徑之電容。
在某些實施例中，局域資料線耦接至全域資料線而不中斷記憶體陣列之圖案。以下實施例中之一些包括一交叉點記憶體陣列，如下文解釋其可由一連串具有重複之線圖案之遮罩形成，該等線大體平行於同一遮罩中之其他線且大體垂直於其他遮罩中之線。咸信遮罩中之圖案的重複促進小於微影設備之解析度限制的特徵之形成，且咸信遮罩之間的正交關係增加了在將遮罩與基板上之現有結構對準時的對準邊限。在下文所描述之某些實施例中，此等關係並不被將局域資料線連接至全域資料線之結構所干擾。
描述若干實施例，包括一電路、製造過程之兩個實施例及一系統。參看圖1描述該電路，且參看圖2至圖7描述製造過程之第一實施例。參看圖8至圖19描述第二製造過程，且參看圖20至圖23描述實施本發明之態樣之系統的實例。
如所提及，藉由圖1說明該電路，圖1描繪一具有局域資料線112及全域資料線114之記憶體裝置110的實例。所說明之記憶體裝置110亦包括一記憶體陣列116、一控制線驅動器118、感測放大器120及一局域數位線選擇器122。如所說明，局域資料線112及全域資料線114安置於記憶體陣列116中，且感測放大器120耦接至記憶體陣列116。
所說明之記憶體陣列116包括記憶體單元124及局域數位線存取裝置126(LDL存取裝置)之一陣列(例如，在至少兩個空間維度上配置的物件之圖案)。在此實施例中，每一記憶體單元124包括一儲存裝置128及一存取裝置130。所說明之存取裝置130為將儲存裝置128選擇性地連接至局域資料線112之電晶體。此等存取裝置130各自包括一藉由控制線132(例如，字線)連接至控制線驅動器118的閘極。所說明之儲存裝置128為電容器，其具有連接至地或某一其他電壓源之一極板及連接至存取裝置130之一端子(例如，源極或汲極)的另一極板。
存取裝置130之另一端子可藉由局域資料線112而連接至LDL存取裝置126之一端子。在所說明之實施例中，記憶體單元124並聯連接至LDL存取裝置126之同一端子。所說明之局域資料線112中之每一者可直接連接至四個記憶體單元124，但在其他實施例中，局域資料線112可連接至更少或更多之記憶體單元124，例如，8、16、32、64、128、256、512或更多的記憶體單元124。所說明之LDL存取裝置126可包括一或多個具有藉由子群選擇線134連接至局域數位線選擇器122之閘極的電晶體。
所說明之局域資料線112中之每一者經由一LDL存取裝置126及全域資料線114而連接至一感測放大器120。每一全域資料線114可連接至複數個局域資料線112。在所說明之實施例中，每一全域資料線114連接至三個局域資料線，但在其他實施例中，全域資料線114可連接至更少或更多之局域資料線112，例如，4、8、16、32、64或128個局域資料線112。在一些實施例中，全域資料線114可經製造以具有比局域資料線112每單位長度更低之電阻及更低之電容。舉例而言，全域資料線114可為較大的，具有一較高電導率，且彼此間隔比局域資料線112更遠。下文參看圖8至圖19描述一具有此等特徵之裝置之實例。
所說明之局域資料線112在局域資料線112之末端處連接至全域資料線114，但在其他實施例中，局域資料線112可在其他位置處連接至全域資料線114。舉例而言，局域資料線112可靠近局域資料線112之中間連接至全域資料線114，或局域資料線112可在局域資料線112上之多個位置處連接至全域資料線114。
在操作中，儲存裝置128可儲存經由局域資料線112與全域資料線114兩者傳輸的資料。為定址(例如，讀取、寫入或抹除)一給定記憶體單元124，可藉由局域資料線112與控制線132之特定組合來確證(assert)一刺激(例如，電壓、電流)。為選擇連接至經定址之記憶體單元124之局域資料線112，可藉由耦接至與目標局域資料線112相關聯之LDL存取裝置126之閘極的子群選擇線134來確證一刺激。為在耦接至該局域資料線112之記憶體單元124當中選擇一記憶體單元124，可藉由耦接至所要記憶體單元124中的存取裝置130之閘極的控制線132來確證另一刺激。在一些實施例中，存取一記憶體單元124可閉合一經由連接至該記憶體單元124之局域資料線112與全域資料線114兩者的路徑。
當自一選定記憶體單元124讀取時，電流可流至儲存裝置128或自儲存裝置128流出，且此電流可改變耦接至選定記憶體單元124之全域資料線114的電壓。該電流可流經選定記憶體單元124中之存取裝置130，流經連接至選定記憶體單元124之局域資料線112，且流經連接至選定記憶體單元124之子群存取裝置126。當此電流流動時，其可升高或降低全域資料線114中之一者的電壓。在一些實施例中，感測放大器120可比較變化之電壓與一或多個參考電壓，且基於此比較，將電壓變化分類為指示選定記憶體單元124儲存資料值之離散群中之一者，例如，一個位元、兩個位元、三個位元、四個位元、五個位元或更多。
在此實施例中，相對於習知裝置，全域資料線114之電壓可迅速地改變至一指示所儲存資料值的電壓。因為此實施例之全域資料線114具有相對較低之電阻及相對較低之電容，且因為所說明之全域資料線114一次連接至一局域資料線112，所以在感測放大器與選定記憶體單元124之間的路徑可比一同時經由所有局域資料線112之路徑具有一更低阻抗，且因此具有一更低時間常數。此較低時間常數可藉由感測放大器124產生一對於來自選定儲存裝置128之給定電壓及給定電流的較快回應。在一些實施例中，此效應可藉由減少儲存裝置128之尺寸來開發，減少儲存裝置128之尺寸可減少記憶體陣列116之尺寸並降低其成本。舉例而言，在一些實施例中，儲存裝置128可在一具有256個位元(或更多)之全域資料線上具有一小於35fF之電容。
其他實施例可包括不同於記憶體單元的其他類型之記憶體單元124或裝置。舉例而言，儲存裝置128可為一浮動閘電晶體之一浮動閘或一矽-氧化物-氮化物(SONOS)裝置之電荷儲存庫，或其可包括一相變記憶體材料，例如，雙向材料。在一些實施例中，儲存裝置128可為一具有正反器之SRAM記憶體元件，或其可包括一可程式化金屬化單元、一鐵磁記憶體裝置或一磁阻記憶體裝置。在其他實施例中，儲存裝置128可包括一成像裝置(諸如電荷耦合裝置或光電二極體)或以該成像裝置來替代，或其可包括某一其他類型之感測器(諸如化學感測器、麥克風或天線)或以該感測器來替代。因為所呈現之技術可適用於多種裝置，該等裝置中之一些儲存資料且其中之一些感測資料，所以記憶體單元124可更一般地稱為一"資料單元"，一涵蓋記憶體單元與各種類型感測器單元兩者的術語。
其他實施例亦可具有一在記憶體單元124與局域資料線112之間的不同關係。在所說明之實施例中，記憶體單元124並聯連接至局域資料線112，但在其他實施例中，記憶體單元124可串聯連接至局域資料線112。舉例而言，在一些類型之快閃記憶體裝置或SONOS裝置中，浮動閘電晶體或SONOS電晶體可沿局域資料線112串聯連接。
局域資料線及全域資料線可藉由一下文參看圖2至圖7所描述之過程而形成。在一些實施例中，此過程可形成局域資料線及全域資料線而不中斷陣列中之電晶體的圖案。如下文所解釋，咸信保持此圖案尤其藉由保持陣列中之相對較大之對準邊限及促進亞光微影解析度限制特徵(sub-photolithographic-resolution-limit feature)的形成而增加某些實施例之可製造性。
在一實施例中，過程自提供電晶體138之陣列136開始，如圖2所說明。電晶體138可以一正方格配置而配置於大體線性之列及行中，如圖2所說明，或其可以偏移電晶體138之相鄰列而配置於某一其他圖案(諸如六方格配置)中。所說明之陣列136可包括在相對較短週期(period)內(例如，每隔一電晶體、每隔兩個電晶體、每隔三個電晶體、每隔四個電晶體或每隔五個電晶體)在列與行方向兩者上重複的電晶體138之圖案。所說明之電晶體138中的每一者包括一源極140及一汲極142。另外，每一所說明之電晶體139經由電晶體之閘極而耦接至閘極線144。如下文所解釋，此等閘極線144中之一些可用以形成控制線，且其他閘極線144可用以形成子群選擇線。電晶體138可為各種不同類型之電晶體，包括單閘電晶體、雙閘電晶體、三閘電晶體、大體上二維電晶體及大體上三維電晶體。下文參看圖8至圖19描述雙閘三維電晶體之實例。
接下來在所呈現之實施例中，可形成局域資料線146，如圖3說明。局域資料線146可大體垂直於閘極線144而延伸，且其可連接至電晶體138之源極140或汲極142。所說明閘極線146中之每一者在大體相同數目之電晶體138(例如，所說明實施例中之四個電晶體)上延伸，但在其他實施例中可在不同數目之電晶體上延伸。局域資料線146可錯開兩個或兩個以上電晶體138以形成虛設行148。如下文解釋，虛設行148可在局域資料線146之末端周圍提供一緩衝空間以允許接點與局域資料線146之未對準。
所說明之實施例包括LDL存取裝置150。LDL存取裝置150可在行方向中於局域資料線146之交替末端處安置，但在其他實施例中，局域資料線146可延伸超過LDL存取裝置150或LDL存取裝置150可靠近局域資料線146之相同末端而安置。在此實施例中，虛設列148安置於LDL存取裝置150所安置的行之任一側。另外，在同一行中之LDL存取裝置150之間的電晶體138可為虛設電晶體，使得在此實施例中，每一LDL存取裝置150由虛設電晶體所環繞。然而，在其他實施例中，陣列136可不包括虛設電晶體，且資料線146可不錯開。
在一些實施例中，局域資料線112可錯開，使得其末端靠近相鄰局域資料線112之中間而安置。在一些例項中，局域資料線112可錯開，存取裝置150可靠近其中間而安置。
並非為虛設電晶體或LDL存取裝置150的剩餘電晶體138中之一些或實質上全部可變為用於隨後形成之記憶體單元的存取裝置152。在此實施例中，存取裝置152安置於兩行寬的行之群中。在其他實施例中，此等行群可實質上較寬，例如，寬於或大體上等於4、8、16、32、64、128或256個電晶體寬或更寬。
接下來在此實施例中，儲存裝置154可形成於陣列136中，如圖4所說明。儲存裝置154可為如上文所述之儲存裝置之類型中的任一者，且在所說明實施例中，其為電容器極板。所說明之儲存裝置154安置於電晶體138之一端子(例如，源極140或汲極142)上方或大體上與其對準，且儲存裝置154可耦接至此端子。儲存裝置154可在不中斷陣列136之圖案的情況下形成。在所說明之實施例中，陣列136之電晶體138之全部或實質上全部皆耦接至一儲存裝置154，包括存取裝置152、LDL存取裝置150及虛設列148中之電晶體138。如下文所解釋，在一些實施例中，耦接至LDL存取裝置150之儲存裝置154可用以形成自全域資料線至LDL存取裝置150之接點。
在某些實施例中，儲存裝置154可包括另一電容器極板156，如圖5所說明。電容器極板156可為陣列136中的儲存裝置154之全部或實質上全部所共用，或電容器極板156可為陣列136之列、行或其他子集中之電晶體138所共用。在一些實施例中，每一儲存裝置154包括與其他儲存裝置154之電容器極板156隔開之其自身電容器極板156。介電質材料可安置於電容器極板156下方(在電容器極板156與儲存裝置154之另一電容器極板之間)以形成電容器。
可於電容器極板156中敞開複數個孔徑158，以暴露特定儲存裝置154之一部分或實質上全部。孔徑158可經定位並經定尺寸以暴露耦接至LDL存取裝置150之儲存裝置154。在一些實施例中，孔徑158可足夠大以暴露耦接至環繞LDL存取裝置150而安置的虛設電晶體148之儲存裝置154之一部分。
接下來，至儲存裝置154之接點160可形成於孔徑158中，如圖6所說明。在一些實施例中，絕緣襯墊層可形成於接點160與電容器極板156之間，以防止電流在此等結構160與156之間流動。接點160可為由導電材料製成之大體垂直結構，且接點160可形成於LDL存取裝置150(圖3)之全部或實質上全部之上。
在一些實施例中，孔徑158及接點160可歸因於虛設電晶體148(圖3)而具有相對較大之對準邊限。此等虛設電晶體148可形成一環繞接點160中之每一者的空間緩衝器162(圖6)。在至少一些實施例中，接點160之未對準歸因於特定緩衝器162而未必損害儲存資料之記憶體單元。此相對較大之對準邊限可促進不太昂貴較低解析度微影設備的使用。
接下來，可形成全域資料線164及166，如圖7所說明。全域資料線164及166可將接點160連接至感測放大器166。在一些實施例中，全域資料線164可在全域資料線166之前形成於(例如)不同金屬層中。全域資料線164及166可與局域資料線146有大體上相同尺寸，且全域資料線164及166彼此間隔可比局域資料線146更遠，例如，遠1.5倍、遠2倍或更遠。此增加之間隔可減少全域資料線164與166之間的電容。
陣列136亦可連接至一局域數位線選擇器168及一控制線驅動器170。局域數位線選擇器168可連接至具有LDL存取裝置150(圖4)之行之閘極線144(圖2)以形成子群選擇線170(圖7)。特定其他閘極線144可連接至控制線驅動器170以形成控制線174。控制線174可控制運行之記憶體單元的存取裝置152(圖3)。在此實施例中，每一說明之局域資料線經由兩個控制線174而耦接至兩個記憶體單元。在其他實施例中，每一局域資料線可連接至兩個以上記憶體單元。
在其他實施例中，全域資料線164可經由一個以上LDL存取裝置150(例如，2、3、4或更多之LDL存取裝置150)而連接至局域資料線146中的每一者。在此等實施例中，每一局域資料線146可經由並聯連接至全域資料線164之複數個LDL存取裝置而連接至一全域資料線164。為適應較大數目之連接，接點160及孔徑158可被加寬以橫跨多行儲存裝置154。舉例而言，單一接點160或兩個獨立接點160可經由兩個不同電容器極板連接至一局域資料線146。咸信經由並聯LDL存取裝置150將局域資料線146連接至全域資料線164減少了局域資料線146與全域資料線164之間的電阻。
在一些實施例中，儲存裝置154可基於一自其他電路接收之位址來選擇。舉例而言，記憶體控制器可傳輸一位址，且基於此位址，可激勵一與所要記憶體單元對應之控制線174，且對應於記憶體單元之感測放大器165可感測其所附接至的全域資料線166之電壓。
在一些實施例中，位址之一第一數元(digit)、最後數元或其他數元或數元之群組可判定激勵哪一子群選擇線172。舉例而言，若位址之最後數元為零，則局域資料線選擇器可激勵一耦接至一奇數局域資料線146之子群選擇線172，或若位址之最後數元為一，則局域資料線選擇器可激勵一耦接至一偶數局域資料線146之子群選擇線172。
在其他實施例中，位址之多個數元可影響哪一子群選擇線172被激勵。舉例而言，若位址之最後三個數元為000，則可激勵耦接至奇數局域資料線146之最左邊子群選擇線172，或若位址之最後三個數元為010，則可激勵耦接至奇數局域資料線146之第二最左邊子群選擇線172。類似地，若位址之最後三個數元為001，則可激勵耦接至偶數局域資料線146之最左邊子群選擇線172，且若位址之最後三個數元為011，則可激勵耦接至偶數局域資料線146之第二最左邊子群選擇線172。預見此圖案及其他圖案之若干排列。
圖8至圖19說明用於形成連接至鰭式電晶體之局域資料線及全域資料線的過程之實例。為解釋此實施例，圖8說明鰭式電晶體176之一半導體部分，且圖9說明鰭式電晶體176之陣列178。其他圖示描繪可將陣列178連接至局域資料線及全域資料線之步驟。
如圖8所說明，每一說明之鰭式電晶體176之半導體部分可包括一自基底182延伸之鰭180。鰭180及基底182可由各種半導體材料(諸如單晶矽)製成。所說明之鰭180包括兩個側面184及186以及兩個邊緣188及190。在一些實施例中，側面186及184以及邊緣188及190可界定一大體長方體，其中邊緣188及190大體比側面184及186窄。所說明之鰭180包括一具有由大體U形空隙196隔開的兩個支柱(leg)192及194之遠端部分。如下文所解釋，支柱192及194可提供形成源極及汲極之材料。鰭180可包括不同摻雜部分198及200。在一些實施例中，上部摻雜部分198可以n+材料來摻雜，且下部摻雜部分200可以p-材料來摻雜。在所說明之實施例中，上部摻雜部分198不在大體U形空隙196之底部以下延伸。此使得可在兩支柱192及194之間形成一經由下部摻雜部分200的通道。如下文參看圖9所解釋，閘極可抵靠鰭180之側面184及186而安置，且自此等閘極發出之電磁場可建立電流202經由其自源極流至汲極的通道。
圖9說明電晶體176之陣列178的實例。所說明之電晶體176大體配置於行204中，且每一行204可包括安置於行204之兩側的閘極206及208。所說明之閘極206及208中之每一者可藉由閘極介電質210而與電晶體176之半導體部分隔開。電晶體之每一說明的行204可藉由行間介電質212而與電晶體之相鄰行204隔離，且行204中之每一電晶體176可藉由列間介電質214而與同一行204中之相鄰電晶體176隔離。在一些實施例中，大體U形空隙196可填充支柱間介電質216。
在一些實施例中，陣列178可以交叉點製程來製造。在此類型製程之一實例中，陣列178以形成大體正交線之一連串遮罩來圖案化。舉例而言，最初，空白基板可以摻雜劑場植入以形成上部摻雜之區域198及下部摻雜之區域200，且接著，列間介電質214及支柱間介電質216可以具有大體上在Y方向上延伸之線圖案的一或多個遮罩來圖案化。在一些實施例中，此等特徵214及216以亞微影解析度技術來圖案化，諸如，底切硬遮罩、回流光阻或以側壁間隔物使遮罩間距加倍。
接下來，陣列178之其他特徵可以具有大體在X方向上延伸之線的一或多個額外遮罩來圖案化。(交叉點陣列製程自遮罩之第一集合之線與第二集合之線之間的大體正交關係而得到其名稱)。在一些實施例中，鰭180可經蝕刻，且接著閘極206及208可沿鰭180之側面形成為側壁間隔物。行間介電質212接著可形成於側壁間隔物之間以隔離閘極206及208。在其他實施例中，行間介電質212可在閘極206及208之前形成。舉例而言，在X方向上延伸之溝槽可經蝕刻且以用於行間介電質212之材料來填充，且接著用於閘極206及208之溝槽可經蝕刻，藉此大體同時界定鰭180與行間介電質212之形狀兩者。在一些實施例中，鰭180、閘極206及208以及行間介電質212亦可以亞微影解析度技術來圖案化，且其中之一或多者可具有小於或大體等於微影解析度限制(例如，小於光微影解析度限制)之寬度。
在操作中，電晶體176之源極與汲極之間的電流202可藉由調變閘極206及208之電壓來控制。在一些實施例中，閘極206及208可彼此連接且可大體具有相同電壓，或在其他實施例中，閘極206及208可彼此無關地被控制且具有不同電壓。如下文所解釋，閘極206及208之該等對中之一些可形成控制線，且閘極206及208之其他對中之一些可形成子群選擇線。
如圖10所說明，資料線218可形成於陣列178上。在此實施例中，藉由沈積一大體導電材料及圖案化該大體導電材料以形成大體在Y方向上延伸的大體直且大體平行之線而形成資料線218。所說明之資料線218連接至電晶體176之汲極，其在此實施例中對應於支柱194。在其他實施例中，資料線218可連接至源極，且資料線218可並非為直的，例如，其可起伏以適應一具有不同圖案(諸如，六方格)之陣列。
在形成資料線218後，資料線218可以絕緣體來覆蓋且可形成電容器極板220，如圖11所說明。為清楚地展示電容器極板220，在資料線218上的絕緣體未展示於圖11中，但隨後圖示描繪此材料。所說明之電容器極板220包括一大體杯形遠端部分222及一大體圓柱形基底224。在此實施例中，電容器極板220包括繞中心軸226大體同心之特徵，但在其他實施例中，電容器極板220可具有不同形狀，例如，卵形或橢圓形。在某些實施例中，電容器極板220可為形成於電容器176下方的溝槽電容器之部分。電容器極板220可由大體導電材料(諸如，多晶矽)製成，且其可形成於犧牲材料中之大體圓形孔中。所說明電容器極板220中之每一者的基底224連接至電晶體176中之一者的源極，其在此實施例中與支柱192(圖9)相關。
接下來，電容器極板220可以電容器介電質來塗佈且可形成另一電容器極板228，如圖12所說明。在一些實施例中，電容器極板228可為一實質數目或實質上全部之電容器極板220所共用。電容器極板228可由導電材料(諸如，多晶矽)製成。在一些實施例中，電容器極板220及228可由相同材料製成，或其可由不同材料製成以促進在隨後步驟中選擇性移除電容器極板228之部分。圖12亦說明一安置於資料線218與電容器極板220及228之間的介電質230。
圖13說明可被切割經過或進入電容器極板228中的孔徑232。孔徑232可具有一實質上大於鰭180之寬度236的寬度234，例如，寬度234可比寬度236大兩倍或兩倍以上。在一些實施例中，在形成孔徑232之前，一介電質材料可形成於電容器極板228之上，且孔徑232可延伸穿過該介電質材料與電容器極板228兩者。亦應注意，在一些實施例中，蝕刻孔徑232之過程可消耗孔徑232中的電容器極板220之杯形部分222的一實質部分或全部。在一些實施例中，孔徑232可以一停止於介電質230上或中的蝕刻來形成，且該蝕刻可消耗杯形部分222，藉此暴露電容器極板220之基底224。在某些實施例中，並非所有說明之孔徑232可同時蝕刻。舉例而言，可首先蝕刻在偶數行或奇數行上方的孔徑232，且在現有孔徑232中形成接點及連接至此等接點之後，可形成其他說明之孔徑232。在一些實施例中，孔徑232可靠近局域資料線之長度的中間而安置，且局域資料線可被錯開。
接下來，如圖14所說明，接點238可形成於孔徑232之一些或全部中。接點238可由大體導電材料製成，且其可與安置於孔徑232中的電容器極板220之一部分接觸。在一些實施例中，在形成接點238之前，絕緣側壁間隔物可形成於孔徑232中，且接點238可包括各種襯墊材料，諸如氮化鈦或氮化鎢。在一些實施例中，接點238可與電晶體176之交替列建立電接觸，亦即，接點238可跳過電晶體276之列且與奇數列或偶數列接觸。所說明之接點238大體與電容器極板220對準且大體安置於電容器極板220中，但在其他實施例中，接點238可大於電容器極板220或與電容器極板220未對準同時仍與電容器極板220電接觸。在一些實施例中，接點238可與兩個或兩個以上相鄰電容器極板220(例如，耦接至在相同列及相鄰行204(圖9)上的電容器176之兩個電容器極板220)電接觸。
如圖15所說明，下部全域資料線240可形成於陣列178上。全域資料線240可由導電材料(例如，鈦、鎢、鋁或銅)製成，且其可與接點238電接觸。在一些實施例中，下部全域資料線240係由藉由物理氣相沈積(PVD)或電鍍而沈積之金屬層形成。下部全域資料線240可為大體上直的，大體上平行，且可大體上在Y方向上延伸。下部全域資料線240可具有一在X方向上大體上等於或大於鰭180之寬度244的寬度242。下部全域資料線240可彼此分開一大體上等於、大體上小於或大體上大於寬度242之距離246。在一些實施例中，下部全域資料線240可藉由一介電質層與電容器極板228隔離，圖15中未展示該介電質層以更好地說明陣列178之其他特徵。另外，在一些實施例中，下部全域資料線240之間及其上方的空間可以介電質材料來部分地或整個地填充。
接下來，接點248可形成於陣列178中，如圖16所說明。接點248可延伸至未由先前形成之接點238佔據的孔徑232中。在一些實施例中，可在形成全域資料線242之後形成此等孔徑232，結果可在安置於下部全域資料線240下方的介電質材料中形成一開口。其他或另外，可在形成接點248之前敞開孔徑232之上部孔徑。在一些實施例中，在形成接點248之前，介電質側壁間隔物形成於孔徑232中。接點248可在下部全域資料線240上方延伸且與敞開孔徑232中之電容器極板220電接觸。如同先前接點238，當前描述之接點248可大於電容器極板220或與電容器極板220未對準，且其可與兩個或兩個以上相鄰電容器極板220接觸。所說明之接點248(類似於先前描述之接點238)耦接至電容器極板220之交替列。
在其他實施例中，接點238及248可延伸至電晶體176之源極或汲極。在一些實施例中，可在接點238及248連接至的電晶體176上省略電容器極板220之全部或部分。在此等實施例中，接點238及248可延伸穿過介電質230。
如圖17至圖19所說明，上部全域資料線250可形成於陣列178上。上部全域資料線250可由與下部全域資料線240相同之材料製成，且其可以相同製程形成。在此實施例中，上部全域資料線250形成於與下部全域資料線240不同之金屬層中，且其為大體上直的，彼此大體上平行且大體上平行於下部全域資料線240。上部全域資料線250可經由接點248連接至電晶體176之交替列。舉例而言，下部全域資料線240可連接至偶數列，且上部全域資料線250可連接至奇數列，或下部全域資料線240可連接至奇數列，且上部全域資料線250可連接至偶數列。其他實施例可包括額外級全域資料線，例如，一些實施例可包括連接至每第三個電晶體176的全域資料線之三級，或連接至每第n個電晶體之n級，其中n等於5、6、7、8或一更大數目。
由於形成於不同金屬層中及連接至電晶體176之交替列，所以上部全域資料線250及下部全域資料線240可彼此間隔比局域資料線218(圖10)更遠。咸信此增加之間隔降低全域資料線240及250之寄生電容。然而，在其他實施例中，全域資料線可形成於相同金屬層中且可連接至電晶體176之每一列而非連接至電晶體176之交替列。
陣列178可以圖7所說明之方式而連接至一局域資料線選擇器168、感測放大器165及控制線驅動器170。舉例而言，全域資料線240及250可連接至感測放大器165，且連接至接點238或248之電晶體176之閘極206及208可連接至局域資料線選擇器168。在剩餘閘極206及208中，一些可連接至控制線驅動器170，且一些可保持浮動或接地以形成虛設電晶體176。
所說明之陣列178可經組態以相對迅速地與感測放大器165通信。全域資料線240及250可具有一比局域資料線218更小之寄生電容，且多個相對短的局域資料線218可連接至每一全域資料線240及250。在一些實施例中，電容器極板220與感測放大器165之間的路徑可具有一相對較低之寄生電容，且全域資料線之電壓可相對迅速地回應一至電容器極板220或來自電容器極板220之電流。此外，所說明之陣列可實現此而不顯著中斷電晶體176之圖案或電容器極板220之圖案，其當形成此等結構時可增加對準邊限並促進亞微影解析度製程之使用。
圖1、圖7及圖17所說明之實施例可包括於各種系統中。舉例而言，其可包括於圖20所說明的基於處理器之系統256中。如下文解釋，系統256可包括根據所呈現技術之實施例製造的各種電子裝置。系統256可為各種類型中之任一者，諸如，電腦、尋呼機、手機、個人管理器、控制電路等。在一典型基於處理器之系統中，一或多個處理器258(諸如微處理器)控制系統256中的系統功能及請求之處理。系統256之處理器258及其他子組件可包括根據所呈現技術之實施例製造的結構。舉例而言，處理器258可包括快取記憶體中之圖1、圖7及圖17所說明之實施例。
系統256通常包括一電源260。舉例而言，若系統256為一攜帶型系統，則電源260可包括燃料電池、永久電池、可替代電池及/或可充電電池。電源260亦可包括AC配接器，使得可將系統256插入至(例如)壁式電源插座中。電源260亦可包括一DC配接器，使得可將系統256插入至(例如)車輛點火器(vehicle cigarette lighter)中。
視系統256執行之功能而定，可將各種其他裝置耦接至處理器258。舉例而言，使用者介面262可耦接至處理器258。使用者介面262可包括(例如)按鈕、開關、鍵盤、光筆、滑鼠、數位化器及尖筆，及/或語音識別系統。顯示器264亦可耦接至處理器258。顯示器264可包括(例如)LCD、SED顯示器、CRT顯示器、DLP顯示器、電漿顯示器、OLED顯示器、LED及/或音訊顯示器。此外，RF子系統/基頻處理器266亦可耦接至處理器258。RF子系統/基頻處理器266可包括一耦接至RF接收器及RF傳輸器的天線。一或多個通信埠268亦可耦接至處理器258。通信埠268可經調適以(例如)耦接至一或多個周邊裝置270(諸如，數據機、印表機、電腦)或耦接至一網路(諸如，區域網路、遠端區域網路(remote area network)、企業內部網路或網際網路)。
處理器258通常藉由實施儲存於記憶體中之軟體程式來控制系統256。記憶體耦接至處理器258以儲存並促進各種程式之執行。舉例而言，處理器258可耦接至揮發性記憶體272，其可包括動態隨機存取記憶體(DRAM)及/或靜態隨機存取記憶體(SRAM)。揮發性記憶體272通常較大，使得其可動態地儲存所載入之應用程式及資料。揮發性記憶體272可根據本發明之實施例來組態。舉例而言，揮發性記憶體272可包括圖1、圖7及圖17所說明之實施例。
處理器258亦可耦接至非揮發性記憶體274。非揮發性記憶體274可包括一唯讀記憶體(ROM)(諸如EPROM)及/或結合揮發性記憶體272使用的快閃記憶體。ROM之尺寸通常經選擇以恰好大的足以儲存任何必須之作業系統、應用程式及固定資料。另外，非揮發性記憶體274可包括一大容量記憶體，諸如磁帶或磁碟機記憶體。在一些實施例中，大容量記憶體可儲存各種類型之軟體，諸如，作業系統或生產力套件(productivity suite)。作為另一實例，非揮發性記憶體274亦可包括根據所呈現技術之實施例製造的電子裝置。舉例而言，圖1、圖7及圖17所說明之實施例可包括具有一相變記憶體材料之儲存裝置。
圖21大體說明諸如揮發性記憶體272之記憶體子系統之一部分的方塊圖。記憶體控制器276通常經提供以促進存取揮發性記憶體272中之儲存裝置。記憶體控制器276可經由一或多個處理器(諸如，處理器258)、經由周邊裝置(諸如，周邊裝置270)及/或經由其他系統(未圖示)接收請求以存取儲存裝置。記憶體控制器276執行對於記憶體裝置之請求且協調至及來自記憶體裝置之資訊(包括組態資訊)的交換。
記憶體子系統可包括複數個槽278至292。每一槽278至292經組態以經由一或多個記憶體匯流排將一記憶體模組(諸如，雙列直插記憶體模組(DIMM))可操作地耦接至記憶體控制器276。每一DIMM通常包括諸如可儲存資料之動態隨機存取記憶體(DRAM)裝置之複數個記憶體裝置，如下文參看圖22較詳細地描述。如下文較詳細地描述，每一DIMM在模組之每一側上具有許多記憶體裝置。模組之每一側可被稱為"記憶體陣序(rank)"。因此，每一槽278至292經組態以接納一具有兩個記憶體陣序之單一DIMM。舉例而言，槽278經組態以接納一具有記憶體陣序278A及278B之DIMM，槽280經組態以接納一具有記憶體陣序280A及280B之DIMM，等等。在本實施例中，八個記憶體槽278至292中之每一者可支援一在每一記憶體陣序278A/B至292A/B上包含入個個別記憶體裝置的模組，如下文參看圖22所說明。
再次參看圖21，記憶體匯流排可包括一記憶體資料匯流排294以促進資料在DIMM上之每一記憶體裝置與記憶體控制器276之間的交換。記憶體資料匯流排294包含複數個單一位元資料匯流排(或傳輸線)，其各自自記憶體控制器276耦接至記憶體裝置。在揮發性記憶體272之一實施例中，記憶體資料匯流排294可包括64個個別資料匯流排。此外，記憶體資料匯流排294可包括至可用於ECC錯誤偵測及校正的每一記憶體陣序278A/B至292A/B之一或多個個別匯流排。如熟習此項技術者可瞭解，記憶體資料匯流排294之個別匯流排將視系統256之組態及能力而改變。
揮發性記憶體272亦包括一命令匯流排296，位址資訊(諸如，命令位址(CA)、列位址選擇(RAS#)、行位址選擇(CAS#)、寫入允許(WE#)、儲存器組(bank)位址(BA)、晶片選擇(CS#)、時脈允許(CKE)及晶粒上端接(on-die termination)(ODT))可(例如)在該命令匯流排296上傳遞以用於一對應請求。此外，命令匯流排296亦可用以促進啟動時的組態資訊之交換。如同記憶體資料匯流排294，命令匯流排296可包括複數個個別命令匯流排。在本實施例中，命令匯流排296可包括20個個別匯流排。如先前關於記憶體資料匯流排294所描述，各種實施例可視系統組態而實施以用於命令匯流排296。
圖22說明一可插入至記憶體槽278至292中之一者的記憶體模組298(諸如，DIMM)。在本圖中，記憶體模組298之一側被說明並被指示為記憶體陣序298A。如先前所論述，記憶體模組298可包括兩個記憶體陣序298A及298B。記憶體陣序298A包括複數個記憶體裝置302A至302H，諸如動態隨機存取記憶體(DRAM)裝置。記憶體模組298之第二相對側(298B，未圖示)亦包括許多記憶體裝置。記憶體模組298可包括一邊緣連接器300以促進將記憶體模組298機械耦接至記憶體槽278至292中之一者中。此外，邊緣連接器300提供一用於電耦接之機構以提供資料及控制信號自記憶體控制器276至記憶體裝置302A至302H(及第二記憶體陣序上之記憶體裝置)的交換。可根據各種標準使用圖22之實施例。舉例而言，記憶體模組298可用於一單一資料速率(SDR)、充分緩衝(FB)DIMM、雙資料速率(DDR)、雙資料速率2(DDR2)或雙資料速率3(DDR3)系統10。記憶體裝置302A至302H各自可包括圖1、圖7及圖17所說明實施例中之一者。
圖23描繪記憶體裝置302A至302H之一實施例的方塊圖。所說明之記憶體裝置302可包括記憶體陣列304、感測放大器306、行解碼器308、行位址鎖存器310、列驅動器312、列解碼器314、列位址鎖存器316及控制電路318。記憶體陣列304可包括圖1、圖7及圖17所說明實施例中之一者。
當存取記憶體單元時，控制電路可接收一命令以自目標記憶體位址讀取或寫入至目標記憶體位址。控制電路318接著可將目標位址轉換成一列位址及一行位址。在所說明之實施例中，列位址匯流排320將該列位址傳輸至列位址鎖存器316，且行位址匯流排322將行位址傳輸至行位址鎖存器310。在適當安定時間後，可藉由控制電路318來確證列位址選通(RAS)信號326(或其他控制時脈信號)，且列位址鎖存器316可鎖存經傳輸之列位址。類似地，控制電路318可確證一行位址選通324，且行位址鎖存器310可鎖存經傳輸之行位址。
一旦列位址及行位址被鎖存，列解碼器314便可判定記憶體陣列304之哪一列對應於鎖存之列位址，且列驅動器312可確證對於該選定列的一信號。在一些實施例中，此可需要確證對於選定控制線及選定子群選擇線的一信號。類似地，行解碼器308可判定記憶體陣列304之哪一行對應於鎖存之行位址，且感測放大器306可感測一在該選定行上之電壓或電流。為上文解釋之原因，記憶體陣列14可經由局域資料線與全域資料線兩者將資料相對迅速地傳輸至感測放大器306。
雖然本發明可易受各種修改及替代形式，但是藉由實例在圖式中已展示某些實施例且本文中已詳細描述該等某些實施例。然而，應理解本發明並不意欲限於所揭示之特定形式。相反，本發明將覆蓋屬於如由以下附加申請專利範圍所界定之本發明之精神及範疇的所有修改、均等物及替代形式。
110．．．記憶體裝置
112．．．局域資料線
112A．．．局域資料線
112A'．．．局域資料線
112A"．．．局域資料線
112B．．．局域資料線
112B"．．．局域資料線
112C．．．局域資料線
112C'．．．局域資料線
112C"．．．局域資料線
112D．．．局域資料線
112D'．．．局域資料線
112D"．．．局域資料線
114．．．全域資料線
114A．．．全域資料線
114B．．．全域資料線
114C．．．全域資料線
114D．．．全域資料線
116．．．記憶體陣列
118．．．控制線驅動器
120A．．．感測放大器
120B．．．感測放大器
120C．．．感測放大器
120D．．．感測放大器
122．．．局域數位線選擇器
124．．．記憶體單元
126．．．局域數位線存取裝置/LDL存取裝置
128．．．儲存裝置
130．．．存取裝置/鰭式場效電晶體
132．．．控制線
134．．．子群選擇線
136．．．陣列
138．．．電晶體/鰭式場效電晶體
140．．．源極/端子
142．．．汲極/端子
144．．．閘極線
146．．．局域資料線
148．．．虛設行/虛設列/虛設電晶體
150．．．LDL存取裝置/鰭式場效電晶體
152．．．存取裝置
154．．．儲存裝置
156．．．電容器極板
158．．．孔徑
160．．．接點
162．．．空間緩衝器
164．．．全域資料線
166．．．全域資料線/感測放大器
168．．．局域數位線選擇器
170．．．控制線驅動器/字線驅動器
172．．．子群選擇線
174．．．控制線
176．．．電晶體/鰭式電晶體/鰭式場效電晶體
178．．．陣列
180．．．鰭
182．．．基底
184．．．側面
186．．．側面
188．．．邊緣
190．．．邊緣
192．．．支柱
194．．．支柱
196．．．U形空隙
198．．．上部摻雜區域/上部摻雜部分
200．．．下部摻雜區域/下部摻雜部分
202．．．電流
204．．．行
206．．．閘極
208．．．閘極
210．．．閘極介電質
212．．．行間介電質
214．．．列間介電質
216．．．支柱間介電質
218．．．局域資料線
220．．．電容器極板
222．．．杯形遠端部分/杯形部分
224．．．圓柱形基底
226．．．中心軸
228．．．電容器極板
230．．．介電質
232．．．孔徑
234．．．孔徑之寬度
236．．．鰭之寬度
238．．．接點
240．．．全域資料線/下部全域資料線
242．．．寬度
244．．．寬度
246．．．距離
248．．．接點
250．．．全域資料線/上部全域資料線
252．．．寬度
254．．．寬度
256．．．基於處理器之系統/系統
258．．．處理器
260．．．電源
262．．．使用者介面
264．．．顯示器
266．．．RF子系統/基頻處理器
268．．．通信埠
270．．．周邊裝置
272．．．揮發性記憶體
274．．．非揮發性記憶體
276．．．記憶體控制器
278．．．槽
278A．．．記憶體陣序
278B．．．記憶體陣序
280．．．槽
280A．．．記憶體陣序
280B．．．記憶體陣序
282．．．槽
282A．．．記憶體陣序
282B．．．記憶體陣序
284．．．槽
284A．．．記憶體陣序
284B．．．記憶體陣序
286．．．槽
286A．．．記憶體陣序
286B．．．記憶體陣序
288．．．槽
288A．．．記憶體陣序
288B．．．記憶體陣序
290．．．槽
290A．．．記憶體陣序
290B．．．記憶體陣序
292．．．槽
292A．．．記憶體陣序
292B．．．記憶體陣序
294．．．記憶體資料匯流排
296．．．命令匯流排
298．．．記憶體模組
298A．．．記憶體陣序
300．．．邊緣連接器
302．．．記憶體裝置
302A．．．記憶體裝置
302B．．．記憶體裝置
302C．．．記憶體裝置
302D．．．記憶體裝置
302E．．．記憶體裝置
302F．．．記憶體裝置
302G．．．記憶體裝置
302H．．．記憶體裝置
304．．．記憶體陣列
306．．．感測放大器
308．．．行解碼器
310．．．行位址鎖存器
312．．．列驅動器
314．．．列解碼器
316．．．列位址鎖存器
318．．．控制電路
320．．．列位址匯流排
322．．．行位址匯流排
324．．．行位址選通
326．．．列位址選通(RAS)信號
圖1說明根據所呈現技術之一實施例的具有局域資料線及全域資料線之記憶體陣列；
圖2至圖7說明根據所呈現技術之一實施例的用於形成局域資料線及全域資料線的過程中之步驟；
圖8至圖19說明根據所呈現技術之一實施例的用於形成局域資料線及全域資料線的另一過程中之步驟；
圖20說明根據所呈現技術之一實施例的基於處理器之系統；
圖21說明根據所呈現技術之一實施例的記憶體子系統；
圖22說明根據所呈現技術之一實施例的記憶體模組；及
圖23說明根據所呈現技術之一實施例的記憶體裝置。
110．．．記憶體裝置
112A．．．局域資料線
112A'．．．局域資料線
112A"．．．局域資料線
112B．．．局域資料線
112B"．．．局域資料線
112C．．．局域資料線
112C'．．．局域資料線
112C"．．．局域資料線
112D．．．局域資料線
112D'．．．局域資料線
112D"．．．局域資料線
114A．．．全域資料線
114B．．．全域資料線
114C．．．全域資料線
114D．．．全域資料線
116．．．記憶體陣列
118．．．控制線驅動器
120A．．．感測放大器
120B．．．感測放大器
120C．．．感測放大器
120D．．．感測放大器
122．．．局域數位線選擇器
124．．．記憶體單元
126．．．局域數位線存取裝置/LDL存取裝置
128．．．儲存裝置
130．．．存取裝置
132．．．控制線
134．．．子群選擇線

Claims (25)

  1. 一種包括多個局域資料線以減少寄生電容之裝置，其包含：一鰭式場效電晶體(130、138、150、176)，其具有一第一端子(140/142)、一第二端子(140/142)及一或多個閘極(206/208)；一局域資料線(112、146、218)，其連接至該第一端子(140/142)；一電容器極板(156、220、228)之至少一部分，其連接至該第二端子(140/142)；及一全域資料線(114、240、250)，其藉由該電容器極板(156、220、228)連接至該局域資料線(112、146、218)。
  2. 如請求項1之裝置，其中該全域資料線(114、240、250)經由其他電容器極板(156、220、228)及其他鰭式場效電晶體(130、138、150、176)連接至複數個其他局域資料線(112、146、218)。
  3. 如請求項1之裝置，其中該第一端子(140/142)藉由一大體U形介電質體而與該第二端子(140/142)隔開。
  4. 如請求項1之裝置，其中該一或多個閘極(206/208)包含安置於該鰭式場效電晶體(130、138、150、176)之相對側面上的兩個閘極(206/208)。
  5. 如請求項1之裝置，其中該一或多個閘極(206/208)連接至一局域數位線選擇器(122、168)，該局域數位線選擇 器(122、168)經組態以確證對於該一或多個閘極(206/208)之一信號。
  6. 一種包括形成多個局域資料線以減少寄生電容之方法，其包含：形成電晶體(130、138、150、176)之一陣列；藉由連接複數個子群中之該等電晶體(130、138、150、176)與該等局域資料線(112、146、218)而自電晶體(130、138、150、176)之該陣列中的該等電晶體(130、138、150、176)形成電晶體(130、138、150、176)之該複數個子群；形成儲存裝置(128、154)之一陣列，其中儲存裝置(128、154)之該陣列中的每一儲存裝置(128、154)連接至電晶體(130、138、150、176)之該陣列中的一電晶體(130、138、150、176)；及形成複數個字線(132)，其中該複數個字線(132)之一共同字線(132)耦接至該複數個子群之一第一及一第二子群，其中該複數個字線(132)之一第二字線(132)並不耦接至該第一及該第二子群；藉由一電容器極板(156、220、228)將全域資料線(114、240、250)連接至該等局域資料線(112、146、218)之一第一局域資料線(112)，而將複數個全域資料線(114、240、250)中之每一全域資料線(114、240、250)連接至電晶體(130、138、150、176)之複數個子群，其中該全域資料線(114、240、250)之每一者連接至僅一分 享一共同字線(132)之子群。
  7. 如請求項6之方法，其中形成電晶體(130、138、150、176)之該陣列包含：形成電晶體(130、138、150、176)之一交叉點陣列。
  8. 如請求項6之方法，其中形成電晶體(130、138、150、176)之該陣列包含：形成多閘電晶體(130、138、150、176)。
  9. 如請求項6之方法，其中形成電晶體(130、138、150、176)之該陣列包含：形成大體安置於列及行中之鰭式場效電晶體(130、138、150、176)之一大體矩形格。
  10. 如請求項6之方法，其中形成儲存裝置(128、154)之一陣列包含：形成電容器極板(156、220、228)之一陣列。
  11. 如請求項10之方法，其中連接每一全域資料線(114、240、250)包含：在安置於電容器極板(156、220、228)之該陣列上方的另一電容器極板(156、220、228)中形成一孔徑(158、232)。
  12. 一種包括多個局域資料線以減少寄生電容之系統(256)，其包含：一記憶體裝置(110、302)，其包含：第一複數個記憶體單元(124)，其經由一第一局域導體(112、146、218)連接至一第一局域導體存取裝置(126)且連接至一第一組字線(132)，其中該第一局域導體存取裝置(126)亦連接至一第一儲存裝置(128、154)之一部分(156、220、228)，其中該部份係一電容器極板 (156、220、228)；第二複數個記憶體單元(124)，其經由一第二局域導體(112、146、218)連接至一第二局域導體存取裝置(126)且連接至與該第一組字線(132)分開之一第二組字線(132)，其中該第二局域導體存取裝置(126)亦連接至一第二儲存裝置(128、154)之一部分(156、220、228)，其中該部份係一電容器極板(156、220、228)；及一全域導體(114、240、250)，其經由該第一儲存裝置(128、154)之該部分(156、220、228)連接至該第一局域導體存取裝置(126)及一第一局域資料線(112)並經由該第二儲存裝置(128、154)之該部分(156、220、228)連接至該第二局域導體存取裝置(126)。
  13. 如請求項12之系統(256)，其中該第一複數個記憶體單元(124)中之每一記憶體單元(124)包含一存取裝置(130、138、150、176)及一儲存裝置(128、154)。
  14. 如請求項12之系統(256)，其中該第一複數個記憶體單元(124)中之每一記憶體單元(124)包含一電容器極板(156、220、228)或一用於一相變記憶體元件之電極。
  15. 如請求項12之系統(256)，其包含耦接至該記憶體裝置(110、302)之一處理器(258)。
  16. 如請求項15之系統(256)，其包含耦接至該處理器(258)之一硬碟機或一固態驅動器，其中該硬碟機或該固態驅動器儲存一作業系統(256)或一生產力套件。
  17. 一種包括形成多個局域資料線以減少寄生電容之方法， 其包含：形成電晶體(130、138、150、176)之一陣列，其中該陣列界定在一列方向上間隔的電晶體(130、138、150、176)之一圖案及在一行方向上間隔的電晶體(130、138、150、176)之一圖案，且其中在該列方向上間隔的電晶體(130、138、150、176)之該圖案具有小於五個電晶體(130、138、150、176)之一週期，且在該行方向上間隔的電晶體(130、138、150、176)之該圖案具有小於五個電晶體(130、138、150、176)之一週期；形成連接至該陣列中之電晶體(130、138、150、176)的複數個局域資料線(112、146、218)；形成複數個字線，其中該複數個字線之一共同字線耦接至多個電晶體之該陣列之一第一及一第二子群，其中該複數個字線之一第二字線並不耦接至該第一及該第二子群；及形成一藉由該陣列中之該等電晶體(130、138、150、176)中的電晶體(130、138、150、176)及關聯於該陣列中之該等電晶體(130、138、150、176)中的電晶體(130、138、150、176)之多個電容器極板(156、220、228)連接至該複數個局域資料線(112、146、218)的全域資料線(114、240、250)，其中在該列方向上間隔的電晶體(130、138、150、176)之該圖案及在該行方向上間隔的電晶體(130、138、150、176)之該圖案並不由該等全域資料線(114、240、250)與該等局域資料線(112、 146、218)之間的連接而中斷，其中每一全域資料線(114、240、250)連接至僅一分享一共同字線(132)之子群。
  18. 如請求項17之方法，其包含大體上同時形成一儲存裝置之一部分及介於該全域資料線(114、240、250)與該複數個局域資料線(112、146、218)中之一局域資料線(112、146、218)之間的一連接之一部分。
  19. 如請求項17之方法，其中形成電晶體(130、138、150、176)之該陣列包含：形成複數個雙閘場效電晶體(130、138、150、176)。
  20. 如請求項17之方法，其包含形成鄰近介於該全域資料線(114、240、250)與該複數個局域資料線(112、146、218)中的一局域資料線(112、146、218)之間的一連接而安置的複數個虛設電晶體(148)。
  21. 一種包括形成多個局域資料線以減少寄生電容之方法，其包含：接收一資料單元(124)之一位址；藉由確證對於一子群選擇線之一信號，而閉合介於一全域資料線(114、240、250)與連接至該資料單元(124)之一局域資料線(112、146、218)之間的一路徑，其中該全域資料線(114、240、250)藉由一電容器極板(156、220、228)連接至該局域資料線(112、146、218)；及自該資料單元(124)傳輸資料至該全域資料線(114、240、250)，其中傳輸該資料包含經由一鰭(180)式電晶 體(130、138、150、176)之一通道而傳輸該資料。
  22. 如請求項21之方法，其中閉合介於該全域資料線(114、240、250)與該局域資料線(112、146、218)之間的一路徑包含：基於該位址之一數元自複數個子群選擇線(134、172)中選擇該子群選擇線(134、172)。
  23. 如請求項22之方法，其中自該資料單元(124)傳輸資料包含：確證對於耦接至該資料單元(124)之一控制線之一信號，其中該控制線係基於未用以選擇該子群選擇線(134、172)的該位址之一部分而自複數個控制線(132、174)中選擇。
  24. 如請求項21之方法，其中該資料單元(124)包含一電容器極板(156、220、228)、一相變記憶體材料、一可程式化金屬化單元、一磁阻單元、一浮動閘電晶體(130、138、150、176)、一半導體-氧化物-氮化物-氧化物-半導體裝置、一鐵磁裝置、一電荷耦合裝置或一光電二極體。
  25. 如請求項21之方法，其中自該資料單元(124)傳輸資料包含：經由為該資料單元(124)之一存取裝置的另一電晶體(130、138、150、176)之另一通道傳輸該資料。
TW098104194A 2008-02-19 2009-02-10 包括局域資料線之系統及裝置及其使用，製造及操作之方法 TWI430278B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/033,768 US7742324B2 (en) 2008-02-19 2008-02-19 Systems and devices including local data lines and methods of using, making, and operating the same

Publications (2)

Publication Number Publication Date
TW200941493A TW200941493A (en) 2009-10-01
TWI430278B true TWI430278B (zh) 2014-03-11

Family

ID=40637049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104194A TWI430278B (zh) 2008-02-19 2009-02-10 包括局域資料線之系統及裝置及其使用，製造及操作之方法

Country Status (6)

Country Link
US (2) US7742324B2 (zh)
EP (1) EP2245659B1 (zh)
KR (1) KR101595585B1 (zh)
CN (1) CN101952957B (zh)
TW (1) TWI430278B (zh)
WO (1) WO2009108446A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372092B2 (en) * 2005-05-05 2008-05-13 Micron Technology, Inc. Memory cell, device, and system
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8143121B2 (en) * 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8288795B2 (en) * 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
USD637192S1 (en) 2010-10-18 2011-05-03 Apple Inc. Electronic device
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US8293602B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Method of fabricating a finFET having cross-hair cells
US8921899B2 (en) 2010-11-19 2014-12-30 Micron Technology, Inc. Double gated 4F2 dram CHC cell and methods of fabricating the same
US9553193B2 (en) 2010-11-19 2017-01-24 Micron Technology, Inc. Double gated fin transistors and methods of fabricating and operating the same
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN102881317B (zh) * 2011-07-13 2015-08-12 华邦电子股份有限公司 三维存储器阵列
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US8835990B2 (en) * 2011-08-12 2014-09-16 Winbond Electronics Corp. 3D memory array
US8929120B2 (en) 2012-08-29 2015-01-06 Micron Technology, Inc. Diode segmentation in memory
US9595533B2 (en) * 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US9196582B2 (en) * 2013-11-22 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Word line coupling prevention using 3D integrated circuit
US9627440B2 (en) 2014-05-22 2017-04-18 Micron Technology, Inc. Phase change memory apparatuses
KR20180130581A (ko) 2016-08-31 2018-12-07 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 어레이
KR102134532B1 (ko) 2016-08-31 2020-07-20 마이크론 테크놀로지, 인크 메모리 셀들 및 메모리 어레이들
EP3507830A4 (en) 2016-08-31 2020-04-01 Micron Technology, Inc. STORAGE CELLS AND STORAGE ARRAYS
WO2018044458A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Memory arrays
CN109196584B (zh) 2016-08-31 2022-07-19 美光科技公司 感测放大器构造
KR102171724B1 (ko) 2016-08-31 2020-10-30 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 어레이
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
CN110192280A (zh) * 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
US10424656B2 (en) 2017-05-18 2019-09-24 Micron Technology, Inc. FinFETs with deposited fin bodies
US10418085B2 (en) * 2017-07-20 2019-09-17 Micron Technology, Inc. Memory plate segmentation to reduce operating power
CN110753962A (zh) 2017-08-29 2020-02-04 美光科技公司 存储器电路
US10692887B2 (en) 2017-08-29 2020-06-23 Micron Technology, Inc. Methods used in forming an array of memory cells
US10790286B2 (en) * 2018-12-06 2020-09-29 Micron Technology, Inc. Apparatuses including 3D memory arrays, methods of forming the apparatuses, and related electronic systems
TWI723371B (zh) * 2019-04-03 2021-04-01 國立清華大學 微型探測器及缺陷量測方法
EP3971897A4 (en) 2020-06-19 2022-10-19 Changxin Memory Technologies, Inc. MEMORY AND SEMI-CONDUCTOR INTEGRATED CIRCUIT
CN113823342A (zh) * 2020-06-19 2021-12-21 长鑫存储技术(上海)有限公司 半导体集成电路以及存储器

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885861A (en) 1972-10-02 1975-05-27 Hughes Aircraft Co Liquid crystal digital reticle
US5196910A (en) 1987-04-24 1993-03-23 Hitachi, Ltd. Semiconductor memory device with recessed array region
US5160987A (en) 1989-10-26 1992-11-03 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
US5109256A (en) 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
KR930005234B1 (ko) 1990-09-13 1993-06-16 금성일렉트론주식회사 핀-스택구조의 셀 제조방법
US6791131B1 (en) 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5864181A (en) 1993-09-15 1999-01-26 Micron Technology, Inc. Bi-level digit line architecture for high density DRAMs
JPH07263576A (ja) 1994-03-25 1995-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3364549B2 (ja) * 1995-02-22 2003-01-08 三菱電機株式会社 半導体記憶装置
US6831322B2 (en) 1995-06-05 2004-12-14 Fujitsu Limited Semiconductor memory device and method for fabricating the same
JP3853406B2 (ja) 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
WO1997028532A1 (en) 1996-02-01 1997-08-07 Micron Technology, Inc. Digit line architecture for dynamic memory
US5688709A (en) 1996-02-14 1997-11-18 Lsi Logic Corporation Method for forming composite trench-fin capacitors for DRAMS
US5793033A (en) 1996-03-29 1998-08-11 Metanetics Corporation Portable data collection device with viewing assembly
US7064376B2 (en) 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US5821513A (en) 1996-06-26 1998-10-13 Telxon Corporation Shopping cart mounted portable data collection device with tethered dataform reader
TW347558B (en) 1996-07-10 1998-12-11 Fujitsu Ltd Semiconductor device with self-aligned contact and its manufacture
JP3941133B2 (ja) 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
JP3890647B2 (ja) * 1997-01-31 2007-03-07 ソニー株式会社 不揮発性半導体記憶装置
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5925918A (en) 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
JP3983858B2 (ja) * 1997-09-18 2007-09-26 富士通株式会社 半導体記憶装置
US6130551A (en) 1998-01-19 2000-10-10 Vantis Corporation Synthesis-friendly FPGA architecture with variable length and variable timing interconnect
US6097212A (en) 1997-10-09 2000-08-01 Lattice Semiconductor Corporation Variable grain architecture for FPGA integrated circuits
US6137128A (en) 1998-06-09 2000-10-24 International Business Machines Corporation Self-isolated and self-aligned 4F-square vertical fet-trench dram cells
US5858829A (en) 1998-06-29 1999-01-12 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines
US6963510B1 (en) * 1998-07-10 2005-11-08 Xilinx, Inc. Programmable capacitor and method of operating same
TW388125B (en) 1998-08-19 2000-04-21 Vanguard Int Semiconduct Corp Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas
DE19842704C2 (de) 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
TW380316B (en) 1998-10-15 2000-01-21 Worldwide Semiconductor Mfg Manufacturing method for fin-trench-structure capacitor of DRAM
US6100129A (en) 1998-11-09 2000-08-08 Worldwide Semiconductor Manufacturing Corporation Method for making fin-trench structured DRAM capacitor
US6426175B2 (en) 1999-02-22 2002-07-30 International Business Machines Corporation Fabrication of a high density long channel DRAM gate with or without a grooved gate
KR100325472B1 (ko) 1999-04-15 2002-03-04 박종섭 디램 메모리 셀의 제조 방법
JP4074051B2 (ja) 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
DE19946719A1 (de) 1999-09-29 2001-04-19 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
US6282113B1 (en) 1999-09-29 2001-08-28 International Business Machines Corporation Four F-squared gapless dual layer bitline DRAM array architecture
JP3457236B2 (ja) 1999-11-05 2003-10-14 茂徳科技股▲ふん▼有限公司 深いトレンチキャパシター蓄積電極の製造方法
WO2001061738A1 (en) 2000-02-15 2001-08-23 Steag Cvd Systems Ltd. Dram capacitor with ultra-thin nitride layer
JP3983960B2 (ja) 2000-07-14 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および半導体集積回路装置
KR100466689B1 (ko) 2000-08-28 2005-01-24 인터내셔널 비지네스 머신즈 코포레이션 콤팩트형 이중 포트 동적 랜덤 액세스 메모리 아키텍쳐 시스템 및 그 제조 방법
US6509226B1 (en) 2000-09-27 2003-01-21 International Business Machines Corporation Process for protecting array top oxide
US6967147B1 (en) 2000-11-16 2005-11-22 Infineon Technologies Ag Nitrogen implantation using a shadow effect to control gate oxide thickness in DRAM semiconductor
US6258659B1 (en) 2000-11-29 2001-07-10 International Business Machines Corporation Embedded vertical DRAM cells and dual workfunction logic gates
US6576944B2 (en) 2000-12-14 2003-06-10 Infineon Technologies Ag Self-aligned nitride pattern for improved process window
CA2340985A1 (en) 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
US6809368B2 (en) 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6865100B2 (en) 2002-08-12 2005-03-08 Micron Technology, Inc. 6F2 architecture ROM embedded DRAM
US6927462B2 (en) 2002-08-28 2005-08-09 Infineon Technologes Richmond, Lp Method of forming a gate contact in a semiconductor device
US6670682B1 (en) 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor
DE10248722A1 (de) 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE10302128B3 (de) 2003-01-21 2004-09-09 Infineon Technologies Ag Pufferverstärkeranordnung
US6845033B2 (en) 2003-03-05 2005-01-18 International Business Machines Corporation Structure and system-on-chip integration of a two-transistor and two-capacitor memory cell for trench technology
JP2004281782A (ja) 2003-03-17 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
US7233024B2 (en) * 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
US6794254B1 (en) 2003-05-15 2004-09-21 Taiwan Semiconductor Manufacturing Company Embedded dual-port DRAM process
US7099216B2 (en) 2003-09-05 2006-08-29 International Business Machines Corporation Single cycle read/write/writeback pipeline, full-wordline I/O DRAM architecture with enhanced write and single ended sensing
US6844591B1 (en) 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
DE10361695B3 (de) 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
US6998666B2 (en) 2004-01-09 2006-02-14 International Business Machines Corporation Nitrided STI liner oxide for reduced corner device impact on vertical device performance
DE102004006520B4 (de) 2004-02-10 2010-05-12 Qimonda Ag Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Trenchkondensatoren und Stegfeldeffekttransistoren (FinFET) sowie DRAM-Speicherzellenanordnung
DE102004021052B3 (de) 2004-04-29 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung von Trench-DRAM-Speicherzellen und Trench-DRAM-Speicherzellenfeld mit Stegfeldeffekttransistoren mit gekrümmtem Kanal (CFET)
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
JP2006054431A (ja) 2004-06-29 2006-02-23 Infineon Technologies Ag トランジスタ、メモリセルアレイ、および、トランジスタ製造方法
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7132333B2 (en) 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
DE102004043857B3 (de) 2004-09-10 2006-03-30 Infineon Technologies Ag DRAM-Zellenpaar und DRAM-Speicherzellenfeld mit Stack- und Trench-Speicherzellen sowie Verfahren zur Herstellung eines DRAM-Speicherzellenfeldes
DE102004043858A1 (de) 2004-09-10 2006-03-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
KR100585161B1 (ko) 2004-10-02 2006-05-30 삼성전자주식회사 다중채널 트랜지스터 소자 제조 방법 및 이에 의한 소자
KR100640641B1 (ko) * 2004-10-26 2006-10-31 삼성전자주식회사 적층된 메모리 셀을 구비하는 반도체 메모리 장치 및적층된 메모리 셀의 형성 방법
US7476920B2 (en) 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device
US7254074B2 (en) 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
US7316953B2 (en) 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a recessed gate with word lines
KR100608380B1 (ko) 2005-06-01 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 트랜지스터 및 그 제조방법
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7776715B2 (en) 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
US7151023B1 (en) 2005-08-01 2006-12-19 International Business Machines Corporation Metal gate MOSFET by full semiconductor metal alloy conversion
KR101168976B1 (ko) * 2005-08-18 2012-07-26 삼성전자주식회사 반도체 메모리 장치
US20070058468A1 (en) 2005-09-12 2007-03-15 Promos Technologies Pte.Ltd. Singapore Shielded bitline architecture for dynamic random access memory (DRAM) arrays
KR100653712B1 (ko) 2005-11-14 2006-12-05 삼성전자주식회사 핀펫에서 활성영역과 실질적으로 동일한 상면을 갖는소자분리막이 배치된 반도체 장치들 및 그 형성방법들
US7402856B2 (en) 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US8716772B2 (en) 2005-12-28 2014-05-06 Micron Technology, Inc. DRAM cell design with folded digitline sense amplifier
KR100734304B1 (ko) 2006-01-16 2007-07-02 삼성전자주식회사 트랜지스터의 제조방법
KR100720238B1 (ko) 2006-01-23 2007-05-23 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US20070176253A1 (en) * 2006-01-31 2007-08-02 Peng-Fei Wang Transistor, memory cell and method of manufacturing a transistor
TWI294640B (en) 2006-02-16 2008-03-11 Nanya Technology Corp Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
US7573108B2 (en) 2006-05-12 2009-08-11 Micron Technology, Inc Non-planar transistor and techniques for fabricating the same
KR100791070B1 (ko) * 2006-06-01 2008-01-02 삼성전자주식회사 반도체 메모리 장치
US8124483B2 (en) * 2007-06-07 2012-02-28 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US20090184357A1 (en) * 2008-01-18 2009-07-23 Qimonda Ag Soi based integrated circuit and method for manufacturing

Also Published As

Publication number Publication date
US7742324B2 (en) 2010-06-22
CN101952957B (zh) 2015-08-19
WO2009108446A1 (en) 2009-09-03
KR101595585B1 (ko) 2016-02-18
US20090207681A1 (en) 2009-08-20
US20100238697A1 (en) 2010-09-23
CN101952957A (zh) 2011-01-19
EP2245659B1 (en) 2020-06-17
TW200941493A (en) 2009-10-01
US8416610B2 (en) 2013-04-09
EP2245659A1 (en) 2010-11-03
KR20100122906A (ko) 2010-11-23

Similar Documents

Publication Publication Date Title
TWI430278B (zh) 包括局域資料線之系統及裝置及其使用，製造及操作之方法
US11264377B2 (en) Devices including control logic structures, and related methods
US10672432B2 (en) Semiconductor devices, and related control logic assemblies, electronic systems, and methods
US9165628B2 (en) Semiconductor memory device
US8199550B2 (en) Magnetic memory device
US8233310B2 (en) Resistance-change memory
TWI231598B (en) Semiconductor memory device with efficiently laid-out internal interconnection lines
US10964701B2 (en) Vertical shared gate thin-film transistor-based charge storage memory
US20220285350A1 (en) Memory device and method of manufacturing memory device
CN110366778B (zh) 薄膜晶体管嵌入式动态随机存取存储器
CN113078183B (zh) 可变电阻式存储装置及其制造方法
EP1349174A2 (en) Memory embedded logic integrated circuit mounting memory circuits having different performances on the same chip
US9524974B1 (en) Alternating sidewall assisted patterning
US7057224B2 (en) Semiconductor memory having an arrangement of memory cells
US20240038279A1 (en) Semiconductor memory device
JP2024044191A (ja) 不揮発性半導体記憶装置およびその製造方法
CN116761430A (zh) 存储器装置及其制造方法
WO2018063370A1 (en) Semiconductor chip manufacturing process for integrating logic circuitry, embedded dram and embedded non-volatile resistive random access memory (rram) on a same semiconductor die