TWI357092B - - Google Patents

Download PDF

Info

Publication number
TWI357092B
TWI357092B TW093121953A TW93121953A TWI357092B TW I357092 B TWI357092 B TW I357092B TW 093121953 A TW093121953 A TW 093121953A TW 93121953 A TW93121953 A TW 93121953A TW I357092 B TWI357092 B TW I357092B
Authority
TW
Taiwan
Prior art keywords
mask layer
pattern width
pattern
region
etching
Prior art date
Application number
TW093121953A
Other languages
English (en)
Other versions
TW200512791A (en
Inventor
Masato Kushibiki
Masayuki Sawataishi
Akitaka Shimizu
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200512791A publication Critical patent/TW200512791A/zh
Application granted granted Critical
Publication of TWI357092B publication Critical patent/TWI357092B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

1357092 ⑴ 九、發明說明 【發明所屬之技術領域】 本發明是關於蝕刻方法。 【先前技術】 一般而言，爲了製造半導體裝置，而在積層於半導體 晶圓（以下，稱爲「晶圓」）的薄膜上，進行用以形成所 期望之微細圖案的蝕刻處理。爲了形成微細的圖案亂，該 蝕刻處理乃採用光微影技術。具體而言，在首先在作爲蝕 刻對象的被蝕刻層上均勻地塗佈光蝕刻材，乾燥後，在該 光蝕刻膜上實施用以照射預定波長的光之曝光處理，轉印 微細電路圖案。 例如，當光蝕刻材爲正性時，光阻膜中被光照射的部 分可藉由顯像處理去除，而形成圖案化的遮罩層。繼之， 藉由使用該遮罩層作爲遮罩，蝕刻電漿蝕刻處理等，被蝕 刻層得以切削成所期望的圖案。 以往，曝光處理中，照射在光阻膜的光在光阻膜和基 底膜的界面進行亂反射時，光會到達光阻膜中本來無法感 光的區域，可能無法獲致所期望的圖案。尤其，隨著電路 圖案的微細化，近年來使用於曝光處理的光源亦短波長化 ，而從KrF準分子雷射（248nm)變成ArF準分子雷射（ 193nm)，此現象會產生很大的問題。於是，一般乃形成 在光阻膜下，配置得以吸收曝光之光的反射防止膜（ B.ottom Anti-Reflecting Coating : BARC)之膜構造。第】1 -5- (2) (2)1357092 圖係具備反射防止膜之習知半導體裝置10的膜構造及其製 造步驟的一例。 如該圖（a )所示，在晶圓]2上，形成有由氧化矽膜 構成的絕緣層由多晶矽構成的導體層16及由 TEOS( TetraEthyl OrthoSilicate (膜構成的硬式遮罩層18，並且 在該硬式遮罩層18上形成有反射防止膜20和光阻材所構成 的遮罩層22。 首先，使用曝光裝置及顯影裝置，將遮罩層22曝光/ 顯影，如該圖（b)所示，將遮罩層22成形爲預定的圖案 。繼之，使用圖案化的遮罩層22作爲遮罩，實施根據預定 處理氣體的電漿蝕刻，如該圖（c )所示，將反射防止膜 2 0選擇性地蝕刻去除。 接著，使用遮罩層22及反射防止膜20作爲遮罩，選 擇性地將硬式遮罩層]8蝕刻去除（未圖示）。以此方式， 蝕刻硬式遮罩層1 8後，實施以遮罩層22 (及反射防止膜） 的去除爲目的之灰化（ashing )處理。然後，使用硬式遮 罩層1 8作爲遮罩，將導體層1 6選擇性地加以蝕刻去除。其 後，經過數個步驟：完成半導體裝置10。 微影步驟中，轉印在遮罩層22之電路圖案的圖案密度 ’在晶圚整體不一定是一樣的。如第12圖所示，圖案化的 遮罩層12具有與鄰接圖案接近（圖案密度爲「密」）的第 ]區域reg]、和與鄰接圖案分離（圖案密度爲「疏）的第2 區域reg2。以此構成，當遮罩層22的圖案密度存有疏密差 時，使用各圖案化之遮罩層22作爲遮罩而進行蝕刻之反射 (3) (3)1357092 防止膜20的側壁形狀’在第1區域regl和第2區域reg2之 間可能會產生參差。該側壁形狀的參差，在進行電路的微 細化上是很大的障礙。然而，關於該問題，藉由下述專利 文獻1已記載的發明，即可獲得解決。 [專利文獻1]國際公開第03/007357號公報（pamphlet 【發明內容】 [發明所欲解決之課題] 然而，當遮罩層的圖案密度存有疏密差時，即使在光 微影步驟中，使用同一線寬度（圖案寬度）的光遮罩，將 遮罩層圖案化，圖案化之遮罩層的圖案寬度會有因圖案密 度而產生參差的可能性。 例如，如第12圖所示，會有屬於圖案密度爲「密」的 第1區域regl之遮罩層22— 1，被圖案化成圖案寬度L1， 相對於此，屬於圖案密度爲「疏」的第2區域regl之遮罩 層22 — 2，被圖案化成圖案寬度L2(<L1)之虞。亦即， 遮罩層22 — 1比起遮罩層22 — 2，被蝕刻的區域較廣。再者 ，與第12圖的形狀相反地，也會有遮罩層22 - 1比起遮罩 層22— 2，被蝕刻的區域較窄的情形。 如上所述，若使用圖案寬度不同的遮罩層22 — 1和遮 罩層22 — 2作爲遮罩，選擇性地蝕刻反射防止膜2 0，再者 ，對硬式遮罩層】8及其以下的層進行蝕刻處理的話，，電 (4) (4)1357092 路圖案的微小尺寸（Critical Dimension: CD)會產生參 差，欲使所製造的半導體裝置之性能在晶圓整體達到均勻 化極爲困難。 又，即使圖案化之遮罩層的圖案寬度沒有因圖案密度 而參差，其圖案寬度也有可能會偏離設計値。再者，最近 ，要求難以利用光微影技術實現之微細尺寸程度的圖案。 任一情況中，皆難以習知的技術配合設計値。 本發明係有鑑於此問題而開發者，其目的在於提供一 種蝕刻方法，係可一邊調整遮罩層的圖案寬度，一邊將被 遮罩層遮罩的被蝕刻層蝕刻成預定的圖案寬度之新穎且改 良的蝕刻方法。 [解決課題之手段]
爲了解決上述課題，根據本發明第彳觀點，係提供一 種蝕刻方法，其特徵爲具備下列步驟：令電漿反應生成物 沈積在預先圖案化的遮罩層側壁，以擴大上述遮罩層的圖 案寬度之第1步驟；和以圖案寬度擴大後的遮罩層作爲遮 罩，蝕刻被蝕刻層之第2步驟。根據該方法，即使預先圖 案化的遮罩層之圖案寬度對設計尺寸具有偏差，也可修正 該偏差。結果，被蝕刻層的圖案亦可如設計尺寸般地形成 。又’上述第2步驟中，係以一邊蝕刻上述遮罩層的側壁 以縮小上述遮罩層的圖案寬度，一邊蝕刻上述被蝕刻層爲 佳。第2步驟中’爲了縮小遮罩層的圖案寬度，可將圖案 寬度調整成各細微的尺寸。再者，第]步驟中，以使用CF (5) (5)1357092 系氣體' CHF系氣體或CH係氣體之任一者作爲處理氣體 爲佳。例如’若使用CHF3氣體作爲處理氣體，則第I步驟 中’可有效率地擴張遮罩層的圖案寬度。 【實施方式〕 以下’參照圖面，說明本發明較合適的實施型態。此 外’在本說明書及圖面中，實際上具有相同之功能構造的 構成要素，乃附以相同的符號，以省略重複說明。 (電漿處理裝置） 第1圖是表示平面型電漿處理裝置101的槪略構成，以 作爲本實施形態之電漿處理裝置的一例。 該電漿處理裝置101具有：由例如表面經陽極氧化處 理（防蝕鋁處理）之鋁所構成的處理室（處理容器）i 0 2 ’而該處理室102乃接地。在該處理室102內的底部，介由 陶瓷等絕緣板103，設有用以載置作爲被處理體的半導體 晶圓（以下，稱爲「晶圓」）W之載置支承台〗04 ^在該 載置支承台】〇4上設有構成下部電極的載置台（suscepi(U )丨〇5。該載置台105係與高通濾波器（HPF : high pass fi 1 ter ) 1 〇6連接。 載置台支承台1〇4的內部設有溫度調節媒介室107。溫 度調節媒介經由導入管1 〇 8導入溫度調節媒介室]0 7內循環 後’從排出管1 〇 9排出。藉由此種溫度調節媒介的循環， 可將載置台105調整成所期望的溫度。 1357092 其11 且1 \ly ， k 狀uc 板ch 圓 丨 形盤 凸夾 成電 形靜 成的 乃狀 部形 央同 中相 側致 上大 的W 5 10圓 台晶 } 置與 (6載有 設 上 。形成靜電夾盤】11在絕緣材之間介設電極112的構造。靜 電夾盤1 1 1得以從與電極1] 2連接的直流電源1 1 3，施加例 如2.5kV的直流電壓。因此，晶圓W可靜電吸附於靜電夾 盤 1 1 1。 絕緣板103、載置支承台1〇4、載置台105及靜電夾頭 1 1 1上，形成有用以將傳熱媒介（例如He氣體等背側氣體 體backside gas)供給至被處理體之晶圓W背面的氣體通 路1 1 4。熱經由該傳熱媒介在載置台1 〇 5和晶圓 W之間傳 遞，使晶圓W得以維持預定的溫度。 在載置台105的上端周緣部，配置有環狀的聚焦環（ focus ring) 115，以包圍載置於靜電夾盤11]上的晶圓 w 。該聚焦環（f 〇 c u s r i n g ) 1 1 5係由陶瓷或石英等絕緣性材 料或導電性材料構成。藉由配置聚焦環（focus ring) 115 ，得以提升蝕刻的均勻性。 此外，在載置台105的上方，與該載置台平行相對地 設有上部電極]2 1。該上部電極1 2 1係介著絕緣材1 2 2支承 於處理室]02的內部。上部電極12]係由：構成載置台1〇5 的相對面且具有多數排出孔123的電極板]24 ;和支承該電 極板]2 4的電極支承體]2 5所構成。電極板]2 4係由例如石 英構成，而電極支承體]25係由例如表面經防融|g處理的 銘等導電性材料構成。此外，載置台105與上部電極]21的 間隔可進行調節。 -10- (7) 在上述電極121之電極支承體〗25的中央，設有氣體導 入口 ]26。該氣體導入口】26連接有氣體供給管127。再者 ’該氣體供給管】27係經由閥]28及質量流量控制器]29， 坶處理氣體供給源1 3 0連接。 從該處理氣體供給源1 3 0，供給用以進行電漿蝕刻的 麵刻氣體。此外，第1圖中，雖僅顯示一組由氣體供給管 “7、閥128、質量流量控制器129及處理氣體供給源130構 唆的處理氣體供給系，然而，電漿處理裝置101乃具有複 數處理氣體供給系。可分別獨立進行例如CF4、CHF3 ' CH4、CH402 ' N2 ' Ar、He及Xe等處理氣體的流量控制 ’而供給至處理室]02內。 處理室102的底部連接有排氣管131，該排氣管131連 接有排氣裝置135。排氣裝置135具備渦輪分子泵等真空泵 ’而將處理室102內調整成預定的減壓環境（例如〇.67Pa 以下）。又，在處理室1 0的側壁設有閘閥（g a t e v a 1 v e ) U2。藉由開啓該閘閥]32，可將晶圓W搬入處理室102內 ’以及將晶圓W從處理室1 0 2內搬出。此外’晶圓W的搬 逡可使用例如晶圓輸送盒（wafer cassette)。 上部電極〗2 ]上連接有第1高頻電源1 4 0 ’其給電線上 介插有第]整合器]4]。又，上部電極121連接有低通濾波 器（LPF) 142。該第1高頻電源]40可輸出具有50至 150MHz範圍之頻率的電力。如上所述，藉由將高頻率的 電力施加至上部電極1 2 1，可在處理室1 內形成理想的解 離狀態且可形成高密度的電漿’與以往相比較’可進行低 -11 - (8) (8)1357092 壓條件下的電漿處理。第1高頻電源]4〇之輸出電力的頻率 係以50至80MHz爲佳，典型來說可調整成圖示之60MHz 或60MHz左右的頻率。 在作爲下部電極的載置台105上連接有第2高頻電源 150，在其給電線上介插有第2整合器151。該第2高頻電源 150可輸出具有數百kHz至數十MHz範圍之頻率的電力。 藉由將該範圍之頻率的電力施加至載置台105，可對作爲 被處理體的晶圓 W賦予適當的離子作用而不會造成破壞 。第2高頻電源150之輸出電力的頻率典型來說可調整成圖 示之13.56MHz或2MHz左右的頻率。 (被處理體的膜構造） 繼之，利用第1圖的電漿處理裝置101，佐以第2圖說 明實施蝕刻處理之被處理體的例子。 如第2圖所示，被處理體200係在晶圓2 02上具備依序 積層的絕緣層204、導體層206、硬式遮罩層（hard mask )208，而硬式遮罩層208上復具備由反射防止膜210和光 阻材構成的遮罩層2 1 2。 構成遮罩層2 1 2的光阻材係爲例如 ArF光（波長 193nm)感光型的構成，其厚度爲300nm。 當遮罩層212以ArF光等進行曝光時，反射防止膜2]0 具有得以抑制來自基底層之反射光的功能。因此，可進行 更微細的圖案化。此外，此處之反射防止膜210的膜厚爲 9 0 n m 〇 -12 - 1357092 Ο) 硬式遮罩層208係由例如 TEOS ( TetraEthyl Orth oSili cate )所構成，使用圖案化的遮罩層2] 2和反射 防止膜2〗0作爲遮罩，選擇性地蝕刻。位於下方的導體層 2 〇6係使用圖案化的硬式遮罩層2 08，選擇性地蝕刻。此外 ，此處之硬式遮罩層208的厚度爲50nm。 導體層206係由例如多晶矽所構成，其厚度爲]50nm 。再者’絕緣層2 0 4係由例如氧化矽膜所構成，其厚度爲 。例如，以被處理體200來製造電晶體時，導體層206 形成源極電極及汲極電極，.絕緣層2〇4形成閘極氧化膜》 具有上述之膜構造的被處理體200，在利用電漿處理 裝置101進行蝕刻處理前，會先進行光微影處理。該光微 影處理乃對遮罩層212實施，而在遮罩層21 2上形成例如線 與間隙圖案（line and space pattern)。 第3 (a)圖是表示實施光微影處理時之被處理體200 的縱剖面圖。如該圖（a)所示，圖案化的遮罩層212具有 :鄰接之圖案接近（圖案密度爲「密」）的第1區域regll ;和鄰接之圖案分離（圖案密度爲「疏」）的第2區域 r e g 1 2 c 在此，屬於第]區域r e g 1 1的遮罩層2 1 2 - 1係以1 :】的 線與間隙圖案（線寬度與間隙寬度爲1 : 1的圖案）形成， 屬於第2區域r e g 1 2的遮罩層2 1 2 — 2係以1 : 1 〇的線跑間隙 圖案（線寬度與間隙寬度爲1 : I 0的圖案）形成。 使用光微影技術，將遮罩層2】2圖案化時，會在光遮 罩的線寬度和遮罩層2 1 2的線寬度之間，產生尺寸_肖帛 -13- (10) (10)1357092
(Critical Dimensional shift : CD 偏移）。而且’該 CD 偏移的大小，可能會因轉印在遮罩層212的圖案密度而產 生參差。第3 (a)圖的例子中，屬於第2區域re gl2之遮罩 層212-2的圖案寬度L120，比屬於第1區域regll之遮罩 層212 - 1的圖案寬度L110窄。 位於遮罩層212下方的各層係依據該遮罩層212的圖案 進行蝕刻，故遮罩層212的圖案寬度因圖案密度而參差時 ，也會在電路圖案的微小尺寸（Critical Dimensional shift : CD)產生參差。又，極難使所製造的半導體裝置 之性能於晶圓整體達到均勻化。 根據本發明，即便使用光微影技術而圖案化的遮罩層 212之圖案寬度產生參差時，也可消除該參差，而在晶圓 整體形成均勻的電路。以下，說明關於本發明第1實施形 態的蝕刻方法。 < (第1實施形態） 本實施形態中，使用遮罩層2 1 2作爲遮罩，選擇性地 將其下方的反射防止膜（被蝕刻層）2 1 0施以電漿触刻。 該軸刻處置可分成加工條件不同的至少兩個步驟（Hi# 驟和第2步驟）來實施。 首先，第1步驟中，以事先在光微影步驟中被圖案化 的遮罩層2 1 2側壁，沈積反應生成物，並擴大各圖案寬 度之方式設定加工條件。而且，以不僅可擴大圖案寬度， 而且圖案寬度不同之屬於第]區域^£]]的遮罩層2]2 —]之 -14- (11) (11)1357092 圖案寬度L110、和屬於第2區域regI2的遮罩層212-2之 圖案寬度L1 20，在第1步驟結束時寬度可達到一致的方式 設定加工條件。以下係表示第1步驟之具體的設定條件例 。此外，該第1步驟中’藉由遮罩層212遮罩之作爲被蝕刻 層的反射防止膜2 1 0幾乎沒有被蝕刻。 處理氣體：CHF3 ('流量200sccm)
處理室內壓力：1 OmTorr 上部電極施加高頻壓力：200W 下部電極施加高頻壓力：100W He氣體壓力（中心/邊緣）；3/3Torr 處理室溫度（頂部/側壁（w a 11 ) /底部）：8 0 / 6 0 / 3 0°C 蝕刻時間：1 8 5 s e c 以上述之加工條件實施第1步驟時，如第3 ( b )圖所 示，屬於第1區域regll的遮罩層212-1之圖案寬度L1I0 增加到圖案寬度LI I 1，屬於第2區域reg]2的遮罩層2】2-2之圖案寬度L120’也增加到圖案寬度[121。然而，與 屬於第1區域r e g 1 1的遮罩層2 1 2 — 1相比較，附著於屬於第 2區域regl2的遮罩層212 — 2側壁之反應性生物量較多，其 圖案寬度的增加率也較大。結果，在初期狀態，圖案寬度 不同之屬於第1區域regll的遮罩層2】2 — 1之圖案寬度 L11 0、和屬於第2區域regI2的遮罩層212 — 2之圖案寬度 L】20’在第]步驟結束時分別形成圖案寬度L11]&圖案寬 度L12] ( = L]1]) ’兩者寬度—致。 -15- (12) (12)1357092 第4圖是表示蝕刻時間（第1步驟中，「沈積」時間） 和遮罩層21 2的圖案寬度之關係。該圖中，屬於第1區域 r eg 1]的遮罩層212-]之圖案寬度，係以四角記號標示， 屬於第2區域reg]2的遮罩層212_ 2之圖案寬度，係以圓圈 S己號標示。根據該圖得知，蝕刻時間經過]8 5 s e c時，屬於 遮罩層2]2~ 1的圖案寬度和屬於遮罩層212_2的圖案寬度 達到一致。關於該第]步驟的蝕刻時間（丨8 5 sec )可依據 例如下列方式來決定。 預先使用具有同樣膜構造的晶圓樣品，測定遮罩層的 圖案寬度（初期値）。繼之，在相同的條件下實施第〗步 驟，於適當的時間停止處理，測定此時之遮罩層的圖案寬 度。求得在此所測得之圖案寬度和初期値的差。然後，由 該圖案寬度和處理時間，算出第1步驟之遮罩層的圖案寬 度增加率（線的傾斜程度）。本實施形態中，屬於圖案密 度「密j的區域之遮罩層、和屬於圖案寬度「疏」的區域 之遮罩層，圖案寬度增加率不同，故經過某時間後遮罩層 的圖案寬度達到一致（線交差）。將該經過時間設爲第1 步驟的實施時間。本實施形態中爲「I 8 5 s e c」。此外，藉 由變更各種加工參數，可調整蝕刻時間（第]步驟的實施 時間）。 第5圖是表示測定屬於第]區域regl]的遮罩層212~] 之圖案寬度，和屬於第2區域regl2的遮罩層212— 2之圖案 寬度的結果。 在初期狀態，即光微影步驟結束時，屬於第]區i或 -16 - (13) (13)1357092 regll的遮罩層212-1之圖案寬度L11(mil9;lnm，相對 於此，屬於第2區域regl2的遮罩層212-2之圖案寬度L12 比較窄’爲]〇4.6nm。兩者的差爲—I4.5nm。 進行本實施形態之蝕刻方法的第I步驟時，屬於第1區 域regll的遮罩層212-1之圖案寬度L110變寬成134.6nm (L111) ’屬於第2區域regl2的遮罩層212— 2之圖案寬 度L120也變寬成134.8nm(L121)。此時，屬於第2區域 regl2的遮罩層212 - 2之圖案寬度的增加率，比屬於第1區 域regll的遮罩層212 - 1之圖案寬度的增加率大，所以兩 圖案寬度的差爲〇.2nm。因爲該差値很小，所以實際上可 以說屬於第1區域regll的遮罩層212 — 1之圖案寬度L111 、屬於第2區域re gl2的遮罩層212-2之圖案寬度LI21係 一致。 光微影步驟中，於光阻材所構成的遮罩層形成線與 間隙圖案時，線端（側壁部）沒有加工成完全的直線，其 上會產生微小的粗度（彎曲）。一般，此乃稱爲線邊緣粗 度（LER: Line Edge Roughness ) 。LER 很小，通常爲數 nm左右，但是，若欲繼續進行圖案的微細化的話，則無 法忽視此等級（order )。爲了製造更高性能的超微細半 導體裝置，必須減少LER。關於這方面，根據本實施形態 ，係於第〗步驟中擴大遮罩層212 —]和遮罩層212— 2的圖 案寬度，藉此線端的平坦化亦得以實現β 以此方式，於第]步驟結束時’不論圖案密度疏密與 否，遮罩層 212的圖案寬度都會一致’而且LER也減少 -17 - (14) (14)1357092 。繼之，在第2步驟中，使用圖案寬度一致的遮罩層2〗2作 爲遮罩’蝕刻反射防止膜2】〇。 第2步驟中，不僅將反射防止膜2】〇施以縱向蝕刻，亦 進行將第]步驟中加寬之遮罩層2]2的圖案寬度變窄的處理 。亦即，對遮罩層2 1 2的橫向蝕刻（所謂「修整（ tnmming )」）也—倂實施。該修整可依據第〗步驟結束 時的遮罩層212之圖案寬度來實施。例如，當第〗步驟中加 寬之遮罩層212的圖案寬度，比最後要求之半導體裝置的 電路圖案寬度更寬時’最好實施修整處理。本實施形態中 ’一倂實施對反射防止膜210的蝕刻處理和對遮罩層212的 修整處理。 第2步驟之加工條件的定’不僅要考慮對反射防止膜 2 1 0進行的蝕刻處理’也要考慮於第2步驟中對遮罩層2 ! 2 進行的修整處理。與上述第1步驟不同，以使屬於第^區域 regl]的遮罩層2】2 — 1之圖案寬度、和屬於第2區域regl2 的遮罩層212— 2之圖案寬度，以同等的速度變窄的方式設 定。以下’表示第2步驟之具體的設定條件例。 處理氣體：CF4 (流量40sccm ) + 〇2 (流量4〇sccm ) 處理室內壓力：20mT〇rr 上部電極施加高頻電力：600W 下部電極施加高頻電力：100W 過度触刻（over-etching) : 10% 此外’第2步驟中，檢測反射防止膜21〇之基底層（在 此爲硬式遮罩層2 0 8 )後’如上所述，進行]〇 %的過度蝕 -18- (15) (15)1357092 刻，結束蝕刻處理。 以上述加工條件實施第2步驟時，如第3 ( c )圖所示 屬於第1區域regll的遮罩層212 — 1之圖案寬度L111，縮 小成圖案寬度L112，屬於第2區域reg] 2的遮罩層212—2 之圖案寬度LI21也縮小成圖案寬度L122。而且，不論遮 罩層2 I 2的圖案密度疏密與否，其縮小率是固定的。結果 ’第2步驟結束時，圖案寬度L112和圖案寬度L122相等 〇 再者，於第2步驟中，使用圖案寬度L112的遮罩層 212 — 1和圖案寬度L122的遮罩層212-2作爲遮罩，蝕刻 反射防止膜210。因此，不論反射防止膜210的圖案寬度和 圖案密度爲何，都可在晶圓整體區域調整成均勻化。 在此，再參考第4圖和第5圖。如第4圖所示，於第1步 驟中暫時增加的圖案寬度，於第2步驟中，不論圖案密度 疏密與否，皆以一定的速度縮小。在遮罩層212-1 (及反 射防止膜210)的圖案寬度和遮罩層212— 2 (及反射防止 膜210)的圖案寬度一致的狀態下，結束第2步驟。 第5圖是表示第2步驟結束時屬於第】區域regl 1的遮罩 層212 —]之圖案寬度L1I2'和屬於第2區域regl2的遮罩 層2 1 2 — 2之圖案寬度L 1 22的測定結果。進行本實施形態 之蝕刻方法的第2步驟時，比起第1步驟結束時，屬於第1 區域regll的遮罩層212-1之圖案寬度變窄爲l〇4.7nm，屬 於第2區域reg]2的遮罩層2]2 — 2之圖案寬度也變窄爲 I〇4.lnm。兩圖案寬度的差爲一0.6nm。因爲該差値很小， (16) 1357092 所以實際上可以說屬於第]區域reg] 1的遮罩層2 案寬度L1I2、和屬於第2區域reg〗2的遮罩層2 案寬度L122係一致。 如上所述，根據第1實施形態的蝕刻方法，] ，遮罩層2〗2的圖案寬度暫時變寬，於第2步驟中 212縮小至預定的圖案寬度。尤其，於第1步驟中 罩層212之圖案密度的疏密，圖案寬度係以不同 張，於第1步驟結束時，不論圖案密度疏密與否 有的遮罩層212之圖案寬度皆相等的方式進行處 ，即使在初期狀態，因遮罩層2 1 2之圖案密度的 成遮罩層212之圖案寬度不同時，也可將作爲被 反射防止膜21 2的圖案寬度均勻地調整。 又，根據第1實施形態的蝕刻方法，即使在 遮罩層212之圖案寬度具有較大的CD偏移量時 第1步驟中將遮罩層2 1 2的圖案寬度暫時擴得比設 ，然後，於第2步驟使遮罩層212的圖案寬度符合 結果，可形成極微小的電路圖案，且該電路圖案 差亦可抑制成最小限度。 實際上，晶圓（被處理體）之遮罩層的圖案 少限於第3圖的兩種。一般來說，一個晶圓上存 罩層的圖案密度。根據本發明，對於存有許多不 遮罩層圖案密度的晶圓來說，亦可獲致與以上說 及效果相同的作用及效果。第6圖和第7圖是表示 後的實驗結果。 1 2 — 1之圖 1 2 — 2之圖 第1步驟中 ，遮罩層 ，依據遮 的速度擴 ，係以所 理。因此 疏密而造 蝕刻層之 初期狀態 ，也可於 計値更寬 設計値。 的尺寸誤 密度，很 有許多遮 同種類之 明之作用 確認該點 -20- (17) 1357092 第6圖是表示對具備多數之圖案密度 圖案 1·]’Ι·]·2，]:1·4， · ·. ’]: 2 〇 )的樣品晶圓，進行本實施形態之蝕亥! 時的CD變化（CD偏移）之測定結果。5 對同樣的樣品，進行本實施形態之蝕刻方 之CD偏移的測定結果。此外，該樣品中 隙圖案（線寬度與間隙寬度爲1 : 1的圖案 密j的圖案密度，1 : 20之線與間隙圖案 寬度爲1 : 20的圖案）的區域是最「疏」的 由第6圖之明示，第1步驟完成時，與 的區域相比較，屬於「疏」的區域之遮罩 張較多。例如，在線與間隙圖案1 : 1的區 案寬度相較於初期値增加約1 3 n m，相對】 圖案1 : 20的區域，遮罩層的圖案寬度相i 加約25nm。從該狀態施行第2步驟時，如 論圖案密度疏密與否，所有的區域中，遮 皆比初期値縮小約47nm。亦即，第2步驟 層的圖案寬度全部調整成大約相同値。 如上所述，根據本實施形態的蝕刻方 圓存有許多遮罩層的圖案密度區域時，也 遮罩層之圖案密度均勻化，一邊使用該遮 刻層。 本實施形態中，說明關於在遮罩層形 案的例子，然而，也可以在遮罩層形成有 區域（線與間隙 5，1 : ] 〇，1 ： J方法的第1步驟 乙’第7圖是表示 「法的第2步驟時 ，1 : 1之線與間 )的區域是最「 (線寬度與間隙 丨圖案密度 圖案密度「密」 層的圖案寬度擴 域，遮罩層的圖 玲此，線與間隙 較於初期値也增 第7圖所示，不 罩層的圖案寬度 結束時，各遮罩 法，即使一個晶 可一邊將所有的 罩層，蝕刻被蝕 成有線與間隙圖 接觸孔的圖案。 -21 - (18) (18)1357092 此時，例如於第1步驟中，藉由令電漿反應生成物沈積於 遮罩層之接觸孔圖案的內壁，復可在被蝕刻層形成直徑更 小的微細接觸孔。 (第2實施形態） 佐以圖面說明本發明之第2實施形態，在第1實施形態 中，於第3(a)圖的例子中，屬於第2區域regl2(圖案密 度爲「疏」的區域）的遮罩層212— 2之圖案寬度L120, 比屬於第1區域regl 1 (圖案密度爲「密」的區域）的遮罩 層212— 1之圖案寬度L110窄。對遮罩層212進行光微影處 理，將遮罩層施以圖案化時，也可能會產生相反的現象。 亦即，如第8 ( a )圖所示，屬於第2區域r e g 2 2 (圖案密度 爲「疏」的區域）的遮罩層212-2之圖案寬度L2 20，比 屬於第1區域reg21 (圖案密度爲「密」的區域）的遮罩層 212 —]之圖案寬度L210寬。 在此，第2實施形態中’說明使用光微影技術’在圖 案化的遮罩層212之圖案寬度，產生第8 (a)圖所示之參 差的情況下，亦可消除該參差’而在晶圓整體形成均勻的 電路之例子。 本實施形態中，與上述第]實施形態同樣地，使用遮 罩層212作爲遮罩，選擇性地將其下方的反射防止膜（被 蝕刻層）2 1 0施以電漿蝕刻。該蝕刻處置可分成加工條件 不同的至少兩個步驟（第]步驟和第2步驟）來實施。 首先，第]步驟中，進行將圖案化的遮罩層2 1 2朝橫向 -22- (19) (19)1357092 蝕刻的修整處理。以此方式，遮罩層212的各圖案寬度變 窄。而且，以不僅可將圖案寬度變窄，而且使圖案寬度不 同之屬於第1區域reg2]之遮罩層212-1的圖案寬度L210 、和屬於第2區域reg22之遮罩層212-2的圖案寬度L220 ，於第】步驟結束時達到一致的方式設定加工條件。以下 係表示第1步驟之具體的設定條件。此外，該第1步驟中， 被遮罩層212遮罩之作爲被蝕刻層的反射防止膜210幾乎沒 有被蝕刻。 處理氣體：〇2(流量70sccm) 處理室內壓力：lOmTorr 上部電極施加高頻壓力：200W 下部電極施加高頻壓力：0W He氣體壓力（中心/邊緣）；3/ 3Torr
處理室溫度（頂部/側壁（w a 11 ) /底部）：8 〇 / 6 〇 / 3 0 〇C 貪虫刻時間：35.6sec 以上述加工條件實施第1步驟時，如第8 ( b )圖所示 ’屬於第1區域reg2]的遮罩層212-1之圖案寬度L2】〇縮 小至圖案寬度L211 ’屬於桌2區域reg22的遮罩層212—2 之圖案寬度220’也縮小至圖案寬度L22]。然而，對屬於 第2區域reg22的遮罩層212— 2之修整量較多，其圖案寬度 的縮小率也較大。結果，在初期狀態圖案寬度不同之屬於 第1區域reg2l的遮罩層212-1之圖案寬度L210'和屬於 第2區域reg22的遮罩層2 ] 2 — 2之圖案寬度L22〇，在第】步 -23- (20) (20)1357092 驟結束時分別形成圖案寬度L21]及圖案寬度L221( = L21 1 )，兩者的寬度一致。 第9圖是表示蝕刻時間（第1步驟中，「修整」時間） 和遮罩層212的圖案寬度之關係。該圖中，屬於第I區域 reg21的遮罩層212- 1之圖案寬度，係以四角記號標示， 屬於第2區域reg22的遮罩層212 — 2之圖案寬度，係以圓圈 記號標示。根據該圖’得知蝕刻時間經過3 5.6 s e c時，屬 於遮罩層212 - 1的圖案寬度和屬於遮罩層212_2的圖案寬 度達到一致。關於該第1步驟的蝕刻時間（3 5 · 6 s e c )，可 依據與第]實施形態之第1步驟相同的方法來決定。 預先使用具有同樣膜構造的晶圓樣品，來測定遮罩層 的圖案寬度（初期値）。繼之，在相同的條件下實施第1 步驟，於適當的時間停止處理，測定此時之遮罩層的圖案 寬度。求得在此所測得之圖案寬度和初期値的差。由該圖 案寬度和處理時間，算出第1步驟之遮罩層的圖案寬度增 加率（線的傾斜程度）。本實施形態中，圖案密度屬於「 密」的區域之遮罩層、和圖案寬度屬於「疏」的區域之遮 罩層，圖案寬度縮小率不同，故經過某時間後遮罩層的圖 案寬度達到一致（線交差）。將該經過時間設爲第1步驟 的實施時間。本實施形態中爲「35.6 sec」。此外，藉由 變更各種加工參數，可調整蝕刻時間（第1步驟的實施時 間）。 第〗〇圖是表示測定屬於第1區域re g2 1的遮罩層21 2 — 1 之圖案寬度，和屬於第2區域reg22的遮罩層2]2—2之圖案 -24 - (21) (21)1357092 寬度的結果。 在初期狀態’即光微影步驟結束時，屬於第1區域 reg2 1的遮罩層212-】之圖案寬度L210爲〗l4.9nm，相對 於此’屬於第2區域re g2 2的遮罩層212— 2之圖案寬度 L220較寬’爲126.4nm。兩者的差爲l】.5nm。 進行本實施形態之蝕刻方法的第1步驟時，屬於第1區 域reg21的遮罩層212— 1之圖案寬度L210變窄成91.6nm( L211) ’屬於第2區域reg22的遮罩層212 — 2之圖案寬度 L220也變窄成93.0nm(L221)。此時，屬於第2區域 reg22的遮罩層212— 2之圖案寬度的縮小率，比屬於第1區 域reg21的遮罩層212 — 1之圖案寬度的縮小率還大，所以 兩圖案寬度的差爲l_4nm。因爲該差値很小，所以實際上 可以說屬於第1區域reg21的遮罩層212 -]之圖案寬度 L211'和屬於第2區域^§22的遮罩層212-2之圖案寬度 L221係一致。 藉此方式’於第1步驟結束時，不論圖案密度疏密與 否’遮罩餍212的圖案寬度都會—致^繼之的第2步驟中 ’使用圖案寬度—致的遮罩層2 1 2作爲遮罩，蝕刻反射防 止膜2 ] 0。 弟2步驟中’不僅將反射防止膜2] 0施以縱向蝕刻，亦 將第1步驟中變窄的遮罩層2]2圖案寬度進行再變窄的處理 對遮罩層212的修整（trimming)也一倂實施。 據第1步驟結束時的遮罩層2]2之圖案寬度來實 。候(J 3 ALt, A-/T* ®弟]步驟中變窄的遮罩層2 ] 2 6 圖案寬度， -25- (22) (22)1357092 比最後要求之半導體裝置的電路圖案寬度還寬時，最好實 施修整處理。本實施形態中’一倂實施對反射防止膜2】0 的蝕刻處理和對遮罩層2 1 2的修整處理。 第2步驟之加工條件的設定’不僅要考慮對反射防止 膜2 1 0的蝕刻處理，也需考慮到於第2步驟對遮罩層2 1 2進 行修整處理的情況。與上述第1步驟不同，係以屬於第1區 域reg21的遮罩層212 — 1之圖案寬度、和屬於第2區域 re g22的遮罩層212— 2之圖案寬度，以同等的速度變窄的 方式設定。以下，表示第2步驟之具體的設定條件例。 處理氣體：CF4(流量40sccm) + 〇2(流量40 seem ) 處理室內壓力：20mTorr 上部電極施加高頻電力：600W 下部電極施加高頻電力：100W 過度鈾刻（over-etching) : 10% 此外’第2步驟中，檢測反射防止膜210之基底層（在 此爲硬式遮罩層208)的露出後，如上所述，進行1〇%的 過度蝕刻，結束蝕刻處理。 以上述加工條件，實施第2步驟時，如第8 ( c )圖所 示’屬於第I區域reg21的遮罩層2 1 2 — 1之圖案寬度L2 1 1 ’縮小成圖案寬度L2I2，屬於第2區域reg22的遮罩層2]2 一 2之圖案寬度L22 1也縮小成圖案寬度L222。而且，不 論遮罩層212的圖案密度疏密與否，其縮小率是固定的。 結果’第2步驟結束時，圖案寬度L212和圖案寬度L222 相等。 -26- (23) (23)1357092 在此’再度參照第9圖和第10圖。如第9圖所示，在第 1步驟中縮小的圖案寬度，在第2步驟中不論圖案密度疏密 與否’皆以一定速度縮得更小。在遮罩層H2-】（及反射 防止膜210)的圖案寬度和遮罩層2]2_2(及反射防止膜 210)的圖案寬度達到—致的狀態下，結束第2步驟。 第1〇圖是表示第2步驟結束時屬於第1區域reg21的遮 罩層212 — 1之圖案寬度L212、和屬於第2區域reg22的遮 罩層212-2之圖案寬度L222的測定結果。進行本實施形 態之蝕刻方法的第2步驟時，比起第！步驟結束時，屬於第 1區域reg21的遮罩層2]2 — 1之圖案寬度再變窄成644nm， 屬於第2區域reg22的遮罩層212— 2之圖案寬度再變窄成 63.0nm。兩圖案寬度的差爲—i.4nrn。因爲該差値很小， 所以實際上可以說屬於第1區域reg2 1的遮罩層2 1 2 — 1之圖 案寬度L212、和屬於第2區域reg22的遮罩層212_2之圖 案寬度L222係一致。 如上所述’根據第2實施形態的蝕刻方法，於第1步驟 中’遮罩層212的圖案寬度變窄，於第2步驟中，遮罩層 2 12再度變窄至預定的圖案寬度。尤其，在第1步驟中，依 據遮罩層2]2之圖案密度的疏密，圖案寬度係以不同的速 度縮小’於第1步驟結束時，不論圖案密度疏密與否，所 有的遮罩層212之圖案寬度皆相等而實施處理。因此，即 使在初期狀態’因遮罩層2 1 2之圖案密度的疏密而造成遮 罩層2 ] 2的圖案寬度不同的情形，最後也可將作爲被蝕刻 層之反射防止膜2]2的圖案寬度均勻地調整。 -27- (24) (24)1357092 又，根據第2實施形態的蝕刻方法，即使在初期狀態 遮罩層212之圖案寬度具有較大的CD偏移量，亦可於實 施第1步驟及第2步驟，使遮罩層212的圖案寬度符合設計 値。結果，可形成極微小的電路圖案，且該電路圖案的尺 寸誤差亦可抑制爲最小限度。 —般來說，使用光微影技術，將遮罩層設爲寬度 10 Onm以下，且實施圖案化而沒有參差是難易度很高的處 理。今日，樣式所要求的圖案寬度達到光微影技術可負荷 的界限程度》這點可根據第2實施形態的蝕刻方法，亦可 以難以藉由光微影技術獲致的超微細CD (例如，70nm以 下），將遮罩層212及反射防止層2〗0施以圖案化。 此外，上述第2實施形態的第1步驟中，在沒有施加偏 壓電力的狀態，使用〇2氣體作爲處理氣體。施加偏壓電 力時’亦可使用匚？4氣體+ 02氣體，作爲第1步驟的處理 氣體，然而，僅使用〇2氣體時，（遮罩層之橫向削減量 )/(遮罩層之縱向削減量）的比得以變大，相對可減少 遮罩層的縱向削減量，所以是較理想的氣體。 以上’佐以附圖說明本發明合適的實施形態，然而， 本發明並不限定於該例子。同行者應瞭解，在專利申請範 圍記載的範疇內，可想到各種變化例或修正例應屬自明之 事，這些變化例或修正例當然屬於本發明的技術範圍。 例如，第1實施形態之蝕刻方法的說明中，記載在第] 步驟使用CHF3氣體作爲處理氣體，然而，本發明並不限 定於此，亦可使用其他的C H F系氣體' c F系氣體、C Η -28- (25) (25)1357092 系氣體等作爲處理氣體。亦即，亦可選擇令反應生成物沈 積於遮罩層側壁的其他處理氣體。以下，例舉可適用的處 理氣體。 上述CF系氣體，可例舉CF4 ' C2F4、C2F6、C3F6 ' c3F8、c4F6、C4F8 (環狀/直鏈狀）、C5F8 (環狀/直鏈 狀）、C5F10 。 上述 CHF系氣體，可例舉 CHF3、CH2F2 ' CH3F ' c2h2f4 、 C2H6F 。 上述CH系氣體，可例舉CH4、C2H6、C3H8' C2H4及 其他不飽和碳化氫氣體、c3h6。 上述第1及第2實施形態的第2步驟中，係使用 C F4氣 體和〇2氣體兩者作爲處理氣體，但是，亦可僅使用0?4氣 體。 例如在第2實施形態中，上述加工條件，即供給〇2氣 體作爲處理氣體，在下部電極施加高頻電力爲0W (沒有 偏壓電力）的狀態，進行第1步驟，其後，在第2步驟中， 供給c F 4氣體作爲處理氣體。此外，該第2步驟的加工條 件，除了處理氣體之外，其餘部分係與上述第2實施形態 的加工條件相同。此時，可均勻地調整上述最後形成的反 射防止膜2〗0之圖案寬度，而且，可減少蝕刻時遮罩層212 之縱向的削減量。又，可減少蝕刻後之遮罩層212的圖案 寬度和反射防止膜210的圖案寬度之差。 在此，檢驗第2步驟中使用CF4氣體作爲處理氣體時 的上述效果。如第13圖所示，以遮罩層2]2作爲遮罩，蝕 -29- (26) (26)1357092 刻反射防止膜2]0時，不僅遮罩層212的圖案寬度變窄，其 縱向也被削減。又，反射防止膜2 1 0的蝕刻速度比遮罩層 2 ]2快，故蝕刻結束時，會有反射防止膜210的圖案寬度窄 於遮罩層2 1 2的圖案寬度之傾向。此外，第1 3圖中，Η是 表示蝕刻時遮罩層2 ] 2的縱向削減量，I是表示蝕刻時遮 罩層2 1 2之圖案的橫向削減量。再者，J是表示蝕刻後遮 罩層212的圖案寬度，Κ是表示蝕刻後反射防止膜210的圖 案寬度。 根據發明者的實驗，例如在蝕刻處理時，使用0?4氣 體和〇2氣體作爲處理氣體，與上述實施形態的蝕刻方法 不同，僅利用一個步驟，進行反射防止膜2 1 0的蝕刻時， 蝕刻後之形狀的1 / Η比爲0.40、K/ J比爲0.69。另一方 面，第2實施形態的蝕刻方法中，第2步驟中使用 0?4氣體 作爲處理氣體時，1/Η比爲0.67、K/J比爲0.76。]/Η 比係遮罩層2 1 2之橫向切削量對縱向切削量的比例。此係 表示將遮罩層2〗2的圖案寬度以一定量變窄時，於縱方切 削多少程度，所以是測定遮罩層2 1 2之縱向切削量的標準 。又，K/ J比是遮罩層2 1 2的圖案寬度和反射防止膜2 ] 0 的圖案寬度之比，所以是測定兩者的圖案寬度差之標準。 由上述實驗得知，於第2步驟使用CF4氣體作爲處理 氣體時，1/H比從0.40大幅上升至0.67，且遮罩層212的 縱向切削量減少。此時，因爲可確保蝕刻時遮罩層的厚度 ，且遮罩層可充分發揮作爲被蝕刻膜的遮罩之功能，故可 提升蝕刻特性。 -30 - (27) (27)1357092 再者，由上述實驗得知’於第2步驟使用CF4氣體時 ’ K/J從0.69大幅上升至0.76，得以降低遮罩層212的圖 案寬度和反射防止膜2〗0的圖案寬度之差。此時，由於直 立於反射防止膜上的遮罩層圖案之穩定性得以提升，故可 防止遮罩層的圖案傾倒。 此外，上述例子中，於第2實施形態的第2步驟中，係 使用 CF4氣體作爲處理氣體，然而，第1實施形態的第2步 驟中，使用 CF4氣體時，亦可獲得同樣的效果。又，第I 實施形態中，使用CF4氣體時，該CF4氣體亦可作爲第1步 驟擴大遮罩層之圖案寬度時的處理氣體，亦可作爲第2 步驟中降低遮罩層的縱向切削量並減少遮罩層和反射防止 膜之圖案寬度的差時的處理氣體。使用 CF4氣體時，藉由 變更加工條件，得以自由地控制被蝕刻膜的蝕刻速度或圖 案寬度的尺寸。例如，在第1步驟中，降低處理容器內的 壓力，增加CF4氣體的流量，將用以生成電漿的高頻電力 提高時，因爲被蝕刻層的蝕刻速度會變小，電漿反應生成 物沈積，故可擴大遮罩層的圖案寬度。又，第2步驟中， 藉由適當地設定加工條件，可以施行蝕刻俾一邊抑制遮罩 層的圖案於縱向的減少，一邊抑制被蝕刻膜和遮罩層的圖 案寬度之減少量。 上述實施形態中，第1步驟的蝕刻係在預定設置的設 定時間進行，然而，在第1步驟的蝕刻中，監視遮罩層的 圖案寬度，當該圖案寬度到達目標尺寸時’即結束第】步 驟。 -31 - (28) (28)1357092 此時，例如可在電漿處理裝置101內，設置表面構造 測定裝置，而該表面構造測定裝置係可利用散射測量法（ Scatterometry )法，測定遮罩層的表面構造。進行第I步 驟的蝕刻時，持續地測定且監視遮罩層2 1 2之圖案密度較 「密」的第1區域、和圖案密度較「疏」的第2區域之圖案 寬度。當第1區域和第2區域的圖案寬度達到目標尺寸而一 致時，即結束第1步驟的蝕刻。藉此方式，可更確實地將 遮罩層212的圖案寬度均勻化。 [產業上利用之可能性] 本發明可應用於例如將處理氣體電漿化，而在被處理 體上進行蝕刻處理的蝕刻方法。 【圖式簡單說明】 第】圖是關於本發明實施形態之電漿處理裝置的槪略 構成圖。 第2圖是表示利用第]圖的電漿處理裝置，進行蝕刻處 理之被處理體的膜構造之槪略剖面圖。 第3圖是應用第1實施形態之蝕刻方法之被處理體的各 步驟之槪略剖面圖。 第4圖是表示進行該實施形態之蝕刻方法時的蝕刻時 間和圖案寬度的關係之曲線圖。 第5圖是表示藉由蝕刻該實施形態之蝕刻方法而變化 之圖案寬度的貫測結果圖。 -32 - (29) (29)1357092 第6圖是表示該實施形態之蝕刻方法的第】步驟，結$胃 的圖案密度和C D偏移的關係之曲線圖。 第7圖是表示該實施形態之蝕刻方法的第2步驟，結$胃 的圖案密度和C D偏移的關係之曲線圖。 第8圖是應用第2實施形態之触刻方法之被處理體的各 步驟之槪略剖面圖。 第9圖是表示進行該實施形態之蝕刻方法時的蝕刻時 間和圖案寬度的關係之曲線圖。 第1 〇圖是表示藉由進行該實施形態之蝕刻方法而變化 之圖案寬度的實測結果圖。 第11圖是應用一般的蝕刻方法之被處理體的各步驟之 槪略剖面圖。 第12圖是一般的光微影步驟中，圖案化的遮罩層之槪 略剖面圖。 第]3圖示表示蝕刻後之遮罩層和反射防止膜的形狀之 縱剖面說明圖。 【主要元件符號說明】 1 01 :電漿處理裝置 1 G2 :處理室 1 05 :載置台 1 2 1 :上部電極 14 〇 :第1高頻電源 14]:第]整合器 -33 - (30) 1357092
150:第2局頻電源 ]51 :第2整合器 2 0 0 :被處理體 2 02 :晶圓 2 0 4 :絕緣層 206 :導體層 208:硬式遮罩層 2 1 0 :反射防止膜 212 :遮罩層 r e g 1 1 :第1區域 regl2:第2區域
-34 -

Claims (1)

1357092
第093121953號專利申請案中文申請專利範圍修正本 民國100年 5月13曰修正 十、申請專利範圍 1· 一種蝕刻方法’其特徵爲具備下列步驟：令電漿反 應生成物沈積在預先圖案化的遮罩層側壁，以擴大上述遮 罩層的圖案寬度之第1步驟；和
以圖案寬度擴大的上述遮罩層作爲遮罩，蝕刻被蝕刻 層之第2步驟， 第1步驟前，預先圖案化之遮罩層的圖案寬度係不相 同，第1步驟後，係使遮罩層的圖案寬度形成一致。 2. 如申請專利範圍第1項之蝕刻方法，其中，上述第2 步驟中，係一邊蝕刻上述遮罩層的側壁以縮小上述遮罩層 的圖案寬度’ 一邊触刻上述被触刻層。
3. 如申請專利範圍第1或2項之餓刻方法，其中，上述 遮罩層具有各圖案靠近而配置較密的第1區域、和各圖案 分離而配置較疏的第2區域，而預先圖案化之上述遮罩層 的圖案寬度，在屬於上述第1區域的遮罩層和屬於上述第2 區域的遮罩層之間係不相同， 而上述第1步驟中’將屬於上述各區域之遮罩層的圖 案寬度擴大，以使屬於上述第1區域之遮罩層的圖案寬度 、和屬於上述第2區域之遮罩層的圖案寬度—致。 4. 如申請專利範圍第1項之鈾刻方法，其中，上述第1 步驟中’使用CF系氣體、CHF系氣體或CH係氣體之任 一者作爲處理氣體。 1357092 5. 如申請專利範圍第4項之蝕刻方法，其中，上述處 理氣體係CHF^ 6. —種蝕刻方法，其特徵爲具備下列步驟：蝕刻預先 圖案化.的遮罩層側壁，以將上述遮罩層的圖案寬度變窄之 第1步驟；和 一邊以圖案寬度變窄的上述遮罩層作爲遮罩，蝕刻該 遮罩層的側壁’以將上述遮罩層的圖案寬度再度變窄，一 |邊蝕刻被蝕刻層之第2步驟， 第1步驟前’預先圖案化之遮罩層的圖案寬度係不相 同，第1步驟後’係使遮罩層的圖案寬度形成一致。 7.如申請專利範圍第6項之蝕刻方法，其中，上述遮 罩層具有各圖案靠近而配置較密的第1區域、和各圖案分 離而配置較疏的第2區域，而預先圖案化之上述遮罩層的 圖案寬度’在屬於上述第1區域的遮罩層和屬於上述第2區 域的遮罩層之間係不相同，
而上述第1步驟中，將屬於上述各區域的遮罩層寬度 變窄，以使屬於上述第1區域之遮罩層的圖案寬度、和屬 於上述第2區域之遮罩層的圖案寬度一致。 8. 如申請專利範圍第6至7中任一項之蝕刻方法，其中 ，上述第1步驟中，使用〇2氣體作爲處理氣體。 9. 如申請專利範圍第6至7中任一項之蝕刻方法，其中 ，上述第1步驟中，沒有對載置具備上述遮罩靥及上述被 蝕刻層的被處理體之電極，施加電力。 1 〇 ·如申請專利範圍第1 ' 2、6 ' 7項中任之貪虫^ -2- 1357092
方法，其中，上述遮罩層係由光阻材所構成。 11.如申請專利範圍第10項之蝕刻方法，其中，上述 光阻材係對ArF感光。 1 2.如申請專利範圍第1、2、6、7項中任一項之餓刻 方法’其中，上述被蝕刻層係由反射防止膜構成。 1 3 ·如申請專利範圍第1 2項之蝕.刻方法，其中，上述 反射防止膜係由有機系材料構成。
1 4 ·如申請專利範圍第1、2、6、7項中任一項之鈾刻 方法’其中’上述第2步驟中，使用CF4和〇2氣體等兩種 氣體，作爲處理氣體。 1 5 .如申請專利範圍第1、2、6、7項中任一項之餓刻 方法’其中’上述第2步驟中，使用CF*氣體作爲處理氣 體。 16,如申請專利範圍第丨、2 ' 6、7項中任一項之餓刻 方法’其中’在上述遮罩層上形成有接觸孔的圖案。
1 7.如申請專利範圍第1、2、6、7項中任一項之0虫刻 方法’其中’上述第1步驟中，監視上述遮罩層的圖案寬 度’當該圖案寬度到達目標尺寸時，即結束該第1步驟。 -3-
TW093121953A 2003-09-29 2004-07-22 Etching method TW200512791A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003337373 2003-09-29
JP2004188013A JP4727171B2 (ja) 2003-09-29 2004-06-25 エッチング方法

Publications (2)

Publication Number Publication Date
TW200512791A TW200512791A (en) 2005-04-01
TWI357092B true TWI357092B (zh) 2012-01-21

Family

ID=34380387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093121953A TW200512791A (en) 2003-09-29 2004-07-22 Etching method

Country Status (5)

Country Link
US (1) US7256135B2 (zh)
JP (1) JP4727171B2 (zh)
KR (1) KR100619111B1 (zh)
CN (1) CN1300637C (zh)
TW (1) TW200512791A (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723238B2 (en) * 2004-06-16 2010-05-25 Tokyo Electron Limited Method for preventing striation at a sidewall of an opening of a resist during an etching process
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7465525B2 (en) * 2005-05-10 2008-12-16 Lam Research Corporation Reticle alignment and overlay for multiple reticle process
US7539969B2 (en) * 2005-05-10 2009-05-26 Lam Research Corporation Computer readable mask shrink control processor
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
US20070211402A1 (en) * 2006-03-08 2007-09-13 Tokyo Electron Limited Substrate processing apparatus, substrate attracting method, and storage medium
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
JP4861893B2 (ja) * 2006-07-28 2012-01-25 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
JP2008078582A (ja) * 2006-09-25 2008-04-03 Hitachi High-Technologies Corp プラズマエッチング方法
JP4912907B2 (ja) 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5065787B2 (ja) * 2007-07-27 2012-11-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
US7838426B2 (en) * 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming
US7998872B2 (en) * 2008-02-06 2011-08-16 Tokyo Electron Limited Method for etching a silicon-containing ARC layer to reduce roughness and CD
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
JP5027753B2 (ja) * 2008-07-30 2012-09-19 東京エレクトロン株式会社 基板処理制御方法及び記憶媒体
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US9601349B2 (en) * 2009-02-17 2017-03-21 Macronix International Co., Ltd. Etching method
JP5260356B2 (ja) 2009-03-05 2013-08-14 東京エレクトロン株式会社 基板処理方法
CN102117737B (zh) * 2009-12-30 2015-01-07 中国科学院微电子研究所 减小半导体器件中ler的方法及半导体器件
JP5634313B2 (ja) * 2011-03-29 2014-12-03 富士フイルム株式会社 レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP6355374B2 (ja) * 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6913569B2 (ja) * 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
US11227767B2 (en) 2018-05-03 2022-01-18 Tokyo Electron Limited Critical dimension trimming method designed to minimize line width roughness and line edge roughness
JP7278456B2 (ja) * 2018-07-27 2023-05-19 東京エレクトロン株式会社 プラズマ処理装置
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0368732B1 (en) * 1988-11-04 1995-06-28 Fujitsu Limited Process for forming resist mask pattern
JP3445886B2 (ja) * 1995-10-27 2003-09-08 松下電器産業株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP3316407B2 (ja) * 1997-02-26 2002-08-19 シャープ株式会社 半導体装置の製造方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP2000077386A (ja) * 1998-08-27 2000-03-14 Seiko Epson Corp パターン形成方法
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
JP2000183027A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体装置の製造方法
TW525260B (en) * 1999-08-02 2003-03-21 Taiwan Semiconductor Mfg Shallow trench isolation pull-back process
US6461969B1 (en) * 1999-11-22 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Multiple-step plasma etching process for silicon nitride
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
JP2002343780A (ja) * 2001-05-01 2002-11-29 Applied Materials Inc ガス導入装置、成膜装置、及び成膜方法
US7179752B2 (en) * 2001-07-10 2007-02-20 Tokyo Electron Limited Dry etching method
JP2003077900A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution

Also Published As

Publication number Publication date
KR20050031375A (ko) 2005-04-06
CN1300637C (zh) 2007-02-14
TW200512791A (en) 2005-04-01
US7256135B2 (en) 2007-08-14
CN1603959A (zh) 2005-04-06
JP4727171B2 (ja) 2011-07-20
JP2005129893A (ja) 2005-05-19
US20050070111A1 (en) 2005-03-31
KR100619111B1 (ko) 2006-09-04

Similar Documents

Publication Publication Date Title
TWI357092B (zh)
JP4133810B2 (ja) ドライエッチング方法
TWI450317B (zh) 光罩圖案之形成方法及半導體裝置之製造方法
TWI527117B (zh) 橫向修整硬遮罩的方法
KR0170557B1 (ko) 애싱과 에칭을 포함한 반도체장치의 제조방법
TW201937575A (zh) 半導體製程中之間隔物限定的直接圖案化方法
US7977242B2 (en) Double mask self-aligned double patterning technology (SADPT) process
US20070264830A1 (en) Pitch reduction
US7637269B1 (en) Low damage method for ashing a substrate using CO2/CO-based process
KR20050028781A (ko) 선택적 측벽 폴리머 증착에 의해 포토레지스트 트리밍공정의 임계크기 미세로딩을 제어하는 방법
US8158524B2 (en) Line width roughness control with arc layer open
WO2009026298A1 (en) Mask trimming
US7723238B2 (en) Method for preventing striation at a sidewall of an opening of a resist during an etching process
JP2014090192A (ja) 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
KR20090107055A (ko) 에칭 동안 라인 말단 단축의 감소 방법
JP2005251837A (ja) プラズマ処理方法及びプラズマ処理装置
JP2011049360A (ja) プラズマエッチング方法
JP4522892B2 (ja) 微細パターン形成方法
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP2005101289A (ja) プラズマアッシング方法
TW200913055A (en) Plasma etching method, plasma etching apparatus and storage medium
JP4722550B2 (ja) 半導体装置の製造方法
TW200532800A (en) Method for fabricating a hard mask polysilicon gate
TW202234140A (zh) 極紫外光(euv)光阻的圖案化顯影方法
JPH07169754A (ja) 半導体装置のエッチング損傷を減少させるための方法