JP2005251837A - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2005251837A
JP2005251837A JP2004057290A JP2004057290A JP2005251837A JP 2005251837 A JP2005251837 A JP 2005251837A JP 2004057290 A JP2004057290 A JP 2004057290A JP 2004057290 A JP2004057290 A JP 2004057290A JP 2005251837 A JP2005251837 A JP 2005251837A
Authority
JP
Japan
Prior art keywords
plasma processing
gas
frequency power
ashing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004057290A
Other languages
English (en)
Other versions
JP4312630B2 (ja
Inventor
Shigeru Tawara
慈 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004057290A priority Critical patent/JP4312630B2/ja
Priority to US11/067,706 priority patent/US20050230351A1/en
Priority to CNB200510051178XA priority patent/CN100375247C/zh
Publication of JP2005251837A publication Critical patent/JP2005251837A/ja
Application granted granted Critical
Publication of JP4312630B2 publication Critical patent/JP4312630B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の当該レジスト膜をプラズマを用いてアッシング除去する際に、従来に比べて有機系低誘電率膜に与えるダメージを軽減することのできるプラズマ処理方法及びプラズマ処理装置を提供する。【解決手段】プラズマ処理チャンバ１０２内の圧力を４Ｐａ以下とし、第１の高周波電源１４０から上部電極１２１に第１の周波数の高周波電力で印加電力が０．８１Ｗ／ｃｍ2 以下の電力を供給してＯ2 プラズマを生成し、第２の高周波電源１５０からサセプタ （下部電極）１０５に第１の周波数より低い第２の周波数を有する第２の高周波電力を印加して、自己バイアス電圧を生成する。
【選択図】図１

Description

本発明は、有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の前記レジスト膜をアッシング除去するプラズマ処理方法及びプラズマ処理装置に関する。
半導体装置の製造工程等では、配線パターン等の形成に、レジスト膜を用いたフォトリソグラフィー技術が用いられている。このようなレジスト膜を用いたフォトリソグラフィー技術では、レジスト膜をマスクとしてエッチング処理等を行い所望のパターンを形成した後、マスクとして使用したレジスト膜を除去する必要がある。このようなレジスト膜を除去する方法として、酸素プラズマを用いてレジスト膜をアッシングする方法が知られている（例えば、特許文献１）。また、酸素プラズマを用いたレジスト膜のアッシングにおいて、ＡｒやＨｅ等のガスを添加して使用する方法も知られている（例えば、特許文献２参照）。
また、例えば、有機ポリシロキサンからなるＬｏｗ−ｋ膜等の有機系低誘電率膜を使用した場合、酸素プラズマを用いてレジスト膜をアッシングすると、有機系低誘電率膜が酸素プラズマによってダメージを受け、誘電率が上昇してしまう。このため、プラズマ処理室内の圧力を、４．００Ｐａ〜２０．０Ｐａと低圧化して酸素プラズマを用いたアッシングを行うことにより、有機系低誘電率膜に加わるダメージを軽減する方法も提案されている（例えば、特許文献３参照。）。
特開２００３−１７４６９号公報（第３−５頁、第１−４図） 特開平６−４５２９２号公報（第２−３頁、第１図） 特開２００１−１１８８３０号公報（第２−５頁、第１−３図）
上記したとおり、従来では、プラズマ処理室内の圧力を、４．００Ｐａ〜２０．０Ｐａと低圧化して酸素プラズマを用いたアッシングを行うことにより、有機系低誘電率膜に加わるダメージを軽減している。
しかしながら、アッシングにより有機系低誘電率膜に加わるダメージを更に軽減し、誘電率の上昇を抑制することが求められている。
本発明は、このような課題に対処するためになされたもので、有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の当該レジスト膜をプラズマを用いてアッシング除去する際に、従来に比べて有機系低誘電率膜に与えるダメージを軽減することのできるプラズマ処理方法及びプラズマ処理装置を提供しようとするものである。
請求項１のプラズマ処理方法は、プラズマ処理室の内部の圧力が４Ｐａ以下の範囲において、少なくとも酸素を含む処理ガスを使用し、有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の前記レジスト膜をアッシング除去する方法であって、第１の周波数を有する第１の高周波電力を印加して、前記処理ガスのプラズマを生成する工程と、前記被アッシング基板が載置された電極に、前記第１の周波数より低い第２の周波数を有する第２の高周波電力を印加して、自己バイアス電圧を生成する工程とを有し、前記第１の高周波電力の印加電力が０．８１Ｗ／ｃｍ2 以下であることを特徴とする。
請求項２のプラズマ処理方法は、請求項１のプラズマ処理方法において、前記有機系低誘電率膜が、Ｓｉ，Ｏ，Ｃ，Ｈを有することを特徴とする。
請求項３のプラズマ処理方法は、請求項１又は２記載のプラズマ処理方法において、前記プラズマ処理室の内部に、前記被アッシング基板が載置された電極に対向して上部に上部電極が配置され、当該上部電極に前記第１の高周波電力を印加することを特徴とする。
請求項４のプラズマ処理方法は、請求項１〜３いずれか１項記載のプラズマ処理方法において、前記プラズマ処理室の内部の圧力が１．３Ｐａ以上であることを特徴とする。
請求項５のプラズマ処理方法は、請求項１〜４いずれか１項記載のプラズマ処理方法において、前記第２の高周波電力の印加電力が０．２８Ｗ／ｃｍ2 〜０．６６Ｗ／ｃｍ2 であることを特徴とする。
請求項６のプラズマ処理方法は、請求項１〜５いずれか１項記載のプラズマ処理方法において、前記処理ガスがＯ2 ガスであることを特徴とする。
請求項７のプラズマ処理方法は、請求項１〜５いずれか１項記載のプラズマ処理方法において、前記処理ガスがＯ2 ／Ａｒ混合ガスであり、Ｏ2 ／Ａｒ流量に対するＯ2 流量の比率が４０％以上であることを特徴とする。
請求項８のプラズマ処理方法は、請求項１〜５いずれか１項記載のプラズマ処理方法において、前記処理ガスがＯ2 ／Ｈｅ混合ガスであり、Ｏ2 ／Ｈｅ流量に対するＯ2 流量の比率が２５％以上であることを特徴とする。
請求項９のプラズマ処理装置は、有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の前記レジスト膜をアッシング除去するプラズマ処理装置であって、内部の圧力が４Ｐａ以下とされるプラズマ処理室と、前記プラズマ処理室内に、少なくとも酸素を含む処理ガスを供給する処理ガス供給機構と、前記プラズマ処理室内に設けられ、前記被アッシング基板が載置される電極と、第１の周波数を有し、電力が０．８１Ｗ／ｃｍ2 以下の高周波電力を印加して前記処理ガスのプラズマを生成する第１の高周波電力印加手段と、前記電極に第２の周波数を有する高周波電力を印加して自己バイアス電圧を生成する第２の高周波電力印加手段とを具備したことを特徴とする。
請求項１０のプラズマ処理装置は、請求項９記載のプラズマ処理装置において、前記プラズマ処理室の内部に、前記被アッシング基板が載置された電極に対向して上部に上部電極が配置され、当該上部電極に前記第１の高周波電力印加手段が高周波電力を印加することを特徴とする。
請求項１１のプラズマ処理装置は、請求項９又は１０記載のプラズマ処理装置において、前記プラズマ処理室の内部の圧力が１．３Ｐａ以上であることを特徴とする。
請求項１２のプラズマ処理装置は、請求項９〜１１いずれか１項記載のプラズマ処理装置において、前記第２の高周波電力印加手段が、０．２８Ｗ／ｃｍ2 〜０．６６Ｗ／ｃｍ2 の電力を印加するよう構成されたことを特徴とする。
請求項１３のプラズマ処理装置は、請求項９〜１２いずれか１項記載のプラズマ処理装置において、前記処理ガス供給機構がＯ2 ガスを供給するよう構成されたことを特徴とする。
請求項１４のプラズマ処理装置は、請求項９〜１２いずれか１項記載のプラズマ処理装置において、前記処理ガス供給機構が、Ｏ2 ／Ａｒ混合ガスでありＯ2 ／Ａｒ流量に対するＯ2 流量の比率が４０％以上であるガスを供給するよう構成されたことを特徴とする。
請求項１５のプラズマ処理装置は、請求項９〜１２いずれか１項記載のプラズマ処理装置において、前記処理ガス供給機構が、Ｏ2 ／Ｈｅ混合ガスでありＯ2 ／Ｈｅ流量に対するＯ2 流量の比率が２５％以上であるガスを供給するよう構成されたことを特徴とする。
本発明のプラズマ処理方法及びプラズマ処理装置によれば、有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の当該レジスト膜をプラズマを用いてアッシング除去する際に、従来に比べて有機系低誘電率膜に与えるダメージを軽減することができ、誘電率の上昇を抑制することができる。
以下、本発明を実施するための形態について説明する。
図１は、本発明の一実施形態に係るプラズマ処理装置の概略構成を示すものである。同図に示すように、プラズマ処理装置１０１は、略円筒状に形成されたプラズマ処理チャンバ（プラズマ処理室）１０２を具備している。このプラズマ処理チャンバ１０２は、例えば表面が陽極酸化処理（アルマイト処理）されたアルミニウムから構成されており、接地電位とされている。
プラズマ処理チャンバ１０２内の底部には、セラミックス等からなる絶縁板１０３を介して、サセプタ支持台１０４が配置され、このサセプタ支持台１０４上に、サセプタ１０５が配置されている。サセプタ１０５は、下部電極を兼ねたものであり、その上面に半導体ウエハＷが載置されるようになっている。このサセプタ１０５にはハイパスフィルタ （ＨＰＦ）１０６が接続されている。
サセプタ支持台１０４の内部には、温度調節媒体室１０７が設けられている。この温度調節媒体室１０７には、導入管１０８と排出管１０９が接続されている。そして、導入管１０８から温度調節媒体室１０７内に温度調節媒体が導入され、この温度調節媒体が温度調節媒体室１０７内を循環して排出管１０９から排出されることにより、サセプタ１０５を所望の温度に調整できるようになっている。
サセプタ１０５は、その上側中央部が凸状の円板状に形成され、その上に静電チャック１１０が設けられている。静電チャック１１０は、絶縁材１１１の間に電極１１２を配置した構造となっており、電極１１２には直流電源１１３が接続されている。この直流電源１１３から電極１１２に、例えば１．５ＫＶ程度の直流電圧が印加されることによって、半導体ウエハＷが静電チャック１１０上に静電吸着される。
絶縁板１０３、サセプタ支持台１０４、サセプタ１０５及び静電チャック１１０には、半導体ウエハＷの裏面に伝熱媒体（例えば、Ｈｅガス）を供給するためのガス通路１１４が形成されている。このガス通路１１４から供給される伝熱媒体を介してサセプタ１０５と半導体ウエハＷとの間の熱伝達がなされ、半導体ウエハＷが所定の温度に温度調節される。
サセプタ１０５の上端周縁部には、静電チャック１１０上に載置された半導体ウエハＷの周囲を囲むように、環状のフォーカスリング１１５が配置されている。このフォーカスリング１１５は、セラミックス若しくは石英等の絶縁性材料、又は導電性材料によって構成されている。
サセプタ１０５の上方には、サセプタ１０５と対向し、かつ平行に上部電極１２１が設けられている。この上部電極１２１は、絶縁材１２２を介してプラズマ処理チャンバ１０２の内部に支持されている。上部電極１２１は、サセプタ１０５との対向面を構成し多数の吐出孔１２３を有する電極板１２４と、この電極板１２４を支持する電極支持体１２５とから構成されている。電極板１２４は絶縁性材料又は導電性材料によって構成されている。本実施の形態では、電極板１２４はシリコンから構成されている。電極支持体１２５は、例えば表面が陽極酸化処理（アルマイト処理）されたアルミニウム等の導電性材料から構成されている。なお、サセプタ１０５と上部電極１２１との間隔は、調節可能とされている。
電極支持体１２５の中央には、ガス導入口１２６が設けられている。このガス導入口１２６には、ガス供給管１２７が接続されている。ガス供給管１２７は、バルブ１２８及びマスフローコントローラ１２９を介して、処理ガス供給器１３０に接続されている。
処理ガス供給器１３０からは、プラズマ処理のための所定の処理ガスが供給されるようになっている。なお、図１には、ガス供給管１２７、バルブ１２８、マスフローコントローラ１２９、処理ガス供給器１３０等からなる処理ガス供給系を１つのみ示してあるが、複数の処理ガス供給系が設けられている。これらの処理ガス供給系からは、例えばＯ2 ガス、Ａｒガス、Ｈｅガス等が夫々独立に流量制御されて、プラズマ処理チャンバ１０２内に供給される。
プラズマ処理チャンバ１０２の底部には、排気管１３１が接続され、この排気管１３１には、排気装置１３５が接続されている。排気装置１３５はターボ分子ポンプ等の真空ポンプを備えており、プラズマ処理チャンバ１０２内を所定の減圧雰囲気（例えば、０．６７Ｐａ以下）に設定可能とされている。
プラズマ処理チャンバ１０２の側壁部分には、ゲートバルブ１３２が設けられており、このゲートバルブ１３２を開けて、半導体ウエハＷのプラズマ処理チャンバ１０２内への搬入及び搬出を行えるようになっている。
上部電極１２１には、第１の高周波電源１４０が接続されており、その給電線には第１の整合器１４１が介挿されている。また、上部電極１２１には、ローパスフィルタ（ＬＰＦ）１４２が接続されている。この第１の高周波電源１４０は、プラズマ生成用の周波数の高い高周波電力、例えば周波数が５０〜１５０ＭＨｚの高周波電力を供給可能とされている。このように高い周波数の高周波電力を上部電極１２１に印加することにより、プラズマ処理チャンバ１０２の内部に好ましい解離状態でかつ高密度のプラズマを形成することができ、低圧条件下でのプラズマ処理が可能となる。第１の高周波電源１４０の周波数は、好ましくは５０〜１５０ＭＨｚの範囲であり、典型的には図示した６０ＭＨｚまたはその近傍の周波数が使用される。
下部電極としてのサセプタ１０５には、第２の高周波電源１５０が接続されており、その給電線には第２の整合器１５１が介挿されている。この第２の高周波電源１５０は、自己バイアス電圧を生成させるためのものであり、第１の高周波電源１４０より低い周波数、例えば、数百Ｈｚ〜十数ＭＨｚの高周波電力を供給可能とされている。このような範囲の周波数の電力をサセプタ１０５に印加することにより、半導体ウエハＷに対してダメージを与えることなく適切なイオン作用を与えることができる。第２の高周波電源１５０の周波数は、典型的には図示した２ＭＨｚまたは、３．２ＭＨｚ、１３．５６ＭＨｚ等が使用される。
上記構成のプラズマ処理装置１０１を用いて半導体ウエハＷのプラズマ処理を行う場合、まず、ゲートバルブ１３２を開けて、図示しない搬送装置等により、半導体ウエハＷを、プラズマ処理チャンバ１０２内に搬入し、サセプタ１０５上に載置する。次に、直流電源１１３から、静電チャック１１０の電極１１２に、例えば１．５ＫＶ程度の直流電圧を印加することにより、半導体ウエハＷを静電チャック１１０上に静電吸着する。
そして、搬送装置をプラズマ処理チャンバ１０２内から退避させ、ゲートバルブ１３２を閉じた後、排気装置１３５によって排気を行い、プラズマ処理チャンバ１０２内を所定の真空度（例えば４Ｐａ以下）に設定する。これとともに、処理ガス供給器１３０から、マスフローコントローラ１２９等を介して所定の処理ガス（例えば、Ｏ2 単ガス、Ｏ2 ／Ａｒ混合ガス、Ｏ2 ／Ｈｅ混合ガス）を所定流量でプラズマ処理チャンバ１０２内に導入し、第１の高周波電源１４０から、プラズマ生成用の周波数の高い（例えば６０ＭＨｚ）高周波電力を所定電力（例えば、５００Ｗ以下（０．８１Ｗ／ｃｍ2 以下））で上部電極１２１に印加することにより、処理ガスのプラズマを生成する。さらに、第２の高周波電源１５０から、自己バイアス電圧を生成させるための周波数の低い（例えば２ＭＨｚ）高周波電力を所定電力（例えば、１５０〜３５０Ｗ（０．２８Ｗ／ｃｍ2 〜０．６６Ｗ／ｃｍ2 ））で下部電極としてのサセプタ１０５に印加して、プラズマ中のイオンを半導体ウエハＷに引き込み、このイオンを作用させて、アッシング処理を行う。
そして、アッシング処理が終了すると、高周波電力の供給及び処理ガスの供給を停止し、上記したとは逆の手順で半導体ウエハＷをプラズマ処理チャンバ１０２内から搬出する。なお、上記のプラズマ処理装置１０１は、処理ガスを変更することにより、エッチング処理も行うことができ、エッチング処理とアッシング処理を連続して行うこともできる。このような場合、所謂２ステップアッシングを行い、１ステップ目に第２の高周波電源１５０からのバイアス電圧印加なしで、プラズマ処理チャンバ１０２内のクリーニングを行い、２ステップ目に第２の高周波電源１５０からバイアス電圧を印加してアッシングを行うことが好ましい。
次に、アッシングにより有機系低誘電率膜に加わるダメージの量的な評価方法について説明する。図２Ａ〜Ｄは、半導体ウエハＷの断面構成を拡大して模式的に示したもので、図２Ａに示すように、この半導体ウエハＷには有機系低誘電率膜（例えばPorous MSQ（Methyl-hydrogen-SilsesQuioxane））２０１、ＳｉＣＮ膜２０２、反射防止膜（ＢＡＲＣ）２０３、レジスト膜２０４が、下側からこの順で形成されている。また、レジスト膜２０４は、パターニングされている。なお、上記有機系低誘電率膜２０１としては、例えばAurora ULK（商品名）等を用いることができる。
まず、図２Ａの状態から、レジスト膜２０４をマスクとして、反射防止膜（ＢＡＲＣ）２０３、ＳｉＣＮ膜２０２、有機系低誘電率膜２０１を順次エッチングし、図２Ｂの状態とする。
この時、反射防止膜（ＢＡＲＣ）２０３は、例えばＣＦ4ガスのプラズマによってエッチングを行う。
また、ＳｉＣＮ膜２０２は、例えば、Ｃ4 Ｆ8 ／Ａｒ／Ｎ2の混合ガスのプラズマによってエッチングを行う。
さらに、有機系低誘電率膜２０１は、例えば、ＣＦ4 ／Ａｒの混合ガスのプラズマによってエッチングを行う。
次に、所定の条件で酸素プラズマを用いたアッシングを行い、レジスト膜２０４及び反射防止膜２０３を除去し、図２Ｃに示す状態とする。この時、有機系低誘電率膜２０１の露出面は、酸素プラズマに晒されるためダメージを受け、ＳｉＯ2 化している。
ここで、ＳｉＯ2 はフッ酸（ＨＦ）に可溶であり、有機系低誘電率膜はフッ酸に難溶であるという性質を有する。このため、上記の半導体ウエハＷをフッ酸処理すると、図２Ｄに示されるように、有機系低誘電率膜２０１のうちダメージを受けてＳｉＯ2 化している部分のみが除去される。なお、図２Ｄには図中点線でフッ酸処理する前の状態を示してある。
従って、上記のフッ酸処理前の線（溝）幅（図２Ｄに点線矢印で示す。）とフッ酸処理の後の線（溝）幅（図２Ｄに実線矢印で示す。）との差、或いは溝の深さの差を測定することにより、ダメージ層の厚さとして、ダメージを定量的に評価することができる。
そこで、図１に示したプラズマ処理装置を用い、プラズマ処理チャンバ１０２の内部圧力を０．６７Ｐａ（５ｍTorr），１．３３Ｐａ（１０ｍTorr），２．６６Ｐａ（２０ｍTorr）の範囲、上部電極１２１に印加する電力（上部電力）を２００Ｗ，５００Ｗ，１０００Ｗの範囲、下部電極としてのサセプタ１０５に印加する電力（下部電力）を１００Ｗ，２５０Ｗ，５００Ｗの範囲、処理ガスの総流量を６０ｓｃｃｍ，１２０ｓｃｃｍ，２００ｓｃｃｍの範囲、処理ガスの総流量に対するＯ2 の流量比（Ｏ2 レシオ）を２５％，５０％，７５％の範囲で夫々変化させ、前述した有機系低誘電率膜２０１の溝内の上側部分における減少量（トップＣＤ減少量）（ｎｍ）を実際に測定したところ、図３に示す結果か得られた。なお、アッシング処理時間は、半導体ウエハＷの中央部で５０％オーバーアッシング（レジスト膜２０４及び反射防止膜２０３がアッシング除去された後、更にそれまでのアッシング時間の５０％の時間アッシングを行う。）となるように設定した。また、温度については、上部温度／側壁温度／下部温度：６０℃／５０℃／４０℃である。
そして、図３の結果から、重回帰分析を行ったところ、縦軸を予測値、横軸を実測値とした図４のグラフのような結果が得られた。この結果の重相関係数は、０．９８８４６であり、検定統計量のｐ値は０．００００３２６であった。そして、この結果から、内部圧力、総流量、上部電力、下部電力、Ｏ2 レシオを変化させた場合の有機系低誘電率膜２０１の予測減少量を求めると、図５〜９のグラフに示す結果となった。
図５のグラフは、縦軸を予測される有機系低誘電率膜の減少量（ｎｍ）、横軸を圧力 （Ｐａ）としてこれらの関係を示したものである。このグラフに示されるように、２．６６Ｐａ以下の圧力範囲においては、圧力は有機系低誘電率膜の減少量に大きな影響を与えないことが分かる。
図６のグラフは、縦軸を予測される有機系低誘電率膜の減少量（ｎｍ）、横軸を上部電極１２１に印加する電力（Ｗ）、即ちプラズマを生成するための周波数の高い第１の高周波電力の印加電力としてこれらの関係を示したものである。このグラフに示されるように、第１の高周波電力は、低くした方が有機系低誘電率膜の減少量が小さくなり、５００Ｗ以下とすることが好ましい。なお、上部電極１２１の直径は２８０ｍｍあるので、１平方センチメートル当たりの電力に換算すると０．８１Ｗ／ｃｍ2 以下となる。
図７のグラフは、縦軸を予測される有機系低誘電率膜の減少量（ｎｍ）、横軸をサセプタ（下部電極）１０５に印加する電力（Ｗ）、即ち、周波数の低い第２の高周波電力の印加電力としてこれらの関係を示したものである。このグラフに示されるように、第２の高周波電力は、ある程度高くし、かつ、高くし過ぎない方が有機系低誘電率膜の減少量が小さくなり、１５０〜３５０Ｗ程度とすることが好ましい。この場合、上記と同様に１平方センチメートル当たりの電力に換算すると０．２８Ｗ／ｃｍ2 〜０．６６Ｗ／ｃｍ2 となる。
図８のグラフは、縦軸を予測される有機系低誘電率膜の減少量（ｎｍ）、横軸を処理ガスの総流量（ｓｃｃｍ）としてこれらの関係を示したものである。このグラフに示されるように、処理ガスの総流量が６０ｓｃｃｍ〜２００ｓｃｃｍの範囲においては、処理ガスの総流量は、有機系低誘電率膜の減少量に大きな影響を与えないことが分かる。
図９のグラフは、縦軸を予測される有機系低誘電率膜の減少量（ｎｍ）、横軸を処理ガスの総流量に対するＯ2 の流量比（Ｏ2 レシオ）としてこれらの関係を示したものである。このグラフに示されるように、Ｏ2 レシオはある程度高い方が有機系低誘電率膜の減少量が小さくなり、４０％以上とすることが好ましい。
図１０のグラフは、上記の予測結果を確認するための実験を行って実測した結果と予測値を示すもので、縦軸は溝内の上部における有機系低誘電率膜の減少量（トップＣＤ減少量）（ｎｍ）を示し、横軸は処理ガスの総流量に対するＡｒの流量比（Ａｒレシオ）を示している。なお、実測した際のアッシング条件は、圧力：１．３３Ｐａ（１０ｍTorr）、上部電極１２１の印加電力（上部電力）：２００Ｗ、下部電極としてのサセプタ１０５の印加電力（下部電力）：２５０Ｗ、処理ガスの総流量：２００ｓｃｃｍ、電極間距離：５５ｍｍ、上部温度／側壁温度／下部温度：６０℃／５０℃／４０℃、処理時間：半導体ウエハＷの中央部で５０％オーバーアッシングである。
同図に示されるとおり、予測値と実測値とは良く一致しており、上記の条件でＡｒレシオ６０％以下、つまり、Ｏ2 レシオ４０％以上でトップＣＤ減少量を２５ｎｍ以下程度に抑制することができた。
なお、上記のアッシング条件の評価では、プラズマ処理チャンバ１０２の内部圧力を０．６７Ｐａ（５ｍTorr）〜２．６６Ｐａ（２０ｍTorr）の範囲としたが、この範囲以上に圧力を上げた場合に有機系低誘電率膜の減少量がどのようになるか実測した。なお、圧力以外のアッシング条件は、上記の場合と同様とし、Ｏ2 レシオ７５％と１００％の場合について実測した。この結果、圧力が４．０Ｐａ（３０ｍTorr）までは、有機系低誘電率膜の減少量、例えばトップＣＤ減少量を２５ｎｍ以下（２１〜２４ｎｍ程度）に抑制することができた。これに対して、さらに圧力を上昇させ、例えば６．７Ｐａ（５０ｍTorr）とすると、トップＣＤ減少量が５０ｎｍ程度に増大した。したがって、プラズマ処理チャンバ１０２の内部圧力は４．０Ｐａ（３０ｍTorr）以下とすることが好ましい。
次に、アッシングによる肩落ち、つまり図２Ｃ，Ｄに示した溝の上側の縁部分の形状が直角でなく傾斜してしまうこと、について調査した結果を説明する。このような肩落ちは、通常酸素プラズマではアッシングされない部分が、スパッタにより削られることによって生じる。このため、ウエハ上に形成した熱酸化膜（Ｏｘ）のスパッタによる減少量と、肩落ちとの相関を調べたところ、図１１に示すように、熱酸化膜（Ｏｘ）の減少量の増加と、肩落ちの増加とは、明確な相関関係があることが分かった。なお、図１１において横軸は熱酸化膜（Ｏｘ）の減少量（ｎｍ）を示しており、その上部には、アッシングによる肩落ちを電子顕微鏡で観察した結果を模式的に示してある。同図に示すように、熱酸化膜（Ｏｘ）の減少量が増加するに従って、肩落ちも増加する。このため、アッシングによる熱酸化膜（Ｏｘ）の減少量を測定した。アッシング条件は、図３に示した各アッシング処理の場合と同様である。
これらのアッシングによる熱酸化膜（Ｏｘ）の減少量の実測結果から、重回帰分析を行ったところ、縦軸を予測値、横軸を実測値とした図１２のグラフのような結果が得られた。この結果の重相関係数は、０．９７８であり、検定統計量のｐ値は０．０００１１８であった。そして、この結果から、内部圧力、総流量、上部電力、下部電力、Ｏ2 レシオを変化させた場合のアッシングによる熱酸化膜（Ｏｘ）の減少量を求めると、図１３〜１７のグラフに示す結果となった。
図１３のグラフは、縦軸を予測されるアッシングによる熱酸化膜（Ｏｘ）の減少量（ｎｍ）、横軸を圧力（Ｐａ）としてこれらの関係を示したものである。このグラフに示されるように、圧力を低くすると熱酸化膜（Ｏｘ）の減少量が増大する。したがって、肩落ちの点からは、圧力を１．３３Ｐａ（１０ｍTorr）以上とすることが好ましい。したがって、前述した圧力範囲の結果を考慮してアッシングの際の圧力範囲は、１．３３Ｐａ（１０ｍTorr）以上４．０Ｐａ（３０ｍTorr）以下とすることが好ましい。
図１４のグラフは、縦軸を予測されるアッシングによる熱酸化膜（Ｏｘ）の減少量（ｎｍ）、横軸を上部電極１２１に印加する電力（上部電極印加電力）（Ｗ）、即ち、プラズマ生成用の周波数の高い第１の高周波電力の印加電力としてこれらの関係を示したものである。このグラフに示されるように、第１の高周波電力は、熱酸化膜（Ｏｘ）の減少量、つまり肩落ち量には大きな影響は与えない。
図１５のグラフは、縦軸を予測されるアッシングによる熱酸化膜（Ｏｘ）の減少量（ｎｍ）横軸をサセプタ（下部電極）１０５に印加する電力（下部電極印加電力）（Ｗ）、即ち、バイアス電圧用の周波数の低い第２の高周波電力の印加電力としてこれらの関係を示したものである。このグラフに示されるように、第２の高周波電力は、高くすると熱酸化膜（Ｏｘ）の減少量、つまり肩落ち量が増大する。このため、第２の高周波電力は、前述した印加電力の範囲も踏まえて、１５０〜３５０Ｗ（０．２８Ｗ／ｃｍ2 〜０．６６Ｗ／ｃｍ2 ）の範囲とすることが好ましい。
図１６のグラフは、縦軸を予測されるアッシングによる熱酸化膜（Ｏｘ）の減少量（ｎｍ）、横軸を処理ガスの総流量（ｓｃｃｍ）としてこれらの関係を示したものである。このグラフに示されるように、処理ガスの総流量が６０ｓｃｃｍ〜２００ｓｃｃｍの範囲においては、処理ガスの総流量は、熱酸化膜（Ｏｘ）の減少量、つまり肩落ち量に大きな影響を与えないことが分かる。
図１７のグラフは、縦軸を予測されるアッシングによる熱酸化膜（Ｏｘ）の減少量（ｎｍ）、横軸を処理ガスの総流量に対するＯ2 の流量比（Ｏ2 レシオ）としてこれらの関係を示したものである。このグラフに示されるように、Ｏ2 レシオは高い方が熱酸化膜（Ｏｘ）の減少量、つまり肩落ち量が減少する。したがって、肩落ち量の点からは、Ｏ2 レシオは、５０％以上とすることが好ましい。なお、肩落ち量の点からは、Ｏ2 レシオを１００％としてＡｒを含まないＯ2 単ガスを使用することが好ましい。しかしながら、低圧でＯ2 単ガスとすると放電が起き難くなる。このため、放電維持の点からはＡｒを添加することが好ましい。また、圧力が４．０Ｐａ（３０ｍTorr）未満の場合、プラズマが着火し難くなる。このため、例えば３秒程度の着火ステップとして、例えば圧力を４．０Ｐａ （３０ｍTorr）とし、この後、通常のアッシングステップとして、圧力を４．０Ｐａ（３０ｍTorr）未満の所定圧力に設定する方法、あるいは、着火ステップとして、一時的に上部電極印加電圧を増大させる方法等を採用することが好ましい。
次に、添加ガスの種類をＡｒからＨｅに換えて実験を行ったところ、Ｈｅを添加した場合も、上述したＡｒを添加した場合と略同様な結果を得ることができた。但し、Ｈｅの場合、Ｈｅをより多く添加し、Ｏ2 の流量比（Ｏ2 レシオ）を低くしても悪い影響がで難く、Ｏ2 レシオは２５％以上程度とすれば良い。これは、Ｈｅが軽く排気され易いためと考えられるが、例えば、アッシング処理の均一性を向上させるために、添加ガスを多く添加する必要がある場合等は、ＡｒよりもＨｅを添加することが好ましい。
なお、上記の実施形態では、上部電極１２１に、周波数の高い第１の高周波電力を印加し、サセプタ（下部電極）１０５に周波数の低い第２の高周波電力を印加する場合について説明したが、本発明はかかる場合に限定されるものではなく、例えば、下部電極に、周波数の高い第１の高周波電力と周波数の低い第２の高周波電力の双方を印加するよう構成しても良い。
また、所謂２ステップアッシングで、１ステップ目にバイアス電圧印加なしで、プラズマ処理室内のクリーニングを行い、２ステップ目にバイアス電圧を印加して被アッシング基板のアッシングを行う場合にも本発明を適用することができる。この場合、２ステップ目のアッシングに、本発明を適用することになる。
本発明の一実施形態に係るプラズマ処理装置の概略構成を模式的に示す図。 本発明の一実施形態に係るプラズマ処理方法の評価方法を説明するための図。 アッシング条件と評価結果を示す図。 重回帰分析の結果を示すグラフ。 有機系低誘電率膜の減少量と圧力との関係を示すグラフ。 有機系低誘電率膜の減少量と上部電力との関係を示すグラフ。 有機系低誘電率膜の減少量と下部電力との関係を示すグラフ。 有機系低誘電率膜の減少量と処理ガスの総流量との関係を示すグラフ。 有機系低誘電率膜の減少量とＯ2 レシオとの関係を示すグラフ。 トップＣＤ減少量の予測値と実測値を示すグラフ。 熱酸化膜（Ｏｘ）の減少量の増加と肩落ちの増加との相関関係を示す図。 重回帰分析の結果を示すグラフ。 熱酸化膜（Ｏｘ）の減少量と圧力との関係を示すグラフ。 熱酸化膜（Ｏｘ）の減少量と上部電力との関係を示すグラフ。 熱酸化膜（Ｏｘ）の減少量と下部電力との関係を示すグラフ。 熱酸化膜（Ｏｘ）の減少量と処理ガスの総流量との関係を示すグラフ。 熱酸化膜（Ｏｘ）の減少量とＯ2 レシオとの関係を示すグラフ。
符号の説明
１０１…プラズマ処理装置、１０２…プラズマ処理チャンバ（プラズマ処理室）、１０５…サセプタ（下部電極）、１２１…上部電極、１３０…処理ガス供給源、１４０…第１の高周波電源、１５０…第２の高周波電源。

Claims (15)

  1. プラズマ処理室の内部の圧力が４Ｐａ以下の範囲において、少なくとも酸素を含む処理ガスを使用し、有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の前記レジスト膜をアッシング除去する方法であって、
    第１の周波数を有する第１の高周波電力を印加して、前記処理ガスのプラズマを生成する工程と、
    前記被アッシング基板が載置された電極に、前記第１の周波数より低い第２の周波数を有する第２の高周波電力を印加して、自己バイアス電圧を生成する工程とを有し、
    前記第１の高周波電力の印加電力が０．８１Ｗ／ｃｍ2 以下であることを特徴とするプラズマ処理方法。
  2. 前記有機系低誘電率膜が、Ｓｉ，Ｏ，Ｃ，Ｈを有することを特徴とする請求項１記載のプラズマ処理方法。
  3. 前記プラズマ処理室の内部に、前記被アッシング基板が載置された電極に対向して上部に上部電極が配置され、当該上部電極に前記第１の高周波電力を印加することを特徴とする請求項１又は２記載のプラズマ処理方法。
  4. 前記プラズマ処理室の内部の圧力が１．３Ｐａ以上であることを特徴とする請求項１〜３いずれか１項記載のプラズマ処理方法。
  5. 前記第２の高周波電力の印加電力が０．２８Ｗ／ｃｍ2 〜０．６６Ｗ／ｃｍ2 であることを特徴とする請求項１〜４いずれか１項記載のプラズマ処理方法。
  6. 前記処理ガスがＯ2 ガスであることを特徴とする請求項１〜５いずれか１項記載のプラズマ処理方法。
  7. 前記処理ガスがＯ2 ／Ａｒ混合ガスであり、Ｏ2 ／Ａｒ流量に対するＯ2 流量の比率が４０％以上であることを特徴とする請求項１〜５いずれか１項記載のプラズマ処理方法。
  8. 前記処理ガスがＯ2 ／Ｈｅ混合ガスであり、Ｏ2 ／Ｈｅ流量に対するＯ2 流量の比率が２５％以上であることを特徴とする請求項１〜５いずれか１項記載のプラズマ処理方法。
  9. 有機系低誘電率膜及びレジスト膜が形成された被アッシング基板の前記レジスト膜をアッシング除去するプラズマ処理装置であって、
    内部の圧力が４Ｐａ以下とされるプラズマ処理室と、
    前記プラズマ処理室内に、少なくとも酸素を含む処理ガスを供給する処理ガス供給機構と、
    前記プラズマ処理室内に設けられ、前記被アッシング基板が載置される電極と、
    第１の周波数を有し、電力が０．８１Ｗ／ｃｍ2 以下の高周波電力を印加して前記処理ガスのプラズマを生成する第１の高周波電力印加手段と、
    前記電極に第２の周波数を有する高周波電力を印加して自己バイアス電圧を生成する第２の高周波電力印加手段と
    を具備したことを特徴とするプラズマ処理装置。
  10. 前記プラズマ処理室の内部に、前記被アッシング基板が載置された電極に対向して上部に上部電極が配置され、当該上部電極に前記第１の高周波電力印加手段が高周波電力を印加することを特徴とする請求項９記載のプラズマ処理装置。
  11. 前記プラズマ処理室の内部の圧力が１．３Ｐａ以上であることを特徴とする請求項９又は１０記載のプラズマ処理装置。
  12. 前記第２の高周波電力印加手段が、０．２８Ｗ／ｃｍ2 〜０．６６Ｗ／ｃｍ2 の電力を印加するよう構成されたことを特徴とする請求項９〜１１いずれか１項記載のプラズマ処理装置。
  13. 前記処理ガス供給機構がＯ2 ガスを供給するよう構成されたことを特徴とする請求項９〜１２いずれか１項記載のプラズマ処理装置。
  14. 前記処理ガス供給機構が、Ｏ2 ／Ａｒ混合ガスでありＯ2 ／Ａｒ流量に対するＯ2 流量の比率が４０％以上であるガスを供給するよう構成されたことを特徴とする請求項９〜１２いずれか１項記載のプラズマ処理装置。
  15. 前記処理ガス供給機構が、Ｏ2 ／Ｈｅ混合ガスでありＯ2 ／Ｈｅ流量に対するＯ2 流量の比率が２５％以上であるガスを供給するよう構成されたことを特徴とする請求項９〜１２いずれか１項記載のプラズマ処理装置。
JP2004057290A 2004-03-02 2004-03-02 プラズマ処理方法及びプラズマ処理装置 Expired - Fee Related JP4312630B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004057290A JP4312630B2 (ja) 2004-03-02 2004-03-02 プラズマ処理方法及びプラズマ処理装置
US11/067,706 US20050230351A1 (en) 2004-03-02 2005-03-01 Plasma processing method and apparatus
CNB200510051178XA CN100375247C (zh) 2004-03-02 2005-03-02 等离子体处理方法和等离子体处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004057290A JP4312630B2 (ja) 2004-03-02 2004-03-02 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2005251837A true JP2005251837A (ja) 2005-09-15
JP4312630B2 JP4312630B2 (ja) 2009-08-12

Family

ID=35032060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004057290A Expired - Fee Related JP4312630B2 (ja) 2004-03-02 2004-03-02 プラズマ処理方法及びプラズマ処理装置

Country Status (3)

Country Link
US (1) US20050230351A1 (ja)
JP (1) JP4312630B2 (ja)
CN (1) CN100375247C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914692B2 (en) 2006-08-29 2011-03-29 Ngk Insulators, Ltd. Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding
JP2011108884A (ja) * 2009-11-18 2011-06-02 Tokyo Electron Ltd 基板処理装置及びそのクリーニング方法並びにプログラムを記録した記録媒体
US8012880B2 (en) 2007-07-02 2011-09-06 Tokyo Electron Limited Method of manufacturing semiconductor device
CN103887146A (zh) * 2012-12-19 2014-06-25 中微半导体设备(上海)有限公司 利用可切换功率发生器的高深宽比微结构刻蚀方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416569B2 (ja) * 2004-05-24 2010-02-17 キヤノン株式会社 堆積膜形成方法および堆積膜形成装置
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
KR100706822B1 (ko) * 2005-10-17 2007-04-12 삼성전자주식회사 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
US20070218698A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, and computer-readable storage medium
US7368393B2 (en) * 2006-04-20 2008-05-06 International Business Machines Corporation Chemical oxide removal of plasma damaged SiCOH low k dielectrics
KR101240654B1 (ko) * 2006-05-09 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7807219B2 (en) * 2006-06-27 2010-10-05 Lam Research Corporation Repairing and restoring strength of etch-damaged low-k dielectric materials
KR100849366B1 (ko) * 2006-08-24 2008-07-31 세메스 주식회사 기판을 처리하는 장치 및 방법
JP4948278B2 (ja) * 2006-08-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8617301B2 (en) * 2007-01-30 2013-12-31 Lam Research Corporation Compositions and methods for forming and depositing metal films on semiconductor substrates using supercritical solvents
WO2008094457A1 (en) * 2007-01-30 2008-08-07 Lam Research Corporation Composition and methods for forming metal films on semiconductor substrates using supercritical solvents
CN101572217B (zh) * 2008-04-28 2011-01-12 中芯国际集成电路制造(北京)有限公司 刻蚀后的灰化方法及刻蚀结构的形成方法
CN102376562B (zh) * 2010-08-24 2013-09-04 中芯国际集成电路制造(上海)有限公司 用于半导体工艺的灰化处理方法
CN102509699B (zh) * 2011-11-02 2016-05-11 上海华虹宏力半导体制造有限公司 金属层光刻胶重涂方法以及光刻方法
KR20190061872A (ko) * 2017-11-28 2019-06-05 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법
KR102217171B1 (ko) * 2018-07-30 2021-02-17 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
CN113311247B (zh) * 2021-05-28 2022-02-11 电子科技大学 一种测量离子密度对相对介电常数影响的装置及测量方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
US6457477B1 (en) * 2000-07-24 2002-10-01 Taiwan Semiconductor Manufacturing Company Method of cleaning a copper/porous low-k dual damascene etch
US6777344B2 (en) * 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US7067235B2 (en) * 2002-01-15 2006-06-27 Ming Huan Tsai Bi-layer photoresist dry development and reactive ion etch method
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
US20030228768A1 (en) * 2002-06-05 2003-12-11 Applied Materials, Inc. Dielectric etching with reduced striation
DE10243406A1 (de) * 2002-09-18 2004-04-01 Leybold Optics Gmbh Plasmaquelle

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914692B2 (en) 2006-08-29 2011-03-29 Ngk Insulators, Ltd. Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding
US8012880B2 (en) 2007-07-02 2011-09-06 Tokyo Electron Limited Method of manufacturing semiconductor device
JP2011108884A (ja) * 2009-11-18 2011-06-02 Tokyo Electron Ltd 基板処理装置及びそのクリーニング方法並びにプログラムを記録した記録媒体
CN103887146A (zh) * 2012-12-19 2014-06-25 中微半导体设备(上海)有限公司 利用可切换功率发生器的高深宽比微结构刻蚀方法

Also Published As

Publication number Publication date
JP4312630B2 (ja) 2009-08-12
US20050230351A1 (en) 2005-10-20
CN1664995A (zh) 2005-09-07
CN100375247C (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
JP4312630B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4230029B2 (ja) プラズマ処理装置およびエッチング方法
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4911936B2 (ja) プラズマアッシング方法
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR101737021B1 (ko) 플라즈마 처리 방법 및 기억 매체
TWI525692B (zh) Plasma etching method, control program and computer memory media
JP4558296B2 (ja) プラズマアッシング方法
KR20090028532A (ko) 반도체 처리에 있어서 마스크를 제공하는 방법 및 장치
WO2002103773A1 (en) Dry-etcching method
US20050269294A1 (en) Etching method
JP2010034415A (ja) プラズマ処理方法
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4522892B2 (ja) 微細パターン形成方法
JP2006032908A (ja) 半導体装置の製造方法
JP2006245097A (ja) プラズマ処理装置におけるｆ密度測定方法とプラズマ処理方法およびプラズマ処理装置
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
TWI689007B (zh) 蝕刻方法
JP6840041B2 (ja) エッチング方法
JP2010263244A (ja) プラズマ処理方法
JP4749683B2 (ja) エッチング方法
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP5089871B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4312630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150522

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees