CN1603959A - 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体 - Google Patents

蚀刻方法和记录用于控制该方法的程序的计算机记录媒体 Download PDF

Info

Publication number
CN1603959A
CN1603959A CNA2004100806705A CN200410080670A CN1603959A CN 1603959 A CN1603959 A CN 1603959A CN A2004100806705 A CNA2004100806705 A CN A2004100806705A CN 200410080670 A CN200410080670 A CN 200410080670A CN 1603959 A CN1603959 A CN 1603959A
Authority
CN
China
Prior art keywords
mask layer
pattern width
pattern
area
engraving method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100806705A
Other languages
English (en)
Other versions
CN1300637C (zh
Inventor
栉引理人
泽田石真之
清水昭贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1603959A publication Critical patent/CN1603959A/zh
Application granted granted Critical
Publication of CN1300637C publication Critical patent/CN1300637C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

本发明所要解决的问题是使掩膜层的各图案宽度一致，且将由掩膜层作掩膜的被蚀刻层蚀刻为预定的图案宽度。在第一工序中，设定处理条件使图案形成后的掩膜层(212)的侧壁堆积反应生成物，变宽各图案宽度，且使初始状态(a)中图案宽度不同的属于第一区域(reg11)的掩膜层(212－2)的图案宽度与属于第二区域(reg12)的掩膜层(212－2)的图案宽度在第一工序终止时刻(b)一致。第二工序中，不仅沿纵方向蚀刻反射防止膜(210)，还并行实施变窄掩膜层(212)的图案宽度的修整处理。在第二工序终止时刻(c)中，掩膜层和反射防止膜的图案宽度在晶片整个区域中调整为均匀，而与图案密度无关。

Description

蚀刻方法和记录用于控制该方法的程序的计算机记录媒体
技术领域
本发明涉及蚀刻方法和记录用于控制该方法的程序的计算机记录媒体。
背景技术
通常，为制造半导体设备，对在半导体晶片(下面，称为“晶片”)上层积的薄膜进行形成希望的细微图案的蚀刻处理。该蚀刻处理中，为形成细微图案电路，采用光刻法技术。具体的，首先在为蚀刻对象的被蚀刻层上均匀涂敷光致抗蚀剂材料，干燥后，对该光致抗蚀剂膜实施照射预定波长的光的曝光处理，而复写细微电路图案。
例如，在光致抗蚀剂材料是正型的情况下，通过显像处理去除光致抗蚀剂膜中照射了光的部分，而形成图案形成后的掩膜层。接着，通过将该掩膜层用作掩膜而实施等离子体蚀刻处理等，而将被蚀刻层削减为希望的图案。
现有技术中，曝光处理中，若在光致抗蚀剂膜和基底膜的界面之间漫反射照射到光致抗蚀剂膜的光，则有光达到了光致抗蚀剂膜中本来不应感光的区域，而不能得到希望的图案的可能。尤其，最近，随着电路图案的细微化的发展，曝光处理中所使用的光源也从KrF激元激光器(248nm)短波长化到ArF激元激光器(193nm)，该现象成为了很大的问题。因此，通常为在光致抗蚀剂膜的下面配置了吸收曝光的光的反射防止膜(Bottom Anti-Reflecting Coating：BARC)的膜结构。图11表示设置有反射防止膜的现有的半导体装置10的膜结构及其制造工序的一例。
如该图(a)所示，在晶片12上形成由硅氧化膜形成的绝缘层14、由多晶硅形成的导体层16、和由TEOS(TetraEthyl OrthoSilicate)膜形成的硬掩膜层18，在该硬掩膜层18上形成由反射防止膜20和光致抗蚀剂材料形成的掩膜层22。
首先，使用曝光装置和显像装置，曝光/显像掩膜层22，如该图(b)所示，将掩膜层22成形为预定的图案。接着，使用图案形成后的掩膜层22来作为掩膜，实施由预定的处理气体进行的等离子体蚀刻处理，而如该图(c)所示，有选择地蚀刻去除反射防止膜20。
接着，使用掩膜层22和反射防止膜20作为掩膜，而有选择地蚀刻去除硬掩膜层18(图中未示)。这样，在硬掩膜层形成了图案18后，实施以去除掩膜层22(与反射防止层20)为目的的灰化处理。并且，用硬掩膜层18作为掩膜，而有选择地蚀刻去除导体层16。之后，经过几个工序后，半导体装置10完成。
但是，光刻法工序中并不限于由掩膜层22复写的电路图案的图案密度在晶片整体中一样。如图12所示，图案形成后的掩膜层22有相邻图案接近(图案密度“密”)的第一区域reg1和相邻的图案分开(图案密度“疏”)的第二区域reg2的情况。这样，若掩膜层22的图案密度存在疏密差，则将各图案形成后的掩膜层22用作掩膜蚀刻的反射防止膜20的侧壁形状在第一区域reg1和第二区域reg2之间有存在偏差的可能。该侧壁形状的偏差在电路的细微化发展方面成为很大的障碍。但是，对于该问题，已经通过下述专利文献1所记载的发明得到了解决。
[专利文献1]国际公开第03/007357号小册子
但是，在掩膜层的图案密度存在疏密差的情况下，在光刻法工序中，即使使用同一线宽(图案宽度)的光刻掩膜来图案形成掩膜层，也存在图案形成后的掩膜层的图案宽度因图案密度而有偏差的可能性。
例如，如图12所示，有相对属于图案密度“密”的第一区域reg1的掩膜层22-1图案形成为图案宽度L1，属于图案密度“疏”的第二区域reg2的掩膜层22-2图案形成为图案宽度L2(＜L1)的问题。即，与掩膜层22-2相比更宽地图案形成了掩膜层22-1。另外，还存在与图12所示的形状相反，与掩膜层22-2相比更窄地图案形成了掩膜层22-1的情况。
这样，若使用图案宽度不同的掩膜层22-1和掩膜层22-2来作为掩膜，选择蚀刻反射防止膜20，并进一步对硬掩膜层18和其下的层进行蚀刻处理，则电路图案的微小尺寸上(Critical Dimensions：CD)产生偏差，所制造的半导体装置的性能在晶片整体上都均匀极其困难。
另外，即使图案形成后的掩膜层的图案宽度均匀，而没有因图案密度有偏差，但是该图案宽度还有可能与设计值有偏差。最近，越来越要求通过光刻法技术实现困难的细微尺寸等级的图案形成。任何一种情况在现有技术中要正确符合设计值都是极其困难的。
发明内容
本发明鉴于该问题而作出，其目的是提供一种可调整掩膜层的图案宽度，将由掩膜层作掩膜的被蚀刻层蚀刻为预定的图案宽度的新的改进了的蚀刻方法。
为解决上述问题，根据本发明的第一观点，提供了一种蚀刻方法，其特征在于，包括：第一工序，通过使预先图案形成后的掩膜层的侧壁堆积等离子体反应生成物，而变宽所述掩膜层的图案宽度；第二工序，将变宽图案宽度的所述掩膜层作为掩膜，来蚀刻被蚀刻层。根据该方法，即使预先图案形成后的掩膜层的图案宽度相对设计尺寸具有偏差，也可修正该偏差。结果，被蚀刻层的图案也可形成为如设计尺寸那样。另外，所述第二工序中，优选边蚀刻所述掩膜层的侧壁来变窄所述掩膜层的图案宽度，边蚀刻所述被蚀刻层。第二工序中，为变窄掩膜层的图案宽度，可将图案宽度进一步调整为细微尺寸。进一步，第一工序中，优选使用CF系气体、CHF系气体或CH系气体的其中之一来作为处理气体。例如，若使用CHF3来作为处理气体，在第一工序中，可高效扩大掩膜层的图案宽度。
为解决上述问题，根据本发明的第二观点，提供了一种蚀刻方法，包括：第一工序，沿横方向蚀刻预先图案形成后的掩膜层的侧壁而变窄所述掩膜层的图案宽度；第二工序，将变窄图案宽度的所述掩膜层作为掩膜，边沿横方向蚀刻该掩膜层的侧壁，而进一步变窄掩膜层的图案宽度，边蚀刻被蚀刻层。根据该方法，即使预先图案形成后的掩膜层的图案宽度相对设计尺寸具有偏差，也可修正该偏差。结果，被蚀刻层的图案也可形成为如设计制尺寸那样。另外，由于在第一工序和第二工序中沿横方向蚀刻掩膜层，所以可以更细微地作成掩膜层的图案宽度。另外，第一工序中，优选使用O2气体来作为处理气体。进一步，第一工序中，不对载置了包括掩膜层和被蚀刻层的被处理体的一个电极(例如，下部电极)施加功率，而仅对另一个电极(例如，上部电极)施加功率，从而不将等离子体中的离子引入到被处理体的方向。通过选择这些处理条件，在第一工序中，可更有效地发展掩膜层的侧壁的蚀刻。
掩膜层具有各图案接近、很密配置的第一区域和各图案分开、很疏配置的第二区域，预先图案形成后的掩膜层的图案宽度在属于第一区域的掩膜层和属于第二区域的掩膜层间不同的情况下，第一工序中，变宽(或变窄)属于各区域的掩膜层的图案宽度，使得属于第一区域的掩膜层的图案宽度与属于第二区域的掩膜层的图案宽度一致。这样，通过使属于各区域的掩膜层的图案宽度一致，也可使被蚀刻层的图案宽度均匀。
掩膜层可以由光致抗蚀剂材料构成。另外，该光致抗蚀剂材料也可由ArF感光。
另一方面，所述被蚀刻层由反射防止膜构成。并且，可采用有机系的反射防止膜。
所述第二工序中，也可使用CF4气体和O2气体两种气体来作为处理气体。另外，所述第二工序中，也可使用CF4气体来作为处理气体。
也可在所述掩膜层上形成接触孔的图案。另外，也可在所述第一工序中，监视所述掩膜层的图案宽度，在该图案宽度达到目标尺寸时，终止所述第一工序。
根据本发明，可调整掩膜层的图案宽度，且蚀刻由掩膜层作掩膜的被蚀刻层。结果，被蚀刻层被图案形成为预定宽度。根据本发明，即使在同一晶片内存在图案密度不同的掩膜层，在光刻法工序中，对每个图案密度，图案形成后的掩膜层的图案宽度产生了偏差的情况下，可以使各掩膜层的图案宽度一致。因此，在晶片整体中，使被蚀刻层的图案宽度均匀。
附图说明
图1是本发明的实施方式的等离子体处理装置的示意结构图；
图2是表示由图1所示的等离子体处理装置蚀刻处理了的被处理体的膜结构的示意截面图；
图3是应用第一实施方式的蚀刻方法的被处理体的每个工序的示意截面图；
图4是表示实施该实施方式的蚀刻方法时的蚀刻时间和图案宽度的关系的曲线；
图5是表示通过实施该实施方式的蚀刻方法而变化的图案宽度的实测结果的图；
图6是表示该实施方式的蚀刻方法的第一工序终止时间的图案密度和CD偏移的关系的曲线；
图7是表示该实施方式的蚀刻方法的第二工序终止时间的图案密度和CD偏移的关系的曲线；
图8是应用第二实施方式的蚀刻方法的被处理体的每个工序的示意截面图；
图9是表示实施该实施方式的蚀刻方法时的蚀刻时间与图案宽度的关系的曲线；
图10是表示通过实施该实施方式的蚀刻方法变化的图案宽度的实测结果的图；
图11是应用通常的蚀刻方法的被处理体的每个工序的示意截面图；
图12是通常的光刻法工序中图案形成的掩膜层的示意截面图；
图13是表示蚀刻后的掩膜层和反射防止膜的形状的纵截面的说明图。
符号说明：101等离子体处理装置；102腔；105基座；121上部电极；140第一高频电源；141第一匹配器；150第二高频电源；151第二匹配器；200被处理体；202晶片；204绝缘层；206导体层；208硬掩模层；210发射防止膜；212掩模层；reg11第一区域；reg12第二区域。
具体实施方式
下面，参照附图，详细说明根据本发明的优选实施方式。另外，本说明书和附图中，对于实质上具有同一功能结构的结构要素，通过添加同一符号而省略说明。
(等离子体处理装置)
图1表示作为本实施方式的等离子体处理装置的一例的平行平板型的等离子体处理装置101的示意结构。
该等离子体处理装置101具有例如由表面被阳极氧化处理(氧化铝膜处理)后的铝构成的腔(处理容器)102，该腔102接地。腔102内的底部经陶瓷等的绝缘板103，设置载置作为被处理体的半导体晶片(下面，称为“晶片”)W用的基座支撑台104。在该基座支撑台104的上面设置构成下部电极的基座105。将高通滤波器(HPF)106连接到该基座105。
在基座支撑台104的内部设置温度调节媒体室107。并且，经导入管108向温度调节媒体室107导入温度调节媒体，循环后，从排出管109排出。通过这种温度调节媒体的循环，可将基座105调整到希望的温度。
基座105的上侧中央部成形为凸状的圆板状，在其上设置与晶片W具有大致相同形状的静电吸盘111。静电吸盘111构成为在绝缘材料之间插入电极112。对静电吸盘111从连接到电极112的直流电源113施加例如2.5kV的直流电压。由此，由静电吸盘111静电吸附晶片W。
并且，绝缘板103、基座支撑台104、基座105和静电吸盘111上形成向作为被处理体的晶片W的背面供给传热媒体(例如，He气体等的背侧(backside)气体)用的气体通路114。经该传热媒体进行基座105和晶片W之间的热传送，而将晶片W维持为预定的温度。
在基座105的上端边缘部上配置环状的聚焦环115，使其包围在静电吸盘111上载置的晶片W。该聚焦环115由陶瓷或石英等的绝缘性材料、或导电性材料构成。通过配置聚焦环115，而提高蚀刻的均匀性。
另外，在基座105的上方设置与该基座105平行相对的上部电极121。该上部电极121经绝缘材料122，支撑在腔102的内部。上部电极121由构成与基座105的相对面、具有多个排出孔123的电极板124和支撑该电极板124的电极支撑体125构成。电极板124例如由石英构成，电极支撑体125由例如表面被氧化铝膜处理后的铝等的导电性材料形成。另外，可调节基座105和上部电极121的间隔。
在上部电极121的电极支撑体125的中央设置气体导入口126。将气体供给管127连接到该气体导入口126。进一步，经阀门128和质量流量(mass flow)控制器129将处理气体供给源130连接到该气体供给管127。
从该处理气体供给源130供给等离子体蚀刻用的蚀刻气体。另外，图1中虽然仅示出了一个由气体供给管127、阀门128、质量流量控制器129和处理气体供给源130等构成的处理气体供给系统，但是等离子体处理装置101也可包括多个处理气体供给系统。例如，分别独立控制CF4、CHF3、CH4、CH4O2、N2、Ar、He和Xe等的处理气体的流量，并供给至腔102内。
将排气管131连接到腔102的底部，将排气装置135连接到该排气管131。排气装置135包括涡轮分子泵等的真空泵，将腔102内调整为预定的减压环境(例如0.67Pa以下)。另外，在腔102的侧壁设置闸门阀132。通过打开该闸门阀132，而可向腔102内搬入晶片W，和从腔102内搬出晶片W。另外，晶片W的搬送例如使用晶片盒。
将第一高频电源140连接到上部电极121，将第一匹配器141插在该馈电线中。另外，将低通滤波器(LPF)142连接到上部电极121。该第一高频电源140可输出具有50～150MHz范围的频率的功率。这样，通过将高频功率施加到上部电极121，可在腔102内形成优选为离解状态且高密度的等离子体，与现有技术相比，可以进行低压条件下的等离子体处理。第一高频电源140的输出功率的频率优选为50～80MHz，典型地调整为图示的60MHz或其附近的频率。
将第二高频电源150连接到作为下部电极的基座105，将第二匹配器151插在其馈电线上。该第二高频电源150可以输出具有几百kHz～十几MHz的范围的频率的功率。通过将这种范围的频率的功率施加给基座105，可提供适当的离子作用，而可不对作为被处理体的晶片W产生破坏。典型地，将第二高频电源150的输出功率的频率调整为图示的13.56MHz或2MHz等。
等离子体处理装置101进而还具有控制装置110。控制装置110优选以通过全自动控制温度控制媒体和热传导媒体的流动速度、以及电子元件和机械元件的工作(例如滤波器106、142，匹配器141、151，电源供给装置113、140、150，阀128、132，质量流量控制器129以及排气装置135)的方式，控制由控制装置101执行的处理。控制装置110通过通用计算机、例如具有CPU、主板(MB)、硬盘(HD)、ROM和RAM类的储存器、以及CD/DVD驱动器的计算机执行。处理的控制在由控制装置110执行的控制程序或软件的控制下进行。在图1中虽未图示，控制信号从控制装置110通过控制线路(未图示)提供给前述的电子元件和机械元件。进而，在图1中虽未图示，在等离子体处理装置101中可安装用于监视基座105的温度及腔的原理的必要的各种传感器，由此，该控制信号和提供传感器监视的信号可传送至控制装置110。控制程序可在控制装置110上程序化，或从外部经由网络或CD/DVD驱动器供给，之后，为执行而保存在硬盘中。
(被处理体的膜结构)
接着，参照图2，说明通过图1所示的等离子体处理装置101经蚀刻处理的被处理体的例子。
如图2所示，被处理体200在晶片202上设置依次层积的绝缘层204、导体层206和硬掩膜层208，进一步，在硬掩膜层208上面设置反射防止膜210和由光致抗蚀剂材料构成的掩膜层212。
构成掩膜层212的光致抗蚀剂材料例如由ArF光(波长为193nm)感光类型，其厚度为300nm。
反射防止膜210在由ArF光等曝光掩膜层212时，进行抑制来自基底层的反射光的动作。由此，可以进行更微小的图案形成。另外，这里的反射防止膜210的膜厚为90nm。
硬掩膜层208例如由TEOS(TetraEthyl OrthoSilicate)构成，使用图案形成后的掩膜层212和反射防止膜210作为掩膜而有选择地蚀刻。位于下面的导体层206使用图案形成后的硬掩膜层208，而有选择地进行蚀刻。另外，这里的硬掩膜层的厚度为50nm。
导体层206例如由多晶硅构成，其厚度为150nm。另外，绝缘层204例如由硅氧化膜构成，其厚度为2nm。例如，在由被处理体200来制造晶体管的情况下，导体层206为漏极和源极，绝缘层204为栅极氧化膜。
具有以上这样的膜结构的被处理体200在通过等离子体处理装置101进行蚀刻处理前，实施光刻法处理。对掩膜层212实施该光刻法处理。在掩膜层212上形成例如线·与·间隔·图案。
图3(a)表示实施光刻法处理时刻的被处理体200的纵截面。如该图(a)所示，图案形成后的掩膜层212具有相邻图案接近(图案密度“密”)的第一区域reg11和相邻的图案分开(图案密度“疏”)的第二区域reg12。这里，属于第一区域reg11的掩膜层212-1由1∶1的线·与·间隔·图案(线宽与间隙宽度为1∶1的图案)形成，属于第二区域reg12的掩膜层212-2由1∶10的线·与·间隔·图案(线宽与间隙宽度为1∶10的图案)形成。
但是，若使用光刻法技术来图案形成掩膜层212，则光刻掩膜的线宽和掩膜层212的线宽之间产生了尺寸转换差(Critical DimensionalShift：CD偏移)。且该CD偏移的大小有根据由掩膜层212复写的图案密度不同而有偏差的可能。在图3(a)所示的例子中，属于第二区域reg12的掩膜层212-2的图案宽度L120比属于第一区域reg11的掩膜层212-1的图案宽度L110窄。
由于位于掩膜层212的下面的各层根据该掩膜层212的图案来蚀刻，所以掩膜层212的图案宽度因图案密度不同产生偏差的情况中，电路图案的微小尺寸(Critical Dimensions：CD)上也产生了偏差。使所制造的半导体装置的性能在晶片整体上均匀极其困难。
根据本发明，即使在使用光刻法技术图案形成后的掩膜层212的图案宽度有偏差的情况下，也可在晶片整体上形成均匀的电路，而没有该偏差。下面，说明本发明的第一实施方式的蚀刻方法。
(第一实施方式)
本实施方式中，使用掩膜层212来作为掩膜，而有选择地等离子体蚀刻其下的反射防止膜(被蚀刻层)210。并且，该蚀刻处理分为工序条件不同的至少两种工序(第一工序和第二工序)来实施。
首先，第一工序中，预先在光刻法工序中使图案形成后的掩膜层212的侧壁堆积反应生成物，设定工序条件，使得变宽各图案宽度。且设定工序条件，使其不仅变宽图案宽度，并使图案宽度不同的属于第一区域reg11的掩膜层212-1的图案宽度L110和属于第二区域reg12的掩膜层212-2的图案宽度L120在第一工序终止时刻一致。下面表示第一工序的具体设定条件的例子。另外，该第一工序中，几乎不蚀刻由掩膜层212作掩膜的作为被蚀刻层的反射防止膜210。
处理气体：CHF3(流量200sccm)
腔内压力：10mTorr
上部电极施加高频功率：200W
下部电极施加高频功率：100W
He气体压力(中央/边缘)：3/3Torr
腔内温度(顶端/壁/底部)：80/60/30℃
蚀刻时间：185sec
若在上述工序条件下实施第一工序，则如图3(b)所示，属于第一区域reg11的掩膜层212-1的图案宽度L110增加到图案宽度L111，属于第二区域reg12的掩膜层212-2的图案宽度L120也增加到图案宽度L121。但是，与属于第一区域reg1 1的掩膜层212-1相比，附着在属于第二区域reg12的掩膜层212-2的侧壁的反应性生物的量多，故其图案宽度的增加率也增大。结果，初始状态中图案宽度不同的属于第一区域reg11的掩膜层212-1的图案宽度L110和属于第二区域reg12的掩膜层212-2的图案宽度L120在第一工序终止时刻分别为图案宽度L111和图案宽度L121(＝L111)，两者一致。
图4表示蚀刻时间(第一工序中为“堆积(デポ)时间”)与掩膜层212的图案宽度的关系。该图中，属于第一区域reg11的掩膜层212-1的图案宽度由方形标记描绘，属于第二区域reg12的掩膜层212-2的图案宽度由圆形标记来描绘。根据该图，在蚀刻时间经过185sec的时刻，可看出掩膜层212-1的图案宽度与掩膜层212-2的图案宽度一致。例如，根据下面的方法决定该第一工序的蚀刻时间(185sec)。
预先使用具有同样的膜结构的晶片样本，来测量掩膜层的图案宽度(初始值)。下面，在同一条件下实施第一工序，在适当的时间上停止处理，并测量这时的掩膜层的图案宽度。求出这里测量的图案宽度和初始值的差。并且，从该图案宽度的差和处理时间算出第一工序的掩膜层的图案宽度增加率(线的斜率)。本实施方式中，由于属于图案密度“密”的区域的掩膜层和属于图案密度“疏”的区域的掩膜层图案宽度增加率不同，所以经过某一时间后，掩膜层的图案宽度一致(线相交)。将该经过时间设为第一工序的实施时间。本实施方式中为“185sec”。另外，通过改变各种工序参数，可以调整蚀刻时间(第一工序的实施时间)。
图5表示测量属于第一区域reg11的掩膜层212-1的图案宽度和属于第二区域reg12的掩膜层212-2的图案宽度的结果。
初始状态，即相对终止光刻法工序时刻的属于第一区域reg11的掩膜层212-1的图案宽度L110为119.1nm，属于第二区域reg12的掩膜层212-2的图案宽度L120窄，为104.6nm。其差为-14.5nm。
若实施本实施方式的蚀刻方法的第一工序，则属于第一区域reg11的掩膜层212-1的图案宽度L110变宽为134.6nm(L111)，属于第二区域reg12的掩膜层212-2的图案宽度L120也变宽为134.8nm(L121)。这时，属于第二区域reg12的掩膜层212-2的图案宽度的增加率比属于第一区域reg11的掩膜层212-1的图案宽度的增加率大，所以两图案宽度的差为0.2nm。该值可以说是小到实质上属于第一区域reg11的掩膜层212-1的图案宽度L111与属于第二区域reg12的掩膜层212-2的图案宽度L121一致。
但是，光刻法工序中，若在由光致抗蚀剂材料形成的掩膜层上形成线·与·间隔·图案，则线端(侧壁部)不作成完全的直线，这里产生了稍微的粗糙(弯曲)。一般将其称为线·边缘·粗糙(LER：LineEdge Roughness)。LER虽然通常小至几nm左右，但是随着图案的细微化的发展，该级别也不能忽略。为制造更高性能、且超细微的半导体装置，需要减少LER。对于该方面，根据本实施方式，在第一工序中，扩大掩膜层212-1和掩膜层212-2的图案宽度，并由此实现了线端的平坦化。
这样，在终止第一工序的时刻，掩膜层212的图案宽度一致，而与图案密度的疏密无关，还减少了LER。并且，在接着的第二工序中，使用图案宽度一致的掩膜层212来作为掩膜，来蚀刻反射防止膜210。
第二工序中，不仅沿纵方向蚀刻反射防止膜210，还进行变窄第一工序中加宽了的掩膜层212的图案宽度的处理。即，还兼实施对掩膜层212的横方向的蚀刻(所谓的“修整”)。该修整根据第一工序的终止时刻的掩膜层212的图案宽度来实施。例如，在第一工序中变宽的掩膜层212的图案宽度比最终所要求的半导体装置的电路图案宽度宽的情况下，优选实施修整处理。本实施方式中，并行实施对反射防止膜210的蚀刻处理和对掩膜层212的修整处理。
第二工序的处理条件不仅考虑对反射防止膜210的蚀刻处理来设定，还设定为第二工序中对掩膜层212进行修整的情况下，与上述第一工序不同，同等比率地变窄属于第一区域reg11的掩膜层212-1的图案宽度和属于第二区域reg12的掩膜层212-2的图案宽度。下面表示第二工序的具体设定条件的例子。
处理气体：CF4(流量40sccm)+O2(流量40sccm)
腔内压力：20mTorr
上部电极施加高频功率：600W
下部电极施加高频功率：100W
过蚀刻：10％
另外，第二工序中，在检测出反射防止膜210的基底层(这里为硬掩膜层208)露出的情况下，如上所述，进行10％的过蚀刻，而终止蚀刻处理。
若在上述工序条件下实施第二工序，则如图3(c)所示，属于第一区域reg11的掩膜层212-1的图案宽度L111缩小为图案宽度L112，属于第二区域reg12的掩膜层212-2的图案宽度L121也缩小为图案宽度L122。且该缩小率一定，而与掩膜层212的图案宽度无关。结果，在第二工序终止时刻，图案宽度L112和图案宽度L122相等。
另外，第二工序中，使用图案宽度L112的掩膜层212-1和图案宽度L122的掩膜层212-2来作为掩膜，来蚀刻反射防止膜210。因此，反射防止膜210的图案宽度也在晶片整个区域中调整为均匀，而与图案密度无关。
这里再次参照图4和图5。如图4所示，第一工序中暂时增加的图案宽度在第二工序中以一定比率缩小，而与图案密度无关。并且，以掩膜层212-1(和反射防止膜210)的图案宽度与掩膜层212-2(和反射防止膜210)的图案宽度一致的状态终止第二工序。
图5表示第二工序终止时的属于第一区域reg11的掩膜层212-1的图案宽度L112和属于第二区域reg12的掩膜层212-2的图案宽度L122的测量结果。若实施本实施方式的蚀刻方法的第二工序，与第一工序终止时刻相比较，属于第一区域reg11的掩膜层212-1的图案宽度变窄为104.7nm，属于第二区域reg12的掩膜层212-2的图案宽度也变窄为104.1nm。并且，两图案宽度的差为-0.6nm。该值可以说是小到使属于第一区域reg11的掩膜层212-1的图案宽度L112和属于第二区域reg12的掩膜层212-2的图案宽度L122在实质上基本一致。
如上所述，根据第一实施方式的蚀刻方法，第一工序中，暂时变宽掩膜层212的图案宽度，在第二工序中，将掩膜层212变窄到预定的图案宽度。尤其，第一工序中，根据掩膜层212的图案密度的疏密，以不同的比率来扩大图案宽度，实施处理，使得在第一工序终止时刻，全部掩膜层212的图案宽度相等，而与图案密度的疏密无关。因此，即使在初始状态中，因掩膜层212的图案密度的疏密，掩膜层212的图案宽度不同时，也可均匀调整作为被蚀刻层的反射防止膜210的图案宽度。
另外，根据第一实施方式的蚀刻方法，即使初始状态中掩膜层212的图案宽度具有大的CD偏移量，也可在第一工序中，暂时扩大比设计值宽的掩膜层212的图案宽度，在第二工序中，使掩膜层212的图案宽度符合设计值。结果，可以形成极其细微的电路图案，且可将该电路图案的尺寸误差抑制到最小限度。
但是，实际的晶片(被处理体)的掩膜层的图案密度区域很少限于图3所示的两种，一般，一个晶片存在多个掩膜层的图案密度区域。根据本发明，即使对于掩膜层的图案密度存在较多变化的晶片，也可得到与上面说明的作用和效果相同的作用、效果。图6和图7表示确认该方面的实验结果。
图6表示对于包括多个图案密度区域(线·与·间隔·图案为1∶1，1∶1.2，1∶1.4，...，1∶5，1∶10，1∶20)的样本晶片，实施本实施方式的蚀刻方法的第一工序时的CD变化(CD偏差)的测量结果。图7表示对于相同样本，实施本实施方式的蚀刻方法的第二工序时的CD偏差的测量结果。另外，该样本中，1∶1的线·与·间隔·图案(线宽和间隙宽度为1∶1的图案)的区域图案宽度最“密”，1∶20的线·与·间隔·图案(线宽与间隙宽度1∶20的图案)的区域图案密度最“疏”。
从图6可以看出，在第一工序完成的时刻，与图案密度“密”的区域相比，属于“疏”的区域的掩膜层的图案宽度进一步扩大。例如，相对于在线·与·间隔·图案1∶1的区域，掩膜层的图案宽度相对初始值增加约13nm，线·与·间隔·图案1∶20的区域中，掩膜层的图案宽度相对初始值增加了约25nm。通过从该状态开始实施第二工序，如图7所示，所有区域中，掩膜层的图案宽度相对初始值缩小了约47nm，而与图案密度无关。即，第二工序终止的时刻，将各个掩膜层的图案宽度全部调整为大致相同值。
如上所述，根据本实施方式的蚀刻方法，即使在一个晶片上存在多个掩膜层的图案密度区域，也可使全部掩膜层的图案宽度均匀，且可使用该掩膜层，来蚀刻被蚀刻层。
本实施方式中，虽然说明了在掩膜层上形成线·与·间隔·图案的例子，但是也可在掩膜层上形成接触孔的图案。该情况下，例如在第一工序中，通过在掩膜层的孔图案内壁堆积等离子体反应生成物，而可在被蚀刻层上进一步形成直径小的细微接触孔。
(第二实施方式)
接着，参照附图，说明本发明的第二实施方式。第一实施方式中图3(a)所示的例子中，属于第二区域reg12(图案密度“疏”的区域)的掩膜层212-2的图案宽度L120比属于第一区域reg11(图案密度“密”的区域)的掩膜层212-1的图案宽度L110窄。对掩膜层212进行光·摄影处理，来图案形成掩膜层时，还可能产生与此相反的现象。即，如图8(a)所示，还存在属于第二区域reg22(图案密度“疏”的区域)的掩膜层212-2的图案宽度L220比属于第一区域reg21(图案密度“密”的区域)的掩膜层212-1的图案宽度L210宽的情况。
因此，第二实施方式中，说明即使使用光刻法技术图案形成后的掩膜层212的图案宽度有图8(a)所示的偏差的情况下，可以形成没有该偏差，晶片整体为均匀电路的例子。
本实施方式中，与上述第一实施方式相同，使用掩膜层212来作为掩膜，而有选择地蚀刻其下的反射防止膜(被蚀刻层)210。并且，将该蚀刻处理分为工序条件不同的至少两个工序(第一工序和第二工序)来实施。
首先，在第一工序中，对图案形成后的掩膜层212进行向横方向蚀刻的修整处理。由此，变窄掩膜层212的各个图案宽度。且设定工序条件，使得不仅变窄图案宽度，且图案宽度不同的属于第一区域reg21的掩膜层212-1的图案宽度L210与属于第二区域reg22的掩膜层212-2的图案宽度L220在第一工序终止时刻一致。下面表示第一工序的具体设定条件。另外，该第一工序中，几乎不蚀刻由掩膜层212作掩膜的作为被蚀刻层的反射防止膜210。
处理气体：O2(流量70sccm)
腔内压力：10mTorr
上部电极施加高频功率：200W
下部电极施加高频功率：0W
He气体压力(中央/边缘)：3/3Torr
腔内温度(顶部/壁/底部)：80/60/30℃
蚀刻时间：35.6sec
若在上述工序条件下实施第一工序，则如图8(b)所示，属于第一区域reg21的掩膜层212-1的图案宽度L210缩小到图案宽度L211，属于第二区域reg22的掩膜层212-2的图案宽度L220也缩小到图案宽度L221。但是，对于属于第二区域reg22的掩膜层212-2的修整量多，其图案宽度的缩小率也变大。结果，初始状态中图案宽度不同的属于第一区域reg21的掩膜层212-1的图案宽度L210和属于第二区域reg22的掩膜层212-2的图案宽度L220在第一工序终止时刻分别为图案宽度L211和图案宽度L221(＝L211)，两者一致。
图9表示蚀刻时间(第一工序中为“修整时间”)与掩膜层212的图案宽度的关系。该图中，属于第一区域reg21的掩膜层212-1的图案宽度由方形标记描绘，属于第二区域reg22的掩膜层212-2的图案宽度由圆形标记来描绘。根据该图，在时刻时间经过35.6sec的时刻，可看出掩膜层212-1的图案宽度与掩膜层212-2的图案宽度一致。与第一实施方式的第一工序时相同的方法来决定该第一工序的蚀刻时间(35.6sec)。
预先使用具有同样的膜结构的晶片样本，来测量掩膜层的图案宽度(初始值)。下面，在同一条件下实施第一工序，在适当的时间上停止处理，并测量这时的掩膜层的图案宽度。求出这里测量的图案宽度和初始值的差。并且，从该图案宽度的差和处理时间算出第一工序的掩膜层的图案宽度增加率(线的斜率)。本实施方式中，由于属于图案密度“密”的区域的掩膜层和属于图案密度“疏”的区域的掩膜层图案宽度缩小率不同，所以某一时间经过后，掩膜层的图案宽度一致(线相交)。将该经过时间设为第一工序的实施时间。本实施方式中为“35.6sec”。另外，通过改变各种工序参数，可以调整蚀刻时间(第一工序的实施时间)。
图10表示测量属于第一区域reg21的掩膜层212-1的图案宽度和属于第二区域reg22的掩膜层212-2的图案宽度的结果。
初始状态，即相对终止光刻法工序时刻的属于第一区域reg21的掩膜层212-1的图案宽度L210为114.9nm，属于第二区域reg22的掩膜层212-2的图案宽度L220宽，为126.4nm。其差为11.5nm。
若实施本实施方式的蚀刻方法的第一工序，则属于第一区域reg21的掩膜层212-1的图案宽度L210变窄为91.6nm(L211)，属于第二区域reg22的掩膜层212-2的图案宽度L220也变窄为93.0nm(L221)。这时，属于第二区域reg22的掩膜层212-2的图案宽度的缩小率比属于第一区域reg21的掩膜层212-1的图案宽度的缩小率大，所以两图案宽度的差为1.4nm。该值可以说是小到属于第一区域reg21的掩膜层212-1的图案宽度L211与属于第二区域reg22的掩膜层212-2的图案宽度L221实质上基本一致。
这样，在终止第一工序的时刻，掩膜层212的图案宽度一致，而与图案密度的疏密无关。并且，在接着的第二工序中，使用图案宽度一致的掩膜层212来作为掩膜，来蚀刻反射防止膜210。
第二工序中，不仅沿纵方向蚀刻反射防止膜210，还进行进一步变窄第一工序中变窄的掩膜层212的图案宽度的处理。即，还兼实施对掩膜层212的修整。该修整根据第一工序的终止时刻的掩膜层212的图案宽度来实施。例如，在第一工序中变窄的掩膜层212的图案宽度比最终所要求的半导体装置的电路图案宽度宽的情况下，优选实施修整处理。本实施方式中，并行实施对反射防止膜210的蚀刻处理和对掩膜层212的修整处理。
第二工序的处理条件不仅考虑对反射防止膜210的蚀刻处理来设定，还设定为第二工序中对掩膜层212进行修整的情况下，与上述第一工序不同，同等比率地变窄属于第一区域reg21的掩膜层212-1的图案宽度和属于第二区域reg22的掩膜层212-2的图案宽度。下面表示第二工序的具体设定条件的例子。
处理气体：CF4(流量40sccm)+O2(流量40sccm)
腔内压力：20mTorr
上部电极施加高频功率：600W
下部电极施加高频功率：100W
过蚀刻：10％
另外，第二工序中，在检测出反射防止膜210的基底层(这里为硬掩膜层208)露出的情况下，如上所述，进行10％的过蚀刻，然后终止蚀刻处理。
若在上述工序条件下实施第二工序，则如图8(c)所示，属于第一区域reg21的掩膜层212-1的图案宽度L211缩小为图案宽度L212，属于第二区域reg22的掩膜层212-2的图案宽度L221也缩小为图案宽度L222。且该缩小率一定，而与掩膜层212的图案宽度无关。结果，在第二工序终止时刻，图案宽度L212和图案宽度L222相等。
另外，第二工序中，使用图案宽度L212的掩膜层212-1和图案宽度L222的掩膜层212-2来作为掩膜，来蚀刻反射防止膜210。因此，反射防止膜210的图案宽度也在晶片整个区域中调整为均匀，而与图案密度无关。
这里再次参照图9和图10。如图9所示，第一工序中缩小的图案宽度在第二工序中以一定比率进一步缩小，而与图案密度无关。并且，以掩膜层212-1(和反射防止膜210)的图案宽度与掩膜层212-2(和反射防止膜210)的图案宽度一致的状态终止第二工序。
图10表示第二工序终止时的属于第一区域reg21的掩膜层212-1的图案宽度L212和属于第二区域reg22的掩膜层212-2的图案宽度L222的测量结果。若实施本实施方式的蚀刻方法的第二工序，与第一工序终止时刻相比较，属于第一区域reg21的掩膜层212-1的图案宽度进一步变窄为64.4nm，属于第二区域reg22的掩膜层212-2的图案宽度也进一步变窄为63.0nm。并且，两图案宽度的差为-1.4nm。该值可以说是小到属于第一区域reg21的掩膜层212-1的图案宽度L212和属于第二区域reg22的掩膜层212-2的图案宽度L222实质上基本一致。
如上所述，根据第二实施方式的蚀刻方法，第一工序中，变窄掩膜层212的图案宽度，在第二工序中，将掩膜层212进一步变窄到预定的图案宽度。尤其，第一工序中，根据掩膜层212的图案密度的疏密，以不同的比率来缩小图案宽度，实施处理，使得在第一工序终止时刻，全部掩膜层212的图案宽度相等，而与图案密度的疏密无关。因此，即使在初始状态中，因掩膜层212的图案密度的疏密，掩膜层212的图案宽度不同时，最终，也可均匀调整作为被蚀刻层的反射防止膜212的图案宽度。
另外，根据第二实施方式的蚀刻方法，即使初始状态中掩膜层212的图案宽度具有大的CD偏移量，也可通过实施第一工序和第二工序，使掩膜层212的图案宽度符合设计值。结果，可以形成极其细微的电路图案，且可将该电路图案的尺寸误差抑制到最小限度。
通常，使用光刻法技术将掩膜层设为宽度100nm以下，且没有偏差地进行图案形成是难度很高的处理。现在，通过光刻法技术使标准上所要求的图案宽度达到可覆盖的边界等级。对于该方面，根据第二实施方式的蚀刻方法，还可通过由光刻法技术得到很困难的超微细的CD(例如，70nm以下)来图案形成掩膜层212和反射防止膜210。
另外，在上述第二实施方式的第一工序中，在不施加偏置功率的状态下使用作为处理气体的O2气体。在不施加偏置功率时，虽然作为第一工序的处理气体，还可使用CF4气体+O2气体，但是仅使用O2气体可增大(掩膜层的横方向削减量)/(掩膜层的纵方向削减量)的比，优选可相对降低掩膜层的纵方向的削减。
上面，虽然参照附图，说明了本发明的优选实施方式，但是本发明并不限于该例。若为本领域内普通技术人员，可明白可以在权利要求的范围所记载的范畴内，想到各种变更例或修正例，可以了解其当然属于本发明的技术范围。
例如，在第一实施方式的蚀刻方法的说明中，虽然在第一工序中记载了使用CHF3气体来作为处理气体，但是本发明并不限于这些，也可使用其他的CHF系气体、CF系气体、CH系气体等作为处理气体。即，也可选择使掩膜层的侧壁上堆积反应生成物的其他处理气体。下面，举出可适用的处理气体的例子。
作为上述的CF系气体，例如举出有CF4、C2F4、C2F6、C3F6、C3F8、C4F6、C4F8(环状/直链状)、C5F8(环状/直链状)、C5F10。
作为上述CHF系气体，例如举出有CHF3、CH2F2、CH3F、C2H2F4、C2H6F。
作为上述CH系气体，例如举出有CH4、C2H6、C3H8、C2H4和气体不饱和碳氢气体、C3H6。
在上述第一和第二实施方式的第二工序中，作为处理气体，虽然使用CF4气体和O2气体两种气体，也可仅使用CF4气体。
例如，第二实施方式中，供给O2气体来作为上述处理条件，即处理气体，在下部电极施加高频功率0W(没有偏置功率)的状态下进行第一工序，在其后的第二工序中，供给CF4气体来作为处理气体。另外，该第二工序的处理条件除处理气体外，与例如上述第二实施方式的工序条件相同。该情况下，如上所述，除了可均匀调整最终形成的反射防止膜210的图案宽度之外，可以减少蚀刻时的掩膜层212的纵方向的削减量。另外，可以减少蚀刻后的掩膜层212的图案宽度和反射防止膜210的图案宽度的差。
这里，检验在第二工序中使用CF4气体来作为处理气体时的上述效果。例如如图13所示，在将掩膜层212作为掩膜来蚀刻反射防止膜210的情况下，掩膜层212不仅变窄了图案宽度，还沿纵方向削减。另外，由于反射防止膜210比掩膜层212蚀刻比率高，所以在蚀刻终止时，有反射防止膜210的图案宽度比掩膜层212的图案宽度窄的倾向。图13中，H表示蚀刻时的掩膜层212的纵方向的削减量，I表示蚀刻时的掩膜层212的图案的横方向的削减量。J表示蚀刻后的掩膜层212的图案宽度，K表示蚀刻后的反射防止膜210的图案宽度。
根据本发明者的实验，若例如在蚀刻时使用CF4气体和O2气体来作为处理气体，在与上述实施方式的蚀刻方法不同，仅通过一个工序来进行反射防止膜210的蚀刻的情况下，蚀刻后的形状的I/H比为0.40，K/J比为0.69。另一方面，在第二实施方式的蚀刻方法中，在第二工序中使用CF4气体来作为处理气体的情况下，I/H比为0.67，K/J比为0.76。I/H比是掩膜层的横方向的削减量相对纵方向的削减量的比例。表示一定量变窄掩膜层212的图案宽度时，沿纵方向削减多少程度的情况，为测量掩膜层212的纵方向的削减量的标准。另外，K/J为掩膜层212的图案宽度与反射防止膜210的图案宽度的比，为测量两者的图案宽度的差的标准。
从上面的实验中，可以看出在第二工序时使用CF4气体来作为处理气体的情况下，I/H比大幅度从0.40升高到0.67，减少了掩膜层212的纵方向的削减量。该情况下，确保了蚀刻时的掩膜层的厚度，可以充分实现掩膜层作为被蚀刻膜的掩膜的功能，所以提高了蚀刻特性。
另外，从上述实验中可以看出在第二工序时使用CF4气体的情况下，K/J比从0.69大幅度升高到0.76，降低了掩膜层212的图案宽度和反射防止膜210的图案宽度的差。该情况下，由于直立于反射防止膜的掩膜层的图案的稳定性提高，所以可以防止掩膜层的图案倒下。
另外，上述例子中，虽然在第二实施方式的第二工序中，使用CF4气体来作为处理气体，但是在第一实施方式的第二工序中，使用CF4气体也可得到同样的效果。另外，在第一实施方式中使用CF4气体时，该CF4气体可以在第一工序中用作变宽掩膜层的图案宽度时的处理气体，还可在第二工序中用作减小掩膜层的纵方向的削减量，减小掩膜层和反射防止膜的图案宽度的差时的处理气体。在使用CF4气体的情况下，通过改变工序条件，可以自由控制被蚀刻膜的蚀刻速度和图案宽度的尺寸。例如，在第一工序中，降低处理容器内的压力，增大CF4气体的流量，提高生成等离子体用的高频功率的情况下，由于减小被蚀刻层的蚀刻速度，等离子体反应生成物发生堆积，所以可以变宽掩膜层的图案宽度。另外，通过在第二工序中适当设定处理条件来进行蚀刻，可以抑制掩膜层的图案的纵方向的减小，并抑制被蚀刻膜和掩膜层的图案宽度的减少量。
在上面的实施方式中，虽然在预定的设定时间进行第一工序的蚀刻，但是也可在第一工序的蚀刻中监视掩膜层的图案宽度，在该图案宽度达到目标尺寸时终止第一工序。
该情况下，例如，在等离子体处理装置101内设置可通过散射(Scatterometry)法测量掩膜层的表面结构的表面结构测量装置。并且，在第一工序的蚀刻时，通过所述表面结构测量装置，持续测量例如掩膜层212的图案宽度比较“密”的第一区域和图案宽度比较“疏”的第二区域的图案宽度，来进行监视。并且，在第一区域和第二区域的图案宽度为目标尺寸且一致的时刻，终止第一工序的蚀刻。由此，可以更可靠地使掩膜层212的图案宽度均匀。
前述处理条件，优选通过控制装置110，与等离子体处理装置101一起，以上述全自动的方式进行控制。
本发明例如适用于等离子体化处理气体后，对被处理体实施蚀刻处理的蚀刻方法。

Claims (19)

1.一种蚀刻方法，其特征在于，包括：
第一工序，通过在预先图案形成后的掩膜层的侧壁堆积等离子体反应生成物，而变宽所述掩膜层的图案宽度；
第二工序，将变宽图案宽度的所述掩膜层作为掩膜，来蚀刻被蚀刻层。
2.根据权利要求1所述的蚀刻方法，其特征在于：在所述第二工序中，边蚀刻所述掩膜层的侧壁而变窄所述掩膜层的图案宽度，边蚀刻所述被蚀刻层。
3.根据权利要求1或2所述的蚀刻方法，其特征在于：所述掩膜层具有各图案接近、很密配置的第一区域和各图案分开、很疏配置的第二区域，预先图案形成后的所述掩膜层的图案宽度在属于所述第一区域的掩膜层和属于所述第二区域的掩膜层间不同；所述第一工序中，变宽属于所述各区域的掩膜层的图案宽度，使得属于所述第一区域的掩膜层的图案宽度与属于所述第二区域的掩膜层的图案宽度一致。
4.根据权利要求1-3的任一项所述的蚀刻方法，其特征在于：所述第一工序中，使用CF系气体、CHF系气体或CH系气体的其中之一来作为处理气体。
5.根据权利要求4所述的蚀刻方法，其特征在于：所述处理气体是CHF3。
6.一种蚀刻方法，其特征在于，包括：
第一工序，蚀刻预先图案形成的掩膜层的侧壁而变窄所述掩膜层的图案宽度；
第二工序，将变窄图案宽度的所述掩膜层作为掩膜，蚀刻所述掩膜层的侧壁，而边进一步变窄所述掩膜层的图案宽度，边蚀刻被蚀刻层。
7.根据权利要求6所述的蚀刻方法，其特征在于：所述掩膜层具有各图案接近、很密配置的第一区域和各图案分开、很疏配置的第二区域，预先图案形成后的所述掩膜层的图案宽度在属于所述第一区域的掩膜层和属于所述第二区域的掩膜层间不同；所述第一工序中，变窄属于所述各区域的掩膜层的图案宽度，使得属于所述第一区域的掩膜层的图案宽度与属于所述第二区域的掩膜层的图案宽度一致。
8.根据权利要求6-7的任一项所述的蚀刻方法，其特征在于：所述第一工序中，使用O2气体来作为处理气体。
9.根据权利要求6-8的任一项所述的蚀刻方法，其特征在于：所述第一工序中，不对载置了包括所述掩膜层和所述被蚀刻层的被处理体的电极施加电力。
10.根据权利要求1-9的任一项所述的蚀刻方法，其特征在于：所述掩膜层由光致抗蚀剂材料构成。
11.根据权利要求10所述的蚀刻方法，其特征在于：所述光致抗蚀剂材料由ArF光感光。
12.根据权利要求1-11的任一项所述的蚀刻方法，其特征在于：所述被蚀刻层由反射防止膜构成。
13.根据权利要求12所述的蚀刻方法，其特征在于：所述反射防止膜由有机系材料构成。
14.根据权利要求1-13的任一项所述的蚀刻方法，其特征在于：所述第二工序中，使用CF4气体和O2气体两种气体来作为处理气体。
15.根据权利要求1～13的任一项所述的蚀刻方法，其特征在于：
所述第二工序中，使用CF4气体来作为处理气体。
16.根据权利要求1～15的任一项所述的蚀刻方法，其特征在于：在所述掩膜层上形成接触孔的图案。
17.根据权利要求1～16的任一项所述的蚀刻方法，其特征在于：所述第一工序中，监视所述掩膜层的图案宽度，在该图案宽度达到目标尺寸时，终止所述第一工序。
18.一种计算机可读取的记录媒体，记录用于控制权利要求1所述的蚀刻方法的程序。
19.一种计算机可读取的记录媒体，记录用于控制权利要求6所述的蚀刻方法的程序。
CNB2004100806705A 2003-09-29 2004-09-29 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体 Expired - Fee Related CN1300637C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003337373 2003-09-29
JP2003337373 2003-09-29
JP2004188013 2004-06-25
JP2004188013A JP4727171B2 (ja) 2003-09-29 2004-06-25 エッチング方法

Publications (2)

Publication Number Publication Date
CN1603959A true CN1603959A (zh) 2005-04-06
CN1300637C CN1300637C (zh) 2007-02-14

Family

ID=34380387

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100806705A Expired - Fee Related CN1300637C (zh) 2003-09-29 2004-09-29 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体

Country Status (5)

Country Link
US (1) US7256135B2 (zh)
JP (1) JP4727171B2 (zh)
KR (1) KR100619111B1 (zh)
CN (1) CN1300637C (zh)
TW (1) TW200512791A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117737B (zh) * 2009-12-30 2015-01-07 中国科学院微电子研究所 减小半导体器件中ler的方法及半导体器件

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723238B2 (en) * 2004-06-16 2010-05-25 Tokyo Electron Limited Method for preventing striation at a sidewall of an opening of a resist during an etching process
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7539969B2 (en) * 2005-05-10 2009-05-26 Lam Research Corporation Computer readable mask shrink control processor
US7465525B2 (en) * 2005-05-10 2008-12-16 Lam Research Corporation Reticle alignment and overlay for multiple reticle process
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
US20070211402A1 (en) * 2006-03-08 2007-09-13 Tokyo Electron Limited Substrate processing apparatus, substrate attracting method, and storage medium
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
JP4861893B2 (ja) * 2006-07-28 2012-01-25 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
JP2008078582A (ja) * 2006-09-25 2008-04-03 Hitachi High-Technologies Corp プラズマエッチング方法
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5065787B2 (ja) * 2007-07-27 2012-11-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
US7838426B2 (en) * 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming
US7998872B2 (en) * 2008-02-06 2011-08-16 Tokyo Electron Limited Method for etching a silicon-containing ARC layer to reduce roughness and CD
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
JP5027753B2 (ja) * 2008-07-30 2012-09-19 東京エレクトロン株式会社 基板処理制御方法及び記憶媒体
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US9601349B2 (en) * 2009-02-17 2017-03-21 Macronix International Co., Ltd. Etching method
JP5260356B2 (ja) 2009-03-05 2013-08-14 東京エレクトロン株式会社 基板処理方法
JP5634313B2 (ja) * 2011-03-29 2014-12-03 富士フイルム株式会社 レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP6355374B2 (ja) * 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
JP6913569B2 (ja) 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
US11227767B2 (en) 2018-05-03 2022-01-18 Tokyo Electron Limited Critical dimension trimming method designed to minimize line width roughness and line edge roughness
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7278456B2 (ja) * 2018-07-27 2023-05-19 東京エレクトロン株式会社 プラズマ処理装置
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68923247T2 (de) * 1988-11-04 1995-10-26 Fujitsu Ltd Verfahren zum Erzeugen eines Fotolackmusters.
JP3445886B2 (ja) * 1995-10-27 2003-09-08 松下電器産業株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP3316407B2 (ja) * 1997-02-26 2002-08-19 シャープ株式会社 半導体装置の製造方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP2000077386A (ja) * 1998-08-27 2000-03-14 Seiko Epson Corp パターン形成方法
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
JP2000183027A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体装置の製造方法
TW525260B (en) * 1999-08-02 2003-03-21 Taiwan Semiconductor Mfg Shallow trench isolation pull-back process
US6461969B1 (en) * 1999-11-22 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Multiple-step plasma etching process for silicon nitride
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
JP2002343780A (ja) * 2001-05-01 2002-11-29 Applied Materials Inc ガス導入装置、成膜装置、及び成膜方法
CN1277293C (zh) * 2001-07-10 2006-09-27 东京毅力科创株式会社 干蚀刻方法
JP2003077900A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117737B (zh) * 2009-12-30 2015-01-07 中国科学院微电子研究所 减小半导体器件中ler的方法及半导体器件

Also Published As

Publication number Publication date
CN1300637C (zh) 2007-02-14
JP2005129893A (ja) 2005-05-19
TWI357092B (zh) 2012-01-21
US20050070111A1 (en) 2005-03-31
TW200512791A (en) 2005-04-01
US7256135B2 (en) 2007-08-14
KR20050031375A (ko) 2005-04-06
KR100619111B1 (ko) 2006-09-04
JP4727171B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
CN1300637C (zh) 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体
CN1277293C (zh) 干蚀刻方法
TWI587387B (zh) A method of processing the substrate to be treated, and a plasma processing apparatus
CN1282219C (zh) 图形形成方法和应用该方法的半导体器件的制造方法
CN100336180C (zh) 干蚀刻方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
US8759227B2 (en) Method for processing a target object
CN1505831A (zh) 蚀刻有机抗反射涂层(arc)的方法
TWI458009B (zh) 利用抗反射塗佈（ａｒｃ）層開口之線寬粗糙度控制
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101043004A (zh) 等离子体蚀刻方法
CN1708838A (zh) 含硅介电材料的蚀刻方法
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
CN1860597A (zh) 配线结构的形成方法以及半导体装置
KR20160008499A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
CN1577766A (zh) 半导体器件制造方法和蚀刻系统
CN1784510A (zh) 反应性离子蚀刻用掩膜材料、掩膜以及干蚀刻方法
CN1512272A (zh) 利用氟化氩曝光光源制造半导体器件的方法
CN1956618A (zh) 干蚀刻方法
CN1832105A (zh) 微细图案形成方法
CN1310293C (zh) 干蚀刻方法
CN1707771A (zh) 形成半导体器件接触塞的方法
CN1433051A (zh) 保护膜图案形成方法以及半导体器件制造方法
JP2006032908A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070214

Termination date: 20130929