TWI336522B - Multiple floating guard ring edge termination for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same - Google Patents

Multiple floating guard ring edge termination for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same Download PDF

Info

Publication number
TWI336522B
TWI336522B TW093100255A TW93100255A TWI336522B TW I336522 B TWI336522 B TW I336522B TW 093100255 A TW093100255 A TW 093100255A TW 93100255 A TW93100255 A TW 93100255A TW I336522 B TWI336522 B TW I336522B
Authority
TW
Taiwan
Prior art keywords
surface charge
layer
floating
charge compensation
guard rings
Prior art date
Application number
TW093100255A
Other languages
English (en)
Other versions
TW200505018A (en
Inventor
Sei-Hyung Ryu
Anant K Agarwai
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of TW200505018A publication Critical patent/TW200505018A/zh
Application granted granted Critical
Publication of TWI336522B publication Critical patent/TWI336522B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

1336522 玖、發明說明： 【發明所屬之技術領域】 本申請案規定美國臨時專利申請案序列號60/440,193之 優先權要求，該專利名稱為「碳化石夕裝置中之多重浮動護 環邊緣端點及製造包含該邊緣端點的碳化矽裝置之方法」 (MULTIPLE FLOATING GUARD RING EDGE TERMINATION FOR SILICON CARBIDE DEVICES AND METHODS OF FABRICATING SILICON CARBIDE DEVICES INCORPORATING SAME)，申請曰期 為2003年1月15曰，其揭示案係如完全提出而以引用的方式 併入本文中。 本發明係關於微電子裝置，更特定言之係關於碳化矽裝 置中之邊緣端點。 【先前技術】 期望高電塵碳化石夕（silicon carbide; SiC)肖特基（Schottky) 二極體（其可以處理例如約600 V與約2.5 kV之間的電壓）， 可與具有類似電壓額定值製造的矽PIN二極體競爭》此類二 極體可以處理多達約1 00安培或更多的電流，此取決於其活 動區域。高電壓肖特基二極體具有許多重要應用，尤其係 在電源調節、分配及控制之領域中。 此類應用中的一 SiC肖特基二極體之一重要特徵為其交 換速度。矽基PIN裝置一般展現出相對較差的交換速度。一 矽PIN二極體可以具有接近20 kHz的一最大交換速度，此取 決於其電壓額定值。相反，碳化矽基裝置理論上能夠具有 高甚多的交換速度，例如較佳超過矽基裝置約1 〇〇倍。此外， 〇\90\9〇437 D0C -6·
\JJLL 碳切裝置能處理高於石夕裝置的一電流強度。 一傳統s㈣特基二極體 漂移區域的-n型蟲κ〜有_SlC基板，作為一 ^ 士 1秘日日層係形成於該基板上。該裝置一浐句 括直接形成於層上的— 又 .. 为特基接點。在宵特基接點周圍 的係一 p型接面端 固 t . 擴充區（細cii〇n termination
extension ; JTE)區域，兮 F a A ^ ^域—般係藉由離子植入而形成。 所植入的可以為鋁、硼或一 八他適合的P型摻雜物^ JTE 區域之目的係減少或p方丨μ 4 & 士 - 邊緣處的電場擁播現象，並且減 少或防止損耗區域與裝詈 。 、戒置之表面互動。表面效應可以引起 損耗區域不均勻地擴展，此 y 此可以對裝置之崩潰電壓造成負 面影響^其他端點技術包括可能會受到表面效應更強烈影 響的護環及浮動場環。藉由㈣摻雜物（例如氮或磷）之植入， 還可以形成-通道終止區域’以便防止損耗區域延伸至裝 置之邊緣。
SiC肖特基二極體之另外的傳統端點，係在s^gh等人的 「具有低&漏及高產量之4H_Sic肖特基二極體中的平面端 點」，ISPSD ’97 第 157 5 1 fin 百 λ μ。〇 弟 主1 60頁中說明。用於一 Sic肖特基阻 障二極體的m晶護環端點，係在u議等人的「高電壓
SiC肖特基阻障—極體用之護環端點」，脳e電子裝置論文 第16卷第7號（1995年7月）第331至332頁巾說曰月。此外，其他 端點技術係在所公佈的PCT申請案第w〇 97/〇8754號中說 明’其名稱為「包括具有—電壓吸收邊緣的一pN接面之％ 半導體裝置」。 如以上所簡短論述，接面端點擴充區（JTE)、多重浮動護
0 W0\9O437 D0C 1336522 .環（mUUipie fI〇ating guard rings ; MFGR)及場板（_ ，Phi FP)係普遍用於高電壓碳切裝置中的端點方案。 JTE可以為很有效的邊緣端點，但是jte也可能會需要嚴格 地控制活動摻雜濃度與接面深度之乘積。此外，添加微影 . 蝕刻及植入步驟可能會招致額外的製造成本。 . FP亦為用於一裝置之邊緣端點的一傳統技術，而且可以 具有成本效益《在傳統砰裝置中，高場係由金屬場板下的 氧化物層支援。此技術可以良好地實行於半導體中的最高 場相對較低的矽裝置中。但是在sic裝置中，阻塞狀態中的 電場在氧化物半導體介面處可能會很高（〜2 MV/cm)，該電 場係由一因數2.5而增加。此導致很高的氧化物場，而且可 月t會導致長期的可罪性問題。因此，ρρ可能不適合用於ye 裝置。
已建s義將除JTE以外的多重浮動護環作為一技術，用以減 小JTE對於植入劑量變化的敏感度，參見Kinoshita等人所提 供的「護環輔助RESURF :為SiC電源裝置提供穩定及高崩 潰電壓之一新的端點結構」，ISPSD，02之技術摘要第253至 256頁。Kinoshita等人報導說：此類技術減小對於植入劑量 變化的敏感度。但是，當添加護環於JTE之内部邊緣及JTE 之外側時，用於端點的區域係增加至單獨JTE區域的幾乎三 倍。 MFGR還可以為邊緣端點之一成本效益方法，因為其可以 使用少於JTE的製造步驟。但是，MFGR對氧化物半導體介 面中的表面電荷可能會很敏感。圖1A至1D顯示一理想多重
〇-\90\9〇437 DOC 浮動護環⑽GR)端點之理想電場的輪廓。圖Μ解說-傳統 7⑽置’其中為了簡化’將？型加護環之間的間隔解說 定式。在阻塞狀態中，損耗區域在主要接面處開始並 且橫向及垂直擴届。_ ^ '、 一知耗區域穿過第一護環，則第一 護環之電位係固定為φ i # 马主要接面之電位。此時，護環之擊穿 側將少量電洞注入„區域。此丢失的電荷係由來自護環之外 部邊緣的η電荷之指& & $ , ,α 貝耗而取代。此擊穿及電荷注入會繼續， 直至損耗區域達到最終護環。因為在護環之間的損耗的η電 何之數量相同（怪定間隔的赃⑽端點），所以各護環所看見 的蜂值X場對於所有護環而言都相同，如圖ΐβ所示。但是， 如圖1C所示’峰值y場對於所有護環而言並不相同，因為η 電荷損耗之數量對於所有護環而言不相同。最高y場數值係 出現在主要接面處，而連續護環已減小y場之位準。圖出 顯示X及y場之向量總和，而且該總和顯示出主要接面之底 部角落處的最高電場(圖1A之圓圈部分)。因此，若使用相 等^隔的MFGR端點，職^潰係發生在主要接面之圓圈 底口P邊緣處。若需要各浮動護環支援相同電場，則護環之 間的間隔可以改變。φ |垃％沾忠 又艾王要接面與最内側護環之間的間隔可 以最小，而最外側護環處的間隔可以為最大。 用MFGR端點方案的一可能關鍵問題為其對於氧化物半 導體介面處的電荷很敏感。I氧半導體（metai_〇xide_
Semlconductor ; M〇s)電晶體之M〇s閘極區域處的淨電荷可 乂很低但是，當與熱生長閘極氧化物相比時，場氧化物 通常具有較低品質，而電渡處理步驟可能會導致較高氧化
〇 \90\9〇437 DOC
3ZZ 電荷。當大量正電荷出現在氧化物半導體介面處時，輕 :摻雜η型層之表面變成以區域，此壓縮等電位線。此導致 =化物半導體介面處的很高*，因此減小可能會導致用於 置的阻塞電壓之減小的浮動護環之效率。此外，此電荷 (大多數為正電荷)可以移向氧化物半導體介面或從該介面 移開’從而引起時間相依崩潰電壓或崩潰退出。崩潰退出 係指-現象中崩潰電壓始於—第_數值並且隨時間及 偏壓而增加。在碳化矽裝置中此問題可能會更大，因為場 ^物般彳于以'尤積^尤積氧化物（一般）具有劣於熱生長層 的特徵，@-碳化矽裝置中的氧化物半導體介面之電荷密 度比一矽裝置之電荷密度大甚多。 YUmaz「具有淺接面的高電壓阻塞結構之最佳化及表面 電荷敏感度」，lEEEf子裝置學報第38卷第3號，1991年7 月第1 666至1 675頁，建議將偏移場板放置在各護環上。 圖2解說此結構。如圖2所示，一n型半導體層ι〇具有一主要 接面12及形成於該接面中的一連串浮動護環14。一氧化物 層16係提供在半導體層1〇上而開口係提供在氧化物層w 中。偏移場板18係提供在開口中以接觸浮動護環14，並且 延伸至氧化物層16。
Yihnaz證實可以均勻地分配各護環所支援的電壓，而且 藉由擴展介面附近的等電位線可以減少對寄生電荷的敏感 度。此技術可以相對較容易地實施於矽裝置中，因為矽裝 置中的漂移層之摻雜密度一般較低，而且護環之間可以具 有相當大的間隔。但是，在碳化矽裝置中，漂移層中的摻 〇\90\90437 DOC -10- =度可以達到1GG倍或更多於具有相同阻塞能力的-石夕 、置之摻㈣度，而各護環所支援的電場可在達到10倍或 ^大於-石夕裝置之電場。因A，與―石夕裝置相比，護環可 姥需要更加相互接近而放置，而且可能需要的場氧化物厚 又口 X比夕裝置中所用的厚度大甚多。採用傳統製造技術 LJ如用於兔化石夕裝置的微影钱刻技術）可能難以達到此類 a因為偏私场板浮動護環結構使各場板分別接觸各護 W而護環之邊緣不應與下一個護環之邊緣重疊。為了滿 等而要可此需要放大各護環，而且護環之對準容差 :於〇.25 μΠ1。右可能，則採用用於SiC的傳統接觸對準 =可能難以達到此類對準需要。因為可能需要的氧化物之 ^度原因’相步驟覆蓋也可能為另—偏移場板浮動護環 夂冓1題此外，在場板設計中，氧化物之品質在達到合 格的結果方面可能比較重要’因為係氧化物支援場或電壓。 :化矽裝置中的氧化物一般具有低於矽裝置中可用的品 貝因此，偏移場板浮動護環結構可能不適用於碳化矽裝 【發明内容】 山本發明之具體實施例可以提供—種碳化矽裝置中之邊緣 =j該等裝置具有一碳化矽層中的複數個同心浮動護 衣該等環係相互鄰近並且與一碳化矽基半導體接面隔開。 例如—氧化物層的一絕緣層係提供在浮動護環上，而一碳 夕表面電荷補償區域係提供在浮動護環之間並且係鄰近 於該絕緣層。
〇 V90\9〇437 DOC I00byz2 在本《日月之特定具體實施例中，〉孕動護s延伸一第一距 山至厌化矽層巾，而表面電荷補償區域延伸一第二距離至 "夕層中。在某些具體實施例中，第二距離可以小於第 ^在進一步的具體實施例中，表面電荷補償區域係 来衣H微地摻雜。表面電荷補償區域可以在浮動護環 邵k屢％之間延伸’以便接觸浮動護環之鄰近護環。或 電何補彳貝區域可以在浮動護環之鄰近護環之間延 伸，但是僅接觸鄰近浮動護環之一。 於某些具體實施例中，在浮動護環之形成之前或之後藉 植2-摻雜物於碳切層巾，可以提供表面電荷補償區 =面電荷補償區域因此可以提供作為數個表面電荷補 =二以提供作為重疊浮動護環的一單一區域及/或可 展、...其組合。表面電荷補償區域也可以提供作為碳 J層上的-第二碳切層。藉由(例如)一碳化石夕層之蟲晶 生長，可以提供此第二層。 ιΐ本=明之某些具體實施例中，表面電荷補償區域可以 具有一摻雜物濃度，以便鄰 區域之表面係由氧化❹= 的表面電荷補償 一 β 曰之表面電荷而部分損耗；而且當 反向偏壓係施加於裝置時 某些具體實施例中，儘管嘆…广“貝耗。因此在 :絕緣?最大阻塞電壓於裝置時，護環仍可以相 域呈有劍景發明之某些具體實施例中，表面電荷補償區 何為換雜物濃度乘以表面電荷補償層之深度。在某些
〇 \9<Λ90437 D〇C -12. 1336522 具體實施例中，表面電荷補償區域可以延伸從約〇 1 pm至 約2.0 4爪的一距離至碳化矽層中。此外，在本發明之具體 實施例中，表面電荷補償區域並不連接鄰近浮動護環，可 以提供從约〇 · 1 μπ!至約2. 〇 μηι的一間隙。 在本發明之特定具體實施例中，浮動護環可以均勻地間 隔、非均勻地間隔或均勻間隔及非均勻間隔之組合。此外， 濩環可以延伸從約〇.丨μηι至約2 〇 μπι至碳化矽層中。護環可 以具有從約0.1 μπι至約1〇 μm的一間隔。此外，在本發明之 某些具體實施例申，可以提供從約i至約i 〇〇個護環。護環 可以從裝置之主要接面延伸從約2 μΓη至約丨mm的一距離。 浮動護環可以具有從約1χ10ιβ cm-3呈约lxl〇2〇 cm」的一摻 雜物濃度。 ' 在本發明之進一步的具體實施例中，碳化矽層為一 η型碳 化矽層，而護環及表面電荷補償層為ρ型碳化矽層。本發明 亦提供互補結構。 本發明亦提供製造在此所陳述的邊緣端點結構之方法。 【實施方式】 現在參考解說本發明之各種具體實施例的圖式來說明本 發明。如圖式所解說，》了解說之目的而誇大層或區域之 尺寸，從而提供該等尺寸來說明一般性結構或本發明。此 外，參考形成於一基板或另一層上的一層來說明本發明之 各方面。熟悉技術人士應瞭解，提及形成於另—層或基板 上的一層可想到額外層可能會介入。提及形成於另一^或 基板上而無一介入層的一層，係在此說明為「直接」形成
〇 V90X90437 DOC -13- 1336522 可以具有自約o.l μη1至約10 μηι的一間隔。此外，在本發明 之某些具體實施例中，可以提供從約1至約1 〇〇個護環3 4。護 環34可以從裝置之主要接面延伸從約2 μιη至約i mm的一距 離。浮動護環34可以具有從約lxl〇i8 cm_3至約lxl〇2〇 cm-3 的一摻雜物濃度。 在製造依據本發明之某些具體實施例的裝置中，可以在 護環34的形成之前或之後形成p型層38*p型區域36。藉由 (例如）離子植入或熟悉技術人士所熟知的其他技術，可以提 供此類區域36或層38。或者，p型層及/或p型區域可以為Sic 之一磊晶生長層或SiC之沈積層，該沈積層係形成於層3〇 上’並且在區域之情況下係圖案化以提供所需要的表面電 荷補償區域及/或層。在此情況下，可以在sic層的形成之 前或SiC層的形成之後形成護環。 圖5 A及5 B解說依據本發明之某些具體實施例的端點之 操作。當施加一較小反向偏壓時，表面電荷補償層（surface charge compensation layer ; SCCL)38之不確性部分（即尚未 由氧化物電荷所損耗的層38之部分）開始得以損耗，並且提 供如圖5A所解說的損耗區域5〇β因為Sccl 38並非全部損 耗’所以所有護環係在此時得以電連接，而延伸至最外側 護環以外的SCCL 3 8之部分藉由擴展損耗區域而防止過早 崩潰，如圖5Α所示。施加一較高反向偏壓，SCCL 38則變 為完全損耗’而且護環變為電絕緣。但是，護環係仍藉由 電容（參見圖5A所解說的電容ci、C2、C3及C4)而相互輕 合。施加於裝置的電壓係依據護環之間電容而劃分。
〇 \9〇\90437 DOC -17· 1336522 例如在圖5A中，若VI為主要接面32與第一護環34之間的 笔壓’ V2為第一護環34與第二護環34之間的電壓，V3為第 二護環與第三護環之間的電壓以及V4為第三護環與η型層 30之間的電壓，則 V1=((1/C1)/(1/C1 + 1/C2 + 1/C3 + 1/C4))* 總 電壓’其中總電壓為V1+V2+V3+V4。各護環之電位係由此 包谷比率及所施加的反向偏壓決定，該偏壓然後決定垂直 方向上的各護環下的損耗之寬度。各護環之電位隨著各護 環更加接近於主要接面而增加。結果，可以達到圖5 B所示 的平穩展開損耗區域5〇|。 雖然已參考熟悉技術人士根據本揭示案將瞭解的一 p_N 主要接面而解說本發明之具體實施例，但是依據本發明之 具體實施例的邊緣端點技術亦可用於其他裝置及/或接面 類型，例如肖特基接面。 現在參考圖6 A至6 j說明製造依據本發明之具體實施例的 接面邊緣點結構之方法。如圖6 a所示，一碳化石夕層3 〇已 形成於一接面32中，並且與同心浮動護環34隔開。藉由（例 如）將離子植入碳化矽基板及/或磊晶層中，可以形成此類區 域。 如圖6B所不，一遮罩層1〇〇可以形成並且圖案化於碳化矽 層上，並且可以對應於接面32及護環34區域。遮罩層1〇〇可 由傳統遮罩材料製成，而且可以（例如）採用傳統微影蝕刻或 熟悉技術人士所熟知的其他此類技術而圖案化。遮罩層ι〇〇 打開鄰近於接面32及護環34的視窗。視窗可以在鄰近護環 34及/或一護環34與接面32之間部分或完全延伸。
〇 \9〇\9〇437 DOC -18- ^36522 圖6C解說經由採用遮罩層1〇〇作為一離子植入遮罩的離 子植入法而形成表面電荷補償區域36。遮罩層！ 〇〇然後可以 私除（圖6D)，而絕緣層％則可以形成於所得結構上（圖6£)。 藉由（例如）熱氧化及/或沈積一氧化物於所得結構上，可以 形成絕緣層26。 山圖6F解說製造依據本發明之進一步具體實施例的一邊緣 k點結構之方法。如圖6F所示’ 一碳化石夕層川已形成於一 =碳化梦層120中。碳化發層12〇可以為_植入層及/或一蟲 阳層’而且可以具有以上參考表面電荷補償區域及/或層所 論述的一厚度及摻雜位準。 圖6G解說-遮罩層14〇之形成及圖案化。遮罩層刚可以 利用傳統遮罩技術而形成，並對歧表面電荷補償區域。 遮罩中的視窗可以對應於接面32及/或護環34。利用遮罩 140作為—離子植人遮罩，㈣子植人碳切層财以提供 接面32及/或護環34(圖6Η)β遮罩層丨侧後可以移除㈤ 叫’而絕緣層26則可以形成於所得結構上（㈣）。藉由（例 ^熱氧化及/或沈積-氧化物於所得結構上，可以形成絕緣 層26。 :已參考熟悉技術人士根據本揭示案將瞭解的製造 =定操作、特定遮罩圖案及等同物而說明本發明之具 ^例★’但是也可以利用其他操作、操作之順序、遮軍 :二=物，而仍從本發明之原理獲益。例如，可以提 電荷補償區域之植入的-不同順序。此外， “中的特定操作可以取決於所製造的裝置。因此
0 \90V90437 OOC (彳歹il 如)一φ θ . 蛋日日體之製造可以具有不同於一二極體之製造的 製造步jgg。m l 因此’本發明之具體實施例不應視為限於製造 中的特·定彳七 ’术乍’而可以包括提供如在此所說明的邊緣端點 結構之製造操作。 [範例] ^以下乾例解說本發明之特定具體實施例，而不應視為限 制本發明之具體實施例。 有1 ·5 8 mm2活動區域的肖特基二極體，係利用依據 本發明之具體實施例的接面端點技術而加以製造。以下表1 犮月各種接面端點組態。在表i中，裝置係藉由護環 nngs ’ GR)之編號而識別是否出現一接面端點擴充區 (JTE)，若出現，則定位JTE ;以及電荷補償層^型層）是否 出現於裝置中。i區之參考係指具有一單一摻雜位準JTE的 —裝置。表1亦提供裝置之各種實體及電性特徵。在表丨中， BV係指崩潰電壓，並且提供所製造的六晶圓之一上的裝置 之平均（AVE)及最大（MAX)崩潰電壓。 表1 :接面端點測試樣本 4護環 6護環 bl隻環+敢後 護環上的接面 端點擴充區 8護環 6護環 +p型詹 A "51"環 +P型層 B .擴车區 接百 端點擴 充區 攻環寬度 護環間隔 3.25μπι 3.0μτη 活動P型 層劑量 1.75μτη 3el2 2.0μτη 3el2 --- 活動接面 端點擴充 區劑量 lel3 lel3 朋潰電壓 退出 大多數 大多數 大多數 大多數 某些 某些 某些 ["最少數 日曰B] 1 平均崩潰 電壓 606.7 670.0 593 678 707 722 664.5 711.4 O:\90\90437.DOC •20- 1336522 4護環 6護環 6護環+敢後 護環上的接面 端點擴充區 8護環 6護環 +P型層 A 6護環 +P型層 B 護環十接面端點 擴充區 (Kinosliita 等人） 1區接面 端點擴 充區 晶圓1 tsL I tJ-i ，由 最大朋潰 電壓 742 787 808 824 851 870 820 825 晶圓2 平均崩潰 電壓 623.7 639.2 660.0 676.3 685.6 722.2 712.6 741.9 晶圖2 ΓΞ? 1 tX< 敢大朋·/貢 電壓 715 763 740 755 866 880 905 850 晶園3 平均崩潰 電壓 671.6 709.2 720.1 736.9 739.4 695.1 793.3 779.5 晶圓3 最大崩潰 電壓 748 817 836 843 907 968 979 1056 晶圓4 平均崩潰 電壓 678.4 755 713 729.4 739.6 746.5 702.7 713.7 晶園4 最大崩潰 電壓 906 880 922 904 915 885 790 905 晶圓5 平均崩潰 電壓 717.9 755 781.6 776 821.1 801.1 855.6 804.4 晶圓5 tsL J_ 山♦«to- 最大朋潰 電壓 790 915 905 885 1007 947 1100 1046 晶圓6 平均崩潰 電壓 637.8 696.2 656.2 602.9 631.6 660.1 654.4 686.4 晶圓6 最大崩潰 電壓 760 836 817 805 782 820 851 926 製造的六晶圓具有摻雜密度，晶圓1的密度為〜7.1 el5，晶圓 2的密度為〜7.7el5，晶圓3的密度為6.25el5，晶圓4的密度 為6.3el5，晶圓5的密度為5.3el5以及晶圓6的密度為5.5el5。 p型層裝置的所有植入係在室溫下採用一光阻遮罩而實行。 但是亦可以利用其他植入溫度。硼係用作所有裝置的摻雜 物。圖7A至12H為用於裝置的分配圖，該等裝置具有用於 表1所說明的六晶圓之各種端點類型。如表1所示，輕微摻 雜p型層可以提供對沒有電荷補償層的類似護環裝置之一 0 \90\90437 DOC -21 - 1336522 改進。 圖7八至12_說表1之裝置之間的崩潰電壓分配。圖7A、 8A、9A、IGA、11A及12A為用於肖特基裝置的崩潰電壓之 分配圖’言亥等裝置具有在六獨立晶圓上所提供的一四護環 端點結構0 圖 7B、8B、9B、10B、nR» ιοόα iUtJ、12B為用於肖特基 裝置的崩潰電壓之分配圖，該算奘罟且右少丄 u 成寻裝i具有在六獨立晶圓上 所提供的一六護環端點結構。a7C、8C、9C、i〇c、lie 及12C為用於肖特基裝置的崩潰電壓之分配圖，該等裝置具 有在六獨立晶圓上所提供的一八護環端點結構。圖7d、8D 9D、1〇D、11D及12D為用於肖特基裝置的崩潰電壓之分配 圖，該等裝置具有一八護環，該護環具有在六獨立晶圓上 所提供的最後護環端點結構處的一 jTE。圖7E、8E ' 9E、 1〇Ε、11Ε及12E為用於肖特基裝置的崩潰電壓之分配圖，該 等裝置具有一護環及在六獨立晶圓上所提供的JTE端點結 構’該結構係類似於Kinoshita等人在以下中所說明的結 構：「護環輔助RESURF :提供SiC電源裝置用之穩定及高崩 /貝電壓之一新端點結構」’ISPSD ’02之技術學報第253至256 頁（日文報）。圖7F、8F、9F、10F、11F及12F為用於宵特基 裝置的崩潰電壓之分配圖，該等裝置具有一 i.75 μιη護環， 5亥5蒦％具有在六獨立晶圓上所提供的一電荷補償層端點結 構。圖7G、8G、9G、10G、11G及12G為用於肖特基裝置的 崩潰電壓之分配圖，該等裝置具有一 2_0 μπι護環，該護環 具有在六獨立晶圓上所提供的一電荷補償層端點結構。圖 7Η、8Η、9Η、10Η、11Η及12Η為用於肖特基裝置的崩潰電 0 \90\904J7 DOC •22· 壓之分配圖 端點結構。 °亥等裝置具有在六獨立晶圓上所提供的一 jte 在圖式輿·夺日日$ 曰中已揭示本發明之典型較佳具體 例，雖然偵用姓^ 耳她 、疋術語’但是所使用的該等術語僅具有一 般性及說明性音盖 、 八 %、義，而並非為了限制本發明，本發 嘴係在以下申柱直令u之乾 〒。月專利範圍中提出。 【圖式簡單說明】 結合附圖考慮本發明之上述詳細說明之後，將更加容易 瞭解本發明之優點及特徵以及實施該等優點及特徵所採用 的方式，該等附圖解說較佳及範例性具體實施例，其中： 圖1A至1D分別為一傳統MFGR結構及該結構之理想場輪 摩的圖式； 圖2為具有偏移場板的一MFGJUi構之一圖式； 圖3為依據本發明之具體實施例的一邊緣端點結構之 斷面圖； 圖4為依據本發明之進—步具體實施例的_邊緣端點結 構之一斷面圖； 圖5A及5B為斷面圖，其解說依據本發明之具體實施例的 一邊緣端點結構之可能的操作； 圖6A至6J為斷面圖，其解說製造依據本發明之具體實施 例的邊緣端點結構之方法； 圖7A、8A、9A、10A、11八及12八為用於肖特基裝置的崩 潰電壓之分配圖，該等裝置具有在六獨立晶圓上所提供的 一四護環端點结構； 〇 \90\90437 DOC -23- 1336522 圖7B、SB、9B、10B、11B及12B為用於肖特基裝置的崩 潰電壓之分配圖，該等裝置具有在六獨立晶圓上所提供的 一六護環端點結構； 圖7C、8C、9C、IOC、11C及12C為用於肖特基裝置的崩 潰電壓之分配圖，該等裝置具有在六獨立晶圓上所提供的 一八護環端點結構； 圖7D、8D、9D、10D、11D及12D為用於肖特基裝置的崩 潰電壓之分配圖，該等裝置具有一八護環，該護環具有在 六獨立晶圓上所提供的最後護環端點結構處的_ JTE ; 圖7E、8E、9E、10E、11E及12E為用於肖特基裝置的崩 潰電壓之分配圖，該等裝置具有一護環及在六獨立晶圓上 所提供的JTE端點結構，該結構係類似於人在以 下中所說明的結構：「護環辅助rESURF :提供SiC電源裝置 用之穩定及高崩潰電壓之一新端點結構」，ISPSD，〇2之技術 學報第253至256頁（日文報）； 圖7F、8F、9F、l〇F、11F及12F為用於肖特基裝置的崩 /貝電壓之勿配圖’該等裝置具有一 1.75 μιη護環，該護環具 有在六獨立晶圓上所提供的一電荷補償層端點結構； 圖7G、8G、9G ' 10G、11G及12G為用於肖特基裝置的崩 潰電壓之分配圖，該等裝置具有一 2.〇 μηι護環及在六獨立 晶圓上所提供的一電荷補償層端點結構；以及 圖7Η、8Η、9Η、10Η、11H及12Η為用於肖特基裝置的崩 潰電壓之分配圖’該等裝置具有在六獨立晶圓上所提供的 一 JTE端點結構。 0 \9〇\9〇437 DOC •24- 1336522 【圖式代表符號說明】 10 半導體層 12 主要接面 14 浮動護環 16 氧化物層 18 偏移场板 20 碳化矽半導體裝置 .20' 碳化矽裝置
2 6 絕緣層 30 碳化矽層 32 主要接面 34 浮動護環 36 表面電荷補償區域 3 8 表面電荷補償層 5 0 損耗區域
5 01 4貝耗區域 100 遮罩層 120 碳化矽層 140 遮罩層 C1 電容 C2 電容 C3 電容 C4 電容 -25-

Claims (1)

1336522 /曰任正替換頁
第093100255號專利申請案 中文申請專利範圍替換本(99年3月） 拾、申請專利範圍·· ::-碳切半導體裝置中之邊緣端點結構，該結構包 該等護環 一碳化矽層中複數個隔開的同心浮動護環 至少部分圍繞一碳化矽基半導體接面； 該等浮動護環上的一絕緣層；以及 —碳化矽表面 該等浮動護環與鄰近的該絕緣層之間的 電荷補償區域， 其中該表面電荷補償區域具有-掺雜物濃度，以便鄰 :於I絕緣層的該表面電荷補償區域之該表面係由該絕 荷而部分損耗；而且當一反向偏壓係施加 於邊裝置時，該表面係完全損耗。 2. 構’其中該等浮動護 ，而該表面電荷補償 中’該第二距離係小 如申請專利範圍第丨項之邊緣端點結 環延伸一第一距離至該碳化矽層中 區域延伸一第二距離至該碳化矽層 於該第一距離。 如=請專利範圍第！項之邊緣端點結構，其中該表面電荷 補乜區域係比該等護環較輕微地摻雜。 (如二請專利範圍第】項之邊緣端點結構，其中該表 補償區域在該等浮動護環之鄰近護環之間完全延伸。 5·如申請專利範圍第1項之邊緣端點結構，其中該表面電冇 補償區域在該等浮動護環之鄰近護環之間延伸，但是並 非在二鄰近浮動護環之間完全延伸。 6·如申請專利範圍第1項之邊緣端點結構，其令該表面電荷 90437-99030I.doc 7補償區—+的一。 如:凊專利範圍第i項之邊緣端點結構，其中該表面電荷 8補秘區域包括複數個表面電荷補償區域。 8.如申請專利範圍第i項之邊緣端點結構，其 補償區域包括重疊該等浮動護環的一單一區域。 如申清專利範圍第1項之邊緣端點結構’其中該表面電荷 補償區域包括該碳化石夕層上的一第二碳化石夕層。 10·如申請專利範圍第i項之邊緣端點結構，其中該表面電荷 補償區域具有從約1><10” cm-2至約?χ1〇12 W的一劑量 電荷。 11. 如申請專利範圍第1項之邊緣端點結構，纟中該表面電荷 補償區域延伸從約（Μ叫至約2〇 μιη的一距離至該碳化 石夕層中。 !2.如申請專利範圍第i項之邊緣端點結構，其中該表面電荷 補償區域在二鄰近浮動護環之間並不完全延伸，以在該 表面電何補償區域與該等二鄰近浮動護環之一之間提供 從約0.1 μηι至約2.0 μιη的一間隙。 13.如申請專利範圍第丨項之邊緣端點結構，其中該等浮動護 衣係均勻地間隔、非均句地間隔及/或均勻間隔及非均勻 間隔之組合。 14. 如申請專利範圍第丨項之邊緣端點結構，其中該等護環延 伸從約0.1 μηι至-約2_〇 μηι至該碳化矽層中。 15. 如申請專利範圍第丨項之邊緣端點結構，其中該等護環具 有從約0·1 μιη至約10 μΓΠ的一間隔。 90437-990301.doc •如申請專利範圍第丨項之邊緣 一..............Γ:1 % 構，其中該等複數個 衣匕栝從約2至約100個護環。 .如申請專利範圍第！項之邊緣 ^ $ 豕鳊點結構，其中該等護環從 x 之該半導體接面延伸 離。 J么pm主約1 mm的一距 18. 19. 如申請專利範圍第 環具有從約1χ1〇18 如申請專利範圍第 為— η型碳化矽層 型碳化石夕。 1項之邊緣端點結構，其中該等浮動護 cm至約lxl〇2〇em-3的一換雜物濃度。 1項之邊緣端點結構，其中該碳化矽層 ，而該等護環及表面電荷補償區域為p 20. 如申請專利範圍第 為—P型碳化矽層 型碳化矽。 1項之邊緣端點結構，其中該碳化矽層 ，而該等護環及表面電荷補償區域為η 21. 種製造一碳化矽半導體裝置 法，該方法包括： 中之一邊緣端點結構之方 :成複數個隔開的同心浮動護環於一碳化矽層中，該 、濩％圍繞-碳化矽基半導體接面之至少一部分； 形成一絕緣層於該等浮動護環上；以及 形成一礙化石夕表 近的該絕緣層之間 面電荷補償區域於該等浮動護環與鄰 其中該表面電荷補償區域具有一摻雜物濃度，以便鄰 近於該絕緣層的該表面電荷補償區域之該表面係由該絕 緣層之表面電荷而部分損耗；而且當一反向偏壓係施加 於該裝置時，該表面係完全損耗。 90437.99030l.do, ^1年3月丨R to替換頁 22•如申請專利範圍第21項之方法，其中形成複數個浮動護 瓖包括形成延伸一第一距離至該碳化矽層中的複數個浮 動護環’而且其中形成—碳切表面電荷補償區域包括 形成延伸-第二距離至該碳切層中的—表面電荷補償 區域，該第二距離係小於該第—距離。 其中該表面電荷補償區 23 •如申請專利範圍第21項之方法， 域係比該等護環較輕微地摻雜。 24. 如中請專利範圍第21項之方法，其中該表面電荷補償區 域在該等浮動護環之鄰近護環之間完全延伸。 25. 如中料利㈣第21項之方法，其巾該表面電荷補償區 域在該等浮動護環之鄰近護環之間延伸，但是並非在二 鄰近浮動護環之間完全延伸。 26. 如中請專利範圍第21項之方法，其中形成—碳化石夕表面 電荷補償區域包括在該碳化矽層中植入區域。 27. 如中請專利範圍第21項之方法，其中該表面電荷補償區 域包括複數個表面電荷補償區域。 认如申請專利範圍第21項之方法，其中該表面電荷補償區 域包括重疊該等浮動護環的—單一區域。 冰2請專利範圍第21項之方法，其中形成一碳化石夕表面 2何補償區域包括形成-碳化矽磊晶層於該碳化矽層 30. 3 1. 如申請專利範圍第21項之方法’丨中該表面電荷 域具有從約lxl〇i2 至約7><1()12加2的一劑量電荷 如申請專利範圍第21項之方法，其中該表面電荷補償 區 區 90437-99030l.d〇c 1336522 衫月J日修正替換頁 32. 33. 34. 35. 36. 37. 38. 39. 40. 域延伸從約0.1 μπι至約2.0 μιη的一距離至該碳化矽層中。 如申請專利範圍第21項之方法，其中該表面電荷補償區域 在二鄰近浮動護環之間並不完全延伸，以在該表面電荷補 償區域與該等二鄰近浮動護環之一之間提供從約〇1 μηι至 約2.0 μηι的一間隙。 如申請專利範圍第21項之方法，其中該等浮動護環係均 勻地間隔、非均勻地間隔及/或均勻間隔及非均勻間隔之 組合。 如申明專利範圍第2 1項之方法，其中該等護環延伸從約 〇 · 1 μηι至約2.0 μιη至該碳化石夕層中。 如申請專利範圍第21項之方法，其中該等護環具有從約 〇·1 μηι至約1〇 的一間隔。 如中β專利Ιϋ圍第2 1項之方法’其中該等複數個浮動護 環包括從約2至約1〇〇個護環。 如申w專範圍第2 1項之方法’其中該等護環從該裝置 之該半導體接面延伸從約2 _至約i _的一距離。 如申請專利範圍第2 1 t ·μ· 犯囷弟21項之方去，其中該等浮動護環具有 從約lxlO18 cm_3至約lxl〇20 cm-3的一摻雜物濃度。 :申請專利範圍第21項之方法’ &中該碳化矽層為一 η型 厌化石夕層’而該等護環及表面電荷補償區域為ρ型碳化 石夕。 該結構包 一種-碳切半導體裝置中之邊緣端點結構 括： 心浮動護環，該等護 一碳化矽層中的複數個隔開的同 90437-990301.doc 丄* 丄*
環圍繞一碳化矽基半導體接面之至少一部分 該等浮動護環上的一絕緣層；以及 用以中和該等浮動護環之一區域中的該絕緣層與該碳 化矽層之間的一介面處之電荷的影響之構件。 41. 42. 43. 如申請專利範圍第40項之邊緣端點結構，其中用以中和 的該構件包括’當一最大阻塞電壓並未施加於該裝置 時，其係用以連接鄰近護環，並且當該最大阻塞電壓係 施加於該裝置時，其係用以絕緣鄰近護環的構件。 如申請專利範圍第40項之邊緣端點結構，其中用以中和 的該構件包括該等護環之鄰近護環之間的表面電荷補償 區域。 如申請專利範圍第42項之邊緣端點結構’其中該表面電 荷補償區域中的電荷之—數量係足夠小，以 電荷補錢域在低於料置之-崎電壓的—電壓下^ 以損耗。 f 44. 如申請專利範圍第40項 的該構件包括該等護環 償層。 之邊緣端點結構，其中用以中和 之鄰近護環之間的一表面電荷補 45, 如申請專難圍第44項之邊緣端點結構，其中該表面電 荷補償層中的電荷之—數量係^夠小，以便該表面電荷 補償層在低於該裝置之_阻塞電壓的—電壓下得以損 耗0 、 90437-990301.doc
TW093100255A 2003-01-15 2004-01-06 Multiple floating guard ring edge termination for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same TWI336522B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44019303P 2003-01-15 2003-01-15
US10/731,860 US7026650B2 (en) 2003-01-15 2003-12-09 Multiple floating guard ring edge termination for silicon carbide devices

Publications (2)

Publication Number Publication Date
TW200505018A TW200505018A (en) 2005-02-01
TWI336522B true TWI336522B (en) 2011-01-21

Family

ID=32718154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093100255A TWI336522B (en) 2003-01-15 2004-01-06 Multiple floating guard ring edge termination for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same

Country Status (7)

Country Link
US (4) US7026650B2 (zh)
EP (2) EP2261987B1 (zh)
JP (3) JP5122810B2 (zh)
KR (1) KR101036380B1 (zh)
CA (1) CA2512580A1 (zh)
TW (1) TWI336522B (zh)
WO (1) WO2004066392A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
CN100382246C (zh) * 2003-04-25 2008-04-16 住友电气工业株式会社 半导体装置的制造方法
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4889645B2 (ja) * 2005-09-08 2012-03-07 三菱電機株式会社 半導体装置の製造方法
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
CN101501859B (zh) * 2006-08-17 2011-05-25 克里公司 高功率绝缘栅双极晶体管
US7955929B2 (en) * 2007-01-10 2011-06-07 Freescale Semiconductor, Inc. Method of forming a semiconductor device having an active area and a termination area
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8110888B2 (en) * 2007-09-18 2012-02-07 Microsemi Corporation Edge termination for high voltage semiconductor device
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US7759186B2 (en) * 2008-09-03 2010-07-20 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices
US7825487B2 (en) * 2008-09-30 2010-11-02 Northrop Grumman Systems Corporation Guard ring structures and method of fabricating thereof
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
WO2011141981A1 (ja) 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
EP2693483B1 (en) * 2011-03-28 2016-11-16 Toyota Jidosha Kabushiki Kaisha Vertical-type semiconductor device
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
CN104221151B (zh) 2012-03-16 2017-02-22 三菱电机株式会社 半导体装置及其制造方法
US9406762B2 (en) * 2012-05-17 2016-08-02 General Electric Company Semiconductor device with junction termination extension
US8901639B2 (en) 2012-07-26 2014-12-02 Cree, Inc. Monolithic bidirectional silicon carbide switching devices
US9006748B2 (en) 2012-12-03 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP6242633B2 (ja) 2013-09-03 2017-12-06 株式会社東芝 半導体装置
WO2015033463A1 (ja) 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
CN103824760B (zh) * 2014-01-30 2017-04-26 株洲南车时代电气股份有限公司 一种碳化硅功率器件结终端的制造方法
WO2015166608A1 (ja) 2014-04-30 2015-11-05 三菱電機株式会社 炭化珪素半導体装置
WO2016043247A1 (ja) 2014-09-17 2016-03-24 富士電機株式会社 半導体装置
EP3012870A1 (en) 2014-10-20 2016-04-27 ABB Technology AG Edge termination for high voltage semiconductor devices
WO2017043606A1 (ja) 2015-09-09 2017-03-16 住友電気工業株式会社 炭化珪素半導体装置
US9818862B2 (en) 2016-01-05 2017-11-14 Nxp Usa, Inc. Semiconductor device with floating field plates
US9691752B1 (en) * 2016-04-11 2017-06-27 United Microelectronics Corp. Semiconductor device for electrostatic discharge protection and method of forming the same
KR102550521B1 (ko) 2016-10-21 2023-06-30 한국전기연구원 실리콘 카바이드 반도체 소자의 제조방법
CN110603645B (zh) 2017-05-08 2023-09-19 罗姆股份有限公司 半导体装置
US20210273090A1 (en) * 2020-03-02 2021-09-02 Cree, Inc. Semiconductor die with improved edge termination
TWI743818B (zh) * 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體
KR102372131B1 (ko) 2020-11-27 2022-03-08 재단법인 부산테크노파크 고내압 실리콘 카바이드 쇼트키 베리어 다이오드 및 제조방법
US12009389B2 (en) 2021-11-30 2024-06-11 Wolfspeed, Inc. Edge termination for power semiconductor devices and related fabrication methods

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL107889C (zh) * 1958-08-26
NL230892A (zh) * 1958-08-27
BE760009A (fr) * 1969-12-10 1971-05-17 Western Electric Co Oscillateur a haute frequence
US4096622A (en) * 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
US4329699A (en) * 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JPS56124273A (en) * 1980-03-04 1981-09-29 Semiconductor Res Found Semiconductor device
JPS57211752A (en) 1981-06-24 1982-12-25 Hitachi Ltd Semiconductor device
JPS58148469A (ja) 1982-02-27 1983-09-03 Nippon Telegr & Teleph Corp <Ntt> シヨツトキダイオ−ド
CA1189634A (en) * 1981-09-11 1985-06-25 Yoshihito Amemiya Low-loss and high-speed diodes
JPS58140139A (ja) 1982-02-16 1983-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4638551A (en) * 1982-09-24 1987-01-27 General Instrument Corporation Schottky barrier device and method of manufacture
US4816879A (en) * 1982-12-08 1989-03-28 North American Philips Corporation, Signetics Division Schottky-type rectifier having controllable barrier height
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
JPS59232467A (ja) * 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド
US4762806A (en) * 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
AU576594B2 (en) * 1984-06-15 1988-09-01 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Heat-resistant thin film photoelectric converter
JPS61137368A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体装置
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
US4738937A (en) * 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
JPS62279672A (ja) 1986-05-28 1987-12-04 Kanegafuchi Chem Ind Co Ltd 半導体装置
US4907040A (en) * 1986-09-17 1990-03-06 Konishiroku Photo Industry Co., Ltd. Thin film Schottky barrier device
JPH0671074B2 (ja) 1986-11-25 1994-09-07 日本電気株式会社 半導体装置
US4901120A (en) * 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
US4875083A (en) * 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5270252A (en) * 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
US4918497A (en) * 1988-12-14 1990-04-17 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
JP3221673B2 (ja) 1989-11-01 2001-10-22 新電元工業株式会社 高耐圧半導体装置
CA2128213A1 (en) * 1992-01-16 1993-07-22 Jainagesh A. Sekhar Electrical heating element, related composites, and composition and method for producing such products using dieless micropyretic synthesis
JPH0750420A (ja) 1994-03-31 1995-02-21 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法
US5565384A (en) 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
JPH088242A (ja) 1994-06-17 1996-01-12 Toshiba Chem Corp 半導体装置
TW286435B (zh) 1994-07-27 1996-09-21 Siemens Ag
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5804355A (en) * 1996-03-14 1998-09-08 Agfa-Gevaert N.V. Producing a contone image by sequentially exposing a thermo-sensitive imaging material by means of a set of radiation beams
JP3147331B2 (ja) 1996-04-02 2001-03-19 株式会社ワコール 補整機能を備えた股部を有する衣類
DE19616605C2 (de) * 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5801836A (en) * 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
SE9702220D0 (sv) * 1997-06-11 1997-06-11 Abb Research Ltd A semiconductor device with a junction termination and a method for production thereof
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
JPH1187331A (ja) 1997-09-01 1999-03-30 Matsushita Electron Corp 半導体装置の製造方法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
SE9802909L (sv) * 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
JP2002535839A (ja) * 1999-01-15 2002-10-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
GB2355110A (en) * 1999-08-11 2001-04-11 Mitel Semiconductor Ltd High voltage semiconductor device termination structure
FR2803103B1 (fr) 1999-12-24 2003-08-29 St Microelectronics Sa Diode schottky sur substrat de carbure de silicium
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
WO2004066391A1 (ja) 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置

Also Published As

Publication number Publication date
JP5122810B2 (ja) 2013-01-16
JP2011243999A (ja) 2011-12-01
US7026650B2 (en) 2006-04-11
KR20050109924A (ko) 2005-11-22
JP2012084910A (ja) 2012-04-26
EP2261987B1 (en) 2019-09-18
CA2512580A1 (en) 2004-08-05
US20060054895A1 (en) 2006-03-16
EP2261987A3 (en) 2014-01-15
TW200505018A (en) 2005-02-01
US8124480B2 (en) 2012-02-28
EP2261987A2 (en) 2010-12-15
US20090035926A1 (en) 2009-02-05
JP5695996B2 (ja) 2015-04-08
WO2004066392A1 (en) 2004-08-05
US20110081772A1 (en) 2011-04-07
EP1584110A1 (en) 2005-10-12
JP5670308B2 (ja) 2015-02-18
EP1584110B1 (en) 2018-02-21
JP2006516815A (ja) 2006-07-06
KR101036380B1 (ko) 2011-05-23
US7419877B2 (en) 2008-09-02
US20040135153A1 (en) 2004-07-15
US7842549B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
TWI336522B (en) Multiple floating guard ring edge termination for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
TWI441342B (zh) 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
JP3958404B2 (ja) 横型高耐圧素子を有する半導体装置
JP4313190B2 (ja) ショットキー整流器
JP4855636B2 (ja) トレンチショットキー整流器
US9711599B2 (en) Wide bandgap high-density semiconductor switching device and manufacturing process thereof
CN108630758A (zh) 碳化硅半导体器件和制造方法
US11043602B2 (en) Schottky barrier diode
US20140073110A1 (en) Method for fabricating a trench structure, and a semiconductor arrangement comprising a trench structure
JP2004529506A5 (zh)
TW201246390A (en) Semiconductor device and manufacturing method thereof
JP2013062545A (ja) 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体コンポーネント
JP2004515080A5 (zh)
WO2006058216A2 (en) Junction terminations structures for wide-bandgap power devices
JP5628765B2 (ja) 半導体装置
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
JP2007227949A (ja) 横型高耐圧素子を有する半導体装置の製造方法
JP2001068689A (ja) ショットキーバリアダイオードの製造方法
JP7055537B2 (ja) 半導体デバイスおよびその製作方法
WO2015006074A1 (en) High-voltage field-effect transistor having multiple implanted layers
CN117199105A (zh) 功率器件及其制造方法、功率模块和电子设备
TWM397604U (en) Multiple surface electrical field shield type Schottky diode
TW201041147A (en) Schottky diode device and method for fabricating the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent