TWI306670B - Memory device - Google Patents
Memory device Download PDFInfo
- Publication number
- TWI306670B TWI306670B TW095125784A TW95125784A TWI306670B TW I306670 B TWI306670 B TW I306670B TW 095125784 A TW095125784 A TW 095125784A TW 95125784 A TW95125784 A TW 95125784A TW I306670 B TWI306670 B TW I306670B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory device
- active region
- region
- word line
- transistor
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000004575 stone Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 89
- 125000006850 spacer group Chemical group 0.000 description 22
- 239000000463 material Substances 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910020286 SiOxNy Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910001507 metal halide Inorganic materials 0.000 description 4
- 150000005309 metal halides Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- WJMXTYZCTXTFJM-UHFFFAOYSA-N 1,1,1,2-tetraethoxydecane Chemical compound C(C)OC(C(OCC)(OCC)OCC)CCCCCCCC WJMXTYZCTXTFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- -1 bismuth oxime Chemical class 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 150000002923 oximes Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 150000003304 ruthenium compounds Chemical class 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1306670 λ * 九、發明說明： * 【發明所屬之技術領域】 本發明是有關於一種半導體裝置，特別是有關於一 種用於積體電路的記憶單元陣列。 【先前技術】 I又而5，5己憶體晶片具有由記憶單元（mem〇ry ceu) 所構成的陣列（array)，而各個記憶單元則分別由位元線 • (blt lme)與字元線(word line)相互連接。位元線與字元線 是用以在每個記憶單元上進行資訊的讀寫（read and wdte) 操作’而母個5己憶單元則分別代表一位元（bit)的資訊 (information)。典型的記憶單元是使用電晶體（transist〇r) 及/或黾谷器（capacitor)的組合來構成一位元的資訊。隨著 記憶單元尺寸的縮小，因此發展出不同種類的記憶體， 例如將二位元的資訊儲存於一個記憶單元中。 石夕氧 II 氧梦結構（silicon-oxide-nitride-oxide-silicon, # S0N0S ’以下簡稱SONOS結構)是一種可將二位元的資 訊儲存於一個記憶單元中的快閃記憶單元（flash memory cell)。傳統的SONOS結構是由具有多層閘極電極（gate electrode)的電晶體所構成，藉由在源極/汲極區域附近形 成氧化物-氮化物-氧化物結構（oxide-nitride-oxide，ΟΝΟ 結構）來捕捉（trap)與儲存電荷，用以代表邏輯上的 t： 或”1”。然而，這種傳統的SONOS結構無法將通道區域 (channel region)的尺寸減小，因此而限制了記憶單元的縮 0503-A31925TWF/Jessica Chen 5 1306670 小化。 ' 為了改善上述缺點，因此發展出側壁SONOS結構 (sidewall SONOS)’藉由將電荷捕捉於間隙壁（spacer)中 來達到儲存目的，其中，間隙壁是由氮化物所構成，並 沿著閘極侧壁形成。雖然這種側壁SONOS結構具有較短 的通道長度’然而這種結構的記憶元件仍具有較大的尺 寸，這是因為傳統侧壁SONOS結構需要較大的主動區 域，使接觸窗（contact)可用以連接位元線與源極/汲極區 • 域所導致。 第1 a圖為具有側壁SONOS結構的記憶陣列（memory array)，其包括主動區域1〇與12、用來定義主動區域的 淺溝槽隔離物STI、字元線（word line) 14與16、電晶體 20、22、24與26、源極/汲極區域30、用來儲存資訊的 氮化矽間隙壁17以及位元線BL-l、BL-2、BL-3與BL-4。 主動區域10與12以及字元線14與16相互交叉 (intersect)，而在交又處形成電晶體20、22、24與26 , •在電晶體20、22、24與26具有源極/>及極區域3〇。此外， 籍由接觸窗13的形成，使位元線BL-1、BL-2、BL-3與 BL-4可與源極/汲極區域30彼此電性連接。在第ia圖 中’具有X圖案的方框即用來代表如上所述的接觸窗 13。在第la圖之具有侧壁SONOS結構的記憶陣列中， 可在源極側與汲極侧的氮化層中分別儲存一位元的資 訊’其中’上述氮化層例如為浮置閘極（floating gate)或 間隙壁。 ~ 0503-A31925TWF/Jessica Chen 6 Γ3〇6670 ^第lb圖為沿著第la圖之lb-lb線的剖面圖，其顯示 电晶體22的剖面，亦即半導體基底1〇〇、作為字元線w 的閘極、形成於閘極的侧壁的氮化矽間隙壁17、源極/ 及極區域30。此外，第lb圖也顯示形成於閘極下方的閘 =介電層19、形成於間_ 17與字元線16之間的襯裡 ㈢15以及覆蓋電晶體22的介電層21。
^第1C圖為沿著第la圖之lc-lc線的剖面圖，其顯示 電晶體22的剖面，亦即半導體基底1〇〇、作為字元線16 ，閘極、形成於閘極的侧壁的氮化矽間隙壁17、淺溝槽 隔離物STI。此外，第1 c圖也顯示形成於閘極下方的閘 極介電層19、形成於間隙壁Π與字元線16之間的襯裡 層15以及覆蓋電晶體22的介電層21。 。然而，在第la圖所示的結構中，必須形成較寬的主 動區域1G與12才能形成如上所述的記憶陣列，這是因 為必須主動區域上形成兩條位元線，而得以分別在兩條 位π線上形成接觸窗，用以分別連接源極區域與汲極區 域。由於這種結構的主動區域較寬，也因此記憶陣列的 尺寸難以縮小，因而限制了記憶裝置的縮小化。 【發明内容】 有鑑於此，本發明實施例之一提供一種記憶裝置， 匕括基底’—第一主動區域’形成於該基底中；一第 二主動區域，形成於該基底中，該第—主動區域與該第 一主動區域的長軸彼此平行；複數個電晶體，設置於該 〇503^A31925TWF/Jessica Chen 7 Γ306670 動區域與該第二主動區域之間，使得該第一主動 二s與该第二主動區域作為該電晶體的源極/汲極區 用0 本發明另一實施例提供一種記憶裝置，包括：複數 個電晶體，每個電晶體包括一閘極、一源極區域與一汲 極區域，該複數個電晶體的源極區域具有一第一共用主 動區域，且該複數個電晶體的汲極區域具有一第二共用 主動區域，而該第一共用主動區域與該第二共用主動區 域的長軸彼此平行；以及—字元線，該字元線與該=極 $性連接’且該字元線垂直於該第一共用主動區域與該 弟一共用主動區域的長軸。 本發明又一實施例提供一種記憶裝置，一種記憶裝 置二$括：一基底；一記憶單元，形成於該基底上Γ該 記憶單元具有一閘極;一介電層，覆蓋於該記憶單元上； 以及一字元線，覆蓋於該介電層上，該字元線包括多晶 矽，且該字元線與該閘極電性相連。 【實施方式】 在本發明的一實施例中，是利用由氮化物所構成的 間隙壁來作為儲存電荷的區域，然而本發明不限於此， 本發明之概念亦可使用於其他種類的裝置中，例如平面 型SONOS(planar S0N0S)記憶單元、單獨記憶裝置 (stand-alone memory device)，或與其他電路整合而成的 記憶裝置。平面型S Ο N O S記憶單元是利用形成於閘極電 0503-A31925TWF/Jessica Chen δ 1306670 • 極中的氮化層作為捕捉層（trapping layer)。 • 請參照第2a圖與第2e圖，圖中顯示根據本發明一 實施例之記憶陣列200,記憶陣列200包括複數個主動區 域210，每個主動區域210的長轴大致上平行。相鄰兩個 主動區域210之間包括連繫兩者的橫向主動區域210’， 而這些主動區域210、210’是以淺溝槽隔離物STI定義 出。記憶陣列200是由複數個記憶單元101以矩陣方式 排列而成。記憶陣列200包括複數個區塊狀閘極200，其 φ 形成於相鄰的主動區域210之間，且跨於橫向主動區域 210’上方；源極/汲極區域，形成於長軸大致上為平行的 主動區域210之中；字元線222，其長軸大致上垂直於主 動區域210，且形成於橫向主動區域210’上；字元線接觸 窗224，用以電性連接上述字元線222與區塊狀閘極 220 ;位元線BL-1、BL-2、BL-3以及BL-4，形成於主動 區域210上，且與字元線222大致上互為垂直；以及位 元線接觸窗228，用以電性連接上述位元線BL-；l、BL-2、 • BL-3以及BL-4與源極/汲極區域。再者，區塊狀閘極220 的侧壁形成有間隙壁221，用以捕捉載子或電荷，而達到 儲存資訊的目的。 •換言之，字元線222形成於記憶陣列200之上，且 字元線222的長軸與主動區域210的長軸大致上垂直。 字元線接觸窗224形成於字元線222以及位於其下的閘 極220之間。位元線BL-1、BL-2、BL-3以及BL-4的長 軸與主動區域210的長軸大致上平行，位元線接觸窗228 0503-A31925TWF/Jessica Chen 1306670 • 形成於位元線以及位於位元線下方的主動區域210之 ' 間，第2a圖中，以具有X圖案的方框來代表字元線接觸 窗224或位元線接觸窗228。 請參照第2b〜第2d圖，其中第2b圖為沿著第2a圖 之2b-2b線的剖面圖，而第2c圖為沿著第2a圖之.2c-2c 線的剖面圖，第2d圖則是沿著第2a圖之2d-2d線的剖面 圖。這些圖顯示半導體基底190 ;形成於半導體基底190 之橫向主動區域210’上方的閘極220;位於閘極220下方 φ 兩侧的源極/汲極區域S/D，其形成於主動區域210之中； 以及設於閘極220側壁的間隙壁221，其例如以氮化矽材 料構成，用來儲存資訊。閘極介電層130形成於閘極220 的下方，而間隙壁221與閘極220之間具有襯裡層150， 其延伸至閘極介電層130兩側，熱載子會穿隧閘極介電 層130兩側的内襯層150而使間隙壁221捕捉電荷。 藉由形成於介電層209之中的字元線接觸窗224,可 電性連接閘極220與字元線222。再者，源極/汲極區域 • S/D之間為電晶體的通道區，其位於橫向主動區域210’ 之中。介電層223係形成於字元線222的上方，用以電 性絕緣字元線222與後續形成的位元線BL-1、BL2。再 者，藉由形成於介電層223與209的接觸窗228，可電性 連接位元線BL-1、BL2與源極/汲極區域S/D。而第2c 圖所示的淺溝槽隔離物STI是形成於半導體基底190之 中。 藉由施加適當的電壓於閘極、源極與汲極，可使每 0503-A31925TWF/Jessica Chen 10 1306670 Λ • 個記憶單元儲存二位元的資訊於閘.極220兩倒壁的間隙 * 壁221之内。 換言之’在本發明的一實施例中，閘極22〇的兩侧 可分別儲存一位元的資訊。例如，可在每個間極22〇侧 近位元線BL-1之處儲存一位元的資訊，而在靠近位 元線BL-2之處儲存另一位元的資訊。如第2a圖所示的 記憶陣列200使主動區域210的尺寸得以降低，進而縮 小記憶裝置的尺寸。 鲁 弟3a-3e圖、弟4a-4d圖與第5a-5e圖是拫據本發明 三種不同實施例所繪示之電晶體的製程剖面圖，盆可用 以形成如上所述的記憶陣列。 請參照第3a圖，其顯示上方具有電晶體312的基底 31〇。基底310可由整體矽（bulk silicon)、經過摻雜（d〇ped) 的石夕、未經過摻雜（undoped)的石夕或絕緣層上覆硬结構 (semiconductor on insulator,以下簡稱 S〇l 結構）所構 成。一般說來，SOI結構是一種將絕緣層形成於基底中， 鲁 而將例如為矽的半導體材料形成於絕緣層上的結構，絕 緣層可由埋入式氧化層（buried oxide layer, BOX)或氧化 矽（silicon oxide)層所構成，而基底可為秒基底或玻璃 (glass)基底，然本發明不限於此，其他例如具有多層結構 (multi-layered)的基底或梯度基底（gradient substrate)亦可 作為基底使用。 利用一般的方式形成並圖案化閘極介電層（gate dielectric layer)314 與閘極電極(gate electrode)316 於基底 0503-A31925TWF/Jessica Chen 11 130*6670 310 上。 ' 電晶體312包括、、硬罩幕(hard mask)317、襯裡層 (liner)318、間隙壁320以及源極/汲極區域322。閘極介 電層314與閘極電極316形成於基底310上，硬罩幕317 形成於閘極電極316上，用以在餘刻過程中保護位於底 下的閘極電極316免受蝕刻影響，襯裡層318與間隙壁 320是沿著（alongside)閘極電極316而形成。閘極介電層 3U最好是由高介電常數材料(high-K dielectric material) 鲁所構成，其可例如為氧化矽（silicon oxide)、氮氧化矽 (silicon oxynitride)、氮化石夕（silicon nitride)、氧化物（oxide) 或含氮的氧化物（nitrogen-containing oxide)。其他可能的 材料包括氧化铭（aluminum oxide)、氧化鑭（lanthanum oxide)、氧化給（hafnium oxide)、氧化錯（zirconium oxide) 或氮氧化給（hafnium oxynitride)。 在.本發明一較佳實施例中，閘極介電層314是由氧 化層所構成，其可經由氧化步驟或化學氣相沉積步驟 (chemical vapor deposition，CVD)而形成。上述氧化步驟 可例如是在包括有氧化物、水(H20)、一氧化氮(NO)或其 叙合物的環境中使用濕式或乾式熱氧化法（wet or dry thermal oxidation)的氧化步驟。而上述化學氣相沉積步驟 可例如是使用四乙氧基發烧（tetra-ethyl-ortho-silicate, TEOS)與氧氣(oxygen)作為前趨物(precilrsor)的化學氣相 沉積步驟。 閘極電極316最好是由導電材料所構成，例如金屬、 05^3-A31925TWF/Jessica Chen 12 1306670 • 金屬石夕化物（metal silicide)、金屬氮化物（metal nitride)或 * 者經過摻雜的多晶石夕（doped poly-crystalline silicon)。上 述金屬可例如是组、鈦、銦、鶴、翻、IS、給或釕等金 屬，上述金屬石夕化物可例如是鈦化石夕（titanium silicide)、 钻化石夕（cobalt silicide)、鎳化石夕（nickel silicide)或組化石夕 (tantalum silicide)等金屬矽化物，而上述金屬氮化物可例 如是氮化鈦（titanium nitride)或氮化组（tantalum nitride) 等金屬氮化物。此外，在本發明的一實施例中，多晶矽 癱 可藉由先沉積一層非晶石夕（amorphous silicon)，接著將其 再結晶（recrystallize)而形成。 硬罩幕317可由例如為Si3N4等含氮材料所構成，例 如利用砍烧（silane)與氨氣（ammonia)作為前趨物的化學 氣相沉積步驟而形成。然本發明不限於此，例如氮氧化 矽（silicon oxynitride, SiOxNy)或肟化矽（siliC0I1 oxime,
SiOxNy:Hz)等材料亦可使用於硬罩幕317中。 閘極介電層314、閘極電極316與硬罩幕317可藉由 鲁 微影步驟（photolithography)圖案化（patterned)。一般說 來’微影步驟包括形成一光阻(photoresist)，接著使用光 罩（mask)將光阻遮蔽’並進行曝光（exp〇se)與顯影 (develop)步驟。在本發明的一實施例中，首先在基底31〇 上沉積閘極介電層材料、閘極電極材料硬罩幕材料，接 著在上述材料層之上形成一光阻’將光阻圖案化，並使 用蝕刻步驟（etch)將未受光阻保護的多餘材料去除，僅留 下被光阻所保護的材料層’之後將先阻移除，即形成如 0503-A31925TWF/Jessica Chen 13 1306670 • 第3a圖所示的閘極介電層314、閘極電極316與硬罩幕 • 317。閘極電極316最好是由多晶矽所構成，而閘極介電 層314最好是由氧化物所構成。此外，上述蝕刻步驟可 為濕Ί虫刻（wet etch)、乾钮刻（dry etch)、非等向性餘岁g (anisotropic)或等向性蝕刻（isotropic)步驟，且最好是非等 向性乾银刻步驟。 襯裡層318最好是由氧化物構成，此氧化物是利用 濕式或乾式熱氧化步驟所形成，而上述氧化步驟最好是 • 在包括有氧化物、水(私0)及/或一氧化氮(NO)的環境中施 行。襯裡層318也可以藉由使用四乙氧基矽烷（TEOS)與 氧氣作為前趨物的化學氣相沉積步驟而形成。 間隙壁320最好是由Si3N4所構成，或者由SixNy、 SiOxNy或SiOxNy:Hz所構成。在本發明一較佳實施例中， 間隙壁320最好是由使用矽烷與氨氣作為前趨物的化學 氣相沉積步驟而形成的Si3N4所構成。 源極/汲極區域322可藉由離子植入步驟而形成。若 _ 源極/汲極區域322植入η型摻雜物，則形成η型金氧半 導體（n-type metal oxide semiconductor，以下簡稱 NMOS 裝置）。若源極/汲極區域322植入p型摻雜物，則形成p 型金氧半導體(p-type metal oxide semiconductor，以下簡 稱PMOS裝置）。上述n型摻雜物可為磷、氮、砷或銻， 而上述ρ型摻雜物可為硼、鋁或銦。另外，NMOS裝置 與PMOS裝置可視情況需要而形成於同一晶片上，在此 實施例中，必須使用多次的形成光阻步驟以及離子植入 0503-Α31925TWF/Jessica Chen 14 B06670 ·»
• 步驟，使晶片中的特定區域得以植入η型摻雜物及/或P • 型摻雜物。 此外，在上述電晶體的製作過程中也可以使用矽化 步驟（silicidation process)。藉由石夕化步驟的使用，可以改 善閘極電極316的導電率（conductivity)，並降低源極/没 極區域322的接觸電阻（contact resistance)。利用秒化步 驟所製造的金屬矽化物（metal silicide)可透過下列步驟而 形成：利用電漿氣相沉積步驟（plasma vapor deposition, 鲁 PVD)在電晶體上沉積例如為欽、錄、鎢或钻的金屬層’ 之後施以回火步驟（anneal)，用以使金屬層與此金屬層底 下的閘極電極316與源極/汲極區域322中的矽成份反 應，而形成金屬矽化物。經過上述矽化步驟之後，一部 份的金屬層形成金屬矽化物，而其餘部份則仍為金屬 層，例如覆蓋於間隙壁320之上的金屬層則為未反應的 金屬層。在形成金屬矽化物之後，可利用濕蝕刻步驟選 擇性地移除未反應的金屬層。另外，在上述矽化步驟中 ® 可使用多次的回火步驟，用以改變石夕化物區域的相 (phase)，使電阻值可更進一步的降^^。 上述電晶體的形成步驟僅為本發明之一實施例，然 而本發明不限於此，其他種類電晶體，例如具有隆起型 源/没極(raised source/drains)的電晶體、分離式閘極電晶 體（split-gate transistor)、鰭式場效電晶體（fin field effect transistor, FinFET)、具有不同於上述之構成材料與厚度 的電晶體、或者具有多層襯裡層與間隙壁的電晶體，皆 0503-A31925TWF/Jessica Chen 15 1306670 ' 可使用於本發明的不同實施例中。 - 第3b圖所繪示的是介電層330形成於電晶體312的 情形。在此實施例中，介電層330最好是由氧化物構成， 此氧化物是利用濕式或乾式熱氧化步驟所形成，而上述 氧化步驟最好是在包括有氧化物、水(Η20)及/或一氧化氮 (NO)的環境中施行。介電層330也可以藉由使用四乙氧 基矽烷（TEOS)與氧氣作為前趨物的化學氣相沉積步驟所 形成。介電層330的厚度最好至少大於閘極電極316與 • 硬罩幕3Π的高度。 第3c圖顯示第3b圖中的介電層330經過平坦化 (planarization)步驟之後的情形，上述平坦化步驟可例如 是化學機械研磨（chemical-mechanical polishing)步驟，並 藉由硬罩幕317作為蝕刻停止層，而經過平坦化步驟之 後的介電層3 3 0則形成大致上平坦的表面。 第3d圖顯示第3c圖中的硬罩幕317被移除之後的 情形。在本發明的一實施例中，硬罩幕317是由氮化發 • 所構成，因此可由使用磷酸(h3po4)作為蝕刻液的濕蝕刻 步驟加以移除。在移除硬罩幕317之後，則暴露出閘極 電極316。 第3e圖顯示在第3d圖的結構上形成導電層340之 後的情形。導電層340最好是由經過摻雜的多晶矽所構 成。之後，利用微影步驟及蝕刻步驟將導電層340圖案 化，即可作為如第2a圖所示的字元線222。 之後，可在第3e圖所繪示的結構上形成層間介電層 0503-A31925TWF/Jessica Chen 16 1306670 (inter-layer dielectric，iLD，圖中未繪示）以及金屬層（圖未 顯不），此時所形成的金屬層可作為位元線使用，例如第 2a圖所示的位元線BL-1、BL_2、BL-3以及BL-4。介層 囪（via)以及其他内連線結構（interc〇nnect你此如⑹亦可 形成於第3e圖所示的結構上。 請參照第4a-4d圖，其為根據本發明第二實施例所形 成之電晶體的製程剖面圖。請參照第3a圖與第4a圖， 其中，相同的符號代表相同的結構，於此不再贅述。第 4a圖所繪示的結構與第3a圖類似，不同之處，在於第 如圖所繪示的結構中並無硬罩幕317此元件，亦即在第 4a-4d圖所繪示的實施例中無需硬罩幕317作為蝕刻停止 層。 請芩照第4b圖，其顯示在電晶體312上形成介電層 430之後的情形。在此實施例中，介電層43〇與第补^ t的介電層330類似，亦由氧化物所構成，不同之處在 於，介電層330的厚度至少大於閘㈣極316與硬罩幕 317的高度，然而介電層43〇的厚度則較薄，甚至可小於 閘極電極316的厚度。介電層430的厚度最好是介於3〇〇 至500埃之間。在此須注意的是，第3b圖中的介電層33〇 具有平坦表面，然而第4b圖的介電層43〇則可且 坦的表面。 ^匁非十 如第4c圖所示，在形成介電層430之後，接著在人 電層㈣中以及閘極電極316之上形成介層窗432，^ 露出-部份的閘極電極316表面，而形成_接觸^ 0503-A31925TWF/Jessica Chen 17 1306670 (contact point)，用以在後續的製程中於此接觸點上形成 * 字元線。介層窗432可使用微影步驟形成。 第4d圖所繪示的是在第4c圖的結構上形成導電層 440之後的情形。導電層440最好是由經過摻雜的多晶石夕 所構成。之後，利用微影步驟及蝕刻步驟將導電層440 圖案化，即可作為如第2a圖所示的字元線222。在此須 注意的是，此實施例中的字元線（亦即第4d圖中的導電層 440)具有非平坦的表面。 • 請參照第5a-5e圖，圖中所繪示的是根據本發明的第 三實施例所形成之電晶體的製程剖面圖。請參照第5a 圖、第3a圖與第4a圖，其中，相同的符號代表相同的 結構，於此不再贅述。 請參照第5b圖，圖中繪示的是在電晶體312上形成 介電材料，並使用化學機械研磨（CMP)將其平坦化，而形 成介電層530之後的情形。在此實施例中，介電層530 與第3b圖中的介電層330類似，亦由氧化物所構成。在 ® 使用化學機械研磨步驟之前，介電材料是形成於閘極電 極316之上，且其厚度約大於2000埃。經過化學機械研 磨步驟之後，介電層5 3 0具有大致上平坦的表面，而厚 度則約大於1000埃。 如第5c圖所示，在形成第5b圖中的介電層530之 後，接著在介電層530中以及閘極電極316之上形成介 層窗532，其暴露出一部份的閘極電極316表面，而形成 一接觸點（contact point)，用以在後續的製程中於此接觸 0503-A31925TWF/Jessica Chen 18 1306670 點上形成字元線。介層窗532可使用微影步驟及蝕刻步 ' 驟形成。 第5d圖所繪示的是在第5c圖的介層窗532之中形 成導電材料538之後的情形。導電材料538是使用如下 方式形成：在介層窗532中填充導電材料，並使用例如 化學機械研磨步驟（CMP)，使填充於介層窗532中的導電 材料538具有平坦表面。 第5e圖所繪示的是在第5d圖的結構上形成導電層 ⑩540之後的情形。導電層540最好是由經過摻雜的多晶石夕 所構成。之後’利用微影步驟將導電層54〇圖案化，即 可作為如第2a圖所示的字元線222。在此須注意的是， 此實施例中的字元線（亦即第5e圖中的導電層54〇)具有 大致上平坦的表面。 本發明藉由將儲存電晶體（st〇rage transistor)置於主 動區域之間，使主動區域之間的間距（pitch)以及記憶單元 的尺寸（dimension)得以縮小，因此有利於高密度記憶陣 ®列的形成。 在本發明的一實施例中，字元線222是由多晶矽所 構成，然本發明不限於此，亦可使用其他導電材料，例 如金屬、金屬矽化物或金屬氮化物等導電材料，上述金 屬可例如是组、鈦、鉬、鎢、鉑、鋁、铪、釕或銅等金 屬，上述金屬矽化物可例如是鈦化矽（titaniumsilicide)、 銘化矽（cobalt silicide)、鎳化矽（nickel silicide)或钽化矽 (tantalum silicide)等金屬矽化物，而上述金屬氮化物可例 0503-A31925TWF/Jessica Chen 19 1306670 如是氮化鈦（titanium nitride)或氮化 i旦（tantalum nitride) 等金屬氮化物。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此項技藝者，在不去除離本發 明之精神和範圍内，當可作更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。 0503-A31925TWF/Jessica Chen 20 1306670 【圖式簡單說明】 =la圖為傳統s〇N〇s記憶陣列佈局的上視圖。 ★ lb圖為沿著第la圖之lb-lb線的剖面圖。 ^ C圖為沿著第la圖之lc-lc線的剖面圖。 圖為根據本發明一實施例所纟會示的SONo§記 陣列佈局的上視圖。 第圖為沿著第2a圖之2b-2b線的剖面圖。 第2c圖為沿著第2a圖之2c-2c線的剖面圖。 第2d圖為沿著第2a圖之2d_2d線的剖面圖。 第2e圖為用以形成s〇N〇S記憶陣列的主動區域及 淺溝槽隔離物的上視圖。 第3a-3e圖係根據本發明一實施例所繪示的電晶體 製程剖面圖。
第4a-4d圖係根據本發明另一實施例所繪示的電晶 體製程剖面圖D 第圖係根據本發明又一實施例所繪示的電晶 體製程剖面圖。 【主要元件符號說明】 10、12、210〜主動區域； 210’〜橫向主動區域； 14、16、222〜字元線； 20、22、24、26、312〜電晶體； 30、322〜源極/没極區域； 0503"A31925TWF/Jessica Chen 21 1306670 200〜記憶陣列； 220〜閘極； 224〜字元線接觸窗； 13、228〜位元線接觸窗； 100、190、310〜半導體基底； 19、130、314〜閘極介電層； 316〜閘極電極； 317〜硬罩幕； 15、318〜襯裡層；. 17、221、320〜間隙壁； 21、209、223、330、430、530〜介電層； 340、440、540〜導電層； 432、532〜介層窗； 538〜導電材料； BL-卜 BL-2、BL-3、BL-4〜位元線； STI〜淺溝槽隔離物。 0503-A31925TWF/Jessica Chen 22
Claims (1)
1306670 第95125784號申請專利範圍修正乂 _修正日期：97 7 3 十、申請專利範圍·· ％年7月）日修(更)正本 1.一種記憶裝置，包括： 一基底； 一第一主動區域，形成於該基底中； 一第二主動區域’形成於該基底中，該第一主動區 域與該第二主動區域的長軸彼此平行；以及 複數個電晶體’設置於該第一主動區域與該第二主 動區域之間’使得該第一主動區域與該第二主動區域作 為該電晶體的源極/汲極區域使用； 一字元線，垂直於該第一主動區域與該第二主動區 域的長轴； 其中該複數個電晶體包括複數個彼此隔開的區塊狀 閘極，形成於該第一主動區域與該第二主動區域之間， 並且與該字元線電性連接。 2. 如申請專利範圍第1項所述之記憶裝置，其中該電 晶體為碎氧氮氧石夕（SONOS)電晶體。 3. 如申請專利範圍第丨項所述之記憶裝置，其中該電 晶體儲存二位元資訊。 _ 4.如申請專利範圍第”所述之記憶裝置，其中該字 元線疋由多晶石夕或金屬所構成。 一 5.如申請專利範圍第1項所述之記憶裝置，更包括一 位7L線’平彳了於該第—主動區域與該第二主動區域的長 軸0 6.如申請專利範圍第 0503·Α31925TWF1 /Jessica 1 項所述之記憶裝置，更包括一 1306670 修正日期：97.7.3 憶裝置’其中該介 第95125784號申請專利範圍修正本 介電層’形成於該電晶體上。 7·如申請專利範圍第6項所述之記 電層具有平坦表面。 8. 一種記憶裝置，包括： 、複數個電θ曰體，母個電晶體包括一區塊狀閘極、一 2區域與―没極區域’該複數個電晶體的源極區域具 第=共用主動區域，且該複數個電晶體的汲極區域 ^有-第二共用主駭域，㈣第—共用线區域與該 一共用主動區域的長軸彼此平行；以及 一字元線，該字元線與該閘極電性連接，且該字元 線垂直於該第—共用主動區域與該第二共用主動區域的 長軸其中該每個電晶體的區塊狀閘極彼此隔開。 9. 如申請專利範圍第8項所述之記憶裝置，其中該複 數個電晶體為矽氧氮氧矽（SONOS)電晶體。 、1〇.如申請專利範圍第8項所述之記憶裝置，其中該 複數個電晶體儲存二位元資訊。 —11.如申請專利範圍第8項所述之記憶裝置，其中該 字元線是由多晶矽所構成。 12.如申請專利範圍第8項所述之記憶裝置，更包括 位元線，平行於該第一主動區域與該第二主動區域的 長轴。 —13.如申請專利範圍第8項所述之記憶裝置，其中該 字元線是由金屬所構成。 0503-Α31925TWFi/jessica 24
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/294,280 US7538384B2 (en) | 2005-12-05 | 2005-12-05 | Non-volatile memory array structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200723544A TW200723544A (en) | 2007-06-16 |
| TWI306670B true TWI306670B (en) | 2009-02-21 |
Family
ID=38117850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095125784A TWI306670B (en) | 2005-12-05 | 2006-07-14 | Memory device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7538384B2 (zh) |
| JP (2) | JP2007158297A (zh) |
| KR (1) | KR100779638B1 (zh) |
| CN (1) | CN1979866B (zh) |
| TW (1) | TWI306670B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4199338B2 (ja) * | 1998-10-02 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100729366B1 (ko) * | 2006-05-19 | 2007-06-15 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| JP5147654B2 (ja) * | 2008-11-18 | 2013-02-20 | パナソニック株式会社 | 半導体装置 |
| US8791522B2 (en) * | 2011-10-12 | 2014-07-29 | Macronix International Co., Ltd. | Non-volatile memory |
| KR20200054336A (ko) | 2011-12-22 | 2020-05-19 | 인텔 코포레이션 | 반도체 구조 |
| US10269697B2 (en) | 2015-12-28 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI683351B (zh) * | 2017-12-14 | 2020-01-21 | 新唐科技股份有限公司 | 半導體裝置及其形成方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088315B2 (ja) | 1989-03-08 | 1996-01-29 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US4964080A (en) * | 1990-03-09 | 1990-10-16 | Intel Corporation | Three-dimensional memory cell with integral select transistor |
| KR920009748B1 (ko) * | 1990-05-31 | 1992-10-22 | 삼성전자 주식회사 | 적층형 캐패시터셀의 구조 및 제조방법 |
| JPH0521757A (ja) | 1990-06-15 | 1993-01-29 | Ricoh Co Ltd | 半導体メモリ装置とその製造方法 |
| TW301782B (zh) * | 1991-08-16 | 1997-04-01 | Gold Star Electronics | |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| JP2000195974A (ja) * | 1998-12-25 | 2000-07-14 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JP3837253B2 (ja) * | 1999-03-09 | 2006-10-25 | 三洋電機株式会社 | 不揮発性半導体記憶装置とその製造方法 |
| KR100357185B1 (ko) * | 2000-02-03 | 2002-10-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리소자 및 그의 제조방법 |
| JP4051175B2 (ja) * | 2000-11-17 | 2008-02-20 | スパンション エルエルシー | 不揮発性半導体メモリ装置および製造方法 |
| DE10110150A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
| US6897514B2 (en) | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
| JP2002299473A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
| JP4565767B2 (ja) * | 2001-04-11 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| TW510048B (en) * | 2001-11-16 | 2002-11-11 | Macronix Int Co Ltd | Manufacturing method of non-volatile memory |
| JP2003163289A (ja) * | 2001-11-27 | 2003-06-06 | Mitsubishi Electric Corp | 半導体メモリの製造方法、及び該半導体メモリを含む半導体装置の製造方法 |
| TW520554B (en) * | 2002-01-11 | 2003-02-11 | Macronix Int Co Ltd | Memory device structure and its manufacturing method |
| JP2003297957A (ja) * | 2002-04-05 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| KR100432889B1 (ko) | 2002-04-12 | 2004-05-22 | 삼성전자주식회사 | 2비트 기입가능한 비휘발성 메모리 소자, 그 구동방법 및그 제조방법 |
| JP2004022575A (ja) * | 2002-06-12 | 2004-01-22 | Sanyo Electric Co Ltd | 半導体装置 |
| US6734063B2 (en) | 2002-07-22 | 2004-05-11 | Infineon Technologies Ag | Non-volatile memory cell and fabrication method |
| JP2004104009A (ja) * | 2002-09-12 | 2004-04-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004253571A (ja) * | 2003-02-19 | 2004-09-09 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP2005005513A (ja) * | 2003-06-12 | 2005-01-06 | Sony Corp | 不揮発性半導体メモリ装置およびその読み出し方法 |
| US6958272B2 (en) | 2004-01-12 | 2005-10-25 | Advanced Micro Devices, Inc. | Pocket implant for complementary bit disturb improvement and charging improvement of SONOS memory cell |
| US6987298B2 (en) * | 2004-02-03 | 2006-01-17 | Solide State System Co., Ltd. | Circuit layout and structure for a non-volatile memory |
| KR100645040B1 (ko) | 2004-02-09 | 2006-11-10 | 삼성전자주식회사 | 소오스 스트래핑을 갖는 플래시 메모리 소자의 셀 어레이 |
| US6952366B2 (en) | 2004-02-10 | 2005-10-04 | Micron Technology, Inc. | NROM flash memory cell with integrated DRAM |
| US7072210B2 (en) | 2004-04-26 | 2006-07-04 | Applied Intellectual Properties Co., Ltd. | Memory array |
| US6878988B1 (en) * | 2004-06-02 | 2005-04-12 | United Microelectronics Corp. | Non-volatile memory with induced bit lines |
| JP2006024868A (ja) * | 2004-07-09 | 2006-01-26 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリセルアレイとその製造方法 |
| KR101128711B1 (ko) * | 2005-04-29 | 2012-03-23 | 매그나칩 반도체 유한회사 | 노아형 플래시 메모리 소자 |
| WO2006129341A1 (ja) * | 2005-05-30 | 2006-12-07 | Spansion Llc | 半導体装置およびその製造方法 |
-
2005
- 2005-12-05 US US11/294,280 patent/US7538384B2/en not_active Expired - Fee Related
-
2006
- 2006-07-14 TW TW095125784A patent/TWI306670B/zh not_active IP Right Cessation
- 2006-08-03 JP JP2006212581A patent/JP2007158297A/ja active Pending
- 2006-08-09 CN CN2006101042952A patent/CN1979866B/zh active Active
- 2006-12-05 KR KR1020060121965A patent/KR100779638B1/ko active IP Right Grant
-
2011
- 2011-01-27 JP JP2011015285A patent/JP5733997B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1979866A (zh) | 2007-06-13 |
| US7538384B2 (en) | 2009-05-26 |
| TW200723544A (en) | 2007-06-16 |
| JP2011103488A (ja) | 2011-05-26 |
| KR20070058985A (ko) | 2007-06-11 |
| CN1979866B (zh) | 2010-05-12 |
| US20070126053A1 (en) | 2007-06-07 |
| JP5733997B2 (ja) | 2015-06-10 |
| KR100779638B1 (ko) | 2007-11-26 |
| JP2007158297A (ja) | 2007-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI310593B (en) | Method and structure for a 1t-ram bit cell and macro | |
| JP5116294B2 (ja) | 半導体構造およびその製造方法（垂直ｓｏｉトレンチｓｏｎｏｓセル） | |
| US20220293799A1 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| US7316945B2 (en) | Method of fabricating a fin field effect transistor in a semiconductor device | |
| TW201013902A (en) | Semiconductor device and a method of manufacturing the same | |
| TWI306670B (en) | Memory device | |
| TW201017733A (en) | Semiconductor device having metal gate stack and fabrication method thereof | |
| TW201123356A (en) | Wiring structures and methods of forming wiring structures | |
| US11417739B2 (en) | Contacts for semiconductor devices and methods of forming the same | |
| TWI517222B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| US8072018B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2022027611A (ja) | メモリデバイス及びその製造方法 | |
| TWI298930B (zh) | ||
| TWI774371B (zh) | 記憶體元件及形成三維記憶體元件的方法 | |
| TWI277179B (en) | Non-volatile memory device | |
| TW200949995A (en) | Method of manufacturing semiconductor memory apparatus and semiconductor memory apparatus manufactured thereby | |
| JP2008085244A (ja) | 半導体装置及びその製造方法 | |
| JP2005057127A (ja) | 半導体記憶装置およびその製造方法 | |
| US20230317469A1 (en) | Semiconductor Device and Methods of Forming the Same | |
| US20230328998A1 (en) | Memory device and forming method thereof | |
| TWI565006B (zh) | 記憶元件的製造方法 | |
| TW202236394A (zh) | 電晶體、電晶體中的閘極結構及閘極結構之形成方法 | |
| JP2004179582A (ja) | 不揮発性メモリを含む半導体装置及びその製造方法 | |
| JP2009076609A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |