JP2005057127A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005057127A JP2005057127A JP2003287831A JP2003287831A JP2005057127A JP 2005057127 A JP2005057127 A JP 2005057127A JP 2003287831 A JP2003287831 A JP 2003287831A JP 2003287831 A JP2003287831 A JP 2003287831A JP 2005057127 A JP2005057127 A JP 2005057127A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- line
- bit line
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】 ワード線11に直交するビット線21の各々は、半導体基板10内に形成された拡散ビット線211と、その上方のライン状の金属ビット線212とから成る。拡散ビット線211は、金属ビット線212の下方に同じくライン状に形成されており、金属ビット線212はワード線11間で拡散ビット線211と接続している。メモリセルアレイ上には層間絶縁膜が形成されており、金属ビット線212は、それに埋め込み形成されている。
【選択図】 図2
Description
図1および図2は、本発明の実施の形態1に係る半導体記憶装置の構成を説明するための図であり、それぞれ当該半導体記憶装置のメモリセルアレイを模式的に表した上面図および斜視図である。当該半導体記憶装置のメモリセルアレイは、これらの図の如く、半導体基板10上に形成された複数のライン状のワード線11と、ワード線11に直交する複数のライン状のビット線21とを有している。半導体基板10の各ビット線21間の領域(例えば図1の領域Tr)には、2つのビット線21に跨って、ワード線11をゲート電極とするメモリトランジスタが形成される。
実施の形態1では、拡散ビット線211は、金属ビット線212の下方にライン状に形成された。それに対し実施の形態2では、拡散ビット線211は、金属ビット線212の下方に、ワード線11の下で途切れた不連続状(即ち破線状)に形成される。それを除いては、実施の形態1と同様の構成である。
実施の形態3に係る半導体記憶装置のメモリセルアレイは、実施の形態1のメモリセルアレイにおいて、ライン状の拡散ビット線211の上部に、同じくライン状に形成された第3の絶縁膜(拡散ビット線上絶縁膜)を有するものである。それを除いては、図1および図2に示したものと同様の構成である。本実施の形態でも金属ビット線212はワード線11間で拡散ビット線211に接続する。そのため金属ビット線212は、ワード線11間で第3の絶縁膜をを突き抜けた構造になる(後で示す図32〜図34を参照)。
実施の形態4に係る半導体記憶装置のメモリセルアレイは、実施の形態3のメモリセルアレイにおいて、拡散ビット線211の幅が、第3の絶縁膜(拡散ビット線上絶縁膜)であるLOCOS膜41の幅よりも狭い構造を有するものである。(後で示す図42〜図44を参照)。
実施の形態4では、拡散ビット線211は、金属ビット線212の下方にライン状に形成された。それに対し実施の形態5では、拡散ビット線211は、金属ビット線212の下方に、ワード線途切れた不連続状(即ち破線状)に形成される。
Claims (16)
- 半導体基板上に形成された複数のライン状のワード線と、
前記ワード線に直交する複数のライン状のビット線と、
前記半導体基板の前記ビット線間に形成され、前記ワード線をゲート電極とするメモリトランジスタと、
前記メモリトランジスタ上に形成された層間絶縁膜とを備え、
前記ビット線の各々は、
前記半導体基板内に形成された拡散ビット線と、
前記層間絶縁膜にライン状に埋め込み形成され、前記ワード線間で前記拡散ビット線に接続した金属ビット線とから成る
ことを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置であって、
前記メモリトランジスタにおいて、前記ゲート電極下のゲート絶縁膜は、ONO(Oxide Nitride Oxide )膜である
ことを特徴とする半導体記憶装置。 - 請求項1または請求項2に記載の半導体記憶装置であって、
前記拡散ビット線は、前記金属ビット線下方にライン状に形成されている
ことを特徴とする半導体記憶装置。 - 請求項1または請求項2に記載の半導体記憶装置であって、
前記拡散ビット線は、前記金属ビット線下方に、前記ワード線の下で途切れた破線状に形成されている
ことを特徴とする半導体記憶装置。 - 請求項1から請求項4のいずれかに記載の半導体記憶装置であって、
前記拡散ビット線上部にライン状に形成された拡散ビット線上絶縁膜をさらに有し、
前記金属ビット線は、前記ワード線間で前記拡散ビット線上絶縁膜を突き抜けて前記拡散ビット線に接続している
ことを特徴とする半導体記憶装置。 - 請求項5に記載の半導体記憶装置であって、
前記拡散ビット線の幅は、前記拡散ビット線上絶縁膜の幅よりも狭い
ことを特徴とする半導体記憶装置。 - (a)半導体基板上に、下面にゲート絶縁膜、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、
(b)前記ワード線上に層間絶縁膜を形成する工程と、
(c)前記層間絶縁膜に前記ワード線に直交するライン状のトレンチを形成して、前記トレンチ内に前記ワード線間の前記半導体基板を露出させる工程と、
(d)前記トレンチ内に、イオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、
(e)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
ことを特徴とする半導体記憶装置の製造方法。 - 請求項7に記載の半導体記憶装置の製造方法であって、
前記ゲート絶縁膜は、ONO膜である
ことを特徴とする半導体記憶装置の製造方法。 - 請求項7または請求項8に記載の半導体記憶装置の製造方法であって、
前記イオン注入は、前記トレンチのラインに沿って傾いた前記半導体基板に対して斜め方向から行われる
ことを特徴とする半導体記憶装置の製造方法。 - 請求項7または請求項8に記載の半導体記憶装置の製造方法であって、
前記イオン注入は、前記半導体基板に対して垂直方向から行われる
ことを特徴とする半導体記憶装置の製造方法。 - (a)半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、
(b)前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、
(c)前記レジストをマスクにしたイオン注入により、半導体基板内にライン状の拡散ビット線を形成する工程と、
(d)前記拡散ビット線上部に、ライン状の第3絶縁膜を形成する工程と、
(e)前記ゲート絶縁膜および前記第3絶縁膜の上に、前記拡散ビット線に直交し、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、
(f)前記ワード線上に層間絶縁膜を形成する工程と、
(g)前記層間絶縁膜の前記拡散ビット線の上方にライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第3絶縁膜を除去して前記拡散ビット線を露出させる工程と、
(h)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
ことを特徴とする半導体記憶装置の製造方法。 - 請求項11に記載の半導体記憶装置の製造方法であって、
前記ゲート絶縁膜は、ONO膜である
ことを特徴とする半導体記憶装置の製造方法。 - (a)半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、
(b)前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、
(c)前記半導体基板上部の、前記工程(b)で前記ゲート絶縁膜が除去された領域に、ライン状の第3絶縁膜を形成する工程と、
(d)前記ゲート絶縁膜および前記第3絶縁膜の上に、前記第3絶縁膜に直交し、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、 (e)前記ワード線上に層間絶縁膜を形成する工程と、
(f)前記層間絶縁膜の前記第3絶縁膜上方に、前記拡散ビット線上絶縁膜よりも狭い幅のライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第3絶縁膜を除去して前記半導体基板を露出させる工程と、
(g)前記トレンチ内にイオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、
(h)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
ことを特徴とする半導体記憶装置の製造方法。 - 請求項13に記載の半導体記憶装置の製造方法であって、
前記ゲート絶縁膜は、ONO膜である
ことを特徴とする半導体記憶装置の製造方法。 - 請求項13または請求項14に記載の半導体記憶装置の製造方法であって、
前記イオン注入は、前記トレンチのラインに沿って傾いた前記半導体基板に対して斜め方向から行われる
ことを特徴とする半導体記憶装置の製造方法。 - 請求項13または請求項14に記載の半導体記憶装置の製造方法であって、
前記イオン注入は、前記半導体基板に対して垂直方向から行われる
ことを特徴とする半導体記憶装置の製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287831A JP4818578B2 (ja) | 2003-08-06 | 2003-08-06 | 不揮発性半導体記憶装置およびその製造方法 |
TW093116495A TWI239636B (en) | 2003-08-06 | 2004-06-09 | Semiconductor memory device and manufacturing method thereof |
KR1020040045063A KR100719983B1 (ko) | 2003-08-06 | 2004-06-17 | 반도체 기억 장치 및 그 제조 방법 |
CNB200410061802XA CN100343994C (zh) | 2003-08-06 | 2004-06-25 | 半导体存储装置及其制造方法 |
US10/896,060 US7224018B2 (en) | 2003-08-06 | 2004-07-22 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
KR1020070014886A KR100726908B1 (ko) | 2003-08-06 | 2007-02-13 | 반도체 기억 장치 |
US11/797,406 US7704831B2 (en) | 2003-08-06 | 2007-05-03 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
US12/717,753 US7985648B2 (en) | 2003-08-06 | 2010-03-04 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
US13/161,207 US8288227B2 (en) | 2003-08-06 | 2011-06-15 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287831A JP4818578B2 (ja) | 2003-08-06 | 2003-08-06 | 不揮発性半導体記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005057127A true JP2005057127A (ja) | 2005-03-03 |
JP4818578B2 JP4818578B2 (ja) | 2011-11-16 |
Family
ID=33535743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287831A Expired - Fee Related JP4818578B2 (ja) | 2003-08-06 | 2003-08-06 | 不揮発性半導体記憶装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (4) | US7224018B2 (ja) |
JP (1) | JP4818578B2 (ja) |
KR (2) | KR100719983B1 (ja) |
CN (1) | CN100343994C (ja) |
TW (1) | TWI239636B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006129341A1 (ja) * | 2005-05-30 | 2006-12-07 | Spansion Llc | 半導体装置およびその製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101167180A (zh) * | 2005-04-27 | 2008-04-23 | 斯班逊有限公司 | 半导体装置及其制造方法 |
US7759726B2 (en) * | 2005-07-12 | 2010-07-20 | Macronix International Co., Ltd. | Non-volatile memory device, non-volatile memory cell thereof and method of fabricating the same |
KR100750950B1 (ko) * | 2006-07-18 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법, 비휘발성메모리 장치 및 그 제조 방법 |
JP2011129566A (ja) * | 2009-12-15 | 2011-06-30 | Elpida Memory Inc | 半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1092962A (ja) * | 1996-08-27 | 1998-04-10 | Internatl Business Mach Corp <Ibm> | Eeprom |
JP2001325793A (ja) * | 2000-05-15 | 2001-11-22 | Fujitsu Ltd | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
WO2002025733A2 (en) * | 2000-09-22 | 2002-03-28 | Sandisk Corporation | Non-volatile memory cell array and methods of forming |
WO2002080275A2 (de) * | 2001-03-02 | 2002-10-10 | Infineon Technologies Ag | Speicherzellenarrays und deren herstellungssverfahren |
JP2003188252A (ja) * | 2001-12-13 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003218246A (ja) * | 2001-12-29 | 2003-07-31 | Hynix Semiconductor Inc | フラッシュメモリセルとその製造方法及びプログラム方法/消去方法/読出方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168334A (en) * | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
JPH0279463A (ja) * | 1988-09-14 | 1990-03-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5158334A (en) * | 1989-07-17 | 1992-10-27 | Felland Raymond G | Adjustable vehicular glare shielding device |
US5362662A (en) * | 1989-08-11 | 1994-11-08 | Ricoh Company, Ltd. | Method for producing semiconductor memory device having a planar cell structure |
JP3554666B2 (ja) * | 1997-10-07 | 2004-08-18 | 株式会社日立製作所 | 半導体メモリ装置 |
KR100215888B1 (ko) * | 1996-12-26 | 1999-08-16 | 구본준 | 플래쉬 메모리 제조방법 |
JP2000031302A (ja) | 1998-07-08 | 2000-01-28 | Matsushita Electron Corp | 半導体記憶装置及びその製造方法 |
TW399332B (en) | 1998-08-12 | 2000-07-21 | United Microelectronics Corp | The structure of flash memory cell and the manufacturing method thereof |
US6174758B1 (en) * | 1999-03-03 | 2001-01-16 | Tower Semiconductor Ltd. | Semiconductor chip having fieldless array with salicide gates and methods for making same |
US6218695B1 (en) | 1999-06-28 | 2001-04-17 | Tower Semiconductor Ltd. | Area efficient column select circuitry for 2-bit non-volatile memory cells |
KR100485486B1 (ko) * | 2002-09-19 | 2005-04-27 | 동부아남반도체 주식회사 | 플래시 메모리 셀의 구조 및 그 제조 방법 |
KR20040045063A (ko) * | 2002-11-22 | 2004-06-01 | 현대자동차주식회사 | 파일럿 분사 노즐이 구비된 직접 분사식 디젤 엔진 |
US6987048B1 (en) * | 2003-08-06 | 2006-01-17 | Advanced Micro Devices, Inc. | Memory device having silicided bitlines and method of forming the same |
-
2003
- 2003-08-06 JP JP2003287831A patent/JP4818578B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-09 TW TW093116495A patent/TWI239636B/zh not_active IP Right Cessation
- 2004-06-17 KR KR1020040045063A patent/KR100719983B1/ko not_active IP Right Cessation
- 2004-06-25 CN CNB200410061802XA patent/CN100343994C/zh not_active Expired - Fee Related
- 2004-07-22 US US10/896,060 patent/US7224018B2/en not_active Expired - Fee Related
-
2007
- 2007-02-13 KR KR1020070014886A patent/KR100726908B1/ko not_active IP Right Cessation
- 2007-05-03 US US11/797,406 patent/US7704831B2/en not_active Expired - Fee Related
-
2010
- 2010-03-04 US US12/717,753 patent/US7985648B2/en not_active Expired - Fee Related
-
2011
- 2011-06-15 US US13/161,207 patent/US8288227B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1092962A (ja) * | 1996-08-27 | 1998-04-10 | Internatl Business Mach Corp <Ibm> | Eeprom |
JP2001325793A (ja) * | 2000-05-15 | 2001-11-22 | Fujitsu Ltd | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
WO2002025733A2 (en) * | 2000-09-22 | 2002-03-28 | Sandisk Corporation | Non-volatile memory cell array and methods of forming |
WO2002080275A2 (de) * | 2001-03-02 | 2002-10-10 | Infineon Technologies Ag | Speicherzellenarrays und deren herstellungssverfahren |
JP2003188252A (ja) * | 2001-12-13 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003218246A (ja) * | 2001-12-29 | 2003-07-31 | Hynix Semiconductor Inc | フラッシュメモリセルとその製造方法及びプログラム方法/消去方法/読出方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006129341A1 (ja) * | 2005-05-30 | 2006-12-07 | Spansion Llc | 半導体装置およびその製造方法 |
US7943982B2 (en) | 2005-05-30 | 2011-05-17 | Spansion Llc | Semiconductor device having laminated electronic conductor on bit line |
US8278171B2 (en) | 2005-05-30 | 2012-10-02 | Spansion Llc | Fabrication method for semiconductor device having laminated electronic conductor on bit line |
JP5053084B2 (ja) * | 2005-05-30 | 2012-10-17 | スパンション エルエルシー | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100155822A1 (en) | 2010-06-24 |
KR100719983B1 (ko) | 2007-05-21 |
US8288227B2 (en) | 2012-10-16 |
TWI239636B (en) | 2005-09-11 |
TW200507238A (en) | 2005-02-16 |
US7704831B2 (en) | 2010-04-27 |
KR100726908B1 (ko) | 2007-06-11 |
US7224018B2 (en) | 2007-05-29 |
CN100343994C (zh) | 2007-10-17 |
US20040262674A1 (en) | 2004-12-30 |
US20110241131A1 (en) | 2011-10-06 |
KR20070039510A (ko) | 2007-04-12 |
KR20050015984A (ko) | 2005-02-21 |
US20070205457A1 (en) | 2007-09-06 |
JP4818578B2 (ja) | 2011-11-16 |
US7985648B2 (en) | 2011-07-26 |
CN1581491A (zh) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006286720A (ja) | 半導体装置およびその製造方法 | |
JP2009194305A (ja) | 半導体記憶装置及びその製造方法 | |
JP5813447B2 (ja) | ナンドフラッシュメモリ素子及びその製造方法 | |
US8952536B2 (en) | Semiconductor device and method of fabrication | |
KR101907694B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
US8288227B2 (en) | Semiconductor memory device with bit line of small resistance and manufacturing method thereof | |
JP2009231300A (ja) | 半導体記憶装置及びその製造方法 | |
JP2000286349A (ja) | 半導体装置およびその製造方法 | |
JP2009277897A (ja) | 半導体記憶装置の製造方法 | |
JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
EP1898460B1 (en) | Semiconductor device and fabrication method thereof | |
KR100624923B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
JP2008098567A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20070196983A1 (en) | Method of manufacturing non-volatile memory device | |
JP4944766B2 (ja) | 半導体装置及びその製造方法 | |
JP2008103561A (ja) | 半導体装置及びその製造方法 | |
US6511882B1 (en) | Method for preventing the leakage path in embedded non-volatile memory | |
JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US9269583B1 (en) | Method for fabricating memory device | |
JP5657612B2 (ja) | 半導体装置およびその製造方法 | |
JP2004241698A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2005108915A (ja) | 半導体装置及びその製造方法 | |
JP2004247521A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2007123349A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |