JP2005057127A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2005057127A
JP2005057127A JP2003287831A JP2003287831A JP2005057127A JP 2005057127 A JP2005057127 A JP 2005057127A JP 2003287831 A JP2003287831 A JP 2003287831A JP 2003287831 A JP2003287831 A JP 2003287831A JP 2005057127 A JP2005057127 A JP 2005057127A
Authority
JP
Japan
Prior art keywords
insulating film
line
bit line
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003287831A
Other languages
English (en)
Other versions
JP4818578B2 (ja
Inventor
Satoru Shimizu
悟 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003287831A priority Critical patent/JP4818578B2/ja
Priority to TW093116495A priority patent/TWI239636B/zh
Priority to KR1020040045063A priority patent/KR100719983B1/ko
Priority to CNB200410061802XA priority patent/CN100343994C/zh
Priority to US10/896,060 priority patent/US7224018B2/en
Publication of JP2005057127A publication Critical patent/JP2005057127A/ja
Priority to KR1020070014886A priority patent/KR100726908B1/ko
Priority to US11/797,406 priority patent/US7704831B2/en
Priority to US12/717,753 priority patent/US7985648B2/en
Priority to US13/161,207 priority patent/US8288227B2/en
Application granted granted Critical
Publication of JP4818578B2 publication Critical patent/JP4818578B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化を図る。
【解決手段】 ワード線11に直交するビット線21の各々は、半導体基板10内に形成された拡散ビット線211と、その上方のライン状の金属ビット線212とから成る。拡散ビット線211は、金属ビット線212の下方に同じくライン状に形成されており、金属ビット線212はワード線11間で拡散ビット線211と接続している。メモリセルアレイ上には層間絶縁膜が形成されており、金属ビット線212は、それに埋め込み形成されている。
【選択図】 図2


Description

本発明は、半導体記憶装置およびその製法に関するものである。
不揮発性メモリのメモリセルに使用されるトランジスタ(メモリトランジスタ)の一つに、MONOS(Metal Oxide Nitride Oxide Semiconductor)トランジスタがある(例えば非特許文献1)。このMONOSトランジスタは、半導体基板内に形成されたソース領域およびドレイン領域、半導体基板上に形成されたゲート絶縁膜、当該ゲート絶縁膜上に形成されたゲート電極を有する。MONOSトランジスタのゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んだ積層膜(ONO(Oxide Nitride Oxide)膜)である。
MONOSトランジスタは、ONO膜のシリコン窒化膜中のトラップに電荷を蓄積することで記憶を保持する。また、1つのMONOSトランジスタの中で位置の異なる2つの個所それぞれに局所的に電荷を蓄積することで、1セルの中に2ビットの記憶を保持させることが可能な、いわゆるマルチビットのMONOSトランジスタもある(NROMと呼ばれる)。よって、MONOSトランジスタは、従来のフローティングゲート型のメモリトランジスタ等に比べ、1ビット当たりのセル面積を大幅に縮小化することができる。また、構造が簡単であるので形成しやすいという特徴や、電荷が絶縁膜(シリコン窒化膜)内に蓄積されるので電荷の漏れが殆ど無く信頼性が高いという特徴もある。
一方、不揮発性メモリのメモリセルアレイの構造として、“フィールドレスアレイ”が知られている(例えば特許文献1)。このフィールドレスアレイとは、アレイを構成する個々の素子を分離するためにフィールド酸化膜を使用しないアレイとして定義される。フィールドレスなメモリセルアレイでは、メモリトランジスタ間にフィールド酸化膜を必要としないので、メモリトランジスタを半導体基板に高密度で配置することができ、メモリセルアレイの形成面積の縮小化を図ることができる。
Boaz Eitan他著「NROM(2ビット、トラッピングストレージNVMセル)はフローティングゲートセルへ真に挑戦し得るか(Can NROM, a 2-bit, Trapping Storage NVM Cell, Give a Real Challange to Floating Gate Cells?)」Technical paper presented at the International Conference on Solid State Devices and Materials (Tokyo, 1999), SSDM 1999 米国特許第6174758号明細書
上記特許文献1に示されているように、従来のフィールドレスなメモリセルアレイでは、ビット線は半導体基板内に形成された拡散配線(拡散ビット線)である。拡散配線は金属配線に比べて高抵抗であるので、拡散ビット線を有するメモリセルアレイでは、特にメモリセルアレイの規模が大きくなるとビット配線の抵抗が大きくなってしまう。よって従来は、拡散ビット線の高抵抗の影響を補ってビット線の低抵抗化を図るために、拡散ビット線上に数ビット〜数十ビットのセル間隔で、上層の配線に接続するコンタクトを形成していた。つまり、従来のフィールドレスアレイ構造のメモリセルでは、拡散ビット線上にコンタクトを形成するための領域を確保する必要があった。そのことはメモリセルアレイの形成面積の縮小化の妨げとなっていた。
本発明は以上のような課題を解決するためになされたものであり、メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化に寄与できる半導体記憶装置およびその製造方法を提供することを目的とする。
本発明に係る半導体記憶装置は、半導体基板上に形成された複数のライン状のワード線と、前記ワード線に直交する複数のライン状のビット線と、前記半導体基板の前記ビット線間に形成され、前記ワード線をゲート電極とするメモリトランジスタと、前記メモリトランジスタ上に形成された層間絶縁膜とを備え、前記ビット線の各々は、前記半導体基板内に形成された拡散ビット線と、前記層間絶縁膜にライン状に埋め込み形成され、前記ワード線間で前記拡散ビット線に接続した金属ビット線とから成る。
また、本発明に係る半導体記憶装置の製造方法の第1の局面は、(a)半導体基板上に、下面にゲート絶縁膜、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、(b)前記ワード線上に層間絶縁膜を形成する工程と、(c)前記層間絶縁膜に前記ワード線に直交するライン状のトレンチを形成して、前記トレンチ内に前記ワード線間の前記半導体基板を露出させる工程と、(d)前記トレンチ内に、イオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、(e)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える。
また、第2の局面は、(a)半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、(b)前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、(c)前記レジストをマスクにしたイオン注入により、半導体基板内にライン状の拡散ビット線を形成する工程と、(d)前記拡散ビット線上部に、ライン状の第3絶縁膜を形成する工程と、(e)前記ゲート絶縁膜および前記第3絶縁膜の上に、前記拡散ビット線に直交し、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、(f)前記ワード線上に層間絶縁膜を形成する工程と、(g)前記層間絶縁膜の前記拡散ビット線の上方にライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第3絶縁膜を除去して前記拡散ビット線を露出させる工程と、(h)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える。
さらに、第3の局面は、(a)半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、(b)前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、(c)前記半導体基板上部の、前記工程(b)で前記ゲート絶縁膜が除去された領域に、ライン状の第3絶縁膜を形成する工程と、(d)前記ゲート絶縁膜および前記第3絶縁膜の上に、前記第3絶縁膜に直交し、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、(e)前記ワード線上に層間絶縁膜を形成する工程と、(f)前記層間絶縁膜の前記第3絶縁膜上方に、前記拡散ビット線上絶縁膜よりも狭い幅のライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第3絶縁膜を除去して前記半導体基板を露出させる工程と、(g)前記トレンチ内にイオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、(h)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える。
本発明に係る半導体記憶装置によれば、そのメモリセルアレイを構成するビット線の各々は、拡散ビット線と金属ビット線とから成っているので、従来のメモリセルアレイよりもビット線は低抵抗化される。よって、ビット線の低抵抗化を目的とするコンタクトを形成する必要は無く、メモリセルアレイの形成面積の縮小化に寄与できる。
<実施の形態1>
図1および図2は、本発明の実施の形態1に係る半導体記憶装置の構成を説明するための図であり、それぞれ当該半導体記憶装置のメモリセルアレイを模式的に表した上面図および斜視図である。当該半導体記憶装置のメモリセルアレイは、これらの図の如く、半導体基板10上に形成された複数のライン状のワード線11と、ワード線11に直交する複数のライン状のビット線21とを有している。半導体基板10の各ビット線21間の領域(例えば図1の領域Tr)には、2つのビット線21に跨って、ワード線11をゲート電極とするメモリトランジスタが形成される。
図2に示すように、ワード線11は、その下面にはメモリトランジスタのゲート絶縁膜110、上面には第1絶縁膜であるハードマスク111、側面には第2絶縁膜であるサイドウォール112を有している(便宜上、これらの図1での図示は省略している)。1つのワード線11は、複数個のメモリトランジスタのゲートに接続している。即ち、各ワード線11は、それぞれ複数個のメモリトランジスタのゲート電極として機能する。
例えば、メモリトランジスタが従来のフローティングゲート型のメモリトランジスタの場合は、ゲート絶縁膜110は、ポリシリコン等のフローティングゲート層をシリコン酸化膜層で挟んだ3層構造となる。また、メモリトランジスタが上記のMONOSトランジスタである場合は、シリコン窒化膜層をシリコン酸化膜層で挟んだ3層構造のONO膜となる。以下、本実施の形態では、メモリトランジスタはMONOSトランジスタであるとして説明する。
ビット線21の各々は、半導体基板10内に形成された拡散ビット線211と、その上方のライン状の金属ビット線212とから成る。拡散ビット線211は、金属ビット線212の下方に同じくライン状に形成されており、金属ビット線212はワード線11間で拡散ビット線211と接続している。また、金属ビット線212とワード線11との間は、ハードマスク111およびサイドウォール112によって絶縁されている。なお、図1および図2での図示は省略しているが、メモリセルアレイ上には層間絶縁膜が形成されており、金属ビット線212は、それにライン状に埋め込み形成されている。
拡散ビット線211は、各メモリトランジスタのソース/ドレインとしても機能する。例えば、図1の領域Trに形成されるメモリトランジスタにおいては、領域Tr両端の2つの拡散ビット線211がそれぞれソース/ドレインとなり、2つの拡散ビット線211間のワード線11下の領域がチャネル領域となる。1つの拡散ビット線211は複数個のメモリトランジスタのソース/ドレインを接続している。即ち、各拡散ビット線211は、それぞれ複数個のメモリトランジスタのソース/ドレインとして機能する。
図1および図2から分かるように、このメモリセルアレイは、各メモリトランジスタ間を分離するためのフィールド酸化膜が存在しない、いわゆるフィールドレスアレイである。上記したように、従来のフィールドレスなメモリセルアレイでは、ビット線は半導体基板内に形成された拡散配線(拡散ビット線)のみであったので、ビット線が高抵抗になるという問題があった。しかし、本発明では、ライン状のビット線21の各々は拡散ビット線211と金属ビット線212とから成っているので、従来のメモリセルアレイよりもビット線は低抵抗化される。よって、ビット線の低抵抗化を目的とするコンタクトを形成する必要は無く、メモリセルアレイの形成面積の縮小化に寄与できる。
図3〜図12は、本実施の形態に係る半導体記憶装置の製造工程を示す図である。図3〜図7,図10,図13はビット線21形成領域のビット線21の長さ方向に沿った断面図(図1のA−A線に沿った断面図)である。図8,図11,図14はワード線11形成領域のワード線11の長さ方向に沿った断面図(図1のB−B線に沿った断面図)である。図9,図12,図15はワード線11間領域のワード線11の長さ方向に沿った断面図(図1のC−C線に沿った断面図)である。以下、これらの図に基づいて、本実施の形態に係る半導体記憶装置の製造方法を説明する。
まず、シリコン基板10上にシリコン酸化膜(SiO2)、シリコン窒化膜(SiN)、シリコン酸化膜(SiO2)を順次形成することで、ONO膜30を形成する。次いでポリシリコン31を堆積し、その上部に例えばWSi2等のシリサイド32を形成し、その上にシリコン窒化膜33を堆積する(図3)。
ONO膜30、ポリシリコン31、シリサイド32およびシリコン窒化膜33を、フォトリソグラフィー技術を用いてエッチングし、互いに平行な複数のライン状にパターニングする。その結果、下面にONO膜のゲート絶縁膜110(以下「ONO膜110」と称する場合もある)、上面にシリコン窒化膜の第1絶縁膜としてのハードマスク111を有するワード線11が形成される(図4)。ワード線11は、ポリシリコン層11aとシリサイド層11bとから成る2層構造である。図示は省略するが、ワード線11のパターニングの際のシリコン基板10へのオーバーエッチを防止する目的で、ONO膜30の最下層のシリコン酸化膜を残す程度でエッチングを停止させることが望ましい。
次いでワード線11側面およびシリコン基板10上面に熱酸化膜113を形成した後、シリコン窒化膜を堆積してエッチバックすることにより、ワード線11の側面に第2絶縁膜としてのサイドウォール112を形成する(図5)。そしてシリコン窒化膜のエッチングストッパ層34およびシリコン酸化膜の層間絶縁膜35を堆積する(図6)。
層間絶縁膜35のビット線21を形成しようとする領域を、層間絶縁膜35とエッチングストッパ層34とのエッチング選択比が大きい条件でエッチングして除去することにより、層間絶縁膜35にトレンチ36を形成する。ビット線21はワード線11に直交するように形成されるので、層間絶縁膜35にはワード線11に直交するトレンチ36が形成される。層間絶縁膜35のエッチングは、エッチングストッパ層34により止められるので、トレンチ36の底にはエッチングストッパ層34が露出する。トレンチ36内に露出したエッチングストッパ層34を除去して、トレンチ36内のワード線21間に半導体基板10を露出させる(図7〜図9)。
層間絶縁膜35をマスクにして、トレンチ36内にリン(P)あるいは砒素(As)のイオン注入を行うことでシリコン基板10内に拡散ビット線211を形成する。トレンチ36内のシリコン基板10上には、ワード線11およびハードマスク111およびサイドウォール112が存在するため、それがイオン注入のマスクとなる。本実施の形態では当該イオン注入を、シリコン基板10に対してトレンチ36のラインに沿って傾いた斜め方向から行う。それによりワード線11下の領域まで不純物イオンが入り込み、拡散ビット線211はワード線11間だけでなく、ワード線11下の領域にも形成される(図10〜図12)。つまり、拡散ビット線211は、トレンチ36と同様のライン形状に形成される。その後、イオン注入した不純物の活性化のためのアニールを行う。
そして、層間絶縁膜35上に、窒化チタン(TiN)等のバリアメタル37およびタングステン(W)等の金属をCVD(Chemical Vapor Deposition)法あるいはスパッタ法により堆積してトレンチ36を埋め込む。続いてエッチバックあるいはCMP(Chemical Mechanical Polishing)法により層間絶縁膜35上面の余剰なバリアメタル37および金属膜を除去する。その結果、トレンチ36と同じライン状の金属ビット線212が形成される(図13〜図15)。
以上の工程により、図1および図2で説明した本実施の形態に係るメモリセルアレイの形成が完了する。この後は、層間絶縁膜35の上にさらに別の層間絶縁膜を形成して、金属ビット線212に接続するためのコンタクトを形成した後、従来の半導体記憶装置の製法と同様の工程により必要な配線等を形成する。
一般的に、半導体記憶装置は半導体基板上のメモリセルアレイとは別の領域に周辺回路を備えており、メモリセルアレイの形成工程に並行して周辺回路の形成も行われる。本実施の形態に係る半導体記憶装置もシリコン基板10上に不図示の周辺回路を有するものが想定される。但し、当該周辺回路の構造および製造方法は、例えば上記非特許文献1に開示されているような従来ものと同一であればよく、本発明の主旨との関連は薄いため本明細書ではその説明を省略している。
以上の説明において、ワード線11の構造はポリシリコン層11aとシリサイド層11bとの2層構造としたが、例えば金属とポリシリコンの2層構造や、金属のみの単層構造などであってもよい。また、ハードマスク111、サイドウォール112およびエッチングストッパ層34は全てシリコン窒化膜として説明したが、層間絶縁膜35(シリコン酸化膜)とのエッチング選択性を有する他の絶縁膜、例えばシリコン酸窒化膜(SiON)等であってもよい。また、層間絶縁膜35の材料も、ハードマスク111、サイドウォール112およびエッチングストッパ層34とのエッチング選択比が高いものであればシリコン酸化膜以外の絶縁膜であってもよい。さらに、金属ビット線212の材料もタングステンに限られず、ダマシンプロセスによる配線形成に適用可能な材料であれば例えば銅など他の材料であってもよい。
<実施の形態2>
実施の形態1では、拡散ビット線211は、金属ビット線212の下方にライン状に形成された。それに対し実施の形態2では、拡散ビット線211は、金属ビット線212の下方に、ワード線11の下で途切れた不連続状(即ち破線状)に形成される。それを除いては、実施の形態1と同様の構成である。
本実施の形態に係る半導体記憶装置の製造方法は、実施の形態1で図10〜図12に示した拡散ビット線211の形成工程において、拡散ビット線211形成のためのイオン注入をシリコン基板10表面に対して垂直方向から行う(図16)。注入されたイオンはワード線11の真下の領域にまで達せず、拡散ビット線211はワード線11下の領域には殆ど形成されない。つまり、実施の形態1では拡散ビット線211はトレンチ36と同様のライン状に形成されたが、実施の形態2では拡散ビット線211はワード線11の下で途切れた不連続状(破線状)に形成される。その工程を除いては、実施の形態1と同様の製造工程であるので説明は省略する。
その結果、本実施の形態に係るメモリセルの構成は、図17および図18のようになる。図17はビット線21形成領域のビット線21の長さ方向に沿った断面図(図1のA−A線に沿った断面図)、図18はワード線11形成領域のワード線11の長さ方向に沿った断面図(B−B線に沿った断面図)である。これらの図のように拡散ビット線211は、ワード線11の真下には形成されない。拡散ビット線211は、金属ビット線212の下方にワード線11の下で途切れた破線状である。
実施の形態1ではワード線11とビット線21とが交差する領域の拡散ビット線211は、メモリトランジスタのソース/ドレインとなる。本実施の形態では、その領域に拡散ビット線211が形成されない。但し、メモリトランジスタの動作時にはゲート電極であるワード線11は高電位になり当該領域には反転層が形成され、それがソース/ドレインとして機能する。
本実施の形態によれば、実施の形態1よりも拡散ビット線211形成のためのイオン注入の注入エネルギーを小さくできるため、メモリトランジスタにおけるパンチスルーの発生を抑制できる。さらに、メモリトランジスタのソース/ドレインは、動作時に形成される反転層であるので、ソース/ドレイン領域における接合深さは浅くなる。よって、メモリセルのサイズ縮小に寄与できる。
<実施の形態3>
実施の形態3に係る半導体記憶装置のメモリセルアレイは、実施の形態1のメモリセルアレイにおいて、ライン状の拡散ビット線211の上部に、同じくライン状に形成された第3の絶縁膜(拡散ビット線上絶縁膜)を有するものである。それを除いては、図1および図2に示したものと同様の構成である。本実施の形態でも金属ビット線212はワード線11間で拡散ビット線211に接続する。そのため金属ビット線212は、ワード線11間で第3の絶縁膜をを突き抜けた構造になる(後で示す図32〜図34を参照)。
図19〜図34は、本実施の形態に係る半導体記憶装置の製造工程を示す図である。図20,図22,図24,図26,図28,図29,図32はビット線21形成領域のビット線21の長さ方向に沿った断面図(図1のA−A線に沿った断面図)である。図19,図21,図23,図25,図27,図30,図33はワード線11形成領域のワード線11の長さ方向に沿った断面図(B−B線に沿った断面図)である。図31,図34はワード線11間領域のワード線11の長さ方向に沿った断面図(C−C線に沿った断面図)である。以下、これらの図に基づいて、本実施の形態に係る半導体記憶装置の製造方法を説明する。
まず、シリコン基板10上にONO膜30を形成し、その上にフォトレジスト40を形成する。フォトレジスト40に対して露光・現像処理を行い、拡散ビット線211の形成領域の位置に対応した複数のライン状の開口を形成する。そして、当該フォトレジスト40をマスクにしたエッチングにより、ONO膜30をライン状に除去する。つまり、拡散ビット線211の形成領域上のONO膜30が除去される(図19)。続いて、フォトレジスト40をマスクにしてリン(P)あるいは砒素(As)をイオン注入することにより、シリコン基板10内にライン状の拡散ビット線211を形成する(図20,図21)。
シリコン基板10のONO膜30で覆われていない部分を選択的に酸化することで、拡散ビット線211上部に、第3絶縁膜(拡散ビット線上絶縁膜)であるライン状のLOCOS膜41を形成する(図22,図23)。LOCOS膜41は、例えば素子分離に使用されるものよりも薄いものである。このLOCOS膜41形成工程おける熱処理の際、拡散ビット線211を形成するために注入した不純物イオンの拡散が促進される。次いでポリシリコン31を堆積してその上部に例えばWSi2等のシリサイド32を形成し、その上にシリコン窒化膜33を堆積する(図24,図25)。
そして、ONO膜30、ポリシリコン31、シリサイド32およびシリコン窒化膜33を、複数のライン状のワード線11のパターンにパターニングする。その結果、ゲート絶縁膜110(以下「ONO膜110」)およびLOCOS膜41の上に、上面にシリコン窒化膜の第1絶縁膜としてのハードマスク111を有するポリシリコン層11aとシリサイド層11bとから成るワード線11が形成される。ワード線11側面には、熱酸化膜113を形成した後に第2絶縁膜としてのサイドウォール112を形成する(図26,図27)。そしてその上に、シリコン窒化膜のエッチングストッパ層34およびシリコン酸化膜の層間絶縁膜35を堆積する(図28)。
層間絶縁膜35に対し、ビット線21を形成しようとする領域にトレンチ36を形成する。ビット線21とワード線11とは直交するので、トレンチ36はワード線11に直交するように形成される。続いて、トレンチ36内のエッチングストッパ層34とLOCOS膜41をエッチングして、トレンチ36内のワード線21間に半導体基板10(拡散ビット線211)を露出させる(図29〜図31)。
そして、層間絶縁膜35上に、TiN等のバリアメタル37およびタングステン(W)等の金属をCVD法あるいはスパッタ法により堆積してトレンチ36を埋め込む。続いてエッチバックあるいはCMP法により層間絶縁膜35上面の余剰なバリアメタル37および金属膜を除去する。その結果、トレンチ36と同じライン状の金属ビット線212が形成される(図32〜図34)。図34に示すように、金属ビット線212はワード線11間でビット線上絶縁膜を突き抜けて拡散ビット線211に接続する。
以上の工程により、本実施の形態に係るメモリセルアレイの形成が完了する。この後は、層間絶縁膜35の上にさらに別の層間絶縁膜を形成して、金属ビット線212に接続するためのコンタクトを形成した後、従来の半導体記憶装置の製法と同様の工程により必要な配線等を形成する。
本実施の形態によれば、ワード線11の形成の前に拡散ビット線211の形成のためのイオン注入が行われるので、当該イオン注入の際にワード線11はマスクとならない。よって、拡散ビット線211の長さ方向に不純物濃度が一様な拡散ビット線211が形成される。また、拡散ビット線211形成後に行われるLOCOS膜41形成工程おける熱処理により、拡散ビット線211の不純物イオンは熱拡散するので、拡散ビット線211内の不純物濃度プロファイルは実施の形態1に比べて急峻ではなくなる。よって、メモリセル(メモリトランジスタ)の安定した動作が可能になり、動作信頼性が向上する。
<実施の形態4>
実施の形態4に係る半導体記憶装置のメモリセルアレイは、実施の形態3のメモリセルアレイにおいて、拡散ビット線211の幅が、第3の絶縁膜(拡散ビット線上絶縁膜)であるLOCOS膜41の幅よりも狭い構造を有するものである。(後で示す図42〜図44を参照)。
図35〜図44は、本実施の形態に係る半導体記憶装置の製造工程を示す図である。図20,図35,図37〜図39,図42はビット線21形成領域のビット線21の長さ方向に沿った断面図(図1のA−A線に沿った断面図)である。図36,図40,図43はワード線11形成領域のワード線11の長さ方向に沿った断面図(B−B線に沿った断面図)である。図41,図44はワード線11間領域のワード線11の長さ方向に沿った断面図(C−C線に沿った断面図)である。以下、これらの図に基づいて、本実施の形態に係る半導体記憶装置の製造方法について説明する。
まず、実施の形態3と同様に、シリコン基板10上にONO膜30を形成し、拡散ビット線211の形成領域上のONO膜30を除去する。続いてイオン注入を行うことなく、シリコン基板10のONO膜30で覆われていない部分を選択的に酸化することで、第3絶縁膜(拡散ビット線上絶縁膜)であるライン状のLOCOS膜41を形成する(図35,図36)。
次いで、実施の形態3で図24〜図27で示した工程と同様にして、ゲート絶縁膜110(以下「ONO膜110」)およびLOCOS膜41の上に、上面にシリコン窒化膜の第1絶縁膜としてのハードマスク111、側面に第2絶縁膜としてのサイドウォール112を有するワード線11を形成する(図37)。そしてその上に、シリコン窒化膜のエッチングストッパ層34およびシリコン酸化膜の層間絶縁膜35を堆積する(図38)。
層間絶縁膜35に対し、ビット線21を形成しようとする領域にトレンチ56を形成する。このとき、トレンチ56の幅をLOCOS膜41の幅よりも狭く形成する。トレンチ56内のエッチングストッパ層34とLOCOS膜41をエッチングして、トレンチ56内のワード線21間に半導体基板10(拡散ビット線211)を露出させる。
トレンチ56が形成された層間絶縁膜35をマスクにして、トレンチ56内にリン(P)あるいは砒素(As)のイオン注入を行うことでシリコン基板10内に拡散ビット線211を形成する。実施の形態1と同様にこのイオン注入は、シリコン基板10に対してトレンチ56のラインに沿って傾いた斜め方向から行う。それによりワード線11下の領域まで不純物イオンが入り込み、拡散ビット線211はワード線11間だけでなく、ワード線11下の領域にも形成される(図39〜図41)。つまり、拡散ビット線211は、層間絶縁膜35のトレンチ56と同様のライン形状に形成される。トレンチ56の幅はLOCOS膜41の幅よりも狭いので、図40および図41に示すように、拡散ビット線211の幅はLOCOS膜41の幅よりも狭く形成される。
そして、層間絶縁膜35上に、TiN等のバリアメタル37およびタングステン(W)等の金属をCVD法あるいはスパッタ法により堆積してトレンチ56を埋め込む。続いてエッチバックあるいはCMP法により層間絶縁膜35上面の余剰なバリアメタル37および金属膜を除去する。その結果、トレンチ56と同じライン状の金属ビット線212が形成される(図42〜図44)。図44に示すように、金属ビット線212はワード線11間でビット線上絶縁膜を突き抜けて拡散ビット線211に接続する。
以上の工程により、本実施の形態に係るメモリセルアレイの形成が完了する。この後は、層間絶縁膜35の上にさらに別の層間絶縁膜を形成して、金属ビット線212に接続するためのコンタクトを形成した後、従来の半導体記憶装置の製法と同様の工程により必要な配線等を形成する。
本実施の形態によれば、図33と図43とを比較して分かるように、拡散ビット線211の幅はLOCOS膜41よりも狭く、拡散ビット線211の端部はLOCOS膜41の横方向にはみ出ない。よって、実施の形態1に比べメモリトランジスタのソース/ドレイン端部での電界集中が弱められる。それによりメモリセル(メモリトランジスタ)の安定した動作が可能になり、動作信頼性が向上する。また、実施の形態3とは異なり、拡散ビット線211と金属ビット線212との位置合わせが不要であるので、位置合わせずれを考慮したマージンが必要がなく、メモリセルの高集積化に寄与できる。
<実施の形態5>
実施の形態4では、拡散ビット線211は、金属ビット線212の下方にライン状に形成された。それに対し実施の形態5では、拡散ビット線211は、金属ビット線212の下方に、ワード線途切れた不連続状(即ち破線状)に形成される。
本実施の形態に係る半導体記憶装置の製造方法は、実施の形態4で図39〜図41に示した拡散ビット線211の形成工程において、拡散ビット線211形成のためのイオン注入をシリコン基板10表面に対して垂直方向から行う(図45)。注入されたイオンはワード線11の真下の領域にまで達せず、拡散ビット線211はワード線11下の領域には殆ど形成されない。つまり、実施の形態4では拡散ビット線211はトレンチ36と同様のライン状に形成されたが、実施の形態5では拡散ビット線211はワード線11の下で途切れた不連続状(破線状)に形成される。その工程を除いては、実施の形態4と同様の製造工程であるので説明は省略する。
その結果、本実施の形態に係るメモリセルの構成は、図46および図47のようになる。図46はビット線21形成領域のビット線21の長さ方向に沿った断面図(図1のA−A線に沿った断面図)、図47はワード線11形成領域のワード線11の長さ方向に沿った断面図(B−B線に沿った断面図)である。これらの図のように拡散ビット線211は、ワード線11の真下には形成されない。拡散ビット線211は、金属ビット線212の下方にワード線11の下で途切れた破線状である。
実施の形態2と同様に、メモリトランジスタのソースドレインとなるべき領域に拡散ビット線211が形成されないが、メモリトランジスタの動作時にはゲート電極であるワード線11は高電位になり当該領域には反転層が形成され、それがソース/ドレインとして機能する。そのため本実施の形態のLOCOS膜41はワード線11の高電によってLOCOS膜41下に反転層が形成される程度の薄さで形成する必要がある。
本実施の形態によれば、実施の形態4よりも拡散ビット線211形成のためのイオン注入の注入エネルギーを小さくできるため、メモリトランジスタにおけるパンチスルーの発生を抑制できる。さらに、メモリトランジスタのソース/ドレインは、動作時に形成される反転層であるので、ソース/ドレイン領域における接合深さは浅くなる。よって、メモリセルのサイズ縮小に寄与できる。
実施の形態1に係る半導体記憶装置の構成を示す図である。 実施の形態1に係る半導体記憶装置の構成を示す図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態1に係る半導体記憶装置の製造工程図である。 実施の形態2に係る半導体記憶装置の製造工程図である。 実施の形態2に係る半導体記憶装置の構成を示す図である。 実施の形態2に係る半導体記憶装置の構成を示す図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態3に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態4に係る半導体記憶装置の製造工程図である。 実施の形態5に係る半導体記憶装置の製造工程図である。 実施の形態5に係る半導体記憶装置の製造工程図である。 実施の形態5に係る半導体記憶装置の製造工程図である。
符号の説明
10 シリコン基板、11 ワード線、11a ポリシリコン層、11b シリサイド層、21 ビット線、30 ONO膜、34 エッチングストッパ層、35 層間絶縁膜、36,46,56 トレンチ、37 バリアメタル、40 フォトレジスト、41 LOCOS膜、110 ゲート絶縁膜(ONO膜)、111 ハードマスク、112 サイドウォール、113 熱酸化膜、211 拡散ビット線、212 金属ビット線。

Claims (16)

  1. 半導体基板上に形成された複数のライン状のワード線と、
    前記ワード線に直交する複数のライン状のビット線と、
    前記半導体基板の前記ビット線間に形成され、前記ワード線をゲート電極とするメモリトランジスタと、
    前記メモリトランジスタ上に形成された層間絶縁膜とを備え、
    前記ビット線の各々は、
    前記半導体基板内に形成された拡散ビット線と、
    前記層間絶縁膜にライン状に埋め込み形成され、前記ワード線間で前記拡散ビット線に接続した金属ビット線とから成る
    ことを特徴とする半導体記憶装置。
  2. 請求項1に記載の半導体記憶装置であって、
    前記メモリトランジスタにおいて、前記ゲート電極下のゲート絶縁膜は、ONO(Oxide Nitride Oxide )膜である
    ことを特徴とする半導体記憶装置。
  3. 請求項1または請求項2に記載の半導体記憶装置であって、
    前記拡散ビット線は、前記金属ビット線下方にライン状に形成されている
    ことを特徴とする半導体記憶装置。
  4. 請求項1または請求項2に記載の半導体記憶装置であって、
    前記拡散ビット線は、前記金属ビット線下方に、前記ワード線の下で途切れた破線状に形成されている
    ことを特徴とする半導体記憶装置。
  5. 請求項1から請求項4のいずれかに記載の半導体記憶装置であって、
    前記拡散ビット線上部にライン状に形成された拡散ビット線上絶縁膜をさらに有し、
    前記金属ビット線は、前記ワード線間で前記拡散ビット線上絶縁膜を突き抜けて前記拡散ビット線に接続している
    ことを特徴とする半導体記憶装置。
  6. 請求項5に記載の半導体記憶装置であって、
    前記拡散ビット線の幅は、前記拡散ビット線上絶縁膜の幅よりも狭い
    ことを特徴とする半導体記憶装置。
  7. (a)半導体基板上に、下面にゲート絶縁膜、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、
    (b)前記ワード線上に層間絶縁膜を形成する工程と、
    (c)前記層間絶縁膜に前記ワード線に直交するライン状のトレンチを形成して、前記トレンチ内に前記ワード線間の前記半導体基板を露出させる工程と、
    (d)前記トレンチ内に、イオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、
    (e)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
    ことを特徴とする半導体記憶装置の製造方法。
  8. 請求項7に記載の半導体記憶装置の製造方法であって、
    前記ゲート絶縁膜は、ONO膜である
    ことを特徴とする半導体記憶装置の製造方法。
  9. 請求項7または請求項8に記載の半導体記憶装置の製造方法であって、
    前記イオン注入は、前記トレンチのラインに沿って傾いた前記半導体基板に対して斜め方向から行われる
    ことを特徴とする半導体記憶装置の製造方法。
  10. 請求項7または請求項8に記載の半導体記憶装置の製造方法であって、
    前記イオン注入は、前記半導体基板に対して垂直方向から行われる
    ことを特徴とする半導体記憶装置の製造方法。
  11. (a)半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、
    (b)前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、
    (c)前記レジストをマスクにしたイオン注入により、半導体基板内にライン状の拡散ビット線を形成する工程と、
    (d)前記拡散ビット線上部に、ライン状の第3絶縁膜を形成する工程と、
    (e)前記ゲート絶縁膜および前記第3絶縁膜の上に、前記拡散ビット線に直交し、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、
    (f)前記ワード線上に層間絶縁膜を形成する工程と、
    (g)前記層間絶縁膜の前記拡散ビット線の上方にライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第3絶縁膜を除去して前記拡散ビット線を露出させる工程と、
    (h)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
    ことを特徴とする半導体記憶装置の製造方法。
  12. 請求項11に記載の半導体記憶装置の製造方法であって、
    前記ゲート絶縁膜は、ONO膜である
    ことを特徴とする半導体記憶装置の製造方法。
  13. (a)半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、
    (b)前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、
    (c)前記半導体基板上部の、前記工程(b)で前記ゲート絶縁膜が除去された領域に、ライン状の第3絶縁膜を形成する工程と、
    (d)前記ゲート絶縁膜および前記第3絶縁膜の上に、前記第3絶縁膜に直交し、上面に第1絶縁膜、側面に第2絶縁膜を有する複数のライン状のワード線を形成する工程と、 (e)前記ワード線上に層間絶縁膜を形成する工程と、
    (f)前記層間絶縁膜の前記第3絶縁膜上方に、前記拡散ビット線上絶縁膜よりも狭い幅のライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第3絶縁膜を除去して前記半導体基板を露出させる工程と、
    (g)前記トレンチ内にイオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、
    (h)前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
    ことを特徴とする半導体記憶装置の製造方法。
  14. 請求項13に記載の半導体記憶装置の製造方法であって、
    前記ゲート絶縁膜は、ONO膜である
    ことを特徴とする半導体記憶装置の製造方法。
  15. 請求項13または請求項14に記載の半導体記憶装置の製造方法であって、
    前記イオン注入は、前記トレンチのラインに沿って傾いた前記半導体基板に対して斜め方向から行われる
    ことを特徴とする半導体記憶装置の製造方法。
  16. 請求項13または請求項14に記載の半導体記憶装置の製造方法であって、
    前記イオン注入は、前記半導体基板に対して垂直方向から行われる
    ことを特徴とする半導体記憶装置の製造方法。

JP2003287831A 2003-08-06 2003-08-06 不揮発性半導体記憶装置およびその製造方法 Expired - Fee Related JP4818578B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2003287831A JP4818578B2 (ja) 2003-08-06 2003-08-06 不揮発性半導体記憶装置およびその製造方法
TW093116495A TWI239636B (en) 2003-08-06 2004-06-09 Semiconductor memory device and manufacturing method thereof
KR1020040045063A KR100719983B1 (ko) 2003-08-06 2004-06-17 반도체 기억 장치 및 그 제조 방법
CNB200410061802XA CN100343994C (zh) 2003-08-06 2004-06-25 半导体存储装置及其制造方法
US10/896,060 US7224018B2 (en) 2003-08-06 2004-07-22 Semiconductor memory device with bit line of small resistance and manufacturing method thereof
KR1020070014886A KR100726908B1 (ko) 2003-08-06 2007-02-13 반도체 기억 장치
US11/797,406 US7704831B2 (en) 2003-08-06 2007-05-03 Semiconductor memory device with bit line of small resistance and manufacturing method thereof
US12/717,753 US7985648B2 (en) 2003-08-06 2010-03-04 Semiconductor memory device with bit line of small resistance and manufacturing method thereof
US13/161,207 US8288227B2 (en) 2003-08-06 2011-06-15 Semiconductor memory device with bit line of small resistance and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003287831A JP4818578B2 (ja) 2003-08-06 2003-08-06 不揮発性半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005057127A true JP2005057127A (ja) 2005-03-03
JP4818578B2 JP4818578B2 (ja) 2011-11-16

Family

ID=33535743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003287831A Expired - Fee Related JP4818578B2 (ja) 2003-08-06 2003-08-06 不揮発性半導体記憶装置およびその製造方法

Country Status (5)

Country Link
US (4) US7224018B2 (ja)
JP (1) JP4818578B2 (ja)
KR (2) KR100719983B1 (ja)
CN (1) CN100343994C (ja)
TW (1) TWI239636B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129341A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167180A (zh) * 2005-04-27 2008-04-23 斯班逊有限公司 半导体装置及其制造方法
US7759726B2 (en) * 2005-07-12 2010-07-20 Macronix International Co., Ltd. Non-volatile memory device, non-volatile memory cell thereof and method of fabricating the same
KR100750950B1 (ko) * 2006-07-18 2007-08-22 삼성전자주식회사 반도체 장치의 배선 구조물 및 그 형성 방법, 비휘발성메모리 장치 및 그 제조 방법
JP2011129566A (ja) * 2009-12-15 2011-06-30 Elpida Memory Inc 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092962A (ja) * 1996-08-27 1998-04-10 Internatl Business Mach Corp <Ibm> Eeprom
JP2001325793A (ja) * 2000-05-15 2001-11-22 Fujitsu Ltd 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
WO2002025733A2 (en) * 2000-09-22 2002-03-28 Sandisk Corporation Non-volatile memory cell array and methods of forming
WO2002080275A2 (de) * 2001-03-02 2002-10-10 Infineon Technologies Ag Speicherzellenarrays und deren herstellungssverfahren
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
JP2003218246A (ja) * 2001-12-29 2003-07-31 Hynix Semiconductor Inc フラッシュメモリセルとその製造方法及びプログラム方法/消去方法/読出方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
JPH0279463A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体記憶装置
US5158334A (en) * 1989-07-17 1992-10-27 Felland Raymond G Adjustable vehicular glare shielding device
US5362662A (en) * 1989-08-11 1994-11-08 Ricoh Company, Ltd. Method for producing semiconductor memory device having a planar cell structure
JP3554666B2 (ja) * 1997-10-07 2004-08-18 株式会社日立製作所 半導体メモリ装置
KR100215888B1 (ko) * 1996-12-26 1999-08-16 구본준 플래쉬 메모리 제조방법
JP2000031302A (ja) 1998-07-08 2000-01-28 Matsushita Electron Corp 半導体記憶装置及びその製造方法
TW399332B (en) 1998-08-12 2000-07-21 United Microelectronics Corp The structure of flash memory cell and the manufacturing method thereof
US6174758B1 (en) * 1999-03-03 2001-01-16 Tower Semiconductor Ltd. Semiconductor chip having fieldless array with salicide gates and methods for making same
US6218695B1 (en) 1999-06-28 2001-04-17 Tower Semiconductor Ltd. Area efficient column select circuitry for 2-bit non-volatile memory cells
KR100485486B1 (ko) * 2002-09-19 2005-04-27 동부아남반도체 주식회사 플래시 메모리 셀의 구조 및 그 제조 방법
KR20040045063A (ko) * 2002-11-22 2004-06-01 현대자동차주식회사 파일럿 분사 노즐이 구비된 직접 분사식 디젤 엔진
US6987048B1 (en) * 2003-08-06 2006-01-17 Advanced Micro Devices, Inc. Memory device having silicided bitlines and method of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092962A (ja) * 1996-08-27 1998-04-10 Internatl Business Mach Corp <Ibm> Eeprom
JP2001325793A (ja) * 2000-05-15 2001-11-22 Fujitsu Ltd 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
WO2002025733A2 (en) * 2000-09-22 2002-03-28 Sandisk Corporation Non-volatile memory cell array and methods of forming
WO2002080275A2 (de) * 2001-03-02 2002-10-10 Infineon Technologies Ag Speicherzellenarrays und deren herstellungssverfahren
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
JP2003218246A (ja) * 2001-12-29 2003-07-31 Hynix Semiconductor Inc フラッシュメモリセルとその製造方法及びプログラム方法/消去方法/読出方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129341A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置およびその製造方法
US7943982B2 (en) 2005-05-30 2011-05-17 Spansion Llc Semiconductor device having laminated electronic conductor on bit line
US8278171B2 (en) 2005-05-30 2012-10-02 Spansion Llc Fabrication method for semiconductor device having laminated electronic conductor on bit line
JP5053084B2 (ja) * 2005-05-30 2012-10-17 スパンション エルエルシー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20100155822A1 (en) 2010-06-24
KR100719983B1 (ko) 2007-05-21
US8288227B2 (en) 2012-10-16
TWI239636B (en) 2005-09-11
TW200507238A (en) 2005-02-16
US7704831B2 (en) 2010-04-27
KR100726908B1 (ko) 2007-06-11
US7224018B2 (en) 2007-05-29
CN100343994C (zh) 2007-10-17
US20040262674A1 (en) 2004-12-30
US20110241131A1 (en) 2011-10-06
KR20070039510A (ko) 2007-04-12
KR20050015984A (ko) 2005-02-21
US20070205457A1 (en) 2007-09-06
JP4818578B2 (ja) 2011-11-16
US7985648B2 (en) 2011-07-26
CN1581491A (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
JP2006286720A (ja) 半導体装置およびその製造方法
JP2009194305A (ja) 半導体記憶装置及びその製造方法
JP5813447B2 (ja) ナンドフラッシュメモリ素子及びその製造方法
US8952536B2 (en) Semiconductor device and method of fabrication
KR101907694B1 (ko) 반도체 소자 및 그 제조방법
JP4822792B2 (ja) 半導体装置およびその製造方法
US8288227B2 (en) Semiconductor memory device with bit line of small resistance and manufacturing method thereof
JP2009231300A (ja) 半導体記憶装置及びその製造方法
JP2000286349A (ja) 半導体装置およびその製造方法
JP2009277897A (ja) 半導体記憶装置の製造方法
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
EP1898460B1 (en) Semiconductor device and fabrication method thereof
KR100624923B1 (ko) 플래쉬 메모리 셀의 제조 방법
JP2008098567A (ja) 不揮発性半導体記憶装置およびその製造方法
US20070196983A1 (en) Method of manufacturing non-volatile memory device
JP4944766B2 (ja) 半導体装置及びその製造方法
JP2008103561A (ja) 半導体装置及びその製造方法
US6511882B1 (en) Method for preventing the leakage path in embedded non-volatile memory
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
US9269583B1 (en) Method for fabricating memory device
JP5657612B2 (ja) 半導体装置およびその製造方法
JP2004241698A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2005108915A (ja) 半導体装置及びその製造方法
JP2004247521A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007123349A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees