CN100343994C - 半导体存储装置及其制造方法 - Google Patents

半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN100343994C
CN100343994C CNB200410061802XA CN200410061802A CN100343994C CN 100343994 C CN100343994 C CN 100343994C CN B200410061802X A CNB200410061802X A CN B200410061802XA CN 200410061802 A CN200410061802 A CN 200410061802A CN 100343994 C CN100343994 C CN 100343994C
Authority
CN
China
Prior art keywords
line
wire
film
diffusion position
semiconductor storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410061802XA
Other languages
English (en)
Other versions
CN1581491A (zh
Inventor
清水悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1581491A publication Critical patent/CN1581491A/zh
Application granted granted Critical
Publication of CN100343994C publication Critical patent/CN100343994C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体存储装置及其制造方法，在实现存储单元阵列的位线的低电阻化的同时，实现存储单元阵列形成面积的缩小化。为此，与字线(11)正交的各位线(21)由在半导体基片(10)内形成的扩散位线(211)和其上方的线状金属位线(212)组成。扩散位线(211)在金属位线(212)的下方同样线状形成，金属位线(212)在字线(11)间与扩散位线(211)连接。在存储单元阵列上形成层间绝缘膜，金属位线(212)在其中埋置形成。

Description

半导体存储装置及其制造方法
技术领域
本发明涉及半导体存储装置及其制造方法。
背景技术
作为在非易失性内存的存储单元中使用的晶体管(存储晶体管)之一有MONOS(Metal Oxide Nitride Oxide Semiconductor)晶体管(例如非专利文献1)该MONOS晶体管具有在半导体基片内形成的源极区和漏极区、在半导体基片上形成的栅绝缘膜、在该栅绝缘膜上形成的栅电极。MONOS晶体管的栅绝缘膜是用氧化硅膜裹夹氮化硅膜的叠层膜(ONO(Oxide Nitride Oxide)膜)。
MONOS晶体管通过在ONO膜的氮化硅膜中的陷阱蓄存电荷来保持存储。而且，可以通过在1个MONOS晶体管中位置不同的2处分别局部蓄存电荷，来使1单元中保持2位的存储的、即多位MONOS晶体管也已经存在(被称为NROM)。由此，MONOS晶体管与以往的浮动栅型的存储晶体管等相比，可以大幅度缩小每1位的单元面积。并且还具有构造简单而容易形成的特征、在绝缘膜(氮化硅膜)内蓄存电荷而几乎没有电荷漏泄可靠度高的特征。
另一方面，作为非易失性内存的存储单元阵列的结构被公开的有“无场阵列”(例如专利文献1)。此所谓无场阵列被作为为了分离构成阵列的各个元件而不使用场氧化模的阵列。无场的存储单元阵列由于在存储晶体管间不需要场氧化模，而可以在半导体基片上高密度配置存储晶体管，以实现存储单元阵列形成面积的缩小化。
[非专利文献1]Boaz Eitan等着“NROM(2位、阱存NVM单元)真能挑战浮动栅单元吗？(Can NROM，a 2-bit，Trapping Storage NVMCell，Give a Real Challenge to Floating Gate Cell？)”Technicalpaper presented at the International Conference on Solid StateDevices and Materials(Tokyo，1999)，SSDM 1999
[专利文献1]美国专利第6174758号说明书
发明内容
如上述专利文献1所示出的那样，在以往的无场的存储单元阵列中，位线是在半导体基片内形成的扩散布线(扩散位线)。由于扩散布线与金属布线相比电阻高，所以在有扩散位线的存储单元阵列中，特别是存储单元阵列的规模一旦变大，则位布线的电阻变大。因此，以往为了拟补扩散位线电阻高的影响、谋求位线的低电阻化，而在扩散位线上以数位～数十位的单元间隔形成与上层布线连接的触点。就是说在以往的无场阵列构造的存储单元中，需要确保用于在扩散位线上形成触点的区域。这样就妨碍了存储单元阵列形成面积的缩小化。
本发明就是为了解决上述的课题，目的是提供一种可以在实现存储单元阵列位线的低电阻化的同时，有助于存储单元阵列形成面积的缩小化的半导体存储装置及其制造方法。
本发明的半导体存储装置，包括在半导体基片上形成的多个线状的字线；与所述字线正交的多个线状的位线；在所述半导体基片的所述位线间形成、以所述字线为栅电极的存储晶体管；在所述存储晶体管上形成的层间绝缘膜，其中，各所述位线由在所述半导体基片内形成的扩散位线；在所述层间绝缘膜中线状埋置形成、在所述字线间与所述扩散位线连接的金属位线组成。
而且，本发明半导体存储装置的制造方法的第1模式包括(a)在半导体基片上形成下面有栅绝缘膜、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状的字线的工序；(b)在所述字线上形成层间绝缘膜的工序；(c)在所述层间绝缘膜形成与所述字线正交的线状的槽，在所述槽内使所述字线间的所述半导体基片露出的工序；(d)通过在所述槽内进行离子注入，来在所述半导体基片内形成扩散位线的工序；(e)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。
而且，第2模式包括(a)在半导体基片上形成栅绝缘膜，在所述栅绝缘膜上形成有多个线状开口的保护层的工序；(b)通过以所述保护层为掩膜的蚀刻，线状除去所述栅绝缘膜的工序；(c)通过以所述保护层为掩膜的离子注入，在半导体基片内形成线状扩散位线的工序；(d)在所述扩散位线上部形成线状的第3绝缘膜的工序；(e)在所述栅绝缘膜和所述第3绝缘膜之上，形成与所述扩散位线正交、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状字线的工序；(f)在所述字线上形成层间绝缘膜的工序；(g)在所述层间绝缘膜的所述扩散位线的上方形成线状的槽，除去所述槽内的所述字线间的所述第3绝缘膜以使所述扩散位线露出的工序；(h)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。
进一步第3模式包括(a)在半导体基片上形成栅绝缘膜，在所述栅绝缘膜上形成有多个线状开口的保护层的工序；(b)通过以所述保护层为掩膜的蚀刻，线状除去所述栅绝缘膜的工序；(c)在所述半导体基片上部的、以所述工序(b)除去了所述栅绝缘膜的区域，形成线状的第3绝缘膜的工序；(d)在所述栅绝缘膜和所述第3绝缘膜之上，形成与所述第3绝缘膜正交、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状字线的工序；(e)在所述字线上形成层间绝缘膜的工序；(f)在所述层间绝缘膜的所述第3绝缘膜的上方形成比所述扩散位线上绝缘膜幅度窄的线状的槽，除去所述槽内的所述字线间的所述第3绝缘膜以使所述半导体基片露出的工序；(g)通过在所述槽内进行离子注入，来在所述半导体基片内形成扩散位线的工序；(h)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。
依据本发明的半导体存储装置，构成其存储单元阵列的各位线由扩散位线和金属位线组成，从而比以往的存储单元阵列位线被低电阻化。因此，不需要形成以位元元线的低电阻化为目的的触点，而有助于存储单元阵列形成面积的缩小化。
附图说明
图1是实施方式1的半导体存储装置的结构表示图。
图2是实施方式1的半导体存储装置的结构表示图。
图3是实施方式1的半导体存储装置的制造工序图。
图4是实施方式1的半导体存储装置的制造工序图。
图5是实施方式1的半导体存储装置的制造工序图。
图6是实施方式1的半导体存储装置的制造工序图。
图7是实施方式1的半导体存储装置的制造工序图。
图8是实施方式1的半导体存储装置的制造工序图。
图9是实施方式1的半导体存储装置的制造工序图。
图10是实施方式1的半导体存储装置的制造工序图。
图11是实施方式1的半导体存储装置的制造工序图。
图12是实施方式1的半导体存储装置的制造工序图。
图13是实施方式1的半导体存储装置的制造工序图。
图14是实施方式1的半导体存储装置的制造工序图。
图15是实施方式1的半导体存储装置的制造工序图。
图16是实施方式2的半导体存储装置的制造工序图。
图17是实施方式2的半导体存储装置的结构表示图。
图18是实施方式2的半导体存储装置的结构表示图。
图19是实施方式3的半导体存储装置的制造工序图。
图20是实施方式3的半导体存储装置的制造工序图。
图21是实施方式3的半导体存储装置的制造工序图。
图22是实施方式3的半导体存储装置的制造工序图。
图23是实施方式3的半导体存储装置的制造工序图。
图24是实施方式3的半导体存储装置的制造工序图。
图25是实施方式3的半导体存储装置的制造工序图。
图26是实施方式3的半导体存储装置的制造工序图。
图27是实施方式3的半导体存储装置的制造工序图。
图28是实施方式3的半导体存储装置的制造工序图。
图29是实施方式3的半导体存储装置的制造工序图。
图30是实施方式3的半导体存储装置的制造工序图。
图31是实施方式3的半导体存储装置的制造工序图。
图32是实施方式3的半导体存储装置的制造工序图。
图33是实施方式3的半导体存储装置的制造工序图。
图34是实施方式3的半导体存储装置的制造工序图。
图35是实施方式4的半导体存储装置的制造工序图。
图36是实施方式4的半导体存储装置的制造工序图。
图37是实施方式4的半导体存储装置的制造工序图。
图38是实施方式4的半导体存储装置的制造工序图。
图39是实施方式4的半导体存储装置的制造工序图。
图40是实施方式4的半导体存储装置的制造工序图。
图41是实施方式4的半导体存储装置的制造工序图。
图42是实施方式4的半导体存储装置的制造工序图。
图43是实施方式4的半导体存储装置的制造工序图。
图44是实施方式4的半导体存储装置的制造工序图。
图45是实施方式5的半导体存储装置的制造工序图。
图46是实施方式5的半导体存储装置的制造工序图。
图47是实施方式5的半导体存储装置的制造工序图。
符号说明
10硅基片；11字线；11a多晶硅层；11b硅化物层；21位线；30ONO膜；34蚀刻阻止层；35层间绝缘膜；36、46、56槽；37壁垒金属；40光阻蚀剂；41 LOCOS膜；110栅绝缘膜(ONO膜)；111硬掩膜；112侧壁；113热氧化膜；211扩散位线；212金属位线。
具体实施方式
(实施方式1)
图1和图2是用于说明本发明实施方式1的半导体存储装置结构的说明图，是分别模式性表示了该半导体存储装置的存储单元阵列的上面图和斜视图。该半导体存储装置的存储单元阵列如这些图所示，具有在半导体基片10上形成的多个线状字线11和与字线11正交的多个线状位线21。在半导体基片10的各位线21间的区域(比如图1的区域Tr)形成跨2个位线21、以字线11为栅电极的存储晶体管。
如图2所示，字线11在其下面有存储晶体管的栅绝缘膜110、上面有第1绝缘膜的硬掩膜111，侧面有第2绝缘膜的侧壁112(为方便，省略了它们在图1的图示)。1个字线11连接着多个存储晶体管的栅极。也就是各字线11分别作为多个存储晶体管的栅电极起作用。
例如，存储晶体管为以往的浮动栅型的存储晶体管的情况下，栅绝缘膜110是用氧化硅膜层裹夹多晶硅等浮动栅层的3层构造。而且，存储晶体管为上述的MONOS晶体管的情况下，是用氧化硅膜层裹夹氮化硅膜层的3层构造的ONO膜。以下，在本实施方式，以存储晶体管为MONOS晶体管的情况进行说明。
各个位线21由在半导体基片10内形成的扩散位线211和其上方线状的金属位线212组成。扩散位线211在金属位线212的下方同样线状形成，金属位线212在字线11间与扩散位线211连接。而且，金属位线212与字线11之间被由硬掩膜111和侧壁112绝缘。另外，虽然省略了在图1和图2的图示，在存储单元阵列上形成有层间绝缘膜，金属位线212在其中线状埋置形成。
扩散位线211也作为各存储晶体管的源极/漏极起作用。例如，在图1的区域Tr形成的存储晶体管中，区域Tr两端的2个扩散位线211分别为源极/漏极，2个扩散位线211间的字线11下的区域为沟道区域。1个扩散位线211连接多个存储晶体管的源极/漏极。也就是各扩散位线211分别作为多个存储晶体管的源极/漏极起作用。
从图1和图2可以了解到，该存储单元阵列不存在用于分离各存储晶体管间的场氧化膜即是无场阵列。如上所述，在以往无场的存储单元阵列中，位线只是在半导体基片内形成的扩散布线(扩散位线)，从而存在位线变为高电阻的问题。但是在本发明中，由于各个线状位线21由扩散位线211和金属位线212组成，因而比以往的存储单元阵列位线被低电阻化。因此无需形成以位线的低电阻化为目的的触点，而有助于存储单元阵列形成面积的缩小化。
图3～图12是本实施方式的半导体存储装置的制造工序表示图。图3～图7、图10、图13是位线21形成区的沿位线21的长度方向的剖面图(沿图1的A-A线的剖面图)。图8、图11、图14是字线11形成区的沿字线11的长度方向的剖面图(沿图1的B-B线的剖面图)。图9、图12、图15是字线11间区域的沿字线11的长度方向的剖面图(沿图1的C-C线的剖面图)。以下，基于这些图，说明本实施方式的半导体存储装置的制造方法。
首先，在硅基片10上依次形成氧化硅膜(SiO2)、氮化硅膜(SiN)、氧化硅膜(SiO2)，由此来形成ONO膜30。接下来堆积多晶硅31，在其上部形成如WSi2等的硅化物32，在其上堆积氮化硅膜33(图3)。
采用光刻技术来蚀刻ONO膜30、多晶硅31、硅化物32和氮化硅膜33，作成相互平行的多个线状图案。其结果，形成了下面有ONO膜的栅绝缘膜110(以下有时称为“ONO膜110”)、上面有作为氮化硅膜第1绝缘膜的硬掩膜111的字线11(图4)。字线11是由多晶硅层11a和硅化物层11b组成的2层构造。省略图示，在防止字线11形成图案时的对硅基片10的过度蚀刻的目的下，理想的是使蚀刻停止在留有ONO膜30的最下层的氧化硅膜的程度。
接下来，在字线11侧面和硅基片10上面形成了热氧化膜之后，通过堆积氮化硅膜进行回蚀，来在字线11的侧面形成作为第2绝缘膜的侧壁112(图5)。然后堆积氮化硅膜的蚀刻阻止层34和氧化硅膜的层间绝缘膜35(图6)。
通过以层间绝缘膜35和蚀刻阻止层34的蚀刻选择比大的条件蚀刻并去除层间绝缘膜35的要形成位线21的区域，来在层间绝缘膜35形成槽36。由于位线21形成为与字线11正交，因而在层间绝缘膜35形成了与字线11正交的槽36。层间绝缘膜35的蚀刻由于被蚀刻阻止层34停止，所以在槽36的底部露出蚀刻阻止层34。去除在槽36内露出的蚀刻阻止层34，使在槽36内的字线21间露出半导体基片10(图7～图9)。
以层间绝缘膜35为掩膜，在槽36内进行磷(P)或砷(As)的离子注入，来在硅基片10内形成扩散位线211。在槽36内的硅基片10上由于有字线11、硬掩膜111和侧壁112，因而其成为离子注入的掩膜。在本实施方式中，该离子注入是对硅基片10沿着槽36的线从倾斜的斜向进行。由此杂质离子进入到字线11下的区域，扩散位线211不仅在字线11间、也形成在字线11下的区域(图10～图12)。总之，扩散位线211形成为与槽36同样的线状。之后，进行用于注入了离子的杂质活性化的退火。
然后，在层间绝缘膜35上通过CVD(Chemical Vapor Deposition)法或溅射法堆积氮化钛(TiN)等的壁垒金属37和钨(W)等的金属并埋置槽36。接着通过回蚀或CMP(Chemical Mechanical Polishing)法去除层间绝缘膜35上面的剩余壁垒金属37和金属膜。其结果，形成了与槽36相同的线状的金属位线212(图13～图15)。
通过以上的工序，图1和图2说明的本实施方式的存储单元阵列的形成结束。此后，在层间绝缘膜35上进一步形成别的层间绝缘膜，在形成用于连接金属位线212的触点之后，通过与以往的半导体存储装置制法同样的工序形成所需要的布线等。
一般来讲，半导体存储装置在与半导体基片上的存储单元阵列不同的区域具有外围电路，与存储单元阵列的形成工序并行形成外围电路。
本实施方式的半导体存储装置也设想在硅基片10上具有未图示的外围电路。只是该外围电路的构造和制造方法比如与上述非专利文献1所披露的以往的内容相同即可，由于与本发明的主要目的关系不大而在本说明书省略了其说明。
在以上的说明中，字线11的构造虽然是多晶硅层11a和硅化物层11b的2层构造，但也可以是比如金属和多晶硅的2层构造或只是金属的单层构造等。另外，虽然硬掩膜111、侧壁112和蚀刻阻止层34都作为氮化硅膜进行了说明，但也可以是与层间绝缘膜35(氧化硅膜)有蚀刻选择性的其它绝缘膜、比如氮氧化硅膜(SiON)等。而且，层间绝缘膜35的材料如果与硬掩膜111、侧壁112和蚀刻阻止层34的蚀刻选择比高的材料则也可以是氧化硅膜以外的绝缘膜。而且，金属位线212的材料也不限于钨，只要是可适用于布线形成的材料也可以是比如铜等的其它材料。
(实施方式2)
在实施方式1中，扩散位线211是在金属位线212的下方线状形成。对此在实施方式2中，扩散位线211是在金属位线212的下方，在字线11之下间断的不连续状(即点线状)地形成。除此之外是与实施方式1同样的结构。
本实施方式的半导体存储装置的制造方法是在实施方式1的图10～图12所示的扩散位线211的形成工序中，从对硅基片10表面垂直方向进行用于扩散位线211形成的离子注入(图16)。被注入的离子不到达字线11的正下方的区域，扩散位线211几乎不在字线11下的区域形成。总之，在实施方式1中，扩散位线211是与槽36同样线状形成，而在实施方式2中，扩散位线211是在字线11之下间断的不连续状(点线状)形成。因为除了该工序，是与实施方式1同样的制造工序而省略说明。
其结果，本实施方式的存储单元结构成为图17和图18所示。图17是位线21形成区的沿位线21的长度方向的剖面图(沿图1的A-A线的剖面图)，图18是字线11形成区的沿字线11的长度方向的剖面图(沿B-B线的剖面图)。如这些图所示，扩散位线211不在字线11的正下方形成。扩散位线211在金属位线212的下方在字线11之下是间断的点线状。
在实施方式1中，字线11与位线21交叉区域的扩散位线211成为存储晶体管的源极/漏极。在本实施方式中，不在该区域形成扩散位线211。只是在存储晶体管工作时，作为栅电极的字线11变为高电位而在该区域形成反转层，以此来作为源极/漏极起作用。
依据本实施方式，可以使扩散位线211形成用的离子注入的注入能量比实施方式1更小，从而可以抑制存储晶体管中穿通现象的发生。而且由于存储晶体管的源极/漏极是在工作时形成的反转层，所以源极/漏极区域的接合深度变浅。由此有助于存储单元的尺寸缩小。
(实施方式3)
实施方式3的半导体存储装置的存储单元阵列是在实施方式1的存储单元阵列中，在线状的扩散位线211的上部具有同样线状形成的第3绝缘膜(扩散位线上绝缘膜)。除此之外与图1和图2所示的是同样结构。在本实施方式中，金属位线212也在字线11间连接于扩散位线211。因此金属位线212成为在字线11间穿过第3绝缘膜的构造(参照后面所示的图32～图34)。
图19～图34是本实施方式的半导体存储装置的制造工序表示图。图20、图22、图24、图26、图28、图29、图32是位线21形成区的沿位线21长度方向的剖面图(沿图1的A-A线的剖面图)。图19、图21、图23、图25、图27、图30、图33是字线11形成区的沿字线11的长度方向的剖面图(沿B-B线的剖面图)。图31、图34是字线11间区域的沿字线11的长度方向的剖面图(沿C-C线的剖面图)。以下，基于这些图，说明本实施方式的半导体存储装置的制造方法。
首先，在硅基片10上形成ONO膜30，在其上形成光阻蚀剂40。对光阻蚀剂40进行暴光·显像处理，形成与扩散位线211形成区的位置对应的多个线状开口。而且，通过以该光阻蚀剂40为掩膜的蚀刻，线状除去ONO膜30(图19)。接着，通过以光阻蚀剂40为掩膜，离子注入磷(P)或砷(As)，来在硅基片10内形成线状的扩散位线211(图20、图21)。
通过选择性氧化硅基片10的未用ONO膜30覆盖的部分，在扩散位线211上部形成作为第3绝缘膜(扩散位线上绝缘膜)的线状LOCOS膜41(图22、图23)。LOCOS膜41例如比用于元素分离的还要薄。在该LOCOS膜41形成工序的热处理时，为形成扩散位线211而促进了所注入的杂质离子的扩散。接下来堆积多晶硅31并在其上部形成比如WSi2等的硅化物32，在其上堆积氮化硅膜33(图24、图25)。
而且，把ONO膜30、多晶硅31、硅化物32和氮化硅膜33形成多个线状字线11的图案。其结果，在栅绝缘膜110(以下称“ONO膜110”)和LOCOS膜41之上，形成由上面有氮化硅膜的作为第1绝缘膜的硬掩膜111的多晶硅层11a和硅化物层11b组成的字线11。在字线11侧面，在形成了热氧化膜113之后形成作为第2绝缘膜的侧壁112(图26、图27)。然后在其上，堆积氮化硅膜的蚀刻阻止层34和氧化硅膜的层间绝缘膜35(图28)。
对层间绝缘膜35，在欲形成位线21的区域形成槽46。由于位线21与字线11正交，所以槽46与字线11正交形成。接着蚀刻槽46内的蚀刻阻止层34和LOCOS膜41，使半导体基片10(扩散位线211)在槽46内的字线21间露出(图29～图31)。
然后，在层间绝缘膜35上通过CVD法或渐射法堆积TiN等的壁垒金属37和钨(W)等的金属并埋置槽36。接着通过回蚀或CMP法去除层间绝缘膜35上面的剩余壁垒金属37和金属膜。其结果，形成与槽36相同的线状金属位线212(图32～图34)。如图34所示，金属位线212在字线11间穿过位线上绝缘膜与扩散位线211连接。
通过以上的工序，本实施方式的存储单元阵列的形成完成。之后在层间绝缘膜35上进一步形成别的层间绝缘膜，在形成了与金属位线212连接用的触点后，通过与以往半导体存储装置的制法同样的工序形成需要的布线等。
依据本实施方式，由于在字线11形成之前进行用于扩散位线211形成的离子注入，所以在该离子注入之际字线11不成为掩蔽。由此，形成在扩散位线211的长度方向杂质浓度均一的扩散位线211。而且，通过在扩散位线211形成后进行的LOCOS膜41形成工序中热处理，扩散位线211的杂质离子热扩散，从而扩散位线211内的杂质浓度轮廓与实施方式1相比变得非凌均陡峭。由此，存储单元(存储晶体管)的稳定工作成为可能，工作可靠性得到提高。
(实施方式4)
实施方式4的半导体存储装置的存储单元阵列是具有在实施方式3的存储单元阵列中，扩散位线211的幅度比作为第3绝缘膜(扩散位线上绝缘膜)的LOCOS膜41的幅度窄的构造。(参照以后示出的图42～图44)。
图35～图44是本实施方式的半导体存储装置制造工序的表示图。图20、图35、图37～图39、图42是位线21形成区的沿位线21长度方向的剖面图(沿图1的A-A线的剖面图)。图36、图40、图43是字线11形成区的沿字线11的长度方向的剖面图(沿B-B线的剖面图)。图41、图44是字线11间区域的沿字线11的长度方向的剖面图(沿C～C线的剖面图)。以下，基于这些图，说明本实施方式的半导体存储装置的制造方法。
首先，与实施方式3一样，在硅基片10上形成ONO膜30，并除去扩散位线211形成区上的ONO膜30。接着，不用进行离子注入，而通过选择性氧化硅基片10的未用ONO膜30覆盖的部分，形成作为第3绝缘膜(扩散位线上绝缘膜)的线状LOCOS膜41(图35、图36)。
接下来，与实施方式3在图24～图27所示的工序一样，在栅绝缘膜110(以下称“ONO膜110”)和LOCOS膜41之上，形成上面有氮化硅膜的作为第1绝缘膜的硬掩膜111、侧面有作为第2绝缘膜的侧壁112的字线11(图37)。然后在其上，堆积氮化硅膜的蚀刻阻止层34和氧化硅膜的层间绝缘膜35(图38)。
对层间绝缘膜35，在欲形成位线21的区域形成槽56。此时，形成槽56的幅度比LOCOS膜41的幅度还窄。蚀刻槽56内的蚀刻阻止层34和LOCOS膜41，使半导体基片10(扩散位线211)在槽56内的字线21间露出。
以形成了槽56的层间绝缘膜35为掩膜，在槽56内进行磷(P)或砷(As)的离子注入，来在硅基片10内形成扩散位线211。与实施方式1同样，该离子注入是对硅基片10沿着槽56的线从倾斜的斜向进行。由此杂质离子进入到字线11下的区域，扩散位线211不仅在字线11间、也形成在字线11下的区域(图39～图41)。总之，扩散位线211形成为与层间绝缘膜35的槽56同样的线状。槽56的幅度比LOCOS膜41的幅度窄，从而如图40和图41所示，形成扩散位线211的幅度也比LOCOS膜41的幅度窄。
然后，在层间绝缘膜35上通过CVD法或渐射法堆积TiN等的壁垒金属37和钨(W)等的金属并埋置槽56。接着通过回蚀或CMP法去除层间绝缘膜35上面的剩余壁垒金属37和金属膜。其结果，形成与槽56相同的线状金属位线212(图42～图44)。如图44所示，金属位线212在字线11间穿过位线上绝缘膜与扩散位线211连接。
通过以上的工序，本实施方式的存储单元阵列的形成完成。之后在层间绝缘膜35上进一步形成别的层间绝缘膜，在形成了与金属位线212连接用的触点后，通过与以往半导体存储装置的制法同样的工序形成需要的布线等。
依据本实施方式，通过比较图33和图43可以清楚，扩散位线211的幅度也比LOCOS膜41窄，扩散位线211的端部不在LOCOS膜41的横方向逸出。因此与实施方式1相比可减弱在存储晶体管的源极/漏极端部的电场集中。由此存储单元(存储晶体管)的稳定工作成为可能，工作可靠性得到提高。而且与实施方式3不同，由于不需要扩散位线211和金属位线212的位置对准，从而不需要考虑了位置偏差的余量，而有助于存储单元的高集成化。
(实施方式5)
在实施方式4中，扩散位线211是在金属位线212的下方线状形成。对此在实施方式5中，扩散位线211是在金属位线212的下方，在字线间断的不连续状(即点线状)地形成。
本实施方式的半导体存储装置的制造方法是在实施方式4的图39～图41所示的扩散位线211的形成工序中，从对硅基片10表面垂直方向进行用于扩散位线211形成的离子注入(图45)。被注入的离子不到达字线11的正下方的区域，扩散位线211几乎不在字线11下的区域形成。总之，在实施方式4中，扩散位线211是与槽36同样线状形成，而在实施方式5中，扩散位线211是在字线11之下间断的不连续状(点线状)形成。因为除了该工序，是与实施方式4同样的制造工序而省略说明。
其结果，本实施方式的存储单元结构成为图46和图47所示。图46是位线21形成区的沿位线21的长度方向的剖面图(沿图1的A-A线的剖面图)，图47是字线11形成区的沿字线11的长度方向的剖面图(沿B-B线的剖面图)。如这些图所示，扩散位线211不在字线11的正下方形成。扩散位线211在金属位线212的下方在字线11之下是间断的点线状。
与实施方式2同样，不在应成为存储晶体管的源漏极的区域形成扩散位线211，只是在存储晶体管工作时，作为栅电极的字线11变为高电位而在该区域形成反转层，以此来作为源极/漏极起作用。所以，本实施方式的LOCOS膜41必须以由字线11的高电位在LOCOS膜41下形成反转层程度的薄度来形成。
依据本实施方式，可以使扩散位线211形成用的离子注入的注入能量比实施方式4更小，从而可以抑制存储晶体管中穿通现象的发生。而且由于存储晶体管的源极/漏极是在工作时形成的反转层，所以源极/漏极区域的接合深度变浅。由此有助于存储单元的尺寸缩小。

Claims (14)

1.一种半导体存储装置，其特征在于：
包括
在半导体基片上形成的多个线状的字线；
与所述字线正交的多个线状的位线；
在所述半导体基片的所述位线间形成、以所述字线为栅电极的存储晶体管；
在所述存储晶体管上形成的层间绝缘膜，
其中，各所述位线由
在所述半导体基片内形成的扩散位线；
在所述层间绝缘膜中线状埋置形成、在所述字线间与所述扩散位线连接的金属位线组成，
在所述字线的下方，所述扩散位线以连续的直线图案形成于所述金属位线的下侧。
2.权利要求1中记载的半导体存储装置，其特征在于：
在所述存储晶体管中，所述栅电极下的栅绝缘膜是ONO膜。
3.权利要求1或权利要求2中记载的半导体存储装置，其特征在于：
还具有在所述扩散位线上部线状形成的扩散位线上绝缘膜，
所述金属位线在所述字线间穿透所述扩散位线上绝缘膜而与所述扩散位线连接。
4.权利要求3中记载的半导体存储装置，其特征在于：
所述扩散位线具有第1幅度，所述扩散位线上绝缘膜具有第2幅度，所述第1幅度比所述第2幅度窄。
5.一种半导体存储装置的制造方法，其特征在于：包括
(a)在半导体基片上形成下面有栅绝缘膜、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状的字线的工序；
(b)在所述字线上形成层间绝缘膜的工序；
(c)在所述层间绝缘膜形成与所述字线正交的线状的槽，在所述槽内使所述字线间的所述半导体基片露出的工序；
(d)通过在所述槽内进行离子注入，来在所述半导体基片内形成扩散位线的工序；
(e)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。
6.权利要求5中记载的半导体存储装置的制造方法，其特征在于：
所述栅绝缘膜是ONO膜。
7.权利要求5或权利要求6中记载的半导体存储装置的制造方法，其特征在于：
所述离子注入是相对所述半导体基片从斜向进行。
8.权利要求5或权利要求6中记载的半导体存储装置的制造方法，其特征在于：
所述离子注入被相对所述半导体基片从垂直方向进行。
9.一种半导体存储装置的制造方法，其特征在于：包括
(a)在半导体基片上形成栅绝缘膜，在所述栅绝缘膜上形成具有多个线状开口的保护层的工序；
(b)通过以所述保护层为掩膜的蚀刻，线状除去所述栅绝缘膜的工序；
(c)通过以所述保护层为掩膜的离子注入，在半导体基片内形成线状扩散位线的工序；
(d)在所述扩散位线上部形成线状的第3绝缘膜的工序；
(e)在所述栅绝缘膜和所述第3绝缘膜之上，形成与所述扩散位线正交、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状字线的工序；
(f)在所述字线上形成层间绝缘膜的工序；
(g)在所述层间绝缘膜的所述扩散位线的上方形成线状的槽，除去所述槽内的所述字线间的所述第3绝缘膜以使所述扩散位线露出的工序；
(h)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。
10.权利要求9中记载的半导体存储装置的制造方法，其特征在于：
所述栅绝缘膜是ONO膜。
11.一种半导体存储装置的制造方法，其特征在于：包括
(a)在半导体基片上形成栅绝缘膜，在所述栅绝缘膜上形成具有多个线状开口的保护层的工序；
(b)通过以所述保护层为掩膜的蚀刻，线状除去所述栅绝缘膜的工序；
(c)在所述半导体基片上部的、以所述工序(b)除去了所述栅绝缘膜的区域，形成线状的第3绝缘膜的工序；
(d)在所述栅绝缘膜和所述第3绝缘膜之上，形成与所述第3绝缘膜正交、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状字线的工序；
(e)在所述字线上形成层间绝缘膜的工序；
(f)在所述层间绝缘膜的所述第3绝缘膜的上方形成比所述扩散位线上绝缘膜幅度窄的线状的槽，除去所述槽内的所述字线间的所述第3绝缘膜以使所述半导体基片露出的工序；
(g)通过在所述槽内进行离子注入，来在所述半导体基片内形成扩散位线的工序；
(h)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。
12.权利要求11中记载的半导体存储装置的制造方法，其特征在于：
所述栅绝缘膜是ONO膜。
13.权利要求11或权利要求12中记载的半导体存储装置的制造方法，其特征在于：
所述离子注入是相对所述半导体基片从斜向进行。
14.权利要求11或权利要求12中记载的半导体存储装置的制造方法，其特征在于：
所述离子注入被相对所述半导体基片从垂直方向进行。
CNB200410061802XA 2003-08-06 2004-06-25 半导体存储装置及其制造方法 Expired - Fee Related CN100343994C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP287831/03 2003-08-06
JP287831/2003 2003-08-06
JP2003287831A JP4818578B2 (ja) 2003-08-06 2003-08-06 不揮発性半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1581491A CN1581491A (zh) 2005-02-16
CN100343994C true CN100343994C (zh) 2007-10-17

Family

ID=33535743

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410061802XA Expired - Fee Related CN100343994C (zh) 2003-08-06 2004-06-25 半导体存储装置及其制造方法

Country Status (5)

Country Link
US (4) US7224018B2 (zh)
JP (1) JP4818578B2 (zh)
KR (2) KR100719983B1 (zh)
CN (1) CN100343994C (zh)
TW (1) TWI239636B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5047786B2 (ja) * 2005-04-27 2012-10-10 スパンション エルエルシー 半導体装置の製造方法
WO2006129341A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置およびその製造方法
US7759726B2 (en) * 2005-07-12 2010-07-20 Macronix International Co., Ltd. Non-volatile memory device, non-volatile memory cell thereof and method of fabricating the same
KR100750950B1 (ko) * 2006-07-18 2007-08-22 삼성전자주식회사 반도체 장치의 배선 구조물 및 그 형성 방법, 비휘발성메모리 장치 및 그 제조 방법
JP2011129566A (ja) * 2009-12-15 2011-06-30 Elpida Memory Inc 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153689A (en) * 1988-09-14 1992-10-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having bit lines formed of an interconnecting layer of lower reflectance material than the material of the word lines
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US5362662A (en) * 1989-08-11 1994-11-08 Ricoh Company, Ltd. Method for producing semiconductor memory device having a planar cell structure
US6174758B1 (en) * 1999-03-03 2001-01-16 Tower Semiconductor Ltd. Semiconductor chip having fieldless array with salicide gates and methods for making same
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158334A (en) * 1989-07-17 1992-10-27 Felland Raymond G Adjustable vehicular glare shielding device
US5717635A (en) * 1996-08-27 1998-02-10 International Business Machines Corporation High density EEPROM for solid state file
JP3554666B2 (ja) * 1997-10-07 2004-08-18 株式会社日立製作所 半導体メモリ装置
KR100215888B1 (ko) * 1996-12-26 1999-08-16 구본준 플래쉬 메모리 제조방법
JP2000031302A (ja) 1998-07-08 2000-01-28 Matsushita Electron Corp 半導体記憶装置及びその製造方法
TW399332B (en) 1998-08-12 2000-07-21 United Microelectronics Corp The structure of flash memory cell and the manufacturing method thereof
US6218695B1 (en) 1999-06-28 2001-04-17 Tower Semiconductor Ltd. Area efficient column select circuitry for 2-bit non-volatile memory cells
JP4002712B2 (ja) * 2000-05-15 2007-11-07 スパンション エルエルシー 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
DE10110150A1 (de) * 2001-03-02 2002-09-19 Infineon Technologies Ag Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
KR100426488B1 (ko) * 2001-12-29 2004-04-14 주식회사 하이닉스반도체 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법
KR100485486B1 (ko) * 2002-09-19 2005-04-27 동부아남반도체 주식회사 플래시 메모리 셀의 구조 및 그 제조 방법
KR20040045063A (ko) * 2002-11-22 2004-06-01 현대자동차주식회사 파일럿 분사 노즐이 구비된 직접 분사식 디젤 엔진
US6987048B1 (en) * 2003-08-06 2006-01-17 Advanced Micro Devices, Inc. Memory device having silicided bitlines and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US5153689A (en) * 1988-09-14 1992-10-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having bit lines formed of an interconnecting layer of lower reflectance material than the material of the word lines
US5362662A (en) * 1989-08-11 1994-11-08 Ricoh Company, Ltd. Method for producing semiconductor memory device having a planar cell structure
US6174758B1 (en) * 1999-03-03 2001-01-16 Tower Semiconductor Ltd. Semiconductor chip having fieldless array with salicide gates and methods for making same
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming

Also Published As

Publication number Publication date
TW200507238A (en) 2005-02-16
US20110241131A1 (en) 2011-10-06
KR100719983B1 (ko) 2007-05-21
US8288227B2 (en) 2012-10-16
KR20070039510A (ko) 2007-04-12
JP2005057127A (ja) 2005-03-03
US20040262674A1 (en) 2004-12-30
KR100726908B1 (ko) 2007-06-11
US7704831B2 (en) 2010-04-27
US7224018B2 (en) 2007-05-29
US7985648B2 (en) 2011-07-26
JP4818578B2 (ja) 2011-11-16
US20100155822A1 (en) 2010-06-24
CN1581491A (zh) 2005-02-16
KR20050015984A (ko) 2005-02-21
US20070205457A1 (en) 2007-09-06
TWI239636B (en) 2005-09-11

Similar Documents

Publication Publication Date Title
CN1181554C (zh) 半导体器件及其制造方法
CN1288759C (zh) 集成内存电路及形成集成内存电路的方法
CN100336227C (zh) 存储单元阵列位线的制法、存储单元阵列及其制造方法
CN1317772C (zh) 半导体器件及其制造方法
CN1274026C (zh) 非易失性半导体存储器件及其制造方法
CN101044615A (zh) 具有垂直u形晶体管的dram单元
CN1819205A (zh) 晶体管阵列及制造垂直沟道晶体管阵列的方法
CN1263143C (zh) 半导体存储器件及其制造方法
CN1501461A (zh) 半导体器件及其制造方法
CN1645628A (zh) 绝缘栅极型半导体装置及其制造方法
CN1512589A (zh) 半导体器件、动态型半导体存储器件及半导体器件的制法
CN1661785A (zh) 场效应晶体管及其制造方法
CN1841749A (zh) 具有增加的沟道长度的半导体器件及其制造方法
CN1901201A (zh) 具有鳍类型沟道区域的非易失存储装置及其制备方法
CN1956222A (zh) 半导体装置及其制造方法
CN1790679A (zh) 形成具有浮栅的非易失性存储器件的方法
CN1866524A (zh) 半导体器件及其制造方法
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
CN1812106A (zh) 半导体存储装置及其制造方法
CN1152425C (zh) 制作具有垂直的mos晶体管的集成电路的方法
CN1762047A (zh) 半导体装置及其制造方法
CN1763960A (zh) 半导体装置及其制造方法
CN1822394A (zh) 半导体装置及其制造方法
CN100343994C (zh) 半导体存储装置及其制造方法
CN1799139A (zh) Nrom半导体存储器件和制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100925

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100925

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017

Termination date: 20140625

EXPY Termination of patent right or utility model