JP2000195974A

JP2000195974A - 半導体不揮発性記憶装置およびその製造方法

Info

Publication number: JP2000195974A
Application number: JP10371637A
Authority: JP
Inventors: Kazuyoshi Nishibashi; 一嘉西橋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-12-25
Filing date: 1998-12-25
Publication date: 2000-07-14

Abstract

(57)【要約】【課題】フローティングゲートなどのデータを記憶する
電荷蓄積層中に電荷を保持する能力を高められた半導体
不揮発性記憶装置とその製造方法を提供する。【解決手段】チャネル形成領域を有する半導体基板１０
と、少なくともチャネル形成領域の上層に形成された第
１電荷蓄積層３０ａと、第１電荷蓄積層の上層に形成さ
れたコントロールゲート３１ａと、少なくとも第１電荷
蓄積層の側面と対向する位置に、第１電荷蓄積層と絶縁
して、半導体基板上に形成された第２電荷蓄積層３２ａ
と、コントロールゲートの両側部における半導体基板中
においてチャネル形成領域に接続して形成されたソース
・ドレイン領域（１１，１２）とを有する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体不揮発性記
憶装置およびその製造方法に関し、特にトランジスタの
ゲート電極とチャネル形成領域の間に電荷蓄積層を有す
る半導体不揮発性記憶装置およびその製造方法に関す
る。

【０００２】

【従来の技術】フロッピー（登録商標）ディスクなどの
磁気記憶装置に代わり、電気的に書き換え可能な半導体
不揮発性記憶装置（ＥＥＰＲＯＭ：Electrically Erasa
ble and Programmable ROM）が使われ始めている。ＥＥ
ＰＲＯＭとしては、フローティングゲート型、ＭＮＯＳ
型あるいはＭＯＮＯＳ型、ＴＥＸＴＵＲＥＤＰＯＬＹ
型など、様々な特徴を有する構造のものが開発されてい
る。

【０００３】ＥＥＰＲＯＭの１つであるフローティング
ゲート型の半導体不揮発性記憶装置の一例の断面図を図
６に示す。例えばＬＯＣＯＳ法などにより形成した素子
分離絶縁膜（不図示）により分離された半導体基板１０
の活性領域上に、例えば薄膜の酸化シリコンからなるト
ンネル絶縁膜（ゲート絶縁膜）２０が形成されており、
その上層に例えばポリシリコンからなるフローティング
ゲート３０ａが形成されており、さらにその上層に例え
ばＯＮＯ膜（酸化膜−窒化膜−酸化膜の積層絶縁膜）か
らなる中間絶縁膜２１ａが形成されている。中間絶縁膜
２１ａの上層には、例えばポリシリコンからなるコント
ロールゲート３１ａが形成されている。また、コントロ
ールゲート３１ａの両側部の半導体基板１０中にはソー
ス拡散層１１およびドレイン拡散層１２が形成されてい
る。さらに、これらを被覆して、酸化シリコンなどの層
間絶縁膜２４が形成されている。これによりコントロー
ルゲート３１ａと半導体基板１０中のチャネル形成領域
の間に、絶縁膜に被覆されたフローティングゲート３０
ａを有する電界効果トランジスタを構成する。

【０００４】上記の構造を有するフローティングゲート
型の半導体不揮発性記憶装置においては、フローティン
グゲート３０ａは膜中に電荷を保持する機能を持ち、ト
ンネル絶縁膜２０および中間絶縁膜２１ａなどの絶縁膜
は電荷をフローティングゲート３０ａ中に閉じ込める役
割を持つ。コントロールゲート３１ａ、半導体基板１０
あるいはソース拡散層１１およびドレイン拡散層１２を
含む半導体基板１０などに適当な電圧を印加すると、フ
ァウラー・ノルドハイム型トンネル電流が生じ、トンネ
ル絶縁膜２０を通して半導体基板１０からフローティン
グゲート３０ａへ電荷が注入され、あるいはフローティ
ングゲート３０ａから半導体基板１０へ電荷が放出され
る。

【０００５】上記のようにフローティングゲート３０ａ
中に電荷が蓄積されると、この蓄積電荷による電界が発
生するため、トランジスタの閾値電圧が変化する。この
変化によりデータの記憶が可能となる。例えば、フロー
ティングゲート３０ａ中に電子を蓄積することでデータ
の消去を行い、また、フローティングゲート３０ａ中に
蓄積した電子を放出することでデータを書き込みするこ
とができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
構造の半導体不揮発性記憶装置において、フローティン
グゲート中に蓄積された電荷（電子）は、ある確率でフ
ローティングゲートを被覆している絶縁膜を介して、外
部へ抜け出てしまう。この電荷の抜け出しの確率は、電
荷を注入された状態で高温になるほど高くなる。これ
は、電荷が熱エネルギーを持つことにより、絶縁膜のエ
ネルギー障壁を飛び越えやすくなるためである。上記の
現象は、データを記憶するのに最低限必要な電荷量より
も十分に多い量の電荷が注入されている場合には顕在化
しないが、最低限必要な電荷量程度である場合には、電
荷の保持不良として検出されてしまう。特に、フローテ
ィングゲートを被覆している絶縁膜に欠陥などがあっ
て、フローティングゲート中に電荷を閉じ込める能力が
劣る場合には、急激に電荷が抜け出てしまい、データの
記憶ができなくなってしまう。上記のように、従来の半
導体不揮発性記憶装置に対して、フローティングゲート
などの電荷蓄積層中に電荷を保持する能力を高めること
が求められていた。

【０００７】本発明は上記の問題点を鑑みてなされたも
のであり、従って、本発明は、フローティングゲートな
どのデータを記憶する電荷蓄積層中に電荷を保持する能
力を高められた半導体不揮発性記憶装置およびその製造
方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体不揮発性記憶装置は、チャネル形成
領域を有する半導体基板と、少なくとも前記チャネル形
成領域の上層に形成された第１電荷蓄積層と、前記第１
電荷蓄積層の上層に形成されたコントロールゲートと、
少なくとも前記第１電荷蓄積層の側面と対向する位置
に、前記第１電荷蓄積層と絶縁して、前記半導体基板上
に形成された第２電荷蓄積層と、前記コントロールゲー
トの両側部における前記半導体基板中において前記チャ
ネル形成領域に接続して形成されたソース・ドレイン領
域とを有する。

【０００９】上記の本発明の半導体不揮発性記憶装置
は、コントロールゲートと半導体基板中のチャネル形成
領域の間に、第１電荷蓄積層を有する電界効果トランジ
スタを構成する。コントロールゲート、半導体基板ある
いはソース・ドレイン領域などに適当な電圧を印加する
と、ファウラー・ノルドハイム型トンネル電流が生じ、
第１電荷蓄積層へ電荷が注入され、あるいは第１電荷蓄
積層から半導体基板へ電荷が放出される。このように第
１電荷蓄積層中に電荷が蓄積されると、この蓄積電荷に
よる電界が発生するため、トランジスタの閾値電圧が変
化する。この変化によりデータの記憶が可能となる。

【００１０】上記の半導体不揮発性記憶装置において
は、さらに第１電荷蓄積層の側面と対向する位置に、第
１電荷蓄積層と絶縁して、半導体基板上に第２電荷蓄積
層が形成されている。第２電荷蓄積層においても、第１
電荷蓄積層と同様に、電荷の注入あるいは放出がなされ
る。第１電荷蓄積層中と第２電荷蓄積層中に同時に電荷
（電子）を保持するとき、第１電荷蓄積層中の電荷と第
２電荷蓄積層中の電荷がクーロン力により反発しあうの
で、第１電荷蓄積層中において電荷はより第２電荷蓄積
層から遠い側である内部へと移動してくる。このため、
電荷に熱エネルギーを与えても電荷の拡散が抑えられ、
第１電荷蓄積層中に電荷を保持する能力が高められる。

【００１１】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第２電荷蓄積層が、絶縁膜に被覆さ
れた導電層により形成されている。これにより、導電層
中に電荷を保持し、絶縁膜により電荷を導電層中に閉じ
込め、電荷を蓄積することが可能となる。

【００１２】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第１電荷蓄積層が、絶縁膜に被覆さ
れた導電層により形成されているフローティングゲート
である。これにより、フローティングゲートが膜中に電
荷を保持する機能を持ち、フローティングゲートを被覆
する絶縁膜が電荷をフローティングゲート中に閉じ込め
る役割を持つ、フローティングゲート型の半導体不揮発
性記憶装置とすることができる。

【００１３】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第２電荷蓄積層が、少なくとも前記
第１電荷蓄積層の外周部に形成されており、さらに好適
には、前記第２電荷蓄積層が、前記第１電荷蓄積層と前
記コントロールゲートの積層体の外周部に形成されてい
る。第１電荷蓄積層の外周部から電荷が抜け出ることを
抑制する。

【００１４】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記コントロールゲートおよび前記ソー
ス・ドレイン領域を含む前記半導体基板に所定の電位が
与えられることにより、前記第１電荷蓄積層および前記
第２電荷蓄積層に電荷が注入され、あるいは、前記第１
電荷蓄積層および前記第２電荷蓄積層から電荷が放出さ
れる。コントロールゲートおよび半導体基板の電位を制
御することで電荷の注入および放出を制御することが可
能である。

【００１５】さらに、上記の目的を達成するため、本発
明の半導体不揮発性記憶装置の製造方法は、チャネル形
成領域を有する半導体基板上に第１電荷蓄積層を形成す
る工程と、前記第１電荷蓄積層の上層にコントロールゲ
ートを形成する工程と、少なくとも前記第１電荷蓄積層
の側面と対向する位置に、前記第１電荷蓄積層と絶縁し
て、前記半導体基板上に第２電荷蓄積層を形成する工程
と、前記コントロールゲートの両側部における前記半導
体基板中において前記チャネル形成領域に接続するソー
ス・ドレイン領域を形成する工程とを有する。

【００１６】上記の本発明の半導体不揮発性記憶装置の
製造方法は、チャネル形成領域を有する半導体基板上に
第１電荷蓄積層を形成し、第１電荷蓄積層の上層にコン
トロールゲートを形成する。次に、少なくとも第１電荷
蓄積層の側面と対向する位置に、第１電荷蓄積層と絶縁
して、半導体基板上に第２電荷蓄積層を形成する。次
に、コントロールゲートの両側部における半導体基板中
においてチャネル形成領域に接続するソース・ドレイン
領域を形成する。

【００１７】上記の本発明の半導体不揮発性記憶装置の
製造方法によれば、コントロールゲートと半導体基板中
のチャネル形成領域の間に、第１電荷蓄積層を有する電
界効果トランジスタを形成することができる。第１電荷
蓄積層中に電荷が蓄積されると、この蓄積電荷による電
界が発生するため、トランジスタの閾値電圧が変化し、
この変化によりデータの記憶ができる。さらに、少なく
とも第１電荷蓄積層の側面と対向する位置に、第１電荷
蓄積層と絶縁して、半導体基板上に第２電荷蓄積層を形
成することから、第１電荷蓄積層中と第２電荷蓄積層中
に同時に電荷（電子）を保持するとき、第１電荷蓄積層
中の電荷と第２電荷蓄積層中の電荷がクーロン力により
反発しあうので、第１電荷蓄積層中において電荷はより
第２電荷蓄積層から遠い側である内部へと移動してく
る。このため、電荷に熱エネルギーを与えても電荷の拡
散が抑えられ、第１電荷蓄積層中に電荷を保持する能力
を高めることができる。

【００１８】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第１電荷蓄積層を形成する
工程が、前記半導体基板のチャネル形成領域の上層に第
１トンネル絶縁膜を形成する工程と、前記第１トンネル
絶縁膜の上層にフローティングゲートを形成する工程
と、前記フローティングゲートの上層に第１中間絶縁膜
を形成する工程とを含む。これにより、フローティング
ゲートが膜中に電荷を保持する機能を持ち、フローティ
ングゲートを被覆する絶縁膜が電荷をフローティングゲ
ート中に閉じ込める役割を持つ、フローティングゲート
型の半導体不揮発性記憶装置を製造することができる。

【００１９】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第２電荷蓄積層を形成する
工程が、少なくとも前記第１電荷蓄積層の側面上に第２
中間絶縁膜を形成する工程と、前記第１電荷蓄積層の側
部における前記半導体基板の上層に第２トンネル絶縁膜
を形成する工程と、前記第２中間絶縁膜および前記第２
トンネル絶縁膜を介して、少なくとも前記第１電荷蓄積
層の側面と対向する位置に、導電層を形成する工程とを
含む。これにより、導電膜中に電荷を保持し、第２中間
絶縁膜、第２トンネル絶縁膜などの絶縁膜により電荷を
閉じ込めて電荷を蓄積する第２電荷蓄積層を形成するこ
とができる。

【００２０】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第２中間絶縁膜および前記
第２トンネル絶縁膜を介して、少なくとも前記第１電荷
蓄積層の側面と対向する位置に、導電層を形成する工程
が、前記第２中間絶縁膜および前記第２トンネル絶縁膜
の上層に全面に導電層を形成する工程と、前記第１電荷
蓄積層の側面と対向する位置の前記導電層を残して、前
記導電層を除去する工程とを含む。これにより、第１電
荷蓄積層の側面と対向する位置に、第２中間絶縁膜およ
び第２トンネル絶縁膜を介して、導電層を形成して、第
２電荷蓄積層を形成することができる。

【００２１】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第２電荷蓄積層を形成する
工程においては、前記第１電荷蓄積層と前記コントロー
ルゲートの積層体の外周部であって、前記第１電荷蓄積
層と前記コントロールゲートの側面と対向する位置にお
いて、前記半導体基板上に第２電荷蓄積層を形成する。
これにより、第１電荷蓄積層の外周部から電荷が抜け出
ることを抑制するように、第２電荷蓄積層を形成するこ
とができる。

【００２２】

【発明の実施の形態】以下に、本発明の半導体不揮発性
記憶装置およびその製造方法の実施の形態について、図
面を参照して下記に説明する。

【００２３】本実施形態のフローティングゲート型の半
導体不揮発性記憶装置のメモリセル平面図を図１（ａ）
に示す。例えばＬＯＣＯＳ膜などの素子分離絶縁膜Ｉで
分離されたシリコン半導体基板の活性領域において、第
１電荷蓄積層として例えば絶縁膜に被覆されたフローテ
ィングゲートＦＧ（３０ａ）が形成されており、その上
層にコントロールゲートＣＧ（３１ａ）が積層して形成
されている。また、コントロールゲートＣＧ（３１ａ）
の両側の活性領域における基板中にはソース拡散層Ｓ
（１１）およびドレイン拡散層Ｄ（１２）が形成されて
いる。フローティングゲートＦＧ（３０ａ）と、コント
ロールゲートＣＧ（３１ａ）の積層体の外周部に、第２
電荷蓄積層として絶縁膜に被覆された導電膜からなるフ
ローティングサイドウォールＦＳ（３２ａ）が形成され
ている。また、コンタクトＣ１を介して、コントロール
ゲートＣＧ（３２ａ）に接続するワード線ＷＬ（３３）
が形成されている。また、コンタクトＣ２を介して、ド
レイン拡散層Ｄ（１２）に接続するビット線ＢＬ（３
５）が形成されている。

【００２４】上記の図１（ａ）の平面図のＡ−Ａ’にお
ける断面図を図１（ｂ）に示す。例えばＬＯＣＯＳ法な
どにより形成した素子分離絶縁膜（不図示）により分離
された半導体基板１０の活性領域上に、例えば薄膜の酸
化シリコンからなる第１トンネル絶縁膜２０が形成され
ており、その上層に例えばポリシリコンからなるフロー
ティングゲート３０ａが形成されており、さらにその上
層に例えばＯＮＯ膜（酸化膜−窒化膜−酸化膜の積層絶
縁膜）からなる第１中間絶縁膜２１が形成されている。
さらに第１中間絶縁膜２１の上層に、例えばポリシリコ
ンからなるコントロールゲート３１ａが形成されてい
る。また、コントロールゲート３１ａの両側部の半導体
基板１０中にはソース拡散層１１およびドレイン拡散層
１２が形成されている。以上で、コントロールゲート３
１ａと半導体基板１０中のチャネル形成領域との間に、
絶縁膜に被覆されたフローティングゲート３０ａを有す
る電界効果トランジスタを構成する。

【００２５】また、フローティングゲート３０ａとコン
トロールゲート３１ａの積層体の側壁面上には、例えば
酸化シリコンからなる第２中間絶縁膜２２ａが形成され
ており、また、フローティングゲート３０ａとコントロ
ールゲート３１ａの積層体の側部における半導体基板１
０上には例えば薄膜の酸化シリコンからなる第２トンネ
ル絶縁膜２３が形成されている。第２中間絶縁膜２２ａ
および第２トンネル絶縁膜２３を介して、フローティン
グゲート３０ａとコントロールゲート３１ａの積層体の
側面と対向する位置に、ポリシリコンなどの導電層から
なるフローティングサイドウォール３２ａが形成されて
いる。

【００２６】上記のトランジスタを被覆して、例えば酸
化シリコンからなる第１層間絶縁膜２４が形成されてお
り、コンタクトＣ１を介してコントロールゲート３１ａ
にワード線３３が接続して形成されている。一方、コン
タクトＣ２を介してビットコンタクトプラグ３４がドレ
イン拡散層１２に接続して形成されており、その上層を
被覆する第２層間絶縁膜２５にビットコンタクトプラグ
３４を露出させるコンタクトＣ２’が開口され、ビット
線３５がビットコンタクトプラグ３４に接続して形成さ
れている。

【００２７】上記の構造を有するフローティングゲート
型の半導体不揮発性記憶装置において、第１電荷蓄積層
としてのフローティングゲート３０ａは、膜中に電荷を
保持する機能を持ち、第１トンネル絶縁膜２０、第１中
間絶縁膜２１、および第２中間絶縁膜２２ａなどの絶縁
膜は電荷をフローティングゲート３０ａ中に閉じ込める
役割を持つ。さらに、第２電荷蓄積層としてのフローテ
ィングサイドウォール３２ａも、膜中に電荷を保持する
機能を持ち、第２トンネル絶縁膜２３、第２中間絶縁膜
２２ａなどの絶縁膜は電荷をフローティングサイドウォ
ール３２ａ中に閉じ込める役割を持つ。

【００２８】上記の構造の半導体不揮発性記憶装置にお
いて、例えば図２（ａ）に示すように、コントロールゲ
ート３１ａに正のバイアスを印加し、ソース拡散層１１
および半導体基板１０に負のバイアスを印加することに
より、コントロールゲート３１ａとフローティングゲー
ト３０ａ間の容量とフローティングゲート３０ａと半導
体基板１０間の容量の比で決定される電界によりファウ
ラー・ノルドハイム型トンネル電流が生じ、第１トンネ
ル絶縁膜２０を通して、半導体基板１０からフローティ
ングゲート３０ａへ電荷が注入される。さらに、コント
ロールゲート３１ａとフローティングサイドウォール３
２ａの対向する部分間の容量とフローティングサイドウ
ォール３２ａと半導体基板１０（ソース拡散層１１）間
の容量の比で決定される電界によりファウラー・ノルド
ハイム型トンネル電流が生じ、第２トンネル絶縁膜２３
を通して、半導体基板１０（ソース拡散層１１）からフ
ローティングサイドウォール３２ａへ電荷が注入され
る。

【００２９】また、例えば図２（ｂ）に示すように、コ
ントロールゲート３１ａに負のバイアスを印加し、ドレ
イン拡散層１２に正のバイアスを印加することにより、
上記と同様に、コントロールゲート３１ａとフローティ
ングゲート３０ａ間の容量とフローティングゲート３０
ａと半導体基板１０間の容量の比で決定される電界によ
りファウラー・ノルドハイム型トンネル電流が生じ、第
１トンネル絶縁膜２０を通して、フローティングゲート
３０ａからドレイン拡散層１２へ電荷が放出される。さ
らに、コントロールゲート３１ａとフローティングサイ
ドウォール３２ａの対向する部分間の容量とフローティ
ングサイドウォール３２ａとドレイン拡散層１２間の容
量の比で決定される電界によりファウラー・ノルドハイ
ム型トンネル電流が生じ、第２トンネル絶縁膜２３を通
して、フローティングサイドウォール３２ａからドレイ
ン拡散層１２へ電荷が放出される。

【００３０】上記のようにして、フローティングゲート
３０ａ中に電荷が蓄積されると、蓄積電荷による電界が
発生するため、トランジスタの閾値電圧が変化する。こ
の変化によりデータの記憶が可能となる。例えば、フロ
ーティングゲート３０ａ中に電子を蓄積することでデー
タの消去を行い、また、フローティングゲート３０ａ中
に蓄積した電子を放出することでデータを書き込みする
ことができる。

【００３１】また、図２（ｃ）に示すように、フローテ
ィングゲート３０ａ中に電荷が蓄積されるときにフロー
ティングサイドウォール３２ａ中にも電荷を蓄積するこ
とにより、フローティングゲート３０ａ中の電荷とフロ
ーティングサイドウォール３２ａ中の電荷がクーロン力
により反発しあうので、フローティングゲート３０ａ中
において電荷はよりフローティングサイドウォール３２
ａから遠い側である内部へと移動してくる。このため、
電荷に熱エネルギーを与えても電荷の拡散が抑えられ、
フローティングゲート３０ａ中に電荷を保持する能力を
高めることができる。

【００３２】上記の本実施形態のフローティングゲート
型の半導体不揮発性記憶装置の製造方法について、図面
を参照して以下に説明する。まず、図３（ａ）に示すよ
うに、シリコン半導体基板１０に、ＬＯＣＯＳ法などに
より図示しない素子分離絶縁膜を形成し、素子分離絶縁
膜により分離された半導体基板１０のチャネル形成領域
となる活性領域に導電性不純物のイオン注入によりチャ
ネル形成領域の閾値調整などを行った後、例えば熱酸化
法により半導体基板１０表面に第１トンネル絶縁膜２０
を形成する。

【００３３】次に、図３（ｂ）に示すように、例えばＣ
ＶＤ（Chemical Vapor Deposition）法によりポリシリ
コンを堆積させ、フローティングゲート用層３０を形成
し、その上層に例えばＯＮＯ膜（酸化膜−窒化膜−酸化
膜の積層絶縁膜）を積層させて第１中間絶縁膜２１を形
成し、さらにその上層にポリシリコンを堆積させ、コン
トロールゲート用層３１を形成する。

【００３４】次に、図３（ｃ）に示すように、コントロ
ールゲート用層３１の上層にフォトリソグラフィー工程
によりコントロールゲートパターンのレジスト膜（不図
示）を形成し、ＲＩＥ（Reactive Ion Etching；反応性
イオンエッチング）などのエッチングをコントロールゲ
ート用層３１、第１中間絶縁膜２１、およびフローティ
ングゲート用層３０に対して順に施し、スタックゲート
型のコントロールゲート３１ａ、第１中間絶縁膜２１
ａ、およびフローティングゲート３０ａを自己整合的に
形成する。

【００３５】次に、図４（ｄ）に示すように、コントロ
ールゲート３１ａをマスクとして、砒素、リンなどｎ型
不純物（ｎチャネルトランジスタの場合）、あるいは、
ホウ素などのｐ型不純物（ｐチャネルトランジスタの場
合）である導電性不純物Ｄｐをイオン注入し、コントロ
ールゲートの両側部の半導体基板１０中にソース拡散層
１１およびドレイン拡散層１２を形成する。

【００３６】次に、図４（ｅ）に示すように、例えばＣ
ＶＤ法により酸化シリコンを全面に堆積させ、第２中間
絶縁膜２２を形成する。

【００３７】次に、図４（ｆ）に示すように、例えばＲ
ＩＥなどのエッチングにより第２中間絶縁膜２２のエッ
チバックを行い、コントロールゲート３１ａとフローテ
ィングゲート３０ａの積層体の側壁面上の第２中間絶縁
膜２２ａを残して他の部分を除去するように加工する。

【００３８】次に、図５（ｇ）に示すように、例えば熱
酸化法によりコントロールゲート３１ａとフローティン
グゲート３０ａの積層体の側部における半導体基板１０
（ソース・ドレイン拡散層）表面に第２トンネル絶縁膜
２３を形成する。

【００３９】次に、図５（ｈ）に示すように、例えばＣ
ＶＤ法によりポリシリコンを堆積させ、フローティング
サイドウォール用層３２を形成する。

【００４０】次に、図５（ｉ）に示すように、例えばＲ
ＩＥなどのエッチングによりフローティングサイドウォ
ール用層３２のエッチバックを行い、コントロールゲー
ト３１ａとフローティングゲート３０ａの積層体の側面
と対向する位置のフローティングサイドウォール３２ａ
を残して他の部分を除去するように加工する。以降の工
程としては、例えば上記のトランジスタを被覆して全面
に酸化シリコンなどの層間絶縁膜を形成し、コントロー
ルゲートに接続するワード線やドレイン拡散層に接続す
るビット線などの上層配線をアルミニウムなどの導電性
材料により形成して、図１に示す半導体不揮発性記憶装
置に至る。

【００４１】上記の本実施形態のフローティングゲート
型の半導体不揮発性記憶装置の製造方法によれば、コン
トロールゲート３１ａと第１電荷蓄積層であるフローテ
ィングゲート３０ａの積層体の側面対向する位置に、フ
ローティングゲート３０ａと絶縁して、半導体基板上に
第２電荷蓄積層であるフローティングサイドウォール３
２ａを形成することから、フローティングゲート３０ａ
中とフローティングサイドウォール３２ａ中に同時に電
荷（電子）を保持するとき、フローティングゲート３０
ａ中の電荷とフローティングサイドウォール３２ａ中の
電荷がクーロン力により反発しあうので、フローティン
グゲート３０ａ中において電荷はよりフローティングサ
イドウォール３２ａから遠い側である内部へと移動して
くる。このため、電荷に熱エネルギーを与えても電荷の
拡散が抑えられ、フローティングゲート３０ａ中に電荷
を保持する能力を高めることができる。

【００４２】本発明の半導体不揮発性記憶装置およびそ
の製造方法は、上記の実施の形態に限定されない。例え
ば、コントロールゲートはポリシリコンの１層構成とし
ているが、ポリサイドなどの２層以上の構成としてもよ
い。フローティングゲートやフローティングサイドウォ
ールも多層構成とすることができる。ソース・ドレイン
拡散層は、ＬＤＤ構造などの種々の構造を採用すること
ができる。半導体記憶装置としてはＮＯＲ型、ＮＡＮＤ
型、どちらでもよく、電荷の電荷蓄積層への注入は、デ
ータの書き込み、消去のどちらに相当する場合でも構わ
ない。その他、本発明の要旨を逸脱しない範囲で、種々
の変更が可能である。

【００４３】

【発明の効果】本発明の半導体不揮発性記憶装置によれ
ば、フローティングゲートなどのデータを記憶する電荷
蓄積層中に電荷を保持する能力を高められた半導体不揮
発性記憶装置を提供することができる。

【００４４】本発明の半導体不揮発性記憶装置の製造方
法によれば、上記の本発明の半導体不揮発性記憶装置を
容易に製造することができ、フローティングゲートなど
のデータを記憶する電荷蓄積層中に電荷を保持する能力
を高められた半導体不揮発性記憶装置を製造することが
できる。

【図面の簡単な説明】

【図１】図１（ａ）は本発明に係る半導体不揮発性記憶
装置の平面図であり、図１（ｂ）は図１（ａ）中のＡ−
Ａ’における断面図である。

【図２】図２（ａ）は本発明に係る半導体不揮発性記憶
装置におけるフローティングゲートへの電荷の注入方法
を説明する断面図であり、図２（ｂ）はフローティング
ゲートからの電荷の放出方法を説明する断面図であり、
図２（ｃ）はフローティングサイドウォールの作用を説
明する要部拡大断面図である。

【図３】図３は本発明に係る半導体不揮発性記憶装置の
製造方法の製造工程を示す断面図であり、（ａ）は第１
トンネル絶縁膜の形成工程まで、（ｂ）はコントロール
ゲート用層の形成工程まで、（ｃ）はコントロールゲー
トパターンの加工工程までを示す。

【図４】図４は図３の続きの工程を示す断面図であり、
（ｄ）はソース・ドレイン拡散層の形成工程まで、
（ｅ）は第２中間絶縁膜の形成工程まで、（ｆ）は第２
中間絶縁膜の加工工程までを示す。

【図５】図５は図４の続きの工程を示す断面図であり、
（ｇ）は第２トンネル絶縁膜の形成工程まで、（ｈ）は
フローティングサイドウォール用層の形成工程まで、
（ｉ）はフローティングサイドウォールの加工工程まで
を示す。

【図６】図６は実施例にかかる半導体不揮発性記憶装置
の断面図である。

【符号の説明】

１０…半導体基板、１１…ソース拡散層、１２…ドレイ
ン拡散層、２０…第１トンネル絶縁膜、２１…第１中間
絶縁膜、２２，２２ａ…第２中間絶縁膜、２３…第２ト
ンネル絶縁膜、２４，２５…層間絶縁膜、３０…フロー
ティングゲート用層、３０ａ…フローティングゲート、
３１…コントロールゲート用層、３１ａ…コントロール
ゲート、３２…フローティングサイドウォール用層、３
２ａ…フローティングサイドウォール、３３…ワード
線、３４…ビットコンタクトプラグ、３５…ビット線、
ＣＧ…コントロールゲート、ＦＧ…フローティングゲー
ト、ＦＳ…フローティングサイドウォール、Ｓ…ソース
拡散層、Ｄ…ドレイン拡散層、Ｉ…素子分離絶縁膜、Ｂ
Ｌ…ビット線、Ｃ１，Ｃ２…コンタクト、Ｄｐ…導電性
不純物。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F001 AA25 AA34 AA43 AB08 AC02 AD12 AD62 AF06 5F083 EP09 EP23 EP55 ER03 ER05 ER06 ER09 ER14 ER15 ER19 ER30 GA21 GA30 JA02 JA04 JA32 KA01 KA05 MA01 MA19 MA20 NA02

Claims

【特許請求の範囲】

【請求項１】チャネル形成領域を有する半導体基板と、少なくとも前記チャネル形成領域の上層に形成された第
１電荷蓄積層と、前記第１電荷蓄積層の上層に形成されたコントロールゲ
ートと、少なくとも前記第１電荷蓄積層の側面と対向する位置
に、前記第１電荷蓄積層と絶縁して、前記半導体基板上
に形成された第２電荷蓄積層と、前記コントロールゲートの両側部における前記半導体基
板中において前記チャネル形成領域に接続して形成され
たソース・ドレイン領域とを有する半導体不揮発性記憶
装置。
【請求項２】前記第２電荷蓄積層が、絶縁膜に被覆され
た導電層により形成されている請求項１記載の半導体不
揮発性記憶装置。
【請求項３】前記第１電荷蓄積層が、絶縁膜に被覆され
た導電層により形成されているフローティングゲートで
ある請求項１記載の半導体不揮発性記憶装置。
【請求項４】前記第２電荷蓄積層が、少なくとも前記第
１電荷蓄積層の外周部に形成されている請求項１記載の
半導体不揮発性記憶装置。
【請求項５】前記第２電荷蓄積層が、前記第１電荷蓄積
層と前記コントロールゲートの積層体の外周部に形成さ
れている請求項４記載の半導体不揮発性記憶装置。
【請求項６】前記コントロールゲートおよび前記ソース
・ドレイン領域を含む前記半導体基板に所定の電位が与
えられることにより、前記第１電荷蓄積層および前記第
２電荷蓄積層に電荷が注入され、あるいは、前記第１電
荷蓄積層および前記第２電荷蓄積層から電荷が放出され
る請求項１記載の半導体不揮発性記憶装置。
【請求項７】チャネル形成領域を有する半導体基板上に
第１電荷蓄積層を形成する工程と、前記第１電荷蓄積層の上層にコントロールゲートを形成
する工程と、少なくとも前記第１電荷蓄積層の側面と対向する位置
に、前記第１電荷蓄積層と絶縁して、前記半導体基板上
に第２電荷蓄積層を形成する工程と、前記コントロールゲートの両側部における前記半導体基
板中において前記チャネル形成領域に接続するソース・
ドレイン領域を形成する工程とを有する半導体不揮発性
記憶装置の製造方法。
【請求項８】前記第１電荷蓄積層を形成する工程が、前記半導体基板のチャネル形成領域の上層に第１トンネ
ル絶縁膜を形成する工程と、前記第１トンネル絶縁膜の上層にフローティングゲート
を形成する工程と、前記フローティングゲートの上層に第１中間絶縁膜を形
成する工程とを含む請求項７記載の半導体不揮発性記憶
装置の製造方法。
【請求項９】前記第２電荷蓄積層を形成する工程が、少なくとも前記第１電荷蓄積層の側面上に第２中間絶縁
膜を形成する工程と、前記第１電荷蓄積層の側部における前記半導体基板の上
層に第２トンネル絶縁膜を形成する工程と、前記第２中間絶縁膜および前記第２トンネル絶縁膜を介
して、少なくとも前記第１電荷蓄積層の側面と対向する
位置に、導電層を形成する工程とを含む請求項７記載の
半導体不揮発性記憶装置の製造方法。
【請求項１０】前記第２中間絶縁膜および前記第２トン
ネル絶縁膜を介して、少なくとも前記第１電荷蓄積層の
側面と対向する位置に、導電層を形成する工程が、前記第２中間絶縁膜および前記第２トンネル絶縁膜の上
層に全面に導電層を形成する工程と、前記第１電荷蓄積層の側面と対向する位置の前記導電層
を残して、前記導電層を除去する工程とを含む請求項９
記載の半導体不揮発性記憶装置の製造方法。
【請求項１１】前記第２電荷蓄積層を形成する工程にお
いては、前記第１電荷蓄積層と前記コントロールゲートの積層体
の外周部であって、前記第１電荷蓄積層と前記コントロ
ールゲートの側面と対向する位置において、前記半導体
基板上に第２電荷蓄積層を形成する請求項７記載の半導
体不揮発性記憶装置の製造方法。