TWI303436B - Semiconductor memory device with on die termination circuit - Google Patents

Description

1303436 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體記憶體元件；尤其是包含晶片 上終止電路之半導體記憶體元件。 【先前技術】 一般而言，在電子系統中，係採用晶片組控制半導體記 憶體元件和微處理器之間的資料流動。 當該晶片組傳輸資料訊號到該半導體記憶體元件時，輸 出自晶片組的輸出緩衝器之該資料訊號輸入到該半導體記 憶體元件的一輸入緩衝器。此時，因爲該半導體記憶體元件 之輸入緩衝器的阻抗和資料傳輸線的阻抗之間的一阻抗不 匹配，所以輸入到該輸入緩衝器的資料訊號部分會反射到該 資料傳輸線。 在低資料傳輸速率時，訊號反射是可容許的，即，該資 料傳輸操作可以穩定地執行。但是，在高資料傳輸速率時， 訊號反射會妨碍資料傳輸操作穩定地執行。換言之，前面資 料的反射訊號會干擾下一個自晶片組的輸出緩衝器輸出之 資料，所以半導體記憶體元件就不能穩定地接收資料。 爲了避免上述之問題發生，該半導體記憶體元件被提供 一種終止電路，用以使該輸入緩衝器的阻抗和該資料傳輸線 的阻抗匹配。 該終止電路通常係由一終止電阻器和一開關形成。阻抗 匹配係藉由該開關將該終止電阻器連接到該輸入緩衝器’同 時該資料訊號被輸入到該半導體記憶體元件。 1303436 第1圖爲一傳統終止電路的方塊圖。 如圖所示，一傳統終止電路30係連接在晶片組1 0的一 輸出緩衝器1 1，和用以接收一資料訊號Da之一半導體記憶 體元件20的一輸入緩衝器21之間。該終止電路30包含： 一連接在一電源供應電壓VDD和一資料傳輸線40之間的第 一電阻器Ra ;及一連接在該資料傳輸線40和一接地電壓 VSS之間的第二電阻器Rb。 若假設該資料傳輸線40的一阻抗爲28歐姆，則爲了阻 抗匹配，該第一和該第二電阻器Ra和Rb的電阻各爲56歐 姆，使得一輸入緩衝器21的阻抗可以爲28歐姆。 如上所述，若該傳輸線4 0的阻抗和該輸入緩衝器2 1的 阻抗匹配，則因爲一反射訊號Dr流到第一和第二電阻器Ra 和Rb ’所以該反射訊號Dr會被消除。因此，可以避免上述 在該反射資料訊號和該輸出資料訊號之間發生干擾。 當一半導體記憶體元件具有很高積體性，而該半導體記 憶體元件的操作速度又增加時，就要發展一種晶片上終止電 路（ODT)，用以將一終止電路包含在該半導體記憶體元件中 〇 第2圖爲一傳統晶片上終止電路的電路圖。 如圖所示，一傳統晶片上終止電路5 0被耦合到一輸出 緩衝器60和一輸入緩衝器70。該輸出緩衝器60和該輸入緩 衝器70連接到一記憶體核心，分別用以自該記憶體核心接 收一資料輸出訊號D 〇 u t和輸入一輸入資料訊號d i η到核心 。此外，該傳統晶片上終止電路50還連接到一資料輸入/ 1303436 輸出墊（DQ墊）。此處，該傳統晶片上終止電路50，該輸出 緩衝器60，該輸入緩衝器70，和該DQ墊都共同連接到一 共節點X。 該輸出緩衝器60將輸出自該記憶體核心的該資料輸出 訊號Dout，經由DQ墊，輸出到外部電路，而該輸入緩衝器 70接收經由DQ墊輸入的該資料輸入訊號Din，及該輸入資 料輸入訊號Din到該記憶體核心。 該晶片上終止電路50包含一第一到一第四電阻器R1到 r4, 一 p型金氧半（PM〇s)電晶體MP1，一 η型金氧半（NM0S) 電晶體ΜΝ1，和一反相器II。 該第一 PM0S電晶體ΜΡ1係連接在該電源供應電壓 VDD和該第一電阻器R1之間，且經由一第一 PM0S電晶體 ΜΡ1的閘極，接收一晶片上終止訊號ODTJig。該反相器II 將該晶片上終止電路〇DT_Sig反相，然後輸入反相晶片上終 止訊號到NMOS電晶體MN1的閘極。該NMOS電晶體係連 接在該第四電阻器R4和該接地電壓VS S之間。該第一和該 第二電阻器R1和R2係串接在該PMOS電晶體MP1和該共 節點X之間。同樣地，該第三和該第四電阻器係串接在該共 節點X和該NMOS電晶體MN1之間。 一般而言，該半導體記憶體元件不僅僅使用DQ墊輸出 資料，而且還使用DQ墊輸入資料，以減少DQ墊的數量。 因此，當使用DQ墊當作資料輸出墊時，該晶片上終止 電路50就會被失能，而當使用DQ墊當作資料輸入墊時， 其就會被致能。 -7- 1303436 當該晶片上終止訊號〇DT_Sig被活化成爲一邏輯低準 位時，該PMOS電晶體體MP1和該NMOS電晶體MN1就會 導通，於是該共節點X的電壓準位等於該電源供應電壓VDD 之電壓準位的一半。 如上所述，若一資料傳輸線的阻抗爲28歐姆，則該第 一和該第二電阻器R1和R2的電阻爲56歐姆，而該第三和 該第四電阻器R3和R4的電阻也爲56歐姆。 因此，當該PMOS電晶體MP1和該NMOS電晶體MN1 導通時，該共節點X的阻抗爲28歐姆，而且和該資料傳輸 線的阻抗匹配。 第3圖爲示於第2圖之傳統晶片上終止電路50的簡單 說明電路圖。 - 一第一終止電阻器RTT1表示該第一和該第二電阻器R1 和R2，而一第二終止電阻器RTT2表示該第三和該第四電阻 器R3和R4。一第一開關SW1表示該PMOS電晶體MP1， 而一第二開關SW2表示該NMOS電晶體MN1。一般而言， 會使用一可變電阻器當作該第一和該第二終止電阻器RTT1 和RTT2，用以控制該第一和該第二終止電阻器RTT1和 RTT2的每一個電阻値。 如圖所示，當該第一和該第二開關SW1和SW2關閉時 ，第一和第二終止電阻器RTT1和RTT2連接到DQ墊，而 當第一和第二開關SW1和SW2打開時，其與DQ墊斷接。 因此，在資料輸入到該半導體記憶體元件時，因爲一直 流電流連接續流過該第一和該第二終止電阻器RTT 1和 1303436 RTT2，所以功率消耗會因第一和第二終止電阻器RTT1和 RTT2而增加。 第4圖爲根據資料擺盪電壓之功率消耗圖。 如圖所示，當資料電壓擺幅增加時，功率消耗也會增加 〇 由於該半導體記憶體元件的性能要提升，所以要減少資 料擺盪電壓。因此，要減少用以傳輸資料之功率消耗。但是 ，在輸入資料到該半導體記憶體元件時，由於有終止電阻器 ，所以功率消耗很難減少。 【發明內容】 因此’本發明之目的係要提供一種半導體記憶體元件， 其能夠減少在執行晶片上終止操作時的功率消耗。 根據本發明之方向，本發明提供一種具有連接到資料輸 入節點之一資料輸入/輸出墊的半導體記憶體元件，其包含 :其中一端連接到該資料輸入節點之一晶片上終止電阻器； 及其中一端連接到該晶片上終止電阻器另外一端之一開關 ，用以使該晶片上終止電阻器與一晶片上終止電壓連接/斷 接。 根據本發明之另一方向，本發明提供一種用以控制晶片 上終止操作之半導體記憶體元件，其包含：連接到一第一資 料輸入節點之一第一資料輸入/輸出墊；連接到一第二資料 輸入節點之一第二資料輸入/輸出墊；其中一端連接到該第 一資料輸入節點之一第一晶片上終止電阻器；其中一端連接 到該第二資料輸入節點之一第二晶片上終止電阻器；其中一 -9- 1303436 端連接到該第一晶片上終止電阻器另外一端之一第一開關 ，用以使一晶片上終止電壓與該第一晶片上終止電阻器連接 /斷接；及其中一端連接到該第二晶片上終止電阻器另外一 端之一第二開關，用以使該晶片上終止電壓與該第二晶片上 終止電阻器連接/斷接。 【實施方式】 下面將參考附圖，詳細說明根據本發明之半導體記憶體 元件。 第5圖爲根據本發明第一實施例，用在半導體記憶體元 件之晶片上終止電路的電路圖。 如圖所示，該晶片上終止電路包含：一用以輸入/輸出 資料之資料輸入/輸出墊（DQ墊）；用以緩衝輸出自該DQ墊 的輸出資料之一資料輸入緩衝器60;用以接收來自外部電路 的一晶片上終止電壓VTT之一晶片上終止墊DQ —ODT;連接 在該晶片上終止墊DQ_ODT和該DQ墊之間的一晶片上終止 電阻器RTT3 ;及用以將該晶片上終止電阻器RTT3連接到 該晶片上終止墊DQ_ODT之一開關3。該DQ墊係被連接到 該資料輸入緩衝器60和一資料輸出緩衝器70。 此處，該開關SW3可以藉由一金氧半（MOS)電晶體形成 。該終止電阻器RTT3係能夠改變電阻値的一可變電阻器。 當該開關SW3導通時，該晶片上終止電壓VTT經由該晶片 上終止電阻器RTT3供應到一資料輸入端Y。此處，如上所 述，該晶片上終止電壓VTT係由該外部電路供應，即一電 子系統上的電路板。 1303436 根據傳統晶片上終止電路，該終止電壓係由流過連接在 該電源供應電壓和該資料輸入端之間的電阻器，和連接在該 資料輸入端和該接地電壓之間的電阻器之一直流電流供應 。因此，由於在輸入資料時所產生的該直流電流，會使功率 消耗增加。但是，在根據本發明的第一實施例中，藉由將該 晶片上終止電阻器RTT3連接到該資料輸入緩衝器Y，和藉 由自該外部電路接收該晶片上終止電壓VTT，可以減少功率 消耗。 如上所述，高速資料傳輸操作需要阻抗匹配之終止操作 。若由於終止操作而使功率消耗增加，則會妨礙低功率半導 體記憶體元件的發展。 因此，本發明可被採用於高速和低功率半導體記憶體元 件。 第6圖爲根據本發明第二實施例之晶片上終止電路的電 路圖。 如圖所示，晶片上終止電路包含：用以輸入/輸出資料 之一資料輸入/輸出墊（DQ墊）；用以緩衝輸出自該DQ墊的 輸出資料之一資料輸入緩衝器60;用以產生一晶片上終止電 壓VTT之一晶片上終止電壓產生器100 ;其中一端連接到該 DQ墊之一晶片上終止電阻器RTT4 ;及一開關SW4，當資料 輸入到該資料輸入緩衝器60時，用以將該晶片上終止電壓 VTT連接到該晶片上終止電阻器RTT4。該DQ墊係被連接 到該資料輸入緩衝器60和一資料輸出緩衝器。 此處，調整該終止電壓VTT的電壓準位，使得輸入節 1303436 點Y的電壓準位可以等於電源供應電壓vdd之電壓準位的 一半。該晶片上終止電阻器RTT4係能夠改變電阻値的一可 變電阻器。 如第6圖所示，該開關SW4和該終止電阻器RTT4係串 接耦合到該資料輸入節點Y，而該終止電壓VTT係產生在該 半導體記憶體元件中，經由該終止電阻器RTT4供應到該輸 入節點Y。 於是如上所述，就不會產生由傳統晶片上終止電路所產 生之直流電流。因此，所以減少功率消耗。 此外，因爲該晶片上終止電壓VTT係藉由一個別的晶 片上終止電壓產生器產生，即，該晶片上終止電壓產生器1 〇〇

’所以一最佳的晶片上終止電壓可以被供應到該輸入節點Y 〇 第7圖爲根據本發明第三實施例之晶片上終止電路的電 路圖。 如圖所示，晶片上終止電路包含：一資料輸入/輸出墊 (DQ墊）；用以緩衝輸出自該DQ墊的輸出資料之一資料輸入 緩衝器60;用以接收來自外部電路的一第一晶片上終止電壓 VTT1之一晶片上終止墊DQ — ODT;用以產生一第二晶片上 終止電壓VTT2之一晶片上終止電壓產生器100 ;其中一端 連接到該DQ墊之一晶片上終止電阻器RTT5;及一開關SW5 ，當資料輸入到該資料輸入緩衝器60時，用以將該第一晶 片上終止電壓VTT1或該第二晶片上終止電壓VTT2連接到 該晶片上終止電阻器RTT5。該DQ墊係被連接到該資料輸 1303436 入緩衝器60和一資料輸出緩衝器70。 此處，該終止電阻器RTT5係能夠改變電阻値的一可變 電阻器。 另一方面’如上所述，產生兩個晶片上終止電壓，即爲 第一和該第二晶片上終止電壓VTT1和VTT2，然後將其中 一個供應到一資料輸入節點Y。 第8圖爲根據本發明第四實施例之晶片上終止電路的電 路圖。 如圖所示，該晶片上終止電路包含：用以傳輸資料訊號 β 之第一資料輸入/輸出墊（DQ墊）；用以傳輸反相資料訊號 之第二資料輸入/輸出墊（DQ墊）；用以產生一晶片上終止 電壓VTT之一晶片上終止電壓產生器1〇〇 ;其中一端耦合到 該DQ墊之一第一晶片上終止電阻器RTT6 ;其中一端耦合 到該/DQ墊之一第二晶片上終止電阻器RTT7 ; —第一開關 SW6，當資料輸入到該DQ墊時，用以將該第一晶片上終止 電阻器RTT6連接到該晶片上終止電壓VTT ; —第二開關 SW7，當資料輸入到該/DQ墊時，用以將該第二晶片上終止 電阻器RTT7連接到該晶片上終止電壓VTT ;及一資料輸入 比較單元60a，用以比較該DQ的輸出和該/DQ墊的輸出， 然後將該比較結果傳輸到記憶體核心。 此處，該第一和該第二晶片上終止電阻器RTT6和RTT7 係能夠改善電阻値的可變電阻器。 當半導體記憶體元件的操作速度增加時，資料和資料白勺 反相版本要同時輸入或輸出。在此情形下，需要更多的資米斗 -13- 1303436 輸入/輸出墊和緩衝器。但是，藉由使用資料對間的訊號差 (亦即，資料和反相資料），就可以高速執行資料傳輸操作。 示於第8圖之晶片上終止電路，可被用於執行上述資料 傳輸操作，即傳輸資料對之半導體記憶體元件。因爲根據第 四實施例之晶片上終止電路的結構和操作，和第一到第三實 施例相似，所以藉由使用第8圖所示之晶片上終止電路，也 可以減少該功率消耗。 第9圖和第1 〇圖爲顯示根據本發明之晶片上終止電路 的應用例方塊圖。一般而言，許多記憶體模組，即3 0 0和4 0 0 修 ，係經由一電路板匯流排（DQ匯流排）連接到一記憶體控制 器200。當該記憶體模組300係在待命模式時，包含在該記 憶體模組300之中的一晶片上終止電路，藉由將一晶片上終 止電壓VTT供應到該DQ匯流排活化。另一方面，因爲該晶 片上終止電壓VTT會在輸入資料期間，在資料輸入節點產 生一雜訊，所以包含在係在主動模式之該記憶體模組400之 中的一晶片上終止電路被不啓動。但是，因爲該記憶體模組 3〇〇並沒有執行資料傳輸操作，所以在該資料輸入節點的雜 I 訊不會產生。 因爲記憶體模組的每一個資料輸入節點都共同並接到 該DQ匯流排，所以藉由使用鄰近的記憶體模組之晶片上終 止電路’可以對記憶體模組的資料輸入節點執行終止操作。 因此，根據本發明，一晶片上終止電壓可以供應到消耗 較少功率之資料輸入節點。因此，可以減少半導體記憶體元 件的功率消耗。 -14- 1303436 本申請書包含20 04年10月30曰向韓國專利局申請之 韓國專利申請書第2004-7725號的相關內容，此處將所有的 內容都納入參考。 本發明已對於特殊實施例做了詳細說明，那些熟悉本項 技術之人士所做之各種不同的變化例和修正例，明顯將不脫 離本發明在後面之申請專利範圍所界定的精神和範圍。 【圖式簡單說明】 根據下面參考相關附圖之優選實施例的說明，本發明上 述的和其他的目的與特徵將會變得很清楚，其中： 第1圖爲傳統終止電路的方塊圖； 第2圖爲傳統晶片上終止電路的電路圖； 第3圖爲示於第2圖之傳統晶片上終止電路的簡單說明 電路圖； 第4圖爲根據資料擺盪電壓之功率消耗圖； 第5圖爲根據本發明第一實施例之晶片上終止電路的電 路圖； 第6圖爲根據本發明第二實施例之晶片上終止電路的電 路圖； 第7圖爲根據本發明第三實施例之晶片上終止電路的電 路圖； 第8圖爲根據本發明第四實施例之晶片上終止電路的電 路圖；及 第9圖和第1 〇圖爲根據本發明之晶片上終止電路的應 用例方塊圖。 -15- 1303436 【元件 符號 說 明 ] 10 晶 片 組 11 輸 出 跋 衝 器 20 半 導 體 記 憶 體 元 件 2 1 輸 入 緩 衝 器 30 終 止 電 路 40 資 料 傳 輸 線 50 晶 片 上 終 止 電 路 60 輸 出 衝 器 70 輸 入 跋 衝 器 100 晶 片 上 終 止 電 壓 產生器 200 記 憶 體 控 制 器 300 記 憶 體 模 組 400 記 憶 體 模 組 500 記 憶 體 控 制 器 600 記 憶 mm 體 模 組 700 記 憶 體 模 組

-16-

Claims (1)

1. %年/ f月;L日修正本 l3〇3436 第9 3 1 4 1 2 9 3號「具有晶片上終止電路的半導體記憶元件」 專利案 (2007年1 1月修正） 十、申請專利範圍： !· 一種具有連接到資料輸入節點之資料輸入/輸出墊的半 導體記憶體元件，包含： 晶片上終止電阻器，其中一端連接到資料輸入節點； 開關，其中一端連接到晶片上終止電阻器另外一端，用 以使該晶片上終止電阻器連接/斷接晶片上終止電壓； 耦合到開關另外一端之晶片上終止墊，用以接收來自外 部電路的第一晶片上終止電壓；及 親合到開關另外一 ％之晶片上終止電壓產生器，用以產 生第二晶片上終止電壓， 其中開關供應該第一晶片上終止電壓和該第二晶片上 終止電壓的其中之一到資料輸入節點，作爲該晶片上終止 電壓。 、 2·如申請專利範圍第1項之半導體記憶體元件，其中該開關 將該晶片上終止電阻器連接到該晶片上終止電壓，同時資 料經由該資料輸入/輸出墊輸入到該半導體記憶體元件。 3·如申請專利範圍第1項之半導體記憶體元件，其中該晶片 上終止電阻器係一可改變電阻値之可變電阻器。 4·如申請專利範圍第1項之半導體記憶體元件，其中還包含 資料輸入緩衝器，用以接收自該資料輸入/輸出墊輸出 1303436 的資料，以將資料輸入到該半導體記憶體元件；及 資料輸出緩衝器，用以接收自該半導體記憶體元件之記 憶體核心輸出的資料，藉以經由該資料輸入/輸出墊，將 接收的資料輸出。 5. —種用以控制晶片上終止操作之半導體記憶體元件，包含 第一資料輸入/輸出墊，連接到第一資料輸入節點； 第二資料輸入/輸出墊，連接到第二資料輸入節點； 第一晶片上終止電阻器，其中一端連接到該第一資料輸 入節點； 第二晶片上終止電阻器，其中一端連接到該第二資料輸 入節點； 第一開關，其中一端連接到該第一晶片上終止電阻器之 另外一端，用以使晶片上終止電壓與該第一晶片上終止電 阻器連接/斷接；及 第二開關，其中一端連接到該第二晶片上終止電阻器之 另外一端，用以使該晶片上終止電壓與該第二晶片上終止 電阻器連接/斷接。 6. 如申請專利範圍第5項之半導體記憶體元件，其中該第一 開關將該第一晶片上終止電阻器連接到該晶片上終止電 壓，同時資料係經由該第一資料輸入/輸出墊輸入到半導 體記憶體元件。 7. 如申請專利範圍第6項之半導體記憶體元件，其中該第二 開關將該第二晶片上終止電阻器連接到該晶片上終止電 -2- 1303436 壓，同時貝料係經由該第一資料輸入/輸出墊輸入到半導 體記憶體元件。 8·如申請專利範圍第7項之半導體記憶體元件，其中該第一 晶片上終止電阻器和該第二晶片上終止電阻器的每一個 均爲可改變電阻値之可變電阻器。 9.如申請專利範圍第7項之半導體記憶體元件，其還包含： 晶片上終止電壓產生器，耦合到該第一開關之另外一端 和該第二開關之另外一端，用以產生該晶片上終止電壓。