KR20060038629A - 온다이 터미네이션 회로를 구비한 반도체 메모리 장치 - Google Patents

온다이 터미네이션 회로를 구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR20060038629A
KR20060038629A KR1020040087725A KR20040087725A KR20060038629A KR 20060038629 A KR20060038629 A KR 20060038629A KR 1020040087725 A KR1020040087725 A KR 1020040087725A KR 20040087725 A KR20040087725 A KR 20040087725A KR 20060038629 A KR20060038629 A KR 20060038629A
Authority
KR
South Korea
Prior art keywords
die termination
data
data input
output
pad
Prior art date
Application number
KR1020040087725A
Other languages
English (en)
Other versions
KR100670702B1 (ko
Inventor
강희복
안진홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087725A priority Critical patent/KR100670702B1/ko
Priority to TW093141293A priority patent/TWI303436B/zh
Priority to US11/030,558 priority patent/US7161378B2/en
Priority to JP2005072388A priority patent/JP4403462B2/ja
Priority to CNB2005100706966A priority patent/CN100508067C/zh
Publication of KR20060038629A publication Critical patent/KR20060038629A/ko
Application granted granted Critical
Publication of KR100670702B1 publication Critical patent/KR100670702B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Memory System (AREA)

Abstract

본 발명은 데이터가 반도체 장치에 입력될 때에, 소모되는 직류전류량을 크게 줄일 수 있는 온다이 터미네이션 회로를 구비한 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 데이터 입출력패드; 상기 데이터 입출력패드로 부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼; 메모리 장치가 접속된 보드에서 전달되는 온다이 터미네이션 전압을 인가받기 위한 온다이 터미네이션 패드; 상기 온다이 터미네이션 패드와 상기 데이터 입출력패드의 사이에 구비된 온다이 터미네이션 저항; 및 상기 데이터 입력버퍼로 데이터가 입력되는 동안, 상기 온다이 터미네이션 저항과 상기 온다이 터미네이션 패드를 연결시키기 위한 스위치를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 온다이 터미네이션, 입력버퍼, 출력버퍼, 패드.

Description

온다이 터미네이션 회로를 구비한 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE WITH ON DIE TERMINATION CIRCUIT}
도1은 메모리 장치의 터미네이션 회로를 도시한 블럭구성도.
도2는 반도체 메모리 장치에 구비되는 온다이 터미네이션 회로를 나타내는 회로도.
도3은 도2에 도시된 온다이 터미네이션 회로를 간략하게 나타낸 회로도.
도4는 데이터 전송전압의 변동 경향에 따른 전송신호 파워소모 패턴을 나타내는 그래프.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도.
도6은 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도.
도7은 본 발명의 바람직한 제3 실시예에 따른 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도.
도8은 본 발명의 바람직한 제4 실시예에 따른 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도.
도9와 도10은 본 발명의 온다이 터미네이션 회로를 메모리 모듈에 사용한 예를 나타내는 블럭구성도.
* 도면의 주요부분에 대한 부호의 설명 *
RTT1, RTT2 : 온다이 터미네이션 저항
60 : 입력버퍼
70 : 출력버퍼
SW1 ~ SW6 : 스위치
DQ,/ DQ : 데이터 입출력패드
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 온다이 터미네이션 회로에 관한 것이다.
반도체 메모리 장치는 마이크로 프로세서(MICRO PROCESSOR)의 메인 메모리로 주로 사용되며, 칩셋(Chipset)이라고 하는 회로블럭이 마이크로 프로세서와 반도체 메모리 장치 사이의 데이터 교환을 중계해주는 역할을 한다.
칩셋에서 반도체 메모리 장치로 데이터를 전달할 때, 칩셋의 출력버퍼에서 출력된 데이터신호가 반도체 메모리 장치의 입력버퍼로 입력되는데, 이 때 필연적 으로 발생하는 것이 신호 반사현상(signal reflection)이다. 신호반사현상이란 메모리 장치에 구비되는 입력버퍼의 입력단 입력임피던스와 데이터 전달라인의 임피던스간의 임피던스 매칭이 이루어지지 않아, 메모리 장치의 입력버퍼에 입력된 데이터 신호중 일정부분이 데이터 전달라인으로 반사되는 현상을 말하는 것이다.
칩셋에서 데이터 신호를 연속해서 출력할 때, 출력되는 속도가 별로 빠르지 않는다면, 상기의 신호 반사현상은 크게 문제가 되지 않으나, 출력되는 데이터 신호의 속도가 일정한 속도이상이 되면, 신호 반사현상으로 인해, 메모리 장치가 데이터를 안정적으로 입력받지 못하게 된다.
즉, 칩셋에서 이전에 출력된 데이터신호의 반사신호와 다음 출력된 데이터 신호 사이에 간섭현상이 발생하여 데이터가 제대로 메모리 장치에 입력되지 않는 경우가 생기는 것이다. 이를 방지하기 위해, 메모리 장치의 입력단에 터미네이션 회로를 구비하여, 메모리 장치의 데이터 입력단 임피던스를 데이터가 전달되는 배선의 임피던스와 매칭시키고 있다.
터미네이션 회로는 통상적으로 임피던스 매치용 터미네이션 저항과 스위치로 이루어지는데, 데이터가 입력되는 동안에 임피던스 매치용 터미네이션 저항을 데이터 입력단에 연결시킴으로서 임피던스 매칭을 구현하고 있다.
도1은 메모리 장치의 터미네이션 회로를 도시한 블럭구성도이다.
도1을 참조하여 살펴보면, 메모리 장치에는 칩셋(10)의 출력버퍼(11)에서 출력되는 데이터 신호(Da)를 메모리 장치(20)의 입력버퍼(21)에서 입력받을 때 신호반사현상을 제거하기 위한 임피던스 매칭을 위한 터미네이션 회로(30)가 입력버퍼 의 입력단에 구비되어 있다.
터미네이션 회로(30)는 데이터전달라인(40)과 전원전압 공급단(VDD) 사이에 접속된 저항(Ra)과, 접지전압 공급단(VSS)과 데이터 전달라인(40) 사이에 접속된 저항(Rb)으로 구성된다.
만약 데이터 전달라인의 임피던스가 28옴이라고 가정하면, 저항(Ra)과 저항(Rb)의 크기를 각각 56옴으로 하여 두 저항의 등가저항을 28옴으로 만들어, 데이터 입력단의 임피던스가 28옴이 되도록 한다. 한편, 저항(Ra)과 저항(Rb)의 공통노드는 1/2전원전압이 인가되도록 한다.
터미네이션 회로(30)에 의해 임피던스 매칭이 되어, 배선을 통해 전달되는 데이터 신호(Da)는 입력버퍼로 전달되는 한편, 반사되는 데이터 신호(Dr)는 터미네이션 회로(30)에 구비된 저항(Ra,Rb)을 통해 제거된다.
따라서, 출력버퍼(11)를 통해 출력된 데이터가 데이터 입력버퍼에 의해 다시 데이터 전달라인(40)로 반사되어 다음에 입력되는 데이터 신호에 간섭현상을 일으킴으로서 생기던 에러가 제거되는 것이다.
한편, 반도체 메모리 장치의 동작속도가 점점 더 빨라지고, 더 고집적화되면서 전술한 터미네이션 회로(30)를 메모리 장치의 내에 구비하는 온다이 터미네이션 회로가 제안되었다.
도2는 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 반도체 메모리 장치의 온다이 터미네이션 회로 (50)는 데이터 입출력패드(DQ)와, 데이터 입력버퍼(70) 및 데이터 출력버퍼(60)가 공통 연결된 노드(X)에 연결되어 있다.
데이터 출력버퍼(60)는 메모리 코어영역에서 전달되는 출력데이터(Dout)를 데이터 입출력 패드(DQ)를 통해 외부로 출력한다. 데이터 입력버퍼(70)는 데이터 입출력 패드(DQ)를 통해 입력되는 입력데이터(Din)를 메모리 코어영역으로 전달한다.
반도체 메모리 장치의 내부에 구비되는 온다이 터미네이션 회로(50)는 온다이 터미네이션 신호(ODT_signal)에 턴온되며, 일측이 전원전압 공급단(VDD)에 접속된 피모스트랜지스터(MP1)와, 피모스트랜지스터(MP1)의 타측과 노드(X)사이에 직렬연결된 저항(R1,R2)과, 반전된 온다이 터미네이션 신호(ODT_signal)에 턴온되며, 일측이 접지전압 접속단(VSS)에 접속된 앤모스트랜지스터(MN1)와, 앤모스트랜지스터(MN1)의 타측과 노드(Y) 사이에 직렬연결된 저항(R3,R4)을 구비한다.
통상적으로 반도체 메모리 장치는 패드의 수를 줄이기 위해 하나의 패드를 통해 데이터를 입/출력시키고 있다.
따라서 온다이 터미네이션 회로(50)는 데이터 입출력 패드(DQ)가 데이터 출력패드로 사용될 때에는 비활성화 상태를 유지하고, 데이터 입출력 패드(DQ pad)가 데이터 입력패드로 사용될 때에는 활성화상태를 유지하게 된다.
온다이 터미네이션 회로(50)는 온다이 터미네이션 신호(ODT_signal)가 로우레벨로 활성화된 상태로 입력되면, 모스트랜지스터(MP1,MN1)가 턴온되어 노드(X)의 전압레벨을 1/2 VDD로 만들게 된다.
전술한 바와 같이, 만약 데이터 전달라인의 임피던스가 28 옴이라고 가정하면, 저항(R1,R2)의 저항값이 56옴이 되도록 한다.
따라서 모스트랜지스터(MP1,MN1)가 턴온된 상태에서는 노드(X)의 임피던스는 데이터 입출력 패드(DQ)에 접속된 데이터 전달라인의 임피던스와 같이 임피던스가 28 옴이 되는 것이다.
도3은 도2에 도시된 온다이 터미네이션 회로를 간략하게 나타낸 회로도이다.
도3에서 터미네이션 저항(RTT1,RTT2)은 도2의 저항(R1,R2)과, 저항(R3,R4)을 각각 나타내고, 스위치(SW1,SW2)는 피모스트랜지스터(MP1)와 앤모스트랜지스터(MN1)를 각각 나타낸다. 참고적으로, 터미네이션 저항(RTT1,RTT2)은 보통 저항값이 제어 가능하도록 구성된다.
스위치(SW1,SW2)가 턴온되면 터미네이션 저항(RTT1,RTT2)이 패드(DQ)에 연결되고, 스위치(SW1,SW2)가 턴오프되면 터미네이션 저항(RTT1,RTT2)이 패드에 제거되는 구조로 되어 있다.
이렇게 동작하다보니, 데이터가 입력되는 동안 터미네이션 저항(RTT1,RTT2)을 통해 계속해서 많은 전류가 흐르게 되어 파워소모가 계속해서 일어나게 된다.
도4는 데이터 전송전압의 변동 경향에 따른 전송신호 파워소모 패턴을 나타내는 그래프이다.
도4를 참조하여 살펴보면, 데이터 신호의 폭이 클수록 소모되는 파워는 증가되며, 데이터 신호의 폭이 줄어들수록 소모되는 파워가 감소한다.
메모리 장치가 고성능화되면서 데이터가 고속으로 입출력되고, 이를 위해 데 이터 신호의 폭은 점점 줄어들고 있다. 데이터 신호의 폭이 줄어들게 됨으로 해서 데이터 전송에 소모되는 파워도 크게 줄어들게 된다.
그러나, 종래의 터미네이션 회로를 사용하게 되면, 데이터가 입력될 때에는 항상 터미네이션 저항을 관통하여 직류전류가 흐르게 됨으로 해서, 고속으로 동작하는 메모리 장치에서는 큰 부담이 되고 있다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 데이터가 반도체 장치에 입력될 때에, 소모되는 직류전류량을 크게 줄일 수 있는 온다이 터미네이션 회로를 구비한 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 데이터 입출력패드; 상기 데이터 입출력패드로 부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼; 메모리 장치가 접속된 보드에서 전달되는 온다이 터미네이션 전압을 인가받기 위한 온다이 터미네이션 패드; 상기 온다이 터미네이션 패드와 상기 데이터 입출력패드의 사이에 구비된 온다이 터미네이션 저항; 및 상기 데이터 입력버퍼로 데이터가 입력되는 동안, 상기 온다이 터미네이션 저항과 상기 온다이 터미네이션 패드를 연결시키기 위한 스위치를 구비하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 데이터 입출력패드; 상기 데이터 입출력패드로 부터 전달되 는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼; 온다이 터미네이션 전압을 출력하기 위한 온다이 터미네이션 전압발생부; 일측단이 상기 데이터 입출력패드에 접속된 온다이 터미네이션 저항; 및 상기 데이터 입력버퍼로 데이터가 입력되는 동안, 상기 온다이 터미네이션 전압발생부에서 출력되는 온다이 터미네이션 전압을 상기 온다이 터미네이션 저항으로 전달하기 위한 스위치를 구비하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 데이터 입출력패드; 상기 데이터 입출력패드로 부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼; 메모리 장치가 접속된 보드에서 전달되는 온다이 터미네이션 전압을 인가받기 위한 온다이 터미네이션 패드; 상기 온다이 터미네이션 패드와 상기 데이터 입출력패드의 사이에 구비된 온다이 터미네이션 저항; 상기 데이터 입력버퍼로 데이터가 입력되는 동안, 상기 온다이 터미네이션 저항과 상기 온다이 터미네이션 패드를 연결시키기 위한 스위치; 및 온다이 터미네이션 전압을 생성하여 상기 스위치를 통해 상기 온다이 터미네이션 저항으로 출력하기 위한 온다이 터미네이션 전압발생부를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 데이터 신호를 입력받아 전달하기 위한 제1 데이터 입출력패드; 상기 데이터 신호의 반전된 신호를 입력받아 전달하기 위한 제2 데이터 입출력패드; 온다이 터미네이션 전압을 출력하기 위한 온다이 터미네이션 전압발생부; 일측단이 상기 제1 데이터 입출력패드에 접속된 제1 온다이 터미네이션 저항; 일측단이 상기 제2 데이터 입출력패드에 접속된 제2 온다이 터미네이션 저항; 상기 제1 데이터 입력버퍼로 데이터가 입력되는 동안, 온다이 터미네이션 전압을 상기 제1 온다이 터미네이션 저항으로 전달하기 위한 제1 스위치; 상기 제2 데이터 입력버퍼로 데이터가 입력되는 동안, 온다이 터미네이션 전압을 상기 제2 온다이 터미네이션 저항으로 전달하기 위한 제2 스위치; 및 상기 제1 데이터 입출력패드와 상기 제2 데이터 입출력패드에서 전달되는 데이터 신호 및 그 반전된 신호를 비교하여 메모리 코어로 전달하기 위한 데이터 입력 비교부를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 것으로, 특히 온다이 터미네이션 회로를 나타내는 회로도이다.
도5를 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 데이터 입출력패드(DQ)와, 데이터 입출력패드(DQ)로부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼(60)와, 메모리 장치가 접속된 시스템 보드에서 전달되는 온다이 터미네이션 전압(VTT)을 인가받기 위한 온다이 터미네이션 패드(DQ_ODT)와, 온다이 터미네이션 패드(DQ_ODT)와 데이터 입출력패드(DQ)의 사이에 구비된 온다이 터미네이션 저항(RTT3)과, 데이터 입력버퍼(60)로 데이터가 입력되는 동안, 온다이 터미네이션 저항(RTT3)과 온다이 터미네이션 패드(DQ_ODT)를 연결시키기 위한 스위 치(SW3)를 구비한다. 스위치(SW3)는 모스트랜지스터를 이용하여 구성할 수 있다.
또한, 온다이 터미네이션 저항(RTT3)은 저항값이 제어가능한 가변저항인 것을 특징으로 한다.
또한 본 실시예에 따른 반도체 메모리 장치는 데이터 입출력패드(DQ)를 통해 데이터를 외부로 전달하기 위한 데이터 출력버퍼(70)를 더 구비한다.
스위치(SW3)가 턴온되면, 외부로부터 온다이 터미네이션 패드(DQ_ODT)를 통해 전달되는 온다이 터미네이션 전압(VTT)이 저항(RTT3)을 통해 데이터 입력단(Y)에 전달된다.
여기서 외부라는 것은 반도체 메모리 장치가 장착되는 시스템상의 보드를 뜻하는 것으로, 본 실시예에 따른 반도체 메모리 장치는 보드상에서 공급되는 터미네이션 전압(VTT)을 온다이 터미네이션 패드(DQ_ODT)를 통해 전달받는 것이다.
종래에는 데이터 입력단(Y)과 전원전압 및 데이터 입력단(Y)과 접지전압사이에 연결된 저항을 통해 직류전류를 흐르게 함으로서 데이터 입력단(Y)에 터미네이션 전압을 인가하여 주었다. 그러다 보니 데이터가 입력되는 동안에는 계속해서 직류전류가 흐르게 되어, 데이터 입력시에 소모되는 파워부분에서 터미네이션용으로 소모되는 파워가 상당부분 차지하였다.
그러나, 본 실시예에 따른 반도체 메모리 장치는 데이터 입력단(Y)에 직렬로 저항을 설치하고, 터미네이션 전압은 보드에서 인가받음으로서 터미네이션용으로 소모되는 전류를 크게 줄이게 되었다.
기술이 발달하여 시스템이 고속으로 동작하게 됨으로서, 데이터를 전달받는 속도는 계속해서 증가되고 있다. 데이터를 고속으로 전달받기 위해서는 데이터 입력단(Y)을 반드시 터미네이션 처리를 해야하는데, 터미네이션 처리를 하는 데 많은 전류가 소모되면, 저전력 소자를 구현하는데 어려움을 겪게된다.
본 실시예에 따른 반도체 메모리 장치는 데이터를 고속으로 전달 받을 수 있는 한편, 터미네이션 처리에 소모되는 전류를 최대한으로 줄임으로서 저전력 소자를 구현할 수도 있게 되는 것이다.
도6는 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치를 나타내는 것으로, 특히 온다이 터미네이션 회로를 나타내는 회로도이다.
도6을 참조하여 살펴보면, 제2 실시예에 따른 반도체 메모리 장치는 데이터 입출력패드(DQ)와, 데이터 입출력패드(DQ)로부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼(60)와, 온다이 터미네이션 전압(VTT)을 출력하기 위한 온다이 터미네이션 전압발생부(100)와, 일측단이 데이터 입출력패드(DQ)에 접속된 온다이 터미네이션 저항(RTT4)과, 데이터 입력버퍼(60)로 데이터가 입력되는 동안, 온다이 터미네이션 전압발생부(100)에서 출력되는 온다이 터미네이션 전압(VTT)을 온다이 터미네이션 저항(RTT4)으로 전달하기 위한 스위치(SW4)를 구비한다.
여기서 온다이 터미네이션 발생부에서 출력되는 터미네이션 전압(VTT)의 레벨은 입력단(Y)에 인가되는 전압이 1/2 VDD이 되도록 한다.
또한, 여기서도 온다이 터미네이션 저항(RTT4)은 저항값이 제어가능한 가변저항인 것을 특징으로 한다.
또한 제2 실시예에 따른 반도체 메모리 장치는 데이터 입출력패드(DQ)를 통해 데이터를 외부로 전달하기 위한 데이터 출력버퍼(70)를 더 구비한다.
제2 실시예에 따른 반도체 메모리 장치는 데이터가 입력되는 입력단(Y)을 터미네이션 시키기 위해서 입력단(Y)에 직렬로 저항과 스위치를 구비한 다음, 메모리 장치의 내부에서 터미네이션용 전압(VTT)를 스위치(SW4)와 저항(RTT4)을 통해 입력단(Y)을 전달시키고 있다.
따라서 직류전류를 계속 흐르게 함으로서 입력단(Y)의 터미네이션을 구현했던 종래와는 달리 데이터가 입력되는 동안에, 데이터 입력시 입력단(Y)을 터미네이션시키는데 있어서 직류전류가 흐르지 않아 소모되는 파워를 크게 줄일 수 있다.
또한, 터미네이션을 위해 제공되는 터미네이션전압을 별도의 전압발생부(100)에서 생성하여 출력하기 때문에 최적의 터미네이션 전압을 데이터 입력단(Y)에 공급할 수 있게 된다.
도7은 본 발명의 바람직한 제3 실시예에 따른 반도체 메모리 장치, 특히 온다이 터미네이션 회로를 나타내는 회로도이다.
도7을 참조하여 살펴보면, 제3 실시예에 따른 반도체 메모리 장치는 데이터 입출력패드(DQ)와, 데이터 입출력패드로부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼(70)와, 메모리 장치가 접속된 보드에서 전달되는 온다이 터미네이션 전압을 인가받기 위한 온다이 터미네이션 패드(DQ_ODT)와, 온다이 터미네이션 패드(DQ_ODT)와 데이터 입출력패드의 사이에 구비된 온다이 터미네이션 저항 (RTT5)와, 데이터 입력버퍼(60)로 데이터가 입력되는 동안, 온다이 터미네이션 저항(RTT5)과 온다이 터미네이션 패드(DQ_ODT)를 연결시키기 위한 스위치(SW5)와, 온다이 터미네이션 전압(VTT)을 생성하여 스위치(SW5)를 통해 온다이 터미네이션 저항으로 출력하기 위한 온다이 터미네이션 전압발생부(100)를 구비한다.
또한, 여기서도 온다이 터미네이션 저항(RTT5)은 저항값이 제어가능한 가변저항인 것을 특징으로 한다.
또한 제3 실시예에 따른 반도체 메모리 장치는 데이터 입출력패드를 통해 데이터를 외부로 전달하기 위한 데이터 출력버퍼(70)를 더 구비한다.
제 3 실시예에 따른 반도체 장치는 외부로부터 온다이 터미네이션 전압을 인가받아 데이터 입력단(Y)으로 전달할 수도 있고, 온다이 터미네이션 발생부(100)에서 생성되어 출력되는 온다이 터미네이션 전압을 입력단(Y)으로 전달할 수도 있는 것이다.
데이터 입력단(Y)에 저항을 직렬로 연결하여, 데이터가 전달될 때에 외부에서 온다이 터미네이션 패드를 통해 전달되거나 온다이 터미네이션 발생부(100)에서 출력되는 온다이 터미네이션 전압을 스위치를 이용하여 데이터 입력단(Y)으로 공급한다. 따라서 데이터가 입력되는 구간에서 터미네이션으로 인해 소모되는 전류가 크게 줄어들게 되는 것이다.
도8은 본 발명의 바람직한 제4 실시예에 따른 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도이다.
도8을 참조하여 살펴보면, 데이터 신호를 입력받아 전달하기 위한 제1 데이터 입출력패드(DQ)와, 데이터 신호의 반전된 신호를 입력받아 전달하기 위한 제2 데이터 입출력패드(/DQ)와, 온다이 터미네이션 전압을 출력하기 위한 온다이 터미네이션 전압발생부(100)와, 일측단이 제1 데이터 입출력패드(DQ)에 접속된 제1 온다이 터미네이션 저항(RTT6)와, 일측단이 제2 데이터 입출력패드(/DQ)에 접속된 제2 온다이 터미네이션 저항(RTT7)와, 제1 데이터 입출력패드(DQ)로 데이터가 입력되는 동안, 온다이 터미네이션 전압(VTT)을 제1 온다이 터미네이션 저항(RTT6)으로 전달하기 위한 제1 스위치(SW6)와, 제2 데이터 입출력버퍼로 데이터가 입력되는 동안, 온다이 터미네이션 전압(VTT)을 제2 온다이 터미네이션 저항(RTT7)으로 전달하기 위한 제2 스위치(SW7)과, 제1 데이터 입출력패드(DQ)와 상기 제2 데이터 입출력패드(/DQ)에서 전달되는 데이터 신호 및 그 반전된 신호를 비교하여 메모리 코어로 전달하기 위한 데이터 입력 비교부(60a)를 구비한다.
여기서 제1 및 제2 온다이 터미네이션 저항(RTT6,RTT7)은 저항값이 제어가능한 가변저항인 것을 특징으로 한다.
또한 제4 실시예에 따른 반도체 메모리 장치는 제1 데이터 입출력패드(DQ)를 통해 데이터 신호를 외부로 전달하기 위한 제1 데이터 출력버퍼(70a)와, 제2 데이터 입출력패드(/DQ)를 통해 데이터 신호의 반전된 신호를 외부로 전달하기 위한 제2 데이터 출력버퍼(70b)를 더 구비한다.
반도체 장치가 고속으로 동작하면서, 이전과 같이 하나의 데이터신호를 입력 받는 것이 아니라, 데이터 신호와 그 반전된 신호를 동시에 입력받거나 출력받는 경우가 있다.
이를 경우 데이터를 전달하는데 사용되는 패드와 버퍼등이 2배로 사용되지만, 전달되는 데이터 신호 및 그 반전된 데이터 신호의 차이를 감지하여 처리하면 되기 때문에 고속으로 데이터를 입출력시킬 수 있는 장점이 있다.
제4 실시예에 의한 반도체 메모리 장치는 이렇게 데이터 신호와 그 반전신호를 이용하여 데이터가 입출력되는 경우에 본 발명의 터미네이션 회로를 구현한 것으로, 각각의 패드(DQ,/DQ)에 직렬로 온다이 터미네이션 저항을 접속시키고, 온다이 터미네이션 발생부(100)에서 생성하여 출력하는 온다이 터미네이션 전압(VTT)을 스위치(SW6,SW7)를 통해 각각의 입력단(Y,Y')에 공급하게 된다.
따라서 데이터가 입력되는 구간에서는 터미네이션 처리 때문에 흐르게 되는 직류전류는 이전의 실시예에서와 같이 없게 되어, 데이터 입력시 소모되는 파워를 크게 줄일 수 있다.
도9와 도10은 본 발명의 온다이 터미네이션 회로를 메모리 모듈에 사용한 예를 나타내는 블럭구성도이다.
통상 메모리 모듈에는 병렬로 다수의 메모리 장치(300,400)가 메모리 컨틀로러에 접속되는데, 하나의 메모리 장치(300)는 스탠바이(Standby) 상태이고, 다른 메모리 장치(400)는 액티브상태(Active)인 경우 스탠바이 상태인 메모리 장치(300)에 연결된 온다이 터미네이션 회로를 활성화시키고(저항(RTT7)을 통해 온다이 터미네이션 전압(VTT)을 버스(DQ bus)에 공급), 액티브상태인 메모리 장치(400)에 연결 된 온다이 터미네이션 회로는 비활성화시킨다.
이렇게 하는 이유는 액티브 상태인 반도체 메모리 장치는 데이터가 입력되고 있기 때문에 입력단(Y)에 노이즈가 생기고, 그로 인해 온다이 터미네이션 전압이 노이즈를 더 크게 증폭시킬 수 있게 되는데, 이를 방지하기 위한 것이다.
스탠바이 상태인 메모리 장치(300)는 데이터의 입력이 이루어지지 않기 때문에 상대적으로 데이터 입력단(Y)에 노이즈가 생기지 않고, 액티브상태인 메모리 장치(400)는 데이터의 입력이 이루어지고 있기 때문에 데이터 입력단(Y)에 노이즈가 생길 수 있는 것이다.
이 때에 메모리 장치(300,400)은 모두 병렬로 메모리 컨트롤러에 데이터 입력단(Y)이 연결되어 있기 때문에, 데이터 입력단(Y)의 터미네이션 처리를 이웃한 메모리 장치의 터미네이션 회로를 이용하게 되면, 입력단(Y)도 터미네이션 처리를 하게 되면서 노이즈도 최대한으로 줄일 수 있게 되는 것이다.
도20은 액티브한 반도체 메모리 장치의 터미네이션 회로를 그대로 사용하는 경우를 나타낸 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 온다이 터미네이션 회로를 구현하는 반도체 장치에서 데이터가 입력되는 동안, 소모되는 전류를 최대한으로 줄인 상태에서 터미네이션 전압을 데이터 입력단(Y)에 공급하여 줄수 있다.
따라서, 본 발명을 적용한 반도체 메모리 장치는 데이터가 입력되는 동안 터미네이션 처리로 인해 소모되는 파워가 크게 줄었기 때문에, 반도체 메모리 장치의 소비전력을 크게 줄일 수 있다.

Claims (12)

  1. 데이터 입출력패드;
    상기 데이터 입출력패드로 부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼;
    메모리 장치가 접속된 보드에서 전달되는 온다이 터미네이션 전압을 인가받기 위한 온다이 터미네이션 패드;
    상기 온다이 터미네이션 패드와 상기 데이터 입출력패드의 사이에 구비된 온다이 터미네이션 저항; 및
    상기 데이터 입력버퍼로 데이터가 입력되는 동안, 상기 온다이 터미네이션 저항과 상기 온다이 터미네이션 패드를 연결시키기 위한 스위치
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 온다이 터미네이션 저항은 저항값이 제어가능한 가변저항인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 데이터 입출력패드를 통해 데이터를 외부로 전달하기 위한 데이터 출력버퍼를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 데이터 입출력패드;
    상기 데이터 입출력패드로 부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼;
    온다이 터미네이션 전압을 출력하기 위한 온다이 터미네이션 전압발생부;
    일측단이 상기 데이터 입출력패드에 접속된 온다이 터미네이션 저항; 및
    상기 데이터 입력버퍼로 데이터가 입력되는 동안, 상기 온다이 터미네이션 전압발생부에서 출력되는 온다이 터미네이션 전압을 상기 온다이 터미네이션 저항으로 전달하기 위한 스위치
    를 구비하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 온다이 터미네이션 저항은 저항값이 제어가능한 가변저항인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 4 항에 있어서,
    상기 데이터 입출력패드를 통해 데이터를 외부로 전달하기 위한 데이터 출력버퍼를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 데이터 입출력패드;
    상기 데이터 입출력패드로 부터 전달되는 데이터를 버퍼링하여 전달하는 데이터 입력버퍼;
    메모리 장치가 접속된 보드에서 전달되는 온다이 터미네이션 전압을 인가받기 위한 온다이 터미네이션 패드;
    상기 온다이 터미네이션 패드와 상기 데이터 입출력패드의 사이에 구비된 온다이 터미네이션 저항;
    상기 데이터 입력버퍼로 데이터가 입력되는 동안, 상기 온다이 터미네이션 저항과 상기 온다이 터미네이션 패드를 연결시키기 위한 스위치; 및
    온다이 터미네이션 전압을 생성하여 상기 스위치를 통해 상기 온다이 터미네이션 저항으로 출력하기 위한 온다이 터미네이션 전압발생부
    를 구비하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 온다이 터미네이션 저항은 저항값이 제어가능한 가변저항인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 데이터 입출력패드를 통해 데이터를 외부로 전달하기 위한 데이터 출력버퍼를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 데이터 신호를 입력받아 전달하기 위한 제1 데이터 입출력패드;
    상기 데이터 신호의 반전된 신호를 입력받아 전달하기 위한 제2 데이터 입출력패드;
    온다이 터미네이션 전압을 출력하기 위한 온다이 터미네이션 전압발생부;
    일측단이 상기 제1 데이터 입출력패드에 접속된 제1 온다이 터미네이션 저항;
    일측단이 상기 제2 데이터 입출력패드에 접속된 제2 온다이 터미네이션 저항;
    상기 제1 데이터 입력버퍼로 데이터가 입력되는 동안, 온다이 터미네이션 전압을 상기 제1 온다이 터미네이션 저항으로 전달하기 위한 제1 스위치;
    상기 제2 데이터 입력버퍼로 데이터가 입력되는 동안, 온다이 터미네이션 전 압을 상기 제2 온다이 터미네이션 저항으로 전달하기 위한 제2 스위치; 및
    상기 제1 데이터 입출력패드와 상기 제2 데이터 입출력패드에서 전달되는 데이터 신호 및 그 반전된 신호를 비교하여 메모리 코어로 전달하기 위한 데이터 입력 비교부
    를 구비하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제1 및 제2 온다이 터미네이션 저항은 저항값이 제어가능한 가변저항인 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 10 항에 있어서,
    상기 제1 데이터 입출력패드를 통해 데이터 신호를 외부로 전달하기 위한 제1 데이터 출력버퍼와, 상기 제2 데이터 입출력패드를 통해 상기 데이터 신호의 반전된 신호를 외부로 전달하기 위한 제2 데이터 출력버퍼를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020040087725A 2004-10-30 2004-10-30 온다이 터미네이션 회로를 구비한 반도체 메모리 장치 KR100670702B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040087725A KR100670702B1 (ko) 2004-10-30 2004-10-30 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
TW093141293A TWI303436B (en) 2004-10-30 2004-12-30 Semiconductor memory device with on die termination circuit
US11/030,558 US7161378B2 (en) 2004-10-30 2005-01-05 Semiconductor memory device with on die termination circuit
JP2005072388A JP4403462B2 (ja) 2004-10-30 2005-03-15 オンダイターミネーション回路を備えた半導体メモリ装置
CNB2005100706966A CN100508067C (zh) 2004-10-30 2005-05-18 具有片上终结电路的半导体存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087725A KR100670702B1 (ko) 2004-10-30 2004-10-30 온다이 터미네이션 회로를 구비한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060038629A true KR20060038629A (ko) 2006-05-04
KR100670702B1 KR100670702B1 (ko) 2007-01-17

Family

ID=36261081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087725A KR100670702B1 (ko) 2004-10-30 2004-10-30 온다이 터미네이션 회로를 구비한 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US7161378B2 (ko)
JP (1) JP4403462B2 (ko)
KR (1) KR100670702B1 (ko)
CN (1) CN100508067C (ko)
TW (1) TWI303436B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110089266A (ko) * 2008-10-30 2011-08-05 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 차동 ｏｄｔ
US8159853B2 (en) 2009-02-10 2012-04-17 Samsung Electronis Co., Ltd. Memory module cutting off DM pad leakage current
KR20160018207A (ko) 2014-08-08 2016-02-17 주식회사 창공 세라믹도장의 전처리개선방법
KR20180011294A (ko) * 2016-02-22 2018-01-31 미디어텍 인크. 메모리 시스템과 관련 메모리 모듈의 터미네이션 토폴로지 및 제어 방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US7345512B2 (en) * 2004-05-04 2008-03-18 Silicon Storage Technology, Inc. Sense amplifier for low voltage high speed sensing
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
KR100681879B1 (ko) 2006-01-16 2007-02-15 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치
KR100744130B1 (ko) * 2006-02-20 2007-08-01 삼성전자주식회사 터미네이션 회로 및 이를 구비하는 반도체 메모리 장치
KR100681881B1 (ko) 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법
KR100718049B1 (ko) 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 그 제어방법
KR100780646B1 (ko) 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
TWI314326B (en) * 2006-11-23 2009-09-01 Realtek Semiconductor Corp Output driving circuit
US8599631B2 (en) 2006-12-21 2013-12-03 Rambus Inc. On-die termination of address and command signals
KR100857854B1 (ko) 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR100909251B1 (ko) 2007-01-31 2009-07-23 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR100821585B1 (ko) 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로
KR100857438B1 (ko) 2007-03-13 2008-09-10 주식회사 하이닉스반도체 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의 기준전압 생성 회로
KR100897253B1 (ko) 2007-04-11 2009-05-14 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 제어 방법
KR100897255B1 (ko) 2007-04-12 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로 및 방법
KR100875673B1 (ko) 2007-05-14 2008-12-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR100902104B1 (ko) 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
KR100845807B1 (ko) 2007-06-13 2008-07-14 주식회사 하이닉스반도체 온 다이 터미네이션 제어신호 생성회로
KR100879782B1 (ko) 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100879783B1 (ko) 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100886644B1 (ko) 2007-08-29 2009-03-04 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100845811B1 (ko) 2007-09-05 2008-07-14 주식회사 하이닉스반도체 디지털/아날로그 변환회로 및 이를 이용한 온 다이터미네이션 조정 장치
US7876123B2 (en) * 2007-10-09 2011-01-25 Lsi Corporation High speed multiple memory interface I/O cell
JP5145879B2 (ja) * 2007-11-07 2013-02-20 セイコーエプソン株式会社 Ｏｄｔ制御機能を備えたｄｄｒメモリシステム
TW200921595A (en) * 2007-11-14 2009-05-16 Darfon Electronics Corp Multi-lamp backlight apparatus
JP2009252322A (ja) * 2008-04-09 2009-10-29 Nec Electronics Corp 半導体メモリ装置
JP5430880B2 (ja) * 2008-06-04 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル メモリモジュール及びその使用方法、並びにメモリシステム
DE102008045707A1 (de) * 2008-09-04 2010-03-11 Micronas Gmbh Leiterplatine mit Terminierung einer T-förmigen Signalleitung
US7915912B2 (en) * 2008-09-24 2011-03-29 Rambus Inc. Signal lines with internal and external termination
EP2396885B1 (en) 2009-02-12 2013-11-06 MOSAID Technologies Incorporated Termination circuit for on-die termination
KR101053530B1 (ko) 2009-07-31 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 측정 범위 보정 회로
KR101027689B1 (ko) 2009-09-30 2011-04-12 주식회사 하이닉스반도체 데이터 드라이빙 임피던스 자동 조정 회로 및 이를 이용한 반도체 집적회로
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
CN102915756B (zh) * 2012-10-09 2015-05-20 无锡江南计算技术研究所 Ddr3信号端接结构
US9088445B2 (en) 2013-03-07 2015-07-21 Qualcomm Incorporated Method and apparatus for selectively terminating signals on a bidirectional bus based on bus speed
US9218859B2 (en) 2013-03-20 2015-12-22 Kabushiki Kaisha Toshiba Semiconductor memory device
US10083728B2 (en) 2013-09-06 2018-09-25 Mediatek Inc. Memory controller, memory module and memory system
US9571098B2 (en) * 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
CN105575419B (zh) * 2015-12-17 2018-04-27 上海斐讯数据通信技术有限公司 同步动态随机存储器
US9917589B2 (en) 2016-02-02 2018-03-13 Samsung Electronics Co., Ltd. Transmitter circuit and receiver circuit for operating under low voltage
US10468073B2 (en) * 2017-12-29 2019-11-05 Sandisk Technologies Llc Transmission line optimization for multi-die systems
US11456022B2 (en) 2020-06-30 2022-09-27 Western Digital Technologies, Inc. Distributed grouped terminations for multiple memory integrated circuit systems
US11302645B2 (en) 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
US11750190B2 (en) 2020-12-14 2023-09-05 Intel Corporation Encoded on-die termination for efficient multipackage termination
CN117198370A (zh) * 2022-05-30 2023-12-08 长鑫存储技术有限公司 一种终结阻抗参数的产生方法和测试系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026456A (en) 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
JPH1020974A (ja) 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
US6560290B2 (en) * 1998-01-20 2003-05-06 Silicon Image, Inc. CMOS driver and on-chip termination for gigabaud speed data communication
US6414512B1 (en) * 2000-04-04 2002-07-02 Pixelworks, Inc. On-chip termination circuit
US6411122B1 (en) * 2000-10-27 2002-06-25 Intel Corporation Apparatus and method for dynamic on-die termination in an open-drain bus architecture system
US6424170B1 (en) * 2001-05-18 2002-07-23 Intel Corporation Apparatus and method for linear on-die termination in an open drain bus architecture system
KR100389928B1 (ko) * 2001-07-20 2003-07-04 삼성전자주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
US6724082B2 (en) * 2001-07-23 2004-04-20 Intel Corporation Systems having modules with selectable on die terminations
US6754129B2 (en) * 2002-01-24 2004-06-22 Micron Technology, Inc. Memory module with integrated bus termination
KR100468728B1 (ko) * 2002-04-19 2005-01-29 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
US6807650B2 (en) * 2002-06-03 2004-10-19 International Business Machines Corporation DDR-II driver impedance adjustment control algorithm and interface circuits
KR100502408B1 (ko) * 2002-06-21 2005-07-19 삼성전자주식회사 액티브 터미네이션을 내장한 메모리 장치의 파워-업시퀀스를 제어하는 메모리 시스템과 그 파워-업 및 초기화방법
DE10246741B4 (de) * 2002-10-07 2007-04-19 Infineon Technologies Ag Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen
US6885959B2 (en) * 2002-10-29 2005-04-26 Intel Corporation Circuit and method for calibrating DRAM pullup Ron to pulldown Ron
KR100464437B1 (ko) * 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100532426B1 (ko) * 2003-03-25 2005-11-30 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
KR100532431B1 (ko) * 2003-04-29 2005-11-30 삼성전자주식회사 부정합되는 온-다이 터미네이션 회로 및 터미네이션 방법
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US7173450B2 (en) * 2004-06-01 2007-02-06 Hewlett-Packard Development Company, L.P. Bus controller

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110089266A (ko) * 2008-10-30 2011-08-05 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 차동 ｏｄｔ
US8159853B2 (en) 2009-02-10 2012-04-17 Samsung Electronis Co., Ltd. Memory module cutting off DM pad leakage current
US8462534B2 (en) 2009-02-10 2013-06-11 Samsung Electronics Co., Ltd. Memory module cutting off DM pad leakage current
KR20160018207A (ko) 2014-08-08 2016-02-17 주식회사 창공 세라믹도장의 전처리개선방법
KR20180011294A (ko) * 2016-02-22 2018-01-31 미디어텍 인크. 메모리 시스템과 관련 메모리 모듈의 터미네이션 토폴로지 및 제어 방법

Also Published As

Publication number Publication date
US20060091900A1 (en) 2006-05-04
JP2006129423A (ja) 2006-05-18
CN100508067C (zh) 2009-07-01
JP4403462B2 (ja) 2010-01-27
TW200614255A (en) 2006-05-01
TWI303436B (en) 2008-11-21
CN1770323A (zh) 2006-05-10
KR100670702B1 (ko) 2007-01-17
US7161378B2 (en) 2007-01-09

Similar Documents

Publication Publication Date Title
KR100670702B1 (ko) 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
KR100479444B1 (ko) 메모리장치
JP5313261B2 (ja) 低電圧アプリケーションのためのマルチモード出力構成を有する自己バイアス装置差動信号回路のための装置および方法
KR100555571B1 (ko) 반도체 장치의 송신기
US6836143B2 (en) Seminconductor integrated circuit with termination circuit
JP4206731B2 (ja) 送受信装置及びそれを備えた高速動作インタフェースシステム
US20030197525A1 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
JP2006174488A (ja) 低電圧差動信号ドライバ
EP2118760B1 (en) A bi-directional interface circuit having a switchable current-source bias
KR100605601B1 (ko) 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US7974304B2 (en) Out of band signaling enhancement for high speed serial driver
US7508236B2 (en) Line driver device
KR101030957B1 (ko) 차동전류 구동 방식의 인터페이스 시스템
US8027405B2 (en) Data communication using constant total current
US20060119380A1 (en) Integrated circuit input/output signal termination with reduced power dissipation
JPH11203265A (ja) マイクロコンピュータ
US6366126B1 (en) Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit
KR100640783B1 (ko) 노이즈를 줄일 수 있는 데이터 출력 드라이버
US20040114412A1 (en) Method and system for intelligent bi-direction signal net with dynamically configurable input/output cell
TWI397919B (zh) 控制信號線傳輸資料之電路及其控制方法
KR100798796B1 (ko) 글로벌 라인의 수를 감소시킨 메모리 장치
JP3315375B2 (ja) 信号伝送システム
US6590433B2 (en) Reduced power consumption bi-directional buffer
US6504486B1 (en) Dual voltage sense cell for input/output dynamic termination logic
KR101100757B1 (ko) 누설 전류를 줄일 수 있는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee