JP2006174488A

JP2006174488A - 低電圧差動信号ドライバ

Info

Publication number: JP2006174488A
Application number: JP2005365346A
Authority: JP
Inventors: Jin-Hyun Kim; 金晋賢
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-12-17
Filing date: 2005-12-19
Publication date: 2006-06-29
Also published as: TWI301358B; DE102005060042A1; TW200637144A; DE102005060042B4; US7595661B2; KR20060069009A; US20060132179A1; KR100652391B1

Abstract

【課題】低電圧差動信号ドライバを提供すること。
【解決手段】電圧差動信号ドライバは、第１電流源、第２電流源、第１ブランチ及び第２ブランチを備える低。第１ブランチは、第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、隣接した抵抗の間の第１ノードで差動信号を送受信する。第２ブランチは、第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、隣接した抵抗の間の第２ノードで差動信号を送受信する。これにより、データの送信時に終端抵抗を利用して信号反射を最小化し、データの受信時には、制御スイッチを利用して受信用の終端抵抗のみを動作させる。また、半二重構造を有するので、送受信兼用のピンを利用して全体のピン数を半分に減らし、消費電力を低下させ、かつ高速動作が可能である。
【選択図】図７

Description

本発明は、低電圧差動信号ドライバに係り、特に送受信を行うピンを利用して全体のピン数を減らし、消費電力を低下させ、かつ高速動作を行うことができる低電圧差動信号ドライバに関する。

一つのデバイス内で、あるいは二つ以上のデバイスの間でデータを伝送するための様々な類型の信号伝送方式が開発されている。

図１は、信号伝送方式のうちの一つであるＣＭＬ（ＣｕｒｒｅｎｔＭｏｄｅＬｏｇｉｃ）システムを示す図面である。

図１は、一つのチップＣＰ１の送信部ＴＸと他のチップＣＰ２の受信部ＲＸとの間で、伝送ラインＴＬ，ＴＬＢを通じて信号を伝送することを示す。送信部ＴＸの出力パッドＤＱ１，ＤＱＢ１及び受信部ＲＸの出力パッドＤＱ２，ＤＱＢ２にいずれも５０Ωの終端抵抗Ｒが接続されているので、信号反射がない。

また、図１のＣＭＬシステム１００は、チップＣＰ１の送信部ＴＸの出力パッドＤＱ１，ＤＱＢ１にチップＣＰ１の受信部（図示せず）を接続し、チップＣＰ２の出力パッドＤＱ２，ＤＱＢ２にチップＣＰ２の送信部（図示せず）を接続することによって、同じ出力パッドを利用して信号の送受信を行うことができる。それを半二重伝送（ｈａｌｆ−ｄｕｐｌｅｘ）という。

このように、図１のＣＭＬシステム１００は、半二重構造を利用して送受信ピンの数を半分に減らし、信号反射がなく、かつ高速動作が可能であるため、ＲＡＭＢＵＳＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などに利用される。

しかし、図１のＣＭＬシステム１００は、伝送ラインＴＬを通じて伝送される信号と伝送ラインＴＬＢを通じて伝送される信号との電圧差を約４００ｍＶに維持しようとすると、出力パッドＤＱ１，ＤＱＢ１に５０Ωの抵抗が並列に接続されるので、約１６ｍＡの電流Ｉｏが送信部ＴＸに必要となる。すなわち、ＣＭＬシステムの送信部ＴＸまたは受信部ＲＸは、消費する電流量が比較的多いという問題がある。

図２は、従来の低電圧差動信号ドライバの構造を説明する図面である。

信号伝送方式のうち他の一つは、二つの伝送ラインの間の電圧レベルの差を伝送信号として伝送する低電圧差動信号伝送である。低電圧差動信号ドライバは、送信部から受信部に信号を駆動させることを含む多くのアプリケーションで一般的に使われる。一般的な低電圧差動信号ドライバは、低電力であり、かつ高速伝送が可能であり、少ない電磁干渉（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）を有する。

図２に示すように、従来の低電圧差動信号ドライバ２００の送信部ＴＸは、電源電圧ＶＤＤに接続される第１電流源ＩＳ１、接地電圧ＶＳＳに接続される第２電流源ＩＳ２、第１電流源ＩＳ１に並列に接続されるＰＭＯＳトランジスタＴＲ１，ＴＲ２、及び第２電流源ＩＳ２に並列に接続されるＮＭＯＳトランジスタＴＲ３，ＴＲ４を備える。

トランジスタＴＲ１，ＴＲ３に同じ入力信号が印加され、トランジスタＴＲ２，ＴＲ４に同じ入力信号が印加される。

４個のトランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４のうち二つのトランジスタが同時にターンオンして終端抵抗Ｒに電圧が発生するように、第１電流源ＩＳ１または第２電流源ＩＳ２を制御する。伝送ラインＴＬから終端抵抗Ｒを経由して伝送ラインＴＬＢに電流を流そうとすると、トランジスタＴＲ１及びトランジスタＴＲ４をターンオンさせ、トランジスタＴＲ２及びトランジスタＴＲ３をターンオフさせる。

従来の低電圧差動信号ドライバ２００は、伝送ラインＴＬを通じて伝送される信号と伝送ラインＴＬＢを通じて伝送される信号との電圧差を約４００ｍＶに維持しようとすると、終端抵抗が１００Ωであるので、約４ｍＡの電流Ｉｏが送信部ＴＸに必要となる。したがって、図１のＣＭＬシステム１００に比べて消費電流も少ないという長所がある。

しかし、図２の低電圧差動信号ドライバ２００は、図１のＣＭＬシステム１００と異なり、終端抵抗Ｒが受信部ＲＸにのみ装着されるので、送信部ＴＸでの信号反射が大きく、ノイズも大きいという問題がある。

また、終端抵抗Ｒが受信部ＲＸにのみ装着されて送信部ＴＸと受信部ＲＸとが互いに対称的な構造を有さないので、図１のＣＭＬシステム１００と異なり、半二重構造を使用できない。したがって、信号の送受信のためのピンの数が増加する。

図３Ａは、図２の低電圧差動信号ドライバを改良した低電圧差動信号ドライバの構造を説明する図面である。

図３Ｂは、図３Ａの低電圧差動信号ドライバの内部構造を説明する図面である。

図３Ａの低電圧差動信号ドライバ３００は、図２の低電圧差動ドライバ２００の送信部ＴＸに終端抵抗Ｒ１を追加したものである。終端抵抗Ｒ１を追加することによって、図３Ａの低電圧差動信号ドライバ３００は、送信部ＴＸと受信部ＲＸとが対称的な構造を有し、したがって、信号反射を減らすことができる。

図３Ｂは、図３Ａの低電圧差動信号ドライバ３００をさらに詳細に説明する。送信部ＴＸが動作するときはスイッチＳＷが接続され、受信部ＲＸが動作するときはスイッチＳＷが遮断される。

直列接続された５０Ωの終端抵抗Ｒ１，Ｒ２により、チップＣＰ１の送信部ＴＸ及び受信部ＲＸの構造とチップＣＰ２の送信部ＴＸ及び受信部ＲＸの構造とが互いに対称的であるので、信号反射を減らし、半二重構造を使用できる。

しかし、低電圧差動信号ドライバ３００は、伝送ラインＴＬを通じて伝送される信号と伝送ラインＴＬＢを通じて伝送される信号との電圧差を約４００ｍＶに維持しようとすると、１００Ωの抵抗が並列に接続されて、全抵抗値は５０Ωであるので、約８ｍＡの電流Ｉｏが送信部ＴＸに必要となる。したがって、低電圧差動信号ドライバ３００は、図２の低電圧差動信号ドライバ２００に比べて消費電流が大きいという問題がある。

本発明が解決しようとする課題は、信号の送信時に、送信部の終端抵抗を利用して信号反射を最小化し、送受信兼用のピンを利用して全体のピン数を半分に減らし、電流消費を減らすと共に高速で動作できる低電圧差動信号ドライバを提供するところにある。

前記課題を解決するための本発明の好適な実施形態による低電圧差動信号ドライバは、データを受信し、伝送ラインを通じて差動信号を送受信する低電圧差動信号ドライバに関する。

低電圧差動信号ドライバは、第１電流源、第２電流源、第１ブランチ及び第２ブランチを備える。第１ブランチは、前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、前記隣接した抵抗の間の第１ノードで差動信号を送受信する。第２ブランチは、前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、前記隣接した抵抗の間の第２ノードで差動信号を送受信する。

前記第１ブランチは、第１及び第２トランジスタ、第１及び第２抵抗を備える。第１トランジスタは、前記第１電流源に第１被制御電極が接続され、制御電極にデータが入力される。第１抵抗は、前記第１トランジスタの第２被制御電極に一端が接続され、前記第１ノードに他端が接続される。

第２トランジスタは、前記第２電流源に第１被制御電極が接続され、制御電極にデータが入力される。第２抵抗は、前記第１ノードに一端が接続され、前記第２トランジスタの第２被制御電極に他端が接続される。

前記第２ブランチは、第３及び第４トランジスタ、第３及び第４抵抗を備える。第３トランジスタは、前記第１電流源に第１被制御電極が接続され、制御電極に前記データの論理レベルと反対の論理レベルを有する反転データが入力される。第３抵抗は、前記第３トランジスタの第２被制御電極に一端が接続され、前記第２ノードに他端が接続される。

第４トランジスタは、前記第２電流源に第１被制御電極が接続され、制御電極にデータが入力される。第４抵抗は、前記第２ノードに一端が接続され、前記第４トランジスタの第２被制御電極に他端が接続される。

前記データが第２レベルである場合には、前記第１及び第４トランジスタはターンオンされ、前記第２及び第３トランジスタはターンオフされ、前記データが第１レベルである場合には、前記第２及び第３トランジスタはターンオンされ、前記第１及び第４トランジスタはターンオフされる。

前記第１及び第２ノードは、負荷抵抗を有する第１及び第２伝送ラインと接続され、前記データが第２レベルである場合には、前記第１電流源から前記第１ノードまで形成される電流経路の全抵抗と、前記第２ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記負荷抵抗の大きさと同一である。

前記データが第１レベルである場合には、前記第１電流源から前記第２ノードまで形成される電流経路の全抵抗と、前記第１ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記負荷抵抗の大きさと同一である。

前記負荷抵抗の大きさを２Ｚとすると、前記第１ないし第４抵抗の大きさは、それぞれ０．９Ｚでありうる。

前記第１トランジスタ及び前記第１抵抗の接続ノードである第３ノードと、前記第３トランジスタ及び前記第３抵抗の接続ノードである第４ノードとの間に制御スイッチをさらに備える。前記第１及び第２ノードを通じて差動信号が入力されると、前記第１ないし第４トランジスタはいずれもターンオフされ、前記制御スイッチはターンオンされる。

前記課題を解決するための本発明の好適な他の実施形態による低電圧差動信号ドライバは、駆動部、送信部及び受信部を備える。

駆動部は、制御信号、クロック信号及びデータに応答して、第１共通モード電圧レベルを有するプルダウン信号及び第２共通モード電圧レベルを有するプルアップ信号を出力する。

送信部は、前記駆動部から出力される前記プルアップ信号及びプルダウン信号に応答して、伝送ラインを通じて差動出力信号を出力する。受信部は、前記伝送ラインを通じて差動入力信号を受信する。

前記送信部は、第１及び第２電流源、第１及び第２ブランチを備える。第１ブランチは、前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、前記隣接した抵抗の間の第１ノードで差動信号を送受信する。第２ブランチは、前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、前記隣接した抵抗の間の第２ノードで差動信号を送受信する。

前記第１共通モード電圧レベルは、前記第２共通モード電圧レベルより高い。

前記駆動部は、第１制御部及び第２制御部を備える。

第１制御部は、前記制御信号及び前記クロック信号に応答して、前記データの論理レベルによって前記プルダウン信号と反転プルダウン信号の論理レベルを制御する。第２制御部は、前記制御信号を反転させた反転制御信号及び前記クロック信号を反転させた反転クロック信号に応答して、前記データの論理レベルによって前記プルアップ信号と反転プルアップ信号の論理レベルを制御する。

前記課題を解決するための本発明の好適な実施形態によるデータ通信システムは、伝送ラインにより接続され、前記伝送ラインを通じてデータを互いに送信または受信する第１及び第２差動信号ドライバを備える。

第１差動信号ドライバは、前記データ伝送時に、前記第２差動信号ドライバの負荷抵抗と同じ終端抵抗を利用して信号反射を減少させ、前記データのレベルを制御してデータ伝送速度を速める駆動部を備える。第２差動信号ドライバは、前記第１差動信号ドライバと同じ回路構成を有する。

前記課題を解決するための本発明の好適な他の実施形態による低電圧差動信号ドライバのデータ送受信方法は、所定の第１及び第２ブランチ及び差動信号の受信動作を制御するための制御スイッチを備え、データに応答して、伝送ラインを通じて前記差動信号を送受信する低電圧差動信号ドライバのデータ送受信方法に関する。

データ送受信方法は、差動信号の送信動作であるか、または受信動作であるかを判断するステップ、差動信号の送信動作である場合には、前記制御スイッチをターンオフさせるステップ、入力される前記データの電圧レベルによって、前記第１ブランチ及び前記第２ブランチが備えるトランジスタを選択的にターンオンさせるステップ、及び前記ターンオンされたトランジスタにより形成された電流経路を利用して前記伝送ラインに前記差動信号を出力するステップを含む。

本発明による低電圧差動信号ドライバは、データの送信時に終端抵抗を利用して信号反射を最小化し、データの受信時には、制御スイッチを利用して受信用の終端抵抗のみを動作させる。また、半二重構造を有するので、送受信兼用のピンを利用して全体のピン数を半分に減らし、消費電力を低下させ、かつ高速動作が可能である。

本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。

以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同様の構成要素を示す。

図４は、本発明の好適な実施形態による低電圧差動信号ドライバを示す回路図である。

本発明の好適な実施形態による低電圧差動信号ドライバ４００は、チップＣＰ１、ＣＰ２の間の通信において、データの送信時に、チップＣＰ１の送信部ＴＸ１の終端抵抗をチップＣＰ２の送信部ＴＸ２の終端抵抗と同一にすることによって信号反射を最小化し、データ受信時には、制御スイッチＲＳＷを利用して受信用の終端抵抗のみを残す。

そして、送受信兼用のピンを利用して全体のピン数を半分に減らし、電力を低下させ、かつ高速で送受信できる。

本発明の好適な実施形態による低電圧差動信号ドライバ４００は、データを受信し、伝送ラインを通じて差動信号を送受信する低電圧差動信号ドライバに関する。

低電圧差動信号ドライバ４００は、チップＣＰ１に装着され、低電圧差動信号ドライバ４１０は、チップＣＰ２に装着され、互いに同一な構成を有する。したがって、チップＣＰ１の低電圧差動信号ドライバ４００を利用して説明する。

低電圧差動信号ドライバ４００は、電源電圧ＶＤＤ及び接地電圧ＶＳＳにそれぞれ接続される第１電流源ＩＳ１、第２電流源ＩＳ２、第１ブランチＢＲ１及び第２ブランチＢＲ２を備える。

第１ブランチＢＲ１は、第１電流源ＩＳ１と第２電流源ＩＳ２との間に直列接続された少なくとも二つのトランジスタＴＲ１，ＴＲ２を備え、第１ノードＮ１で伝送ラインＴＬ，ＴＬＢのうちの一つの伝送ラインに接続される。第２ブランチＢＲ２は、第１電流源ＩＳ１と第２電流源ＩＳ２との間に直列接続された少なくとも二つのトランジスタＴＲ３，ＴＲ４を備え、第２ノードＮ２で伝送ラインＴＬ，ＴＬＢのうち他の一つの伝送ラインに接続される。

第１ブランチＢＲ１は、少なくとも二つのトランジスタＴＲ１，ＴＲ２の間に隣接して直列接続される抵抗Ｒ１，Ｒ２を備え、第２ブランチＢＲ２は、少なくとも二つのトランジスタＴＲ３，ＴＲ４の間に隣接して直列接続される抵抗Ｒ３，Ｒ４を備える。

チップＣＰ１，ＣＰ２にそれぞれ装着された低電圧差動信号ドライバ４００，４１０は、互いに同一な構造を有し、出力パッドＤＱ１，ＤＱＢ１，ＤＱ２，ＤＱＢ２を通じてデータを送受信する。本発明の好適な実施形態による低電圧差動信号ドライバの動作は、図５を参照して説明する。

図５は、図４の低電圧差動信号ドライバの動作を説明するための回路図である。

図５は、チップＣＰ１の低電圧差動信号ドライバ４００でチップＣＰ２にデータを送信する場合及び受信する場合を説明する。すなわち、チップＣＰ１の動作を中心に説明し、チップＣＰ２は、チップＣＰ２の抵抗のみを表示する。

図５に示すように、第１ブランチＢＲ１は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第１抵抗Ｒ１及び第２抵抗Ｒ２を備える。第１トランジスタＴＲ１は、第１電流源ＩＳ１に第１被制御電極（例えば、ソース／ドレイン）が接続され、データＤＡＴＡが制御電極（例えば、ゲート）に入力される。第１抵抗Ｒ１は、第１トランジスタＴＲ１の第２被制御電極に一端が接続され、第１ノードＮ１に他端が接続される。

第２トランジスタＴＲ２は、第２電流源ＩＳ２に第１被制御電極が接続され、第１制御電極にデータＤＡＴＡが入力される。第２抵抗Ｒ２は、第１ノードＮ１に一端が接続され、第２トランジスタＴＲ２の第２被制御電極に他端が接続される。

第２ブランチＢＲ２は、第３トランジスタＴＲ３、第４トランジスタＴＲ４、第３抵抗Ｒ３及び第４抵抗Ｒ４を備える。第３トランジスタＴＲ３は、第１電流源ＩＳ１に第１被制御電極が接続され、制御電極にデータＤＡＴＡの論理レベルが反転された反転データＤＡＴＡＢが入力される。

第３抵抗Ｒ３は、第３トランジスタＴＲ３の第２被制御電極に一端が接続され、第２ノードＮ２に他端が接続される。第４トランジスタＴＲ４は、第２電流源ＩＳ２に第１被制御電極が接続され、制御電極に反転データＤＡＴＡＢが入力される。第４抵抗Ｒ４は、第２ノードＮ２に一端が接続され、第４トランジスタＴＲ４の第２被制御電極に他端が接続される。

第１抵抗Ｒ１〜第４抵抗Ｒ４は、０．９Ｚの抵抗値を有する。ここで、Ｚは、自可変な値である。それぞれの素子も固有の内部抵抗を有する。第１電流源ＩＳ１と第１トランジスタＴＲ１の内部抵抗を合わせると約０．１Ｚであり、第２電流源ＩＳ２と第４トランジスタＴＲ４の内部抵抗を合わせると約０．１Ｚである。

チップＣＰ２の制御スイッチＲＳＷが接続されて全抵抗が２Ｚの抵抗値を有し、データＤＡＴＡが第２レベルで入力されると仮定する。説明の便宜上、第２レベルはローレベルと仮定する。これにより、第１トランジスタＴＲ１及び第４トランジスタＴＲ４はターンオンされ、第２トランジスタＴＲ２及び第３トランジスタＴＲ３はターンオフされる。これにより、第１電流源ＩＳ１、第１ノードＮ１及び出力パッドＤＱ１を通じて電流経路が形成され、出力パッドＤＱ１から差動信号が出力される。

出力パッドＤＱ１から出力された差動信号は、出力パッドＤＱ２、負荷抵抗２Ｚ及び出力パッドＤＱＢ２を経て再び出力パッドＤＱＢ１に印加される。そして、差動信号は、第２ノードＮ２と第４トランジスタＴＲ４との間に形成された電流経路を通じて接地電圧ＶＳＳに流れる。

データＤＡＴＡがローレベルである場合に形成される前記電流経路では、チップＣＰ１の抵抗値を計算すると２Ｚであって、チップＣＰ２の負荷抵抗の抵抗値である２Ｚと同一である。すなわち、図５のような構造を有する本発明の好適な実施形態による低電圧差動信号ドライバ４００は、データＤＡＴＡの送信時に、負荷抵抗と同じ終端抵抗を有する。したがって、データＤＡＴＡの送信時に、負荷抵抗による信号反射を最小化できる。図６を参照してさらに具体的に説明する。

図６は、データがローレベルである場合の図５の低電圧差動信号ドライバでの電流経路を説明する図面である。

図６は、データＤＡＴＡがローレベルである図５の低電圧差動信号ドライバ４００に形成される電流経路を示す。Ｚの値を５０Ωであると仮定すれば、第１電流源ＩＳ１及び第１トランジスタＴＲ１が０．１Ｚの抵抗値、すなわち５Ωの抵抗値を示し、第１抵抗Ｒ１が４５Ωの抵抗値を示す。また、第２抵抗Ｒ２が４５Ωの抵抗値を示し、第４トランジスタＴＲ４及び第２電流源ＩＳ２が５Ωの抵抗値を示す。

したがって、出力パッドＤＱ１，ＤＱＢ１を基準としてチップＣＰ１の抵抗が１００Ωであり、負荷抵抗も１００Ωであるので、出力パッドＤＱ１，ＤＱＢ１を通じて出力される信号が１００Ωの負荷抵抗により反射する現象を抑えることができる。

伝送ラインＴＬを通じて伝送される信号と伝送ラインＴＬＢを通じて伝送される信号との電圧差を約４００ｍＶに維持しようとすると、チップＣＰ１の抵抗が１００Ωであるので、約４ｍＡの電流Ｉｏが送信部ＴＸに必要となる。したがって、図５の低電圧差動信号ドライバ４００は、図３Ａの低電圧差動信号ドライバ３００に比べて消費電流も少ないという長所がある。

また、チップＣＰ１の低電圧差動信号ドライバ４００とチップＣＰ２の低電圧差動信号ドライバ４１０の構造が相等しく対称的であるので、図５の低電圧差動信号ドライバ４００は、半二重構造を有する。したがって、データＤＡＴＡを出力して受信するピンの数を減少できる。

低電圧差動信号ドライバ４００がチップＣＰ２から出力されるデータＤＡＴＡを受信する場合には、制御スイッチＲＳＷが利用される。

低電圧差動信号ドライバ４００は、第１トランジスタＴＲ１及び第１抵抗Ｒ１の接続ノードである第３ノードＮ３と、第３トランジスタＴＲ３及び第３抵抗Ｒ３の接続ノードである第４ノードＮ４との間に制御スイッチＲＳＷをさらに備える。

外部から伝送ラインＴＬ，ＴＬＢを通じて差動信号、すなわちデータＤＡＴＡが入力されると、第１トランジスタＴＲ１ないし第４トランジスタＴＲ４はいずれもターンオフされ、制御スイッチＲＳＷはターンオンされる。制御スイッチＲＳＷは、制御信号ＲＸＥＮに応答して動作する。制御信号ＲＸＥＮは、低電圧差動信号ドライバ４００がチップＣＰ２から出力されるデータＤＡＴＡを受信する場合に活性化されて、制御スイッチＲＳＷをターンオンさせる信号である。

これにより、低電圧差動信号ドライバ４００の第１トランジスタＴＲ１ないし第４トランジスタＴＲ４、第１電流源ＩＳ１及び第２電流源ＩＳ２はいずれも動作せず、低電圧差動信号ドライバ４００は、制御スイッチＲＳＷにより図５のチップＣＰ２の負荷抵抗と共に動作する。制御スイッチＲＳＷは、２Ｚの内部抵抗値を有すると仮定する。

これにより、出力パッドＤＱ１、第１ノードＮ１、第１抵抗Ｒ１、制御スイッチＲＳＷ、第３抵抗Ｒ３、第２ノードＮ２及び出力パッドＤＱＢ１は、Ｚが５０Ωであると仮定すると、１００Ωの抵抗値を有する。すなわち、図５のチップＣＰ２に示した負荷抵抗と同一である。

図５の低電圧差動信号ドライバ４００は、データＤＡＴＡの受信時には制御スイッチＲＳＷをターンオフさせ、第１抵抗Ｒ１ないし第４抵抗Ｒ４によりチップＣＰ２の負荷抵抗と同じ終端抵抗を形成し、データＤＡＴＡの受信時には、制御スイッチＲＳＷをターンオンさせて受信用の抵抗を形成する。

図７は、本発明の好適な他の実施形態による低電圧差動信号ドライバを示す回路図である。

図８は、図７のデュアルフリー駆動部７１０とも呼ばれる駆動部７１０から出力される信号のレベルを説明する図面である。

図７に示すように、本発明の好適な他の実施形態による低電圧差動信号ドライバ７００は、デュアルフリー駆動部７１０、送信部７２０及び受信部７３０を備える。

デュアルフリー駆動部７１０は、制御信号ＲＸＥＮ、クロック信号ＣＬＫ及びデータＤＡＴＡに応答して、第１レベルの共通モード電圧レベルを有するプルダウン信号ＰＤＳ及び第２レベルの共通モード電圧レベルを有するプルアップ信号ＰＵＳを出力する。

ここで、第１レベルの共通モード電圧レベルは、ＮＭＯＳトランジスタを高速で制御するのに適当な電圧レベルである。第２レベルの共通モード電圧レベルは、ＰＭＯＳトランジスタを高速で制御するのに適当な電圧レベルである。第１レベルは、第２レベルより高い電圧レベルである。

さらに正確に説明すると、第１レベルの共通モード電圧レベルは、送信部７２０の第２トランジスタＴＲ２及び第４トランジスタＴＲ４を高速で制御するのに適当な電圧レベルであり、第２レベルの共通モード電圧レベルは、送信部７２０の第１トランジスタＴＲ１及び第３トランジスタＴＲ３を高速で制御するのに適当な電圧レベルである。

送信部７２０は、デュアルフリー駆動部７１０から出力されるプルアップ信号ＰＵＳ及びプルダウン信号ＰＤＳに応答して、伝送ラインＴＬ，ＴＬＢを通じて差動出力信号を外部に出力する。受信部７３０は、伝送ラインＴＬ，ＴＬＢを通じて外部から入力される差動入力信号を受信する。送信部７２０及び受信部７３０の構造及び動作は、図５の送信部ＴＸ１及び受信部ＲＸ１の構造及び動作と同一であるので、詳細な説明を省略する。

デュアルフリー駆動部７１０は、第１制御部７４０及び第２制御部７６０を備える。

第１制御部７４０は、制御信号ＲＸＥＮ及びクロック信号ＣＬＫに応答して、データＤＡＴＡの論理レベルによってプルダウン信号ＰＤＳと反転プルダウン信号ＰＤＳＢの論理レベルを制御する。第２制御部７６０は、制御信号ＲＸＥＮを反転させた反転制御信号ＲＸＥＮＢ及びクロック信号ＣＬＫを反転させた反転クロック信号ＣＬＫＢに応答して、データＤＡＴＡの論理レベルによってプルアップ信号ＰＵＳと反転プルアップ信号ＰＵＳＢの論理レベルを制御する。

低電圧差動信号ドライバ７００に入力されるデータＤＡＴＡは、ＣＭＯＳレベルのスイング幅を有するため、低電圧差動信号ドライバ７００が高い周波数で動作する場合において障害となる。したがって、デュアルフリー駆動部７１０は、データＤＡＴＡのレベルをトランジスタＴＲ１〜ＴＲ４の共通モード電圧レベルに適したレベルに変更させて送信部７２０に出力する。

デュアルフリー駆動部７１０の動作をさらに説明する。第１制御部７４０は、プルダウン信号発生部７４５及び反転プルダウン信号発生部７５０を備える。

プルダウン信号発生部７４５は、制御信号ＲＸＥＮ及びクロック信号ＣＬＫに応答して、データＤＡＴＡの論理レベルと反対のレベルを有するプルダウン信号ＰＤＳを発生させる。プルダウン信号発生部７４５は、電源電圧ＶＤＤと第１制御ノードＮＣ１との間に接続される第１制御抵抗ＣＲ１、第１制御ノードＮＣ１と接地電圧ＶＳＳとの間に接続され、ゲートに制御信号ＲＸＥＮを受信する第１制御トランジスタＣＴＲ１、及び第１制御ノードＮＣ１と接地電圧ＶＳＳとの間に直列接続され、制御電極（例えば、ゲート）にそれぞれクロック信号ＣＬＫ及びデータＤＡＴＡを受信する第２制御トランジスタＣＴＲ２、第３制御トランジスタＣＴＲ３を備える。

反転プルダウン信号発生部７５０は、制御信号ＲＸＥＮ及びクロック信号ＣＬＫに応答して、データＤＡＴＡの論理レベルと同じレベルを有する反転プルダウン信号ＰＤＳＢを発生させる。反転プルダウン信号発生部７５０は、電源電圧ＶＤＤと第２制御ノードＮＣ２との間に接続される第２制御抵抗ＣＲ２、第２制御ノードＮＣ２と接地電圧ＶＳＳとの間に接続され、ゲートに制御信号ＲＸＥＮを受信する第４制御トランジスタＣＴＲ４、及び第２制御ノードＮＣ２と接地電圧ＶＳＳとの間に直列接続され、制御電極（例えば、ゲート）にそれぞれクロック信号ＣＬＫ及び反転データＤＡＴＡＢを受信する第５制御トランジスタＣＴＲ５、第６制御トランジスタＣＴＲ６を備える。

第２制御部７６０は、プルアップ信号発生部７６５及び反転プルアップ信号発生部７７０を備える。プルアップ信号発生部７６５は、反転制御信号ＲＸＥＮＢ及び反転クロック信号ＣＬＫＢに応答して、データＤＡＴＡの論理レベルと同じレベルを有するプルアップ信号ＰＵＳを発生させる。

プルアップ信号発生部７６５は、電源電圧ＶＤＤと第１反転制御ノードＮＣＢ１との間に直列接続され、制御電極にそれぞれ反転データＤＡＴＡＢ及び反転クロック信号ＣＬＫＢを受信する第１反転制御トランジスタＣＴＲＢ１及び第２反転制御トランジスタＣＴＲＢ２、電源電圧ＶＤＤと第１反転制御ノードＮＣＢ１との間に接続され、ゲートに反転制御信号ＲＸＥＮＢを受信する第３反転制御トランジスタＣＴＲＢ３、及び第１反転制御ノードＮＣＢ１と接地電圧ＶＳＳとの間に接続される第３制御抵抗ＣＲ３を備える。

反転プルアップ信号発生部７７０は、反転制御信号ＲＸＥＮＢ及び反転クロック信号ＣＬＫＢに応答して、データＤＡＴＡの論理レベルと反対のレベルを有する反転プルアップ信号ＰＵＳＢを発生させる。

反転プルアップ信号発生部７７０は、電源電圧ＶＤＤと第２反転制御ノードＮＣＢ２との間に直列接続され、制御電極にそれぞれデータＤＡＴＡ及び反転クロック信号ＣＬＫＢを受信する第４反転制御トランジスタＣＴＲＢ４及び第５反転制御トランジスタＣＴＲＢ５、電源電圧ＶＤＤと第２反転制御ノードＮＣＢ２との間に接続され、制御電極に反転制御信号ＲＸＥＮＢを受信する第６反転制御トランジスタＣＴＲＢ６、及び第２反転制御ノードＮＣＢ２と接地電圧ＶＳＳとの間に接続される第４制御抵抗ＣＲ４を備える。

データＤＡＴＡは、クロック信号ＣＬＫがハイレベルである場合に外部に出力され、データＤＡＴＡを外部に送信する場合には、制御信号ＲＸＥＮはローレベルである。そして、データＤＡＴＡの論理レベルによって第１制御部７４０及び第２制御部７６０が動作する。

データＤＡＴＡがローレベルであると仮定し、第１制御部７４０及び第２制御部７６０の動作を説明する。制御信号ＲＸＥＮがローレベルであるので、プルアップ信号発生部７６５の第３反転制御トランジスタＣＴＲＢ３はターンオフされ、第１反転制御トランジスタＣＴＲＢ１は反転データＤＡＴＡＢに応答してターンオフされ、第２反転制御トランジスタＣＴＲＢ２は反転クロック信号ＣＬＫＢに応答してターンオンされる。

したがって、第１反転制御ノードＮＣＢ１はローレベルとなり、ローレベルのプルアップ信号ＰＵＳが送信部７２０の第１トランジスタＴＲ１をターンオンさせる。このとき、第２反転制御ノードＮＣＢ２はハイレベルとなり、送信部７２０の第３トランジスタＴＲ３はターンオフされる。第３制御抵抗ＣＲ３及び第４制御抵抗ＣＲ４の抵抗値は、第１反転制御ノードＮＣＢ１及び第２反転制御ノードＮＣＢ２の電圧レベルを一定に維持させるための所定の値を有する。

制御信号ＲＸＥＮがローレベルであるので、プルダウン信号発生部７４５の第１制御トランジスタＣＴＲ１はターンオフされ、第２制御トランジスタＣＴＲ２はクロック信号ＣＬＫに応答してターンオンされるが、第３制御トランジスタＣＴＲ３はデータＤＡＴＡに応答してターンオフされる。

したがって、第１制御ノードＮＣ１はハイレベルとなり、ハイレベルのプルダウン信号ＰＤＳが送信部７２０の第４トランジスタＴＲ４をターンオンさせる。このとき、第２制御ノードＮＣ２はローレベルとなり、送信部７２０の第２トランジスタＴＲ２はターンオフされる。

データＤＡＴＡがローレベルであれば、低電圧差動信号ドライバ７００には、図６に示したものと同一の電流経路が形成される。しかし、図７の低電圧差動信号ドライバ７００は、さらに速い動作速度を有する。

図８Ａには、プルダウン信号ＰＤＳ及び反転プルダウン信号ＰＤＳＢのレベルが表示される。データＤＡＴＡのスイングレベルが電源電圧ＶＤＤと接地電圧ＶＳＳとの間であれば、プルダウン信号ＰＤＳのスイングレベルは、電源電圧ＶＤＤと、電源電圧ＶＤＤから第３制御抵抗ＣＲ３により生成された電圧を引いた値ＶＤＤ−Ｉ・ＣＲ１との間であり、反転プルダウン信号ＰＤＳＢのスイングレベルは、電源電圧ＶＤＤと、電源電圧ＶＤＤから第４制御抵抗ＣＲ４により生成された電圧を引いた値ＶＤＤ−Ｉ・ＣＲ２との間である。

図８Ｂには、プルアップ信号ＰＵＳ及び反転プルアップ信号ＰＵＳＢのレベルが表示される。データＤＡＴＡのスイングレベルが電源電圧ＶＤＤと接地電圧ＶＳＳとの間であれば、プルアップ信号ＰＵＳのスイングレベルは、接地電圧ＶＳＳと、接地電圧ＶＳＳに第１制御抵抗ＣＲ１により生成された電圧を加算した値ＶＤＤ＋Ｉ・ＣＲ３との間であり、反転プルアップ信号ＰＵＳＢのスイングレベルは、接地電圧ＶＳＳと、接地電圧ＶＳＳに第２制御抵抗ＣＲ２により生成された電圧を加算した値ＶＤＤ＋Ｉ・ＣＲ４との間である。

すなわち、送信部７２０の第１トランジスタＴＲ１ないし第４トランジスタＴＲ４にスイング幅の狭いプルアップ信号ＰＵＳ、プルダウン信号ＰＤＳ、反転プルアップ信号ＰＵＳＢ及び反転プルダウン信号ＰＤＳＢを印加することによって、送信部７２０の動作速度を速める。デュアルフリー駆動部７１０を利用することによって、低電圧差動信号ドライバ７００は高い周波数での動作が可能である。

データＤＡＴＡがハイレベルである場合のデュアルフリー駆動部７１０の動作は、当業者であれば理解できるので、詳細な説明を省略する。

本発明の好適な実施形態によるデータ通信システムについて説明する。データ通信システムは、伝送ラインにより接続され、前記伝送ラインを通じてデータを互いに送信または受信する第１及び第２差動信号ドライバを備えるデータ通信システムに関する。

前記第１差動信号ドライバは、前記データの伝送時に、前記第２差動信号ドライバの負荷抵抗と同じ終端抵抗を利用して信号反射を最小化させ、前記データのレベルを制御してデータ伝送速度を速めるデュアルフリー駆動部を備え、前記第２差動信号ドライバは、前記第１差動信号ドライバと同じ回路構成を有する。

本発明の好適な実施形態によるデータ通信システムの第１差動信号ドライバは、図４に示した差動信号ドライバ４００と同じ構造及び機能を有し、第２差動信号ドライバは、図４に示した差動信号ドライバ４１０と同じ構造及び機能を有する。したがって、データ通信システムの動作及び構造についての詳細な説明を省略する。

本発明の好適な他の実施形態による低電圧差動信号ドライバのデータ送受信方法は、所定の第１及び第２ブランチ及び差動信号の受信動作を制御するための制御スイッチを備え、データに応答して伝送ラインを通じて前記差動信号を送受信する低電圧差動信号ドライバのデータ送受信方法に関する。

データ送受信方法は、差動信号の送信動作であるか、または受信動作であるかを判断するステップ、前記差動信号の送信動作であれば、前記制御スイッチをターンオフさせるステップ、入力される前記データの電圧レベルによって、前記第１ブランチ及び前記第２ブランチが備えるトランジスタを選択的にターンオンさせるステップ、及び前記ターンオンされたトランジスタにより形成された電流経路を利用して前記伝送ラインに前記差動信号を出力するステップを含む。

データ送受信方法は、図４及び図７に示した低電圧差動信号ドライバの動作と関連する。図４及び図７に示した低電圧差動信号ドライバの動作は、上述した通りであるので詳細な説明を省略する。

以上のように、図面及び明細書により最適な実施形態が開示された。ここで、特定の用語が使われたが、これは単に、本発明を説明するための目的で使われたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の技術的範囲は、特許請求の範囲の記載に基づいて定められなければならない。

本発明は、データ伝送関連の技術分野に適用可能である。

信号伝送方式のうちの一つであるＣＭＬシステムを示す図面である。従来の低電圧差動信号ドライバの構造を説明する図面である。図２の低電圧差動信号ドライバを改良した低電圧差動信号ドライバの構造を説明する図面である。図３Ａの低電圧差動信号ドライバの内部構造を説明する図面である。本発明の好適な実施形態による低電圧差動信号ドライバを示す回路図である。図４の低電圧差動信号ドライバの動作を説明するための回路図である。データがローレベルである場合の図５の低電圧差動信号ドライバでの電流経路を説明する図面である。本発明の好適な他の実施形態による低電圧差動信号ドライバを示す回路図である。図７のデュアルフリー駆動部から出力される信号のレベルを説明する図面である。図７のデュアルフリー駆動部から出力される信号のレベルを説明する図面である。

符号の説明

７００低電圧差動信号ドライバ
７１０デュアルフリー駆動部
７２０送信部
７３０受信部
７４０第１制御部
７４５プルダウン信号発生部
７５０反転プルダウン信号発生部
７６０第２制御部
７６５プルアップ信号発生部
７７０反転プルアップ信号発生部

Claims

第１及び第２電流源と、
前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を有し、前記隣接した抵抗の間の第１ノードで差動信号を送受信する第１ブランチと、
前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を有し、前記隣接した抵抗の間の第２ノードで差動信号を送受信する第２ブランチと、を備えることを特徴とする低電圧差動信号ドライバ。
前記第１ブランチは、
前記第１電流源に第１被制御電極が接続され、制御電極にデータが入力される第１トランジスタと、
前記第１トランジスタの第２被制御電極に一端が接続され、前記第１ノードに他端が接続される第１抵抗と、
前記第２電流源に第１被制御電極が接続され、制御電極に前記データが入力される第２トランジスタと、
前記第１ノードに一端が接続され、前記第２トランジスタの第２被制御電極に他端が接続される第２抵抗と、を備えることを特徴とする請求項１に記載の低電圧差動信号ドライバ。
前記第２ブランチは、
前記第１電流源に第１被制御電極が接続され、制御電極に前記データの論理レベルと反対の論理レベルを有する反転データが入力される第３トランジスタと、
前記第３トランジスタの第２被制御電極に一端が接続され、前記第２ノードに他端が接続される第３抵抗と、
前記第２電流源に第１被制御電極が接続され、制御電極に前記反転データが入力される第４トランジスタと、
前記第２ノードに一端が接続され、前記第４トランジスタの第２被制御電極に他端が接続される第４抵抗と、を備えることを特徴とする請求項２に記載の低電圧差動信号ドライバ。
前記データが第２レベルである場合には、前記第１及び第４トランジスタはターンオンされ、前記第２及び第３トランジスタはターンオフされ、
前記データが第１レベルである場合には、前記第２及び第３トランジスタはターンオンされ、前記第１及び第４トランジスタはターンオフされることを特徴とする請求項３に記載の低電圧差動信号ドライバ。
前記第１及び第２ノードは、負荷抵抗を有する第１及び第２伝送ラインと接続され、
前記データが第２レベルである場合には、前記第１電流源から前記第１ノードまで形成される電流経路の全抵抗と、前記第２ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記負荷抵抗の大きさと同一であることを特徴とする請求項４に記載の低電圧差動信号ドライバ。
前記第１及び第２ノードは、負荷抵抗を有する第１及び第２伝送ラインと接続され、
前記データが第１レベルである場合には、前記第１電流源から前記第２ノードまで形成される電流経路の全抵抗と、前記第１ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記負荷抵抗の大きさと同一であることを特徴とする請求項４に記載の低電圧差動信号ドライバ。
前記第１及び第２ノードは、負荷抵抗を有する第１及び第２伝送ラインと接続され、
前記負荷抵抗の大きさを２Ｚとすると、前記第１ないし第４抵抗の大きさは、それぞれ０．９Ｚであることを特徴とする請求項３に記載の低電圧差動信号ドライバ。
前記第１トランジスタ及び前記第１抵抗の接続ノードである第３ノードと、前記第３トランジスタ及び前記第３抵抗の接続ノードである第４ノードとの間に制御スイッチをさらに備えることを特徴とする請求項３に記載の低電圧差動信号ドライバ。
前記第１及び第２ノードを通じて差動信号が前記低電圧差動信号ドライバに入力されると、前記第１ないし第４トランジスタはいずれもターンオフされ、前記制御スイッチはターンオンされることを特徴とする請求項８に記載の低電圧差動信号ドライバ。
制御信号、クロック信号及びデータに応答して、第１共通モード電圧レベルを有するプルダウン信号及び第２共通モード電圧レベルを有するプルアップ信号を出力する駆動部と、
前記駆動部から出力される前記プルアップ信号及びプルダウン信号に応答して、伝送ラインを通じて差動出力信号を出力する送信部と、
前記伝送ラインを通じて差動入力信号を受信する受信部と、を備え、
前記送信部は、
第１及び第２電流源と、
前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を有し、前記隣接した抵抗の間の第１ノードで差動信号を送受信する第１ブランチと、
前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を有し、前記隣接した抵抗の間の第２ノードで差動信号を送受信する第２ブランチと、を備えることを特徴とする低電圧差動信号ドライバ。
前記第１共通モード電圧レベルは、前記第２共通モード電圧レベルより高いことを特徴とする請求項１０に記載の低電圧差動信号ドライバ。
前記駆動部は、
前記制御信号及び前記クロック信号に応答して、前記データの論理レベルに基づいて前記プルダウン信号と反転プルダウン信号の論理レベルを制御する第１制御部と、
前記制御信号を反転させた反転制御信号及び前記クロック信号を反転させた反転クロック信号に応答して、前記データの論理レベルに基づいて前記プルアップ信号と反転プルアップ信号の論理レベルを制御する第２制御部と、を備えることを特徴とする請求項１０に記載の低電圧差動信号ドライバ。
前記第１制御部は、
前記制御信号及び前記クロック信号に応答して、前記データの論理レベルと反対のレベルを有する前記プルダウン信号を発生させるプルダウン信号発生部と、
前記制御信号及び前記クロック信号に応答して、前記データの論理レベルと同じレベルを有する前記反転プルダウン信号を発生させる反転プルダウン信号発生部と、を備えることを特徴とする請求項１２に記載の低電圧差動信号ドライバ。
前記プルダウン信号発生部は、
電源電圧と第１制御ノードとの間に接続される第１制御抵抗と、
前記第１制御ノードと接地電圧との間に接続され、制御電極が前記制御信号と接続される第１制御トランジスタと、
前記第１制御ノードと前記接地電圧との間に直列接続され、制御電極が前記クロック信号及び前記データとそれぞれ接続される第２及び第３制御トランジスタと、を備え、
前記反転プルダウン信号発生部は、
電源電圧と第２制御ノードとの間に接続される第２制御抵抗と、
前記第２制御ノードと前記接地電圧との間に接続され、制御電極が前記制御信号と接続される第４制御トランジスタと、
前記第２制御ノードと前記接地電圧との間に直列接続され、制御電極が前記クロック信号及び反転データとそれぞれ接続される第５及び第６制御トランジスタと、
を備えることを特徴とする請求項１３に記載の低電圧差動信号ドライバ。
前記第２制御部は、
前記反転制御信号及び前記反転クロック信号に応答して、前記データの論理レベルと同じレベルを有する前記プルアップ信号を発生させるプルアップ信号発生部と、
前記反転制御信号及び前記反転クロック信号に応答して、前記データの論理レベルと反対のレベルを有する前記反転プルアップ信号を発生させる反転プルアップ信号発生部と、を備えることを特徴とする請求項１３に記載の低電圧差動信号ドライバ。
前記プルアップ信号発生部は、
前記電源電圧と第１反転制御ノードとの間に直列接続され、制御電極が前記反転データ及び前記反転クロック信号とそれぞれ接続される第１及び第２反転制御トランジスタと、
前記電源電圧と前記第１反転制御ノードとの間に接続され、制御電極が前記反転制御信号と接続される第３反転制御トランジスタと、
前記第１反転制御ノードと接地電圧との間に接続される第３制御抵抗と、を備え、
前記反転プルアップ信号発生部は、
前記電源電圧と第２反転制御ノードとの間に直列接続され、制御電極がそれぞれ前記データ及び反転クロック信号とそれぞれ接続される第４及び第５反転制御トランジスタと、
前記電源電圧と前記第２反転制御ノードとの間に接続され、制御電極が前記反転制御信号と接続される第６反転制御トランジスタと、
前記第２反転制御ノードと前記接地電圧との間に接続される第４制御抵抗と、を備えることを特徴とする請求項１５に記載の低電圧差動信号ドライバ。
前記第１ブランチは、
前記第１電流源に第１被制御電極が接続され、制御電極にデータが入力される第１トランジスタと、
前記第１トランジスタの第２被制御電極に一端が接続され、前記第１ノードに他端が接続される第１抵抗と、
前記第２電流源に第１被制御電極が接続され、制御電極に前記データが入力される第２トランジスタと、
前記第１ノードに一端が接続され、前記第２トランジスタの第２被制御電極に他端が接続される第２抵抗と、を備え、
前記第２ブランチは、
前記第１電流源に第１被制御電極が接続され、制御電極に前記データの論理レベルと反対の論理レベルを有する反転データが入力される第３トランジスタと、
前記第３トランジスタの第２被制御電極に一端が接続され、前記第２ノードに他端が接続される第３抵抗と、
前記第２電流源に第１被制御電極が接続され、制御電極に前記反転データが入力される第４トランジスタと、
前記第２ノードに一端が接続され、前記第２トランジスタの第２被制御電極に他端が接続される第４抵抗と、を備えることを特徴とする請求項１１に記載の低電圧差動信号ドライバ。
前記データが第２レベルである場合には、前記第１及び第４トランジスタはターンオンされ、前記第２及び第３トランジスタはターンオフされ、
前記データが第１レベルである場合には、前記第２及び第３トランジスタはターンオンされ、前記第１及び第４トランジスタはターンオフされることを特徴とする請求項１７に記載の低電圧差動信号ドライバ。
前記データが第２レベルである場合には、
前記第１電流源から前記第１ノードまで形成される電流経路の全抵抗と、前記第２ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記伝送ラインと接続される負荷抵抗の大きさと同一であることを特徴とする請求項１７に記載の低電圧差動信号ドライバ。
前記データが第１レベルである場合には、
前記第１電流源から前記第２ノードまで形成される電流経路の全抵抗と、前記第１ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記伝送ラインと接続される負荷抵抗の大きさと同一であることを特徴とする請求項１７に記載の低電圧差動信号ドライバ。
前記伝送ラインと接続される負荷抵抗の大きさを２Ｚとすると、前記第１ないし第４抵抗の大きさは、それぞれ０．９Ｚであることを特徴とする請求項１７に記載の低電圧差動信号ドライバ。
前記第１トランジスタ及び前記第１抵抗の接続ノードである第３ノードと、前記第３トランジスタ及び前記第３抵抗の接続ノードである第４ノードとの間に制御スイッチをさらに備えることを特徴とする請求項１７に記載の低電圧差動信号ドライバ。
前記第１及び第２ノードを通じて差動信号が前記低電圧差動信号ドライバに入力されると、前記第１ないし第４トランジスタはいずれもターンオフされ、前記制御スイッチはターンオンされることを特徴とする請求項２２に記載の低電圧差動信号ドライバ。
伝送ラインにより互いに接続され、前記伝送ラインを通じてデータを互いに送受信する第１及び第２差動信号ドライバを備え、
前記第１差動信号ドライバは、
前記データ伝送時に、前記第２差動信号ドライバの負荷抵抗と同じ終端抵抗を利用して信号反射を減少させ、前記データのレベルを制御してデータ伝送速度を速める駆動部を備え、
前記第２差動信号ドライバは、
前記第１差動信号ドライバと同じ回路構成を有することを特徴とするデータ通信システム。
前記第１差動信号ドライバは、
制御信号、クロック信号及び前記データに応答して、第１共通モード電圧レベルを有するプルダウン信号及び第２共通モード電圧レベルを有するプルアップ信号を出力する前記駆動部と、
前記駆動部から出力される前記プルアップ信号及びプルダウン信号に応答して、伝送ラインを通じて差動出力信号を出力する送信部と、
前記伝送ラインを通じて外部から入力される差動入力信号を受信する受信部と、を備え、
前記送信部は、
第１及び第２電流源と、
前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を有し、前記隣接した抵抗の間の第１ノードで差動信号を送受信する第１ブランチと、
前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を有し、前記隣接した抵抗の間の第２ノードで差動信号を送受信する第２ブランチと、を備えることを特徴とする請求項２４に記載のデータ通信システム。
前記第１共通モード電圧レベルは、前記第２共通モード電圧レベルより高いことを特徴とする請求項２５に記載のデータ通信システム。
前記駆動部は、
前記制御信号及び前記クロック信号に応答して、前記データの論理レベルによって前記プルダウン信号と反転プルダウン信号の論理レベルを制御する第１制御部と、
前記制御信号を反転させた反転制御信号及び前記クロック信号を反転させた反転クロック信号に応答して、前記データの論理レベルによって前記プルアップ信号と反転プルアップ信号の論理レベルを制御する第２制御部と、を備えることを特徴とする請求項２５に記載のデータ通信システム。
前記第１制御部は、
前記制御信号及び前記クロック信号に応答して、前記データの論理レベルと反対のレベルを有する前記プルダウン信号を発生させるプルダウン信号発生部と、
前記制御信号及び前記クロック信号に応答して、前記データの論理レベルと同じレベルを有する前記反転プルダウン信号を発生させる反転プルダウン信号発生部と、を備えることを特徴とする請求項２７に記載のデータ通信システム。
前記プルダウン信号発生部は、
電源電圧と第１制御ノードとの間に接続される第１制御抵抗と、
前記第１制御ノードと接地電圧との間に接続され、制御電極が前記制御信号と接続される第１制御トランジスタと、
前記第１制御ノードと前記接地電圧との間に直列接続され、制御電極が前記クロック信号及び前記データとそれぞれ接続される第２及び第３制御トランジスタと、を備え、
前記反転プルダウン信号発生部は、
電源電圧と第２制御ノードとの間に接続される第２制御抵抗と、
前記第２制御ノードと前記接地電圧との間に接続され、制御電極が前記制御信号と接続される第４制御トランジスタと、
前記第２制御ノードと前記接地電圧との間に直列接続され、制御電極が前記クロック信号及び反転データとそれぞれ接続される第５及び第６制御トランジスタと、を備えることを特徴とする請求項２８に記載のデータ通信システム。
前記第２制御部は、
前記反転制御信号及び前記反転クロック信号に応答して、前記データの論理レベルと同じレベルを有する前記プルアップ信号を発生させるプルアップ信号発生部と、
前記反転制御信号及び前記反転クロック信号に応答して、前記データの論理レベルと反対のレベルを有する前記反転プルアップ信号を発生させる反転プルアップ信号発生部と、を備えることを特徴とする請求項２７に記載のデータ通信システム。
前記プルアップ信号発生部は、
前記電源電圧と第１反転制御ノードとの間に直列接続され、制御電極が前記反転データ及び前記反転クロック信号とそれぞれ接続される第１及び第２反転制御トランジスタと、
前記電源電圧と前記第１反転制御ノードとの間に接続され、制御電極が前記反転制御信号と接続される第３反転制御トランジスタと、
前記第１反転制御ノードと接地電圧との間に接続される第３制御抵抗と、を備え、
前記反転プルアップ信号発生部は、
前記電源電圧と第２反転制御ノードとの間に直列接続され、制御電極がそれぞれ前記データ及び反転クロック信号とそれぞれ接続される第４及び第５反転制御トランジスタと、
前記電源電圧と前記第２反転制御ノードとの間に接続され、制御電極が前記反転制御信号と接続される第６反転制御トランジスタと、
前記第２反転制御ノードと前記接地電圧との間に接続される第４制御抵抗と、を備えることを特徴とする請求項３０に記載のデータ通信システム。
第１及び第２ブランチと、
差動信号の受信動作を制御するための制御スイッチを備え、データに応答して伝送ラインを通じて前記差動信号を送受信する低電圧差動信号ドライバのデータ送受信方法において、
差動信号の送信動作であるか、または受信動作であるかを判断するステップと、
差動信号の送信動作である場合には、前記制御スイッチをターンオフさせるステップと、
入力される前記データの電圧レベルによって、前記第１ブランチ及び前記第２ブランチが有するトランジスタを選択的にターンオンさせるステップと、
前記ターンオンされたトランジスタにより形成された電流経路を利用して、前記伝送ラインに前記差動信号を出力するステップと、を含むことを特徴とする低電圧差動信号ドライバのデータ送受信方法。
差動信号の受信動作である場合には、前記制御スイッチをターンオンさせるステップと、
前記伝送ラインを通じて前記差動信号を受信するステップと、をさらに含むことを特徴とする請求項３２に記載の低電圧差動信号ドライバのデータ送受信方法。
前記第１ブランチは、
第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、前記隣接した抵抗の間の第１ノードは、前記伝送ラインのうちの一つと接続され、
前記第２ブランチは、
前記第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、前記隣接した抵抗の間の第２ノードは、前記第１ノードと接続されていない前記伝送ラインのうちの一つと接続されることを特徴とする請求項３３に記載の低電圧差動信号ドライバのデータ送受信方法。
前記データが第２レベルである場合には、
前記第１電流源から前記第１ノードまで形成される電流経路の全抵抗と、前記第２ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記負荷抵抗の大きさと同一であることを特徴とする請求項３４に記載の低電圧差動信号ドライバのデータ送受信方法。
前記データが第１レベルである場合には、
前記第１電流源から前記第２ノードまで形成される電流経路の全抵抗と、前記第１ノードから前記第２電流源まで形成される電流経路の全抵抗との和は、前記負荷抵抗の大きさと同一であることを特徴とする請求項３４に記載の低電圧差動信号ドライバのデータ送受信方法。
前記制御スイッチがターンオンされると、前記第１及び第２ブランチの前記トランジスタは、いずれもターンオフされることを特徴とする請求項３４に記載の低電圧差動信号ドライバのデータ送受信方法。
入力される前記データの電圧レベルによって、前記第１ブランチ及び前記第２ブランチが有するトランジスタを選択的にターンオンさせるステップは、
入力される前記データの電圧レベルを制御するステップと、
電圧レベルが制御された前記データを前記第１ブランチ及び前記第２ブランチが有するトランジスタに印加するステップと、を含むことを特徴とする請求項３４に記載の低電圧差動信号ドライバのデータ送受信方法。
入力される前記データの電圧レベルを制御するステップは、
前記データの電圧レベルを前記第１ブランチ及び前記第２ブランチが有するトランジスタの共通モード電圧レベルによって制御することを特徴とする請求項３８に記載の低電圧差動信号ドライバのデータ送受信方法。