TWI284801B - Memory controller, data processing system, and semiconductor device - Google Patents

Description

1284801 Α7 Β7 五、發明説明（1 ) 【發明所屬之技術領域】 本發明係關於可以記憶體存取之記憶體控制裝置、以 記憶體控制裝置與中央處理裝置構成之資料處理裝置、以 及藉由資料處理裝置與記憶體所構成之資料處理系統、進 而適用於前述被形成在單一半導體封裝內之半導體裝置之 有效的技術。 【習知技術】 作爲具有中央處理裝置（C P u )之資料處理裝置可 以存取之記憶體，有主記憶體與快取記憶體。主記憶體係 儲存在中央處理裝置被實行之程式或應被處理之資料。作 爲被形成在半導體裝置之主記憶體之代表例，以： D R A M ( Dynamic Random Access Memory :動態隨機存 取記憶體）等之揮發性記憶體或F L A S H記憶體等之非 揮發性記憶體等大容量之記憶體裝置爲所周知。另一方面 ，作爲快取記憶體，有 S RAM ( Static Random Access Memory :靜態隨機存取記憶體）等之比較小容量之記憶體 。快取記憶體係被設置於以高速動作之中央處理裝置以及 與中央處理裝置相比，以低速動作之主記憶體之間，被設 置爲吸收兩者間之速度不同之目的。 習知上，爲了以高速使以中央處理裝置、快取記憶體 以及主記憶體等構成之資料處理系統動作之故，存在將主 記憶體之D R A Μ之讀出放大器作爲快取記憶體般地利用 之技術。說明將D R A Μ之讀出放大器快取記憶體般地利 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 1^^. 經濟部智慧財產局員工消費合作社印製 -4- 1284801 A7 B7 __ 五、發明説明（2) 用之方法。資料處理裝置開始對於D R A Μ輸出列位址。 在D R A Μ中，藉由行位址，字元線被選擇，此字元線上 之一行份之資料被轉送保持於讀出放大器。接著，資料處 理裝置對於D R A Μ輸出列位址。藉由列位址，指定之列 開關被選擇，以讀出放大器被保持之資料被讀出。上述之 資料讀出終了後，讀出放大器繼續上述字元線一行份之資 料的保持。之後，資料處理裝置對於D R A Μ進行存取之 際，該存取之行位址如與前次存取之行位址相同，資料處 理裝置只輸出列位址。通常，字元線之選擇動作需要比較 長的時間，但是如在讀出放大器保持資料，在同一字元線 上之存取，即對同一頁內之存取發生之情形，可以短時間 讀出資料。 【發明欲解決之課題】 但是，在上述技術存在問題。即，在由與對應讀出放 大器保持之資料之字元線不同的字元線讀出資料之情形， 即在將讀出放大器當成快取利用之情形，產生快取錯誤之 情形，將現在被選擇之字元線當成非選擇，預先充電資料 線後，需要選擇新的字元線。因此，在存取之際，需要進 行預先充電，通常比起讀出資料，資料之讀出需要時間， 產生反而讀出變慢之情形。 作爲解決上述問題之幾個技術有：特開平6 -1 3 1 8 6 7、特開平7 — 7 8 1 0 6以及特開2 0 0 0 - 2 1 1 6 0。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公楚1 (請先閱讀背面之注意事項再填寫本頁) 、?! 經濟部智慧財產局員工消費合作社印製 -5- 1284801 A7 B7 五、發明説明（3) 在特開平6 — 1 3 1 86 7中，揭示：在將DRAM 之讀出放大器當成快取利用之際，即使快取錯誤產生之情 形，也可以高速化讀出以及寫入之技術。具體爲顯示將 D R A Μ之資料線分割爲記憶體與前置放大器被接續之資 料線，以及當成快取記憶體使用之主放大器被接續之總體 資料線之D R A Μ之構成。進而，也顯示設置使記憶體單 元與前置放大器被接續之資料線與總體位元線獨立短路之 手段之構成。藉由此構成，即使在以被接續於總體資料線 之主放大器保持1頁份之資料的狀態，變成可以預先充電 記憶體單元與前置放大器被接續之資料線，可以進行讀出 別頁，即別的字元線之資料之準備。 又，在特開平7 — 7 8 1 0 6中，揭示：在將 D R A Μ之各複數記憶庫之讀出放大器當成快取利用之際 ，即使在記憶體庫間之交互的存取發生之情形，也可以高 速化讀出以及寫入之技術。具體爲顯示在D R A Μ控制電 路內具有對應於個別之記憶體庫之行位址記憶手段之資料 處理系統之構成。藉由此構成，對記憶體之存取是否爲對 於與以前進行之存取爲相同之行位址者，即，是否對於同 一頁之存取之判定，變成可以各頁地進行，特別是可以高 速進行區塊轉送等之處理。 進而，在特開2 0 0 0 — 2 1 1 6 0中，揭示：將多 記憶體庫D R A Μ之各記憶體庫的讀出放大器當成快取記 憶體使用之技術。顯示爲了提升此種讀出放大器快取之位 元率，在存取記憶體庫後，先行發行加上特定之補償値（ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 -6 - 1284801 A7 B7 五、發明説明（4) off-set )之下一位址，先使讀出先行位址之資料之手段。 (請先閱讀背面之注意事項再填寫本頁) 可是，本申請案發明者發現：在由主記憶體讀出中央 處理裝置實行之程式或資料之際，對於主記憶體之存取存 在一些偏頗。例如，在對主記憶體之同一頁（同一字元線 )內之存取頻繁被進行之情形，或對不同頁之存取被頻繁 進行之情形，或對同一頁內之存取與對不同頁之存取幾乎 以相同比例被進行之情形等之偏頗。這些存取之偏頗發生 之理由很大部分係依存於程式之性質。本申請案發明者發 現··在上述之習知技術中，無法充分對應上述存取之徧頗 ’無法解決起因於該偏頗，在由主記憶體之資料的讀出或 資料的寫入需要花時間之問題點。 本發明之目的爲：在將D R A Μ等之主記憶體的讀出 放大器當成快取記憶體使用之資料處理裝置，以及以主記 憶體與資料處理裝置構成之資料處理系統中，高速化對於 主記憶體之存取速度，使得資料處理系統全體之高速化成 爲可能。 經濟部智慧財產局員工消費合作社印製 本發明之前述以及其它目的與新的特徵由本詳細說明 書之記述以及所附圖面理應可以變淸楚。 【解決課題用之手段】 如顯示本發明之代表性之手段，則如下述。 具有：判斷對現在的記憶體裝置之存取與以前之存取 是否相同頁’或不同頁，進行記憶體裝置之控制模式之切 換之手段。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）""""一 1284801 A7 B7 五、發明説明（5) 即，係一種具有頁模式之記憶體控制裝置，在前述頁 模式中產生不同業存取之情形，頁模式被解除之記憶體控 制裝置。進而，於前述頁模式中，在存取同一頁之情形’ 行位址之輸出被省略之記憶體控制裝置。又，在前述頁模 式被解除之情形，成爲：在存取中，列位址被輸出後’進 行預先充電控制之動作模式。 又，所謂前述預先充電控制係書屋前述列位址後的指 定期間經過後，R A S信號被設爲H i g h。另一方面’ 前述所謂預先充電控制係書屋前述列位址後之指定期間經 過後，預先充電指令被輸出。進而，也可以爲具有設定是 否進行前述頁模式之解除用之寄存器之構成。此處，前述 所謂頁模式有被稱爲頁開啓模式或R A S退下模式（ RAS down mode )之情形。 又，別的代表性手段爲：一種具有頁模式之記憶體控 制裝置，在前述頁模式中，不同頁存取連續發生之情形’ 頁模式被解除之記憶體控制裝置。進而，在前述頁模式中 ，在存取不同頁之情形，進行預先充電控制後，行位址被 輸出，在存取同一頁之情形，行位址之輸出被省略。又， 前述所謂預先充電控制係R A S信號被當成H i g h輸出 。另一方面，前述所謂預先充電控制係預先充電指令被輸 出，前述預先充電指令之輸出後，指定期間經過後’前述 行位址被輸出。又，在前述頁模式被解除之情形’成爲： 在存取中，列位址被輸出後，指定期間經過後’ R A s信 號被設爲H i g h之動作模式。另一方面，在前述頁模式 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· 經濟部智慧財產局員工消費合作社印製 -8 - 1284801 A7 B7 五、發明説明（6) 被解除之情形，成爲：在存取中，列位址被輸出後，指定 期間經過後，預先充電指令被輸出之動作模式。進而，也 可以具有：設定是否進行前述解除用之寄存器。 又，別的代表性之手段爲：一種具有第1模式與第2 模式之記憶體控制裝置，在前述第1模式中，對第1頁之 存取發生後，在對與前述第1頁不同之第2頁之存取發生 之情形，由前述第1模式被切換爲前述第2模式之記憶體 控制裝置。進而，在前述第2模式中，發生對第3頁之存 取後，對前述第3頁之存取發生之情形，由前述第2模式 被切換爲前述第1模式。又，前述所謂第1模式係連續存 取同一頁用之模式，前述所謂第2模式係連續存取不同頁 用之模式。又，於前述第1模式中，對同一頁指定次數存 取所需要之時間比在前述第2模式中，對同一頁前述指定 之次數存取所必要之時間還短。 進而，作爲別的手段，係一種具有第1模式與第2模 式之記憶體控制裝置，其特徵爲：前述第1模式具有省略 行位址之輸出，輸出列位址之記憶體存取，前述第2模式 具有在輸出行位址與列位址後，進行預先充電控制之記憶 體存取，在前述第1模式中，進行預先充電控制後，進行 行位址與列位址之記憶體存取之情形，模式被切換爲前述 弟1模式之記彳思體控制裝置。此處，其特徵爲：在目υ述第 2模式中，在對於同一行存取之記憶體存取發生之情形， 模式被切換爲前述第1模式。又，也可以具有：設定是否 進行前述第1模式與前述第2模式之切換用之寄存器。此 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -9 - 1284801 A7 B7 _ 五、發明説明（7) 處，前述第2模式之前述預先充電控制係：輸出前述列位 址後，以規格被決定之期間經過後，使R A S信號以 H i g h準位輸出。另一方面，前述第2模式之前述預先 充電控制係：書屋前誤列位址後，以規格被決定之期間經 過後，輸出預先充電指令。 進而，作爲別的手段，可以爲一種具有：書屋位址之 中央處理裝置；以及前述位址被供給，以第1模式與第2 模式動作之記憶體控制裝置；以及藉由前述記憶體裝置被 控制之記憶體裝置，於前述第1模式爭，對前述記憶體裝 置之第1頁的存取發生後，對與前述第1頁不同之前述記 憶體裝置之第2頁的存取發生之情形，由前述第1模式被 切換爲前述第2模式之資料處理系統。此處，前述資料處 理系統係具有：設定切換前述第1模式與前述第2模式而 動作或不切換其而動作之記憶電路。進而，中央處理裝置 可以變更前述記憶電路之設定。進而，前述中央處理裝置 與前述記憶體控制裝置被形成在同一半導體晶片上。或前 述中央處理裝置與前述記憶體控制裝置與前述記憶體裝置 也可以爲被形成在單一之半導體封裝內之構成。 又，作爲別的手段，也可以爲具有：對於記憶體裝置 ’省略行位址，輸出列位址之第1存取；以及進行前述記 憶體裝置之預先充電後，輸出行位址與列位址之第2存取 ;以及於前述記憶體裝置輸出行位址與列位址後，進行前 述記憶體裝置之預先充電之第3存取，在前述第1存取後 ’進行前述第2存取，在前述第2存取後，進行前述第3 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

、*1T 經濟部智慧財產局員工消費合作社印製 -10· 1284801 A7 B7 五、發明説明（8) 存取之記憶體控制裝置。此處，也可以爲進行前述第1存 取後’複數次進行前述第2存取後，進行前述第3存取者 〇 進而，作爲別的形態，也可以爲具有··記憶位址被輸 入之輸入節點，及被輸入前述輸入節點之位址之第1記憶 電路；以及比較被記憶在前述第1記憶電路之位址與被輸 入前述輸入節點之資訊之第1比較電路；以及比較前述第 1比較電路之輸出與第2記憶電路之資訊之第2比較電路 ;以及依據前述第2比較電路之輸出，第1狀態或第2狀 態被設定之第1電路之記憶體控制電路。此處，前述第1 比較電路輸出被記憶於前述第1記憶電路之位址與被輸入 前述輸入節點之資訊被判定爲不一致之次數，前述第2比 較電路比較前述第1比較電路輸出之前述次數與前述第2 記憶電路之資訊。進而，也可以具有··藉由前述第1電路 ，前述第1狀態被設定之情形，輸出被輸入前述輸入節點 之位址的第1部份與第2部份，藉由前述第1電路，前述 第2狀態被設定之情形，輸出被輸入於前述輸入節點之位 址之第1部份之第2電路；以及將前述第2電路之輸出對 記憶體裝置輸出之輸出節點。又，前述第1記憶體電路記 憶被輸入前述輸入節點之位址內的一部份，前述第1比較 電路也可以比較前述第1記憶電路記憶之前述位址內之一 部份與被輸入前述輸入節點之位址的一部份。此處，前述 所謂第1比較電路進行之比較也可以爲：被輸入前述輸入 節點之第1位址與前述第1位址被輸入前述輸入節點前， 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 -11 - 1284801 A7 __：_ B7 _ 五、發明説明（9) 被輸入前述輸入節點之第2位址之比較。進而，被輸入前 述輸入節點之位址具有複數的位元寬，前述第1記憶電路 具有複數的區域，前述第1比較電路也可以爲比較：被記 憶在依據前述第1位址之指定位元被指定之前述複數的區 域中的1個之位址與前述第1位址者。又，前述所謂第1 部份係前述記憶體裝置之行位址，前述所謂第2部份可以 爲前述記憶體裝置之列位址。進而，也可以爲中央處理裝 置輸出之位址被供給於前述輸入節點者。 依據表示中央處理裝置之1次快取之構成之行大小、 索引以及標籤之資訊；以及表示中央處理裝置存取之記憶 體裝置之構成之列位址、行位址、記憶體庫位址之資訊， 可以調整中央處理裝置之位址與記憶體裝置之位址之對應 .之記憶體控制裝置。 又，組合上述之實現手段，爲了更提升對記憶體裝置 之同一頁之存取頻度，存取記憶體裝置後，先行發行其下 一位址（加上指定之補償値之位址），使先行發行之資料 保持於別的記憶體裝置內記憶體庫的讀出放大器。此處， 判斷以前之先行發行位址對於現在的存取是否爲同一頁， 在爲同一頁之情形，使先行發行位址成爲有效，在不同頁 之情形，使先行發行位址成爲無效地進行切換，也可以控 制記憶體裝置。 又，也可以藉由表示中央處理裝置之1次快取之構成 之行大小、索引以及標籤之資訊；以及表示中央處理裝置 存取之記憶體裝置之構成之列位址、行位址、記憶體庫位 玉紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) _-^衣· 訂 經濟部智慧財產局員工消費合作社印製 -12- 1284801 A7 B7 五、發明説明（d 址之資訊，自動地附加調整中央處理裝置之位址與記憶體 裝置之位址之對應之構成。此構成雖也可以追加地附加於 上述之構成，但是單獨也可以獲得本發明之效果。 【.發明之實施形態】 圖1係本發明之第1實施形態之資料處理系統之構成 圖。 資料處理部MS 0係具有中央處理裝置c P U與1次 快取記憶體L 1 C。資料處理部M S 〇雖也可以具有浮點 運算單元等圖示以外之要素，但是在本發明中，沒有直接 關係之故，省略圖示以及說明。中央處理裝置C P U雖無 特別限制，爲藉由3 2位元之位址信號可以管理位址空間 ，於位址空間之一部份被分配後述之記憶體模組。 達成主記憶體之功能之記憶體模組Μ Ε Μ係藉由複數 的記憶體裝置（Μ Ε 0〜Μ Ε 7 )所構成。在中央處理裝 置C P U被實行之程式或程式之實行中所必要之資料（以 下，在本詳細說明書中，不進行程式與資料之區別，一律 記載爲資料）被記憶於記憶體裝置。本實施形態之記憶體 裝置之個個係由4個之記憶體庫所構成，於各記憶體庫設 置讀出放大器。關於記憶體裝置之記憶體庫，2記憶體庫 構成、8記憶體庫構成也沒有問題，並不特別限定爲4記 憶體庫。進而，也可以爲不具有記憶體庫構成。 在資料處理部M S 0與記憶體模組Μ Ε Μ之間設置控 制記憶體模組Μ Ε Μ之記憶體控制單元M C U。P C I橋 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· 、訂 經濟部智慧財產局員工消費合作社印製 -13- 1284801 Α7 Β7 五、發明説明（彳） 接電路B R G被接續於記憶體控制單元。P C I橋接電路 係被使用於由資料處理系統外對於記憶體模組轉送資料之 情形。 記憶體控制模組M C U具有控制記憶體模組內之記憶 體裝置之更新之更新控制電路R F C。又，記憶體控制單 元具有調停由中央處理裝置C P U來之記憶體存取，以及 由更新控制電路來之記憶體模組之更新用之記憶體存取， 以及由P C I橋接電路B R G來之記憶體存取之調停電路 A R Β。調停電路監視由中央處理裝置、更新控制電路以 及P C I橋接電路來之存取要求，依序優先順位許可個別 之存取要求內之1個。本實施形態之優先順位並無特別限 制，設更新控制電路之存取要求爲第1，由中央處理裝置 來之存取要求爲第2，由PC I橋接電路來之存取要求爲 第3優先順位。記憶體控制單元進而具有：接受在調停電 路被許可之存取，控制記憶體模組之記憶體控制電路M C 。在構成記憶體模組之記憶體裝置爲D R A Μ等之情形， 需要更新動作之故，上述之更新控制電路成爲有效。 又，在本實施形態中，合倂資料處理部與記憶體控制 單元而稱爲資料處理裝置。但是，在資料處理部中，也可 以在本賓施形態之記憶體控制單元中組入記憶體控制單元 。本實施形態之資料處理部與未圖示出之時脈C L Κ同步 動作。以下敘述者並不只被限定適用於第1實施形態，可 被適用於本詳細說明書之全部的實施形態。 以下，說明上述之資料處理系統之動作。中央處理裝 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣· 、11 經濟部智慧財產局員工消費合作社印製 -14- 1284801 Α7 Β7 五、發明説明（^ 置C P U作爲對於記憶體模組Μ E Μ，資料之讀出或寫入 等之存取要求，透過C〇0將讀出命令輸出於調停電路 A R Β、透過A D 〇將記憶體之位址輸出於調停電路 A R B。依循上述之調停手續，調停電路一許可由中央處 理裝置來之讀出命令之存取，透過I CO ’將讀取命令輸 出於記憶體控制電路M C，透過I A D將位址輸出於記憶 體控制電路M C。記憶體控制電路接受由調停電路來之讀 取命令與位址信號，控制記憶體模組Μ Ε Μ內之記憶體裝 置（ΜΕ0 〜ΜΕ7)。 圖2係圖1之記憶體模組Μ Ε Μ之詳細構成。本實施 形態之記憶體模組係以8個之記憶體裝置（Μ Ε 〇〜 Μ Ε 7 )所構成。記憶體模組內之1個記憶體裝置Μ Ε 〇 具有4個之記憶體庫（Β 〇〜Β 3 )與主放大器ΜΑ與輸 入輸出緩衝器I〇B U F。其它之記憶體裝置（Μ Ε 1〜 ME 7 )也與ME 〇同樣構成之故，省略圖示與說明。 ME 0具有之4個的記憶體庫（B 0〜B 3 )之內的1個 的記憶體庫B 0具有：記憶體陣列、行解碼器X - D E C 、列解碼器Y — D E C、讀出放大器陣列S A - A R Y、 列開關C S W以及總體位元線G B L。其它之記憶體庫（ Β 1〜B 3 )也與記憶體庫B 0相同構成之故，省略圖示 與說明。記憶體控制模組M C U與記憶體模組Μ Ε Μ透過 6 4位元寬之總線M D Q進行資料之輸入輸出。被接續於 記憶體控制模組M C U之6 4位元總線在記憶體模組內被 分割爲8個之記憶體裝置（Μ Ε 0〜Μ Ε 7 )之故，8位 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 -15- 1284801 A7 B7 五、發明説明（d 元之總線被接續於1個之記憶體裝置。各記憶體裝置以由 記憶體控制電路M C來之命令同時動作，記憶體模組 Μ Ε Μ同時進行6 4位元資料之讀出以及寫入。本實施形 態之記憶體裝置（Μ Ε 0〜Μ Ε 7 )係每一 4個之記憶體 庫可以獨立控制。 在圖3與圖4中，顯示記憶體庫之詳細構成與記憶體 模組Μ Ε Μ之動作。又，在本實施形態的以下說明中，記 憶體裝置係以同步D R A Μ進行說明。以下，以圖4說明 在圖1所示之信號線之信號的狀況。中央處理裝置C P U 輸出之讀出命令與存取位址經由調停電路A R Β透過 I C 0與I A D被輸入記憶體控制電路M C。記憶體控制 電路對於記憶體模組，透過M C 0輸出記憶^庫主動命令 AC、透過MAD輸出記憶體庫位址BK〇(MAD〔 1 3 : 1 2〕之2位元）與行位址R 0 ( M A D〔 1 1 : 0〕之12位元）。接著，透過MCO輸出讀取命令RD 、透過MAD輸出記憶體庫位址BKO (MADD〔 1 3 :1 2〕）與列位址 R 0 ( M A D D D〔 8 : 0〕之 9 位 元）。記憶體控制電路輸出之命令或位址並行被輸入記憶 體模組Μ Ε Μ內之8個的記憶體裝置，進行相同讀出動作 。在本賓施形態中，藉由記憶體模組或記憶體控制單元形 成之資料處理系統係與時脈信號同步動作之故，個別之命 令與位址、以及資料與時脈同步被輸入輸出。 命令與位址共通被輸入圖2所示之記憶體模組Μ Ε Μ 內之8個的同步DRAM (ΜΕ0〜ΜΕ7)之故，在以 本紙張尺度適用中國國家標準（CNS ) A4規格（210'〆297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -16- 1284801 A7 B7 _ __ 五、發明説明（14! (請先閱讀背面之注意事項再填寫本頁) 下，說明那些S D R Α Μ 1個之動作。記憶體庫主度命令 A C與記憶體庫位址Β Κ 0與行位址R 0 —被輸入 SDRAM，藉由記憶體庫位址ΒΚ0被選擇之4個內的 1個之記憶體庫B 〇之行解碼器X - D E C，記憶體庫內 之4 0 9 6條之字元線中的1條字元線W L被選擇。在圖 3顯示圖2所示之記憶體庫之詳細。藉由1條之字元線被 選擇，由4 0 9 6位元形成之1頁份之記憶體單元之資料 通過4 0 9 6之位元線對（由610_0與61^30 — 0 至BL7 — 511與BLB7 — 511)，被傳送於 4 0 9 6個之讀出放大器陣列SA — ARY，藉由個別之 讀出放大器被放大、保持。接著，爲了讀出被保持在讀出 放大器之資料，透過MCO，讀取命令RD被輸入，透過 M A D，與字元線選擇時之記憶體庫位址Β K 〇相同之記 憶體庫位址Β K 〇與列位址C 0被輸入。與字元線之選擇 時相同地，藉由記憶體庫位址Β K 〇，4個之記憶體庫中 的1個的記憶庫被選擇，被選擇之記憶體庫之列解碼器Y 一 D E C藉由列位址C〇，選擇4 0 9 6個之列開關群 經濟部智慧財產局員工消費合作社印製 C SW中的8個之列開關。在藉由列解碼器Y — D E C被 選擇之8個之列開關中，被保持在讀出放大器之資料被輸 出於總體位元線（G B L 0〜G B L B 7 )。被輸出於總 體位元線之8位元的資料透過圖2所示之主放大器Μ A與 輸入輸出緩衝器I OCUF被輸出於MDQ。輸出於 M D Q之際，資料也由進行上述動作之其它的7個 5 D R A Μ被輸出之故，變成6 4位元之資料被輸出。如 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X297公釐 1 -17- 1284801 Α7 Β7

五、發明説明（U (請先閱讀背面之注意事項再填寫本頁) 上述般地輸出資料後，記憶體控制電路M C輸出預先充電 命令P R Ε，即預先充電控制用之預先充電指令與記憶體 庫位址Β Κ 〇。藉由此，解除被選擇之記憶體庫之被選擇 的字元線之選擇，進行位元線之預先充電。關於此預先充 電，有關在列位址輸出後以哪種定時進行，也有藉由規格 而被決定之情形。在本詳細說明書之同步型記憶體裝置中 ，其期間成爲4時脈後，但是並不特別限制。關於不是本 詳細說明書之同步型之記憶體裝置也相同。即，使R A S 信號成爲H i g h，進行預先充電，關閉頁。在以上之動 作中，記憶體控制電路M C對於記憶體模組Μ Ε Μ輸出記 憶體庫主動命令A C，至資料由記憶體模組被輸出爲止之 等待爲7循環，即，存取之等待變成7循環。 經濟部智慧財產局員工消費合作社印製 圖5係圖1之記憶體控制電路M C之詳細構成。記憶 體控制電路具有：頁存取判定電路Ρ Η ;以及模式切換方 塊Μ 0 D Ε ;以及對於記憶體模組，發行控制命令與存取 位址之位址產生電路A C G ;以及進行對於記憶體模組之 輸入輸出資料之控制之輸入輸出資料控制電路D Q B。頁 存取判定電路Ρ Η係進行由以前的存取位址之行位址與由 調停電路A R Β被供給之現在的存取位址之行位址是否一 致之判定。模式切換方塊Μ〇D E係動態地進行：在對記 憶體模組Μ Ε Μ之存取後，是否成爲關閉記憶體裝置之頁 之頁關閉模式、或維持開啓頁之狀態之頁開啓模式之切換 的方塊。關於頁存取判定電路與模式切換方塊，顯示於下 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -18 1284801 A7 B7 _ 五、發明説明（β 依據圖6與圖7，說明頁存取判定電路P H與模式切 換方塊的動作。圖6係顯示對應於頁存取判定電路保持之 記憶體模組Μ E Μ之各記憶體庫之行位址選擇信號P S與 比較行位址T R A D之表。對於個別之記憶體庫之前一存 取的行位址被記憶在比較行位址T R A D。行位址選擇信 號P S爲L 〇 w時，顯示對應之記憶體庫之行位址 TRAD未被選擇，在H i g h時，顯示該記憶體庫之行 位址T R A D被選擇。即，在對應之記憶體庫之前次的存 取終了之時間點，如頁被關閉，成爲L 〇 w，如頁維持開 啓，成爲H i g h。 圖7 ( a )係顯示頁存取判定電路P H之動作定時。 讀取命令R與存取位址A D 0由調停電路A R Β被輸入於 .記憶體控制電路M C。存取位址A D 〇具有指定記憶體庫 之記憶體位址I A D ( B A N K )與指定字元線之行位址 I A D (ROW)。在存取位址A D 〇之中，以指定記憶 體庫之記憶體位址I A D ( B A N K )之値爲'' 1 〃 '指 定字元線，即頁之行位址I A D ( R〇W )爲'' 3 8 〃之 情形爲例顯示。頁存取判定電路依據記憶體庫位址之A 1 〃，比較由圖6所示之表所取得之第1記憶體庫之比較行 位址之値'' 5 〃與被輸入之行位址I A D ( R〇W )之値 '3 8 〃 。在此情形，被輸入之行位址與比較行位址並不 一致。即，關於記憶體庫1，在前一個之對於記憶體庫1 之存取與此次之對於記憶體庫1之存取中，行位址不同， 即被判定爲不同之頁存取。在此情形，圖5所可顯示行位 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -19- 1284801 A7 _ B7 _ 五、發明説明（ 址之一致的信號Η τ成爲L 0 w。又，關於記憶體庫1之 行位址之不一致信號M s 1 G〔 1〕成爲H i g h ’對模 式切換方塊M〇D E被輸出。p s ◦係第1記憶體庫之 P S値之H i g h的輸出。進而’第1記憶體庫之比較行 位址與行位址不一致之故’第1記憶體庫之比較行位址之 値由5被更新爲3 8。 接著，說明圖7 ( b )之動作。顯示：被輸入記憶體 控制電路M C之記憶體位址I A D ( B A N K )爲'' 3 、行位址I A D ( R〇W )爲' 4 1 〃之情形。頁存取判 定電路P Η比較圖6所示之第3記憶體庫之比較行位址之 値、、4 1 〃與被輸入之行位址I A D ( R〇@ )之、、4 1 〃。在此情形，被輸入之行位址與比較行位址一致。即， 關於記憶體庫3，前一之對於記憶體庫3之存取與此次之 對於記憶體庫3之存取中，行位址一致，即，被判定爲頁 存取。其結果爲：顯示行位址之一致的信號Η T成爲 H i g h、關於記憶體庫3之行位址的不一致信號 MS I G〔 3〕成爲L ow。P SO爲第3記憶體庫之 P S値之H i g h輸出。第3記憶體庫之比較行位址與被 輸入之行位址一致之故，第3記憶體庫之比較行位址之値 '' 4 1 〃被維持原樣。此處，M S I G〔 *〕 （ *係記憶 體庫號碼）係對於第*記憶體庫之行位址不一致信號，對 第*記憶體庫之存取在頁存取之情形成爲L 〇 w，在不同 之頁存取之情形成爲H i g h。 模式切換方塊Μ〇D E係具有切換被分配於各記憶體 本紙張尺度適用中國國家標準（CNS ) A4規格（210'〆297公釐） (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部智慧財產局員工消費合作社印製 -20- 1284801 Α7 Β7 五、發明説明（d 庫之控制模式之複數的模式切換電路（P R J 0〜 (請先閲讀背面之注意事項再填寫本頁) P r j 3 )。其中之一之對第3記憶體庫之模式切換電路 P R J 3係由：不同之頁存取的連續次數的存取次數計數 器RC與依據此存取次數計數器RC之値，將LPR〔 3 〕切換爲H i g h準位或L 〇 w準位之開關電路S W所構 成。L P R〔 3〕爲H i g h時，顯示頁開啓模式， L ow時，顯示頁關閉模式。其它之模式切換電路（ PR J 0〜PR J 2 )之構成與模式切換電路PR J 3相 等，各爲對應於由記憶體模組之第0記憶體庫至第2記憶 體之模式切換電路。上述之頁開啓模式係由記憶體模組讀 出資料、對記憶體模組寫入資料用，存取記憶體模組之記 ，在產生下一存取爲止不關閉頁地控制記憶體裝置之模式 ，頁關閉模式係存取記憶體模組之際，每次存取關閉頁地 控制記憶體裝置之模式。R A S退下模式或單單頁模式係 對應於頁開啓模式之表現。 經濟部智慧財產局員工消費合作社印製 在模式切換電路（PR J 0〜PR J 3 )所具備之存 取次數計數器R C中，依據中央處理裝置C P U可以設定 不同之頁存取的連續次數。中央處理裝置C P U輸出設定 於存取次數計數器用之命令R S E T與不同之頁存取的連 續次數之値。命令R S E T與連續次數之値經由圖1之 C〇〇與A D 〇 ，被輸入記憶體控制單元M C U，透過調 停電路ARB被輸入模式切換電路（PRJ 〇〜PRJ 3 )，藉由由中央處理裝置來之命令，不同之頁存取的連續 次數之値被設定於存取次數計數器R C。（在本實施形態 本紙張尺度逍用中國國家標準（CNS ) Α4規格（210X297公釐）~一 一 -21 1284801 A7 B7 ___ 五、發明説明（d (請先閱讀背面之注意事項再填寫本頁) 中，中央處理裝置雖然設定不同之頁存取的連續次數之値 ，但是並不特別限制之意，也可以由資料處理系統外設定 ，也可以在記憶體控制單元之製造階段設定固定値。） 圖8係顯示模式切換電路（PR J 0〜PRJ 3)之 動作。模式切換電路（PRJ 0〜PRJ 3)對應第0記 憶體庫〜第3記憶體庫，獨立控制個別之記憶體庫。但是 ，彼等之動作係依據同一思想而動作之故，此處，以控制 第3記憶體庫之模式切換電路PRJ 3之動作爲代表做說 明。又，設爲；在模式切換電路P R J 3之存取次數計數 器R C中已經設定不同之頁存取的連續次數値N。以下， 將模式切換電路的動作大分爲2個的動作流程做說明。 經濟部智慧財產局員工消費合作社印製 首先，說明第1動作流程。於此狀態中，設爲頁開啓 模式已經被設定者。由中央處理裝置C P U來之對於記憶 體模組Μ E Μ之存取透過調停電路A R B被輸入記憶體控 制電路M C。頁存取判定電路P Η判定被輸入之存取位址 是否爲頁存取。判定結果作爲行位址不一致信號M S I G 〔3〕被輸入模式切換電路P R J 3。在模式切換電路 PRJ 3中，檢查Hi gh是否Ν次連續，即不是頁存取 之存取是否只連續存取計數器R C之値的次數。在 M S I G〔 3〕之H i g h不是N次連續之情形，使模式 切換電路P R J 3之輸出之L P R〔 3〕爲L 〇 w，維持 頁開啓模式。在MS I G〔 3〕之H i g h爲N次連續之 情形，將L P R〔 3〕變更爲H i g h，切換爲頁關閉模 式，移往第2動作流程。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 1284801 A7 B7 五、發明説明（g 在第2動作流程中，至頁存取產生爲止，即，至行位 址不一致信號M S I G〔 3〕成爲L ◦ w爲止，使L P R 〔3〕爲High，維持頁關閉模式。如MS IG〔3〕 爲Low’即如成爲頁存取，使LPR〔3〕成爲Low ’切換爲頁開啓模式，移往第1動作流程。 控制第3記憶體庫之模式切換電路p r j 3重覆進行 上述一連串之控制，模式切換電路（PRJ2〜PRJ0 )對於由第2記憶體庫至第〇記憶體庫之存取也進行同樣 之一連串的控制。 利用圖9與圖10顯示圖5內之位址產生電路ACG 之動作與個別之模式之對記憶體模組之存取的動作波形。 如圖5所示般地，由調停電路ARB來之讀取命令與存取 位址被輸入位址產生電路A C G，由頁存取判定電路P Η 來之頁存取判定信號Η Τ與行位址選擇信號P S 0被輸入 位址產生電路ACG，LPR由模式切換方塊MODE被 輸入位址產生電路A C G。在頁開啓模式之情形，L P R 成爲L ow，在頁關閉模式之情形，LPR成爲H i gh 。在頁開啓模式之情形，於對記憶體模組之存取的最後， 不進行預先充電命令p R E之發行’保持開啓頁之狀態。 以下，關於圖9 ( A )〜（Η ) ’具體說明之。 (A ):行位址選擇信號P S爲H i g h、顯示行位 址之一致之信號HT爲H i g h，而且’ L ?尺爲1 ow 時，表示頁已經被選擇’對與該頁爲同一頁之存取產生’ 只將讀取命令R D與列位址輸出於記憶體模組M E M。此 本紙張尺度適用中國國家標準（CNS ) Α4規格（210x297公酱） (請先閱讀背面之注意事項再填寫本頁} 衣· 訂 經濟部智慧財產局員工消費合作社印製 -23- 1284801 Α7 Β7 五、發明説明（ 時之資料傳送的讀取存取之等待成爲5。在圖1 0中’最 下方之定時圖相當於此。 (B ):行位址選擇信號PS爲Low、HT爲 Hi gh、而且，LPR爲Low時，頁未被選擇之故’ 以記憶體庫主動命令A C與行位址、讀取命令R D與列位 址之順序往記憶體模組輸出。此時之資料傳送之讀取等待 成爲7。在圖1 0中，由下起第2段之定時圖與此相當。 此（B )係由頁關閉模式切換爲頁開啓模式之存取。 (C ):行位址選擇信號P S爲H i g h、Η T爲 Low、而且，LPR爲Low時，表示頁已經被選擇’ 對與該頁不同之頁之存取產生，以預先充電命令p R E、 記憶體庫主動命令A C與行位址、讀取命令R D與列位址 之順序往記憶體模組輸出。此時之資料傳送讀取等待成爲 9。在圖1 0中，顯示於最上方之定時圖與此相當。係在 頁開啓模式中，對不同頁之存取產生之狀態。 (D ):行位址選擇信號PS爲Low、HT爲 Low、而且，LPR爲Low時，頁未被選擇之故’以 記憶體庫主動命令A C、讀取命令R D之順序往記憶體模 組輸出。此時之資料傳送的讀取等待成爲7 ° 以上（A )〜（D )係關於頁開啓模式之說明。以下 所示之（E )〜（Η )係關於頁關閉模式之說明。在頁關 閉模式中，存取之最後，發行預先充電命令P RE ’設爲 關閉記憶體模組Μ Ε Μ之頁的狀態，即’使字元線成爲非 選擇狀態。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 -24- 1284801 A7 _ B7 ___ 五、發明説明（2$ (E ):行位址選擇信號P S爲H i g h、Η T爲 H i g h、而且，L P R爲H i g h時，表示頁已經被選 擇，對與該頁相同之頁的存取產生，將讀取命令R D與列 位址、預先充電命令p R E輸出於記憶體模組’在資料輸 出後，關閉頁。此時之資料傳送讀取等待成爲5 ° (F):行位址選擇信號PS爲Low、HT爲 Hi gh、而且，LPR爲Hi gh時’頁未被選擇之故 ，以記億體庫主動命令A c與列位址、讀取命令R D與列 位址、預先充電命令PRE之順序往記憶體模組輸出。此 時之資料傳送的讀取等待成爲7。 (G ):行位址選擇信號PS爲High、HT爲 Low、而且，LPR爲Hi gh時，表示頁已經被選擇 ，對與該頁不同之頁的存取產生’以預先充電命令P R E 、記憶體庫主動命令A C與行位址、讀取命令R ϋ與列位 址、預先充電命令P R Ε之順序往記憶體模組輸出。此時 之資料傳送讀取等待成爲9。在圖1 0中’由上起第2段 所示之定時圖相當於此。由頁開啓模式移往頁關閉模式之 狀況。 (Η ):行位址選擇信號PS爲Low、HT爲 Low、而且，LPR爲Hi gh時’頁未被選擇之故’ 以記憶體庫主動命令A C與行位址、讀取命令R D與列位 址、預先充電命令P R E之順序往記憶體模組輸出。此時 之資料傳送之讀取等待成爲7。在圖1 〇中，由上起第3 段所示之定時圖與此相當。爲頁開啓模式繼續之狀況。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） f請先閱讀背面之注意事項再填寫本頁) ,ιτ 經濟部智慧財產局員工消費合作社印製 25- 1284801 A7 _ B7 __ 五、發明説明（2) (請先閱讀背面之注意事項再填寫本頁) 圖9之表的最下段所示之寫入等待係顯示寫入命令 W T輸入之際的位址產生電路A C G之動作的一例。對記 憶體模組寫入資料之情形，指令程序之讀取命令R D被置 換爲寫入命令W T。 經濟部智慧財產局員工消費合作社印製 在頁開啓模式中，不同頁存取一產生，需要關閉現在 開啓之頁。即需要發行：使現在選擇狀態之字元線成爲非 選擇，預先充電資料線用之預先充電命令P R E。在此情 形，關閉頁後，需要再度開啓頁之故，讀取等待成爲9循 環。如上述般地，不同頁存取如繼續，由頁開啓模式切換 爲頁關閉模式。在業關閉模式中，不同頁之存取由於在以 前之存取，頁已經被關閉之故，不需要最初發行預先充電 命令PRE，等待成爲7循環。又，由頁開啓模式切換爲 頁關閉模式之際，並無不同頁存取連續之必要性，在頁開 啓模式中，在只要一次對不同頁之存取產生之時間點，也 可以切換爲頁開啓模式。此將存取次數寄存器R C之設定 設爲“ 1 “即可。進而，不是不同頁存取連續，依據對同 一頁之存取與對不同頁之存取之比例，也可以由頁開啓模 式切換爲頁關閉模式。進而，如圖9 (E)般地，也可以 設置強制由頁開啓模式切換爲頁關閉模式之構成。另一方 面，在頁關閉模式中，如同一頁之存取產生，切換爲頁開 啓模式。在頁開啓模式之同一頁存取中，爲對於與現在開 啓之頁相同之頁之存取之故，不須新開啓頁，等待成爲5 。在此情形，也如圖9 ( D )般地，也可以設置強制由頁 關閉模式切換爲頁開啓模式。又，在頁關閉模式中，也可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26- 1284801 A7 B7 五、發明説明（』 以在幾次產生頁存取後，切換爲頁開啓模式之構成。在此 情形，成爲圖9 ( E )之狀況繼續後，切換爲頁開啓模式 (請先閲讀背面之注意事項再填寫本頁) 。爲了設定頁存取產生幾次切換爲頁開啓模式，也可以具 有如存取次數計數器R C之寄存器。 本發明如上述般地，其特徵爲：因應存取，頁開啓模 式與頁關閉模式動態地被切換，使得可以高速進行中央處 理裝置與記憶體模組之間的資料交換。 圖1 1係顯示更新命令輸入記憶體控制電路M C之際 的動作之波形。更新命令一被輸入，以預先充電全部命令 P A L預先充電記憶體模組之全部記憶體庫，之後，發行 更新命令R E F。在以預先充電全部命令P A L預先充電 全部記憶體庫之際，頁存取判定電路P Η內之行位址選擇 信號P S全部爲L 〇 w。 圖1 2 ( a )係顯示由中央處理裝置C P U對記憶體 經濟部智慧財產局員工消費合作社印製 模組Μ E Μ產生之存取的代表例。由中央處理裝置對記億 體模組有同一頁之連續存取與不同頁之連續存取交互產生 之特性。Τ 1、Τ 3係顯示對同一頁之連續存取繼續之期 間，Τ 2、Τ 4係顯示對不同頁之連續存取繼續之期間。 圖1 2 ( b )係顯示在同一頁之連續存取繼續之期間Τ 1 以及T 3中，進行固定於頁開啓模式之控制、固定於頁關 閉模式之控制、本發明之模式切換控制之情形的等待比較 。圖1 2 ( c )係顯示在不同一頁之連續存取繼續之期間 T 2以及T 4中，進行固定於頁開啓模式之控制、固定於 頁闋閉模式之控制、本發明之模式切換控制之情形的等待 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- 1284801 A7 _____ B7 _ 五、發明説明（2¾ 比較。如在圖1 2 ( b ) 、（ c )所示般地，如依據本發 (請先閱讀背面之注意事項再填寫本頁) 明，在同一頁之連續存取繼續之期間T 1以及T 3中，以 頁開啓模式動作，在不同頁之連續存取繼續之期間T 2以 及T 4中，被切換爲頁關閉模式而動作。藉由此模式切換 ，經常使等待成爲最小，可以使對記憶體模組之存取高速 進行。進而，抑制記憶體裝置之讀出放大器之動作次數之 故，可以降低記憶體裝置之消費電力。 以上，雖就第1實施形態進行說明，但是在第1實施 形態中，記憶體模組係具有複數的記憶體庫之構成。但是 由上述之說明可以變淸楚地，本發明之思想也可以適用於 藉由不具有記憶體庫之記憶體模組而被構成之資料處理系 統，也可以實現對藉由不具有記憶體庫之記憶體模組而被 構成之資料處理系統之記憶體裝置之存取的高速化。 圖1 3係本發明之第2實施形態之記憶體控制電路 M C 1構成。關於資料處理系統之其它的構成要素，與第 1實施形態相同之故，省略說明以及圖示，名稱或標記設 爲與第1實施形態者相同。 經濟部智慧財產局員工消費合作社印製 記憶體控制電路M C 1具有依據由調停電路A R Β來 之存取位址，先行發行下一位址（加上指定之補償値之位 址）之先行發行電路P F S。又，記憶體控制電路具有判 定現在之存取位址對於以前之存取位址是否爲不同頁或同 一頁，動態進行成爲關閉記憶體模組之頁之頁關閉模式或 開啓頁之頁開啓模式之切換之模式切換方塊Μ〇D E 〇。 進而，每一記憶體庫具有判定以前之存取位址之行位址與 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 Χ297公釐) ~ -28- 1284801 A7 B7

五、發明説明（Q (請先閲讀背面之注意事項再填寫本頁) 現在之存取的行位址是否一致之頁存取之頁存取判定電路 P Η 〇。又，具有：判定在先行發行電路P F S以前被先 行發行之行位址與由調停電路A R Β來之行位址是否一致 之先行發行存取判定電路Ρ Η 1與接受先行發行存取判定 電路Ρ Η 1之結果，動態進行使在先行發行電路P F S之 先行發行成爲有效或無效之切換之先行發行模式切換方塊 Μ〇D Ε 1。進而，具有：對於記憶體模組，產生控制命 令與位址之位址產生電路A C G與控制輸入輸出資料之輸 入輸出資料控制電路DQB。模式切換方塊MOD E0與 先行發行模式切換方塊MODE 1之動作與圖2之模式切 換方塊MODE相同。 以下，說明先行發行電路P F S與先行發行存取判定 電路Ρ Η 1之動作。 圖1 4係顯示先行發行存取判定電路Ρ Η 1具有之對 應於記憶體模組之各記憶體庫之行位址之表。此行位址係 顯示現在的記憶體存取之以前，先行發行電路p F s先行 發行之比較行位址P R A D。 經濟部智慧財產局員工消費合作社印製 圖1 5係先行發行電路P F S保持之表。彼等係使將 先生發行位址作爲頁存取判定電路Ρ Η 0之輸入設爲有效 或無效對應於各記憶體庫之有效信號P F °有效信號P F 爲H i g h時，顯示有效，L o w時，顯不：無效。

圖16 (a)以及（b)係顯示先行發行電路PFS 與先行發行存取判定電路Ρ Η 1之動作的一例。在圖1 6 (a )中，通過I C〇，讀取命令R與記憶體庫位址 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- 1284801 A7 B7 五、發明説明（2) I A D ( B A N K )之値、、2，、行位址 I A D ( R 〇 W )之値'' 1 0 5 〃被輸入記憶體控制電路M C 1。先行發 行電路P F S對於此存取位址，透過S A D，將記憶體庫 位址S A D ( B A N K )之値'' 2 〃 、行位址S A D ( R〇W )之値> 1 〇 5 〃輸出於先行發行存取判定電路 Ρ Η 1。先行發行存取判定電路Ρ Η 1比較圖1 4所示之 第2記憶體庫之比較行位址P R A D之値〜1 0 5 〃與被 輸入之行位址値〜1 0 5 〃 。在此情形，爲一致之故，被 判定爲頁存取，H S I G〔 2〕成爲H i g h，第2記憶 體庫之P R A D之値被保持爲'' 1 0 5 〃之原樣。先行發 行電路P F S接著將先行發行位址透過S A D，將記憶體 庫位址S A D ( B A N K )之値3 〃 、行位址S A D ( R〇W )之値'' 1 0 5 〃往先行發行存取判定電路Ρ Η 1 輸出。一倂將P F Ε當成L 〇 w輸出於頁存取判定電路 Ρ Η 〇。在先行發行存取判定電路Ρ Η 1中，將圖1 4所 示之第3記憶體庫之比較行位址P R A D之値'' 1 5 〃更 新爲被輸入之先行發行行位址S A D ( R〇W )之値 1 0 5。先行發行電路P F S透過S A D先行發行之記憶 體庫位址S A D ( B A N K )之値爲、、3 〃之故’檢索圖 1 5所示之有效信號P F之中，對應第3記憶體庫之有效 信號。此有效信號P F之値爲H i g h之故，先行發行位 址被判斷爲有效，使P F E爲L 〇 w。由先行發行模式切 換方塊Μ〇D Ε 1被往先行發行電路P F S輸出之信號 L P F〔 0 : 3〕係對應各記憶體庫，將前述有效信號 本紙張尺度逍用中國國家標準（CNS ) Α4規格（210Χ297公釐） — (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 -30- 1284801 A7 B7 五、發明説明（ P F之値設定爲H i g h或L 〇 w所必要之切換信號。 L P F爲H i g h係顯示使先行發行位址切換爲有效’ (請先閱讀背面之注意事項再填寫本頁) L P F爲L 〇 w係顯示將先行發行位址切換爲無效。 LPF〔2〕爲High時，對應有效信號PF之第2記 憶體庫之地方被設定爲H i gh。LPF〔 2〕被設定爲 High。 在圖1 6 ( b )中，通過I C〇，讀取命令R與記憶

體庫位址I A D ( B A N K )之値、、0 〃 、行位址I A D (R〇W )之値> 1 8 〃被輸入記憶體控制電路M C 1。 先行發行電路P F S對於此存取，透過S A D，將記憶體 庫位址S A D ( B A N K )之値、' 0 〃 、行位址S A D ( R〇W )之値a 1 8 〃輸出於先行發行存取判定電路 Ρ Η 1。先行發行存取判定電路Ρ Η 1比較圖1 4所示之 第0記憶體庫之比較行位址P R A D之値'' 8 〃與被輸入 之行位址値> 1 8 〃 。在此情形，爲不一致之故， 經濟部智慧財產局員工消費合作社印製 H S I G〔 〇〕成爲L 〇 w。第〇記憶體庫之比較行位址 PRAD之値被保持爲8之原樣。先行發行電路P F S接 著，作爲先行發行位址，將記憶體庫位址S A D ( B A N K )之値1 〃 、行位址S A D ( R Ο W )之値'' 1 8 V輸出於先行發行存取判定電路Ρ Η 1。進而，先行 發行電路P F S設P F 1爲L 〇 w，輸出於先行發行存取 判定電路Ρ Η 1。先行發行存取判定電路Ρ Η 1將圖1 4 所示之第1記憶體庫之比較行位址P R A D之値'' 6 〃更 新爲先行發行行位址S A D ( R〇W )之値'' 1 8 〃 。先 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -31 - 1284801 A7 B7 _ 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 行發行電路p F S透過S A D先行發行之記憶體庫位址 S A D ( B A N K )之値爲1 〃之故，檢索前述有效信 號P F之中，對應於第1記憶體庫之有效信號P F 1。此 有效信號P F之値爲L 〇 w之故’先行發行位址被判斷爲 無效，設PFE爲High°LPF 〔1〕一成爲Low ，將前述有效信號P F之中，對應於第1記憶體庫之有效 信號PF1設定爲Low。 圖1 7係顯示先行發行模式切換方塊MODE 1之動 作。先行發行模式切換方塊Μ 0 D E 1爲與圖2所示之模 式切換方塊Μ〇D Ε爲相同之構成，進行同樣的動作。以 下，將一連串之動作分成2個之動作流程做說明。 經濟部智慧財產局員工消費合作社印製 在第1動作流程中，由調停電路A R Β來之存取位址 輸入先行發行模式切換方塊Μ〇D Ε 1之際，檢查 HS I G之Ή i gh是否Μ次連續。在HS I G之 H i g h不是Μ次連續之情形，使L P F爲L 〇 w，維持 先行發行位址無效模式。在H S I G之H i g h爲Μ次連 續之情形，使L Ρ F爲Η i g h，切換爲先行發行位址有 效模式，移往第2動作流程。 在第2動作流程中，至H S I G成爲L 〇 w爲止，繼 續維持先行發行位址有效模式，使L P F爲H i g h。 HS I G —成爲L 〇w，使L P F爲L ow，切換爲先行 發行位址無效模式，移往第1動作流程。如此，重覆進行 一連串之控制。 在圖1 8 ( a )以及（b )顯示頁存取判定電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -32- 1284801 A7 B7 _ 五、發明説明（^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ρ Η 〇以及位址產生電路A C G之動作。於圖1 8 ( a ) 中，透過I C〇，讀取命令R被輸入記憶體控制電路 M C 1，位址A 0透過I A D被輸入記憶體控制電路 M C 1。先行發行電路P F S對於此存取，透過S A D將 位址A 〇與先行發行位址A 1輸出於頁存取判定電路 Ρ Η 〇。頁存取判定電路Ρ Η 〇判定位址A 0爲同一頁存 取，使HT輸出爲Hi gh，使MS I G輸出爲Low， 使PSO輸出爲High。先行發行位址A1以PEF爲 L 〇 w被判斷爲有效，成爲頁存取判定電路Ρ Η 0之頁存 取的判定對象。其結果爲：被判定爲不同頁存取，Η Τ成 爲Low、那時之PSO成爲Hi gh。位址產生電路 A C G對於位址A 0之讀取命令接受由頁存取判定電路 PH〇與行位址選擇信號PS來之HT、PSO以及PF E之各信號，對於位址A 0，將讀取命令R D、記憶體庫 位址B 〇、列位址C〇輸出於記憶體模組。對於先行發行 位址A 1，將預先充電命令P R E、記憶體庫主動命令 A C、記憶體庫位址B 1以及行位址R 1輸出於記憶體模 組。 在圖18 (b)中，讀取命令R透過1C〇一被輸入 記憶體控制電路M C 1、位址A 0透過I A D —被輸入記 憶體控制電路M C 1，先行發行電路P F S對於此存取， 藉由S A D將位址A 0與先行發行位址A 1輸出於頁存取 判定電路Ρ Η 〇。頁存取判定電路Ρ Η 0判定A 〇爲不同 頁存取，使Η T輸出爲L 〇 w、使M S I G輸出爲 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -33- 1284801 A7 _ ___ _ B7 _ 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁)

High 使P SO輸出爲l ow。先行發行位址A 1以 P F E爲H i g h，被判斷爲無效，不成爲頁存取判定電 路P Η 0之頁存取之判定的對象，什麼都不進行。位址產 生電路A C G對於位址Α 〇之讀取命令，藉由頁存取判定 電路ΡΗ0與先行發行電路pfS接受HT、PSO以及 P F E之各信號，對於位址a 〇，將記憶體庫主動命令 A C、讀取命令R D、記憶體庫位址B 〇、行位址R 〇以 及列位址C 0輸出於記憶體模組。對於先行發行位址a 1 ，什麼都不進行。 經濟部智慧財產局員工消費合作社印製 圖1 9係說明記憶體控制電路M C 1之全體動作例。 讀取命令R0透過I C〇、位址Α0透過IAD被輸入於 先行發行電路P F S。先行發行電路P F S透過S A D首 先發行A 〇，接著發行先行發行位址A 1。此時，先行發 行位址A 1爲對與位址A 〇不同之記憶體庫之存取。位址 A 〇被輸入頁存取判定電路P Η 〇。頁存取判定電路 Ρ Η 〇與第1實施形態相同地，如判斷被輸入之行位址與 比較行位址相同，即爲同一頁，Η Τ成爲H i g h。在此 情形，位址產生電路A C G將讀取命令R D、記憶體庫位 址B 〇以及列位址C 0對於記憶體模組輸出。先行發行位 址A 1在位址A 0之後，被輸入頁存取判定電路Ρ Η 〇。 如被判定爲頁存取判定電路Ρ Η 〇內之比較行位址與被輸 入之行位址爲不同，即不同之頁，Η Τ成爲L 〇 w，位址 產生電路A C G將對於先行發行位址之資料保持於 DRAM之讀出放大器之故，輸出預先充電命令PR E， I紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ：297公釐） 34- 1284801 A7 _ B7 ___ 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 輸出記憶體庫主動命令A C與記憶體庫位址B 1與行位址 R 1。接著，讀取命令R 1透過I C〇、位址A 1透過 IAD —被輸入於先行發行電路PFS，透過SAD ’首 先發行A 1，接著，發行先行發行位址A 2。對於位址 A. 1之行位址係藉由以前之位址A 0被選擇之故’ Η T成 爲H i g h，所期望之資料以最小等待2，由記憶體模組 被輸出。如此，先行發行下一位址而控制之，可以提升對 同一頁之存取頻度，成爲能夠使對記憶體模組之存取變高 速。 圖2 0係顯示本發明之第3實施形態之記憶體控制電 路M C 2之構成圖。在本實施形態中，其特徵爲：於第1 實施形態所示之記憶體控制電路M C中附加自動位址調整 電路A Τ。 經濟部智慧財產局員工消費合作社印製 圖2 1係適用記憶體控制電路M C 2之資料處理系統 構成圖。此資料處理系統係以：記憶體模組Μ Ε Μ ;以及 具有存取記憶體模組之中央處理裝置C P U與1次快取 L I C之資料處理部M S 2 ;以及P C I橋接電路B R G ;以及控制記憶體模組Μ Ε Μ之記憶體控制單元M C U 2 構成。記憶體模組Μ Ε Μ係於圖1所示之記憶體模組 Μ Ε Μ附加保持顯示記憶體模組之構成之記憶體庫位址、 行位址以及列位址之模組狀態資訊之模組狀態寄存器 M R E G。資料處理部M S 2係於圖1所示之資料處理部 M S 〇附加保持顯示1次快取之構成之標籤、索引、行大 小之快取狀態資訊之快取狀態寄存器L R E G。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ' - ' -35· 1284801 A7 B7 五、發明説明（3) (請先閱讀背面之注意事項再填寫本頁) 利用圖2 0以及圖2 1 ，說明將被保持在快取狀態寄 存器L R E G之快取狀態資訊與被保持在模組狀態寄存器 M R E G之模組狀態資訊傳送於自動位址調整電路A T之 動作。首先，說明將被保持在快取狀態寄存器L R E G之 快取狀態資訊傳送於自動位址調整電路A T之動作。中央 處理裝置C P U將快取狀態寄存器L R E G保持之快取狀 態資訊傳送於記憶體控制電路之傳送命令W C透過C〇〇 與I C 0輸出，將快取狀態資訊透過D Q 0與I D Q輸出 於記憶體控制電路內之自動位址調整電路A T。藉由 I D Q〔 4 : 0〕，行大小之位元數被送往位址調整電路 A T、藉由I D Q〔 9 : 5〕，索引之位元數被送往位址 調整電路AT、藉由IDQ〔 14:10〕，標籤之位元 線被送往位址調整電路A T。藉由傳送命令W C快取狀態

資訊被傳送於自動位址調整電路A T內之寄存器C R E G 〇 經濟部智慧財產局員工消費合作社印製 接著，藉由中央處理裝置C P U將被保持在模組狀態 寄存器M R E G之模組狀態資訊傳送於記憶體控制電路之 傳送命令R Μ透過C〇0與I C〇輸出於記憶體控制電路 。記憶體控制電路內之位址產生電路A C G將讀出模組狀 態寄存器M R E G內之模組狀態資訊用之讀出命令R Μ對 於記憶體模組輸出。藉由此，由記憶體模組透過M D Q與 I D Q被傳送於自動位址調整電路內之寄存器。 圖2 2係作爲1次快取L I C之構成，行大小爲5位 元、索引爲8位元以及標籤爲万1 9位元之情形，以及作 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 36- 1284801 A7 B7_ 五、發明説明（3) (請先閲讀背面之注意事項再填寫本頁) 爲記憶體模組Μ E Μ之構成’列位址爲9位元、記憶體庫 位址爲2位元以及行位址爲1 2位元之情形’自動位址調 整電路A Τ進行位址調整之例。I A D〔 3 1 : 0〕係被 輸入自動位址調整電路A T之位址，S A D〔 2 2 : 0〕 在自動位址調整電路A T被進行調整而輸出之位址。 L I N 0〜L I N 4之5位元係顯示行大小之位元、 I ND 0〜I ND 7之8位元係顯示索引之位元、 TAG 0〜TAG 1 8之1 9位元係顯示標籤之位元。 經濟部智慧財產局員工消費合作社印製 C 〇〜C 8之9位元係顯示列位址之位元、B 〇〜B 1之 2位元係顯示記憶體庫位址之位元、R 〇〜R 1 1之1 2 位元係顯示行位址。首先，由I A D〔 3 1 : 0〕之下位 位元起依序分配行大小之5位元、索引之8位元、標籤之 19位元，由SAD〔22 : 0〕之下位位元起依序分配 列位址之9位元、記憶體庫位址之2位元、行位址之1 2 位元。接著，由標籤之下位位元起依序分配於記憶體庫位 址。圖2 3係作爲1次快取L 1 C之構成，行大小爲5位 元、索引爲9位元、標籤爲1 8位元之情形，以及作爲記 憶體模組Μ Έ Μ之構成，列位址爲9位元、記憶體庫位址 爲2位元、行位址爲1 2位元之情形，自動位址調整電路 A Τ進行位址調整之例。I A D〔 3 1 : 0〕係輸入自動 位址調整電路A T之位址，S A D〔 2 2 : 0〕係在自動 位址調整電路A T被進行調整而輸出之位址，L I N 〇〜 L I N 4之5位元係顯示行大小之位元、I N D 〇〜 I N D 8之9位元係顯示索引之位元、T A G 〇〜 本紙張尺度適用中國國家標準（CNS ) M規格(210X297公釐） ~ 一 -37- 1284801 A7 ___ B7 _ 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) TAG1 7之1 8位元係顯示標籤之位元。C0〜C8之 9位元係顯示列位址之位元、B 〇〜B 1之2位元係顯示 記憶體庫位址之位元、R 0〜R 1 1之1 2位元係顯示行 位址之位元。首先，由I A D〔 3 1 : 0〕之下位位元起 依序分配行大小之5位元、索引之9位元、標籤之1 8位 元，由S A D〔 2 2 : 0〕之下位位元起依序分配列位址 之9位元、記憶體庫位址之2位元、行位址之1 2位元。 接著，由標籤之下位位元起依序分配於記憶體庫位址。 如此，藉由於T A G位元自動地分配記憶體庫位址， 將進行起因於1次快取之快取錯誤的快取條目（entry )之 置換用的讀取動作與寫回用之寫入動作分散於不同之記憶 體庫，減少同一記憶體庫之不同頁動作之頻度，可以使 DRAM以及同步DRAM高速動作。 經濟部智慧財產局員工消費合作社印製 圖2 4係本發明之第4實施形態。在本實施形態中， 係以D D R同步D R A Μ構成圖1之記憶體模組。D D R (Double Data Rate :雙資料率）SDRAM 也與 S D R A Μ同樣地，具有負數的記憶體庫以及對應於此記 憶體庫之讀出放大器。D D R S R A Μ具有在時脈之上升 與下降可以傳送資料之特徵。關於本實施形態之構成，與 第1實施形態幾乎成爲相同之構成之故，省略圖示與說明 。藉由本實施形態，可以使D D R S D R A Μ高速動作。 在圖2 4中，係顯示：讀取命令R對記憶體控制電路^1〇 輸入時，藉由記憶體控制電路M C進行之模式切換控制， 記憶體控制電路對記憶體模組Μ Ε Μ輸出之命令、位址以 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210X297公釐） -38- 1284801 Α7 Β7 五、發明説明（ 及由記憶體模組被讀出之動作波型之讀取等待。在頁開啓 模式中，一產生不同頁存取，關閉現在開啓之頁之故，發 行預先充電命令p RE，需要再度開啓頁之故，讀取等待 成爲8循環。不同之頁存取一連續，由頁開啓模式切換爲 頁關閉模式。在頁關閉模式之不同頁的存取中，在以前之 存取中，頁已經被關閉之故，最初不需要發行預先充電命 令P ER，等待成爲6循環。在頁關閉模式中，同一頁之 存取一產生，切換爲頁開啓模式。在頁開啓模式之同一頁 存取中，爲對於與開啓之頁爲枏同頁之存取之故，不須新 開啓頁，等待成爲4。如上述班地，對於以 D D R S D R A Μ構成之記憶體模組，藉由切換模式而進 行控制，可以高速進行與記憶體模組之存取。 圖2 5係顯示第4實施形態之模式切換電路之動作。 本實施形態之模式切換電路係與第1實施形態之圖5的模 式切換電路（P R J 0〜P R J 3 )同樣之構成，在圖 2 5所示之標號係設爲具有與第1實施形態者相同之意義 。於此也與第1實施形態之說明同樣地，以控制由4個之 記憶體庫所形成之D D R — S D R A Μ之第3記憶體庫之 模式切換電路p R J 3之動作爲代表做說明。設爲在模式 切換電路PRJ 3之存取次數計數器RC已經被設定不同 頁存取之連續次數値Ν者。以下，將模式切換電路之動作 大分爲3個動作流程而說明。 首先，說明第1動作流程。於此狀態中，設爲頁開啓 模式已經被設定者。由中央處理裝置C P U來之對於記憶 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣. 訂 經濟部智慧財產局員工消費合作社印製 -39- 1284801 A7 _______ B7 _ 五、發明説明（3) (請先閱讀背面之注意事項再填寫本頁) 體模組Μ E Μ之存取透過調停電路A R B被輸入記憶體控 制電路M C。頁存取判定電路P Η判定被輸入之存取位址 是否爲頁存取。判定結果作爲行位址不一致信號M S I G 〔3〕被輸入模式切換電路PR J 3。在模式切換電路 P R J 3中，檢查H i g h是否N次連續，即，不是頁存 取之存取是否只連續存取次數計數器R C之値的次數，在 M S I G〔 3〕之H i g h不是N次連續之情形，使模式 切換電路PRJ3之輸出之LPR〔3〕成爲Low，維 持頁開啓模式。在M S I G〔 3〕之H i g h爲N次連續 之情形，使L P R〔 3〕變更爲H i g h，切換爲頁關閉 模式，移往第2動作流程。 經濟部智慧財產局員工消費合作社印製 在第2動作流程中，模式切換電路P R J 3於頁關閉 模式之狀態中，進行M S I G〔 3〕是否爲H i g h之檢 查。行位址不一致信號M S I G〔 3〕爲L o w時，即， 頁存取時，使存取次數計數器R C之値N成爲N + 1，使 LPR〔3〕成爲Low，切換爲頁開啓模式，移往第1 動作流程。如M S I G〔 3〕爲H i g h，不是頁存取之 故，使存取次數計數器R C之値成爲N _ 1，使L P R〔 3〕維持在H i g h之狀態，維持頁關閉模式。 在第3動作流程中，於第2動作流程頁開啓模式被維 持後，至產生頁存取爲止，即，至行位址不一致信號 MS IG〔3〕成爲Low爲止，使LPR〔3〕成爲 H i g h，維持頁關閉模式。如M S I G〔 3〕爲L 〇 w ，即成爲頁存取，使L P R〔 3〕成爲L 〇 w，切換爲頁 本紙張尺度通用中國國家標準（CNS ) Α4規格（210Χ297公釐） " " -40- 1284801 A7 B7 五、發明説明（ 開啓模式，移往第1動作流程。藉由上述第2動作模式， 細微之模式切換成爲可能，高速之資料處理系統之構_ $ 爲可能。又，關於第2實施形態之思想，也可以應用於本 實施形態以外之實施形態，進而，也可以應用於第2實施 形態之圖1 7。 圖2 6係本發明之第5實施形態。在此實施形態中， 係以E D Ο D R A Μ構成圖1之記憶體模組。E D〇（ Extended Data Out ) D R A M也具有對應於記憶體庫之讀 出放大器。E D〇D R A Μ具有以非同步傳送資料之特徵 。藉由將本發明適用於以E D 0 D R A Μ構成之記憶體模 組Μ Ε Μ，可以實現能夠高速動作之資料處理系統。在圖 2 6中，顯示：讀取命令R往記憶體控制電路M C輸入時 ，藉由記憶體控制電路M C進行之模式切換控制，記憶體 控制電路往記憶體模組Μ Ε Μ輸出之命令、位址以及由記 憶體模組被讀出之資料的動作波形之讀取等待。在

Hi gh時，頁關閉。CAS爲Hi gh、RAS成爲 L 〇 w時，以行位址指定之頁開啓。R A S爲L 〇 w、 C A S成爲L 〇 w時，以列位址指定之資料被輸出。 C A S以及R A S係L 〇 w準位顯示活性（active )之信 號。因此，也有於R A S以及C A S附加/等之標記或上 線之情形，在本詳細說明書中，該等標號省略。在業開啓 模式中，一產生不同頁存取，關閉現在開啓之頁之故’使 R A S信號一旦成爲H i g h進行預先充電，之後’使 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣. -訂 經濟部智慧財產局員工消費合作社印製 -41 _ 1284801 A7 B7 __ 五、發明説明（- R A S成爲L 〇 w，開啓以行位址R 〇指定之頁。之後’ 使C A S 4次成爲L 〇 w，輸出以列位址C 0、C 1、 (請先閱讀背面之注意事項再填寫本頁) C 2、C 3指定之資料。此時，讀取等待成爲8循環。不 同頁存取如連續，由頁開啓模式被切換爲頁關閉模式。於 頁關閉模式中，在不同頁之存取時，在以前之存取，頁已 經被關閉之故，最初不需要使R A S成爲H i g h以關閉 頁，等待成爲6循環。在頁關閉模式中，一產生同一頁之 存取，切換爲頁開啓模式。在頁開啓模式之同一頁存取中 ，爲對於與現在開啓之頁爲同一頁之存取之故，不需要新 開啓頁，等待成爲4。如此，對於以E D 0 D R A Μ構成 之記憶體模組，藉由切換模式進行控制，可以實現高速之 資料處理系統。又，於圖2 5中，E D〇D R A Μ以外之 要素，即中央處理裝置C P U或記憶體控制單元M C U等 與時脈C L Κ同步動作，發行命令或存取位址之構成爲一 般之故，圖示時脈C L Κ。 經濟部智慧財產局員工消費合作社印製 在以上敘述之第1至第5實施形態中，雖使用存取之 語詞，所謂存取係對記憶體裝置供給位址，由記憶體裝置 讀出位址之動作。又，在本實施形態中，雖使用模式之語 詞，所謂模式一依循一連串之規格，選擇指定的動作而進 行者。雖並不特別限制，但是模式係於寄存器輸入指定之 値，而指定之動作被設定。本實施形態之情形，模式係藉 由被設置在中央處理裝置或記憶體控制裝置之中的寄存器 而被設定。進而，在本實施形態中，也可以設置設定切換 頁開啓模式與頁關閉模式而動作之模式與不進行切換之模 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -42- 1284801 A7 __B7 _ 五、發明説明（d (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 式用之寄存器。頁開啓模式與頁關閉模式都是模式，關於 是否進行前述之切換也是模式。也可以將資料處理部與記 憶體控制單元，即記憶體控制裝置形成在別的半導體晶片 上，也可以將兩者形成在單一的半導體晶片上。在此情形 ，被形成在單一的半導體晶片上之資料處理裝置比起將資 料總線D Q 〇以別的半導體晶片形成，可以成爲寬幅比較 大之總線之外，兩者之距離被縮短之故，兩者間之高速資 料傳送變成可能。進而，也可以只使記憶體控制裝置由其 他人設置，或作爲已經被設置之設計資產與資料處理部形 成在同一半導體晶片上，以作成單晶片之資料處理裝置。 在此情形，將記憶體控制裝置之電路等之構成記錄於記錄 媒體，可以提供給資料處理部之設計者或資料處理裝置之 設計者。又，在由本身進行半導體裝置之製造的情形，也 可以於其他人提供之資料處理部組合本發明之記憶體控制 裝置或記憶體控制裝置與記憶體裝置，提供半導體裝置以 供給其他人。另一方面，也可以將記憶體控制單元設置於 記憶體模組內。藉由將記憶體控制裝置形成於資料處理部 或記憶體模組內，可以降低資料處理系統之製造者的負荷 ，資料處理系統之小型化也變得可行。又，配合半導體裝 置之製造製程之進步，也可以將記憶體模組之一部份或全 部形成於與資料處理裝置相同之半導體晶片上。即，單晶 片之資料處理系統之實現，系統之更高一層之小型化變成 可能。又，也可以於中央處理裝置軟體地實行控制電路的 動作。當然，即使在記憶體模組與資料處理部不是形成在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -43- 1284801 Α7 Β7 五、發明説明（ 同一半導體晶片上之情形，也可以於中央處理裝置使軟體 地實行記憶體控制裝置之動作。但是，在軟體地實施之情 形，雖然不需要多餘之構成的附加，但是由於於中央處理 裝置使進行位址比較等之故，負荷變大，殘留中央處理裝 置進行之其它的處理變低速之可能丁 一人藉由設本發明爲 別的構成，對於中央處理裝置不給予多餘之附加，也可以 獲得本發明之效果。又，如圖2 7所示般地，也可以爲將 以單一晶片之資料處理裝置.1 C 一 D P D與個別爲單一晶 片之記憶體裝置（I C — Μ E 1〜I C — Μ E 4 )被形成 之模組以1個之封裝密封之半導體裝置。此構成，以多晶 片模組或多晶片封裝等爲所周知。 以上，說明可以高速動作之資料處理系統之實施形態 ，但是本發明並不限定於上述實施形態，在不脫離本發明 之思想的範圓，可以採用其它種種之實施形態。 例如，也可以將第2實施形態所示之先行發行位址之 先行發行電路與先行發行存取判定電路、第3實施形態所 示之自動位址調整電路、以及第4實施形態所示之存取次 數計數器之値的增減組合於其它之實施形態。藉由將先行 發行位址之先行發行電路與先行發行位址判定電路與其它 實施形態組合，可以提升對同一頁之存取頻度，可以實現 更高一層之高速化之資料處理裝置。又，藉由將自動位址 調整電路與其它之實施形態組合，可以減少不同頁動作之 頻度，可以實現更高一層之高速化之資料處理裝置。又， 藉由將存取次數計數器之値的增減與其它實施形態組合， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -44- 1284801 A7 B7 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 更細微之模式切換成爲可能，資料處理裝置之更高速化成 爲可能。當然，組合上述個個而應用於其它的實施形態， 可以導出相乘之效果。 又，在第1、第3、第4以及第5實施形態中，記憶 體模組雖設爲具有複數之記憶體庫之構成，但是也可以適 用於藉由不具有記憶體庫之記憶體模組所構成之資料處理 系統。也可以實現對藉由不具有記憶體庫之記憶體模組所 構成之資料處理系統之記憶體裝置之存取的高速化。 【發明之效果】 如以上說明般地，藉由本發明，對應對記憶體模組之 存取，具有自動模式切換控制，可以降低對記憶體模組之 存取等待，可以實現高速之資料處理系統。進而，藉由進 行下一位址先行發行切換控制或位址對應之自動調整，更 高速之資料處理系統之實現成爲可能。 【圖面之簡單說明】 經濟部智慧財產局員工消費合作社印製 圖1係適用本發明之第1實施形態之資料處理系統的 構成圖。 圖2係第1實施形態之記憶體模組之構成圖。 圖3係第1實施形態之1個記憶體庫之構成圖。 圖4係第1實施形態之記憶體控制電路之動作定時圖 〇 圖5係第1實施形態之記憶體控制電路之構成圖。 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） — 45· 1284801 A7 ____ B7 _ 五、發明説明（ 圖6係顯示第1實施形態之頁存取判定電路保持之資 訊圖。 圖7係第1實施形態之頁存取判定電路之動作定時圖 〇 圖8係顯示第1實施形態之模式切換電路之動作流程 圖。 圖9係顯示第1實施形態之位址產生電路之動作圖。 圖1 0係第1實施形態之記憶體控制電路之動作定時 圖。 圖1 1係第1實施形態之更新動作之定時圖。 圖1 2係顯示本發明之效果圖。 圖1 3係適用本發明之第2實施形態之記憶體控制電 路之構成圖。 圖1 4係顯示第2實施形態之先行發行存取判定電路 保持之資訊圖。 圖1 5係顯示第2實施形態之先行發行電路保持之資 訊圖。 圖1 6係第2實施形態之先行發行電路以及先行發行 存取判定電路之動作定時圖。 圖1 7係顯示第2實施形態之先行發行模式切換方塊 之動作流程圖。 圖1 8係第2實施形態之頁存取判定電路以及位址產 生電路之動作定時圖。 圖1 9係第2實施形態之記憶體控制電路之動作定時 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 -46- 1284801 A7 B7 _ 五、發明説明（ 圖。 (請先閲讀背面之注意事項再填寫本頁) 圖2 0係本發明之第3實施形態之記憶體控制電路之 構成圖。 圖2 1係第3實施形態之資料處理系統構成圖。 圖2 2係第3實施形態之自動位址調整電路進行之位 址調整圖。 圖2 3係第3實施形態之自動位址調整電路進行之位 址調整圖。 圖2 4係本發明之第4實施形態之動作定時圖。 圖2 5係顯示第4實施形態之模式切換電路的動作流 程圖。 圖2 6係本發明之第5實施形態之動作定時圖。 圖2 7係將本發明之資料處理系統密封於單一封裝之 半導體裝置屬。 【標號之說明】 經濟部智慧財產局員工消費合作社印製 MS〇、MS2、MS3、MS4 :資料處理部 CPU:中央處理裝置 L I C ·· 1次快取 Μ E Μ :記憶體模組 BRG : PC I橋接電路 Μ E 0〜Μ E 7 :記憶體裝置 Β 0〜Β 3 :第〇記憶體庫〜第3記憶體庫 Υ — D E C :列解碼器 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -47- 1284801 A7 B7 五、發明説明（^ (請先閱讀背面之注意事項再填寫本頁) X - D E C :行解碼器 S A — A R Y :讀出放大器陣列 C S W :列開關群 G B L :總體位元線群 Μ A :主放大器 IOBUF:輸入輸出緩衝器 W L :字元線 S A :讀出放大器 B L :區域位元線 M C U、M C U 2 :記憶體控制單元 A R Β :調停電路 R E C :更新控制電路 M C、M C 1、M C 2 :記憶體控制電路 Ρ Η :頁存取判定電路 MODE:模式切換方塊 PRJ 0〜PRJ 3 :模式切換電路 RC:存取次數計數器 經濟部智慧財產局員工消費合作社印製 S W :開關電路 A C G :位址產生電路 D Q B :輸入輸出資料控制電路 M S I G :頁存取比較判定信號 LPR:模式切換信號 Η Τ :頁存取比較判定信號 P S〇：行位址選擇信號 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -48- 1284801 A7 B7 五、發明説明（^ P F S :先行發行電路 P Η 〇 :頁存取判定電路 MODEO:模式切換方塊 Ρ Η 1 :先行發行存取判定電路 MODE 1 :先行發行模式切換方塊 P F E :先行發行位址有效信號 S A D :位址信號 P F 1 :先行發行位址發行定時信號 H S I G :對於先行發行位址之頁存取判定信號 L P F :先行發行位址有效/無效切換信號 A Τ :自動位址調整電路 L R E G :快取狀態寄存器 M R E G :模組狀態寄存器 (請先閱讀背面之注意事項再填寫本頁) 1^^. f 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -49·

Claims (1)

1. A8 B8 C8 D8 128{|0| 縦 !年艿日 六、申請專利範圍 第901 1 5419號專利申請案 中文申請專利範圍修正本 民國96年3月22日修正 1 · 一種記憶體控制裝置，其係具有頁模式之記憶體 控制裝置，其特徵爲： 於前述頁模式中，產生不同頁存取之時，前述頁模式 之存取乃頁模式被解除，於行位址被輸出後，進行預充電 控制動作模式之存取。 2 .如申請專利範圍第1項記載之記憶體控制裝置， 其中在前述頁模式中，於存取同一頁之時，行位址之輸出 被省略。 3 .如申請專利範圍第2項記載之記憶體控制裝置， 其中前述預先充電控制係指經過輸出前述列位址後之指定 期間後，RAS信號被設爲High。 經濟部智慧財產局員工消費合作社印製 4 .如申請專利範圍第2項記載之記憶體控制裝置， 其中前述預先充電控制係指經過輸出前述列位址後之指定 期間後，預先充電指令被輸出。 5 ·如申請專利範圍第2項記載之記憶體控制裝置’ 其中具有用以設定是否進行前述頁模式之解除用之寄存器 0 6 .如申請專利範圍第2項記載之記憶體控制裝置’ 其中前述頁模式係指頁開啓模式。 7 ·如申請專利範圍第2項記載之記憶體控制裝置’ 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） -1 - 128_孰換頁 六、申請專利範圍 其中前述頁模式係指RAS退下模式。 (請先閲·#背面之注意事項再填寫本頁) 8 · —種記憶體控制裝置，其係具有頁模式之記憶體 控制裝置，其特徵爲： 於前述頁模式中，不同頁存取連續產生之時，前述頁 模式之存取乃頁模式被解除，於行位址被輸出後，進行預 充電控制之動作模式之存取。 9 .如申請專利範圍第8項記載之記憶體控制裝置， 其中在前述頁模式中，於存取不同頁之時，進行預先充電 控制後，行位址被輸出，在存取同一頁之時，行位址的輸 出被省略。 1 〇 .如申請專利範圍第9項記載之記憶體控制裝置 ，其中前述預先充電控制係RAS信號被設爲High輸出。 1 1 .如申請專利範圍第9項記載之記憶體控制裝置 ，其中前述預先充電控制係指預先充電指令被輸出， 前述預先充電指令之輸出後，指定期間經過後，前述 行位址被輸出。 經濟部智慧財產局員工消費合作社印製 1 2 .如申請專利範圍第9項記載之記憶體控制裝置 ，其中前述頁模式被解除之時，在存取中列位址被輸出經 過指定期間後，RAS信號被設爲High之動作模式。 1 3 .如申請專利範圍第9項記載之記憶體控制裝置 ，其中前述頁模式被解除之時，在存取中列位址被輸出經 過指定期間經過後，成爲預先充電指令被輸出之動作模式 〇 1 4 .如申請專利範圍第9項記載之記憶體控制裝置 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2 - A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 128鄭 X 年 々、申請專利範圍 ，其中具有設定是否進行前述解除用之寄存器。 1 5 · —種記憶體控制裝置，其係具有第1模式與第 2模式之記憶體控制裝置，其特徵爲： 前述第1模式具有省略行位址之輸出，輸出列位址之 記憶體存取， 前述第2模式具有輸出行位址與列位址後，進行預先 充電控制之記憶體存取， ' 於前述第1模式中，進行預先充電控制後，進行輸出 行位址與列位址之記憶體存取之情形，模式被切換爲前述 第2模式。 1 6 ·如申請專利範圍第1 5項記載之記憶體控制裝 置，其中於前述第2模式中，對於同一行存取發生記憶體 存取之時，模式則被切換爲前述第1模式。 1 7 _如申請專利範圍第1 6項記載之記憶體控制裝 置，其中具有用以設定是否進行前述第1模式與前述第2 模式之切換的寄存器。 1 8 .如申請專利範圍第1 6項記載之記憶體控制裝 置，其中前述第1模式係頁模式。 1 9 ·如申請專利範圍第1 6項記載之記憶體控制裝 置，其中前述第2模式之前述預先充電控制係輸出前述列 位址後，經過以規格決定之期間後，以High準位輸出RAS 信號。 2 〇 ·如申請專利範圍第1 6項記載之記憶體控制裝 置，其中前述第2模式之前述預先充電控制係輸出前述列 (請先閎讀背面之注意事項再填寫本頁)

   本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -3-

   經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 位址後’經過以規格決定之期間後，輸出預先充電指令。 2 1 · —種記憶體控制裝置，其特徵爲： 具有··對於記憶體裝置，省略行位址輸出列位址之第 1存取；以及 進行前述記憶體裝置之預先充電後，輸出行位址與列 位址之第2存取；以及 對前述記憶體裝置輸出行位址與列位址後，進行前述 記憶體裝置之預先充電之第3存取， 在前述第1存取後，進行前述第2存取，在前述第2 存取後，進行前述第3存取。 2 2 ·如申請專利範圍第2 1項記載之記憶體控制裝 置’其中進行前述第1存取後，在複數次進行前述第2存 取後，進行前述第3存取。 2 3 ·如申請專利範圍第2 2項記載之記憶體控制裝 置’其中前述存取係由前述記憶體裝置讀出資料用之一連 串的手續。 2 4 ·如申請專利範圍第2 1項記載之記憶體控制裝 置，其中前述記憶體裝置係DRAM， 爲了進行前述預先充電，輸出R AS信號爲High。 2 5 ·如申請專利範圍第2 1項記載之記憶體控制裝 置，其中前述記憶體裝置係同步型之DRAM， 爲了進行前述預先充電，輸出預先充電指令。 2 6 .如申請專利範圍第2 1項記載之記憶體控制裝 置，其中前述第3存取之預先充電係輸出前述列位址後， (請先閲讀背面之注意事項再填寫本頁)

   本紙張尺度適用中國國家梯準（CNS ) A4规格（210 X 297公釐） -4-

   六、申請專利範圍 經過藉由規格而所決定之期間後而進行者。 27·—種記憶體控制裝置，其特徵爲具有： 位址被輸入之輸入節點；以及 記憶被輸入前述輸入節點之位址之第1記憶電路；以 及 比較被記憶在前述第1記憶電路之位址與被輸入前述 輸入節點之資訊的第1比較電路；以及 比較前述第1比較電路之輸出與第2記憶電路之資訊 的第2比較電路；以及 依據前述第2比較電路之輸出，第1狀態或第2狀態 被設定之第1電路。 2 8 .如申請專利範圍第2 7項記載之記憶體控制裝 置，其中前述第1比較電路係輸出被記憶在前述第1記憶 電路之位址與被輸入前述輸入節點之資訊被判定爲不一致 之次數， 前述第2比較電路係比較前述第1比較電路輸出之前 述次數與前述第2記憶電路之資訊。 2 9 .如申請專利範圍第2 7項記載之記憶體控制裝 置，其中進而具有： 藉由θι[述第1電路’則述第1狀恕被設疋之情形’輸 出被輸入前述輸入節點之位址的第1部份與第2部份，藉 由前述第1電路，前述第2狀態被設定之情形，輸出被輸 入前述輸入節點之位址的第1部份之第2電路；以及 將前述第2電路的輸出輸出於記憶體裝置之輸出節點 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） -5 - (請先閲讀背面之注意事項再填寫本頁) *1T 經濟部智慧財產局員工消費合作社印製 128懈給2 U A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 0 3 0 .如申請專利範圍第2 7項記載之記憶體控制裝 置，其中前述第1記憶電路係記憶被輸入前述輸入節點之 位址內的一部份’ 前述第1比較電路係比較前述第1記憶電路記憶之前 述位址內的一部份與被輸入前述輸入節點之位址的一部份 〇 3 1 .如申請專利範圍第3 0項記載之記憶體控制裝 置，其中前述第1比較電路進行之比較係被輸入前述輸入 節點之第1位址與前述第1位址在被輸入前述輸入節點前 ，被輸入前述輸入節點之第2位址的比較。 3 2 .如申請專利範圍第2 7項記載之記億體控制裝 置，其中被輸入前述輸入節點之位址具有複數的位元寬， 前述第1記憶電路具有複數的區域， 前述第1比較電路係比較被記憶於依據前述第1位址 的指定位元而被指定之前述複數的區域中的1個之位址與 前述第1位址。 3 3 .如申請專利範圍第2 9項記載之記憶體控制裝 置，其中前述第1部份係前述記憶體裝置之行位址， 前述第2部份係前述記憶體裝置之列位址。 3 4 ·如申請專利範圍第2 7項記載之記憶體控制裝 置，其中中央處理裝置輸出之位址被供給於前述輸入節點 〇 3 5 . —種記憶體控制裝置，其特徵爲： 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐）-6 - (請先閱·#背面之注意事項再填寫本頁)

   128廣 經濟部智慧財產局員工消費合作社印製 i 年 月 曰 D8 六、申請專利範圍 依據：表示中央處理裝置之1次快取的構成之行大小 、索引以及標籤之資訊，以及表示中央處理裝置存取之記 憶體裝置之構成之列位址、行位址、記憶體庫位址之資訊 ，可以調整中央處理裝置之位址與記憶體裝置之位址的對 應0 (請先閲讀背面之注意事項再填寫本頁)

   本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -7 -